FR2949121A1 - Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede. - Google Patents

Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede. Download PDF

Info

Publication number
FR2949121A1
FR2949121A1 FR0955632A FR0955632A FR2949121A1 FR 2949121 A1 FR2949121 A1 FR 2949121A1 FR 0955632 A FR0955632 A FR 0955632A FR 0955632 A FR0955632 A FR 0955632A FR 2949121 A1 FR2949121 A1 FR 2949121A1
Authority
FR
France
Prior art keywords
copper
barrier layer
electrolyte
suppressor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0955632A
Other languages
English (en)
Inventor
Jose Gonzalez
Vincent Mevellec
Frederic Raynal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alchimer SA
Original Assignee
Alchimer SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer SA filed Critical Alchimer SA
Priority to FR0955632A priority Critical patent/FR2949121A1/fr
Priority to TW99126778A priority patent/TW201122163A/zh
Priority to PCT/EP2010/061693 priority patent/WO2011018478A1/fr
Publication of FR2949121A1 publication Critical patent/FR2949121A1/fr
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

L'invention concerne un électrolyte pour l'électrodéposition de cuivre sur une couche (B) barrière à la diffusion de cuivre, la couche (B) barrière couvrant une surface d'un substrat (S) semi-conducteur, l'électrolyte comprenant : - une source d'ions cuivre, - un solvant, l'électrolyte étant caractérisé en ce qu'il comprend en outre un suppresseur (10) adapté pour s'adsorber sur la couche (B) barrière de sorte à masquer partiellement la surface de la couche (B) barrière. L'invention concerne également un procédé d'électrodéposition de cuivre sur couche barrière utilisant un tel électrolyte, ainsi qu'un substrat semi-conducteur comprenant une couche de cuivre formée par un tel procédé.

Description

Electrolyte et procédé d'électrodéposition de cuivre sur une couche barrière, et substrat semi-conducteur obtenu par un tel procédé.
DOMAINE TECHNIQUE GENERAL La présente invention concerne l'électrodéposition de cuivre sur substrat semi-conducteur. Plus précisément, elle concerne un procédé d'électrodéposition de cuivre sur une surface d'un substrat semi-conducteur présentant un motif, la surface étant 10 recouverte d'une couche barrière.
ETAT DE L'ART L'invention trouve une première application dans le domaine de l'électronique où un substrat comportant des vias traversants (dénommés 15 through silicon vias ou through wafer vias ou through wafer interconnect en anglais) et une couche formant barrière de diffusion au cuivre doit être recouverte d'une couche de cuivre. On citera dans ce contexte la fabrication d'éléments d'interconnexion dans des circuits imprimés (dénommés printed circuit board ou printed wire board en anglais) ou celle d'éléments 20 passifs, tels que les inductances, ou électromécaniques dans des circuits intégrés ou des microsystèmes (dénommés micro electro mechanical systems en anglais). Les systèmes électroniques actuels se composent, pour la plupart, de plusieurs circuits intégrés, ou composants, et chaque circuit intégré remplit une ou 25 plusieurs fonctions. Par exemple, un ordinateur comporte au moins un microprocesseur et plusieurs circuits mémoires. Chaque circuit intégré correspond usuellement à une puce électronique dans son propre boîtier (dénommé package en anglais). Les circuits intégrés sont brasés ou enfichés sur, par exemple, un circuit imprimé (dénommé printed circuit board ou PCB en 30 anglais) qui assure la connexion entre les circuits intégrés. Depuis plusieurs générations de circuits intégrés, le besoin permanent d'augmenter la densité de fonctionnalité conduit à concevoir les systèmes selon le concept du système sur puce (dénommé system on chip en anglais). Tous les composants et blocs de circuit nécessaires à la mise en oeuvre de l'ensemble 35 des fonctions du système sont alors réalisés sur la même puce, sans utiliser le support d'un circuit imprimé. En pratique, il est néanmoins très difficile d'obtenir un système sur puce de haute performance car les procédés de fabrication des circuits logiques et mémoires, par exemple, diffèrent très substantiellement. L'approche système sur puce aboutit donc à consentir des compromis quant aux performances des différentes fonctions réalisées sur la même puce. De plus la taille de telles puces et leur rendement de fabrication atteignent les limites de leur faisabilité économique. Une autre approche consiste à fabriquer dans un même boîtier un module assurant l'interconnexion de plusieurs circuits intégrés, lesquels peuvent alors provenir du même substrat semi-conducteur ou de substrats différents. Le boîtier ainsi obtenu ou module multi puce (dénommé multi chip module ou MCM en anglais) se présente ainsi sous la forme d'un composant unique. Il existe différentes technologies de substrat MCM e.g. laminé, céramique. Dans tous les cas l'approche MCM permet d'obtenir une plus haute densité d'interconnexion et donc une meilleure performance qu'une approche PCB classique. Néanmoins elle ne s'en distingue pas fondamentalement. Outre l'encombrement et le poids du boîtier, les performances d'un MCM restent limitées par les éléments parasites associés à la longueur des connexions du substrat et aux fils de connexion (dénommés wire bonding en anglais) reliant le substrat ou les puces aux broches (dénommées pins en anglais) du boîtier.
Grâce à la mise en oeuvre d'une intégration en trois dimensions (3D) ou intégration verticale, les puces sont superposées (dénommé stacked en anglais) et reliées entre elles par des interconnexions verticales. L'empilement obtenu comporte plusieurs couches ou strates de composants actifs ou puces, il constitue un circuit intégré en trois dimensions (dénommé 3D integrated circuit ou 3D IC en anglais). Les bénéfices de l'intégration 3D relèvent à la fois : (1) de l'amélioration des performances e.g. réduction du temps de propagation et de la puissance dissipée, augmentation de la rapidité de fonctionnement du système associée à la communication accélérée entre les blocs fonctionnels, augmentation de la bande passante de chaque bloc fonctionnel, augmentation de l'immunité au bruit, (2) de l'amélioration des coûts e.g. augmentation de la densité d'intégration, meilleur rendement de fabrication grâce à l'emploi de la génération de puce électronique la plus appropriée à chaque bloc fonctionnel, amélioration de la fiabilité, et (3) de la possibilité de réaliser des systèmes hautement intégrés par l'empilement de technologies hétérogènes (ou co-intégration) i.e. mettant en jeu différents matériaux et/ou différents composants fonctionnels. Aujourd'hui l'intégration 3D se révèle une alternative indispensable aux approches conventionnelles, qui atteignent leurs limites en termes de performance, de diversification des fonctionnalités et de coût de réalisation. Après empilement, par exemple par collage, les puces peuvent être individuellement connectées aux broches du boîtier par des fils de connexions. Néanmoins l'interconnexion des puces entre elles avec une densité d'interconnexion élevée ne peut être obtenue que par la mise en oeuvre de vias traversants. Les fondements et avantages de l'intégration 3D ont été décrits par exemple dans : A.W. Topol, D.C. La Tulipe, L. Shi, D.J. Frank, K. Bernstein, S.E. Steen, A. Kumar, G.U. Singco, A.M. Young, K.W. Guarini et M. Leong, "Three-dimensional integrated circuits" IBM Journal Res. & Dev., vol. 50, N° 4/5, July/September 2006, pages 491-506.
L'amincissement des tranches de silicium (dénommées "wafers" en anglais), l'alignement entre les couches, le collage (dénommé bonding en anglais) des couches, la gravure et la métallisation des vias traversants au sein de chaque couche sont les technologies élémentaires nécessaires à la réalisation de circuits intégrés en trois dimensions.
Les circuits en trois dimensions peuvent être réalisés en amincissant la tranche de silicium avant la fabrication des vias traversants (e.g. brevets américains numéros US 7,060,624 et US 7,148,565). La gravure et la métallisation des vias peuvent aussi se faire avant amincissement de la tranche de silicium (e.g. brevets américains numéros US 7,060,624 et US 7,101,792). Dans ce cas les vias sont gravés dans le silicium, puis métallisés jusqu'à la profondeur souhaitée avant d'amincir la tranche de silicium. Lors de leur métallisation, les vias sont donc fermés ou borgnes (dénommés blind vias en anglais). La bonne conductivité électrique du cuivre et sa résistance élevée au phénomène d'électromigration, c'est-à-dire la faible migration des atomes de cuivre sous l'effet de la densité de courant électrique susceptible d'être une cause importante de défaillance, en font en particulier un matériau de choix pour la métallisation des vias traversants. Les vias traversants sont généralement réalisés de façon similaire au procédé Damascene (utilisé dans le domaine de la microélectronique pour la fabrication d'éléments d'interconnexion des circuits intégrés) selon une succession d'étapes comportant : - la gravure des vias dans ou au travers de la tranche de silicium ; - le dépôt d'une couche diélectrique isolante (généralement constituée d'oxyde ou de nitrure de silicium, par exemple) ; - le dépôt d'une couche barrière ou liner (généralement constituée de tantale (Ta), titane (Ti), nitrure de tantale (TaN), nitrure de titane (TiN), titanate de tungstène (TiW), nitrure ou carbure de tungstène (WON) ou de combinaisons de ces matériaux, par exemple) servant à empêcher la migration du cuivre ; - le dépôt d'une mince couche de cuivre métallique, appelée couche de germination ("seed layer" en anglais) ; - le remplissage des vias par électrodéposition de cuivre en milieu acide ; et - l'élimination du cuivre en excès par polissage. Les étapes de dépôt de la couche barrière, de la couche de germination, de remplissage et de polissage du cuivre constituent la métallisation des vias traversants. L'électrodéposition en milieu acide est un mode de réalisation particulier pour une telle métallisation, qui présente l'avantage d'être une réaction à cinétique particulièrement rapide. La couche barrière présente généralement une résistance trop élevée pour permettre, par voie électrochimique directe, un dépôt de cuivre homogène ou uniforme à l'échelle de la tranche, phénomène connu de l'homme de l'art sous le terme de chute ohmique. La résistance élevée de la couche barrière résulte de la résistivité élevée des matériaux la constituant. Il est de ce fait nécessaire, préalablement à l'étape de remplissage par électrodéposition du cuivre, de recouvrir la couche barrière d'une mince couche de 25 cuivre métallique, appelée couche de germination. Cette couche de germination, comme la couche barrière, est généralement réalisée par des procédés de dépôt physique ou chimique à partir d'une phase vapeur (PVD ou "Physical Vapor Deposition" et CVD ou "Chemical Vapor Deposition" en anglais, respectivement). 30 Le dépôt chimique en phase vapeur (CVD) permet d'obtenir une couche de cuivre conforme, c'est-à-dire épousant fidèlement la topographie de la surface à revêtir, et ceci pour une large gamme de facteurs de forme ( aspect ratio en anglais). Cependant, les couches de cuivre formées par dépôt chimique en phase 35 vapeur présentent une adhérence médiocre sur les barrières de diffusion. Ceci limite en pratique l'intérêt de ce type de procédé dans la mesure où une forte adhérence entre le cuivre et la barrière est requise afin d'assurer la fiabilité des vias traversants. De plus, les procédés utilisant un dépôt chimique en phase vapeur sont relativement coûteux en raison du prix élevé des consommables (précurseurs), de l'équipement nécessaire à leur mise en oeuvre et de leur faible rendement. Le dépôt physique en phase vapeur (PVD) est actuellement préféré d'un point de vue industriel dans la mesure où il permet de revêtir des surfaces ayant une résistivité élevée avec une adhérence du cuivre sur la barrière bien meilleure que celle obtenue avec les procédés de type CVD.
L'épaisseur du revêtement déposé par PVD est directement proportionnelle à l'angle solide vu de la surface à revêtir. De ce fait, les parties de la surface présentant des angles saillants sont recouvertes d'une couche plus épaisse que les parties de la surface présentant des angles rentrants. Il en résulte que les couches de germination de cuivre formées par dépôt physique en phase vapeur ne sont pas conformes, et ne présentent donc pas une épaisseur uniforme en tout point de la surface du substrat. En particulier les circuits intégrés en trois dimensions à haute densité nécessitent la mise en oeuvre de procédés de gravure anisotrope du silicium afin d'obtenir des vias à profil vertical. La gravure anisotrope du silicium (e.g. brevet américain numéro US 5,501,893) conduit le plus souvent à un profil en tonneau (dénommé bowing en anglais), rugueux, cannelé ou strié (dénommé scalloping en anglais). Ainsi les flancs des vias peuvent être partiellement non recouverts ou recouverts d'une épaisseur insuffisante de couche de germination, provoquant alors un remplissage ultérieur imparfait présentant des défauts de matière (appelés voids en anglais). De plus, la couche de germination réalisée sur les flancs des motifs présente par nature une adhérence différente de celle déposée sur la surface plane du substrat. Ceci peut conduire à des performances de fiabilité amoindries. En d'autres termes, le défaut de conformité ne se révèle pas seulement par des différences d'épaisseur ; des défauts de continuité et d'adhérence de la couche sur les flancs des vias peuvent aussi en résulter. Ces inconvénients rendent très délicat l'emploi de la technologie PVD pour la métallisation des vias traversants de circuits intégrés en trois dimensions à haute densité où les facteurs de forme peuvent être importants. Dans ce contexte, il existe un besoin important de disposer d'une 35 alternative aux procédés de dépôt chimique ou physique en phase vapeur du cuivre sur couche barrière.
Les techniques d'électrodéposition de métaux, traditionnellement employées après la formation d'une couche de germination de cuivre, ne peuvent être mises en oeuvre sur des substrats résistifs tels que ceux utilisés par l'industrie de la microélectronique comme couches barrière.
Des recherches ont été menées pour modifier la composition des couches barrière en vue de diminuer leur résistivité. On trouve dans la littérature un certain nombre d'exemples de couches barrière modifiées couplées avec des métaux nobles ou du ruthénium, comme par exemple le brevet américain numéro US 7 335 288 qui met en avant une couche formée d'un métal noble plus propice à l'électrodéposition de cuivre qu'une couche barrière standard. Néanmoins, les couches barrière ainsi modifiées sont moins efficaces pour empêcher la migration du cuivre, ce qui est susceptible d'entraîner un certain nombre de problèmes de fiabilité au niveau des circuits intégrés. La Demanderesse a déposé plusieurs demandes de brevets concernant des compositions d'électrodéposition permettant de réaliser des couches de germination sur des couches barrière telles qu'utilisées actuellement par l'industrie de la microélectronique, c'est à dire efficaces vis-à-vis de la migration du cuivre et résistives. On connaît par exemple, par le document WO 2007/034116, des compositions d'électrodéposition qui permettent de réaliser des couches de germination de cuivre ultra-fines (épaisseur de moins de 20 nanomètres) adhérentes, conformes et uniformes directement sur des barrières résistives. Dans la demande de brevet FR 08 52970 déposée le 5 mai 2008, la Demanderesse présente une composition et un procédé d'électrodéposition spécifiquement prévus pour le dépôt d'une couche de germination dans des vias traversants. Ces exemples de formation de couches de germination sur barrières résistives mettent en évidence une nouvelle difficulté technique, que se propose de résoudre la présente invention.
Pour illustrer cette nouvelle problématique, il est fait référence à la figure 1. Pour un substrat semi-conducteur S présentant un motif M quelconque, tel qu'un via borgne, on distinguera une partie plane P et le motif M formant un creux dans la partie plane P. Cette partie plane P se retrouve également sur la couche barrière B.
Selon les procédés connus d'électrodéposition, le cuivre a tendance à croitre plus vite au niveau de la partie plane P qu'au fond du via. Ainsi, lorsqu'on obtient une couche de cuivre continue dans les vias, la couche au niveau de la partie plane présente une épaisseur bien plus importante. Or, s'il est important d'obtenir une couche de germination couvrant totalement la surface de la couche barrière dans les vias, il n'est pas nécessaire que la couche au niveau de la partie plane soit épaisse, bien au contraire. En effet, l'étape d'électrodéposition est suivie d'une étape de polissage nécessaire pour enlever l'excès de cuivre présent sur la partie plane, polissage qui peut être réalisé avec un gain de temps important lorsqu'il est effectué sur des couches plus fines.
Ainsi, la diminution d'épaisseur du cuivre présent sur la partie plane des substrats semi-conducteurs est un élément très important dans la fabrication des circuits intégrés, et constitue un des objectifs majeurs de l'étape d'électrodéposition. Des solutions techniques existent aujourd'hui concernant la limitation de l'épaisseur de cuivre sur les parties planes pendant l'étape d'électrodéposition. On peut citer, par exemple, l'utilisation de grosses molécules qui sont ajoutées aux solutions d'électrodéposition et qui ont la propriété de venir s'adsorber spécifiquement sur la couche de germination de cuivre présente sur la partie plane, pour ralentir la cinétique de croissance à cet endroit. Ces molécules sont de taille importante ce qui limite leur effet dans les vias, et sont associées à d'autres molécules de plus petite taille qui vont avoir comme propriété de catalyser la croissance du cuivre au fond des vias. Toutes les solutions techniques existantes sont valables pour des étapes d'électrodéposition démarrant sur une couche de germination de cuivre. Aucune solution technique connue à ce jour n'est susceptible d'être appliquée à des dépôts de cuivre effectués directement sur des couches barrière résistives. L'objet de la présente invention est donc de répondre à la problématique qui concerne la limitation de l'épaisseur de cuivre présent sur les zones planes pour des réactions d'électrodéposition démarrant directement sur des couches barrière résistives, telles qu'utilisées par l'industrie de la microélectronique.
PRESENTATION DE L'INVENTION L'invention propose une solution au problème du cuivre excédentaire au niveau de la partie plane.
A cet effet, l'invention propose selon un premier aspect un électrolyte pour l'électrodéposition de cuivre sur une couche barrière à la diffusion de cuivre, la couche barrière couvrant une surface d'un substrat semi-conducteur, l'électrolyte comprenant une source d'ions cuivre, un solvant et un suppresseur adapté pour s'adsorber sur la couche barrière de sorte à masquer partiellement la surface de la couche barrière. L'électrolyte selon le premier aspect de l'invention est avantageusement 5 complété par les caractéristiques suivantes, prises seules ou en une quelconque de leurs combinaisons techniquement possibles : - le suppresseur est adapté pour ne pas s'adsorber sur du cuivre, - le suppresseur comprend du polyéthylèneimine (PEI), - le suppresseur comprend du polyvynilpyrrolidone (PVP), 10 - l'électrolyte comprend en outre un brillanteur, - l'électrolyte comprend en outre un complexant du cuivre, - l'électrolyte comprend en outre un suppresseur complémentaire adapté pour s'adsorber sur du cuivre, - l'électrolyte comprend en outre un accélérateur spécifique au cuivre, 15 - l'électrolyte comprend en outre un niveleur spécifique au cuivre. L'invention propose aussi, selon un deuxième aspect, un procédé d'électrodéposition de cuivre sur une couche barrière à la diffusion de cuivre, la couche barrière couvrant une surface d'un substrat semi-conducteur, la surface du substrat présentant une partie plane et un ensemble d'au moins un motif formant 20 un creux dans la partie plane, le procédé comprenant les étapes de : - mise en contact dudit substrat semi-conducteur avec un électrolyte selon le premier aspect de l'invention, - polarisation de ladite couche barrière à un potentiel électrique permettant l'électrodéposition de cuivre sur la couche barrière, 25 de sorte à former une couche de germination de cuivre sur ladite couche barrière. L'invention propose aussi, selon un troisième aspect, un procédé d'électrodéposition de cuivre sur une couche barrière à la diffusion de cuivre, la couche barrière couvrant une surface d'un substrat semi-conducteur, la surface du substrat présentant une partie plane et un ensemble d'au moins un motif formant 30 un creux dans la partie plane, le procédé comprenant les étapes de : - mise en contact dudit substrat semi-conducteur avec une variante avantageuse de l'électrolyte selon le premier aspect de l'invention comprenant un suppresseur complémentaire adapté pour s'adsorber sur du cuivre, - polarisation de ladite couche barrière à un potentiel électrique permettant 35 l'électrodéposition de cuivre sur la couche barrière, de sorte à former un dépôt de cuivre sur ladite couche barrière, ledit dépôt de cuivre remplissant ledit au moins un motif.
L'invention propose également, selon un quatrième aspect, un produit obtenu par le procédé selon le deuxième aspect de l'invention. L'invention propose en outre, selon un cinquième aspect, un produit obtenu 5 par le procédé selon le troisième aspect de l'invention. L'invention permet de réduire l'épaisseur de cuivre au niveau de la partie plane.
PRESENTATION DES FIGURES 10 D'autres caractéristiques, buts et avantages de l'invention ressortiront de la description qui suit, qui est purement illustrative et non limitative, et qui doit être lue en regard des dessins annexés sur lesquels : - la figure 1, déjà commentée, présente de façon schématique en vue de face en coupe un substrat-semi conducteur recouvert d'une couche barrière ; 15 - la figure 2 présente, de façon schématique en vue de face en coupe, un substrat semi-conducteur recouvert d'une couche barrière et des suppresseurs conformes à une réalisation possible du premier aspect de l'invention ; - la figure 3 présente, de façon schématique en vue de face en coupe, un substrat semi-conducteur recouvert d'une couche barrière et d'une couche de cuivre et des 20 additifs conformes à une réalisation possible du premier aspect de l'invention, - la figure 4 présente, de façon schématique en vue de face en coupe, un substrat semi-conducteur recouvert d'une couche barrière et d'une couche de germination de cuivre selon une réalisation possible du troisième aspect de l'invention, et - la figure 5 présente, de façon schématique en vue de face en coupe, un substrat 25 semi-conducteur recouvert d'une couche barrière et d'un dépôt de cuivre selon une réalisation possible du troisième aspect de l'invention. - les figures 6 à 8 représentent graphiquement des polarisations électriques décrites dans les exemples.
30 DESCRIPTION DETAILLEE La Demanderesse a découvert, et ceci constitue le fondement de l'invention, qu'il était possible d'adjoindre à une solution d'électrodéposition des composants présentant un effet de suppresseur, non pas sur du cuivre comme cela est connu de l'art antérieur, mais directement sur la couche barrière. 35 Ainsi, l'électrolyte selon le premier aspect de l'invention comprend une source d'ions cuivre, un solvant, et un suppresseur 10 adapté pour s'adsorber sur la couche B barrière, comme cela est représenté sur la figure 2 (schéma non à l'échelle). Sans que cela soit précisé systématiquement dans l'ensemble du présent document, le solvant utilisé est adapté pour que les espèces en solution soient 5 solubles dans le solvant. L'adsorption du suppresseur 10 sur la couche B barrière entraîne un masquage partiel de la surface, ce qui a pour effet de ralentir la croissance du cuivre localement au niveau du suppresseur 10. Dans la suite, on dira aussi que le suppresseur 10 est spécifique à la 10 couche barrière . Plus généralement, on pourra désigner par suppresseur spécifique à un élément un suppresseur susceptible de s'adsorber sur cet élément. En particulier, on distinguera les suppresseurs spécifiques à la couche barrière et les suppresseurs spécifiques au cuivre. On entend ainsi par suppresseur une substance adaptée pour s'adsorber sur un élément, ce qui a 15 pour fonction de masquer partiellement une surface de cet élément de sorte à ralentir une réaction ayant lieu au niveau de cette surface. Les grosses molécules qui s'adsorbent sur la couche de cuivre en formation citées dans l'art antérieur sont parfois désignées par le terme suppresseur dans la littérature sans précision aucune. Ces molécules de l'art 20 antérieur correspondent, selon la nomenclature précisée ci-dessus, à des suppresseurs spécifiques au cuivre. Dans le cadre de l'invention, on entend par couche barrière une couche adaptée pour empêcher la diffusion du cuivre. De telles couches sont en particulier composées de tantale Ta, titane Ti, nitrure de tantale TaN, nitrure de titane TiN, 25 titanate de tungstène TiW, nitrure ou carbure de tungstène WCN, ou de combinaisons de ces matériaux. A la connaissance de la Demanderesse, aucun élément n'a été mis en évidence comme suppresseur spécifique à un des composés ci-dessus pris seul ou en combinaison pour former une couche barrière. 30 Le procédé d'électrodéposition de cuivre selon le deuxième aspect de l'invention comprend les étapes de : - mise en contact d'un substrat S semi-conducteur avec l'électrolyte selon le premier aspect de l'invention, et - polarisation de ladite surface dudit substrat S semi-conducteur à un potentiel 35 électrique permettant l'électrodéposition de cuivre sur la couche B barrière. Ainsi, la croissance du cuivre au niveau de la partie plane P est ralentie dès le début de l'électrodéposition. A l'inverse, selon les procédés de l'art antérieur, les suppresseurs, qui sont spécifiques au cuivre, ne font effet que sur une couche de cuivre déjà formée. L'inefficacité des suppresseurs de l'art antérieur, en particulier du PEG8000 sur la couche barrière sera en particulier démontrée expérimentalement en fin de document à l'exemple 5.
Avantageusement, le suppresseur 10 comprend du polyéthylèneimine (PEI) et/ou du polyvynilpyrrolidone (PVP). On peut mesurer l'effet suppresseur sur la couche barrière de l'électrolyte selon le premier aspect de l'invention par un procédé qui sera décrit dans les exemples en fin de document. En particulier, l'effet suppresseur de la combinaison PEI/PVP sur la couche barrière est démontré expérimentalement à l'exemple 3. Il a été constaté, de façon surprenante, que l'effet du suppresseur 10 de l'électrolyte selon le premier aspect de l'invention est augmenté lorsque l'électrolyte comprend un brillanteur. On entend par brillanteur un composant destiné à donner un aspect brillant au cuivre déposé. Un brillanteur particulièrement avantageux dans le cadre de l'invention sont les ions chlorure. L'invention n'est toutefois pas limitée aux ions chlorure et s'étend à tout autre brillanteur adapté connu de l'homme de l'art. Le suppresseur 10 s'adsorbe sur la couche barrière B par physisorption, par exemple par liaison azote-hydrogène ou par liaison oxygène-hydrogène.
Avantageusement, l'électrolyte comprend en outre un complexant du cuivre qui a pour fonction d'empêcher la précipitation d'hydroxyde de cuivre en milieu neutre ou basique. Par ailleurs, le complexant a pour effet de modifier les propriétés électrochimiques du cuivre dans le but d'optimiser les mécanismes de croissance.
Selon une variante avantageuse du premier aspect de l'invention, l'électrolyte comprend un suppresseur complémentaire 20 spécifique au cuivre, comme représenté sur la figure 3. Ce suppresseur peut contenir du PEG8000 ou tout autre suppresseur spécifique au cuivre adapté connu de l'homme de l'art. Ainsi, il est possible de ralentir la croissance du cuivre non seulement au début de la réaction, par le suppresseur 10 spécifique à la couche barrière B, mais aussi en cours de réaction, par le suppresseur 20 spécifique au cuivre. Ainsi, le suppresseur 10 ralentit la croissance du cuivre au niveau de la couche barrière B, puis, lorsqu'une couche 60' de cuivre est formée sur la couche barrière B, le suppresseur 20 spécifique au cuivre devient actif et ralentit à son tour la croissance de cuivre. Avantageusement, le suppresseur 10 est adapté pour ne pas s'adsorber sur du cuivre, ce qui permet de ne pas perturber l'action du suppresseur 20 Cette non adsorption du suppresseur 10 sur le cuivre selon le premier aspect de l'invention est démontrée expérimentalement en fin de document à l'exemple 4. On peut donc utiliser le suppresseur 10, qui constitue le fondement de l'invention, en combinaison avec des solutions déjà existantes dans l'industrie et comprenant des suppresseurs spécifiques au cuivre. L'électrolyte ainsi décrit permet d'obtenir, par mise en oeuvre du procédé selon le deuxième aspect de l'invention, une couche 60 de germination de cuivre telle que représentée sur la figure 4. L'action du suppresseur 10 spécifique à la couche barrière permet de ralentir la croissance de la couche de cuivre en surface, c'est-à-dire au niveau de la partie plane P et en haut du via, dès le début de la réaction d'électrodéposition de cuivre. La couche 60 ainsi formée présente une faible différence d'épaisseur entre la partie plane P et le fond du via, voire une épaisseur plus importante dans le fond du via par rapport à la partie plane P.
L'invention n'est toutefois pas limitée au dépôt de couches de germination de cuivre dans des vias traversants. Elle s'étend à tout dépôt de cuivre dans un motif M formant un creux dans une surface plane P d'un substrat semi-conducteur S recouvert d'une couche barrière. En particulier, l'invention trouve une deuxième application dans le remplissage de tels motifs M, comme des trous ou des lignes d'interconnexion pour les circuits intégrés. La problématique est similaire : le remplissage du motif M doit s'effectuer avec une croissance limitée du cuivre sur la zone plane P, pour diminuer le temps de polissage nécessaire pour retirer l'excès de cuivre. Pour ce faire, l'électrolyte comprend en outre de préférence un accélérateur 30, prévu pour accélérer la croissance du cuivre au fond du via. Cet accélérateur est spécifique au cuivre et agit sur la modification des mécanismes de réduction du cuivre, ce qui a pour effet une augmentation de cinétique. L'accélérateur 30 comprend des molécules de petite taille à forte vitesse de diffusion, ce qui assure qu'elles atteignent le fond des vias plus rapidement que les suppresseurs 10 et 20.
L'accélérateur 30 comprend par exemple du bis(3-sulfopropyl)disulfide (appelé aussi SPS), ou tout autre accélérateur adapté connu de l'homme de l'art. De part leur taille importante et leur faible vitesse de diffusion, les suppresseurs 10 et 20 ont tendance à rester en surface, c'est-à-dire en haut du motif M et au niveau de la partie plane, alors que l'accélérateur 30, de part sa petite taille et sa vitesse de diffusion élevée, a tendance à plonger au fond du motif M.
Avantageusement, le suppresseur 10 ne perturbe pas l'action de l'accélérateur 30. On peut ainsi utiliser le suppresseur 10, qui constitue le fondement de l'invention, en combinaison avec des solutions déjà existantes dans l'industrie et comprenant des accélérateurs.
Avantageusement encore, l'électrolyte peut comprendre un niveleur 40 ( leveler en terminologie anglo-saxonne), ou tout autre composant adapté connu en soi pour niveler et aplanir la surface du cuivre après électrodéposition. Le niveleur 40 comprend par exemple des composés diazine black appelés DB, ou tout autre niveleur adapté connu de l'homme de l'art. L'électrolyte décrit dans cette variante permet d'obtenir, par mise en oeuvre du procédé selon le deuxième aspect de l'invention, un dépôt 70 de cuivre pour remplir le motif M comme on l'a représenté sur la figure 5. Le motif M est rempli, et la couche de cuivre en surface a une épaisseur réduite par rapport aux produits obtenus par les procédés de l'art antérieur. On s'affranchit ainsi d'une étape intermédiaire de dépôt de la couche de germination avant l'électrodéposition de cuivre pour remplir le motif M.
On va maintenant illustrer certaines des propriétés énoncées jusqu'à maintenant par des exemples.
EXEMPLE 1 : Mise en évidence de l'effet suppresseur de la polyethylèneimine (PEI) dans une solution à base d'un mélanqe de cuivre et d'éthylènediamine sur une couche barrière à base de tantale.
A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple est constitué d'une plaque de silicium de 4 x 4 cm et de 750 pm d'épaisseur. Cette plaque de silicium est revêtue d'une couche à base de tantale déposée par pulvérisation PVD (Physical Vapor Deposition), et qui se décompose en deux sous couches de nitrure de tantale (15 nm), et de tantale (10 nm). Cette bi-couche TaN/Ta constitue une barrière de diffusion au cuivre. Electrolyte : L'électrolyte mis en oeuvre dans cet exemple est une solution aqueuse contenant 2,1 ml/l (ou 32 mM) d'éthylènediamine, 4 g/I (ou 16 mM) de Cu504(H2O)5, 150 ppm de PEI (suppresseur spécifique à la barrière) et 50 ppm de KCI (les ions chlorure ont un effet brillanteur).
Equipement : Dans cet exemple, on a utilisé un équipement de dépôt électrolytique de type cellule fontaine , représentatif de ceux employés dans l'industrie de la microélectronique.
La cellule de dépôt électrolytique comporte une anode qui peut être constituée soit en un métal inerte (titane recouvert de platine par exemple), soit en un métal identique à celui constituant la couche de germination, en l'occurrence du cuivre ; la plaque de silicium revêtue par la couche barrière TaN/Ta, constituant la cathode de cette cellule.
Cette cellule comporte en outre une alimentation électrique (potentiostat de type VMP2) permettant de fournir jusqu'à 20 V et +/-0,5 A et un dispositif de mise en contact électrique de la cathode physiquement isolé de la solution par un joint d'étanchéité. Ce dispositif de mise en contact électrique est généralement de forme annulaire et permet une alimentation du substrat en plusieurs points de contact disposés de manière régulière sur celui-ci. Elle comporte également un dispositif de support de la plaque à revêtir comportant des moyens de mise en rotation de ladite plaque à vitesse prédéterminée.
B. Protocole expérimental Dans cet exemple, nous avons imposé sur le substrat un potentiel pulsé cathodique de 5 V pendant deux minutes avec une période P de 1,25 secondes, un temps de polarisation de 0,72 seconde, et un temps de repos sans polarisation de 0,48 seconde. On a représenté graphiquement ce potentiel sur la figure 6.
L'évolution de l'intensité mesurée en fonction du temps (courbe de chronopotentiométrie) nous a permis d'évaluer le courant résultant, qui est lui-même caractéristique de l'effet plus ou moins suppresseur de l'additif mis en solution.
C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus à un électrolyte contenant ou non des d'additifs (PEI + KCI), il est possible d'observer la variation du courant résultant, directement liée à la présence des additifs. L'effet suppresseur sera d'autant plus fort que la variation du courant résultant sera importante.
On a constaté une diminution de 20% de la valeur du courant résultant entre l'électrolyte avec les additifs et celui sans, ce qui met en évidence un effet suppresseur du PEI sur un substrat TaN/Ta.
EXEMPLE 2: Mise en évidence de l'absence d'effet suppresseur de la polyethylèneimine (PEI) dans une solution à base d'un mélanqe de cuivre et d'éthylènediamine sur un substrat à base de cuivre.
A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple est constitué d'une plaque de silicium de 4 x 4 cm et de 750 pm d'épaisseur. Cette plaque de silicium est revêtue d'une couche à base de tantale déposée par pulvérisation PVD (Physical Vapor Deposition), et qui se décompose en deux sous couches de nitrure de tantale (15 nm), et de tantale (10 nm). Une couche de cuivre de 100 nm est ensuite déposée par pulvérisation PVD, suivi d'un dépôt électrolytique de 1 pm de cuivre qui est partiellement poli. Electrolyte : L'électrolyte utilisé dans cet exemple est identique à celle de l'exemple 1. Equipement : L'équipement utilisé dans cet exemple est identique à celui de l'exemple 1.
B. Protocole expérimental 20 Le protocole expérimental utilisé dans cet exemple est identique à celui de l'exemple 1.
C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus à un électrolyte 25 contenant ou non des d'additifs (PEI + KCI), il est possible d'observer la variation du courant résultant, directement liée à la présence des additifs. L'effet suppresseur sera d'autant plus fort que la variation du courant résultant sera importante. On a constaté une diminution de 2% de la valeur du courant résultant entre 30 l'électrolyte avec les additifs et celui sans, ce qui met bien en évidence le fait que la PEI n'a pas, ou très peu, d'effet suppresseur sur un substrat cuivre, contrairement à ce qui a été mis en évidence sur un substrat TaN/Ta à l'exemple 1.
EXEMPLE 3: Mise en évidence de l'effet suppresseur d'un mélanqe de 35 polyethylèneimine (PEI) et de polyvinylpyrrolidone (PVP) dans une solution à base d'un mélanqe de cuivre et d'éthylènediamine sur une couche barrière à base de tantale.
A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple est identique à celui de l'exemple 1. Electrolyte : L'électrolyte mis en oeuvre dans cet exemple est une solution aqueuse contenant 2,1 ml/l (ou 32 mM) d'éthylènediamine, 4 g/I (ou 16 mM) de Cu504(H2O)5, 150 ppm de PEI (suppresseur spécifique à la barrière), 2,6 g/I de PVP (suppresseur spécifique à la barrière) et 50 ppm de KCI (les ions chlorure ont un effet brillanteur).
Equipement : L'équipement utilisé dans cet exemple est identique à celui de l'exemple 1.
B. Protocole expérimental Le protocole expérimental utilisé dans cet exemple est identique à celui de l'exemple 1.
C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus à un électrolyte contenant ou non des d'additifs (PEI + PVP + KCI), il est possible d'observer la variation du courant résultant, directement liée à la présence des additifs. L'effet suppresseur sera d'autant plus fort que la variation du courant résultant sera importante. On a constaté une diminution de 37% de la valeur du courant résultant entre l'électrolyte avec les additifs et celui sans, ce qui met en évidence un effet 25 suppresseur du PEI sur un substrat TaN/Ta.
EXEMPLE 4: Mise en évidence de l'absence d'effet suppresseur de la polvethvlèneimine (PEI) et de polvvinvlpvrrolidone (PVP) dans une solution à base d'un mélanqe de cuivre et d'éthvlènediamine sur un substrat à base de 30 cuivre.
A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple est identique à celui de l'exemple 2. 35 Electrolyte: L'electrolyte utilisé dans cet exemple est identique à celui de l'exemple 3. Equipement : 17 L'équipement utilisé dans cet exemple est identique à celui de l'exemple 1.
B. Protocole expérimental Le protocole expérimental utilisé dans cet exemple est identique à celui de 5 l'exemple 1.
C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus à un électrolyte contenant ou non des d'additifs (PEI + PVP + KCI), il est possible d'observer la 10 variation du courant résultant, directement liée à la présence des additifs. L'effet suppresseur sera d'autant plus fort que la variation du courant résultant sera importante. On a constaté une diminution de 5% de la valeur du courant résultant entre l'électrolyte avec les additifs et celui sans, ce qui met bien en évidence le fait que 15 le mélange PEI et PVP n'a pas, ou très peu, d'effet suppresseur sur un substrat cuivre, contrairement à ce qui a été mis en évidence sur un substrat TaN/Ta à l'exemple 3.
20 EXEMPLE 5: Mise en évidence de l'absence d'effet suppresseur du polvethvlenqlvcol avant un poids moléculaire de 8000 (PEG8000) dans une solution à base d'un mélanqe de cuivre et d'éthvlènediamine sur une couche barrière à base de tantale.
25 A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple est identique à celui de l'exemple 1. Electrolyte : L'électrolyte mis en oeuvre dans cet exemple est une solution aqueuse 30 contenant 2,1 ml/l (ou 32 mM) d'éthylènediamine, 4 g/I (ou 16 mM) de Cu504(H2O)5, 150 ppm de PEG8000 (suppresseur spécifique au cuivre), et 50 ppm de KCI (les ions chlorure ont une effet brillanteur). Equipement : L'équipement utilisé dans cet exemple est identique à celui de l'exemple 1.
B. Protocole expérimental Le protocole expérimental utilisé dans cet exemple est identique à celui de l'exemple 1. C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus à un électrolyte contenant ou non des d'additifs (PEG8000 + KCI), il est possible d'observer la variation du courant résultant, directement liée à la présence des additifs. L'effet suppresseur sera d'autant plus fort que la variation du courant résultant sera importante.
On a constaté une diminution de 3% de la valeur du courant résultant entre l'électrolyte avec les additifs et celui sans, ce qui met bien en évidence le fait que le PEG8000 n'a pas, ou très peu, d'effet suppresseur sur un substrat TaN/Ta.
EXEMPLE 6 : Mise en évidence de l'effet suppresseur du polvethvlenqlvcol 15 avant un poid moleculaire de 8000 (PEG8000) dans une solution à base d'un mélanqe de cuivre et d'éthvlènediamine sur un substrat à base de cuivre.
A. Matériel et équipement Substrat : 20 Le substrat utilisé dans cet exemple est identique à celui de l'exemple 2. Electrolyte : L'électrolyte mis en oeuvre dans cet exemple est une solution aqueuse contenant 2,1 ml/l (ou 32 mM) d'éthylènediamine, 4 g/I (ou 16 mM) de Cu504(H2O)5, 150 ppm de PEG8000 (suppresseur spécifique au cuivre), et 25 50 ppm de KCI (les ions chlorure ont un effet brillanteur). Equipement : L'équipement utilisé dans cet exemple est identique à celui de l'exemple 1.
B. Protocole expérimental 30 Le protocole expérimental utilisé dans cet exemple est identique à celui de l'exemple 1.
C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus à un électrolyte 35 contenant ou non des d'additifs (PEG8000 + KCI), il est possible d'observer la variation du courant résultant, directement liée à la présence des additifs. L'effet suppresseur sera d'autant plus fort que la variation du courant résultant sera importante. On a constaté une diminution de 50% de la valeur du courant résultant entre l'électrolyte avec les additifs et celui sans, ce qui met bien en évidence un effet suppresseur du PEG8000 sur un substrat cuivre, contrairement à ce qui a été mis en évidence sur un substrat TaN/Ta à l'exemple 5.
EXEMPLE 7 : Mise en évidence de l'effet suppresseur sur le remplissaqe de structures avec une couche barrière à base de tantale à l'aide d'un électrolyte selon une réalisation possible de l'invention à base d'un mélanqe de cuivre, d'éthylènediamine, et d'additifs (PEI+PVP).
A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple est constitué d'une plaque de silicium de 4 x 4 cm et de 750 pm d'épaisseur, gravée avec des tranchées (motifs) ayant une largeur de 200 nm, et un espacement entre les tranchées de 1 pm. Ces motifs sont revêtus d'une couche à base de tantale déposée par pulvérisation PVD (Physical Vapor Deposition), et qui se décompose en deux sous couches de nitrure de tantale (15 nm), et de tantale (10 nm). Cette bi-couche de TaN/Ta constitue une barrière de diffusion au cuivre. Electrolyte : L'électrolyte utilisé dans cet exemple est identique à celui de l'exemple 3. Equipement : L'équipement utilisé dans cet exemple est identique à celui de l'exemple 1.
B. Protocole expérimental Le procédé d'électrodéposition mis en oeuvre dans cet exemple comporte les différentes étapes consécutives suivantes : Etape 1 : Entrée à froid Cette étape peut être décomposée en deux sous étapes : 1.1. Le substrat précité est introduit dans la cellule de dépôt électrolytique de façon à ce que la face comportant la couche barrière vienne au contact du dispositif de mise en contact électrique, ce dernier n'étant toujours pas alimenté électriquement. 1.2. L'ensemble formé par le dispositif de mise en contact électrique et le substrat, qui sera dénommé par la suite ensemble cathodique , est mis en contact, par exemple par trempage, avec la solution d'électrodéposition. Cette mise en contact, dont la durée est généralement inférieure ou égale à 5 secondes (par exemple 2 secondes) est réalisée alors que le dispositif n'est toujours pas alimenté électriquement.
Etape 2 : Formation du revêtement de cuivre L'ensemble cathodique est alors polarisé en mode galvano-pulsé et simultanément mis en rotation à une vitesse de 20 à 100 tours par minute (60 tours par minute par exemple). La figure 7 représente en détail le protocole potentio-pulsé susceptible d'être utilisé, avec une période totale P comprise entre 10 ms et 2 s (0,6 s dans l'exemple), un temps de polarisation ToN compris entre 2 ms et 1,6 s (0,24 s dans l'exemple) en imposant un potentiel de 10 V, un temps de repos sans polarisation compris entre 2 ms et 1.6 s (0,36 s dans l'exemple). La durée de cette étape dépend, comme on le comprend, de l'épaisseur souhaitée de la couche de germination. Cette durée peut être facilement déterminée par l'homme du métier, la croissance du film étant fonction de la charge passée dans le circuit. Etape 3 : Sortie à froid Cette étape peut être décomposée en deux sous étapes : 3.1. Après l'étape d'électrodéposition, l'ensemble cathodique revêtu de cuivre est retiré de la solution d'électrodéposition à vitesse de rotation nulle, et il n'est plus alimenté électriquement. 3.2. Le substrat revêtu de la couche de germination est alors rincé à l'aide d'une pissette d'eau dé-ionisée et séché à l'aide d'un pistolet d'argon. 25 C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus à un électrolyte contenant ou non des d'additifs (PEI + PVP + KCI), des images obtenues par Microscopie Electronique à Balayage (MEB) permettent de mettre en évidence 30 l'effet suppresseur des additifs en mesurant l'épaisseur de cuivre déposée sur la partie plane en haut du motif. Cette épaisseur sera d'autant plus faible que l'effet suppresseur sera important. Cette épaisseur est de 320nm lorsque les additifs sont présents dans l'électrolyte, et de 500nm lorsque les additifs ne sont pas présents en solution, ce 35 qui met en évidence l'effet suppresseur du mélange PEI et PVP sur un substrat de TaN/Ta gravé avec des tranchées.
EXEMPLE 8 : Mise en évidence de l'effet suppresseur sur la préparation d'une couche de qermination de cuivre sur une couche barrière à base de titane à l'aide d'un électrolyte selon l'invention à base d'un mélanqe de cuivre, d'éthylènediamine, et d'additifs (PEI+PVP).
A. Matériel et équipement Substrat : Le substrat utilisé dans cet exemple est constitué d'une plaque de silicium de 4 x 4 cm et de 750 pm d'épaisseur, gravée avec des motifs cylindriques de type via traversant . Les deux dimensions caractéristiques de ces motifs sont le diamètre et la profondeur. Les vias traversants d'intérêt pour cet exemple ont un diamètre de 5pm et une profondeur de 50pm. Ces motifs sont revêtus d'une couche à base de titane déposée par CVD (Chemical Vapor Deposition) de 70 nm d'épaisseur. Cette couche de TiN constitue une barrière de diffusion au cuivre telle qu'utilisée dans les structures dites vias traversants dans la fabrication des circuits intégrés. Electrolyte : L'électrolyte mis en oeuvre dans cet exemple est une solution aqueuse contenant 8,38 ml/l (ou 125 mM) d'éthylènediamine, 16 g/l (ou 64 mM) de Cu504(H2O)5, 150 ppm de PEI (suppresseur spécifique à la barrière), 2,6 g/l de PVP (suppresseur spécifique à la barrière) et 50 ppm de KCI (les ions chlorure ont un effet brillanteur). Equipement : L'équipement utilisé dans cet exemple est identique à celui de l'exemple 1. 25 B. Protocole expérimental Un prétraitement est effectué sur le substrat avant de démarrer le procédé d'électrodéposition dans le but d'accroitre la mouillabilité de la solution d'électrodéposition dans les vias et de chasser les bulles d'air. Il peut consister, par 30 exemple, à placer le substrat dans une cloche à vide et de le soumettre à un vide primaire, puis d'introduire la solution d'électrodéposition avant de casser le vide et revenir à la pression atmosphérique. Le procédé d'électrodéposition mis en oeuvre dans cet exemple comporte les différentes étapes consécutives suivantes : 35 Etape 1 : Entrée à froid Cette étape peut être décomposée en deux sous étapes : 1.1. Le substrat précité est introduit dans la cellule de dépôt électrolytique de façon à ce que la face comportant la couche barrière vienne au contact du dispositif de mise en contact électrique, ce dernier n'étant toujours pas alimenté électriquement. 1.2. L'ensemble formé par le dispositif de mise en contact électrique et le substrat, qui sera dénommé par la suite ensemble cathodique est mis en contact, par exemple par trempage, avec la solution d'électrodéposition. Cette mise en contact, dont la durée est généralement inférieure ou égale à 5 secondes (par exemple 2 secondes) est réalisée alors que le dispositif n'est toujours pas alimenté électriquement. Etape 2 : Formation du revêtement de cuivre L'ensemble cathodique est alors polarisé en mode galvano-pulsé et simultanément mis en rotation à une vitesse de 20 à 100 tours par minute (60 tours par minute par exemple).
La figure 8 décrit en détail le protocole galvano-pulsé susceptible d'être utilisé, avec une période totale P comprise entre 10 ms et 2 s (0,6 s dans l'exemple), un temps de polarisation ToN compris entre 2 ms et 1,6 s (0,36 s dans l'exemple) en imposant un courant par unité de surface généralement compris entre 0,6 mA/cm2 et 10 mA/cm2 (2,75 mA/cm2 dans l'exemple), un temps de repos sans polarisation compris entre 2 ms et 1.6 s (0,24 s dans l'exemple). La durée de cette étape dépend, comme on le comprend, de l'épaisseur souhaitée de la couche de germination. Cette durée peut être facilement déterminée par l'homme du métier, la croissance du film étant fonction de la charge passée dans le circuit.
Etape 3 : Sortie à froid Cette étape peut être décomposée en deux sous étapes : 3.1. Après l'étape d'électrodéposition, l'ensemble cathodique revêtu de cuivre est retiré de la solution d'électrodéposition à vitesse de rotation nulle, et il n'est plus alimenté électriquement. 3.2. Le substrat revêtu de la couche de germination est alors rincé à l'aide d'une pissette d'eau dé-ionisée et séché à l'aide d'un pistolet d'argon.
C. Résultats obtenus En appliquant le protocole expérimental exposé ci-dessus à un électrolyte contenant ou non des d'additifs (PEI + PVP + KCI), des images obtenues par Microscopie Electronique à Balayage (MEB) permettent de mettre en évidence l'effet suppresseur des additifs par l'augmentation du pourcentage de conformité, qui est calculé en rapportant l'épaisseur de la couche de germination de cuivre sur le fond du via à celle sur la partie plane en haut du via. Un pourcentage de 100 % correspond à une conformité parfaite. Dans le cas des vias traversants de diamètre 5 pm et de profondeur 50 pm, le pourcentage de conformité passe de 85 % en utilisant un électrolyte ne contenant pas d'additifs, à 125 % en utilisant l'électrolyte avec les additifs. Ces résultats mettent bien en évidence l'effet suppresseur du mélange PEI + PVP sur un substrat TiN gravé avec des motifs cylindriques de type via traversant .

Claims (13)

  1. REVENDICATIONS1. Electrolyte pour l'électrodéposition de cuivre sur une couche (B) barrière à la diffusion de cuivre, la couche (B) barrière couvrant une surface d'un substrat (S) 5 semi-conducteur, l'électrolyte comprenant : - une source d'ions cuivre, - un solvant, l'électrolyte étant caractérisé en ce qu'il comprend en outre un suppresseur (10) adapté pour s'adsorber sur la couche (B) barrière de sorte à masquer partiellement 10 la surface de la couche (B) barrière.
  2. 2. Electrolyte selon la revendication 1, dans lequel le suppresseur (10) est adapté pour ne pas s'adsorber sur du cuivre. 15
  3. 3. Electrolyte selon l'une des revendications précédentes, dans lequel le suppresseur (10) comprend du polyéthylèneimine (PEI).
  4. 4. Electrolyte selon l'une des revendications précédentes, dans lequel le suppresseur (10) comprend du polyvynilpyrrolidone (PVP).
  5. 5. Electrolyte selon l'une des revendications précédentes, comprenant en outre un brillanteur.
  6. 6. Electrolyte selon l'une des revendications précédentes, comprenant en 25 outre un complexant du cuivre.
  7. 7. Electrolyte selon l'une des revendications précédentes, comprenant en outre un suppresseur complémentaire (20) adapté pour s'adsorber sur du cuivre. 30
  8. 8. Electrolyte selon la revendication précédente, comprenant en outre un accélérateur (30) spécifique au cuivre.
  9. 9. Electrolyte selon l'une des revendications 7 et 8, comprenant en outre un niveleur (40) spécifique au cuivre.
  10. 10. Procédé d'électrodéposition de cuivre sur une couche barrière (B) à la diffusion de cuivre, la couche (B) barrière couvrant une surface d'un substrat (S) 20 35semi-conducteur, la surface du substrat présentant une partie plane (P) et un ensemble d'au moins un motif (M) formant un creux dans la partie plane, le procédé étant caractérisé en ce qu'il comprend les étapes de : - mise en contact dudit substrat (S) semi-conducteur avec un électrolyte selon l'une 5 des revendications 1 à 7, - polarisation de ladite couche (B) barrière à un potentiel électrique permettant l'électrodéposition de cuivre sur la couche (B) barrière, de sorte à former une couche (60) de germination de cuivre sur ladite couche (B) barrière. 10
  11. 11. Procédé d'électrodéposition de cuivre sur une couche barrière (B) à la diffusion de cuivre, la couche (B) barrière couvrant une surface d'un substrat (S) semi-conducteur, la surface du substrat présentant une partie plane (P) et un ensemble d'au moins un motif (M) formant un creux dans la partie plane, le 15 procédé étant caractérisé en ce qu'il comprend les étapes de : - mise en contact dudit substrat (S) semi-conducteur avec un électrolyte selon l'une des revendications 7 à 9, - polarisation de ladite couche (B) barrière à un potentiel électrique permettant l'électrodéposition de cuivre sur la couche (B) barrière, 20 de sorte à former un dépôt (70) de cuivre sur ladite couche (B) barrière, ledit dépôt (70) de cuivre remplissant ledit au moins un motif (M).
  12. 12. Substrat (S) semi-conducteur comprenant une surface présentant une partie plane et un ensemble d'au moins un motif (M) formant un creux dans la 25 partie plane, ladite surface étant couverte d'une couche (B) barrière et d'une couche (60) de germination de cuivre obtenue par le procédé selon la revendication 10.
  13. 13. Substrat (S) semi-conducteur comprenant une surface présentant une 30 partie plane et un ensemble d'au moins un motif (M) formant un creux dans la partie plane, ladite surface étant couverte d'une couche (B) barrière et d'un dépôt (70) de cuivre remplissant au moins un motif (M) obtenu par le procédé selon la revendication 11.
FR0955632A 2009-08-12 2009-08-12 Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede. Pending FR2949121A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR0955632A FR2949121A1 (fr) 2009-08-12 2009-08-12 Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
TW99126778A TW201122163A (en) 2009-08-12 2010-08-11 Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
PCT/EP2010/061693 WO2011018478A1 (fr) 2009-08-12 2010-08-11 Electrolyte et procédé pour déposer du cuivre sur une couche barrière par électrodéposition, et substrat semi-conducteur obtenu à l’aide de ce procédé

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0955632A FR2949121A1 (fr) 2009-08-12 2009-08-12 Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.

Publications (1)

Publication Number Publication Date
FR2949121A1 true FR2949121A1 (fr) 2011-02-18

Family

ID=41728329

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0955632A Pending FR2949121A1 (fr) 2009-08-12 2009-08-12 Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.

Country Status (3)

Country Link
FR (1) FR2949121A1 (fr)
TW (1) TW201122163A (fr)
WO (1) WO2011018478A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101705734B1 (ko) * 2011-02-18 2017-02-14 삼성전자주식회사 구리 도금 용액 및 이것을 이용한 구리 도금 방법
US20220010446A1 (en) * 2018-10-31 2022-01-13 Lam Research Corporation Electrodeposition of nanotwinned copper structures
TW202204696A (zh) * 2020-04-07 2022-02-01 美商蘭姆研究公司 來自鹼性電鍍溶液的電填充
US20230077178A1 (en) * 2021-09-08 2023-03-09 Wisconsin Alumni Research Foundation Fabrication of normal conducting or low-gap islands for downconversion of pair-breaking phonons in superconducting quantum circuits

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
US20070272560A1 (en) * 2006-02-21 2007-11-29 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1236010A1 (ru) * 1984-07-17 1986-06-07 Московский ордена Ленина и ордена Трудового Красного Знамени химико-технологический институт им.Д.И.Менделеева Электролит дл осаждени покрытий сплавом медь-цинк-олово
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
US20060283716A1 (en) * 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
US7060624B2 (en) 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7335288B2 (en) 2003-09-18 2008-02-26 Novellus Systems, Inc. Methods for depositing copper on a noble metal layer of a work piece
US7101792B2 (en) 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
FR2890983B1 (fr) 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
FR2930785B1 (fr) 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
US20070272560A1 (en) * 2006-02-21 2007-11-29 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JAMES D. ADOLF ET AL: "Novel High Molecular Weight Levelers Extending Gap Fill to Smaller Features", ECS TRANSACTIONS, vol. 16, no. 22, 12 October 2008 (2008-10-12) - 17 October 2008 (2008-10-17), pages 1 - 10, XP008120252 *
MARK J. WILLEY ET AL: "Adsorption Kinetics of Polyvinylpyrrolidone during Copper Electrodeposition", ELECTROCHEMICAL AND SOLID-STATE LETTERS, vol. 10, no. 4, 7 February 2007 (2007-02-07), pages D38 - D41, XP002573931 *
S.-K. KIM ET AL: "Electrodeposition of Cu in the PEI-PEG-Cl-SPS Additive System - Reduction of Overfill Bump Formation During Superfilling", JOURNAL OF THE ELECTROCHEMICAL SOCIETY, vol. 153, no. 9, 5 July 2006 (2006-07-05), pages C616 - C622, XP002573932 *

Also Published As

Publication number Publication date
WO2011018478A1 (fr) 2011-02-17
TW201122163A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
EP1937875B1 (fr) Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal
EP1927129B1 (fr) Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal
EP2279290B1 (fr) COMPOSITION D'éLECTRODEPOSITION ET PROCéDé DE REVÊTEMENT D'UN SUBSTRAT SEMI-CONDUCTEUR UTILISANT LADITE COMPOSITION
CA2728498C (fr) Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
EP2898121B1 (fr) Electrolyte et procédé d'électrodéposition de cuivre sur une couche barrière
KR101360595B1 (ko) 반도체 장치의 조립에 있어서 인터컨넥터를 형성하기 위해 직접 동 이식 및 충진을 하기 위한 방법 및 조성물
FR2949121A1 (fr) Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
FR2935713A1 (fr) Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede
EP0435717B1 (fr) Procédé d'interconnexion de couches métalliques du réseau multicouche d'une carte électronique et carte en résultant
FR2961220A1 (fr) Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
US20020090814A1 (en) Method for forming interconnects and semiconductor device
FR2771854A1 (fr) Procede de realisation d'interconnexions metalliques dans des circuits integres
FR2945665A1 (fr) Procede de revetement d'un substrat semi-conducteur par electrodeposition.
FR3009128A1 (fr) Procede de realisation d'un plot conducteur sur un element conducteur
EP2866254B1 (fr) Procédé de réalisation d'un revêtement métallique sur une surface
CN101989569B (zh) 铜互连方法
WO2015147620A1 (fr) Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
FR3124197A1 (fr) Electrolyte et procédé d'électrodéposition de cobalt et de graphène
CN101944501A (zh) 铜互连方法