FR2935713A1 - Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede - Google Patents

Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede Download PDF

Info

Publication number
FR2935713A1
FR2935713A1 FR0856012A FR0856012A FR2935713A1 FR 2935713 A1 FR2935713 A1 FR 2935713A1 FR 0856012 A FR0856012 A FR 0856012A FR 0856012 A FR0856012 A FR 0856012A FR 2935713 A1 FR2935713 A1 FR 2935713A1
Authority
FR
France
Prior art keywords
copper
nickel
substrate
barrier layer
reducing agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0856012A
Other languages
English (en)
Other versions
FR2935713B1 (fr
Inventor
Vincent Mevellec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alchimer SA
Original Assignee
Alchimer SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0856012A priority Critical patent/FR2935713B1/fr
Application filed by Alchimer SA filed Critical Alchimer SA
Priority to CA2732661A priority patent/CA2732661A1/fr
Priority to PCT/EP2009/061527 priority patent/WO2010026243A1/fr
Priority to US13/003,451 priority patent/US8524512B2/en
Priority to KR1020117002955A priority patent/KR20110056485A/ko
Priority to TW098130255A priority patent/TW201021113A/zh
Publication of FR2935713A1 publication Critical patent/FR2935713A1/fr
Application granted granted Critical
Publication of FR2935713B1 publication Critical patent/FR2935713B1/fr
Priority to IL210644A priority patent/IL210644A0/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Procédé de réparation de couches barrières à la diffusion du cuivre sur substrat solide semi-conducteur ; kit de réparation pour la mise en oeuvre de ce procédé. La présente invention a pour objet un procédé de réparation d'une surface d'un substrat revêtue par une couche barrière de diffusion au cuivre discontinue constituée d'un matériau à base de titane. Selon l'invention, ce procédé comprend : a) la mise en contact de la surface avec une suspension contenant des nanoparticules de cuivre ou d'un alliage de cuivre pendant une durée comprise entre 1 s et 15 min ; b) la mise en contact de la surface ainsi traitée avec une solution liquide ayant un pH compris entre 8,5 et 12 et contenant : - au moins un sel métallique ; - au moins un agent réducteur ; - au moins un agent stabilisant ; à une température comprise entre 50°C et 90°C, de préférence comprise entre 60°C et 80°C, pendant une durée comprise entre 30 s et 10 min, de préférence entre 1 min et 5 min pour former ainsi un film métallique présentant une épaisseur d'au moins 50 nanomètres rétablissant la continuité de la couche barrière de diffusion au cuivre. Application : Fabrication d'éléments d'interconnexions dans des circuits intégrés

Description

La présente invention concerne généralement un procédé de réparation d'une surface d'un substrat, notamment d'un substrat semiconducteur portant ou non une couche isolante, ledit substrat étant revêtu par une couche barrière de diffusion au cuivre discontinue définissant la surface à réparer. L'invention trouve essentiellement application dans le domaine de la microélectronique pour la métallisation notamment par du cuivre de vias traversants (dénommés through silicon vias ou through wafer vias ou through wafer interconnect en anglais) clef de voûte de l'intégration des puces électroniques (dénommées chip ou die en anglais) en trois dimensions (3D) ou intégration verticale. Elle trouve également application dans d'autres domaines de l'électronique où un substrat comportant des vias traversants recouverts d'une couche isolante et d'une couche barrière discontinue doit être traité afin d'obtenir une couche barrière continue sur l'ensemble de la surface des vias. On citera dans ce contexte la fabrication d'éléments d'interconnexion dans des circuits imprimés (dénommés printed circuit board ou printed wire board en anglais) ou celle d'éléments passifs, tels que les inductances, ou électromécaniques dans des circuits intégrés ou des microsystèmes (dénommés micro electro mechanical systems en anglais).
Les systèmes électroniques actuels se composent, pour la plupart, de plusieurs circuits intégrés, ou composants, et chaque circuit intégré remplit une ou plusieurs fonctions. Par exemple, un ordinateur comporte au moins un microprocesseur et plusieurs circuits mémoires. Chaque circuit intégré correspond usuellement à une puce électronique dans son propre boîtier (dénommé package en anglais). Les circuits intégrés sont brasés ou enfichés sur, par exemple, un circuit imprimé (dénommé printed circuit board ou PCB en anglais) qui assure la connexion entre les circuits intégrés. Le besoin permanent d'augmenter la densité de fonctionnalité des systèmes électroniques a conduit selon une première approche au concept du système sur puce (dénommé system on chip en anglais), tous les composants et blocs de circuit nécessaires à la mise en oeuvre de l'ensemble des fonctions du système étant alors réalisés sur la même puce, sans utiliser le support d'un circuit imprimé. En pratique, il est néanmoins très difficile d'obtenir un système sur puce de haute performance car les procédés de fabrication des circuits logiques et mémoires, par exemple, diffèrent très substantiellement. L'approche système sur puce aboutit donc à consentir des compromis quant aux performances des différentes fonctions réalisées sur la même puce. De plus la taille de telles puces et leur rendement de fabrication atteignent les limites de leur faisabilité économique. Une deuxième approche consiste à fabriquer dans un même boîtier un module assurant l'interconnexion de plusieurs circuits intégrés, lesquels peuvent alors provenir du même substrat semi-conducteur ou de substrats différents. Le boîtier ainsi obtenu ou module multi puce (dénommé multi chip module ou MCM en anglais) se présente ainsi sous la forme d'un composant unique. Cette approche MCM permet d'obtenir une plus haute densité d'interconnexion et donc une meilleure performance qu'une approche PCB classique. Néanmoins elle ne s'en distingue pas fondamentalement. Outre l'encombrement et le poids du boîtier, les performances d'un MCM restent limitées par les éléments parasites associés à la longueur des connexions du substrat et aux fils de connexion (dénommés wire bonding en anglais) reliant le substrat ou les puces aux broches (dénommées pins en anglais) du boîtier. Une troisième approche dénommée "intégration en trois dimensions" (3D) ou "intégration verticale" se caractérise par le fait que les puces sont superposées et reliées entre elles par des interconnexions verticales. L'empilement obtenu comporte ainsi plusieurs couches ou strates de composants actifs ou puces, et constitue un circuit intégré en trois dimensions (dénommé 3D integrated circuit ou 3D IC en anglais). Les bénéfices de l'intégration 3D relèvent à la fois : (1) de l'amélioration des performances e.g. réduction du temps de propagation et de la puissance dissipée, augmentation de la rapidité de fonctionnement du système associée à la communication accélérée entre les blocs fonctionnels, augmentation de la bande passante de chaque bloc fonctionnel, augmentation de l'immunité au bruit, (2) de l'amélioration des coûts e,g. augmentation de la densité d'intégration, meilleur rendement de fabrication grâce à l'emploi de la génération de puce électronique la plus appropriée à chaque bloc fonctionnel, amélioration de la fiabilité, et (3) de la possibilité de réaliser des systèmes hautement intégrés par l'empilement de technologies hétérogènes (ou co-intégration) i.e. mettant en jeu différents matériaux et/ou différents composants fonctionnels.
De ce fait, l'intégration 3D constitue aujourd'hui une alternative indispensable aux approches conventionnelles, qui atteignent leurs limites en termes de performance, de diversification des fonctionnalités et de coût de réalisation. Les fondements et avantages de l'intégration 3D ont été décrits par exemple dans : A.W. Topai, D.C. La Tulipe, L. Shi, D.J. Frank, K. Bernstein, S.E. Steen, A. Kumar, G.U. Singco, A.M. Young, K.W. Guarini et M. Leong, "Three- dimensional integrated circuits" IBM Journal Res. & Dev., vol. 50, N° 4/5, July/September 2006, pages 491-506. Après empilement, par exemple par collage, les puces peuvent être individuellement connectées aux broches du boîtier par des fils de connexion. L'interconnexion des puces entre elles fait généralement appel à la mise en oeuvre de vias traversants. Ainsi, les technologies élémentaires nécessaires à la réalisation de circuits intégrés en trois dimensions comprennent notamment l'amincissement des tranches de silicium (dénommées "wafers" en anglais), l'alignement entre les couches, le collage des couches, la gravure et la métallisation des vias traversants au sein de chaque couche. L'amincissement des tranches de silicium peut être réalisée avant la fabrication des vias traversants (e.g. U.S. 7,060,624; U.S. 7,148,565). Alternativement, la gravure et la métallisation des vias peuvent être réalisées avant amincissement de la tranche de silicium (e.g. U.S. 7,060,624; U.S. 7,101,792). Dans ce cas des vias fermés ou borgnes (dénommés blind vias en anglais) sont gravés dans le silicium, puis métallisés jusqu'à la profondeur souhaitée avant d'amincir la tranche de silicium, pour obtenir ainsi des vias traversants. La bonne conductivité électrique du cuivre et sa résistance élevée au phénomène d'électromigration, c'est-à-dire la faible migration des atomes de cuivre sous l'effet de la densité de courant électrique susceptible d'être une cause importante de défaillance, en font en particulier un matériau de choix pour la métallisation des vias traversants. Les vias traversants des circuits intégrés 3D sont généralement réalisés de façon similaire au procédé Damascene utilisé dans le domaine de la microélectronique pour la fabrication d'éléments d'interconnexion des circuits intégrés, selon une succession d'étapes comportant : - la gravure des vias dans ou au travers de la tranche de silicium ; - le dépôt d'une couche diélectrique isolante ; - le dépôt d'une couche barrière ou liner servant à empêcher la migration ou diffusion du cuivre ; - le remplissage des vias par électrodéposition de cuivre ; et - l'élimination du cuivre en excès par polissage mécano-chimique. La couche barrière, du fait de la résistivité élevée des matériaux qui la constituent, présente généralement une résistance trop élevée pour permettre, par voie électrochimique directe, un dépôt de cuivre homogène ou uniforme à l'échelle de la tranche, phénomène connu de l'homme de l'art sous le terme de chute ohmique. Il est de ce fait généralement nécessaire, préalablement à l'étape de remplissage par électrodéposition du cuivre, de recouvrir la couche barrière d'une mince couche de cuivre métallique, appelée couche de germination. Cette couche de germination peut être réalisée de différentes manières par des procédés de dépôt physique ou chimique à partir d'une phase vapeur (PVD ou "Physical Vapor Deposition" et CVD ou "Chemical Vapor Deposition" en anglais, respectivement), ou bien par dépôt en milieu liquide grâce à la technologie dite d'électrogreffage. La couche diélectrique isolante peut être inorganique (généralement constituée d'oxyde de silicium SiO2, nitrure de silicium SiN ou oxyde d'aluminium par exemple), déposée par CVD ou autre, ou organique (parylène C N ou D, polyimide, benzocyclobutène, polybenzoxazole par exemple) déposée par trempage en milieu liquide ou méthode S0G (spin-on-glass en anglais). Le dépôt de cette couche isolante est suivi du dépôt d'une couche barrière à la diffusion du cuivre, déposée en phase vapeur (PVD, CVD, ALD), généralement constituée de tantale (Ta), titane (Ti), nitrure de tantale (TaN), nitrure de titane (TIN), alliage Titane-Tungstène (TiW), nitrure-carbure de tungstène (WCN) ou de combinaison de ces matériaux, par exemple. Le dépôt chimique en phase vapeur (CVD ou ALD), utilisé pour le dépôt des barrières à la diffusion du cuivre, permet d'obtenir une couche barrière conforme, c'est-à-dire épousant fidèlement la topographie de la surface à revêtir, et ceci pour une large gamme de facteurs de forme ( aspect ratio en anglais) définis par le rapport de la profondeur du via au diamètre du via. Cependant, lorsque les facteurs de formes deviennent trop importants, par exemple supérieurs à 5:1, par exemple de l'ordre de 10:1, l'épaisseur en fond de vias des couches barrières déposées par CVD devient trop faible et conduit à la formation de discontinuités locales. Ce phénomène engendre une chute des propriétés barrières dans les zones discontinues.
Le dépôt physique en phase vapeur (PVD), lui aussi utilisé pour le dépôt des barrières à la diffusion au cuivre, n'est susceptible d'être utilisé que dans des structures à très faible facteur de forme, de l'ordre de 3:1. En effet, l'épaisseur du revêtement déposé par PVD est directement proportionnelle à l'angle solide vu de la surface à revêtir. De ce fait, les parties de la surface présentant des angles saillants sont recouvertes d'une couche plus épaisse que les parties de la surface présentant des angles rentrants. Il en résulte que les couches barrières à la diffusion du cuivre formées par dépôt physique en phase vapeur ne sont pas conformes, et ne présentent donc pas une épaisseur uniforme en tout point de la surface du substrat. Les circuits intégrés en trois dimensions à haute densité nécessitent la mise en oeuvre de procédés de gravure anisotrope du silicium afin d'obtenir des vias à profil vertical. La gravure anisotrope du silicium (e.g. U.S. Patent No 5,501,893) conduit le plus souvent à un profil en tonneau (dénommé bowing en anglais), rugueux, cannelé ou strié (dénommé scalloping en anglais). Ainsi les flancs des vias peuvent être partiellement non recouverts ou recouverts d'une épaisseur insuffisante de couche barrière, provoquant alors des problèmes de dissipation d'énergie liés à la diffusion du cuivre dans l'isolant ainsi que des performances de fiabilité amoindries.
Ces inconvénients rendent très délicat la réalisation d'une couche barrière parfaitement continue convenant à la métallisation des vias traversants de circuits intégrés en trois dimensions à haute densité où les facteurs de forme peuvent être importants. Dans ces conditions, la présente invention a pour but de résoudre le nouveau problème technique consistant en la fourniture d'un nouveau procédé permettant la réparation de couches barrières de diffusion au cuivre discontinues présentes à la surface d'un substrat, notamment d'un substrat semiconducteur ou d'un substrat semiconducteur présentant une couche isolante, tel qu'en particulier une tranche d'un matériau à base de silicium comportant ou non une couche isolante. Ce nouveau procédé est notamment destiné à la réparation de couches barrières de diffusion au cuivre discontinues présentes à la surface d'un substrat d'une structure de type "via traversant" destinée à la réalisation d'interconnexions dans des circuits intégrés, notamment en trois dimensions. Dans le cadre de la présente invention, on entend par l'expression "couche barrière de diffusion au cuivre discontinue" une couche constituée d'un matériau empêchant la migration du cuivre comportant soit des trous soit des zones de très faible épaisseur, au niveau desquelles le cuivre est susceptible de migrer. La discontinuité de la couche barrière de diffusion au cuivre constitue donc une discontinuité fonctionnelle dont la cause reste néanmoins le plus souvent une discontinuité structurelle (trou dans la couche).
Il a été découvert, et ceci constitue le fondement de la présente invention, qu'il était possible de résoudre le problème technique précité, d'une façon tout à fait satisfaisante à l'échelle industrielle, en traitant la surface à réparer par un procédé non électrochimique, à l'aide de compositions chimiques très spécifiques.
D'une façon tout à fait surprenante et inattendue, il a aussi été découvert que ces compositions spécifiques permettaient non seulement de rétablir la fonctionnalité d'une couche barrière de diffusion au cuivre sur l'ensemble de la surface du substrat, y compris dans les zones discontinues de la couche initiale, mais également d'obtenir des améliorations significatives non prévisibles pour un homme du métier en termes d'adhésion et de conformité des couches de cuivre déposées par voie électrochimique sur les surfaces réparées à l'aide de ces compositions. Ainsi, la présente invention a pour objet un procédé de réparation d'une surface d'un substrat, notamment d'un substrat semiconducteur ou d'un substrat semiconducteur portant une couche isolante, ledit substrat étant revêtu par une couche barrière de diffusion au cuivre discontinue constituée d'un matériau à base de titane définissant ladite surface à réparer, caractérisé en ce qu'il comprend : a) la mise en contact de ladite surface avec une suspension contenant des nanoparticules de cuivre ou d'un alliage de cuivre pendant une durée comprise entre 1 s et 15 min en provoquant ainsi l'adsorption sélective des nanoparticules à la surface de la couche barrière ; b) la mise en contact de la surface ainsi traitée avec une solution liquide ayant un pH compris entre 8,5 et 12, de préférence entre 9 et 11, et contenant : - au moins un sel métallique, de préférence de nickel ou d'un alliage de nickel ; - au moins un agent réducteur, de préférence un composé du bore ; - au moins un agent stabilisant ; à une température comprise entre 50°C et 90°C, de préférence comprise entre 60°C et 80°C, pendant une durée comprise entre 30 s et 10 min, de préférence entre 1 min et 5 min pour former ainsi un film métallique présentant une épaisseur d'au moins 50 nanomètres rétablissant la continuité de la couche barrière de diffusion au cuivre. Selon une caractéristique particulière de l'invention, il peut être effectué préalablement à l'étape a) précitée un traitement de ladite surface permettant d'éliminer les impuretés présentes, comme en particulier un lavage à l'aide d'une solution à base d'ammoniaque et de peroxyde d'hydrogène suivi d'un rinçage à l'eau. Selon une autre caractéristique particulière de l'invention, il peut être effectué préalablement à l'étape b) précitée un rinçage à l'eau de la surface traitée obtenue à l'issue de l'étape a). Comme on l'a vu précédemment, le substrat dont on cherche à réparer la surface selon l'invention est de préférence un substrat semiconducteur revêtu ou non d'une couche isolante, et en particulier un substrat comportant un ensemble de vias traversants, tels que ceux utilisés pour la fabrication de circuits intégrés en trois dimensions. Dans le cadre de la présente invention, le matériau constituant la couche barrière de diffusion au cuivre est un matériau à base de titane. Ce matériau peut être du titane sensiblement pur ou un alliage de titane, tel qu'en particulier le nitrure de titane (TiN), le titane-tungstène (TiW) ou le nitrure-silicure de titane (TiSiN). Le procédé conforme à la présente invention est essentiellement caractérisé par le fait qu'il comprend deux étapes essentielles a) et b), chacune d'entre elles mettant en oeuvre une composition spécifiquement choisie.
D'une façon tout à fait originale, la première étape de ce procédé utilise une suspension contenant des nanoparticules de cuivre ou d'un alliage de cuivre. Il a été observé que de telles particules ont une affinité particulièrement importante avec le matériau à base de titane constituant la couche barrière de diffusion au cuivre, cette affinité se traduisant par une adsorption sélective des nanoparticules à la surface de la couche barrière, mais à l'exception des zones de discontinuité. D'une façon générale, les nanoparticules précitées présentent une taille moyenne inférieure à 25 nanomètres, et de préférence encore inférieure à 10 nanomètres.
Les suspensions (ou solutions colloïdales) contenant ces nanoparticules peuvent être réalisées de façon connue en soi, par réaction, en présence d'un agent stabilisant de type surfactant, tel que le bromure de cétyltriméthylammonium (CTMA), entre un précurseur de cuivre, comme en particulier le sulfate de cuivre, et un agent réducteur comme par exemple le borohydrure de sodium. De telles suspensions contiennent les particules de cuivre ou d'alliage de cuivre zérovalent sous forme colloïdale. Parmi les alliages de cuivre susceptibles d'être utilisés pour la préparation d'une suspension convenant à l'étape a), on peut citer notamment les alliages de cuivre et de nickel ainsi que les alliages de cuivre et de cobalt. Les nanoparticules sont généralement présentes, au sein de la suspension, en une quantité comprise entre 0,1 g/I et 10 g/I, et de préférence entre 3 g et 6 g/I. La stabilisation des nanoparticules est effectuée selon les procédés généralement décrits dans la littérature de telle sorte que la quantité de stabilisant utilisée soit comprise entre 5 g/1 et 100 g/I, et de préférence entre 30 g et 50 g/I. La quantité de réducteur utilisée dans ces conditions est généralement comprise entre 0,5 g/l et 10 g/1, et de préférence entre 2 g/1 et 5 g/l. L'adsorption sélective des nanoparticules à la surface de la couche barrière discontinue à base de titane peut être obtenue par la simple mise en contact de la surface avec la suspension contenant les nanoparticules de cuivre ou d'un alliage de cuivre, pendant une durée relativement brève qui peut être comprise entre 1 s et 15 min, et de préférence entre 10 s et 5 min. Les nanoparticules de cuivre ou d'un alliage de cuivre ainsi adsorbées de façon sélective à la surface de la couche barrière à base de titane permettent d'une façon tout à fait inattendue la formation ultérieure d'un film métallique (autre qu'un film de cuivre) et la réparation de la couche barrière. Ce film métallique peut être réalisé par un procédé non électrochimique généralement connu sous le nom de "procédé électroless", constituant l'étape b) du procédé selon l'invention. A cet effet, la surface de la couche formant barrière portant les nanoparticules de cuivre ou d'un alliage de cuivre est mise en contact, éventuellement après un rinçage à l'eau, avec une solution liquide telle que définie précédemment, dans des conditions permettant la formation d'un film présentant une épaisseur d'au moins 50 nanomètres. L'épaisseur du film formé dépend essentiellement : - d'une part, de la nature qualitative et quantitative de la solution liquide de traitement ; et - d'autre part, de la durée de la mise en contact précitée et de la température de la solution. D'une façon générale, cette étape b) sera réalisée à une température comprise entre 50°C et 90°C, de préférence comprise entre 60°C et 80°C pendant une durée comprise entre 30 s et 10 min, de préférence entre 1 min et 5 min. D'excellents résultats ont été obtenus à l'aide d'une solution liquide comprenant, dans un solvant pratique, de préférence aqueux : - de 1 g/I à 40 g/I, et de préférence de 20 g/l à 30 g/l d'un sel métallique, de préférence de nickel ou d'un alliage de nickel ; - de 0,5 g/I à 10 g/l, et de préférence de 2 g/l à 3 g/1 d'un agent réducteur, de préférence un composé du bore ; - de 20 g/! à 100 g/I, et de préférence de 50 g/l à 70 g/l d'un agent stabilisant.
Avec une telle solution, utilisée dans la gamme de température générale précitée, on a obtenu un film métallique présentant une épaisseur comprise entre 50 et 200 nanométres pour une durée de contact comprise entre 1 min et 4 min. Avantageusement, le sel métallique, qui doit être un sel autre qu'un sel de cuivre, est choisi parmi le sulfate de nickel, le chlorure de nickel, l'acétate nickel ou le sulfamate de nickel. L'agent réducteur utilisé dans la solution mise en oeuvre à l'étape b) est avantageusement choisi parmi les dérivés du bore et en particulier parmi le diméthylaminoborane, le borohydrure de sodium, le pyridine borane, le morpholène borane ou le terbutylamine borane. De préférence, on utilisera le diméthylaminoborane (DMAB). Il n'y a pas de limitation particulière concernant l'agent stabilisant utilisé dans la solution mise en oeuvre à l'étape b). Cet agent est généralement choisi dans le groupe constitué de l'éthylénediamine et les sels, notamment de métal alcalin ou d'ammonium, des acides acétique, succinique, malonique, aminoacétique, malique ou citrique. De préférence, on utilisera le citrate de sodium ou de tétraméthylammonium. La solution mise en oeuvre à l'étape b) présente généralement un pH compris entre 8,5 et 12, de préférence entre 9 et 11. A cet effet, le pH de la solution peut être ajusté, notamment par l'ajout d'une base telle que l'hydroxyde de sodium.
Le procédé qui vient d'être généralement décrit permet de réparer une couche barrière de diffusion au cuivre à base de titane présentant des discontinuités. De plus, ce procédé peut être mis en oeuvre pour réparer tout type de surface et en particulier des surfaces présentant des rapports de forme importants telles que la surface de vias traversants utilisés pour la réalisation d'interconnections dans des circuits intégrés. D'une façon tout à fait surprenante et inattendue, il a été observé que la couche barrière ainsi réparée favorise l'adhésion ultérieure d'une couche de cuivre déposée par voie électrochimique sur la dite barrière après réparation, l'adhésion sur une couche barrière "réparée" étant supérieure à l'adhésion mesurée sur la même couche barrière non réparée. On a également observé, d'une façon tout à imprévisible, que le procédé de réparation qui vient d'être décrit conduit à une augmentation significative de la conformité des couches de cuivre ultérieurement déposées par voie électrochimique. Selon un deuxième aspect, la présente invention a pour objet un kit de réparation d'une surface d'un substrat, notamment d'un substrat semiconducteur ou d'un substrat semiconducteur portant une couche isolante, ledit substrat étant revêtu par une couche barrière de diffusion au cuivre discontinue constituée d'un matériau à base de titane définissant ladite surface à réparer, comprenant : - d'une part, une suspension contenant des nanoparticules de cuivre ou d'un alliage de cuivre, un agent stabilisant et un agent réducteur; - d'autre part, une solution liquide ayant un pH compris entre 8,5 et 12, de préférence entre 9 et 11, et contenant : - au moins un sel métallique, de préférence de nickel ou d'un alliage de nickel; - au moins un agent réducteur, de préférence un composé du bore; - au moins un agent stabilisant.
Selon une caractéristique particulière, la suspension précitée contient : - des nanoparticules de cuivre ou d'un alliage de cuivre, en une quantité comprise entre 0,1 g/l et 10 g/I, et de préférence entre 3 g/l et 6 g/l. - un agent stabilisant, en une quantité comprise entre 5 g/I et 100 g/l, et de préférence entre 30 g/l et 50 g/l ; - un agent réducteur en une quantité comprise entre 0,5 g/I et 10 g/I, et de préférence entre 2 g/I et 5 g/l.
Selon une autre caractéristique particulière, la solution liquide précitée comprend, dans un solvant protique, de préférence aqueux : - de 1 g/I à 40 g/l, et de préférence de 20 g/1 à 30 g/l d'un sel métallique, de préférence de nickel ou d'un alliage de nickel ; - de 0,5 g/I à 10 g/I, et de préférence de 2 g/I à 3 g/I d'un agent réducteur, de préférence un composé du bore ; - de 20 g/I à 100 g/I, et de préférence de 50 g/1 à 70 g/I d'un agent stabilisant.
EXEMPLES L'invention sera mieux comprise à la lecture de la description des exemples non limitatifs suivants, en référence aux figures annexées qui représentent respectivement : Figure 1 : Microscopie Electronique à Balayage de la surface d'une couche barrière de TiN obtenue par PVD, après mise en contact avec une solution de nanoparticules de cuivre selon l'étape 1 de l'exemple 1. Figure 2 : Microscopie Electronique à Balayage de la surface d'une couche barrière de TiN obtenue par PVD, après dépôt d'une couche de NiB amorcée par les nanoparticules de cuivre selon l'étape 2 de l'exemple 1. Figure 3 : Microscopie Electronique à Balayage de la surface d'une couche barrière de TiW discontinue sans réparation, obtenue par PVD dans des vias traversants.
Figure 4 : Microscopie Electronique à Balayage de la surface d'une couche barrière de TiW discontinue avec réparation par dépôt d'une couche de NiB selon l'exemple 2. Figure 5 : Représentation schématique du protocole galvano-pulsé utilisé pour la formation d'une couche de germination de cuivre sur les différentes couches barrières. Figure 6: Microscopie Electronique à Balayage de la surface de vias traversants revêtue d'une couche barrière de 11W discontinue obtenue par PVD, non traitée ou traitée selon l'exemple 2, puis revêtue d'une couche de germination de cuivre.
Figure 7 : Microscopie Electronique à Balayage de la surface d'une couche barrière discontinue de TiN obtenue par MoCVD dans des vias traversants. Figure 8: Microscopie Electronique à Balayage de la surface de vias traversants revêtue d'une couche barrière de TiN obtenue par MoCVD, non traitée ou traitée selon l'exemple 3, puis revêtue d'une couche de germination de cuivre. Fiqure 9 : Microscopie Electronique à Balayage de la surface d'une couche barrière discontinue de Ti obtenue par PVD dans des vias traversants. Figure 1Q : Microscopie Electronique à Balayage de la surface de vias traversants revêtue d'une couche barrière de Ti obtenue par PVD, non traitée ou traitée selon l'exemple 4, puis revêtue d'une couche de germination de cuivre. Les exemples qui suivent ont été réalisés à l'échelle du laboratoire. Dans ces exemples les abréviations suivantes ont été utilisées: - Ti : titane - TiN : nitrure de titane - TiW : titane-tungstène - PVD : dépôt physique en phase vapeur - CVD : dépôt chimique en phase vapeur - MoCVD dépôt chimique en phase vapeur par l'intermédiaire d'un organométallique - NH4OH : hydroxyde d'ammonium - CuSO4 : sulfate de cuivre - CTAB : bromure de cétyltriméthylammonium - Ni5O4 : sulfate de nickel - TMAH : hydroxyde de tétraméthylammonium - DMAB : diméthylaminoborane. Sauf indication contraire, ces exemples ont été réalisés dans des conditions normales de température et de pression (environ 25°C sous 1 atm) à l'air ambiant, et les réactifs utilisés ont été directement obtenus dans le commerce sans purification supplémentaire.
Exemple 1 û Formation d'une couche de Nickel-bore sur une barrière de TiN déposée par PVD Cet exemple a été réalisé sur un substrat de nitrure de titane (TiN) plan ("blanket" en anglais) ne présentant pas de discontinuité afin de valider la formation d'une couche métallique de nickel bore sur ce type de surface. Substrat : Le substrat utilisé dans cet exemple est un coupon de silicium de 4 cm de côté (4 x 4 cm) et de 750 pm d'épaisseur, recouvert par PVD d'une épaisseur de 40 nm de TN et ayant une résistivité de 184 pO.cm.
Traitement de surface : Avant utilisation, les surfaces de TiN ont été nettoyées dans un mélange NH4OH 30%/H202 35%/H20 dans un rapport volumique 1/1/10. L'échantillon est trempé pendant une minute dans la solution soumise aux ultrasons. Il est ensuite rincé abondamment à l'eau Réparation de la barrière Une barrière de Nickel-Bore (NiB) a été déposée en deux étapes sur la surface du substrat en suivant le protocole ci-dessous :
Etape 1 : Activation de la surface par des nanonarticules de 20 cuivre : Solution : Une suspension colloïdale de nanoparticules de cuivre a été préparée à 20°C. A cet effet, on a dissous 250 mg d'un précurseur métallique CuSO4, 5H2O (10"3 mol) dans 50 ml d'eau dé-ionisée, puis on a ajouté à cette solution 1,8 g 25 d'un stabilisant, le bromure de cétyltriméthylammonium (CTAB ; 8.10-2 mol). A cette solution ont été ajoutés, en une seule injection, 2 ml d'une solution de borohydrure de sodium (100 mg, 5.10"2 mol). La solution a changé instantanément de couleur pour devenir rouge/noire caractéristique du métal zéro présent sous forme colloïdale. 30 Protocole : Le substrat de nitrure de titane (TiN) a été introduit dans la suspension colloïdale de nanoparticules de cuivre préparée précédemment. L'échantillon a été maintenu dans cette solution pendant une durée de 2 minutes environ, puis rincé à l'eau dé-ionisée pendant un durée de 1 minute environ, avant d'être 35 séché sous courant d'argon. Caractérisations : Une analyse en microscopie électronique à balayage (MEB) (voir figure 1.) a permis de visualiser la distribution des nanoparticules de cuivre sur la surface du substrat.
Etape 2 : Formation d'une couche de nickel par dépôt electroless : Solution : La solution mise en oeuvre dans cet exemple a été préparée en introduisant dans un bécher en pyrex 50 ml d'eau dé-ionisée, 1,41 g de NiSO4 (0,1 M), 2,98 g de citrate de sodium tribasique (0,2 M) et 141 mg de diméthyle aminoborane (DMAB ; 5.10-2 M). Le pH de la solution a été ajusté à 9 par ajout d'une solution de soude NaOH à 0,1 M ou de TMAH 0,1 M. Protocole : La solution a été maintenue à 70°C dans un bain Marie, puis l'échantillon préparé selon l'étape 1 a été introduit dans le milieu pendant une durée de 2 minutes environ. Le substrat a ensuite été retiré puis rincé à l'eau dé-ionisée et séché sous courant d'argon. Caractérisations : La surface ainsi traitée se caractérise par un aspect métallique uniforme (miroir). L'épaisseur de métal obtenue est de 100 nm environ. Une analyse en microscopie électronique à balayage (MEB) (voir figure 2) a permis de mettre en évidence la formation d'un film métallique de NiB continu sur toute la surface.
Exemple 2 - Réparation d'une barrière de TiW discontinue comprenant des vins traversants Substrat : Le substrat utilisé dans cet exemple est constitué d'une plaque de silicium de 4 cm de côté (4 x 4 cm) et de 750 pm d'épaisseur gravée avec des motifs cylindriques de type via traversant de 120 pm de profondeur et de 40 pm de diamètre. Ce substrat est recouvert d'une couche d'isolant de type polymère organique ayant une épaisseur d'environ 2 pm sur les parois du via et environ 8 pm sur sa surface, la surface de fond de via étant exempte d'isolant. Cet ensemble a lui-même été recouvert par PVD d'une couche barrière de TiW ayant une épaisseur de 100 nm à 150 nm et comprenant de nombreux trous dans la partie basse des parois du via (voir figure 3). Traitement de surface Ce type de substrat ne nécessite pas de traitement de surface préalable.
Réparation de la barrière : Cette étape a été réalisée de façon identique à celle décrite dans l'exemple 1. Cependant, la fixation des nanoparticules nécessite le trempage de l'échantillon dans la suspension de nanoparticules pendant une minute dans un bac à ultrasons.
Caractérisations : On a observé le même aspect métallique uniforme (miroir) que dans l'exemple 1. Une analyse en microscopie électronique à balayage (MEB) (voir figure 4) a permis de mettre en évidence la formation d'un film métallique de NiB continu sur toute la surface. Formation d'une couche de germination de cuivre : Afin de mettre en évidence l'efficacité de la réparation réalisée précédemment, une couche de germination de cuivre à été déposée sur la barrière réparée en utilisant le mode opératoire suivant : Solution : Le dépôt d'une couche de germination de cuivre a été réalisé en utilisant une solution aqueuse d'électrodéposition contenant 2,1 ml/l (32 mM) d'éthylènediamine et 4 g/I (16 mM) de Cu504(K20)5, Protocole : Le procédé d'électrodéposition mis en oeuvre dans cet exemple comporte différentes étapes consécutives : a) Une étape d'entrée à froid où le substrat est mis en contact par trempage, sans être alimenté électriquement, avec la solution d'électrodéposition pendant une durée d'au moins une minute (par exemple 3 minutes). b) Une étape de croissance du cuivre où le substrat est polarisé cathodiquement en mode galvano-pulsé et simultanément mis en rotation à une vitesse de 20 à 100 tours par minute (40 tours par minute par exemple). La figure 5 décrit en détail le protocole galvano-pulsé susceptible d'être utilisé, avec une période totale P comprise entre 10 ms et 2 s (0,6 s dans l'exemple), un temps de polarisation TON compris entre 2 ms et 1,6 s (0,35 s dans l'exemple) en imposant un courant par unité de surface généralement compris entre 0,6 mA.cm-2 et 10 mA.cm-2 (2,77 mA.cm_2 dans l'exemple), un temps de repos TOFF sans polarisation compris entre 2 ms et 1.6 s (0,25 s dans l'exemple). La durée de cette étape dépend, comme on le comprend, de l'épaisseur souhaitée de la couche de germination. Cette durée peut être facilement déterminée par l'homme du métier, la croissance du film étant fonction de la charge passée dans le circuit. Dans les conditions précitées, la vitesse de dépôt est d'environ 1,5 nm par Coulomb de charge passée dans le circuit, ce qui donne une durée de l'étape d'électrodéposition de l'ordre de 17 minutes pour obtenir un revêtement ayant une épaisseur de 300 nm. c) Une étape de sortie à chaud où le substrat revêtu de cuivre est retiré de la solution d'électrodéposition à vitesse de rotation nulle en étant maintenu sous polarisation en tension. La durée de cette phase est d'environ 2 secondes.
La vitesse de rotation est alors portée à 500 tours par minute pendant 10 secondes, la polarisation cathodique étant coupée pendant cette dernière phase. Le substrat est alors rincé à l'eau dé-ionisée et séché sous balayage d'azote. Caractérisations : Une analyse en microscopie électronique à balayage (MEB) (voir figure 6) a permis de mettre en évidence l'empilement des trois couches TiW/NiB/cuivre sur la totalité de la surface du via avant et après réparation.
Exemple 3 - Réparation d'une barrière de TIN sur une surface de silicium comprenant des vias traversants suivie d'un dépôt d'une 25 couche de germination de cuivre. Afin de visualiser précisément l'efficacité de la réparation, une couche de germination de cuivre a été déposée sur un substrat comprenant des vias traversants, soit directement, soit après l'étape de réparation. Substrat : 30 Le substrat utilisé dans cet exemple est constitué d'une plaque de silicium de 4 cm de côté (4 x 4 cm) et de 750 pm d'épaisseur, gravée avec des motifs cylindriques de type via traversant de 100 pm de profondeur et de 10 pm de diamètre. Une première couche d'isolant SiO2 ayant une épaisseur de 0,5 pm est présente. Cette dernière est surmontée d'une barrière d'environ 75 nm de TiN 35 déposée par MoCVD n'atteignant pas le fond et la partie basse des parois du via (voir figure 7).
Traitement de surface : Cette étape a été réalisée de façon identique à celle décrite dans l'exemple 1. Réparation de la barrière : Cette étape a été réalisée de façon identique à celle décrite dans l'exemple 2. Formation d'une couche de germination de cuivre : Cette étape a été réalisée de façon identique à celle décrite dans l'exemple 2.
Caractérisation Une analyse en microscopie électronique à balayage (MEB) (voir figure 8) a permis de mettre en évidence l'empilement des trois couches TiN/NiB/cuivre sur la totalité de la surface du via avec ou sans réparation.
Exemple 4 - Réparation d'une barrière de Ti sur une surface de silicium comprenant des vias traversants suivie d'un dépôt d'une couche de germination de cuivre. Substrat Le substrat utilisé dans cet exemple est constitué d'une plaque de silicium de 4 cm de côté (4 x 4 cm) et de 750 pm d'épaisseur, gravée avec des motifs cylindriques de type via traversant de 120 pm de profondeur et de 35 pm de diamètre. Une couche de barrière de Ti a été déposée par PVD. Cette couche présente une épaisseur qui chute très rapidement pour devenir inférieur à 5 nm à partir de 80 pm de profondeur dans le via (voir Figure 9).
Traitement de surface : Cette étape a été réalisée de façon identique à celle décrite dans l'exemple 1. Réparation de la barrière : Cette étape a été réalisée de façon identique à celle décrite dans l'exemple 2. Formation d'une couche de germination de cuivre :, Cette étape a été réalisée de façon identique à celle décrite dans l'exemple 2.
Caractérisation Une analyse en microscopie électronique à balayage (MEB) (voir figure 10) a permis de mettre en évidence l'empilement des trois couches Ti/NiB/cuivre sur la totalité de la surface du via avec ou sans réparation.
Les mesures d'épaisseurs de la couche de germination de cuivre sur l'ensemble de la surface d'un via montrent une augmentation significative de la conformité des couches après réparation. Les épaisseurs de cuivre mesurées en fond de via augmentent ainsi de 38 nm sans réparation à 154 nm après réparation pour des épaisseurs de cuivre d'environ 350 nm en haut de via.
Exemple 5 ù Mesure de l'adhésion d'une couche de germination de cuivre déposée par voie électrochimique sur une barrière TiN avec ou sans réparation. Le substrat utilisé dans cet exemple est le même que celui utilisé dans l'exemple 1. Une couche de germination de cuivre à été déposée sur plusieurs échantillons selon le protocole décrit dans l'exemple 2. Une première série de dépôts de cuivre à été réalisée sur les barrières TiN non réparées, suivie d'une seconde série sur les barrières TiN après réparation.
Les résultats obtenus apparaissent dans le tableau 1. Tableau 1. : Mesure de l'adhésion d'une couche de germination de cuivre déposée par voie électrochimique sur une barrière TiN avec et sans réparation. Substrat Epaisseur de cuivre (nm) Adhésion (J/m2) TiN 380 2,3 TiN 370 2,1 TiN 380 2,1 TIN après réparation 390 7,8 TiN après réparation 380 7,9 TiN après réparation 380 7,925 Les résultats reportés dans le tableau 1 montrent que le procédé de réparation de la barrière TiN favorise de façon significative l'adhésion de la couche de cuivre déposée par voie électrochimique sur la couche barrière. Tl a en outre été observé que les couches de cuivre obtenues présentent une excellente conformité, très supérieure à celle des couches de cuivre déposées à la surface d'une couche barrière discontinue non réparée. Enfin, le procédé conforme à la présente invention est particulièrement avantageux dans la mesure où il peut être entièrement réalisé en phase humide, de préférence en phase liquide dans un solvant protique, et de préférence encore en phase aqueuse.

Claims (11)

  1. REVENDICATIONS1. Procédé de réparation d'une surface d'un substrat, notamment d'un substrat semiconducteur ou d'un substrat semiconducteur portant une couche isolante, ledit substrat étant revêtu par une couche barrière de diffusion au cuivre discontinue constituée d'un matériau à base de titane définissant ladite surface à réparer, caractérisé en ce qu'il comprend : a) la mise en contact de ladite surface avec une suspension contenant des nanoparticules de cuivre ou d'un alliage de cuivre pendant une durée comprise entre 1 s et 15 min en provoquant ainsi l'adsorption sélective des nanoparticules à la surface de la couche barrière ; b) la mise en contact de la surface ainsi traitée avec une solution liquide ayant un pH compris entre 8,5 et 12, de préférence entre 9 et 11, et contenant : - au moins un sel métallique, de préférence de nickel ou d'un alliage de nickel ; - au moins un agent réducteur, de préférence un composé du bore; - au moins un agent stabilisant ; à une température comprise entre 50°C et 90°C, de préférence comprise entre 60°C et 80°C, pendant une durée comprise entre 30 s et 10 min, de préférence entre 1 min et 5 min pour former ainsi un film métallique présentant une épaisseur d'au moins 50 nanométres rétablissant la continuité de la couche barrière de diffusion au cuivre.
  2. 2. Procédé selon la revendication 1, caractérisé en ce qu'il comprend préalablement à l'étape a) précitée un traitement de ladite surface permettant d'éliminer les impuretés présentes, comme en particulier un lavage à l'aide d'une solution à base de peroxyde d'hydrogène et d'ammoniaque suivi d'un rinçage à l'eau.
  3. 3. Procédé selon la revendication 1 ou 2, caractérisé en ce qu'il comprend, préalablement à l'étape b) précitée un rinçage à l'eau de la surface traitée obtenue à l'issue de l'étape a).
  4. 4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la solution liquide utilisée à l'étape b) précitée comprend, dans un solvant pratique, de préférence aqueux : - de 1 g/l à 40 g/l, et de préférence de 20 g/I à 30 g/l d'un sel métallique, de préférence de nickel ou d'un alliage de nickel ;- de 0,5 g/I à 10 g/I, et de préférence de 2 g/I à 3 g/l d'un agent réducteur, de préférence un composé du bore ; - de 20 g/1 à 100 g/I, et de préférence de 50 g/1 à 70 g/l d'un agent stabilisant.
  5. 5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le sel métallique est choisi parmi le sulfate de nickel, le chlorure de nickel, l'acétate de nickel ou le sulfamate de nickel ,
  6. 6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que l'agent réducteur précité est choisi parmi le borohydrure de sodium (NaBH4), le diméthylaminoborane (DMAB), le morpholene borane, le terbutylamine borane et le pyridine borane.
  7. 7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que l'agent stabilisant précité est choisi dans le groupe constitué par l'éthylènediamine et les sels, notamment de métal alcalin ou d'ammonium, des acides acétique, succinique, malonique, aminoacétique, malique ou citrique.
  8. 8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que le substrat précité est un substrat semiconducteur revêtu d'une couche isolante comportant un ensemble de motifs cylindriques de type "via traversant", tels que ceux utilisés pour la fabrication de circuits intégrés en trois dimensions.
  9. 9. Kit de réparation d'une surface d'un substrat, notamment d'un substrat semiconducteur ou d'un substrat semiconducteur portant une couche isolante, ledit substrat étant revêtu par une couche barrière de diffusion au cuivre discontinue constituée d'un matériau à base de titane définissant ladite surface à réparer, caractérisé en ce qu'il comprend : - d'une part, une suspension contenant des nanoparticules de cuivre ou d'un alliage de cuivre, un agent stabilisant et un agent réducteur; - d'autre part, une solution liquide ayant un pH compris entre 8,5 et 12, de préférence entre 9 et 11, et contenant : - au moins un sel métallique, de préférence de nickel ou d'un alliage de nickel; - au moins un agent réducteur, de préférence un composé du bore; - au moins un agent stabilisant.
  10. 10. Kit de réparation selon la revendication 9, caractérisé en ce que la suspension précitée contient - des nanoparticules de cuivre ou d'un alliage de cuivre, en une quantité comprise entre 0,1 g/l et 10 g/I, et de préférence entre 3 g/1 et 6 g/I.- un agent stabilisant, en une quantité comprise entre 5 g/I et 100 g , et de préférence entre 30 g/I et 50 g/I ; - un agent réducteur en une quantité comprise entre 0,5 g/I et 10 g/I, et de préférence entre 2 g/1 et 5 g/I.
  11. 11. Kit de préparation selon la revendication 9 ou 10, caractérisé en ce que la solution liquide précitée comprend, dans un solvant protique, de préférence aqueux - de 1 g/I à 40 g/I, et de préférence de 20 g/I à 30 g/l d'un sel métallique, de préférence de nickel ou d'un alliage de nickel ; - de 0,5 g/1 à 10 g/I, et de préférence de 2 g/1 à 3 g/1 d'un agent réducteur, de préférence un composé du bore ; - de 20 g/I à 100 g/1, et de préférence de 50 g/I à 70 g/1 d'un agent stabilisant.
FR0856012A 2008-09-08 2008-09-08 Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede Expired - Fee Related FR2935713B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR0856012A FR2935713B1 (fr) 2008-09-08 2008-09-08 Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede
PCT/EP2009/061527 WO2010026243A1 (fr) 2008-09-08 2009-09-07 Procédé de réparation de couches de barrière de diffusion du cuivre sur un substrat solide semi-conducteur et nécessaire de réparation pour mettre en œuvre ce procédé
US13/003,451 US8524512B2 (en) 2008-09-08 2009-09-07 Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method
KR1020117002955A KR20110056485A (ko) 2008-09-08 2009-09-07 반도체 고형 기판 상에 구리확산 배리어 층을 수선하는 방법 및 이 방법을 실행하기 위한 수선 키트
CA2732661A CA2732661A1 (fr) 2008-09-08 2009-09-07 Procede de reparation de couches de barriere de diffusion du cuivre sur un substrat solide semi-conducteur et necessaire de reparation pour mettre en oeuvre ce procede
TW098130255A TW201021113A (en) 2008-09-08 2009-09-08 Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method
IL210644A IL210644A0 (en) 2008-09-08 2011-01-13 Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0856012A FR2935713B1 (fr) 2008-09-08 2008-09-08 Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede

Publications (2)

Publication Number Publication Date
FR2935713A1 true FR2935713A1 (fr) 2010-03-12
FR2935713B1 FR2935713B1 (fr) 2010-12-10

Family

ID=40551878

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0856012A Expired - Fee Related FR2935713B1 (fr) 2008-09-08 2008-09-08 Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede

Country Status (7)

Country Link
US (1) US8524512B2 (fr)
KR (1) KR20110056485A (fr)
CA (1) CA2732661A1 (fr)
FR (1) FR2935713B1 (fr)
IL (1) IL210644A0 (fr)
TW (1) TW201021113A (fr)
WO (1) WO2010026243A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012150133A2 (fr) 2011-05-05 2012-11-08 Alchimer Procédé de dépôt de couches métalliques à base de nickel ou de cobalt sur un substrat solide semi-conducteur et trousse pour application dudit procédé

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935713B1 (fr) * 2008-09-08 2010-12-10 Alchimer Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede
US8981564B2 (en) 2013-05-20 2015-03-17 Invensas Corporation Metal PVD-free conducting structures
CN110512198A (zh) * 2019-09-24 2019-11-29 苏州天承化工有限公司 一种化学镀铜液、化学镀铜膜及其制备方法
KR102485602B1 (ko) * 2020-09-18 2023-01-06 공주대학교 산학협력단 TBAB(tert-butylamine borane, 3차 부틸아민보란)를 포함한, 리튬 이온 전지의 전극 단자 도금용 니켈-보론 무전해 도금액, 이를 이용한 니켈-보론 무전해 도금 방법, 및 이를 이용하여 제조된 니켈-보론 무전해 도금층이 형성된 리튬 이온 전지의 전극 단자
WO2023279111A1 (fr) * 2021-07-02 2023-01-05 Coreshell Technologies, Inc. Couches de germe nanostructurées pour dépôt de lithium métallique

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958048A (en) * 1974-04-22 1976-05-18 Crown City Plating Company Aqueous suspensions for surface activation of nonconductors for electroless plating
EP0079975A1 (fr) * 1981-11-20 1983-06-01 LeaRonal, Inc. Colloide de cuivre et procédé pour l'activation des surfaces isolantes pour la galvanisation suivante
US6136693A (en) * 1997-10-27 2000-10-24 Chartered Semiconductor Manufacturing Ltd. Method for planarized interconnect vias using electroless plating and CMP
US20030040177A1 (en) * 2001-08-21 2003-02-27 Samsung Electronics Co., Ltd. Method for forming metal interconnections using electroless plating
US20050020068A1 (en) * 2003-05-23 2005-01-27 Rohm And Haas Electronic Materials, L.L.C. Plating method
US20060254503A1 (en) * 2005-05-13 2006-11-16 Cambrios Technologies Corporation Seed layers, cap layers, and thin films and methods of making thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
US7060624B2 (en) 2003-08-13 2006-06-13 International Business Machines Corporation Deep filled vias
US7101792B2 (en) 2003-10-09 2006-09-05 Micron Technology, Inc. Methods of plating via interconnects
WO2006058034A2 (fr) * 2004-11-22 2006-06-01 Intermolecular, Inc. Auto-assemblage moleculaire dans le traitement d'un substrat
US7625814B2 (en) * 2006-03-29 2009-12-01 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
US7994640B1 (en) * 2007-07-02 2011-08-09 Novellus Systems, Inc. Nanoparticle cap layer
FR2935713B1 (fr) * 2008-09-08 2010-12-10 Alchimer Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958048A (en) * 1974-04-22 1976-05-18 Crown City Plating Company Aqueous suspensions for surface activation of nonconductors for electroless plating
EP0079975A1 (fr) * 1981-11-20 1983-06-01 LeaRonal, Inc. Colloide de cuivre et procédé pour l'activation des surfaces isolantes pour la galvanisation suivante
US6136693A (en) * 1997-10-27 2000-10-24 Chartered Semiconductor Manufacturing Ltd. Method for planarized interconnect vias using electroless plating and CMP
US20030040177A1 (en) * 2001-08-21 2003-02-27 Samsung Electronics Co., Ltd. Method for forming metal interconnections using electroless plating
US20050020068A1 (en) * 2003-05-23 2005-01-27 Rohm And Haas Electronic Materials, L.L.C. Plating method
US20060254503A1 (en) * 2005-05-13 2006-11-16 Cambrios Technologies Corporation Seed layers, cap layers, and thin films and methods of making thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LO S H Y ET AL: "Long-term stability of Cu/Pd nanoparticles and their feasibility for electroless copper deposition", ELECTROCHIMICA ACTA, ELSEVIER SCIENCE PUBLISHERS, BARKING, GB, vol. 54, no. 2, 30 December 2008 (2008-12-30), pages 727 - 732, XP025536175, ISSN: 0013-4686, [retrieved on 20080717] *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012150133A2 (fr) 2011-05-05 2012-11-08 Alchimer Procédé de dépôt de couches métalliques à base de nickel ou de cobalt sur un substrat solide semi-conducteur et trousse pour application dudit procédé
US9190283B2 (en) 2011-05-05 2015-11-17 Alchimer Method of depositing metallic layers based on nickel or cobalt on a semiconducting solid substrate; kit for application of said method

Also Published As

Publication number Publication date
US8524512B2 (en) 2013-09-03
FR2935713B1 (fr) 2010-12-10
TW201021113A (en) 2010-06-01
US20110294231A1 (en) 2011-12-01
KR20110056485A (ko) 2011-05-30
WO2010026243A1 (fr) 2010-03-11
IL210644A0 (en) 2011-03-31
CA2732661A1 (fr) 2010-03-11

Similar Documents

Publication Publication Date Title
EP1937875B1 (fr) Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal
CA2728498C (fr) Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
EP2279290B1 (fr) COMPOSITION D'éLECTRODEPOSITION ET PROCéDé DE REVÊTEMENT D'UN SUBSTRAT SEMI-CONDUCTEUR UTILISANT LADITE COMPOSITION
EP1927129B1 (fr) Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal
US6824665B2 (en) Seed layer deposition
CN101512048B (zh) 在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物
EP2898121B1 (fr) Electrolyte et procédé d'électrodéposition de cuivre sur une couche barrière
FR2935713A1 (fr) Procede de reparation de couches barrieres a la diffusion du cuivre sur substrat solide semi-conducteur ; kit de reparation pour la mise en oeuvre de ce procede
US20020090484A1 (en) Plating bath
FR2949121A1 (fr) Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
FR2961220A1 (fr) Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
FR2945665A1 (fr) Procede de revetement d'un substrat semi-conducteur par electrodeposition.
Inoue et al. All-wet fabrication technology for high aspect ratio TSV using electroless barrier and seed layers

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20130531