CN101512048B - 在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物 - Google Patents

在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物 Download PDF

Info

Publication number
CN101512048B
CN101512048B CN2007800054940A CN200780005494A CN101512048B CN 101512048 B CN101512048 B CN 101512048B CN 2007800054940 A CN2007800054940 A CN 2007800054940A CN 200780005494 A CN200780005494 A CN 200780005494A CN 101512048 B CN101512048 B CN 101512048B
Authority
CN
China
Prior art keywords
copper
layer
concentration
complexing agent
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800054940A
Other languages
English (en)
Other versions
CN101512048A (zh
Inventor
乔斯·冈萨雷斯
埃尔韦·蒙肖斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alchimer SA
Original Assignee
Alchimer SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer SA filed Critical Alchimer SA
Publication of CN101512048A publication Critical patent/CN101512048A/zh
Application granted granted Critical
Publication of CN101512048B publication Critical patent/CN101512048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明的目的是提供在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物。根据本发明，该方法包括：提供电解铜浴，该电解铜浴在溶剂的溶液中含有铜离子源和至少一种铜络合剂，该铜离子源的浓度为45～200mM，优选45～100mM，该至少一种铜络合剂是具有2～4个胺官能团的脂肪族多胺，其浓度为30～200mM，优选60～200mM；铜/络合剂摩尔比为0.2～2，优选0.3～1.5；使基底的铜扩散阻挡层与该电解铜浴接触，对该基底施加根据将要电镀的铜的厚度而调节的持续时间的电偏压，从该电解铜浴中取出该基底。

Description

在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物
技术领域
本发明总体上涉及一种在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物。
背景技术
由于铜比铝更低的电阻率以及铜对电迁移的高抵抗性，因而铜金属化已被广泛地用于形成现今的超大规模集成(ULSI)半导体器件中所需的多层互连。
多层互连由铜线(也被称作沟槽)的网络构成，用于分配各种信号和功率并与集成电路的不同区域连接。为了发挥更大的投资效益，这些线叠置在经介电材料隔开的几层中，并且各层经由被称作通孔的垂直孔相互连接。
使用镶嵌工艺形成线和通孔[参见，例如S.Wolf：“Silicon processingfor the VLSI Era”，Vol.4，p.671-687]，其中，在互连系统的每一层上，在介电材料中蚀刻出各种特征，随后用铜填充，然后平坦化。这种工艺的简化形式如下：
-干刻介电材料形成沟槽和/或通孔
-沉积(常规是通过物理气相沉积-PVD)铜扩散阻挡层(通常是TaN/Ta)，因为铜是快速扩散体并且在处理过程中能够到达构建在硅中的下层晶体管，从而造成器件故障
-沉积铜的“种子层”(常规是通过PVD)；需要该层来克服扩散阻挡层的高电阻率，而在扩散阻挡层上传统的电镀铜工艺产生不相邻的三维铜簇而不是均匀薄膜[参见，美国专利申请2005145499]
-电化学沉积(电镀)铜以填充通孔和沟槽
-通过化学机械抛光(CMP)平坦化，留下镶嵌在介电材料中的铜线。需要这些线和通孔的高效形成技术以确保ULSI器件的可靠性。
随着器件的集成密度增大，电路上的线、通孔和其他特征的宽度减小，而不同层内和不同层之间的高度或距离保持不变。其结果是，线和通孔的纵横比(被定义作高宽比)倾向于增加，从而使得难于用铜填充它们。
当必须使用诸如PVD等物理沉积法时(在镶嵌工艺中的种子层沉积就是这种情况)，这些日渐缩小的尺寸成为一种严重的问题。铜种子层即使在极低的厚度(约10nm)下也必须是共形和连续的，以确保通过电镀铜进行的适当间隙填充。
PVD技术本质上是定向的，因而没有足够的步骤以满足小特征和/或高纵横比的这些需求。例如，PVD法造成额外的材料沉积在窄特征的顶部角落(伸出效应)。这种在电镀铜之前对特征宽度的限制使得实现完全的间隙填充极难。此外，由于尺寸的原因，小特征要求超薄种子层(10nm以下)。这种厚度要求以及PVD法较差的共形性导致会在特征侧壁上出现的种子层不连续，从而造成有缺陷和不完全的铜间隙填充。
诸如化学气相沉积(CVD)或原子层沉积(ALD)等可选的沉积技术可用于沉积铜种子层[参见，美国专利6,887,522和美国专利6,849,122]，但是这些方法仍会遭受到某种类型的伸出效应，并且由于使用含氟前体，它们倾向于在铜与下层阻挡层之间产生较差粘合，因而损害器件产率。
这些CVD和ALD法由于沉积速率极低，因而不能用于填充特征，从而使得它们与半导体器件制造的高生产率环境不兼容。
已经提出了在阻挡层材料上直接进行化学镀铜沉积来填充特征。然而，这经常需要额外的活化步骤，并且粘合也成为问题(参见，W.L.Goh和K.T.Tan“the use of electroless copper seed in electrochemical depositedcopper interconnect(化学镀铜种子在电化学沉积的铜互连中的用途)”，Thin Solid Films，vol.462-463，2004年9月，p.275-278)。
对于直接电镀和填充，还已提出了改变扩散阻挡层材料，使其抵抗性更低并且与利用传统镀铜化学进行的电镀更兼容[参见，美国专利6,812,143]。这种方法的缺点在于引入了新材料，并且明显要求再次利用镶嵌工艺的一些过程。
随着特征尺寸减小，在可能的情况下，种子层的使用将更显著地对增大有效纵横比起贡献，并使得通过电镀铜进行的间隙填充更难。
能够形成铜种子层的电解铜浴通常不用于间隙填充，因为通常会造成不适宜的涂层，形成被称作“缝”的填充缺陷(在通孔中的中央缺口，当存在填充坡度时主要从通孔的侧壁出现)。由于局部的低铜密度，这种缝可能会引起结构弱化。此外，这种缝可能是杂质的扩散路径(所述杂质可能例如是由于使用化学抛光溶液造成的)。可选择地，传统电镀浴，如用于在铜种子步骤之后填充沟槽的那些，由于电阻降效应而不能直接在阻挡层材料上开始提供均匀覆盖：事实上，现有电镀铜浴被设计成在导电表面上进行由下自上的铜生长。最后，在一个步骤中填充沟槽构成了难题，因为实际上人们正在寻找从共形沉积开始的方法，以避免伸出和/或不连续，然后继续非共形的或由下自上的生长，以确保完全的无缝填充。
因此，在扩散阻挡层材料上直接进行的能够间隙填充的单一步骤电镀将克服上述问题，并构成对于本领域技术人员不必然是显然的解决方案。
此外，应该注意到，这种方法会带来生产率效益，因为一个设备可用于进行一系列步骤(种子沉积，然后沟槽/通孔填充)，而现今需要两个设备，即一个设备用于种子沉积，一个设备用于镀铜。后一优点也揭示出关于尺寸缩小的上述技术要素也任选地使得在制造中有引入本发明目的的动机，并且仅从成本的观点来看本发明就具有吸引力。
由于上述限制，显然需要一种方法，该方法可以在一个处理步骤中，使用一种化学浴：(1)在扩散阻挡层上直接镀铜，而不管扩散阻挡层的性质如何，特别是在工业标准Ta基阻挡层上镀铜，并具有良好粘合，和(2)以制造中适用的速率填充特征，即未使用铜种子层。
发明内容
本发明使用在铜扩散阻挡层上进行的直接镀铜解决了镀铜和用铜填充特征的问题，而未预先形成铜种子层。
根据本发明，已经发现，一种电解铜浴可用于在预处理或未预处理的铜扩散阻挡层材料上直接电镀铜，并且生成的铜膜完全填充用所述阻挡层材料预先覆盖的沟槽、通孔和其他特征，而没有任何缺陷，如“缝”。令人惊讶的是，已经发现，这样沉积的铜在退火后表现出低的电阻率，并且对下层阻挡层表现出强的粘合。低电阻率的特别优点是确保低的信号传播延迟，良好粘合的特别优点是确保良好的电迁移抵抗性。令人惊讶的是，还已经发现，所述电解铜浴允许在相对较短的沉积时间之后实现间隙填充，这与工业处理要求兼容。
有利的是，本发明可用于在常规用于微电子的铜互连中的各种扩散阻挡层材料(钽、氮化钽、钛、氮化钛、钨、氮化钨、碳化钨、钴、钌等)上进行电镀。
根据第一方面，本发明涉及一种电解铜浴，其通常包括：铜源，至少一种特定选择的络合剂和任选用于辅助填充的添加剂。
更具体而言，本发明的电解铜浴在溶剂的溶液中含有铜离子源和至少一种铜络合剂，所述铜离子源的浓度为45～200mM，优选45～100mM，所述至少一种铜络合剂是具有2～4个胺官能团的脂肪族多胺，其浓度为30～200mM，优选60～200mM；铜/络合剂摩尔比为0.2～2，优选0.3～1.5。
根据本发明优选的电解铜浴在溶剂的溶液中基本上含有铜离子源和至少一种铜络合剂，所述铜离子源的浓度为45～100mM，优选50～80mM，所述至少一种铜络合剂是具有2～4个胺官能团的脂肪族多胺，其浓度为60～200mM，优选90～180mM；铜/络合剂摩尔比为0.3～1.5，优选0.4～0.8。
本发明的电解铜浴含有选自具有2～4个胺官能团的脂肪族多胺的一种以上的特定络合剂。已经发现，这种络合剂的独特之处在于，它们允许在电镀方法的一个步骤中实现镀铜和填充。重要的是，含有这些试剂的制剂使得在制造中适用的沉积速率(即几分钟的沉积时间)比种子和电镀步骤的沉积时间总和更短。已经观察到，本发明允许沉积时间达到至少100nm/min的数量级。
术语“多胺”应被理解成指具有至少两个伯氨基-NH2的有机化合物。
可以用作根据本发明的络合剂的优选脂肪族多胺选自具有2～4个胺官能团的亚烷基-多胺和多亚烷基-多胺，优选选自乙二胺、二亚乙基三胺、三亚乙基四胺和二亚丙基三胺。
在本发明中，特别优选的脂肪族多胺是乙二胺和二亚乙基三胺。
特别地，使用其中所述脂肪族多胺是乙二胺并且存在浓度为约95～160mM的浴组合物获得了优异的结果。
特别地，使用其中所述脂肪族多胺是二亚乙基三胺并且存在浓度为约160mM的浴组合物也获得了优异的结果。
通常，本发明的电解铜浴含有铜离子源，特别是铜(Cu2+)离子。
有利的是，上述铜离子源是铜盐，例如特别是硫酸铜、氯化铜、硝酸铜或醋酸铜，优选硫酸铜。
特别优选的铜离子源是硫酸铜五水合物。
特别地，使用其中所述铜离子源是硫酸铜五水合物并且存在浓度为65mM的浴组合物获得了优异的结果。
通常，本发明的电解铜浴含有溶剂。
尽管原则上对溶剂的性质没有限制(只要其可适宜地溶解浴的活性物质并且不会干扰电镀)，但水或水醇溶液是优选的。
根据络合剂的不同，本发明的电解铜浴可以是酸性的或碱性的。可以通过加入常规的pH调节添加剂来调节浴的pH值。然而，通常这不是必需的。
诸如促进剂和抑制剂等有机添加剂可以任选地用在本发明的电解浴中，以提高相对于平坦表面的特征的电镀速率。例如，氯离子与诸如聚乙二醇等聚醚类的组合可用作抑制剂。本发明的电解浴也可以使用诸如Rohm&Haas Electronic Materials L.L.C.(Marlborough，Ma，USA)的NanoplateTM C-3200等市售抑制剂。例如，诸如聚二硫二丙烷磺酸钠(SPS)等硫基有机分子也可用作促进剂。本发明的电解浴也可以使用诸如Rohm&Haas Electronic Materials L.L.C.(Marlborough，Ma，USA)的NanoplateTM B-3200等市售促进剂。
诸如调平剂和润湿剂等其他添加剂可以任选地用在本发明的电解浴中，以增强镀膜的质量。
根据第二方面，本发明涉及一种在沉积于图案化基底上的铜扩散阻挡层上直接电镀铜并且在所述方法的同一步骤中用铜填充所述图案化基底的表面特征的工艺或方法。
根据该方法，通常如上所述，用铜扩散阻挡层材料涂布的基底表面浸在本发明的电解铜浴中。所述基底被电连接并极化，使得阻挡层表面在随所需的铜膜厚度而定的时间内被施加电偏压。
更具体而言，本发明的方法包括：
-提供电解铜浴，所述电解铜浴在溶剂的溶液中含有铜离子源和至少一种铜络合剂，所述铜离子源的浓度为45～200mM，优选45～100mM，所述至少一种铜络合剂是具有2～4个胺官能团的脂肪族多胺，其浓度为30～200mM，优选60～200mM；铜/络合剂摩尔比为0.2～2，优选0.3～1.5；
-使所述基底的所述铜扩散阻挡层与所述电解铜浴接触，
-对所述基底施加根据将要电镀的铜的厚度而调节的持续时间的电偏压，
-从所述电解铜浴中取出所述基底。
根据本发明方法的一个实施方案，用扩散阻挡层材料涂布的基底表面浸在本发明的电解铜浴中。该浸渍步骤可以在未对待涂布的表面施加电偏压下进行(冷进入)或者在与沉积用电偏压相同极性的电偏压下进行(热进入)。
在涂层形成步骤中，所述基底被电连接并极化，使得阻挡层表面在足以形成所需涂层的时间内被施加阴极电偏压。本领域技术人员可以容易地测定该持续时间，薄膜的生长是电荷的函数，而电荷等于在电路中流过的电流在沉积时间内的时间积分(法拉第定律)。
在涂层形成步骤结束时，从所述电解铜浴中取出所述基底。该取出步骤可以在未对所述表面施加电偏压下进行(冷退出)或者在任何极性的电偏压下进行(热退出)。
在形成涂层的步骤中，待涂布的表面施加阴极电偏压。更具体而言，可以通过不同的电流或电压波形来实现。
例如，表面可以恒电流模式(恒定的偏电流)或以恒电压模式(恒定的偏电压，任选地相对于参比电极)连续地被施加阴极电偏压。
通常，通过以恒电流模式施加电偏压可以获得令人满意的涂层和填充，优选电流为2mA/cm2(毫安/平方厘米)～25mA/cm2，更特别是4mA/cm2～15mA/cm2。
通过以恒电压模式施加电偏压也可以获得令人满意的涂层，即通过施加电池电压使得到的电池电流处于之前所示的相同电流范围内。尽管电池电压特别是取决于电池设计参数，如距反电极的距离或膜的存在，但是本领域技术人员通过测量和调节对于给定的电压和给定的结构所得到的电流可以容易地测定电池电压。
根据美国专利申请2006/0065,536的教导，表面也可以不同幅值的一系列恒电流或恒电压步骤被施加阴极电偏压，在此引入该申请作为参考。
待涂布的表面也可以脉冲模式(电流或电压是脉冲的)被施加阴极电偏压。在这种情况下，电偏压可以具有一系列电流或电压周期脉冲的形式，如矩形脉冲，其幅值取决于阻挡层材料、阻挡层材料的厚度和基底尺寸，有利的是，这些脉冲被未施加电偏压的时间间隔隔开。
通过以脉冲模式施加电偏压也可以获得令人满意的涂层，优选施加单极性(阴极)电压脉冲。
通常，可以通过施加相应于电流/单位面积为2mA/cm2～40mA/cm2、更特别是4mA/cm2～25mA/cm2的被未施加电偏压的时间间隔隔开的电压脉冲进行该步骤。
根据一个特定特征，电偏压的持续时间可以为0.001～1秒，例如约0.5秒，而未施加电偏压的时间间隔的持续时间可以为0.001～5秒，例如约1.5秒。
在该步骤中将要进行的循环次数取决于预期的涂层厚度。
通常，本领域技术人员可以容易地测定将要进行的循环次数，已知的是，在上述一般条件下，如以下实施例所示，已经观察到，沉积速率为约1nm/循环。
在一个实施方案中，每个周期阴极脉冲可以持续1ms～1s，并且在未对基底施加电偏压下距下一个阴极脉冲隔开1ms～5s的持续时间。
其他更复杂的波形可被用于改善填充性能，尤其是对于窄线和小通孔(小于80nm)。
特别有益的一种波形被称作反向脉冲，并详细记载在美国专利6,664,633和美国专利申请2003/183,527中，在此引入它们作为参考.
在这种类型的波形中，一系列交替的阴极和阳极电流或电压脉冲被施加到待涂布的表面上。通常，阳极脉冲具有比阴极脉冲更低的幅值和更短的持续时间。阴极和阳极脉冲可以被未对待涂布表面施加电偏压的时间间隔隔开或者未被隔开。
在阴极电偏压时，铜从本发明的电解铜浴中沉积在待涂布的表面上。
在阳极电偏压时，一些铜从之前沉积的层中被除去。这种除去优先发生在特征顶部的突出角落上，从而扩大了特征的顶部孔。这样允许改善尤其是在较小特征中的填充性能。
在平坦表面上，阳极脉冲具有抛光作用，从而得到亮的铜沉积。
通过以脉冲反向模式施加电偏压也可以获得令人满意的涂层，优选施加双极(阴极和阳极)电压脉冲。
通常，可以通过施加相应于最大阴极电流/单位面积为2mA/cm2～40mA/cm2、更特别是4mA/cm2～25mA/cm2并被相应于最大阳极电流/单位面积为0.4mA/cm2～1mA/cm2的阳极电压脉冲隔开的一系列电压脉冲进行该步骤。在阴极和阳极脉冲之间可以存在未施加电偏压的时间间隔。这些时间间隔的持续时间可以为0.001～5秒。
在该步骤中将要进行的循环次数取决于预期的涂层厚度。
通常，本领域技术人员可以容易地测定将要进行的循环次数，已知的是，在上述一般条件下，如以下实施例所示，已经观察到，沉积速率为约1nm/循环。
在一个特定实施方案中，本发明在图案化基底的表面(由铜阻挡层材料制成)上电镀铜的方法包括：
-被称作“冷进入”的步骤，在此步骤中，所述待涂布的表面与电解浴接触，同时所述表面未被施加电偏压；
-形成涂层的步骤，在此步骤中，所述表面被施加持续时间足以形成所述涂层的电偏压；
-被称作“热退出”的步骤，在此步骤中，在电偏压下使所述表面与所述电解浴分离。
在根据本发明该实施方案的方法的“冷进入”步骤中，待涂布的基底的表面优选与所述电解浴保持接触至少5秒，优选10～60秒，更优选约30秒。
在本发明方法的“热退出”步骤中，从电镀浴中取出用铜涂布的基底表面，同时在电偏压下优选1～10秒，更优选约1～5秒。
有利的是，以恒电压模式进行“热退出”步骤，即保持基底的电压在固定值，相对于电路的反电极或相对于参比电极测量该电压，优选在与涂层沉积步骤(当也以恒电压模式进行该步骤时)相同的电压水平下。
在本发明方法的另一个特定实施方案中，进入步骤是“热进入”，即在施加电偏压下将基底浸在电解铜浴中。
根据第三方面，本发明涉及本发明的电解铜浴用于在沉积于图案化基底上的铜扩散阻挡层上直接电镀铜并且在所述方法的同一步骤中用铜填充所述图案化基底的表面特征的用途。
在一个实施方案中，所述基底是制造集成电路中的硅晶片，待涂布的表面是铜扩散阻挡层的表面，所述铜扩散阻挡层选自基于氮化钽/钽(TaN/Ta)的双层、氮化钽(TaN)层、氮化硅钽(TaSiN)层、钛(Ti)层、氮化钛(TiN)层、氮化硅钛(TiSiN)层、氮化钨(WN)层、氮化碳钨(WCN)层、钴基层和钌基层。
具体实施方式
下面通过非限制性实施例阐明本发明，其中本发明的方法用于在用铜扩散阻挡层涂布的硅基底上镀铜和填充铜。该方法尤其适用于制造集成电路和半导体器件的铜互连结构。
应该注意到，在这些实施例中，浴组合物仅含有水(任选含有水溶性醇)、铜源和络合剂，并足以获得良好结果(间隙填充、良好粘合以及低电阻率、高速率)。当然，还可以加入额外的添加剂(通常用于辅助填充和/或用于改变pH)。
还应该注意到，铜可以直接沉积在未处理的阻挡层上(在以下实施例中就是这种情况)。然而，本发明不限于沉积在未处理的阻挡层上。在一些情况下，适宜的是首先改变阻挡层(混合气体退火、电解处理、酸处理、电化学处理)。
实施例1
该实施例中使用的基底由用400nm的通过等离子体增强化学气相沉积(PECVD)所沉积的二氧化硅层涂布的硅工件构成。二氧化硅层用通过PVD沉积的厚度10nm的氮化钽(TaN)层涂布，其上也通过PVD沉积厚度15nm的钽(Ta)层。
该TaN/Ta叠层是例如用于镶嵌结构中的铜扩散阻挡层。这种阻挡层叠层的面电阻为21欧姆/平方(ohms/square)。
覆盖基底用于利用4-点探针的面电阻(Rs)测量。使用变力柱螺栓拉伸试验(variable force stud-pull test)测量覆盖基底上的粘合。与覆盖基底具有相同下层的沟槽-图案化基底(沟槽宽度200nm/间距100nm)用于间隙填充评价。通过扫描电子显微镜(SEM)截面成像观察间隙填充。
这些基底使用时未进行任何预处理。
在该特定实施例中，本发明的电解铜浴是含有浓度为65mM的CuSO4·(H2O)5和浓度为160mM的乙二胺的水溶液。该溶液的pH为11。
设备
用于电解沉积的槽是由两部分构成的玻璃槽：用于容纳电沉积用溶液的槽和“盖子”，盖子可将各电极保持在适当位置，并供应氩气以使溶液中保持一致的流体压力。
连接器经由电线使电极与稳定的电源接触，提供最大32伏和5安培的电力。
实验方案
将基底浸在电解铜浴中，并进行以下的三步方案：
1)引入或冷进入：将基底浸在电解铜浴中30秒，未施加任何电偏压。
2)施加0V～-15V的周期矩形脉冲电压1.25秒(0.75s断和0.5s通)。
3)热退出：在与脉冲电偏压相同水平的电偏压下从铜电解浴中取出基底。
结果
通过在覆盖基底进行上述实验方案，沉积得到厚度为480nm、生长速率为2nm/s和面电阻Rs为0.05欧姆/平方的连续和均匀的铜层。
在4％H2/96％N2的混合气体中，在350℃下退火5分钟之后，铜层的粘合值为13.4J/m2。
图1是用PVD TaN/Ta扩散阻挡层画线并根据本发明方法在沟槽图案化基底上进行用铜填充的沟槽图案(沟槽宽度200nm/间距100nm)的SEM截面图像，如图1所示，得到没有缺陷的间隙填充结构，沉积厚度为200nm。
实施例2
该实施例中使用的基底由用400nm的通过等离子体增强化学气相沉积(PECVD)所沉积的二氧化硅层涂布的硅工件构成。二氧化硅层用通过PVD沉积的厚度30nm的钌(Ru)层涂布。该钌层的面电阻为8.5欧姆/平方。
覆盖基底用于利用4-点探针的面电阻(Rs)测量。使用变力柱螺栓拉伸试验测量覆盖基底上的粘合。
这些基底使用时未进行任何预处理。
在该特定实施例中，本发明的电解铜浴是含有浓度为65mM的CuSO4·(H2O)5和浓度为160mM的乙二胺的水溶液。该溶液的pH为11。
设备
用于电解沉积的槽是由两部分构成的玻璃槽：用于容纳电沉积用溶液的槽和“盖子”，盖子可将各电极保持在适当位置，并供应氩气以使溶液中保持一致的流体压力。
连接器经由电线使电极与稳定的电源接触，提供最大32伏和5安培的电力。
实验方案
将基底浸在电解铜浴中，并进行以下的三步方案：
1)引入或冷进入：将基底浸在电解铜浴中30秒，未施加任何电偏压。
2)施加0V～-12V的周期矩形脉冲电压1.25秒(0.75s断和0.5s通)。
3)热退出：在与脉冲电偏压相似水平的电偏压下从铜电解浴中取出基底。
结果
通过在覆盖基底进行上述实验方案，沉积得到厚度为700nm、生长速率为2.33nm/s和面电阻Rs为0.028欧姆/平方的连续和均匀的铜层。
在4％H2/96％N2的混合气体中，在350℃下退火5分钟之后，使用透明胶带试验，铜层没有剥离，表明粘合值超过15J/m2。退火之后，Rs值改善大约20％，为0.022欧姆/平方。
实施例3
该实施例中使用的基底由用400nm的通过等离子体增强化学气相沉积(PECVD)所沉积的二氧化硅层覆盖的直径200mm的硅晶片构成。二氧化硅层用通过PVD沉积的厚度15nm的氮化钽(TaN)层涂布，其上也通过PVD沉积厚度10nm的钽(Ta)层。
该TaN/Ta叠层是例如用于镶嵌结构中的铜扩散阻挡层。这种阻挡层叠层的面电阻为45欧姆/平方。
覆盖基底用于利用4-点探针的面电阻(Rs)测量。使用透明胶带试验测量覆盖基底上的粘合。与覆盖基底具有相同下层的沟槽-图案化基底(沟槽宽度200nm/间距100nm)用于间隙填充评价。通过聚焦离子束(FIB)和SEM截面成像观察间隙填充。
这些基底使用时未进行任何预处理。
在该特定实施例中，本发明的电解铜浴是含有浓度为65mM的CuSO4·(H2O)5和浓度为95mM的乙二胺的水溶液。该溶液的pH为6。
设备
在电镀铜应用商品化的工业设备中处理200mm晶片。该设备配备有具有自己的溶液循环系统的电化学电池。该电化学电池收容有铜阳极以及安装在阳极与作为阴极的晶片之间的扩散体。密封环用于为晶片提供电流。由能够输送最大(32V，5A)的电源单元输送电流。
在铜沉积之后，在位于同一设备上的SRD(旋转漂洗干燥)室中清洁晶片。
实验方案
将基底浸在电解铜浴中，并进行以下的三步方案：
1)热进入：在施加电偏压下将基底浸在电解铜浴中。
2)施加32V的恒电压。
3)热退出：在与脉冲电偏压相似水平的电偏压下从铜电解浴中取出基底。
结果
通过在覆盖基底进行上述实验方案，沉积得到平均厚度为480nm、生长速率为4nm/s和平均面电阻Rs为0.056欧姆/平方的连续和均匀的铜层。
在400℃下退火30分钟之后进行粘合试验的晶片对于透明胶带试验是合格的。
图2是用PVD TaN/Ta扩散阻挡层画线并根据本发明方法在沟槽图案化基底上进行用铜填充的沟槽图案(沟槽宽度140nm/间距140nm)在化学机械抛光(CMP)之后的SEM截面图像，如图2所示，得到没有缺陷的间隙填充结构。
实施例4
该实施例中使用的基底由用400nm的通过等离子体增强化学气相沉积(PECVD)所沉积的二氧化硅层涂布的硅工件构成。二氧化硅层用通过PVD沉积的厚度10nm的氮化钽(TaN)层涂布，其上也通过PVD沉积厚度15nm的钽(Ta)层。
该TaN/Ta叠层是例如用于镶嵌结构中的铜扩散阻挡层。这种阻挡层叠层的面电阻为21欧姆/平方。
覆盖基底用于利用4-点探针的面电阻(Rs)测量。使用变力柱螺栓拉伸试验测量覆盖基底上的粘合。
这些基底使用时未进行任何预处理。
在该特定实施例中，本发明的电解铜浴是含有浓度为65mM的CuSO4·(H2O)5和浓度为160mM的二亚乙基三胺的水溶液。该溶液的pH为11。
设备
用于电解沉积的槽是由两部分构成的玻璃槽：用于容纳电沉积用溶液的槽和“盖子”，盖子可将各电极保持在适当位置，并供应氩气以使溶液中保持一致的流体压力。
连接器经由电线使电极与稳定的电源接触，提供最大32伏和5安培的电力。
实验方案
将基底浸在电解铜浴中，并进行以下的三步方案：
1)引入或冷进入：将基底浸在电解铜浴中30秒，未施加任何电偏压。
2)施加0V～-10V的周期矩形脉冲电压1.25秒(0.75s断和0.5s通)。
3)热退出：在与脉冲电偏压相似水平的电偏压下从铜电解浴中取出基底。
结果
通过在覆盖基底进行上述实验方案，沉积得到厚度为450nm、生长速率为1.9nm/s和面电阻Rs为0.12欧姆/平方的连续和均匀的铜层。
在4％H2/96％N2的混合气体中，在350℃下退火5分钟之后，粘合值为5J/m2。
实施例5
该实施例中使用的基底由用400nm的通过等离子体增强化学气相沉积(PECVD)所沉积的二氧化硅层覆盖的200mm硅晶片构成。二氧化硅层用通过PVD沉积的厚度15nm的氮化钽(TaN)层涂布。
该TaN层的平均面电阻为100欧姆/平方，构成例如用于镶嵌结构中的铜扩散阻挡层。
覆盖基底用于利用4-点探针的面电阻(Rs)测量。使用变力柱螺栓拉伸试验测量覆盖基底上的粘合。这些基底使用时未进行任何预处理。
在该特定实施例中，本发明的电解铜浴是含有浓度为65mM的CuSO4·(H2O)5和浓度为95mM的乙二胺的水溶液，该溶液的pH为6。
设备
在电镀铜应用商品化的工业设备中处理200mm晶片。该设备配备有具有自己的溶液循环系统的电化学电池。该电化学电池收容有铜阳极以及安装在阳极与作为阴极的晶片之间的扩散体。密封环用于为晶片提供电流。由能够输送最大(32V，5A)的电源单元输送电流。
在铜沉积之后，在位于同一设备上的SRD(旋转漂洗干燥)室中清洁晶片。
实验方案
将基底浸在电解铜浴中，并进行以下的三步方案：
1)引入或冷进入：将基底浸在电解铜浴中5秒，未施加任何电偏压。
2)施加0A～3.5A或5A电流的周期矩形脉冲电流1.25秒(0.75s断和0.5s通)。
3)热退出：在与脉冲电偏压相似水平的电偏压下从铜电解浴中取出基底。
结果
通过使用-3.5A或-5A的脉冲在覆盖基底进行上述实验方案，得到平均厚度为450nm和平均面电阻为0.055欧姆/平方的连续和均匀的铜层。
铜沉积之后的面电阻直径分布示于图3中。
与-3.5A脉冲(1.8-2nm/s)相比，使用-5A脉冲(2.3-2.5nm/s)得到更高的生长速率。在这种铜层上的粘合极高，测得比10J/m2更佳。
实施例6
该实施例中使用的基底由用400nm的通过等离子体增强化学气相沉积(PECVD)所沉积的二氧化硅层覆盖的200mm硅晶片构成。二氧化硅层用以下各层涂布：
-通过PVD沉积的10nm氮化钽(TaN)，其上通过PVD沉积15nm的纯钽(面电阻为21欧姆/平方)。
-通过PVD沉积的15nm氮化钽(TaN)(面电阻为100欧姆/平方)。
-通过PVD沉积的5nm氮化钽(TaN)(面电阻为380欧姆/平方)。
这些层是例如用于镶嵌结构中的铜扩散阻挡层。
覆盖基底用于利用4-点探针的面电阻(Rs)测量。使用变力柱螺栓拉伸试验测量覆盖基底上的粘合。这些基底使用时未进行任何预处理。
在该特定实施例中，本发明的电解铜浴是含有浓度为65mM的CuSO4·(H2O)5和浓度为95mM的乙二胺的水溶液，该溶液的pH为6。
设备
在电镀铜应用商品化的工业设备中处理200mm晶片。该设备配备有具有自己的溶液循环系统的电化学电池。该电化学电池收容有铜阳极以及安装在阳极与作为阴极的晶片之间的扩散体。密封环用于为晶片提供电流。由能够输送最大(32V，5A)的电源单元输送电流。
在铜沉积之后，在位于同一设备上的SRD(旋转漂洗干燥)室中清洁晶片。
实验方案
将基底浸在电解铜浴中，并进行以下的三步方案：
1)引入或冷进入：将基底浸在电解铜浴中5秒，未施加任何电偏压。
2)施加0A～-3.5A电流的周期矩形脉冲电流1.25秒(0.75s断和0.5s通)。
3)热退出：在与脉冲电偏压相似水平的电偏压下从铜电解浴中取出基底。
结果
通过在面电阻为20～380欧姆/平方的各覆盖基底进行上述实验方案，得到平均厚度为450nm和平均面电阻为0.055～0.06欧姆/平方的连续和均匀的铜层(参见表1)。
在这种铜层上的粘合极高，测得比10J/m2更佳。
表1：对于450nm沉积的铜在各晶片上测得的面电阻和生长速率
  基底   平均面电阻(欧姆/平方)   铜沉积之后的平均面电阻(欧姆/平方)   生长速率(nm/s)
  TaN/Ta(10nm/15nm) 21 0.059 1.8
  TaN 15nm   100   0.055   1.9
  TaN 5nm   380   0.060   1.9
从以上说明可以看出，根据本发明的一步铜填充方法由于使用一种制剂显然比现有技术中的多步骤和多溶液过程更为有利。

Claims (26)

1.一种在一个步骤中在沉积于图案化基底上的未预处理的铜扩散阻挡层上直接电镀铜并且用铜填充所述图案化基底的表面特征的方法，所述方法包括：
-提供电解铜浴，所述电解铜浴在溶剂的溶液中含有铜离子源和至少一种铜络合剂，所述铜离子源的浓度为45～200mM，所述至少一种铜络合剂是具有2～4个胺官能团且其中至少两个胺官能团为伯氨基的脂肪族多胺，其浓度为30～200mM；铜/络合剂摩尔比为0.2～2；
-使所述基底的所述铜扩散阻挡层与所述电解铜浴接触，
-对所述基底施加电偏压，其中所述电偏压的持续时间根据将要电镀的铜的厚度而调节，
-从所述电解铜浴中取出所述基底。
2.如权利要求1所述的方法，其中所述铜离子源的浓度为45～100mM。
3.如权利要求1所述的方法，其中所述脂肪族多胺的浓度为60～200mM。
4.如权利要求1所述的方法，其中铜/络合剂摩尔比为0.3～1.5。
5.如权利要求1所述的方法，其中所述电偏压具有一系列电流或电压周期脉冲的形式，其幅值取决于所述铜扩散阻挡层。
6.如权利要求1所述的方法，其中所述电偏压具有连续的电压或电流极化的形式，其幅值取决于所述铜扩散阻挡层。
7.如权利要求1～6中任一项所述的方法，其中所述脂肪族多胺选自具有2～4个胺官能团且其中至少两个胺官能团为伯氨基的亚烷基-多胺和多亚烷基-多胺。
8.如权利要求7所述的方法，其中所述脂肪族多胺选自乙二胺、二亚乙基三胺、三亚乙基四胺和二亚丙基三胺。
9.如权利要求8所述的方法，其中所述脂肪族多胺选自乙二胺和二亚乙基三胺。
10.如权利要求1～6中任一项所述的方法，其中所述电解铜浴在溶剂的溶液中含有铜离子源和至少一种铜络合剂，所述铜离子源的浓度为45～100mM，所述至少一种铜络合剂是具有2～4个胺官能团且其中至少两个胺官能团为伯氨基的脂肪族多胺，其浓度为60～200mM；铜/络合剂摩尔比为0.3～1.5。
11.如权利要求10所述的方法，其中所述铜离子源的浓度为50～80mM。
12.如权利要求10所述的方法，其中所述脂肪族多胺的浓度为90～180mM。
13.如权利要求10所述的方法，其中铜/络合剂摩尔比为0.4～0.8。
14.如权利要求1～6中任一项所述的方法，其中在所述电解铜浴中，所述溶剂选自水和水醇混合物，所述铜离子源是选自硫酸铜、氯化铜、硝酸铜或醋酸铜的铜盐。
15.如权利要求1～6中任一项所述的方法，其中所述基底是制造集成电路中的硅晶片，待涂布的表面是铜扩散阻挡层的表面，所述铜扩散阻挡层选自基于氮化钽/钽(TaN/Ta)的双层、氮化钽(TaN)层、氮化硅钽(TaSiN)层、钛(Ti)层、氮化钛(TiN)层、氮化硅钛(TiSiN)层、氮化钨(WN)层、氮化碳钨(WCN)层、钴基层和钌基层。
16.电解铜浴用于在一个步骤中在沉积于图案化基底上的铜扩散阻挡层上直接电镀铜并且用铜填充所述图案化基底的表面特征的用途，所述电解铜浴在溶剂的溶液中含有铜离子源和至少一种铜络合剂，所述铜离子源的浓度为45～200mM，所述至少一种铜络合剂是具有2～4个胺官能团且其中至少两个胺官能团为伯氨基的脂肪族多胺，其浓度为30～200mM；铜/络合剂摩尔比为0.2～2。
17.如权利要求16所述的用途，其中所述铜离子源的浓度为45～100mM。
18.如权利要求16所述的用途，其中所述脂肪族多胺的浓度为60～200mM。
19.如权利要求16所述的用途，其中铜/络合剂摩尔比为0.3～1.5。
20.如权利要求16所述的用途，其中所述电解铜浴在溶剂的溶液中含有铜离子源和至少一种铜络合剂，所述铜离子源的浓度为45～100mM，所述至少一种铜络合剂是具有2～4个胺官能团且其中至少两个胺官能团为伯氨基的脂肪族多胺，其浓度为60～200mM；铜/络合剂摩尔比为0.3～1.5。
21.如权利要求20所述的用途，其中所述铜离子源的浓度为50～80mM。
22.如权利要求20所述的用途，其中所述脂肪族多胺的浓度为90～180mM。
23.如权利要求20所述的用途，其中铜/络合剂摩尔比为0.4～0.8。
24.如权利要求16～23中任一项所述的用途，其中所述脂肪族多胺选自具有2～4个胺官能团且其中至少两个胺官能团为伯氨基的亚烷基-多胺和多亚烷基-多胺。
25.如权利要求24所述的用途，其中所述脂肪族多胺选自乙二胺和二亚乙基三胺。
26.如权利要求16～23中任一项所述的用途，其中所述基底是制造集成电路中的硅晶片，待涂布的表面是铜扩散阻挡层的表面，所述铜扩散阻挡层选自基于氮化钽/钽(TaN/Ta)的双层、氮化钽(TaN)层、氮化硅钽(TaSiN)层、钛(Ti)层、氮化钛(TiN)层、氮化硅钛(TiSiN)层、氮化钨(WN)层、氮化碳钨(WCN)层、钴基层和钌基层。
CN2007800054940A 2006-02-21 2007-02-21 在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物 Active CN101512048B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US77467506P 2006-02-21 2006-02-21
US60/774,675 2006-02-21
PCT/EP2007/051681 WO2007096390A1 (en) 2006-02-21 2007-02-21 Method and compositions for direct copper plating and filling to form interconnects in the fabrication of semiconductor devices

Publications (2)

Publication Number Publication Date
CN101512048A CN101512048A (zh) 2009-08-19
CN101512048B true CN101512048B (zh) 2011-12-28

Family

ID=38038534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800054940A Active CN101512048B (zh) 2006-02-21 2007-02-21 在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物

Country Status (10)

Country Link
US (1) US7579274B2 (zh)
EP (1) EP1987177A1 (zh)
JP (1) JP5346215B2 (zh)
KR (1) KR101360595B1 (zh)
CN (1) CN101512048B (zh)
CA (1) CA2643018C (zh)
HK (1) HK1132768A1 (zh)
IL (1) IL193308A (zh)
TW (1) TWI437638B (zh)
WO (1) WO2007096390A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100808796B1 (ko) * 2006-10-09 2008-03-03 동부일렉트로닉스 주식회사 전해 도금 방법
FR2930785B1 (fr) * 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
JP5388191B2 (ja) * 2009-05-26 2014-01-15 Ｊｘ日鉱日石金属株式会社 貫通シリコンビアを有するめっき物及びその形成方法
FR2949121A1 (fr) * 2009-08-12 2011-02-18 Alchimer Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
US20110192462A1 (en) * 2010-01-03 2011-08-11 Alchimer, S.A. Solar cells
US20110162701A1 (en) * 2010-01-03 2011-07-07 Claudio Truzzi Photovoltaic Cells
FR2961220B1 (fr) * 2010-06-11 2012-08-17 Alchimer Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
KR20130108978A (ko) * 2010-06-11 2013-10-07 알쉬메 구리 도금 조성물 및 이 조성물을 사용한 반도체 기판에서 공동을 충진하기 위한 공정
EP2528089B1 (en) * 2011-05-23 2014-03-05 Alchimer Method for forming a vertical electrical connection in a layered semiconductor structure
CN103426814B (zh) * 2012-05-24 2015-04-01 中芯国际集成电路制造(上海)有限公司 填充金属的方法
FR2995912B1 (fr) 2012-09-24 2014-10-10 Alchimer Electrolyte et procede d'electrodeposition de cuivre sur une couche barriere
TWI478861B (zh) * 2012-11-22 2015-04-01 Univ Nat Chunghsing Electrodeposition of copper nanoparticles
US9349636B2 (en) 2013-09-26 2016-05-24 Intel Corporation Interconnect wires including relatively low resistivity cores
CN103579101A (zh) * 2013-11-05 2014-02-12 复旦大学 采用脉冲电镀铜方式实现铜互连的方法
KR102312018B1 (ko) 2013-12-09 2021-10-13 아베니 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰
JP6585434B2 (ja) * 2014-10-06 2019-10-02 株式会社荏原製作所 めっき方法
KR20160086757A (ko) * 2014-12-09 2016-07-20 인텔 코포레이션 구리 합금 도전성 루트 구조체를 갖는 마이크로전자 기판
US10329683B2 (en) 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants
FR3061601B1 (fr) 2016-12-29 2022-12-30 Aveni Solution d'electrodeposition de cuivre et procede pour des motifs de facteur de forme eleve
KR102056980B1 (ko) 2017-03-31 2019-12-17 제이엑스금속주식회사 황산구리, 황산구리 용액, 도금액, 황산구리의 제조 방법, 반도체 회로 기판의 제조 방법 및 전자기기의 제조 방법
CN110724983B (zh) * 2019-10-12 2022-02-08 天津大学 一种利用脉冲电沉积法制备纳米铜包覆碳化钨核壳结构粉体的方法
US11972973B1 (en) 2023-10-04 2024-04-30 Chun-Ming Lin Semiconductor structure and method of manufacturing a semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
CN1293719A (zh) * 1998-03-20 2001-05-02 塞米图尔公司 在工件上电镀金属的装置和方法
CN1460134A (zh) * 2001-02-23 2003-12-03 株式会社荏原制作所 镀铜溶液，镀敷方法和镀敷装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309969B1 (en) * 1998-11-03 2001-10-30 The John Hopkins University Copper metallization structure and method of construction
JP3271756B2 (ja) * 1999-03-01 2002-04-08 日本電気株式会社 半導体装置の製造方法
US20050006245A1 (en) 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
US20050145499A1 (en) 2000-06-05 2005-07-07 Applied Materials, Inc. Plating of a thin metal seed layer
JP2002004081A (ja) * 2000-06-16 2002-01-09 Learonal Japan Inc シリコンウエハーへの電気めっき方法
US20020092673A1 (en) * 2001-01-17 2002-07-18 International Business Machines Corporation Tungsten encapsulated copper interconnections using electroplating
US6464779B1 (en) 2001-01-19 2002-10-15 Novellus Systems, Inc. Copper atomic layer chemical vapor desposition
JP4207394B2 (ja) 2001-03-28 2009-01-14 株式会社村田製作所 セラミック電子部品の銅電極形成方法
JP2002329682A (ja) 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法
US6723219B2 (en) 2001-08-27 2004-04-20 Micron Technology, Inc. Method of direct electroplating on a low conductivity material, and electroplated metal deposited therewith
US6664633B1 (en) 2001-09-10 2003-12-16 Lsi Logic Corporation Alkaline copper plating
AU2003217197A1 (en) 2002-01-10 2003-07-30 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US6812143B2 (en) 2002-04-26 2004-11-02 International Business Machines Corporation Process of forming copper structures
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US7438794B2 (en) 2004-09-30 2008-10-21 Intel Corporation Method of copper electroplating to improve gapfill

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151168A (en) * 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
CN1293719A (zh) * 1998-03-20 2001-05-02 塞米图尔公司 在工件上电镀金属的装置和方法
CN1460134A (zh) * 2001-02-23 2003-12-03 株式会社荏原制作所 镀铜溶液，镀敷方法和镀敷装置

Also Published As

Publication number Publication date
WO2007096390A1 (en) 2007-08-30
CA2643018A1 (en) 2007-08-30
US7579274B2 (en) 2009-08-25
HK1132768A1 (en) 2010-03-05
EP1987177A1 (en) 2008-11-05
KR101360595B1 (ko) 2014-02-11
JP5346215B2 (ja) 2013-11-20
CA2643018C (en) 2014-04-22
US20070272560A1 (en) 2007-11-29
IL193308A (en) 2013-06-27
IL193308A0 (en) 2009-05-04
TWI437638B (zh) 2014-05-11
KR20080100813A (ko) 2008-11-19
TW200741870A (en) 2007-11-01
JP2009527912A (ja) 2009-07-30
CN101512048A (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
CN101512048B (zh) 在半导体器件制造中用于直接镀铜和填充而形成互连的方法和组合物
US7303992B2 (en) Copper electrodeposition in microelectronics
TWI434963B (zh) 藉由電鍍用金屬塗覆基材表面之方法
US8591715B2 (en) Electrodeposition composition and method for coating a semiconductor substrate using the said composition
US20070062818A1 (en) Electroplating composition intended for coating a surface of a substrate with a metal
KR102206291B1 (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
KR102562158B1 (ko) 높은 종횡비 패턴을 위한 구리 전착 용액 및 공정
RU2510631C1 (ru) Электролит и способ осаждения меди на тонкий проводящий подслой на поверхности кремниевых пластин

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1132768

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1132768

Country of ref document: HK