KR102562158B1 - 높은 종횡비 패턴을 위한 구리 전착 용액 및 공정 - Google Patents

높은 종횡비 패턴을 위한 구리 전착 용액 및 공정 Download PDF

Info

Publication number
KR102562158B1
KR102562158B1 KR1020197020176A KR20197020176A KR102562158B1 KR 102562158 B1 KR102562158 B1 KR 102562158B1 KR 1020197020176 A KR1020197020176 A KR 1020197020176A KR 20197020176 A KR20197020176 A KR 20197020176A KR 102562158 B1 KR102562158 B1 KR 102562158B1
Authority
KR
South Korea
Prior art keywords
copper
concentration
electrolyte
pattern
solution
Prior art date
Application number
KR1020197020176A
Other languages
English (en)
Other versions
KR20190097129A (ko
Inventor
로리안 를리지우
벵상 메벨렉
미카일루 티앙
Original Assignee
아베니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아베니 filed Critical 아베니
Publication of KR20190097129A publication Critical patent/KR20190097129A/ko
Application granted granted Critical
Publication of KR102562158B1 publication Critical patent/KR102562158B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 전도성 표면 상에 구리를 증착하기 위한 전해질 조성물에 관한 것이다. 조성물은 2,2'-비피리딘, 이미다졸, 테트라-에틸-암모늄, 및 구리를 위한 착화제의 조합을 함유한다. 이러한 전해질은 임의의 공극이 없고 산업적 제한과 양립 가능한 충전 속도로 소형 구리 인터커넥트를 제작할 수 있게 한다. 본 발명은 또한, 공동(cavity)을 구리로 충전하기 위한 공정, 및 이러한 공정에 따라 얻어진 반도체 소자에 관한 것이다.

Description

높은 종횡비 패턴을 위한 구리 전착 용액 및 공정
본 발명은 금속 표면 상에 구리를 전기도금하기 위해 사용될 수 있는 구리전착 용액에 관한 것이다. 이는 또한, 집적 회로에서 인터커넥트(interconnect)를 제작하기 위해 반도체 기판에서 에칭된 라인 및 구멍을 충전하는 방법에 관한 것이다.
최근 몇년 동안, 3D 패키지는 첨단 및 휴대용 전자 제품에 요구되는 소형화 및 집적화 둘 모두를 효과적으로 처리할 수 있는 신규한 구리 도금 공정을 개발하기 위해 연구되었다.
높은 저장 밀도 및 낮은 소산율을 갖는 고출력 컴퓨터 칩과 같은 소자의 소형화는 또한, 실리콘 관통전극(Through Silicone Via)와 같은 인터커넥트(interconnect)에 대해 더 작은 치수를 필요로 한다. 결과적으로, 칩 제작을 위해 30 nm 미만의 기술 반도체 소자 제작 노드가 개발되었다.
인터커넥트는 유전 물질, 통상적으로, 산화실리콘 내에 다양한 전기 소자를 연결시키기 위한 전기 전도성 구리 금속의 네트워크를 형성한다. 인터커넥트의 제작은 유전 물질 층에서 트렌치(trench)를 에칭시키고, 2개의 상이한 유전 물질 층을 연결시키기 위해 사용되는 블라인드 비아(blind via)를 에칭시키는 것을 포함한다. 형성된 공동(cavity)은 이후에, 구리로 충전된다.
이에 따라, 저항을 증가시키거나 심지어 구리 전도성 라인의 파괴를 야기시키는 경향이 있는 구리 인터커넥트에서 임의의 유해한 결함, 특히, 공극(void) 또는 접합선(seam line) 없이 생산 속도를 증가시키는 것이 요구된다.
공지된 전착은 낮은 개구부 치수 또는 높은 깊이 치수를 갖는 트렌치 및 비아를 충전하기 위해 산업적 스케일에서 사용할 수 없다는 것이 발견되었다. 특히, 공극와 같은 구리 부피에서의 결함이 통상적인 산성 구리 이온 도금조(ions bath)로의 구리 충전에서 형성될 수 있다는 것이 관찰되었다.
인터커넥트 제작 동안, 구리 도금 기술은 대개, 전도성 라인을 형성하기 위해 구리로 패턴을 충전하기 위해 사용된다. 구리 전기도금은 또한, 매우 얇은 구리 층(구리 시드층으로 불리워짐)이 구리 충전 단계 전에 패턴 표면 상에 요구될 때 수행될 수 있다. 그러나, 구리 시드 도금을 위해 사용되는 전해질은 구리 충전 도금을 위해 적합하지 않다. 예를 들어, 문헌 WO 2007/034116호로부터 공지된 비피리딘 및 피리딘을 포함하는 용액은 고저항률을 갖는 기판 상에 구리 시드층을 제조하도록 설계되었다. 그러나, 여기에서 기술된 구리(II) 이온 수용액은 특히, 구리 도금 속도가 너무 낮기 때문에, 트렌치를 구리로 충전하는데 사용할 수 없다.
WO 2007/096390호로부터 공지된 전착 조성물은 통상적으로 200 nm 폭을 갖는 큰 트렌치의 구리 충전 기술에 관한 것이다. 에틸렌 디아민 및 구리(II) 이온만을 함유한 이러한 전해질은, 공극 라인(또한 접합선으로 불리워짐)이 구리 증착물에서 나타나기 때문에, 더 작은 개구부 크기 및 더 높은 깊이 치수를 갖는 트렌치 및 비아를 충전하는데 적합하지 않다는 것으로 확인되었다. 이는 또한, US 2015/0159291호에 개시된 구리(II) 용액의 경우이다. 구리(II) 이온을 위한 2개의 착화 화합물, 즉, pH 6.2 내지 6.7에서의 2,2'-비피리딘 및 이미다졸, 티오디글리콜산 및 테트라메틸 암모늄 설페이트의 조합물은 낮은 폭 및 높은 깊이를 갖는 트렌치 및 비아를 효율적으로 충전하지 못할 수 있다. 본 발명자는, 공극이 이러한 기술을 이용하여 높은 형태 인자를 갖는 패턴 상에 구리 도금 동안 형성된다는 것을 발견하였다.
추가로, 물, 구리(II) 이온, 하이드록시 저급 알킬 저급 알킬렌 아민, 디아민, 트리아민, 폴리아민, 또는 이민, 유기 질소-함유 화합물, 예를 들어, 2,2'-비피리딘, 유기 2가 황-함유 화합물, 예를 들어, 2-머캅토티아졸린, 및 테트라메틸암모늄 하이드록사이드인 착화제를 포함하는 무전해 및 전해 도금 둘 모두에 대한 구리(II) 이온 용액은 또한, 트렌치 및 비아의 구리 충전을 위해 US 2004/0152303호에 제안되었다. 이러한 전해 조성물에서, 피리딘 유도체는 무전해 방법에서 안정화제 화합물로서 사용되고, 구리(II) 착물을 형성하지 못한다. 대신에, 이러한 것은 도금 공정 동안, 용액 중에, 매우 소량으로 발생되는 구리(I) 이온과 착물을 형성한다. 이러한 구리(I) 이온은 도금 속도를 감소시키고, 종래 무전해 단계에서 도금된 구리 시드층 상에 구리 증착물을 형성하기 위해 해리되지 않는다. 이러한 구리(II) 용액은 최근에 제안된 좁은 트렌치 및 비아의 구리 충전을 고속으로 그리고 구리 증착물에 공극 없이 가능하지 못하도록 한다. 본 발명자는 본 명세서에서 이러한 단점을 입증하였다.
산업적 제한과 양립할 수 있는 만족스러운 충전 속도에서, 낮은 폭 및 높은 깊이(low widths and high depths)를 갖는 인터커넥션 구조물의 무결함 구리 충전(defect-free copper filling)을 위한 전해 도금 용액 및 전착 방법이 여전히 요구되고 있다.
본 발명자는 놀랍게도, 최종적으로, 촉진제의 존재 하에, 3개의 구리(II) 착물들의 조합이 이러한 목표에 도달할 수 있다는 것을 발견하였다.
이에 따라, 본 양태들 중 하나에 따르면, 본 발명은 수용액에서, 제2 구리 이온(cupric ion), 적어도 2개의 방향족 아민, 및 제2 구리 이온을 위한 착화제를 포함하는 구리 전착을 위한 전해질로서, 제2 구리 이온과 착화제의 착물의 착화 상수(complexing constant)가 제2 구리 이온와, 2개의 방향족 아민 중 적어도 하나와의 착물의 착화 상수보다 더 큰 전해질에 관한 것이다.
제2 양태에 따르면, 본 발명은 구리로 유전체 기판에서 속이 빈(hollowed-out) 패턴을 충전하기 위한 전기화학적 공정으로서, 속이 빈 패턴은 45 nm 미만의 개구부 치수 및 2보다 큰 형태 인자(form factor)를 갖는 적어도 하나의 표면을 가지며,
- 표면을 상술된 바와 같은 전해질과 접촉시키는 단계,
- 속이 빈 패턴의 전체 부피를, 유리하게, 구리 증착물에 임의의 공극 없이, 충전하는 구리 증착물을 형성하기에 충분한 시간 동안, 표면 상에 구리의 전착을 허용하는 캐소드 전위로 표면을 분극화(polarizing)하는 단계를 포함하는, 전기화학적 공정에 관한 것이다.
본 발명의 전해질 및 공정이 만족스러운 충전 속도, 및 심지어, 특정 조건에서 더 높은 충전 속도로, 작은 개구부 치수 및 큰 형태 인자를 갖는 좁은 트렌치 및 작은 비아를 물질 결함을 갖지 않는 구리 증착물로 충전하는 것을 가능하게 만든다는 것이 놀랍게도 발견되었다.
정의
"전착(electrodepostion)"은 본 명세서에서 코팅을 형성하기 위해, 기판의 표면을 금속성 또는 유기금속성 코팅으로 덮는 것을 가능하게 만드는 방법을 의미하며, 여기서, 기판은 전기적으로 분극화되고, 상기 금속성 또는 유기금속성 코팅의 전구체를 함유한 액체(전해질로 불리워짐)과 접촉된다. 전착은 예를 들어, 임의적으로, 기준 전극의 존재 하에서, 코팅 물질 (예를 들어, 금속성 코팅의 경우에 금속 이온)의 전구체의 공급원 및 형성된 코팅의 성질(증착물의 균일성 및 분말도, 저항률, 등)을 개선시키도록 의도된 다양한 제제를 임의적으로 함유한 도금조 (bath)에서 하나의 전극(금속성 코팅의 경우 캐소드) 및 제2 전극(애노드)을 구성하는 코팅되는 기판들 사이에 전류를 통과시킴으로써 수행된다. 국제 협약에 의해, 고려되는 기판, 즉, 전기화학적 회로의 캐소드에 인가된 전류 및 전압은 음(negative)이다. 이러한 명세서 전반에 걸쳐, 이러한 전류 및 전압이 양의 값으로 언급될 때, 이러한 값이 상기 전류 또는 상기 전압의 절대값을 나타낸다는 것으로 암시된다.
"전해질"은 상기에서 규정된 바와 같은 전착 공정에서 사용되는 금속성 코팅의 전구체를 함유한 액체를 의미한다.
비아 또는 트렌치와 같은 패턴(1)의 "개구부 치수(opening dimension)"는 유전체 기판(2)에서 사전에 속이 비어있고, 금속 시드층(4)으로 덮혀진 패턴의 평균 직경 또는 평균 폭을 의미하며, 여기서, 평균 직경은 패턴 개구부(5)에서 측정된다. 이러한 치수는 유전 물질의 표면에서 측정되는데, 왜냐하면, 이의 하부에서 트렌치의 평균 직경, 또는 이의 하부에서 블라인드 비아의 평균 직경이 특히, 패턴 벽이 기판 표면에 대해 수직이 아닌 경우에, 개구부(5) 치수와는 상이할 수 있기 때문이다.
"연속 충전(continuous filling)"은 유전체 기판(2)에서 에칭된 중공화 패턴(1)(또는, 공동으로 불리워짐)의 전체 비어 있는 부피의 최적 충전을 형성하는 무공극(void-free) 구리의 덩어리를 의미한다. 본 발명에 따르면, 최적의 충전은 하부(11)에서 패턴의 개구부(5)까지 얻어진다("상향식(bottom-up)"). 종래 기술에서, 구멍 또는 공극(8)은 패턴의 측벽(10)과 구리 증착물(6) 사이에서의 구리 증착물(6)에서 관찰될 수 있다("측벽 공극"). 구멍 또는 라인("접합(seam)") 형태의 패턴(1)의 측벽(10)으로부터 동일한 거리의 공극이 또한 관찰될 수 있는데, 왜냐하면, 일반적으로, 패턴의 하부(11)에서의 구리 성장 속도가 측벽(10) 상에서 및 패턴의 개구부(5)에서의 구리 성장 속도보다 더 느릴 수 있기 때문이다. 이러한 공극은 100,000 내지 150,000의 배율을 갖는 투과전자 현미경(transmission electron microscopy; TEM)에 의해 관찰된 구리 증착물(6)의 가로 단면 상에서 정량화될 수 있다. 본 발명의 연속 구리 증착물(6)은 바람직하게, 10 부피% 미만, 바람직하게, 5 부피% 이하의 평균 부피 백분율의 공극을 갖는다. 공극의 평균 백분율은 바람직하게, 0 부피%이다. 공극은 구리 증착물(6) 자체에 위치될 수 있다. 일부 경우에, 구리 성장 속도가 패턴 하부(11) 영역에서보다 패턴 개구부(5) 영역에서 더 높기 때문에, 이러한 공극은 공동의 상부 영역에서 형성한다.
본 출원에서 사용되는 용어 ".. 내지 ..(between… and …)"는 컷-오프 값(cut-off value)을 배제하며, 용어 "..에서 ..까지(from… to…)"는 인용된 하한치 및 상한치를 포함한다.
이에 따라, 본 발명의 여러 목적들 중에는 집적 회로의 제작을 위해, 비아 및 트렌치의 전해 구리 도금의 공정을 제공하는 것이며, 여기서, 상기 도금 공정은 2-단계 도금 공정 및 2가지 상이한 도금 전해질을 필요로 하는 통상적인 전기화학적 공정과 비교하여, 원료 비용을 감소시키고, 폐기물 처리 비용을 감소시키고, 제조 기간을 감소시키고, 자본 투자 비용을 감소시킨다.
제1 구현예에서, 본 발명은 금속 기판 상에서 구리의 전착을 위해 의도된, 8.5 내지 9.5의 pH를 갖는 전해질로서,
수용액에서,
- 제1 방향족 아민, 제2 방향족 아민 및 착화제로 이루어진, 0.4 내지 50 mM의, 혼합물,
- 제1 방향족 아민과 착물 형태를, 제2 방향족 아민과 착물 형태를, 및/또는 착화 분자와 착물 형태를 가질 수 있는, 0.4 내지 50 mM의 구리(II) 이온을 포함하며,
여기서, 구리(II) 이온 및 착화 분자로 이루어진 착물의 착화 상수(상수 K)는 제1 방향족 아민, 제2 방향족 아민 및 이들의 혼합물의 군에서 선택된 리간드와의 구리(II) 착물의 착화 상수와, 10배 초과, 및 바람직하게, 100배 초과까지 차이가 나는 전해질에 관한 것이다.
구리 이온은 바람직하게, 제1 방향족 아민, 제2 방향족 아민, 및 착화제를 갖는 착물 형태를 갖는다.
두번째 제1 구현예에서, 본 발명은 금속 기판 상에 구리의 전착을 위해 의도된, 8.5 내지 9.5의 pH를 갖는 전해질로서, 수용액에서, 2,2'-비피리딘 및 이미다졸과 구리(II) 이온의 적어도 하나의 제1 착물; 및 착화 분자와 구리(II) 이온의 적어도 하나의 제2 착물;인 적어도 2개의 구리(II) 이온 착물의, 0.4 내지 50 mM의 혼합물을 포함하며, 여기서, 착화 분자와 구리(II) 이온의 착물은 7보다 큰 로그 착화 상수(log K)를 갖는 전해질에 관한 것이다.
제1 방향족 아민 농도와 제2 방향족 아민 농도 간의 몰 비율은 1/2 내지 2/1 및 더욱 바람직하게, 4/5 내지 6/5일 수 있으며, 제1 아민 농도와 착화제 간의 몰 비율은 1/4 내지 4/1, 예를 들어, 1/3 내지 3/1, 또는 1/2 내지 2/1 ± 10%일 수 있다.
구리(II) 이온의 착물은 제1 방향족 아민 단독, 제2 방향족 아민 단독, 또는 두 방향족 아민 모두를 포함할 수 있다. 전해질 용액에서, 제1 방향족 아민 및 제2 방향족 아민을 포함하는 구리(II) 이온의 착물의 몰 농도는 바람직하게, 제1 방향족 아민을 포함하는 구리 착물의 몰 농도보다 높고, 제2 방향족 아민을 포함하는 구리 착물의 몰 농도보다 더 높다. 더욱 바람직하게, 전해질은 제1 방향족 아민 단독을 포함한 구리 착물 및 제2 방향족 아민 단독을 포함한 구리 착물을 함유하지 않는다. 이러한 특정 구현예에서, 제1 아민은 2,2'-비피리딘일 수 있으며, 제2 아민은 이미다졸일 수 있다.
일반적으로, 본 발명에 따른 전착 조성물은 제2 구리 이온 Cu2+의 공급원(염 형태의 구리(II))를 포함한다. 유리하게, 전해질을 제조하기 위해 사용되는 구리(II) 이온의 공급원은 구리(II) 염, 예를 들어, 구리(II) 설페이트, 구리(II) 클로라이드, 구리(II) 니트레이트, 구리(II) 아세테이트, 바람직하게, 구리(II) 설페이트, 및 더욱 바람직하게, 구리(II) 설페이트 5수화물이다.
특정한 특징에 따르면, 착물 형태의 구리(II) 이온은 전착 조성물에 0.4 내지 50 mM, 바람직하게, 0.4 내지 40 mM, 예를 들어, 1.0 내지 25 mM, 4.0 내지 15 mM의 농도로 존재한다.
전해질은 유리하게, 하나의 2,2'-비피리딘 리간드 및 하나의 이미다졸 리간드의 구리(II) 이온을 포함하는 제1 착물, 및 구리를 위한 착화제와 구리(II) 이온의 제2 착물을 포함한다.
전해질에서, 구리(II)의 제1 착물과 구리(II)의 제2 착물 간의 몰 비율은 유리하게, 착화제 화학식, 및 패턴 치수(예를 들어, 개구부 치수 및 깊이)의 함수로서 선택될 수 있다. 구리(II)의 제1 착물과 구리(II)의 제2 착물 간의 몰 비율은 0.1 내지 4.0, 예를 들어, 0.2 내지 3.0, 및 바람직하게, 0.5 내지 1.5일 수 있다.
2,2'-비피리딘 몰 농도와 이미다졸 몰 농도 간의 비는 바람직하게, 1:2 내지 2:1, 더욱 바람직하게, 4:5 내지 6:5, 및 더욱더 바람직하게, 0.95 내지 1.05이다.
구리(II) 이온의 몰 농도에 대한 착화제의 몰 농도의 비율은 바람직하게, 0.15 내지 6.0, 더욱 바람직하게, 0.2 내지 4.0 또는 0.3 내지 2.5, 예를 들어, 0.5 내지 2.0이다.
본 발명은 또한, 금속 기판 상에 구리의 전착을 위해 의도된, 8.5 내지 9.5의 pH를 갖는 전해질로서, 수용액에서,
- 0.4 내지 50 mM, 예를 들어, 0.4 내지 40 mM의 구리(II) 이온, 바람직하게, 착물 형태의 구리(II) 이온,
- 0.8 내지 80 mM의, 구리(II) 이온과 착물을 형성하는 2,2'-비피리딘 및 이미다졸로 이루어진 혼합물로서, 구리(II) 이온의 몰 농도와 이미다졸과 2,2'-비피리딘의 혼합물의 몰 농도의 비율은 바람직하게, 1/5 내지 10/1, 예를 들어, 1/4 내지 5/1, 1/3 내지 3/1, 1/2 내지 2/1 또는 2/3 내지 1/1인 혼합물,
- 바람지하게는 전해질 내에서, 7보다 큰 로그 착화 상수(log K)를 갖는 구리(II) 이온과의 착물을 형성하는 구리(II) 이온을 위한 착화제,
- 1 내지 500 mg/l의 티오디글리콜산, 및
- 0.4 mM 내지 200 mM, 예를 들어, 0.4 mM 내지 120mM 또는 0.4 mM 내지 100 mM의 테트라-에틸-암모늄을 포함하는, 전해질에 관한 것이다.
이러한 전해질의 특정 구현예에서, 구리(II) 이온의 몰 농도와 이미다졸과 2,2'-비피리딘의 혼합물의 몰 농도의 비율은 1/4 내지 2/1이다.
하기 기술되는 바와 같은 특징은 적절한 경우에, 전술된 임의의 전해질에 적용한다.
본 발명의 전해질의 일부 또는 전해질을 제조하기 위한 본 발명의 공정의 일부인 구리(II)를 위한 착화제는 시트르산, 타르타르산, 에틸렌디아민테트라아세트산(EDTA), N-(하이드록시에틸)-에틸렌디아민트리아세트산(HEDTA), 에틸렌디아민, 1,6-디아미노-사이클로헥산, 디에틸렌-트리아민, 트리에틸렌-테트라민, N,N,N,N-테트라메틸-에틸렌-디아민, N,N-비스(2-하이드록시에틸)에틸렌디아민, N,N,N,N-테트라키스(2-하이드록시에틸)에틸렌디아민, 글리신, 2-아미노-에틸-포스폰산, 살리실산, 살리실하이드록삼산, 카테콜, 1,2-디하이드록시벤젠-4-설폰산, 아세틸아세톤, 아세틸아세토네이트, 디메틸글리옥심, 및 1,3-디아미노-프로판으로 이루어진 군으로부터 선택될 수 있다. 착화제는 구리와 착화될 때 산성 또는 염기성 형태 중 적어도 하나일 수 있다.
특정 구현예에서, 착화제는 에틸렌디아민이다.
다른 특정 구현예에서, 착화제는 타르타르산염 이온이다.
본 발명의 전해질은 유리하게는, 폴리에틸렌 글리콜과 같은 폴리머 억제제가 존재하지 않을 수 있다. 종래 기술에서, 염소 이온의 공급원은 일반적으로, 폴리머 억제제와 상승 작용하기 위해 전해질에 첨가된다. 본 발명의 맥락에서, 용액의 효능을 보장하기 위해 염소 이온을 첨가하는 것은 필요치 않다는 것을 발견하였다. 또한, 본 발명의 전해질은 50 ppm 미만의 염소 이온을 포함한다. 본 발명의 전해질에는 바람직하게, 염소 이온이 존재하지 않는다.
계면활성제는 일반적으로, 구리로 코팅되는 배리어 물질의 표면의 습윤성을 개선시키기 위해 종래 기술에서 요구된다. 본 발명에 따르면, 전해질에 계면활성제를 도입하는 것이 필요치 않다.
전해질은 종래 기술로부터 공지된 평활화제, 촉진제, 및/또는 광택제를 포함할 수 있다.
전해질의 pH는 바람직하게, 8.5 초과 하도록 선택된다. 이러한 것은 모두 더욱 놀라운 것이인데, 공동을 충전하기 위해 사용되는 종래 기술의 전해질이 H+ 이온의 존재로 인해 용액의 충분한 전도도를 보정하고 결과적으로, 적절한 속도(kinetics)를 얻기 위해 훨씬 낮은 pH를 일반적으로 갖기 때문이다. 본 발명의 전해질의 pH는 바람직하게, 9.0 내지 9.5, 및 더욱더 더욱 바람직하게, 9.2 ± 10%이다.
특정 구현예에 따르면, 구리(II) 이온의 농도는 0.4 내지 50 mM, 예를 들어, 0.4 내지 40 mM이며, 2,2'-비피리딘의 농도는 0.4 내지 40 mM이며, 착화제의 농도는 1 내지 100 mM이다.
착화제가 에틸렌디아민인 경우에, 구리(II) 이온의 농도는 4 내지 20 mM일 수 있으며, 2,2'-비피리딘 및 이미다졸로 이루어진 혼합물의 농도는 5 내지 20 mM일 수 있으며, 착화제의 농도는 1 내지 60 mM일 수 있다.
착화제가 타르타르산염 이온인 경우에, 구리(II) 이온의 몰 농도는 4 내지 20 mM일 수 있으며, 2,2'-비피리딘 및 이미다졸 혼합물의 몰 농도는 5 내지 20 mM일 수 있으며, 구리(II) 이온을 위한 착화제의 몰 농도는 3 내지 50 mM일 수 있다.
전해질에서, 제1 방향족 아민 농도(예를 들어, 2,2'-비피리딘 농도)는 바람직하게, 구리(II) 이온 농도의 0.05 내지 1 몰 당량, 더욱 바람직하게, 0.1 내지 0.8 몰 당량, 더욱 바람직하게, 0.4 내지 0.7 몰 당량을 나타낸다.
전해질에서, 제2 방향족 아민 농도(예를 들어, 이미다졸 농도)는 구리(II) 이온의 농도의 0.05 내지 1 몰 당량, 더욱 바람직하게, 0.1 내지 0.8 몰 당량, 더욱 바람직하게, 0.4 내지 0.7 몰 당량을 나타낸다.
본 발명은 또한, 상술된 바와 같은 전해질들 중 하나를 제조하기 위한 공정에 관한 것이다.
이러한 공정은 2,2'-비피리딘 및 이미다졸을 갖는 구리(II) 착물의 제1 용액을 제조하는 단계, 7보다 큰 로그 착화 상수(log K)를 갖는 구리(II) 이온과의 착물을 형성하는 구리(II) 이온을 위한 착화제와의 구리(II) 착물의 제2 용액을 제조하는 단계, 특정 부피 비로 제1 용액과 제2 용액을 혼합하는 단계, 및 2,2'-비피리딘 및 이미다졸을 갖는 구리(II)의 착물, 및 착화제와의 구리(II)의 착물인 적어도 2개의 착물을 포함하는 전해질을 수득하는 단계를 포함할 수 있다.
다른 공정은 제1 방향족 아민 및 제2 방향족 아민과 구리(II) 이온의 착물을 유리하게 제조하기 위해, 구리(II) 이온, 제1 방향족 아민, 및 제2 방향족 아민을 포함하는 제1 용액을 제조하는 단계, 착화 분자와 구리(II) 이온의 착물을 유리하게 제조하기 위해, 구리(II) 이온 및 착화 분자를 포함하는 제2 용액을 제조하는 단계, 및 제1 용액과 제2 용액을 혼합하는 단계를 포함할 수 있다.
제1 용액에서, 구리(II) 이온의 몰 농도는 바람직하게, 0.3 내지 60 mM 또는 0.8 내지 50 mM, 바람직하게, 1 내지 10 mM, 더욱 바람직하게, 3 내지 9 mM이다.
제1 용액에서, 제1 방향족 아민 농도(예를 들어, 2,2'-비피리딘 농도) 및 구리(II) 몰 농도는 바람직하게, ±10% 가능한 편차 범위 내에서 제2 방향족 아민 농도(예를 들어, 이미다졸 농도)와 동일하다.
제1 용액의 pH는 임의적으로, 구리(II) 이온과 방향족 아민을 혼합한 후에, 당업자에 의해 공지된 염기 또는 산으로 조절될 수 있다. pH 조절제는 황산 또는 테트라-에틸-암모늄하이드록사이드일 수 있다.
제1 용액은 8 내지 10, 예를 들어, 8.85 내지 9.25의 pH 값을 가질 수 있다.
제1 용액의 pH는 조절된 직후에, 임의적으로, 당업자로부터 공지된 완충제를 사용하여 상술된 pH 범위에서 안정화될 수 있다.
제2 용액에서, 구리(II) 이온의 몰 농도는 바람직하게, 30 내지 100 mM 또는 40 내지 80 mM, 바람직하게, 60 내지 70 mM이다.
제2 용액에서, 착화제 농도는 일반적으로, 상당한 양의, 착화제와의 구리의 착물을 형성하기 위해 전해질에서 구리(II) 농도에 대해 선택된다. 착화제 농도는 바람직하게, 구리(II) 이온의 농도의 0.5 내지 3 몰 당량을 나타낸다.
착화제가 타르타르산염인 경우에, 착화제 농도는 바람직하게, 구리(II) 이온의 농도의 0.5 내지 2 몰 당량, 더욱 바람직하게, 0.65 내지 1.25 몰 당량, 더욱 바람직하게, 0.75 내지 1.15 몰 당량, 및 더욱더 바람직하게, 0.95 내지 1.05 몰 당량을 나타낸다. 제2 용액의 pH는 임의적으로, 방향족 아민과 구리(II) 이온을 혼합한 후에, 당업자에 의해 공지된 공지된 염기 또는 산으로 조절될 수 있다.
제2 용액은 7 내지 11의 pH 값을 갖도록 하기 위해 pH 조절제를 포함할 수 있다. pH는 바람직하게, 착화제와의 구리 이온의 착물을 형성하기 위해 조절된다.
제2 용액의 pH는, 조절된 직후에, 임의적으로, 당업자로부터 공지된 완충제를 이용하여 상술된 pH 범위에서 안정화될 수 있다.
제2 용액과 제1 용액 간의 부피 비율은 5 부피% 내지 35 부피%일 수 있다.
추가적인 구성성분들은 두 개를 혼합하기 전에 제1 용액 내에 및/또는 제2 용액 내에 도입될 수 있다.
대안적으로, 추가적인 구성성분들은 제1 용액과 제2 용액을 혼합하는 단계 후에 추가 단계에서 첨가될 수 있다.
원칙적으로, 용매에 대한 제한이 존재하지 않지만(단, 이는 용액의 활성 종을 충분히 가용화시키고 전착을 방해하지 않는 한), 물은 전해질, 제1 용액 및 제2 용액을 위한 용매로서 바람직할 것이다. 일 구현예에 따르면, 용매는 본질적으로, 물을 포함하고, 즉, 90 부피% 초과의 물을 포함한다.
제1 용액 및 제2 용액은 구리(II) 설페이트, 구리(II) 클로라이드, 구리(II) 니트레이트, 구리(II) 아세테이트, 바람직하게, 구리(II) 설페이트, 및 더욱 바람직하게, 구리(II) 설페이트 5수화물로 이루어진 군으로부터 선택된 염 또는 이의 수화물의 용매를 용해하여 제조될 수 있다.
도 1은 전해질에서 착화제 농도(mM)의 함수로서 트렌치에서 구리 충전률(부피%)을 나타낸 그래프이다.
도 2는 먼저, 유전체 기판(2)에서 에칭되고, 확산 배리어 층(7)으로 코팅되고 금속 시드층(4)으로 추가로 코팅된, 패턴(1)을 도시한 것이다.
도 3은 본 발명의 공정에 따른 구리 증착물(6)로 충전된 도 2에 개시된 바와 같은 패턴(1)을 도시한 것이다. 구리 증착물(6)에서는 공극이 관찰되지 않았다.
도 4는 종래 기술에 따른 구리로 충전된 도 2에서 개시된 바와 같은 패턴(1)을 도시한 것이다. 구리 증착물(6)에서는 공극 라인 및 구멍(8)이 관찰되었다.
본 발명은 또한, 유전체 기판(2)에서 속이 빈 패턴을 충전하기 위한 전기화학적 공정으로서, 패턴은 45 nm 미만, 바람직하게, 25 nm 미만의 개구부(5) 치수 및 2초과:1, 바람직하게, 3초과:1의 형태 인자를 갖는, 전기화학적 공정에 관한 것이다.
특정 구현예에서, 패턴은 25 nm 미만의 개구부(5) 치수 및 3:1보다 큰 형태 인자를 갖는다.
본 공정은 유전체 기판(2)에서 속이 비어있고, 금속 시드층(4)의 적어도 하나의 노출된 표면(3)을 갖는 패턴(1)의 구리 충전을 위한 전기화학적 공정으로서, 상기 패턴(1)은 45 nm 미만의 개구부(5) 치수 및 2보다 큰 형태 인자를 가지며,
- 노출된 표면(3)을 상술된 바와 같은 전해질들 중 하나와 접촉시키는 단계, 및
- 공극을 포함하지 않는 구리 증착물(6)로 패턴(1)을 완전히 충전하기에 충분한 시간 동안, 노출된 표면(3)을 캐소드 전류로 분극화하고 노출된 표면(3) 상에 구리의 전착을 가능하게 하는 단계를 포함하는 전기화학적 공정일 수 있다.
본 발명의 전해질 및 전해질을 제조하는 공정과 관련하여 기술된 모든 특징은 전착 공정에 적용한다.
전해질은 전류를 인가함으로써 사용된다. 이는 무전해 공정에서 명시되어 있지 않고, 이러한 이유로, 구리(II) 옥사이드의 환원제, 예를 들어, 디메틸아민 보란 또는 하이포아인산(hypophosphorous acid)을 함유하지 않는다.
본 발명의 전기화학적 공정은 전해질이 상술된 바와 같은 착화제와의 구리(II) 이온의 착물을 포함하지 않는 것을 제외하고, 동일한 전기화학적 공정으로 얻어진 구리 충전 속도보다 적어도 2배 또는 적어도 3배 높은 구리 충전 속도를 제공하는 장점을 갖는다.
이러한 구현예에서, 패턴(1)은 바람직하게, 25 nm 이하의 개구부(5) 치수 및 3보다 큰 형태 인자를 갖는다.
구리 충전 속도는 트렌치 또는 비아의 전체 부피를 충전하는 데 필요한 시간에 따른다. 구리 충전 속도는 사전결정된 시간, 예를 들어, 1분 또는 3분의 종료 시에 구리로 충전된 패턴 공동의 부피 백분율이다. 구리 충전 속도는 사전결정된 패턴 공동의 전체 부피를 충전하기 위해 필요한 시간으로서 표현될 수 있다.
본 발명은 또한, 구리 다마신 시스템(damascene system) 또는 구리 이중 다마신 시스템과 유사한 반도체 제작 공정에 관한 것이다.
주요 제1 단계는 유전체 기판(2)을 에칭시키는 것을 포함한다. 아키텍쳐(architecture)는 트렌치 및 비아일 수 있는 상술된 패턴(1)의 조합으로 이루어진다. 다음으로, 확산 배리어 층(7)은 기판의 접합부 내로 실질적으로 적용된 구리 층의 확산을 방지하기 위해, 에칭된 패턴(1)을 포함하는 유전체 기판(2)의 자유 기판 위에 놓여진다.
본 발명의 전기화학적 증착 공정은 구리 충전 단계 이전에, 구리(Cu), 코발트(Co) 또는 루테늄(Ru)으로 제조된 얇은 금속 시드층(4)을 형성하는 단계를 포함할 수 있다. 금속 시드층은 구리(Cu), 코발트(Co) 또는 루테늄(Ru)으로 이루어진 군에서 선택된 적어도 2개의 물질을 포함할 수 있다. 특정 구현예에서, 금속 시드층은 루테늄 층 및 구리 층을 포함한다. 다른 구현예에서, 금속 시드층은 코발트 층 및 구리 층을 포함하며, 코발트 층은 확산 배리어 층 상에 적층된다.
이러한 얇은 금속 시드층(4)은 당업자로부터 공지된 기술, 예를 들어, 화학적 증기 증착(CVD), 물리적 증기 증착(PVD), 원자층 증착(ALD), 무전해 또는 전기화학적 증착을 이용하여 확산 배리어 층(7) 상에 증착될 수 있다.
결과적으로, 본 발명의 공정은 무전해 증착 및 전해 증착 둘 모두가 본 발명의 제1 구현예와 관련하여 기술된 것과는 상이한 전해질을 사용한다는 조건에 따라, 화학적 증기 증착(CVD), 물리적 증기 증착(PVD), 원자층 증착(ALD), 무전해 또는 전기화학적 증착을 이용하여 금속 시드층(4)을 형성하는 단계를 포함할 수 있다.
본 발명의 특정 구현예에 따르면, 금속 시드층(4)은 PVD 경로를 통해 형성된다.
금속 시드층(4)은 0.5 내지 20 nm, 바람직하게, 1 내지 10 nm, 예를 들어, 2 내지 5 nm의 두께를 갖는다. 이러한 두께 값은 바람직하게, 패턴의 내측 벽 상에서 측정된다. 실제로, 금속 시드층(4)은 유전체 기판 필드(9) 상에서; 패턴 개구부(5)에서, 및 패턴 측벽(10) 상에서 및 패턴 하부(11) 상에서 상이한 두께를 가질 수 있다.
확산 배리어 층(7)은 탄탈(Ta), 티탄(Ti), 탄탈 니트라이드(TaN), 티탄 니트라이드(TiN), 망간(Mn) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함할 수 있다. 확산 배리어 층의 두께는 일반적으로 0.5 내지 20 nm이다. 이러한 층은 당업자로부터 공지된 기술, 예를 들어, 화학적 증기 증착(CVD), 물리적 증기 증착(PVD) 또는 원자층 증착(ALD)을 이용하여 증착될 수 있다. 확산 배리어 층은 2개의 층으로 형성될 수 있는데, 이러한 층들 각각은 상기에 개시된 바와 같은 물질들 중 하나로 이루어진다.
본 발명의 일 구현예에 따르면, 유전체 기판(2)은 패턴 측벽(10) 상에서, 패턴 하부(11) 상에서, 그리고 유전체 기판 필드(9) 상에서 상기에 개시된 바와 같은 구리 확산 배리어 및 상술된 바와 같은 전도성 층을 형성하는 2개의 상이한 물질의 적어도 2개의 층으로 연속적으로 덮혀진다.
본 발명의 방법은 작은 개구부(5) 치수, 특히, 매우 작은 폭의 트렌치를 갖는 패턴(1)에 구리를 증착시키는 것을 가능하게 만든다. 이에 따라, 패턴(1)의 개구부(5) 치수는 45 nm, 40 nm, 35 nm, 30 nm, 25 nm, 20 nm, 15 nm 및 10 nm로 이루어진 군으로부터 선택된 기술 노드(technology node)에 해당하는 상한치 미만일 수 있다. 패턴(1)의 개구부(5) 치수는 45 nm, 32 nm, 22 nm, 14 nm, 10 nm, 7 nm 및 5 nm로 이루어진 군에서 선택될 수 있다. 패턴(1)은 바람직하게, 5 nm 이상의 개구부(5) 치수를 갖는다.
패턴(1)의 깊이와 개구부(5) 치수 간의 비로서 표현되는 형태 인자는 2:1 내지 20:1, 예를 들어, 3:1 내지 10:1에서 변할 수 있다. 본 발명에 따른 방법은, 특히 2초과:1, 3초과:1, 4초과:1, 5초과:1, 6초과:1, 또는 심지어 7초과:1, 바람직하게, 20미만:1 또는 15미만:1의 높은 형태 인자를 갖는 공동에서 구리의 공극 자유 증착을 유리하게 허용한다.
특정 구현예에 따르면, 패턴은 치수가 5 내지 45 nm이고 형태 인자가 3:1 내지 10:1인 개구부(5)를 갖는다.
전도성 물질의 패턴화된 표면은 3개의 주 영역을 포함한다: 패턴(1)의 모든 공동에 의해 공유되는 필드(9), 각 공동은 측벽(10) 및 하부(11)를 포함한다.
증착 단계 동안, 충전되는 공동의 표면은 일정-전류 모드(고정 부과된 전류)에서 또는 일정-전압 모드(선택적으로 기준 전극에 대해 부과되고 고정된 전위)에서, 또는 그밖에 펄스식 모드(전류 또는 전압에서)에서 분극화될 수 있다.
본 발명의 일 구현예에 따르면, 패턴 공동의 표면의 분극화는 0.1 mA/㎠ 내지 50 mA/㎠, 바람직하게, 0.5 mA/㎠ 내지 5 mA/㎠, 및 바람직하게, 0.5 내지 1.5 mA/㎠ 범위의 단위 면적 당 전류를 부과하면서, 연속 모드로 수행된다.
본 발명의 일 구현예에 따르면, 패턴 공동의 표면의 분극화는 중간 또는 고주파수에서 전류-펄스식 또는 전압-펄스식 모드에서 수행된다.
본 발명의 다른 구현예에 따르면, 패턴 자유 표면(pattern free surface)은 펄스식 캐소드 전류 및 펄스식 애노드 전류(펄스 역전)를 갖는 교류 모드에서 분극화된다.
본 발명의 추가 구현예에 따르면, 패턴 자유 표면은 펄스식 캐소드 전위 및 펄스식 애노드 전위를 갖는 중간 또는 고주파수 교대 모드에서 분극화된다.
표면의 분극화는 예를 들어, 분극화 기간 및 분극화 없는 휴지 기간의 교대를 부과함으로써 전류-펄스식 모드에서 수행될 수 있다. 분극화 기간의 주파수는 0.1 Hz 내지 4 kHz(즉, 0.02 ms 내지 400 ms의 분극화 기간), 바람직하게, 1 Hz 내지 600 Hz, 예를 들어, 3 Hz 내지 333 Hz일 수 있으며, 휴지 기간의 주파수는 0.1 Hz 내지 4 kHz, 바람직하게, 1 Hz 내지 600 Hz, 예를 들어, 3 Hz일 수 있다. 표면은 0.01 내지 10 mA/㎠, 예를 들어, 약 0.4 내지 5 mA/㎠의 최대 강도를 갖는 전류를 가함으로써 분극화될 수 있다.
특정 구현예에 따르면, 캐소드 전류는 1 Hz 내지 4 kHz의 주파수에서 0.33 mA/㎠ 내지 1.67 mA/㎠의 제1 강도, 및 0.5 Hz 내지 5 kHz의 주파수에서 0 mA/㎠의 제2 강도로 교대하면 흐른다.
40 nm보다 작은 패턴(1)을 충전하기 위한 시간은 패턴의 크기에 따라, 유리하게, 10초 내지 10분, 바람직하게, 15초 내지 5분이다. 일 구현예에서, 전착 단계의 기간은 25 nm 이하 및 75 nm 초과의 깊이를 갖는 개구부(5) 치수를 갖는 트렌치의 완전한 충전을 얻기 위해 2분 이하이다.
본 발명에 따른 전해질은 "고온 진입(hot entry)"의 초기 단계를 포함하는 절차 이후에 사용될 수 있지만, 특히 유리하게, 이러한 것은 또한, "저온 진입(cold entry)"의 초기 단계를 포함하는 절차 이후에 사용될 수 있으며, 그 동안에, 코팅되는 표면은 전기적 분극화 없이 전착 도금조와 접촉되고, 요망되는 시간 동안 이러한 상태에서 유지된다. 이에 따라, 특정한 특징에 따르면, 본 발명에 따른 방법은 전착 전에, "저온 진입"의 단계를 포함하며, 그 동안에, 충전되는 공동의 표면은 전기적 분극화 없이 본 발명에 따른 전착 조성물과 접촉되고, 적어도 30초 동안 이러한 상태에서 선택적으로 유지된다.
본 발명에 따른 전차 공정은 20 내지 35℃의 온도에서, 즉, 실온에서 수행될 수 있다. 이에 따라, 전착 도금조를 가열할 필요가 없다.
본 발명에 따른 방법은 구리로의 충전이 물질 결함 없이 우수한 품질을 갖도록 수행될 수 있게 하였다.
본 발명은 최종적으로, 설명된 방법에 의해 얻을 수 있는 반도체 소자에 관한 것이다.
본 발명은 하기 도면 및 실시예와 함께 더욱 상세히 예시된다.
실시예 1:
인터커넥션(interconnection)의 비아(via)와 결합된 트렌치(trench)를 PVD 구리 시드층 상에 전착된 구리로 충전하였다. 구리(II) 설페이트, 2,2'-비피리딘, 이미다졸, 에틸렌 디아민을 함유하고 pH 9.2를 갖는 조성물을 사용하여 증착을 수행하였다.
A. 물질 및 장비
기판:
본 실시예에서 사용되는 기판은 트렌치를 가지고 그 자체가 3 nm 두께의 PVD 탄탈 니트라이드 층 및 3 nm 두께의 CVD 코발트 라이너로 코팅된 구조화된 낮은-k 유전층으로 덮혀진, 길이가 4 cm이고 폭이 4 cm인 실리콘 단편(silicon piece)으로 이루어졌다. 필드(field) 상에서, 라이너를 적어도 일부, 10 nm 이하의 얇은 PVD 구리 시드층으로 덮었다.
이러한 탄탈 니트라이드 층은 집적 회로의 구리 인터커넥트의 제작에서 소위 "다마신(damascene)" 구조에 사용되는 것과 같이 구리에 대한 확산 배리어를 구성한다. 트렌치는 "다중 패턴화(multiple patterning)"로 불리워지는 방법에 의해 형성된다.
기판은 20 nm 직경 및 220 nm 깊이의 인터커넥션의 비아와 결합된, 20 nm 폭 및 150 nm 깊이의 트렌치를 갖는다(도 2 참조).
전착 용액:
동일한 몰 농도로 2,2'-비피리딘, 이미다졸 및 CuSO4(H2O)5를 포함하는 제1 용액을 제조하였다.
에틸렌디아민 농도가 구리 몰 농도의 2배로 에틸렌디아민 및 CuSO4(H2O)5를 포함하는 제2 용액을 제조하였다.
제1 용액 및 제2 용액을 선택된 비율로 혼합하고, 티오디글리콜산(thiodiglycolic acid)을 첨가하고, 전해질 용액을 수득하기 위해 pH를 조절하였다.
이러한 용액에서, 2,2'-비피리딘의 농도는 5.93 mM이었으며, 이미다졸의 농도는 5.93 mM이었으며, 에틸렌 디아민의 농도는 24 mM이었다. CuSO4(H2O)5의 농도는 7.18 mM에 상당하였다. 티오디글리콜산의 농도는 5 내지 200 ppm에서 변할 수 있고, 예를 들어, 25 ppm일 수 있다. 테트라에틸 암모늄 하이드록사이드는 5.27 mM의 농도를 갖는다. 용액의 pH는 9.2이었다.
장비:
이러한 실시예에서, 다음의 2개의 부분으로 구성된 전해 증착 장비를 이용하였다: 시스템의 유체역학을 조절하기 위한 유체의 재순환을 위한 시스템이 장착되고, 전착 용액을 함유하도록 의도된 셀, 및 사용된 단편의 크기(4 cm × 4 cm)에 대해 적합한 샘플 홀더가 장착된 회전하는 전극. 전해 증착 전지는 2개의 전극을 갖는다:
- 구리 애노드
- TaN, Co 및 Cu의 적층으로 코팅된 구조화된 실리콘의 단편.
커넥터는 전극의 전기적 접촉을 제공하였으며, 이는 전기 리드(electrical lead)에 의해 최대 20 V 또는 2 A까지 공급하는 일정 전위기(potentiostat)에 연결되었다.
B. 실험 프로토콜
캐소드를 캐소드 분극화에서 1 내지 10 kHz의 펄스 주파수 및 2개의 캐소드 펄스 사이의 0 분극화에서 0.5 내지 5 kHz의 펄스 주파수와 함께, 3 mA(또는 0.33 mA/㎠) 내지 15 mA(또는 1.67 mA/㎠), 예를 들어, 5 mA(또는 0.55 mA/㎠)의 전류 범위에서 전류-펄스식 모드로 분극화하였다.
C. 얻어진 결과
전착 단계의 기간은, 20 nm 폭 및 150 nm 깊이 트렌치 및 20 nm 직경 및 220 nm 깊이 비아의 완전한 충전을 얻는데 1분이었으며, 이는 10 nm의 두께를 갖는 구리 시드층으로 이의 전체 표면 상에 덮혀진다.
TEM 가로 단면(130,000의 배율)은 인터커넥션(interconnexion)의 트렌치 및 비아 내에 무공극 구리 충전(void-free copper filling)을 나타내었다(도 3 참조). 에틸렌 디아민의 첨가는 높은 억제 효과와 결합된 구조물의 하부로부터 상향 효율(bottom-up efficiency)을 향상시킨다.
전착 단계의 기간은 20 nm 폭 및 150 nm 깊이 트렌치 및 20 nm 직경 및 220 nm 깊이 비아의 완전 무공극 충전을 얻는데 1분이었다.
전착 단계의 기간은 20 nm 폭 및 150 nm 깊이 트렌치 및 20 nm 직경 및 220 nm 깊이 비아의 완전 충전을 얻는데 3분이었으며, 전해질은 착화제를 함유하지 않는 것을 제외하고 동일한 조성물을 갖는다(비교예 3 참조).
상향 속도(또한, 구리 충전 속도로 불리워지고 패턴의 공동을 완전히 충전하기 위해 필요한 시간으로서 표현됨)는 에틸렌 디아민을 함유하지 않은 종래 기술 전착 용액과 비교하여 3배 더 높다. 도금 시간은 극적으로 감소하며, 공극은 관찰되지 않는다.
실시예 2: 비교예
에틸렌 디아민 착화제를 함유하지 않고 구리(II) 설페이트, 2,2'-비피리딘, 이미다졸을 함유하고 pH 6.5를 갖는 조성물을 대신에 사용하는 것을 제외하고 실시예 1에서와 동일한 조건에서 증착을 수행하였다.
전착 용액:
용액을 얻기 위하여, 구리(II) 설페이트, 2,2'-비피리딘 및 이미다졸을 수중에 용해시켰다. 이러한 용액에서, 2,2'-비피리딘의 농도는 4.55 mM이었으며, 이미다졸의 농도는 4.55 mM이었다. CuSO4(H2O)5의 농도는 1.13 g/l이었으며, 이는 4.55 mM에 상응한다. 티오디글리콜산의 농도는 5 내지 200 ppm에서 변할 수 있고, 예를 들어, 10 ppm일 수 있다. 테트라메틸 암모늄 설페이트는 14 mM의 농도를 갖는다. 용액의 pH는 6.2 내지 6.7이었다.
얻어진 결과
전착 단계의 기간은 20 nm 폭 및 150 nm 깊이 트렌치 및 20 nm 직경 및 220 nm 깊이 비아의 완전한 충전을 얻는데 3분이었다.
실시예 3: 비교예
에틸렌 디아민을 함유하지 않고 구리(II) 설페이트, 2,2'-비피리딘, 이미다졸을 함유하고 pH 9.2를 갖는 조성물을 대신에 사용하는 것을 제외하고 실시예 1에서와 동일한 조건에서 증착을 수행하였다.
전착 용액:
이러한 용액에서, 2,2'-비피리딘의 농도는 6.05 mM이었으며, 이미다졸의 농도는 6.05 mM이었다. CuSO4(H2O)5의 농도는 1.5 g/l이었는데, 이는 6.05 mM에 상응한 것이다. 티오디글리콜산의 농도는 5 내지 200 ppm에서 변할 수 있고, 예를 들어, 25 ppm일 수 있다. 테트라에틸 암모늄 하이드록사이드를 또한, 5.38 mM의 농도로 조성물에 첨가하였다. 용액의 pH는 9.2이었다.
얻어진 결과
전착 단계의 기간은 20 nm 폭 및 150 nm 깊이 트렌치 및 20 nm 직경 및 220 nm 깊이 비아의 완전한 무공극 충전을 얻는데 3분이었다.
TEM 가로 단면은 인터커넥션의 트렌치 및 비아 내의 등각의(conformal) 구리 충전 및 "접합(seam)" 공극의 형성을 나타내었다.
실시예 4:
인터커넥션의 비아와 결합된 트렌치를 PVD 제조된 구리 시드층 상에서 직접적으로 구리로 충전하였다. pH 9.2에서 구리(II) 설페이트, 2,2'-비피리딘, 이미다졸, 및 에틸렌디아민을 함유한 용액을 사용하는 동안 증착물이 실현되었다.
A. 물질 및 장비
기판:
이러한 실시예에서 사용되는 기판은 20 nm 폭 및 150 nm 깊이의 트렌치 및 20 nm 개구 직경 및 220 nm의 높이를 갖는 비아를 갖는 구조화된 낮은-k 층으로 덮혀진, 4 cm의 길이 및 4 cm의 폭을 갖는 실리콘 단편으로 이루어졌다(도 2 참조). 구조물 자체는 PVD에 의해 증착된 3 nm 두께의 탄탈 니트라이드 층, 및 CVD에 의해 증착된 3 nm 두께의 코발트 층으로 코팅된다. 구리 시드층은 적어도 일부, 최종적으로, 10 nm 미만의 두께로 PVD에 의해 증착된다.
탄탈 니트라이드의 층은 집적 회로의 구리 인터커넥트의 제작에서 소위 "다마신" 구조에서 사용되는 것과 같이 구리에 대한 확산 배리어를 구성한다. 트렌치는 소위 "이중 패턴화"로 불리워지는 방법에 의해 형성된다.
전착 용액:
2,2'-비피리딘, 이미다졸 및 CuSO4(H2O)5를 동일한 몰 농도로 포함하는 제1 용액을 제조하였다.
에틸렌디아민 몰 농도가 구리 몰 농도의 2배로 에틸렌디아민 및 CuSO4(H2O)5를 포함하는 제2 용액을 제조하였다.
제1 용액 및 제2 용액을 선택된 비로 혼합하고, 티오디글리콜산을 첨가하고, 전해질 용액을 얻기 위해 pH를 조절하였다.
이러한 용액에서, 2,2'-비피리딘의 농도는 4.84 mM이었으며, 이미다졸의 농도는 4.84 mM이었다. CuSO4(H2O)5의 농도는 17.05 mM이었으며, 에틸렌디아민의 농도는 25.04 mM이었다. 티오디글리콜산의 농도는 5 내지 200 ppm에서 변할 수 있고, 예를 들어, 25 ppm일 수 있다. 용액의 pH는 테트라에틸암모늄 하이드록사이드로 조절되었고, 9.2이었다.
장비:
이러한 실시예에서, 전해 증착 장비는 다음의 두 개의 부품으로 이루어진, 것을 사용하였다: 시스템의 유체역학을 조절하기 위해 유체를 재순환시키기 위하여 장착되고, 전착 용액을 함유하도록 의도된 셀, 및 사용되는 단편의 크기(4 cm×4 cm)에 대해 적합한 샘플 홀더가 장착된 회전하는 전극. 전해 증착 전지는 두 개의 전극을 갖는다:
- 구리 애노드
- 캐소드를 구성하는, 탄탈 니트라이드 층, 코발트 층 및 구리 시드층 각각으로 코팅된 구조화된 실리콘 단편.
커넥터는 전극의 전기적 접촉을 제공하였으며, 이는 전기 리드에 의해 최대 20 V 또는 2 A까지 공급하는 일정 전위기에 연결되어 있다.
B. 실험 프로토콜
캐소드는, 캐소드 분극화에서 1 내지 10 kHz 및 2개의 캐소드 펄스 사이의 0 분극화에서 0.5 내지 5 kHz의 펄스 주파수와 함께 3 mA(또는 0.33 mA/㎠) 내지 15 mA(또는 1.67 mA/㎠), 예를 들어, 5 mA(또는 0.71 mA/㎠)의 전류 범위에서 전류-펄스식 모드로 분극되었다.
C. 얻어진 결과
전착 기간은 20 nm 폭 및 150 nm 깊이의 트렌치 및 20 nm 개구 직경 및 220 nm의 높이를 갖는 비아의 완전 충전을 얻는데 대략 1분이었다. 130,000 배율의 단면의 TEM 분석으로의 정밀 검사는 측벽 공극 또는 중심 공극 없이 완벽한 충전을 나타낸다. 에틸렌디아민은 에틸렌디아민 구리 착물 없는 용액과 비교하여, 이러한 타입의 구조를 3배 더 빠르게 충전할 수 있도록 허용한다. 이러한 공정에서 약간의 단점은 사용되는 기구의 타입에 의존하여 구리 덮은층(copper overburden) 상에 작은 돌출부를 형성한다는 것이다.
실시예 5:
트렌치를 PVD 제조된 구리 시드층 상에서 직접적으로 구리로 충전하였다. 증착물은 구리(II) 설페이트, 2,2'-비피리딘, 이미다졸, 타르타르산염를 함유하고 pH 9.2를 갖는 용액을 사용는 동안 실현되었다.
A. 물질 및 장비
기판:
이러한 실시예에서 사용된 기판은 21 nm 폭 및 152 nm 깊이의 트렌치를 갖는 구조화된 낮은-k 층으로 덮혀진, 4 cm의 길이 및 4 cm의 폭을 갖는 실리콘 단편으로 이루어졌다. 구조물 자체는 PVD에 의해 증착된 3 nm 두께의 탄탄 니트라이드 층 및 CVD에 의해 증착된 3 nm 두께의 코발트 층으로 코팅된다. 구리 시드층은 적어도 일부, 최종적으로, PVD에 의해 10 nm 미만의 두께로 증착된다.
탄탈 니트라이드 층은 집적 회로의 구리 인터커넥트의 제작에서 소위 "다마신" 구조에서 사용되는 것과 같은 구리에 대한 확산 배리어를 구성한다. 트렌치는 "이중 패턴화"로 불리워지는 방법에 의해 형성된다.
전착 용액:
6.05 mM의 2,2'-비피리딘, 6.05 mM의 이미다졸 및 6.05 mM의 CuSO4(H2O)5를 포함하는 제1 용액을 제조하였다.
65.4 mM의 타르타르산 및 64.1 mM의 CuSO4(H2O)5를 포함하는 제2 용액을 제조하였다.
제1 용액 및 제2 용액을 선택된 비율로 혼합하고, 티오디글리콜산을 첨가하고, 전해질 용액을 얻기 위해 pH를 조절하였다.
이러한 용액에서, 2,2'-비피리딘의 농도는 5.44 mM이었으며, 이미다졸의 농도는 5.44 mM이었다. CuSO4(H2O)5의 농도는 11.85 mM이었으며, 타르타르산염의 농도는 6.54 mM이었다. 티오디글리콜산의 농도는 5 내지 200 ppm에서 변할 수 있고, 예를 들어, 25 ppm일 수 있다. 용액의 pH는 테트라에틸암모늄 하이드록사이드로 조절되었고, 9.2이었다.
장비:
장비는 실시예 4에 나타낸 것과 엄격하게 동일하다.
B. 실험 프로토콜
캐소드는, 캐소드 분극화에서 1 내지 10 kHz, 및 두개의 캐소드 펄스 사이의 0 분극화에서 0.5 내지 5 kHz의 펄스 주파수와 함께 3 mA(또는 0.33 mA/㎠) 내지 15 mA(또는 1.67 mA/㎠), 예를 들어, 4.5 mA(또는 0.64 mA/㎠)의 전류 범위에서 전류-펄스식 모드로 분극화되었다.
C. 얻어진 결과
전착 기간은 21 nm 폭 및 152 nm 깊이의 트렌치의 완전 충전을 얻는데 대략 3분이었다. 130,000 배율로 단면의 TEM 분석으로의 정밀 검사는 측벽 공극 또는 중심 공극 없이 완벽한 충전을 나타낸다. 타르타르산염는 이러한 타입의 구조물을 빠르게 충전할 수 있지만, 이 때에 최종 구리 덮은층 상에 작은 돌출부를 피하도록 한다.
실시예 6:
단지 코발트 라이너로 트렌치를 충전하였다. 증착물은 구리(II) 설페이트, 2,2'-비피리딘, 이미다졸, 타르타르산염를 함유하고 pH 9.2를 갖는 용액을 사용하는 동안 실현되었다.
A. 물질 및 장비
기판:
이러한 실시예에서 사용된 기판은 21 nm 폭 및 152 nm 깊이의 트렌치를 갖는 구조화된 낮은-k 층으로 덮혀진, 4 cm의 깊이 및 4 cm의 폭을 갖는 실리콘의 단편으로 이루어졌다. 구조물 자체는 PVD에 의해 증착된 3 nm 두께의 탄탈 니트라이드 층 및 CVD에 의해 증착된 3 nm 두께의 코발트 층으로 코팅된다. 후자의 층은 라이너로 나타낸다.
전착 용액:
여기에서 사용되는 용액은 실시예 5에 기술된 것과 정확하게 동일하다.
장비:
장비는 실시예 4에 나타낸 것과 엄격하게 동일하다.
B. 실험 프로토콜
여기에서 사용되는 전기적 캐소드 펄스는 실시예 5에 나타낸 것과 동일하다.
C. 얻어진 결과
전착 기간은 21 nm 폭 및 152 nm 깊이의 트렌치의 완전한 충전을 얻는데 대략 5분이었다. 130,000 배율로 단면의 TEM 분석으로의 정밀 검사는 측벽 공극 또는 중심 공극 없이 완벽한 충전을 나타낸다. 타르타르산염 구리 착물의 첨가는 매우 빠른 충전과 함께 코발트 라이너 상에 직접 충전을 허용한다. 최종 구리 덮은층 상에 작은 돌출부가 검출되지 않았다.
실시예 7: 비교예
실시예 6에서와 같이 단지 코발트 라이너로 트렌치를 충전하였다. 증착물은 다른 리간드의 부재 하에서, 구리(II) 설페이트, 2,2'-비피리딘, 이미다졸을 함유한, pH가 9.2인 용액을 사용하는 동안 실현되었다.
A. 물질 및 장비
기판:
이러한 실시예에서 사용되는 기판은 실시예 6에서와 동일하다.
전착 용액:
이러한 용액에서, 2,2'-비피리딘의 농도는 6.05 mM이었으며, 이미다졸의 농도는 6.05 mM이었다. CuSO4(H2O)5의 농도는 6.05 mM이었다. 티오디글리콜산의 농도는 5 내지 200 ppm에서 변할 수 있고, 예를 들어, 25 ppm일 수 있다. 용액의 pH는 테트라에틸암모늄 하이드록사이드로 조절되고, 9.2이었다.
장비:
장비는 실시예 4에 나타낸 것과 엄격하게 동일하다.
B. 실험 프로토콜
여기에서 사용되는 전기적 캐소드 펄스는 실시예 5에 나타낸 것과 동일하다.
C. 얻어진 결과
전착 기간은 21 nm 폭 및 152 nm 깊이의 트렌치의 완전한 충전을 얻는데 대략 5분이었다. 단면의 TEM 분석으로의 정밀 검사는 접합의 존재를 나타내는데, 이는 등각의 도금을 지시하는 것이다. 이에 따라, 타르타르산염구리 착물 또는 에틸렌디아민 구리 착물의 부재는 단지 코발트 라이너를 갖는 구조물 상에서의 상향식 충전에 해롭다.
실시예 8: 비교예
실시예 3에서와 같이 단지 코발트 라이너로 트렌치를 충전하였다. 증착물은 2,2'-비피리딘 및 이미다졸을 함유하지 않고 구리(II) 설페이트 및 에틸렌디아민을 함유하고 pH가 7.0인 용액을 사용하는 동안 실현되었다.
A. 물질 및 장비
기판:
이러한 실시예에서 사용된 기판은 실시예 6에서와 동일하다.
전착 용액:
이러한 용액에서, CuSO4(H2O)5의 농도는 7.18 mM이었으며, 에틸렌디아민의 농도는 14.03 mM이었다. 티오디글리콜산의 농도는 5 내지 200 ppm에서 변할 수 있고, 예를 들어, 25 ppm일 수 있다. 용액의 pH는 7.0이었다.
장비:
장비는 실시예 4에 나타낸 것과 엄격하게 동일하다.
B. 실험 프로토콜
여기에서 사용되는 전기적 캐소드 펄스는 실시예 5에 나타낸 것과 동일하다.
C. 얻어진 결과
전착 기간은 21 nm 폭 및 152 nm 깊이의 트렌치의 완전한 충전을 얻는데 대략 5분이었다. 단면의 TEM 분석으로의 정밀 검사는 접합의 존재를 나타내는데, 이는 등각의 도금을 지시하는 것이다. 이에 따라, 비피리딘 및 이미다졸 구리 착물의 부재는 단지 코발트 라이너를 갖는 구조물 상에서의 상향식 충전에 해롭다. 동일한 결과는 또한, 실시예 5에서 사용되는 것과 동일한 기판, 즉, 구리 시드층에서 얻어졌다.
실시예 9: 비교예
전착 용액의 pH가 6.8인 것을 제외하고 실시예 7(비교예)이 재현되었다.
전착 기간은 21 nm 폭 및 152 nm 깊이의 트렌치의 완전한 충전을 얻는데 대략 12분이었다. 단면의 TEM 분석으로의 정밀 검사는 접합의 존재를 나타내는데, 이는 등각의 도금을 지시하는 것이다.

Claims (8)

  1. 금속 기판 상에 구리를 전착하도록 의도된, 8.5 내지 9.5의 pH를 갖는 전해질로서, 상기 전해질은 수용액 중에,
    - 제1 방향족 아민, 제2 방향족 아민 및 착화제로 이루어진 0.4 내지 50 mM의 혼합물로서, 제1 방향족 아민은 2,2'-비피리딘이며, 제2 방향족 아민은 이미다졸인 혼합물,
    - 제1 방향족 아민, 제2 방향족 아민 및 착화 분자(complexing molecule)와 착물 형태를 갖는, 0.4 내지 50 mM의 구리(II) 이온을 포함하되,
    여기서 구리(II) 이온 및 착화 분자로 이루어진 착물의 착화 상수(complexing constant)(상수 K)는 제1 방향족 아민, 제2 방향족 아민 및 이들의 혼합물의 군에서 선택된 리간드와의 구리(II) 착물의 착화 상수와, 10배 초과까지 차이가 나며,
    구리(II) 이온을 위한 상기 착화제가 타르타르산염 또는 에틸렌디아민인 것을 특징으로 하는, 전해질.
  2. 삭제
  3. 제1항에 있어서, 2,2'-비피리딘 몰 농도와 이미다졸 몰 농도 간의 비가 1:2 내지 2:1인 것을 특징으로 하는 전해질.
  4. 제1항에 있어서, 제1 아민 농도와 착화 분자 농도 간의 몰 비율이 1/4 내지 4/1일 수 있는 것을 특징으로 하는 전해질.
  5. 유전체 기판(2)에서 속이 비어있고(hollowed-out), 금속 시드층(4)의 적어도 하나의 노출된 표면(3)을 갖는 패턴(1)의 구리 충전을 위한 전기화학적 방법으로서, 상기 패턴(1)은 45 nm 미만의 개구부(5) 치수 및 2보다 큰 형태 인자(form factor)를 가지며, 상기 방법은,
    - 노출된 표면(3)을 제1항에 기술된 바와 같은 전해질과 접촉시키는 단계, 및
    - 상기 노출된 표면(3)을, 공극(void)을 포함하지 않는 구리 증착물(6)로 패턴(1)을 완전히 충전시키기에 충분한 시간 동안, 캐소드 전류로 분극화시키고 노출된 표면(3) 상에 구리를 증착시키는 단계를 포함하는, 전기화학적 방법.
  6. 제5항에 있어서, 패턴(1)의 개구부(5) 치수가 5 내지 45 nm이며, 패턴(1)의 깊이와 개구부(5) 치수 간의 비로서 표현되는 형태 인자가 3:1 내지 10:1인 것을 특징으로 하는 전기화학적 방법.
  7. 제5항에 있어서, 확산 배리어 층(7)이 상기 유전체 기판(2)과 상기 금속 시드층(4) 사이에 끼워져 있으며, 상기 확산 배리어 층(7)은 탄탈(Ta), 티탄(Ti), 탄탈 니트라이드(TaN), 티탄 니트라이드(TiN), 망간(Mn) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 전기화학적 방법.
  8. 제5항에 있어서, 캐소드 전류가 1 Hz 내지 4 kHz의 주파수에서 0.33 mA/㎠ 내지 1.67 mA/㎠ 인 제1 강도, 및 0.5 Hz 내지 5 kHz의 주파수에서 0 mA/㎠ 인 제2 강도로 교대로 흐르는 것을 특징으로 하는 전기화학적 방법.
KR1020197020176A 2016-12-29 2017-12-26 높은 종횡비 패턴을 위한 구리 전착 용액 및 공정 KR102562158B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1663525A FR3061601B1 (fr) 2016-12-29 2016-12-29 Solution d'electrodeposition de cuivre et procede pour des motifs de facteur de forme eleve
FR1663525 2016-12-29
PCT/EP2017/084580 WO2018122216A1 (en) 2016-12-29 2017-12-26 Copper electrodeposition solution and process for high aspect ratio patterns

Publications (2)

Publication Number Publication Date
KR20190097129A KR20190097129A (ko) 2019-08-20
KR102562158B1 true KR102562158B1 (ko) 2023-08-01

Family

ID=59579658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197020176A KR102562158B1 (ko) 2016-12-29 2017-12-26 높은 종횡비 패턴을 위한 구리 전착 용액 및 공정

Country Status (9)

Country Link
US (1) US10883185B2 (ko)
EP (1) EP3562975A1 (ko)
JP (1) JP7138108B2 (ko)
KR (1) KR102562158B1 (ko)
CN (1) CN110168146B (ko)
FR (1) FR3061601B1 (ko)
IL (1) IL267531A (ko)
TW (1) TWI737880B (ko)
WO (1) WO2018122216A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110724983B (zh) * 2019-10-12 2022-02-08 天津大学 一种利用脉冲电沉积法制备纳米铜包覆碳化钨核壳结构粉体的方法
CN111041533B (zh) * 2019-12-31 2021-06-29 苏州清飙科技有限公司 电镀纯钴用电镀液及其应用
CN111244547B (zh) * 2020-01-21 2021-09-17 四川虹微技术有限公司 一种含芳香肟类添加剂的电解液及其制备方法和用途
WO2023194802A1 (en) 2022-04-05 2023-10-12 Aveni Electrolyte comprising an accelerator agent for bottom-up copper electroplating

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013091820A (ja) * 2011-10-24 2013-05-16 Kanto Chem Co Inc 銅層および／または銅合金層を含む金属膜用エッチング液組成物およびそれを用いたエッチング方法
US20150159291A1 (en) * 2013-12-09 2015-06-11 Alchimer Copper electrodeposition bath containing an electrochemically inert cation
US20150218724A1 (en) * 2012-09-24 2015-08-06 Alchimer Electrolyte and process for electroplating copper onto a barrier layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897151B2 (en) * 2002-11-08 2005-05-24 Wayne State University Methods of filling a feature on a substrate with copper nanocrystals
US6897152B2 (en) 2003-02-05 2005-05-24 Enthone Inc. Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
JP4650275B2 (ja) * 2004-08-10 2011-03-16 日立金属株式会社 銅めっき被膜を表面に有する希土類系永久磁石
FR2890983B1 (fr) 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
US7579274B2 (en) 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
CN101275255A (zh) * 2007-12-20 2008-10-01 广州市二轻工业科学技术研究所 一种碱性无氰镀铜的维护方法
EP2305856A1 (en) * 2009-09-28 2011-04-06 ATOTECH Deutschland GmbH Process for applying a metal coating to a non-conductive substrate
KR101493358B1 (ko) * 2013-07-16 2015-02-13 한국생산기술연구원 무전해 구리도금액을 이용한 구리 도금층 형성방법
US9869026B2 (en) * 2014-07-15 2018-01-16 Rohm And Haas Electronic Materials Llc Electroless copper plating compositions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013091820A (ja) * 2011-10-24 2013-05-16 Kanto Chem Co Inc 銅層および／または銅合金層を含む金属膜用エッチング液組成物およびそれを用いたエッチング方法
US20150218724A1 (en) * 2012-09-24 2015-08-06 Alchimer Electrolyte and process for electroplating copper onto a barrier layer
US20150159291A1 (en) * 2013-12-09 2015-06-11 Alchimer Copper electrodeposition bath containing an electrochemically inert cation

Also Published As

Publication number Publication date
CN110168146B (zh) 2024-01-09
IL267531A (en) 2019-08-29
TW201833390A (zh) 2018-09-16
FR3061601B1 (fr) 2022-12-30
US20180363158A1 (en) 2018-12-20
WO2018122216A1 (en) 2018-07-05
EP3562975A1 (en) 2019-11-06
US10883185B2 (en) 2021-01-05
JP7138108B2 (ja) 2022-09-15
JP2020503459A (ja) 2020-01-30
KR20190097129A (ko) 2019-08-20
TWI737880B (zh) 2021-09-01
FR3061601A1 (fr) 2018-07-06
CN110168146A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
CA2643018C (en) Method and compositions for direct copper plating and filling to form interconnects in the fabrication of semiconductor devices
KR102562158B1 (ko) 높은 종횡비 패턴을 위한 구리 전착 용액 및 공정
US10011914B2 (en) Copper electrodeposition bath containing an electrochemically inert cation
KR101433393B1 (ko) 구리의 무전해 성막용 도금 용액들
KR102206291B1 (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
CN108474129A (zh) 电镀硅穿孔的工艺和化学作用
CN102286760A (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
US20050045486A1 (en) Plating method and plating solution
CN105308723A (zh) 利用湿式晶片背面接触进行铜镀硅穿孔的方法
US20130168255A1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
JP7244533B2 (ja) コバルト電着プロセス
WO2023194802A1 (en) Electrolyte comprising an accelerator agent for bottom-up copper electroplating
KR20230146586A (ko) 전해질 및 코발트 전착 방법
TW201804022A (zh) 利用四甲銨之銅電鍍方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant