TWI737880B - 用於高縱橫比模式之銅電沉積溶液及方法 - Google Patents
用於高縱橫比模式之銅電沉積溶液及方法 Download PDFInfo
- Publication number
- TWI737880B TWI737880B TW106146399A TW106146399A TWI737880B TW I737880 B TWI737880 B TW I737880B TW 106146399 A TW106146399 A TW 106146399A TW 106146399 A TW106146399 A TW 106146399A TW I737880 B TWI737880 B TW I737880B
- Authority
- TW
- Taiwan
- Prior art keywords
- copper
- concentration
- complex
- electrolyte
- aromatic amine
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Electrochemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating And Plating Baths Therefor (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明係關於一種用於將銅沉積於導電表面上之電解質組合物。該組合物含有2,2'-聯吡啶、咪唑、四乙銨及用於銅之錯合劑的組合。此電解質使得可能製造不具有任何空隙且具有與工業限制相容的填充速度之小型銅互連件。 本發明亦關於一種以銅填充空穴之方法,及一種根據此方法獲得之半導體裝置。
Description
本發明係關於一種可用於在金屬表面上電鍍銅之銅電沉積溶液。其亦關於一種用於填充半導體基板中之蝕刻線及孔以製造積體電路中之互連件之方法。
近年來,已研究3D封裝以便得到新型銅電鍍方法,該方法可有效地滿足先進及便攜式電子產品所需之小型化及集成。 諸如具有高儲存密度及低損耗之高功率電腦晶片之裝置的小型化亦需要互連件如矽穿孔(Through Silicone Vias)較小之尺寸。小於30 nm之技術半導體裝置製造節點從而發展用於晶片製造。 互連件形成導電銅金屬網狀結構用於連接介電材料(通常氧化矽)內之不同電子裝置。製造互連件涉及在介電材料層中蝕刻溝槽,及蝕刻用於連接兩個不同介電材料層的盲孔。形成之空穴隨後以銅填充。 因此,需要提高生產率且不具有任何有害的缺陷,尤其是銅互連件中之空隙或縫隙線,其傾向於提高電阻或甚至導致銅導線中之中斷。 發現已知電沉積無法以工業規模用於填充具有低開口尺寸或高縱深尺寸之溝槽及通孔。詳言之,已觀察到使用習知酸性銅離子槽之銅填充可形成銅卷中之缺陷,諸如空隙。 在互連件製造期間,銅電鍍技術通常用於以銅填充圖案以便形成導線。當在銅填充步驟之前在圖案表面需要極薄銅層(稱作銅晶種層)時亦可進行銅電鍍。然而,對於銅晶種電鍍起作用之電解質並不適用於銅填充電鍍。舉例而言,已知來自文件WO 2007/034116的包含聯吡啶及吡啶之溶液經設計以用於在具有高電阻率之基板上產生銅晶種層。然而,其中所描述之銅(II)離子水溶液無法用於以銅填充溝槽,尤其因為銅電鍍速度過低。 已知來自WO 2007/096390之電沉積組合物導入較大溝槽(通常具有200 nm之寬度)的銅填充技術中。發現僅含有乙二胺及銅(II)離子之此等電解質不適用於填充具有較小開口尺寸及較高縱深尺寸之溝槽及通孔,因為在銅沉積物中出現空隙線(亦稱作縫隙)。此亦為揭示於US 2015/0159291中之銅(II)溶液之情況:兩個用於銅(II)離子之錯合化合物之組合,即2,2'-聯吡啶及咪唑、硫代二乙酸及四甲基硫酸銨在pH為6.2-6.7無法有效填充具有低寬度及高深度之溝槽及通孔。本發明人發現使用此種技術在銅電鍍期間在具有高形狀因數之圖案上形成空隙。 在US 2004/0152303中,亦已建議以銅填充溝槽及通孔的其他用於無電鍍及電解電鍍之銅(II)離子溶液,其包含水、銅(II)離子、錯合劑即羥基低碳數烷基低碳數伸烷基胺、二胺、三胺、多元胺或亞胺、有機含氮化合物諸如2,2'-聯吡啶、二價有機含硫化合物諸如2-巰基噻唑啉及四甲基銨氫氧化物。在此電解組合物中,在無電鍍方法中吡啶衍生物用作安定劑化合物且並不形成銅(II)錯合物。實情為,在電鍍處理期間其與銅(I)離子形成錯合物,該錯合物以極低含量在溶液中產生。此類銅(I)離子減少電鍍率,且並不分解以在之前無電鍍步驟中已電鍍之銅晶種層上形成銅沉積物。此等銅(II)溶液並不能夠在高速且銅沉積物中無空隙之情況下實現最近提出之窄溝槽及通孔之銅填充;本發明者在本說明書中對此不足之處給予證明。 仍然需要電解電鍍溶液及電沉積方法,其用於無缺陷銅填充具有低寬度及高深度之互連結構,處於與工業限制相容之令人滿意的填充速度。 本發明者出人意料地發現三種銅(II)錯合物之組合最終在促進劑存在下可達到此目標。
因此,根據其之一態樣,本發明係關於一種用於銅電沉積之電解質,其包含在水溶液中之銅離子、至少兩種芳胺及用於銅離子之錯合劑,其中銅離子與錯合劑之錯合物的錯合常數大於銅離子與兩芳胺中之至少一種之錯合物的錯合常數。 根據第二態樣,本發明係關於一種用於以銅填充介電基板之鏤空圖案之電化學方法,其中該空圖案具有至少一個表面、小於45 nm之開口尺寸及大於2之形狀因數。 該方法包含以下步驟: -將該表面與一種如上文所描述之電解質接觸, -極化該表面至陰極電位,使該表面上之銅電沉積一段時間,該時間足以形成填充該空圖案之全部體積之銅沉積物,有利地該銅沉積物中無任何空隙。 已出人意料地發現該電解質及本發明之方法使得有可能以無材料缺陷之銅沉積物填充具有小開口尺寸及大形狀因數之窄溝槽及小通孔,其處於令人滿意之填充速度,且在某些條件下甚至處於較高填充速度。
定義
「電鍍」在本文中意謂使得能夠用金屬或有機金屬塗層覆蓋基板表面之方法,其中用電力使基板極化,且使其與含有該金屬或有機金屬塗層前驅體的液體(稱作電解質)接觸,以便形成該塗層。例如視情況在參考電極在存在下,藉由在含有塗層材料前驅體源(例如就金屬塗層而言為金屬離子)且視情況含有各種用於改良所形成塗層之特性(沉積均勻度及精細度、電阻率等)的試劑之槽中,在待塗覆基板所構成之一個電極(就金屬塗層而言為陰極)及第二電極(陽極)之間傳送電流來進行電鍍。根據國際公約,施加於所關注之基板(亦即施加於電化學電路之陰極)的電流及電壓為負的。在本文全篇中,當以正值提及此等電流及電壓時,其暗示此值表示該電流或該電壓之絕對值。 「電解質」意謂用於如上所定義之電鍍方法中的含有金屬塗層前驅體之液體。 諸如通孔或溝槽之圖案(1)之「開口尺寸」意謂在介電基板(2)先前鏤空且覆蓋有金屬晶種層(4)之圖案(1)之平均直徑或平均寬度,其中平均直徑在圖案開口(5)量測。此等尺寸在介電材料表面量測,因為在其底部之溝槽的平均直徑或在其底部之盲孔的平均直徑可不同於開口(5)尺寸,尤其在圖案壁並不垂直於基板表面之情況下。 「連續填充」意謂產生於介電基板(2)中已經蝕刻之中空圖案(1)(亦稱作空穴)之全部空體積之理想填充的大量無空隙銅。根據本發明,理想填充獲自圖案底部(11)至開口(5)(「自下而上」)。在先前技術中,可在圖案側壁(10)與銅沉積物(6)之間的銅沉積物(6)中觀察到孔或空隙(8)(「側壁空隙」)。來自圖案(1)之側壁(10)以孔或線(「縫隙」)為形式之等距空隙亦可觀測到,一般而言因為與在圖案側壁(10)及圖案開口(5)銅生長速度相比,在圖案底部(11)銅生長速度可較慢。此等空隙可藉由具有放大率在100 000與150 000之間的穿透式電子顯微術(TEM)觀測量化銅沉積物(6)之橫截面。本發明之連續銅沉積物(6)較佳具有10 vol.%以下之平均空隙體積百分比,較佳小於或等於5 vol.%。平均空隙百分比較佳為0 vol.%。空隙可位於銅沉積物(6)自身中。在某種情況下,此種空隙形成於空穴上部區域,因為與圖案底部(11)區域相比,在圖案開口(5)區域中銅生長速度較高。 用於本申請案中之「在…與…之間」一詞不包括界限值,而「自…至…」包括所述下限及上限。 因此,本發明之數個目標之一係提供一種用於製造積體電路之通孔及溝槽之電解銅電鍍方法,其中與需要兩步電鍍方法及兩種不同電鍍電解質之習知電化學方法相比,該電鍍方法降低原料成本,降低廢料處理成本,減少製造持續時間,降低投資成本及降低製造成本。 在第一實施例中,本發明描述一種pH為自8.5至9.5,意欲用於在金屬基板上電沉積銅之電解質,在水溶液中該電解質包含 -自0.4至50 mM由第一芳胺、第二芳胺及錯合劑組成之混合物, -自0.4至50 mM可呈與第一芳胺之錯合物形式、呈與第二芳胺之錯合物形式及/或呈與錯合分子之錯合物形式的銅(II)離子, 其中由銅(II)離子與錯合分子組成之錯合物的錯合常數(常數K)與銅(II)與選自由第一芳胺、第二芳胺及其混合物組成之群之配位體之錯合物的錯合常數相差大於10倍,且較佳大於100倍。 銅離子較佳處於與第一芳胺、與第二芳胺及與錯合劑之錯合物形式。 在第二第一實施例中,本發明描述一種pH為自8.5至9.5之電解質,其意欲用於在金屬基板上電沉積銅,在水溶液中,該電解質包含自0.4至50 mM至少兩種銅(II)離子錯合物之混合物:至少一種銅(II)離子與2,2'-聯吡啶及咪唑之第一錯合物及至少一種銅(II)離子與錯合分子之第二錯合物,其中銅(II)離子與錯合分子之錯合物具有大於7之對數錯合常數(log K)。 第一芳胺濃度與第二芳胺濃度之間莫耳比可為自1/2至2/1且更佳地自4/5至6/5,且第一胺濃度與錯合劑濃度之間莫耳比可為自1/4至4/1,例如自1/3至3/1,或自1/2至2/1 ± 10%。 銅(II)離子錯合物可僅包括第一芳胺、僅包括第二芳胺或包括兩種芳胺。在電解質溶液中,包括第一芳胺及第二芳胺之銅(II)離子錯合物之莫耳濃度較佳大於包括第一芳胺之銅錯合物之莫耳濃度且大於包括第二芳胺之銅錯合物之莫耳濃度。電解質還較佳不含僅包括第一芳胺之銅錯合物及僅包括第二芳胺之銅錯合物。在此具體實施例中,第一胺可為2,2'-聯吡啶,且第二胺可為咪唑。 一般而言,根據本發明之電沉積組合物包含銅離子Cu2+
源(以鹽為形式之銅(II))。有利地,用於製備電解質之銅(II)離子源係銅(II)鹽,諸如硫酸銅(II)、氯化銅(II)、硝酸銅(II)、乙酸銅(II),較佳為硫酸銅(II),且更佳為硫酸銅(II)五水合物。 根據具體特徵,錯合物形式之銅(II)離子存在於電沉積組合物中,濃度為在0.4與50 mM之間,較佳在0.4與40 mM之間,例如在1.0與25 mM之間,在4.0與15 mM之間。 電解質有利地包含包含一個2,2'-聯吡啶配位體及一個咪唑配位體之銅(II)離子第一錯合物,及銅(II)離子與用於銅之錯合劑之第二錯合物。 在電解質中,銅(II)第一錯合物與銅(II)第二錯合物之間莫耳比可有利地選為錯合劑化學式及圖案尺寸(諸如開口尺寸及深度)之函數。銅(II)第一錯合物與銅(II)第二錯合物之間莫耳比可為自0.1至4.0,例如自0.2至3.0,且較佳自0.5至1.5。 2,2'-聯吡啶莫耳濃度與咪唑莫耳濃度之比較佳為自1:2至2:1,更佳為自4:5至6:5,且再更佳為自0.95至1.05。 錯合劑莫耳濃度與銅(II)離子莫耳濃度之比較佳在0.15與6.0之間,更佳在0.2至4.0之間或0.3與2.5之間,例如自0.5至2.0。 本發明亦描述一種pH為自8.5至9.5之電解質,其意欲用於在金屬基板上電沉積銅,在水溶液中,該電解質包含 -自0.4至50 mM,例如自0.4至40 mM銅(II)離子,該銅(II)較佳呈錯合物形式, -自0.8至80 mM由2,2'-聯吡啶與咪唑組成與銅(II)離子形成錯合物之混合物,銅(II)離子莫耳濃度與咪唑與2,2'-聯吡啶之混合物莫耳濃度比較佳為自1/5至10/1,例如自1/4至5/1,自1/3至3/1,自1/2至2/1或自2/3至1/1, - 較佳在電解質內與銅(II)離子形成具有大於7(log K)之對數錯合常數之錯合物的用於銅(II)離子之錯合劑, -自1至500 mg/l硫代二乙酸,及 -自0.4 mM至200 mM,例如自0.4 mM至120 mM或自0.4 mM至100 mM四乙銨。 在此電解質之一個特定實施例中,銅(II)離子之莫耳濃度與咪唑與2,2'-聯吡啶之混合物之莫耳濃度比為自1/4至2/1。 若適宜,如下所述特徵適用於任何上述電解質。 用於銅(II)之錯合劑,即本發明之電解質的一部分或本發明之用於製備電解質之方法的一部分可選自由以下組成之群:檸檬酸、酒石酸、啡啉、乙二胺四乙酸(EDTA)、N-(羥乙基)-乙二胺四乙酸酸(HEDTA)、乙二胺、1,6二胺-環己烷、二乙烯-三胺、三乙烯-四胺、N,N,N,N-四甲基-乙烯-二胺、N,N-雙(2-羥乙基)乙二胺、N,N,N,N-四(2-羥乙基)乙二胺、甘胺酸、2-氨基-乙基-膦酸、水楊酸、水楊基氧肟酸、兒茶酚、1,2-二羥基苯-4-磺酸、乙醯基丙酮、乙醯基丙酮酸鹽、二甲基乙二肟及1,3-二胺-丙烷。當與銅錯合時,錯合劑可處於其酸性或鹼性形式中之至少一種。 在一個特定實施例中,錯合劑係乙二胺。 在另一個特定實施例中,錯合劑係酒石酸根離子。 本發明之電解質可有利地不含高分子抑制劑,諸如聚乙二醇。在先前技術中,氯離子源通常加入電解質以與高分子抑制劑協同作用。在本發明之上下文中,發現不必加入氯離子以保證溶液有效性。此外,本發明之電解質包含少於50 ppm氯離子。本發明之電解質較佳不含氯離子。 在先前技術中通常需要表面活性劑以改善將塗覆有銅之障壁材料的表面之可濕性。根據本發明,不必在電解質中併入表面活性劑。 電解質可包含已知來自先前技術之調平劑、促進劑及/或光亮劑。 電解質之pH值較佳經選擇高於8.5。此更出人意料,因為用於填充空穴之先前技術之電解質通常具有遠低於此的pH以保證由於存在H+
離子而具有足夠的導電性,且因此以獲得充足動力。本發明之電解質之pH較佳在9.0與9.5之間,且甚至更佳9.2 ± 10%。 根據一個特定實施例,銅(II)離子濃度為在0.4與50mM之間,例如在0.4與40 mM之間,2,2'-聯吡啶濃度為在0.4與40 mM之間,且錯合劑濃度為在1至100 mM之間。 在錯合劑係乙二胺之情況下,銅(II)離子濃度可為在4與20 mM之間,由2,2'-聯吡啶與咪唑組成之混合物濃度可為在5與20 mM之間且錯合劑濃度可為在1與60 mM之間。 在錯合劑係酒石酸根離子之情況下,銅(II)離子之莫耳濃度可為自4至20 mM,2,2'-聯吡啶與咪唑之混合物之莫耳濃度可為自5至20 mM且用於銅(II)離子之錯合劑之莫耳濃度可為自3 至50 mM。 在電解質中,第一芳胺濃度(諸如2,2'-聯吡啶濃度)較佳佔銅(II)離子濃度之自0.05至1莫耳當量,更佳自0.1至0.8莫耳當量,更佳自0.4至0.7莫耳當量。 在電解質中,第二芳胺濃度(諸如咪唑濃度)較佳佔銅(II)離子濃度之自0.05至1莫耳當量,更佳自0.1至0.8莫耳當量,更佳自0.4至0.7莫耳當量。 本發明亦關於一種用於製備如上文所描述之電解質中之一者之方法。 此種方法可包含製備與2,2'-聯吡啶及咪唑之銅(II)錯合物之第一溶液之步驟,製備與用於銅(II)離子之錯合劑之銅(II)錯合物(其形成具有大於7之對數錯合常數(log K )之與銅(II)離子之錯合物)之第二溶液之步驟,以特定體積比混合第一溶液與第二溶液之步驟,及獲得電解質之步驟,該電解質包含至少兩種錯合物:銅(II)與2,2'-聯吡啶及咪唑之錯合物,及銅(II)與錯合劑之錯合物。 另一個方法可包含製備包含銅(II)離子、第一芳胺及第二芳胺之第一溶液,以便有利地製備銅(II)離子與第一芳胺及第二芳胺之錯合物之步驟,製備包含銅(II)離子及錯合分子之第二溶液,以便有利地製備銅(II)離子與錯合分子之錯合物之步驟,及混合第一溶液與第二溶液之步驟。 在第一溶液中,銅(II)離子之莫耳濃度較佳在0.3與60 mM之間或自0.8至50 mM,較佳在1與10 mM之間,更佳在3與9 mM之間。 在第一溶液中,第一芳胺濃度(諸如2,2'-聯吡啶濃度)及銅(II)莫耳濃度較佳在± 10%可能變動範圍內等於第二芳胺濃度(諸如咪唑濃度)。 在芳胺與銅(II)離子混合之後第一溶液之pH可視情況以熟習此項技術者已知之鹼或酸調節。pH調節劑可為硫酸或四-乙基-氫氧化銨。 第一溶液之pH值可在8與10之間,例如自8.85至9.25。 第一溶液之pH一旦調節,則可視情況藉助於熟習此項技術者已知之緩衝劑穩定在前述pH範圍中。 在第二溶液中,銅(II)離子莫耳濃度較佳在30與100 mM之間或自40至80 mM,較佳在60與70 mM之間。 在第二溶液中,錯合劑濃度通常按電解質中銅(II)濃度之比例選擇,以便形成大量銅與錯合劑之錯合物。錯合劑濃度較佳佔銅(II)離子濃度之自0.5至3莫耳當量。 在錯合劑係酒石酸鹽之情況下,錯合劑濃度較佳佔銅(II)離子濃度之自0.5至2莫耳當量,更佳自0.65至1.25莫耳當量,更佳自0.75至1.15莫耳當量,且再更佳自0.95至1.05莫耳當量。在將芳胺與銅(II)離子混合之後,第二溶液之pH可視情況藉由熟習此項技術者已知之鹼或酸調節。 第二溶液可包含pH調節劑以便具有在7與11之間的pH值。pH較佳經調節以便形成銅離子與錯合劑之錯合物。 第二溶液之pH一旦調節,則可視情況藉助於熟習此項技術者已知之緩衝劑穩定在前述pH範圍中。 第二溶液與第一溶液之體積比可為自5 vol.%至35 vol.%。 在混合兩者之前,額外成分可併入至第一溶液及/或第二溶液中。 可替代地,額外成分可在混合第一溶液與第二溶液之步驟之後的另一步驟中加入。 儘管大體上對溶劑無限制(其限制條件為使溶液之活性物質充分溶解且並未干擾電沉積),水將較佳作為用於第一溶液及用於第二溶液之電解質之溶劑。根據一個實施例,溶劑實質上包含水,亦即包含大於90 vol.%。 第一溶液及第二溶液可藉由在溶劑中溶解鹽或水合物製備,該鹽或水合物選自由以下組成之群:硫酸銅(II)、氯化銅(II)、硝酸銅(II)、乙酸銅(II),較佳硫酸銅(II),且更佳硫酸銅(II)五水合物。 本發明亦關於一種用於填充介電基板(2)中已鏤空之圖案之電化學方法,該圖案具有小於45 nm,較佳小於25 nm之(5)尺寸,及大於2:1,較佳大於3:1之形狀因數。 在一個特定實施例中,圖案具有小於25 nm之開口(5)尺寸,及大於3:1之形狀因數。 方法可為用於銅填充介電基板(2)中鏤空且具有金屬晶種層(4)之至少一個暴露表面(3)之圖案(1)電化學方法,其中該圖案(1)具有小於45 nm之開口(5)尺寸及大於2之形狀因數,該方法包含以下步驟: -將暴露表面(3)與如上文所描述之電解質中之一者接觸,及 -以陰極電流極化暴露表面(3)且使得銅電沉積到暴露表面(3)上,持續足以以不含空隙之銅沉積物(6)完全填充圖案(1)的一段時間。 所有描述於電解質及本發明之電解質之製備方法相關之部件適用於電沉積處理。 藉由施加電流來使用電解質。其在無電式方法中未經表明,且出於此原因其不包含諸如二甲胺甲硼烷或次磷酸之氧化銅(II)還原劑。 本發明之電化學方法優點為提供與除了電解質不含銅(II)離子與如上文所描述之錯合劑的錯合物外相同的電化學方法之銅填充速率相比銅填充速率至少高兩倍或至少高三倍。 在此實施例中,圖案(1)較佳具有小於25 nm之開口(5)尺寸及大於3之形狀因數。 銅填充速率取決於填充溝槽或通孔之全部體積需要的時間。銅填充率係在例如1 min或3 min之預定時間結束時,以銅填充之圖案空穴的體積百分比。銅填充速率可表示為填充預定圖案空穴之全部體積需要的時間。 本發明亦描述一種類似於銅鑲嵌系統或銅雙鑲嵌系統之半導體製造製程。 主要第一步包含蝕刻介電基板(2)。結構包含可為溝槽及通孔之前述圖案(1)之組合。接下來,擴散障壁層(7)置於包含蝕刻圖案(1)之介電基板(2)之自由表面之上,以便防止隨後塗覆之銅層擴散至基板接合點。 本發明之電化學沉積方法可包含在銅填充步驟之前形成由銅(Cu)、鈷(Co)或釕(Ru)所組成之薄金屬晶種層(4)之步驟。金屬晶種層可包含至少兩種材料,其係選自由以下各物組成之群:銅(Cu)、鈷(Co)或釕(Ru)。在一個特定實施例中,金屬晶種層包含釕層及銅層。在另一實施例中,金屬晶種層包含鈷層及銅層,鈷層在擴散障壁層上成層。 此薄金屬晶種層(4)可使用熟習此項技術者已知之技術沉積於擴散障壁層(7)之上,該技術諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、無電沉積或電化學沉積。 因此,本發明之方法可包含使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、無電沉積或電化學沉積形成金屬晶種層(4)之步驟,條件為無電沉積及電解沉積兩者使用不同於如本發明之第一實施例所描述之電解質。 根據本發明之一特定實施例,金屬晶種層(4)經由PVD路線形成。 金屬晶種層(4)較佳具有在0.5與20 nm之間之厚度,較佳在1至10 nm之間,例如在2與5 nm之間。此類厚度值較佳在圖案內壁量測。實際上,金屬晶種層(4)可在介電基板區域(9)、圖案開口(5)及圖案側壁(10)及圖案底部(11)具有不同的厚度值。 擴散障壁層(7)可包含至少一種材料,其選自由以下組成之群:鉭(Ta)、鈦(Ti )、氮化鉭(TaN)、氮化鈦(TiN)、錳(Mn)及鎢(W)。擴散障壁層之厚度通常在0.5與20 nm之間。此層可使用熟習此項技術者已知之技術沉積,該技術諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)或原子層沉積(ALD)。擴散障壁層可由各自為由如上文所揭示之材料中之一者組成之層的兩層形成。 根據本發明之一實施例,以兩種不同材料之至少兩層形成之如以上所揭示之銅擴散障壁及如以上描述之導電層連續覆蓋介電基板(2)之圖案側壁(10)、圖案底部(11)及介電基板區域(9)。 本發明之方法使得能夠在具有小開口(5)尺寸之圖案(1)(特別是極小寬度之溝槽)中沉積銅。因此,圖案(1)之開口(5)尺寸可小於對應於技術節點之上限,該技術節點選自由以下組成之群:45 nm、40 nm、35 nm、30 nm、25 nm、20 nm、15 nm及10 nm。圖案(1)之開口(5)尺寸可選自由以下組成之群:45 nm、32 nm、22 nm、14 nm、10 nm、7 nm及5 nm。圖案(1)較佳具有大於或等於5 nm之開口(5)尺寸。 形狀因數(表示為圖案(1)深度與開口(5)尺寸之比)可在自2:1至20:1之間變化,例如自3:1至10:1。根據本發明之方法有利地使得具有尤其高形狀因數之空穴中之無空隙銅沉積,該形狀因數例如大於2:1、大於3:1、大於4:1、大於5:1、大於6:1或甚至大於7:1及以上,較佳小於20:1或小於15:1。 根據一特定實施例,圖案具有自5至45 nm之開口(5)尺寸及自3:1至10:1之形狀因數。 導電材料經圖案化之表面包含三個主要區域:圖案(1)之所有空穴共有之區域(9)、各空穴包含側壁(10)及底部(11)。 在沉積步驟期間,可以恆定電流模式(固定施加電流),或恆定電壓模式(施加且固定電勢,視情況相對於參考電極),或另外以脈衝模式(以電流或以電壓)使待填充空穴之表面極化。 根據本發明之一個實施例,以連續模式施加每單位面積在自0.1 mA/cm2
至50 mA/cm2
範圍內、較佳自0.5 mA/cm2
至5 mA/cm2
、且較佳在自0.5至1.5 mA/cm2
的電流來進行圖案空穴表面之極化。 根據本發明之一個實施例,圖案之空穴之表面極化以中頻或高頻電流脈衝或電壓脈衝模式進行。 根據本發明之另一個實施例,圖案自由表面以具有脈衝陰極電流與脈衝陽極電流(反向脈衝)之交替模式極化。 根據本發明之另一實施例,圖案自由表面以中頻或高頻脈衝陰極電勢與脈衝陽極電勢之交替模式極化。 例如可以電流脈衝模式,藉由交替施加極化週期及無極化休止週期來進行表面之極化。極化週期之頻率可在0.1 Hz與4 kHz之間(亦即在0.02 ms與400 ms之間的極化持續時間),較佳在1 Hz與600 Hz之間,例如在3 Hz與333 Hz之間,而休止週期之頻率可在0.1 Hz與4 kHz之間,較佳在1 Hz與600 Hz之間,例如3 Hz。可藉由用在0.01與10 mA/cm2
之間的最大強度(例如約0.4至5 mA/cm2
)施加電流來使表面極化。 根據一特定實施例,陰極電流交替1 Hz與4 kHz之間的頻率下之0.33 mA/cm2
至1.67 mA/cm2
之第一強度,及0.5 Hz與5 kHz之間的頻率下等於0 mA/cm2
之第二強度。 取決於圖案之尺寸,填充小於40 nm之圖案(1)的時間有利地在10 s與10分鐘之間,較佳在15 s與5分鐘之間。在一實施例中,電沉積步驟之持續時間小於2分鐘以獲得具有小於25 nm之開口(5)尺寸及大於75 nm之深度之溝槽的完全填充。 可遵循包含「熱入」初始步驟之程序使用本發明之電解質,但尤其有利地,亦可遵循包含「冷入」初始步驟之程序使用本發明之電解質,在此期間在無電極化之情況下,使待塗覆之表面與電沉積槽接觸且保持此狀態達所要之時間。由此根據一特定特徵,在電沉積之前,本發明之方法包含「冷入」步驟,在此期間在無電極化之情況下,使待填充之空穴表面與本發明之電沉積組合物接觸,且視情況保持此狀態達至少30秒。 可在20與35℃之間的溫度下,亦即在室溫下進行本發明之電沉積方法。因此不必加熱電沉積槽。 本發明之方法使得銅填充以具有極佳品質且無材料缺陷之情況下進行。 本發明最後係關於藉由剛剛所描述之方法可獲得之半導體裝置。 本發明藉由以下圖式及實例更詳細地說明。實例 1 :
伴隨有互連件之通孔之溝槽以PVD銅晶種層上電沉積銅填充。使用含有硫酸銅(II)、2,2'-聯吡啶、咪唑、乙二胺且pH為9.2之組合物進行沉積。A. 材料及設備 基板 :
此實例中所用之基板由長度為4 cm且寬度為4 cm,覆蓋有具有溝槽且自身塗佈有3 nm厚PVD氮化鉭層及3 nm厚CVD鈷內襯之結構化低k電介質層之矽片組成。在區域上內襯至少部分藉由小於10 nm之薄PVD銅晶種層覆蓋。 此氮化鉭層構成銅擴散障壁,其諸如在製造積體電路之銅互連件中用於所謂的「鑲嵌」結構中。溝槽藉由稱作「多重圖案化」之方法生產。 基板具有寬度為20 nm且深度為150 nm之溝槽,該溝槽伴隨有直徑為20 nm且深度為220 nm之互連通孔(見圖2)。電沉積溶液 :
製備包含相同莫耳濃度之2,2'-聯吡啶、咪唑及CuSO4
(H2
O)5
之第一溶液。 製備包含乙二胺及CuSO4
(H2
O)5
,乙二胺莫耳濃度為銅莫耳濃度兩倍之第二溶液。 以經選擇之比混合第一溶液與第二溶液,加入硫代二乙酸,調節pH從而獲得電解質溶液。 在此溶液中,2,2'-聯吡啶濃度為5.93 mM,咪唑濃度為5.93 mM且乙二胺濃度為24 mM。CuSO4
(H2
O)5
濃度等效於7.18 mM。硫代二乙酸濃度可為自5至200 ppm不等,例如可等於25 ppm。氫氧化四乙基銨濃度為5.27 mM。溶液之pH等於9.2。設備:
在此實例中,使用電解沉積設備,其由兩部分組成:用於容納電沉積溶液之電池,其配備有用於再循環流體以控制系統之液體動力特性的系統,及旋轉電極,其配備有適合所用片之尺寸(4 cm x 4 cm)的試樣夾。電解沉積電池具有兩種電極: -銅陽極 -塗佈有TaN、Co及Cu堆疊之結構化矽片。 連接件提供電極之電接觸,其藉由電導線連接至供應達20 V或2 A之穩壓器。B. 實驗流程
以電流在自3 mA(或0.33 mA/cm2
)至15 mA(或1.67 mA/cm2
)(例如5 mA(或 0.55 mA/cm2
))範圍內,具有在陰極極化中在1與10 kHz之間且在兩陰極脈衝之間零極化中在0.5與5 kHz之間之脈衝頻率的電流脈衝模式極化陰極。C. 所得結果
電沉積步驟之持續時間為1分鐘,從而獲得在其整個表面覆蓋有厚度為10 nm之銅晶種層之20 nm寬且150 nm深之溝槽及直徑為20 nm且深度為220 nm之通孔的完全填充。 TEM橫截面(放大率為130 000)展現空隙無銅填充至溝槽及互連件之通孔(見圖3)。乙二胺之加入與高抑制效應結合增強來自構造底部之自下而上效率。 電沉積步驟之持續時間為1分鐘,從而獲得20 nm寬且150 nm深之溝槽及直徑為20 nm且深度為220 nm之通孔的完全無空隙填充。 使用具有上述組合物除了其不含錯合劑之電解質(見比較例3)之電沉積步驟之持續時間為3分鐘,從而獲得20 nm寬且150 nm深之溝槽及直徑為20 nm且深度為220 nm之通孔的完全填充。 與不含乙二胺之先前技術電沉積溶液相比,自下而上速率(亦稱作銅填充速率且表示為完全填充圖案之空穴需要的時間)高3倍。電鍍時間顯著減少,且未觀測到空隙。實例 2 比較例:
在與實例1相同之條件下進行沉積,除了替代地使用含有硫酸銅(II)、2,2'-聯吡啶、咪唑,不含乙二胺錯合劑且pH為6.5之組合物。電沉積溶液:
將硫酸銅(II)、2,2'-聯吡啶及咪唑溶解於水中從而獲得溶液。在此溶液中,2,2'-聯吡啶濃度為4.55 mM且咪唑濃度為4.55 mM。CuSO4
(H2
O)5
濃度等於1.13 g/l,其等效於4.55 mM。硫代二乙酸濃度可為自5至200 ppm不等,例如可等於10 ppm。四甲基硫酸銨濃度為14 mM。溶液之pH等於6.2-6.7。所得結果
電沉積步驟之持續時間為3分鐘,從而獲得20 nm寬且150 nm深之溝槽及直徑為20 nm且深度為220 nm之通孔的完全填充。實例 3 比較例:
在與實例1相同之條件下進行沉積,除了替代地使用含有硫酸銅(II)、2,2'-聯吡啶、咪唑,不含乙二胺且pH為9.2之組合物。電沉積溶液:
在此溶液中,2,2'-聯吡啶濃度為6.05 mM且咪唑濃度為6.05 mM。CuSO4
(H2
O)5
濃度等於1.5 g/l,其等效於6.05 mM。硫代二乙酸濃度可為自5至200 ppm不等,例如可等於25 ppm。亦以5.38 mM之濃度加入氫氧化四乙基銨至組合物。溶液之pH等於9.2。所得結果
電沉積步驟之持續時間為3分鐘,從而獲得20 nm寬且150 nm深之溝槽及直徑為20 nm且深度為220 nm之通孔的完全無空隙填充。 TEM橫截面展現共形銅填充至溝槽及互連件之通孔,及「縫隙」空隙之形成。實例 4 :
伴隨有互連件之通孔之溝槽直接在PVD製備之銅晶種層上以銅填充。當時使用pH為9.2之含有硫酸銅(II)、2,2'-聯吡啶、咪唑及乙二胺之溶液時實現沉積。A. 材料及設備 基板 :
此實例中所用之基板由長度為4 cm且寬度為4 cm,覆蓋有具有20 nm寬且150 nm深之溝槽及開口直徑為20 nm且高度為220 nm之通孔之結構化低k電介質層之矽片組成(見圖2)。結構自身塗佈有3 nm厚藉由PVD沉積之氮化鉭層及3 nm厚藉由CVD沉積之鈷層。最後至少部分藉由PVD沉積厚度小於10 nm之銅晶種層。 此氮化鉭層構成銅擴散障壁,其諸如在製造積體電路之銅互連件中用於所謂的「鑲嵌」結構中。溝槽藉由稱作「二次圖案化」之方法生產。電沉積溶液 :
製備包含相同莫耳濃度之2,2'-聯吡啶、咪唑及CuSO4
(H2
O)5
之第一溶液。 製備包含乙二胺及CuSO4
(H2
O)5
,乙二胺莫耳濃度為銅莫耳濃度兩倍之第二溶液。 以經選擇之比混合第一溶液與第二溶液,加入硫代乙醇酸,調節pH從而獲得電解質溶液。 在此溶液中,2,2'-聯吡啶濃度為4.84 mM且咪唑濃度為4.84 mM。CuSO4
(H2
O)5
濃度等於17.05 mM且乙二胺濃度為25.04 mM。硫代二乙酸濃度可為自5至200 ppm不等,例如可等於25 ppm。藉由氫氧化四乙基銨將溶液之pH調節至9.2。設備 :
在此實例中,使用電解沉積設備,其由兩部分組成:用於容納電鍍溶液之電池,其配備有用於再循環流體以控制系統之液體動力特性的系統,及旋轉電極,其配備有適合所用片之尺寸(4 cm x 4 cm)的試樣夾。電解沉積電池具有兩種電極: -銅陽極 -塗佈有氮化鉭、鈷及銅晶種層之結構化矽片,其構成陰極。 連接件提供電極之電接觸,其藉由電導線經連接至供應達20 V或2 A之穩壓器。B. 實驗流程
以電流在自3 mA(或0.33 mA/cm2
)至15 mA(或1.67 mA/cm2
)(例如5 mA(或 0.71 mA/cm2
))範圍內,具有在陰極極化中在1與10 kHz之間且在兩陰極脈衝之間零極化中在0.5與5 kHz之間之脈衝頻率的電流脈衝模式極化陰極。C. 所得結果
電沉積持續時間為約1分鐘,從而獲得20 nm寬且150 nM深之溝槽及開口直徑為20 nm且高度為220 nm之通孔的完全填充。對具有130,000放大率之橫截面之TEM分析的仔細檢查展現無側壁空隙或中心空隙之完美的填充。與不含乙二胺銅錯合物之溶液相比,乙二胺使得填充此類型結構快三倍。方法中之小缺點係取決於所使用之工具類型,產生銅覆蓋層上之小突起。實例 5 :
直接在PVD製備之銅晶種層上以銅填充溝槽。當使用含有硫酸銅(II)、2,2'-聯吡啶、咪唑、酒石酸鹽且pH為9.2之溶液時實現沉積。A. 材料及設備 基板 :
此實例中所用之基板由具有4 cm之長度及4 cm之寬度,覆蓋有具有21 nm寬及152 nm深之溝槽的結構化低k層之矽片組成。結構自身塗佈有3 nm厚藉由PVD沉積之氮化鉭層及3 nm厚藉由CVD沉積之鈷層。最後至少部分藉由PVD沉積厚度小於10 nm之銅晶種層。 此氮化鉭層構成銅擴散障壁,其諸如在製造積體電路之銅互連件中用於所謂的「鑲嵌」結構中。溝槽藉由稱作「二次圖案化」之方法生產。電沉積溶液 :
製備包含6.05 mM 2,2'-聯吡啶、6.05 mM咪唑及6.05 mM CuSO4
(H2
O)5
之第一溶液。 製備包含65.4 mM酒石酸及64.1 mM CuSO4
(H2
O)5
之第二溶液。 以經選擇之比混合第一溶液與第二溶液,加入硫代乙醇酸,調節pH從而獲得電解質溶液。 在此溶液中,2,2'-聯吡啶濃度為5.44 mM且咪唑濃度為5.44 mM。CuSO4
(H2
O)5
濃度等於11.85 mM且酒石酸鹽濃度為6.54 mM。硫代二乙酸濃度可為自5至200 ppm不等,例如可等於25 ppm。溶液之pH以氫氧化四乙基銨調節且等於9.2。設備 :
設備與展示於實例4中之設備嚴格相同。B. 實驗流程
以電流在自3 mA(或0.33 mA/cm2
)至15 mA(或1.67 mA/cm2
)(例如4.5 mA(或 0.64 mA/cm2
))範圍內,具有在陰極極化中在1與10 kHz之間且在兩陰極脈衝之間零極化中在0.5與5 kHz之間之脈衝頻率的電流脈衝模式極化陰極。C. 所得結果
電沉積持續時間為約3分鐘,從而獲得21 nm寬且152 nm深之溝槽的全部填充。對具有130,000放大率之橫截面之TEM分析的仔細檢查展現無側壁空隙或中心空隙之完美的填充。酒石酸鹽使得此類型結構快填充但此次避免在最終銅覆蓋層上之小突起。實例 6 :
填充僅具有鈷內襯之溝槽。當使用含有硫酸銅(II)、2,2'-聯吡啶、咪唑、酒石酸鹽且pH為9.2之溶液時實現沉積。A. 材料及設備 基板 :
此實例中所用之基板由具有4 cm之長度及4 cm之寬度,覆蓋有具有21 nm寬及152 nm深之溝槽的結構化低k層之矽片組成。結構自身塗佈有3 nm厚藉由PVD沉積之氮化鉭層及3 nm厚藉由CVD沉積之鈷層。較後者層表示內襯。電沉積溶液:
此處所使用之溶液與描述於實例5中之溶液完全相同。設備:
設備與展示於實例4中之設備嚴格相同。B. 實驗流程
此處所使用之電陰極脈衝與展示於實例5中之電陰極脈衝相同。C. 所得結果
電沉積持續時間為約5分鐘,從而獲得21 nm寬且152 nm深之溝槽的全部填充。對具有130,000放大率之橫截面之TEM分析的仔細檢查展現無側壁空隙或中心空隙之完美的填充。加入酒石酸鹽銅錯合物使得直接在鈷內襯上填充非常快填充。在最終銅覆蓋層上未偵測到小突起。實例 7 比較例:
填充如實例6之僅具有鈷內襯之溝槽。當使用含有硫酸銅(II)、2,2'-聯吡啶、咪唑,不存在另一個配位體,pH為9.2之溶液時實現沉積。A. 材料及設備 基板:
此實例中所用之基板與實例6中之基板相同。電沉積溶液:
在此溶液中,2,2'-聯吡啶濃度為6.05 mM且咪唑濃度為6.05 mM。CuSO4
(H2
O)5
濃度等於6.05 mM。硫代二乙酸濃度可為自5至200 ppm不等,例如可等於25 ppm。溶液之pH以氫氧化四乙基銨調節且等於9.2。設備:
設備與展示於實例4中之設備嚴格相同。B. 實驗流程
此處所使用之電陰極脈衝與展示於實例5中之電陰極脈衝相同。C. 所得結果
電沉積持續時間為約5分鐘,從而獲得21 nm寬且152 nm深之溝槽的全部填充。對橫截面之TEM分析的仔細檢查展現存在表明共形電鍍之縫隙。因此,不存在酒石酸鹽銅錯合物或乙二胺銅錯合物對於僅具有鈷內襯之結構的自下而上填充係不利的。實例 8 比較例:
填充如實例3之僅具有鈷內襯之溝槽。當使用含有硫酸銅(II)及乙二胺,不含2,2'-聯吡啶、咪唑,pH為7.0之溶液時實現沉積。A. 材料及設備 基板 :
此實例中所用之基板與實例6中之基板相同。電沉積溶液:
在此溶液中,CuSO4
(H2
O)5
濃度為7.18 mM且乙二胺濃度為14.03 mM。硫代二乙酸濃度可為自5至200 ppm不等,例如可等於25 ppm。溶液pH等於7.0。設備 :
設備與展示於實例4中之設備嚴格相同。B. 實驗流程
此處所使用之電陰極脈衝與展示於實例5中之電陰極脈衝相同。C. 所得結果
電沉積持續時間為約5分鐘,從而獲得21 nm寬且152 nm深之溝槽的全部填充。對橫截面之TEM分析的仔細檢查展現存在表明共形電鍍之縫隙。因此,不存在聯吡啶及咪唑銅錯合物對於僅具有鈷內襯之結構的自下而上填充係不利的。使用與實例5中所用之基板(即具有銅晶種層)相同之基板亦得到相同結果。實例 9 比較例:
複製實例7比較例,除了電沉積溶液之pH為6.8。 電沉積持續時間為約12分鐘,從而獲得21 nm 寬且152 nm深之溝槽的全部填充。對橫截面之TEM分析的仔細檢查展現存在表明共形電鍍之縫隙。
1‧‧‧圖案2‧‧‧介電基板3‧‧‧暴露表面4‧‧‧金屬晶種層5‧‧‧圖案開口6‧‧‧銅沉積物7‧‧‧擴散障壁層8‧‧‧孔或空隙9‧‧‧介電基板區域10‧‧‧圖案側壁11‧‧‧圖案底部
圖1係表示溝槽中銅填充率(體積%)作為電解質中錯合劑濃度(mM)之函數的圖形。 圖2展示已在塗佈有擴散障壁層(7)且進一步塗佈有金屬晶種層(4)之介電基板(2)中首次蝕刻之圖案(1)。 圖3展示已根據本發明之方法以銅沉積物(6)填充之如圖2中所揭示之圖案(1)。銅沉積物(6)中未觀測到空隙。 圖4展示已根據先前技術以銅填充之如圖2中所揭示之圖案(1)。在銅沉積物(6)中觀測到空隙線及孔(8)。
1‧‧‧圖案
2‧‧‧介電基板
3‧‧‧暴露表面
4‧‧‧金屬晶種層
5‧‧‧圖案開口
7‧‧‧擴散障壁層
9‧‧‧介電基板區域
10‧‧‧圖案側壁
11‧‧‧圖案底部
Claims (10)
- 一種pH為8.5至9.5之電解質,其意欲用於在金屬基板上電沉積銅,該電解質在水溶液中包含0.4至50mM由第一芳胺、第二芳胺及錯合劑組成之混合物,該第一芳胺係2,2'-聯吡啶且該第二芳胺係咪唑,0.4至50mM銅(II)離子,其呈與該第一芳胺、與該第二芳胺及與錯合分子之錯合物形式,其中該銅(II)離子之錯合劑係酒石酸鹽或乙二胺;及其中由銅(II)離子與該錯合分子組成之錯合物的錯合常數(常數K)與銅(II)及選自該第一芳胺、該第二芳胺及其混合物之群之配位體之錯合物的錯合常數相差大於10倍。
- 如請求項1之電解質,其中由銅(II)離子與該錯合分子組成之錯合物的錯合常數(常數K)與銅(II)與選自該第一芳胺、該第二芳胺及其混合物之群之配位體之錯合物的錯合常數相差大於100倍。
- 如請求項2之電解質,其中2,2'-聯吡啶莫耳濃度與咪唑莫耳濃度之比係1:2至2:1。
- 如請求項1至3中任一項之電解質,其中該第一胺濃度與該錯合分子濃度之間的莫耳比可為1/4至4/1±10%。
- 如請求項4之電解質,其中該第一胺濃度與該錯合分子濃度之間的莫耳比可為1/3至3/1±10%。
- 如請求項4之電解質,其中該第一胺濃度與該錯合分子濃度之間的莫耳比可為1/2至2/1±10%。
- 一種電化學方法,其用於以銅填充在介電基板(2)中鏤空,且具有金屬晶種層(4)之至少一個暴露表面(3)之圖案(1),其中該等圖案(1)具有小於45nm之開口(5)尺寸及大於2之形狀因數,該方法包含以下步驟:使該暴露表面(3)與如請求項1至6中任一項之電解質接觸,及以陰極電流極化該暴露表面(3)且使得銅電沉積至該暴露表面(3)上,持續足以藉由不含空隙之銅沉積物(6)完全填充圖案(1)的一段時間。
- 如請求項7之電化學方法,其中圖案(1)之開口(5)尺寸係5至45nm且形狀因數係3:1至10:1。
- 如請求項7之電化學方法,其中擴散障壁層(7)插入於該介電基板(2)與該金屬晶種層(4)之間,該擴散障壁層(7)包含至少一種選自由以下組成之群的材料:鉭(Ta)、鈦(Ti)、氮化鉭(TaN)、氮化鈦(TiN)、錳(Mn)及鎢(W)。
- 如請求項7之電化學方法,其中陰極電流交替在1Hz與4kHz之間的頻率下0.33mA/cm2至1.67mA/cm2之第一強度,及在0.5Hz與5kHz之間的頻率下等於0mA/cm2之第二強度。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
??1663525 | 2016-12-29 | ||
FR1663525 | 2016-12-29 | ||
FR1663525A FR3061601B1 (fr) | 2016-12-29 | 2016-12-29 | Solution d'electrodeposition de cuivre et procede pour des motifs de facteur de forme eleve |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201833390A TW201833390A (zh) | 2018-09-16 |
TWI737880B true TWI737880B (zh) | 2021-09-01 |
Family
ID=59579658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106146399A TWI737880B (zh) | 2016-12-29 | 2017-12-29 | 用於高縱橫比模式之銅電沉積溶液及方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US10883185B2 (zh) |
EP (1) | EP3562975A1 (zh) |
JP (1) | JP7138108B2 (zh) |
KR (1) | KR102562158B1 (zh) |
CN (1) | CN110168146B (zh) |
FR (1) | FR3061601B1 (zh) |
IL (1) | IL267531A (zh) |
TW (1) | TWI737880B (zh) |
WO (1) | WO2018122216A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110724983B (zh) * | 2019-10-12 | 2022-02-08 | 天津大学 | 一种利用脉冲电沉积法制备纳米铜包覆碳化钨核壳结构粉体的方法 |
CN111041533B (zh) * | 2019-12-31 | 2021-06-29 | 苏州清飙科技有限公司 | 电镀纯钴用电镀液及其应用 |
CN111244547B (zh) * | 2020-01-21 | 2021-09-17 | 四川虹微技术有限公司 | 一种含芳香肟类添加剂的电解液及其制备方法和用途 |
US12070609B2 (en) * | 2020-07-30 | 2024-08-27 | Medtronic, Inc. | Electrical component and method of forming same |
WO2023194802A1 (en) | 2022-04-05 | 2023-10-12 | Aveni | Electrolyte comprising an accelerator agent for bottom-up copper electroplating |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040091625A1 (en) * | 2002-11-08 | 2004-05-13 | Winter Charles H. | Methods of filling a feature on a substrate with copper nanocrystals |
TW201418528A (zh) * | 2012-09-24 | 2014-05-16 | Alchimer | 用於將銅電鍍至阻障層上之電解質及方法 |
KR20150009400A (ko) * | 2013-07-16 | 2015-01-26 | 한국생산기술연구원 | 무전해 구리도금액을 이용한 구리 도금층 형성방법 |
TW201610229A (zh) * | 2014-07-15 | 2016-03-16 | 羅門哈斯電子材料有限公司 | 無電銅鍍覆組成物 |
CN105899715A (zh) * | 2013-12-09 | 2016-08-24 | 阿文尼公司 | 含有电化学惰性阳离子的铜电沉积浴 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6897152B2 (en) | 2003-02-05 | 2005-05-24 | Enthone Inc. | Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication |
JP4650275B2 (ja) | 2004-08-10 | 2011-03-16 | 日立金属株式会社 | 銅めっき被膜を表面に有する希土類系永久磁石 |
FR2890984B1 (fr) * | 2005-09-20 | 2009-03-27 | Alchimer Sa | Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal. |
FR2890983B1 (fr) | 2005-09-20 | 2007-12-14 | Alchimer Sa | Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal. |
US7579274B2 (en) | 2006-02-21 | 2009-08-25 | Alchimer | Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices |
CN101275255A (zh) * | 2007-12-20 | 2008-10-01 | 广州市二轻工业科学技术研究所 | 一种碱性无氰镀铜的维护方法 |
EP2305856A1 (en) * | 2009-09-28 | 2011-04-06 | ATOTECH Deutschland GmbH | Process for applying a metal coating to a non-conductive substrate |
JP2013091820A (ja) | 2011-10-24 | 2013-05-16 | Kanto Chem Co Inc | 銅層および/または銅合金層を含む金属膜用エッチング液組成物およびそれを用いたエッチング方法 |
-
2016
- 2016-12-29 FR FR1663525A patent/FR3061601B1/fr active Active
-
2017
- 2017-12-26 JP JP2019535815A patent/JP7138108B2/ja active Active
- 2017-12-26 KR KR1020197020176A patent/KR102562158B1/ko active IP Right Grant
- 2017-12-26 EP EP17818596.3A patent/EP3562975A1/en active Pending
- 2017-12-26 CN CN201780082322.7A patent/CN110168146B/zh active Active
- 2017-12-26 WO PCT/EP2017/084580 patent/WO2018122216A1/en unknown
- 2017-12-26 US US15/745,836 patent/US10883185B2/en active Active
- 2017-12-29 TW TW106146399A patent/TWI737880B/zh active
-
2019
- 2019-06-19 IL IL267531A patent/IL267531A/en unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040091625A1 (en) * | 2002-11-08 | 2004-05-13 | Winter Charles H. | Methods of filling a feature on a substrate with copper nanocrystals |
TW201418528A (zh) * | 2012-09-24 | 2014-05-16 | Alchimer | 用於將銅電鍍至阻障層上之電解質及方法 |
KR20150009400A (ko) * | 2013-07-16 | 2015-01-26 | 한국생산기술연구원 | 무전해 구리도금액을 이용한 구리 도금층 형성방법 |
CN105899715A (zh) * | 2013-12-09 | 2016-08-24 | 阿文尼公司 | 含有电化学惰性阳离子的铜电沉积浴 |
TW201610229A (zh) * | 2014-07-15 | 2016-03-16 | 羅門哈斯電子材料有限公司 | 無電銅鍍覆組成物 |
Also Published As
Publication number | Publication date |
---|---|
JP7138108B2 (ja) | 2022-09-15 |
FR3061601A1 (fr) | 2018-07-06 |
US10883185B2 (en) | 2021-01-05 |
KR102562158B1 (ko) | 2023-08-01 |
KR20190097129A (ko) | 2019-08-20 |
CN110168146B (zh) | 2024-01-09 |
TW201833390A (zh) | 2018-09-16 |
WO2018122216A1 (en) | 2018-07-05 |
US20180363158A1 (en) | 2018-12-20 |
CN110168146A (zh) | 2019-08-23 |
IL267531A (en) | 2019-08-29 |
EP3562975A1 (en) | 2019-11-06 |
JP2020503459A (ja) | 2020-01-30 |
FR3061601B1 (fr) | 2022-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI737880B (zh) | 用於高縱橫比模式之銅電沉積溶液及方法 | |
KR102509652B1 (ko) | Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리 | |
JP5346215B2 (ja) | 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物 | |
JP6474410B2 (ja) | 電気化学的に不活性なカチオンを含む銅電着浴 | |
CN105308723B (zh) | 利用湿式晶片背面接触进行铜镀硅穿孔的方法 | |
TWI758252B (zh) | 微電子中之互連的鈷填充 | |
KR102206291B1 (ko) | 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스 | |
TWI513863B (zh) | 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法 | |
JP7244533B2 (ja) | コバルト電着プロセス | |
TW202403116A (zh) | 包含用於由下而上之銅電鍍的加速劑之電解質 | |
JP4226994B2 (ja) | 微細回路配線の形成方法並びにこれに用いるめっき液およびめっき装置 | |
TW202432899A (zh) | 在導電基材上薄銅膜之電沉積 | |
KR20230146586A (ko) | 전해질 및 코발트 전착 방법 | |
TW201804022A (zh) | 利用四甲銨之銅電鍍方法 |