TW201418528A - 用於將銅電鍍至阻障層上之電解質及方法 - Google Patents

用於將銅電鍍至阻障層上之電解質及方法 Download PDF

Info

Publication number
TW201418528A
TW201418528A TW102132058A TW102132058A TW201418528A TW 201418528 A TW201418528 A TW 201418528A TW 102132058 A TW102132058 A TW 102132058A TW 102132058 A TW102132058 A TW 102132058A TW 201418528 A TW201418528 A TW 201418528A
Authority
TW
Taiwan
Prior art keywords
copper
barrier layer
electrolyte
khz
channel
Prior art date
Application number
TW102132058A
Other languages
English (en)
Other versions
TWI592522B (zh
Inventor
Vincent Mevellec
Dominique Suhr
Laurianne Religieux
Original Assignee
Alchimer
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer filed Critical Alchimer
Publication of TW201418528A publication Critical patent/TW201418528A/zh
Application granted granted Critical
Publication of TWI592522B publication Critical patent/TWI592522B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之標的物係用於將銅沈積至經阻障層覆蓋之半導體基板的電解質組合物。此電解質含有咪唑及用作抑制劑之2,2’-聯吡啶及用作加速劑之硫代二乙醇酸的組合。該等添加劑之組合使得可在極小寬度、通常小於100 nm之溝道上獲得由下而上填充。

Description

用於將銅電鍍至阻障層上之電解質及方法
本發明係關於將銅電鍍至半導體基板上。更特定而言，其係關於將銅電鍍至呈現蝕刻之半導體基板表面上的方法，該表面經銅擴散阻障層覆蓋。
積體電路通常係藉由在矽晶圓表面處形成有源半導體裝置、尤其電晶體來製造，該等半導體裝置藉由填充沉降至介電層中之「溝道」獲得之次微米金屬互連件的系統連接在一起。該等線之寬度通常為約1至幾百奈米。
次微米互連元件通常係藉由使用鑲嵌(Damascène)方法(例如，參見S.Wolf,「Silicon processing for the VLSI Era」，第4卷，(2002)，第671至687頁)根據包含以下之步驟之順序形成：- 在矽表面上蝕刻線；- 沈積絕緣介電層(通常由矽氧化物或氮化物組成)；- 沈積用於防止銅遷移之阻障層；- 沈積金屬銅之薄層，稱作晶種層；- 藉由在酸介質中電鍍銅填充溝道；及- 藉由拋光去除過量銅。
阻障層通常具有過高電阻以致於不能經由電化學途徑以溝道規模沈積均質或均勻之銅，此主要係由於歐姆下降現象。阻障層之高電阻係由材料之高電阻率及其較小厚度產生。因此，在藉由電鍍銅填充步驟之前，通常需要用金屬銅之薄層(稱作晶種層)覆蓋阻障層，以改良電鍍填充之步驟期間欲塗佈基板之導電率。實際上，在形成銅晶種層之步驟之後，常用於用銅填充溝道之銅電鍍技術不可用於電阻性基 板(例如阻障層)上。
製造半導體積體電路(例如高功率、高儲存密度及低耗散之電腦晶片)之要求需要減小結構之大小。晶片大小之減小及電路密度之增加又需要使互連裝置小型化。
在溝道達成過小大小時，因裝置中缺乏足夠空間，在填充前難以或甚至不可沈積銅晶種層。舉例而言，若溝道具有20nm之寬度，則晶種層之厚度不可超過5nm，然而，以氣相沈積銅之製程不能使得沈積足夠薄且具有規則厚度之層(保形沈積)。
為填充愈來愈薄之互連結構，因此需要具有能夠在阻障基板上保形沈積極薄銅晶種層之電解質。亦需要藉由提供能夠在不規則或不連續晶種層上經銅填充或甚至在阻障層上直接經銅填充的電解質去除晶種層之先前沈積。實際上，沈積於阻障層上之銅晶種層之厚度的減小係由互連元件之小型化驅使。然而，晶種層之厚度之均勻性通常係必需的，以保證在填充步驟期間欲金屬化之整個表面上恆定電流密度，以使銅沈積具有良好品質。
本發明尤其發現可在積體電路領域中應用於製造互連元件，其大小不超過1微米。本發明具體而言發現可應用於將銅電鍍至溝道及其他小元件(例如小通孔)中，其中半導體之表面寬度(亦稱作開口直徑)小於200nm。
在先前技術中存在用於三維電子晶片之整合所需之貫穿矽通孔(TSV)之金屬化的電解質。該等結構遠大於本發明靶向之次微米結構：TSV通常具有約10微米至250微米之開口直徑。用於填充TSV之電解質具有特定化學結構且不適於填充遠更小結構，例如互連線。
另外，已觀察到用於在溝道中電鍍銅之習用電解質不能作用於較薄圖案及縱橫比較高、通常大於2/1之圖案(記住，縱橫比對應於圖案之深度與基板表面處其開口之寬度之間之比)。具體而言，在填充 步驟結束時觀察到，可在沈積於該等溝道中之銅中形成空隙，此具有增加電阻或甚至在意欲由沈積於圖案中之銅形成之導電線中產生斷裂的趨勢。空隙可通常以距溝道之邊緣等距之線形式位於基板與銅沈積物之間，或位於銅沈積物本身中。
專注於組合方法之效率及成本價格始終驅使工業持續改良電解質之調配物。因此，申請者已提出若干與銅電鍍組合物相關之專利申請案，該等銅電鍍組合物使得可在互連元件或TSV中之阻障層上產生晶種層。
電鍍組合物已自WO 2007/034116所知，其使得可在電阻性阻障上產生銅晶種層之黏性、保形及均勻沈積。本文件中所述之調配物經設計用於在具有約幾十歐姆/平方之電阻率的基板上產生通常具有小於20nm之厚度之超薄沈積。已觀察到在用銅填充溝道之隨後步驟期間不可使用該等調配物：此乃因在具有此類型電解質之銅沈積中出現空隙或縫隙。
在專利申請案FR 2 930 785中，申請者闡述特定而言提供用於在貫穿矽通孔中沈積晶種層的電鍍方法。對貫穿矽通孔具有特異性之此技術不可轉移至極薄互連件之金屬化。
最後，電鍍組合物已自文件WO 2007/096390已知，其使得可僅在一個步驟中在銅阻障上用銅填充互連線及孔。此先前文件中所述之調配物特定而言經設計以對填充互連線及小體積孔之問題作出反應。然而，已觀察到由文件WO 2007/096390中提及之實例說明之組合物不能在與工業製造相容之時間內填充溝道。
在該等條件下，本發明之目的係解決由以下組成之技術問題：提供既遵從由較薄之某些溝道產生之填充約束以及與填充時間相關之工業之獲利性要求的新穎電解質。
迄今為止，銅之習用電鍍包含將電流施加至先前經晶種層覆蓋 且浸沒於含有硫酸銅之添加劑(主要為加速劑、抑制劑、整平劑或增亮劑類型)之酸浴液中的晶圓。先前技術表明，為實施圖案之填充，較佳組合使用加速劑及抑制劑，且在某些情形下，使用由加速劑、抑制劑及整平劑組成之三組份系統。
根據已知電鍍方法，銅具有在溝道之開口處較在其底部處生長更快之趨勢。以溝道中之銅填充速率觀察到梯度，其通常引起形成距溝道之壁等距定位之縫隙。因此，期望增加溝道底部處之銅生長，以限制銅沈積中之空隙之出現。
此外，連續銅層通常在基板表面處之溝道頂部處具有較大厚度。期望限制平坦部分處之層之厚度，此乃因電鍍步驟之後需要拋光步驟以去除平坦部分上存在之過量銅。
因此，半導體基板之平坦部分上存在之銅之厚度減小及溝道中銅沈積不存在缺陷係積體電路製造中之極為重要之要素。
因此，將抑制劑與加速劑分別納入電解浴液中，以使得減緩及/或加速銅於溝道之期望位置處之沈積。
在對電極加偏壓後，抑制劑將能夠吸附於欲塗佈表面(例如，銅之阻障層或晶種層)，且開始減緩銅生長。抑制劑於表面上之吸附導致部分遮蔽表面，此具有局部減緩銅生長之效應。
習用抑制劑係(例如)高分子量(通常約2000g/mol至8000g/mol)之聚合物，例如聚丙二醇、聚乙二醇及聚醚。通常將其添加至電鍍溶液中以特定而言吸附於銅晶種層上，先前沈積於晶圓表面處，以減緩銅於互連線結構之入口(溝道之開口)處之生長動力學。
減緩銅於溝道表面處生長之抑制劑可與小尺寸分子加速劑組合，該等加速劑具有催化銅於蝕刻圖案底部處之生長的性質。加速劑經選擇以吸附於銅晶種層上或阻障材料層上。舉例而言，對銅具有特異性之加速劑作用於銅減少之機制之修飾，此可增加動力學。加速劑 通常包含具有高擴散速率之小尺寸分子，其較大尺寸分子之抑制劑更快速地到達結構之底部。最常用加速劑係雙(3-磺基丙基)二硫化物(亦稱作SPS)。
已發現，咪唑與聯吡啶之組合可滿足抑制劑(具體而言適於吸附至阻障層上或銅上之抑制劑)的作用。
聯吡啶已知作為銅錯合劑用於穩定電鍍浴液中之銅離子(WO 2007/034116)。其亦已知在其以約100mM之極高濃度使用時作為增亮劑用於由銅金屬化鋼(US 3 617 451)。然而，尚未闡述其抑制劑性質。
不受限於任何理論，據信咪唑及聯吡啶自基板加偏壓起具有活性且自製程開始而開始減緩銅生長。
亦已發現，在本發明上下文中，咪唑與聯吡啶組合使得可(極為意外地)增加欲塗佈基板表面處之成核晶粒之數目，如此多以致於基板在其整個表面上經極薄且連續之厚度之銅快速覆蓋。因此，在電鍍反應之最開始情況下，保證基板之電連續性，端視所選方法之變化形式，此使得可：i)去除沈積銅晶種層之先前步驟，或者ii)沈積極薄厚度之連續且保形晶種層，從而容許在極小尺寸之溝道中節省空間。
亦已發現，可藉助包含抑制劑與特定加速劑之組合的電鍍組合物解決上述技術問題。此特定加速劑使得溝道底部中之抑制劑效應無效，此乃因其在此位置處大大累積且進入與咪唑/聯吡啶對之抑制劑效應競爭。本發明者已發現，其他加速劑不會使得圖案底部中之咪唑/聯吡啶對之抑制劑效應無效。
本發明之聯吡啶、咪唑及硫代二乙醇酸之組合使得可填充溝道而未觀察到任何缺陷。由此填充之溝道不具有空隙或縫隙：填充自溝道底部至頂部(由下而上效應)下係最佳的。
本發明之聯吡啶、咪唑及硫代二乙醇酸之組合另外使得可隨時 間流逝、尤其在電解質儲存期間穩定電解質。
利用先前技術之另一加速劑不可觀察到此意外效應。實際上，另一加速劑SPS在與咪唑及聯吡啶組合使用時在比較實例中以實驗方式證實其無效。SPS擾亂其他兩種化合物之作用且使得其無效。
利用另一抑制劑(例如聯吡啶與結構類似於咪唑之另一芳族胺(例如吡啶，其增強本發明之意外性質)之組合)不可觀察到此效應。
因此，根據其態樣之一，本發明之一個標的物係用於將銅電鍍至銅擴散阻障層上之電解質，該電解質包含銅離子來源、溶劑及聯吡啶、咪唑與硫代二乙醇酸之組合。
根據第二態樣，本發明之一個標的物係用於將銅電鍍至銅擴散阻障層上之電解質，該電解質包含銅離子來源、溶劑及抑制劑與加速劑之組合，其特徵在於抑制劑包含聯吡啶及咪唑之組合，且加速劑係硫代二乙醇酸。
電解質之pH較佳經選擇大於6.7。此係最驚人的，此乃因用於填充空腔之先前技術之電解質通常具有遠較低pH以由於H+離子之存在保證溶液之足夠導電率且因此獲得足夠動力學。本發明電解質之pH較佳大於6.7、更佳大於6.8、更佳介於7.5與8.5之間且仍更佳為約8。
此外，已顯示，本發明電解質使得可填充具有2：1及以上(例如大於3：1)之高縱橫比的極薄溝道而無材料缺陷。
術語「電鍍」在本文中應理解為意指使得可用金屬或有機金屬塗層覆蓋基板表面之製程，其中基板加電偏壓且與含有該金屬或有機金屬塗層之前體的液體接觸，以便形成該塗層。在基板導電時，藉由(例如)在塗層材料之前體來源(例如在金屬塗層情形下為金屬離子)及視情況意欲改良所形成塗層之性質(沈積之均勻度及厚度、電阻率等)之各種試劑的浴液中視情況在參考電極存在下使電流在形成一個電極(在金屬或有機金屬塗層情形下為陰極)及第二電極(陽極)之欲塗佈基 板之間通過來實施電鍍。根據國際慣例，施加至目標基板(亦即電化學電路之陰極)之電流及電壓係負的。貫穿本文，在該等電流及電壓係以正值提及時，暗示此值代表該電流或該電壓之絕對值。
術語「電解質」應理解為意指用於如前文所定義電鍍方法中之含有金屬塗層之前體之液體。
術語「抑制劑」應理解為意指適於吸附於阻障層表面或銅表面之物質，其已在電鍍方法開始時及期間沈積於阻障層上，其具有部分遮蔽欲塗佈表面之作用以便減緩此表面處發生之反應。
術語「加速劑」應理解為意指適於加速銅於溝道底部處生長的物質。加速劑作用於銅減少之機制之修飾，此可增加金屬之沈積動力學。
銅離子、咪唑、聯吡啶與硫代二乙醇酸之間之相互作用使得可在與工業應用相容之時間內填充具有極小寬度之溝道。
本發明之電鍍組合物通常包含銅離子(具體而言Cu2+銅離子)之來源。
有利地，銅離子來源係銅鹽，例如具體而言，硫酸銅、氯化銅、硝酸銅、乙酸銅，較佳硫酸銅，且更佳硫酸銅五水合物。
根據一個特定特徵，銅離子來源以介於0.4mM與40mM之間(例如介於1mM與25mM之間，且更佳介於3mM與6mM之間)之濃度存於電鍍組合物中。
聯吡啶較佳呈2,2’-聯吡啶形式。
聯吡啶可視情況由選自以下之胺替代或與其組合使用：芳族胺-具體而言1,2-二胺基苯或3,5-二甲基苯胺-及含氮雜環，具體而言吡啶、磺酸8-羥基喹啉酯、1,10-啡啉、3,5-二甲基吡啶、2,2’-聯嘧啶或2-甲基胺基嘧啶。
聯吡啶之濃度較佳介於0.4mM與40mM之間，較佳介於1mM與 25mM之間，例如介於3mM與6mM之間。聯吡啶較佳代表0.5莫耳濃度當量至2莫耳濃度當量、更佳0.75莫耳濃度當量至1.25莫耳濃度當量、更佳約1莫耳濃度當量之濃度之銅離子。
有利地，硫代二乙醇酸係以介於1mg/l與500mg/l之間、較佳介於2mg/l與100mg/l之間之濃度存於本發明之電鍍組合物中。
咪唑之濃度介於1.2mM與120mM之間，較佳介於3mM與75mM之間，例如介於9mM與18mM之間。
咪唑較佳代表1莫耳濃度當量至5莫耳濃度當量、更佳2莫耳濃度當量至4莫耳濃度當量、更佳約3莫耳濃度當量之濃度之銅離子。
電解質可另外包含具有防止氫氧化銅在中性或鹼性介質中沈澱之作用的銅錯合劑。此外，出於最佳化生長機制及穩定電解質之目的，錯合劑亦可具有修飾銅之電化學性質之效應。電解質可不含吡啶。
儘管關於溶劑之性質原則上無限制(前提係其足夠溶解溶液之活性物質且不干擾電鍍)，但其較佳為水。根據實作之一種方法，溶劑以體積計主要包含水。
有利地，本發明電解質包含小於50ppm氯離子。在先前技術中，通常向電解質中引入氯離子來源以穩定抑制劑。在本發明上下文中，另一方面已發現對於溶液之效率無需添加氯離子。本發明電解質較佳不含氯離子。
根據本發明之一種變化形式，除咪唑及聯吡啶外，電解質亦包含自先前技術已知之對銅具有特異性之另一額外抑制劑，例如聚乙二醇聚合物。
更有利地，電解質可包含自先前技術已知之整平劑及/或增亮劑，例如聚吡啶。
根據一個特定實施例，電解質包含呈水溶液之以下物質： - 硫酸銅，濃度介於0.4mM與40mM之間；- 咪唑與硫代二乙醇酸之混合物；- 2,2’-聯吡啶；- 該組合物之pH介於7.5與8.5之間。
此變化形式中所述之電解質使得可經由實施本發明第二態樣之製程來填充溝道，而不形成孔(空隙)，表面溝道由下而上最佳填充。
根據本發明之一個特定實施例，銅離子之濃度介於0.4mM與40mM之間，聯吡啶之濃度介於0.4mM與40mM之間，咪唑之濃度介於1.2mM與120mM之間，且硫代二乙醇酸之濃度介於1mg/l與500mg/l之間。
根據第三態樣，本發明亦提出將銅電鍍至銅擴散阻障層之方法，且該銅擴散阻障層視情況經晶種層覆蓋，該阻障層覆蓋半導體基板之一個表面，基板表面具有平坦部分及一組至少一個寬度小於200nm之溝道，該方法包含以下步驟：- 使阻障層與本發明之第一或第二態樣之電解質接觸，- 以使得銅能夠電鍍至阻障層或銅晶種層上以便在該阻障層上形成銅沈積物之電勢使該阻障層之表面加偏壓。
結合本發明之第一及第二態樣闡述之所有特徵適於電鍍方法。
此方法可由以下組成：在阻障層上沈積銅晶種層；或另一選擇為，若延長加偏壓時間，則藉由將銅直接沈積至先前未經銅晶種層覆蓋之阻障層上由該銅沈積物完全填充該溝道。
所沈積晶種層較佳具有介於1nm與30nm之間(例如介於2nm與20nm之間)之厚度。
本發明方法使得可填充極小寬度之溝道。因此，溝道之寬度可低於選自由以下組成之群之上限：150nm、100nm、75nm、35nm、25nm及10nm。溝道之寬度可等於32nm、22nm、14nm、10nm或 甚至7nm。
在填充步驟期間，欲填充之空腔之表面可以等電流模式(固定設定電流)或以等電勢模式(視情況相對於參考電極，固定設定電勢)或者以脈衝模式(電流或電壓經脈衝)加偏壓。
根據本發明之一個實施例，欲填充空腔之表面之偏壓係以DC模式藉由每單位面積施加介於0.2mA/cm2至50mA/cm2、較佳0.5mA/cm2至5mA/cm2且較佳0.5mA/cm2至1.5mA/cm2範圍內之電流來產生。
根據本發明之另一實施例，欲填充空腔之表面之偏壓係以電流脈衝或電勢脈衝模式以中等或高頻率產生。
表面之偏壓可以(例如)電流脈衝模式藉由交替施加偏壓時段及無偏壓之靜息時段來產生。偏壓時段之頻率可介於0.1kHz與50kHz之間(即，偏壓時間介於0.02ms與10ms之間)，較佳介於1kHz與20kHz之間，例如介於5kHz與15kHz之間，但靜息時段之頻率可介於0.1kHz與50kHz之間，較佳介於1kHz與10kHz之間，例如5kHz、表面之偏壓可藉由施加介於0.01mA/cm2與10mA/cm2之間(例如約4mA/cm2至5mA/cm2)之間之最大強度之電流來產生。
寬度小於150nm之溝道之填充時間有利地介於30秒與10分鐘之間，以獲得溝道之完全填充。在一個實施例中，電鍍步驟之持續時間小於5分鐘以獲得寬度小於100nm且深度小於200nm之溝道之完全填充。
本發明之電解質可根據包含初始「熱進入」步驟之方法使用，但尤其有利地，其亦可根據包含初始「冷進入」步驟之方法使用，在此期間在無電偏壓情況下使欲塗佈之表面與電鍍浴液接觸，且在此狀態下保持期望時間。因此，根據一個特定特徵，本發明之方法包含電鍍之前之「冷進入」步驟，在此期間在無電偏壓情況下使欲填充之空 腔之表面與本發明之電鍍組合物接觸，且視情況在此狀態下保持至少30秒之時間。
本發明之電解質較佳用於包含以下之電鍍方法中：- 「冷進入」步驟，在此期間在無電偏壓情況下使欲塗佈之該表面與電鍍浴液接觸且較佳在此狀態下保持至少5秒、較佳介於10秒與60秒之間且更佳約10秒至30秒之時間；- 形成塗層之步驟，在此期間對該表面加偏壓足以形成該塗層之時間；- 「熱排出」步驟，在此期間該表面與電鍍浴液分離，但其仍在電偏壓下。
此方法中冷進入步驟與熱排出步驟之組合使得可在容易且可重現條件下獲得沈積於基板上之銅之更好黏著。
在形成塗層之步驟期間，對表面加偏壓足以形成該塗層之時間。此時間係至少5秒，較佳介於10秒與10分鐘之時間。
根據另一尤其有利之特徵，本發明之填充方法可在介於20℃與30℃之間之溫度下(亦即於環境溫度下)實施。因此，需要加熱電鍍浴液，從方法之簡單性角度來看，此係優勢。
本發明之方法使得可產生優異品質之銅填充而無材料缺陷。
此方法可用於填充阻障層之表面至少部分經銅晶種層覆蓋的空腔。
有利地，本發明之方法亦可用於填充未經銅晶種層覆蓋之空腔，其表面由形成銅擴散阻障之材料組成。
形成銅擴散阻障之層可包含選自以下之材料中之至少一者：鈷(Co)、釕(Ru)、鉭(Ta)、鈦(Ti)、氮化鉭(TaN)、氮化鈦(TiN)、鎢(W)、鈦鎢(TiW)及碳氮化鎢(WCN)。銅擴散阻障層較佳由釕或鈷組成。阻障層之厚度通常介於1nm與30nm之間。
若提供經鉭阻障層覆蓋之載體，則較佳在實施本發明方法之前用銅晶種層覆蓋該載體。
藉由以下圖及實例更詳細闡釋本發明。
圖1代表使用本發明之電鍍溶液用銅填充寬度為140nm且深度為380nm之溝道。
圖2代表用含有咪唑與SPS之組合之電解質填充寬度為140nm且深度為380nm之溝道。可觀察溝道中之縫隙。
實例1：
在寬度為55nm且深度為202nm之溝道中直接在釕阻障層上使用基於2-2’-聯吡啶、咪唑及硫代二乙醇酸之本發明組合物製備銅晶種層。
A.材料及設備 基板：
此實例中所用之基板由以下矽試件組成：長度為4cm且寬度為4cm，經具有寬度為55nm且深度為202nm之溝道且本身經厚度為3nm且藉由反應性濺鍍沈積之釕(Ru)層塗佈的結構化氧化矽層覆蓋。釕層之電阻率係250歐姆/平方。
此釕層構成銅擴散阻障，如在「雙鑲嵌」結構中用於製造積體電路之銅互連件。
電鍍溶液：
此實例中所用之電鍍溶液係含有CuSO4.(H2O)5、2,2’-聯吡啶、咪唑及硫代二乙醇酸之水溶液。
在此溶液中，2,2’-聯吡啶之濃度係4.5mM且咪唑之濃度係13.5mM。CuSO4.(H2O)5之濃度等於1.14g/l，其等效於4.5mM。硫代二乙醇酸之濃度可自5ppm至200ppm變化，例如等於100ppm。溶液之pH 介於7.8與8.2之間。
設備：
在此實例中，使用包括兩個部分之電解沈積設備：意欲含有電鍍溶液且配備有流體再循環系統以控制系統之流體動力學的單元；及配備有適於所用試件大小(4cm×4cm)之試樣架的旋轉電極。電解沈積單元包含兩個電極：- 銅陽極，- 結構化矽試件，其經形成陰極之釕層塗佈。
連接器使得電極電連接，該等電極係由電線連接至供應至多20V及2A之電勢恆定器。
B.實驗方案
此實例中所用電鍍方法包含以下各種連續步驟：
步驟1：「冷進入」
將電鍍溶液倒入單元中。
將各個電極放置在適當位置且在無偏壓情況下與電鍍溶液接觸。隨後施加偏壓。
步驟2：銅塗層之形成
以介於5mA(或0.63mA/cm2)至15mA(或1.88mA/cm2)範圍內(例如7.5mA(或0.94mA/cm2))之電流以等電流模式對陰極加偏壓。
此步驟之持續時間通常介於15sec與1分鐘之間以在整個結構上獲得保形銅層。
在此實例中，電鍍步驟之持續時間係30秒以獲得厚度為5nm之保形銅層。
步驟3：「熱排出」
在偏壓下自電鍍浴液拉出陰極。隨後斷開陰極，且用18.2MΩ去離子水充分沖洗，隨後使用以約2巴之壓力遞送氮之槍乾燥。
C.所得結果
藉由施加上述實驗方案，獲得厚度為5nm之連續且保形銅層(此係在掃描電子顯微鏡下觀察)。由此獲得之銅晶種層具有72歐姆/平方之薄層電阻，其係使用彼等熟習此項技術者熟知之「4點」量測裝置量測。
實例2：
使用基於2,2’-聯吡啶、咪唑及硫代二乙醇酸之本發明組合物將寬度為55nm且深度為202nm之溝道用銅直接填充至釕阻障層上。
A.材料及設備 基板：
此實例中所用之基板與實例1之基板相同。
電鍍溶液：
此實例中所用之電鍍溶液與實例1之電鍍溶液相同。
不向溶液中添加抑制劑分子(例如某些高分子量聚合物)。
設備：
此實例中所用之設備與實例1之設備相同。
B.實驗方案
此實例中所用電鍍方法包含以下各種連續步驟：
步驟1：「冷進入」
將電鍍溶液倒入單元中。
將各個電極放置在適當位置且在無偏壓情況下與電鍍溶液接觸。隨後施加偏壓。
步驟2：銅塗層之形成
以介於5mA(或0.63mA/cm2)至15mA(或1.88mA/cm2)範圍內(例如7.5mA(或0.94mA/cm2))之電流以等電流模式對陰極加偏壓。
此步驟之持續時間通常介於1分鐘與10分鐘之間以獲得溝道之完 全填充。
在此實例中，電鍍步驟之持續時間係3min以獲得寬度為55nm且深度為202nm之溝道之完全填充。
步驟3：「熱排出」
在偏壓下自電鍍浴液拉出陰極。隨後斷開陰極，且用18.2MΩ去離子水充分沖洗，隨後使用以約2巴之壓力遞送氮之槍乾燥。
C.所得結果
藉由施加上述實驗方案，獲得寬度為55nm且深度為202nm之溝道之完全填充。由此填充之溝道不具有孔(空隙)，表明溝道由下而上最佳填充。
驚人地，在寬度為55nm之極薄溝道中獲得最佳由下而上填充，而無需如文獻中所述添加抑制劑。
實例3：
使用基於2,2’-聯吡啶、咪唑及硫代二乙醇酸之本發明組合物將寬度為140nm且深度為380nm之溝道用銅在經20nm PVD銅層覆蓋之TiN/Ti阻障層上填充。
A.材料及設備 基板：
此實例中所用之基板由以下矽試件組成：長度為4cm且寬度為4cm，經具有寬度為140nm且深度為380nm之溝道且本身經厚度為15nm之TiN/Ti雙層及藉由反應性濺鍍沈積之20nm銅層塗佈的結構化氧化矽層覆蓋。銅層之電阻率係2.5歐姆/平方。
電鍍溶液：
此實例中所用之電鍍溶液與實例1之電鍍溶液相同。
設備：
此實例中所用之設備與實例1中所用之設備相同。
B.實驗方案
此實例中所用電鍍方法包含以下各種連續步驟：
步驟1：「冷進入」
將電鍍溶液倒入單元中。
將各個電極放置在適當位置且在無偏壓情況下與電鍍溶液接觸。隨後施加偏壓。
步驟2：銅塗層之形成
以介於5mA(或0.63mA/cm2)至15mA(或1.88mA/cm2)範圍內(例如10mA(或1.25mA/cm2))之電流以等電流模式對陰極加偏壓。
此步驟之持續時間通常介於1分鐘與10分鐘之間以獲得溝道之完全填充。
在此實例中，電鍍步驟之持續時間係9min以獲得寬度為140nm且深度為380nm之溝道之完全填充。
步驟3：「熱排出」
在偏壓下自電鍍浴液拉出陰極。隨後斷開陰極，且用18.2MΩ去離子水充分沖洗，隨後使用以約2巴之壓力遞送氮之槍乾燥。
所得結果
藉由施加上述實驗方案，獲得寬度為140nm且深度為380nm之溝道之完全填充。由此填充之溝道不具有孔(空隙)，表明溝道由下而上最佳填充。溝道之最佳填充之獲得係藉由在溝道頂部上形成銅之過度生長，如圖1中再生之顯微照片所提供。
比較實例4：
使用基於2,2’-聯吡啶、咪唑及雙(3-磺基丙基)二硫化物(SPS)之組合物將寬度為140nm且深度為380nm之溝道用銅在經PVD銅層覆蓋之TiN/Ti阻障層上填充。
A.材料及設備 基板：
此實例中所用之基板與實例3之基板相同。
電鍍溶液：
此實例中所用之電鍍溶液係含有CuSO4.(H2O)5、2,2’-聯吡啶、咪唑及雙(3-磺基丙基)二硫化物(SPS)之水溶液。
在此溶液中，2,2’-聯吡啶之濃度係4.5mM且咪唑之濃度係13.5mM。CuSO4.(H2O)5之濃度等於1.14g/l(等效於4.5mM)。SPS之濃度可自5ppm至200ppm變化，例如可等於14ppm。溶液之pH介於7.8與8.2之間。
設備：
此實例中所用之設備與實例1中所用之設備相同。
B.實驗方案
此實例中所用電鍍方法包含以下各種連續步驟：
步驟1：「冷進入」
將電鍍溶液倒入單元中。
將各個電極放置在適當位置且在無偏壓情況下與電鍍溶液接觸。隨後施加偏壓。
步驟2：銅塗層之形成
以介於5mA(或0.44mA/cm2)至15mA(或1.3mA/cm2)範圍內(例如10mA(或1.25mA/cm2))之電流以等電流模式對陰極加偏壓。
此步驟之持續時間通常介於1分鐘與10分鐘之間以獲得溝道之完全填充。
在此實例中，電鍍步驟之持續時間係9min以獲得寬度為140nm且深度為380nm之溝道之完全填充。
步驟3：「熱排出」
在偏壓下自電鍍浴液拉出陰極。隨後斷開陰極，且用10MΩ去離 子水充分沖洗，隨後使用以約2巴之壓力遞送氮之槍乾燥。
所得結果
藉由施加上述實驗方案，可在溝道中獲得銅之非均質生長。證明所得銅形態極差(非均質形狀之極小晶粒)，表明SPS與調配物及本發明之溶液之pH不相容。圖2顯示利用此比較電鍍溶液獲得之填充較差。
實例5：
使用基於2,2’-聯吡啶、咪唑及硫代二乙醇酸之本發明組合物將寬度為55nm且深度為165nm之溝道用銅在經10nm PVD銅層覆蓋之TiN/Ti阻障層上填充。
A.材料及設備 基板：
此實例中所用之基板由以下矽試件組成：長度為4cm且寬度為4cm，經具有寬度為55nm且深度為165nm之溝道且本身經厚度為10nm之TiN/Ti雙層及藉由反應性濺鍍沈積之10nm銅層塗佈的結構化氧化矽層覆蓋。銅層之電阻率係8歐姆/平方。
電鍍溶液：
此實例中所用之電鍍溶液與實例1之電鍍溶液相同。
設備：
此實例中所用之設備與實例1中所用之設備相同。
B.實驗方案
此實例中所用電鍍方案包含以下各種連續步驟：
步驟1：「冷進入」
將電鍍溶液倒入單元中。
將各個電極放置在適當位置且在無偏壓情況下與電鍍溶液接觸。隨後施加偏壓。
步驟2：銅塗層之形成
以電流脈衝模式對陰極加偏壓，以使陰極脈衝之頻率極高，介於0.1kHz與50kHz之間，例如10kHz。所用電流範圍介於5mA(1.88mA/cm2)與60mA(7.52mA/cm2)之間，例如35mA(4.38mA/cm2)。陰極脈衝以頻率介於0.1kHz與50kHz之間(例如5kHz)之靜息時間(無電流)間隔開。
此步驟之持續時間通常介於30秒與10分鐘之間以獲得溝道之完全填充。
電鍍步驟之持續時間係4分鐘以獲得寬度為55nm且深度為165nm之溝道之完全填充。
步驟3：「熱排出」
在偏壓下自電鍍浴液拉出陰極。隨後斷開陰極，且用18.2MΩ去離子水充分沖洗，隨後使用以約2巴之壓力遞送氮之槍乾燥。
所得結果
藉由施加上述實驗方案，獲得寬度為55nm且深度為165nm之溝道之完全填充。由此填充之溝道不具有孔(空隙)，表明溝道由下而上最佳填充。
比較實例6：
使用2,2’-聯吡啶、吡啶及硫代二乙醇酸之組合物將寬度為55nm且深度為202nm之溝道用銅填充至釕阻障層上。
A.材料及設備 基板：
此實例中所用之基板與實例1之基板相同。
電鍍溶液：
此實例中所用之電鍍溶液與實例1之電鍍溶液相同，只是以相同濃度(即13.5mM)由吡啶替代咪唑。溶液之pH介於5.8與6.0之間。
設備：
此實例中所用之設備與實例1之設備相同。
B.實驗方案
此實例中所用電鍍方法包含以下各種連續步驟：
步驟1：「冷進入」
將電鍍溶液倒入單元中。
將各個電極放置在適當位置且在無偏壓情況下與電鍍溶液接觸。隨後施加偏壓。
步驟2：銅塗層之形成
以介於5mA(或0.63mA/cm2)至15mA(或1.88mA/cm2)範圍內(例如14.4mA(或1.80mA/cm2))之電流以等電流模式對陰極加偏壓。
此步驟之持續時間通常介於1分鐘與10分鐘之間以獲得溝道之完全填充。
在此實例中，電鍍步驟之持續時間係1分鐘及35秒以獲得寬度為55nm且深度為202nm之溝道之完全填充。
步驟3：「熱排出」
在偏壓下自電鍍浴液拉出陰極。隨後斷開陰極，且用18.2MΩ去離子水充分沖洗，隨後使用以2巴之壓力遞送氮之槍乾燥。
所得結果
藉由施加上述實驗方案，獲得寬度為55nm且深度為202nm之溝道之填充，其在側壁上具有小孔，即「側壁空隙」。此外，由此電鍍之銅表面之先進研究顯示粗糙度大於如實例2中所述具有咪唑之電鍍溶液之粗糙度，表明相對於咪唑，在吡啶存在下銅之成核較差。該等觀察可證明對於較薄溝道甚至更不利，其中成核密度證明係極其重要之參數。因此，具有咪唑之電鍍溶液較佳。

Claims (19)

  1. 一種用於將銅電鍍至銅擴散阻障層上之電解質，該電解質包含銅離子來源、溶劑及抑制劑與加速劑之組合，其特徵在於該抑制劑包含聯吡啶及咪唑之組合，且該加速劑係硫代二乙醇酸。
  2. 如請求項1之電解質，其中其pH大於6.7，較佳介於7.5與8.5之間，且更佳為約8。
  3. 如前述請求項中任一項之電解質，其中該等銅離子係源自選自硫酸銅、氯化銅、硝酸銅及乙酸銅之化合物。
  4. 如前述請求項中任一項之電解質，其中其包含小於50ppm之氯離子，且其較佳不含氯離子。
  5. 如前述請求項中任一項之電解質，其中該聯吡啶係呈2,2’-聯吡啶形式。
  6. 如前述請求項中任一項之電解質，其另外包含整平劑及/或增亮劑，例如聚吡啶。
  7. 如前述請求項中任一項之電解質，其中銅離子之濃度介於0.4mM與40mM之間，聯吡啶之濃度介於0.4mM與40mM之間，咪唑之濃度介於1.2mM與120mM之間，且硫代二乙醇酸之濃度介於1mg/l與500mg/l之間。
  8. 如前述請求項中任一項之電解質，其中該溶劑主要包含水。
  9. 一種將銅電鍍至銅擴散阻障層之方法，且該銅擴散阻障層視情況經銅晶種層覆蓋，該阻障層覆蓋半導體基板之一個表面，該基板之該表面具有平坦部分及一組至少一個寬度小於200nm之溝道，該方法之特徵在於其包含以下步驟：使該阻障層與如請求項1至8中任一項之電解質接觸，以使得銅能夠電鍍至該阻障層或該銅晶種層上之電勢對該阻 障層之表面加偏壓，以便在該阻障層上形成銅沈積物。
  10. 如請求項9之方法，其中實施該偏壓步驟以便在該阻障層上形成銅晶種層。
  11. 如請求項9之方法，其中實施該偏壓步驟以便用銅完全填充該溝道之體積。
  12. 如請求項9至11中任一項之方法，其中該阻障層包含選自以下之材料中之至少一者：鈷(Co)、釕(Ru)、鉭(Ta)、鈦(Ti)、氮化鉭(TaN)、氮化鈦(TiN)、鎢(W)、鈦鎢(TiW)及碳氮化鎢(WCN)。
  13. 如請求項9至12中任一項之方法，其中在空腔之填充期間，以介於20rpm與600rpm之間之速度、較佳以介於30rpm與240rpm之間之旋轉速度旋轉該基板。
  14. 如請求項9至13中任一項之方法，其中該溝道具有大於2/1、較佳大於3/1之縱橫比。
  15. 如請求項9至14中任一項之方法，其中藉由每單位面積施加介於0.2mA/cm2至50mA/cm2、較佳0.5mA/cm2至5mA/cm2範圍內之電流以DC模式實施該表面之偏壓，且其中該偏壓時間係至少5秒、較佳介於10秒與10分鐘之間。
  16. 如請求項9至14中任一項之方法，其中以電流脈衝模式實施該表面之該偏壓以使偏壓時段之頻率介於0.1kHz與50kHz之間，例如介於5kHz與15kHz之間。
  17. 如請求項16之方法，其中以零電流下之靜息時間間隔開該等偏壓時段，其頻率介於0.1kHz與50kHz之間，例如介於1kHz與10kHz之間。
  18. 如請求項17之方法，其中該等偏壓時段之該頻率約等於10kHz，且該等靜息時間之該頻率約等於5kHz。
  19. 如請求項16至18中任一項之方法，其中利用具有介於0.01 mA/cm2與10mA/cm2之間之最大強度之電流實施該表面之該偏壓。
TW102132058A 2012-09-24 2013-09-05 用於將銅電鍍至阻障層上之電解質及方法 TWI592522B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1258925A FR2995912B1 (fr) 2012-09-24 2012-09-24 Electrolyte et procede d'electrodeposition de cuivre sur une couche barriere

Publications (2)

Publication Number Publication Date
TW201418528A true TW201418528A (zh) 2014-05-16
TWI592522B TWI592522B (zh) 2017-07-21

Family

ID=47137948

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132058A TWI592522B (zh) 2012-09-24 2013-09-05 用於將銅電鍍至阻障層上之電解質及方法

Country Status (11)

Country Link
US (1) US10472726B2 (zh)
EP (1) EP2898121B8 (zh)
JP (1) JP6218837B2 (zh)
KR (1) KR102206291B1 (zh)
CN (1) CN104685107B (zh)
CA (1) CA2885231A1 (zh)
FR (1) FR2995912B1 (zh)
IL (1) IL237731B (zh)
SG (1) SG11201502044VA (zh)
TW (1) TWI592522B (zh)
WO (1) WO2014044942A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737880B (zh) * 2016-12-29 2021-09-01 法商阿文尼公司 用於高縱橫比模式之銅電沉積溶液及方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575028B2 (en) 2011-04-15 2013-11-05 Novellus Systems, Inc. Method and apparatus for filling interconnect structures
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US20150299886A1 (en) * 2014-04-18 2015-10-22 Lam Research Corporation Method and apparatus for preparing a substrate with a semi-noble metal layer
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
JP6585434B2 (ja) * 2014-10-06 2019-10-02 株式会社荏原製作所 めっき方法
US9472377B2 (en) 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
JP2023069822A (ja) * 2021-11-08 2023-05-18 三菱マテリアル株式会社 酸性電解銅めっき液、プリフォーム層の形成方法、接合用シートの製造方法、接合用基板の製造方法及び接合体の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617451A (en) * 1969-06-10 1971-11-02 Macdermid Inc Thiosulfate copper plating
JPH01219187A (ja) * 1988-02-25 1989-09-01 Ishihara Chem Co Ltd 電気銅めっき液
JP2678701B2 (ja) * 1992-02-19 1997-11-17 石原薬品 株式会社 電気銅めっき液
JPH0776795A (ja) * 1993-09-09 1995-03-20 Sumitomo Metal Ind Ltd 着色表面処理鋼板とその製造方法
JP3641372B2 (ja) * 1998-10-21 2005-04-20 株式会社荏原製作所 電解めっき方法及び電解めっき装置
US6288449B1 (en) * 1998-12-22 2001-09-11 Agere Systems Guardian Corp. Barrier for copper metallization
JP3498306B2 (ja) * 1999-09-16 2004-02-16 石原薬品株式会社 ボイドフリー銅メッキ方法
US8002962B2 (en) * 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
KR100767943B1 (ko) * 2003-10-17 2007-10-17 닛코킨조쿠 가부시키가이샤 무전해 구리도금액 및 무전해 구리도금방법
US20060243599A1 (en) * 2005-04-28 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Electroplating additive for improved reliability
JP2007016264A (ja) * 2005-07-06 2007-01-25 Adeka Corp 新規化合物、該化合物からなる電解銅メッキ用添加剤、該添加剤を含有する電解銅メッキ浴、該メッキ浴を使用する電解銅メッキ方法
FR2890983B1 (fr) * 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
JP5442188B2 (ja) * 2007-08-10 2014-03-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 銅めっき液組成物
FR2930785B1 (fr) 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
JP5583896B2 (ja) * 2008-07-22 2014-09-03 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． パラジウムおよびパラジウム合金の高速めっき方法
US20130168255A1 (en) * 2010-06-11 2013-07-04 Alchimer Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737880B (zh) * 2016-12-29 2021-09-01 法商阿文尼公司 用於高縱橫比模式之銅電沉積溶液及方法

Also Published As

Publication number Publication date
EP2898121B1 (fr) 2016-08-03
TWI592522B (zh) 2017-07-21
WO2014044942A1 (fr) 2014-03-27
CA2885231A1 (fr) 2014-03-27
CN104685107B (zh) 2017-05-03
US20150218724A1 (en) 2015-08-06
SG11201502044VA (en) 2015-05-28
KR102206291B1 (ko) 2021-01-22
US10472726B2 (en) 2019-11-12
JP6218837B2 (ja) 2017-10-25
EP2898121B8 (fr) 2016-09-14
JP2015533946A (ja) 2015-11-26
CN104685107A (zh) 2015-06-03
KR20150056655A (ko) 2015-05-26
FR2995912B1 (fr) 2014-10-10
IL237731B (en) 2018-04-30
FR2995912A1 (fr) 2014-03-28
EP2898121A1 (fr) 2015-07-29

Similar Documents

Publication Publication Date Title
TWI592522B (zh) 用於將銅電鍍至阻障層上之電解質及方法
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
KR102312018B1 (ko) 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰
JP7138108B2 (ja) 銅電着溶液及び高アスペクト比パターンのためのプロセス
CN111771016B (zh) 用于钴的电沉积的方法
JP7244533B2 (ja) コバルト電着プロセス
US20220090283A1 (en) Electrodeposition of a cobalt or copper alloy, and use in microelectronics
TWI813172B (zh) 用於鈷電沉積之電解液及方法
Kim et al. Electroless deposition of Cu and Ag for ULSI interconnect fabrication