JP2015533946A - 電解液及びバリア層上に銅を電気めっきする方法 - Google Patents

電解液及びバリア層上に銅を電気めっきする方法 Download PDF

Info

Publication number
JP2015533946A
JP2015533946A JP2015532481A JP2015532481A JP2015533946A JP 2015533946 A JP2015533946 A JP 2015533946A JP 2015532481 A JP2015532481 A JP 2015532481A JP 2015532481 A JP2015532481 A JP 2015532481A JP 2015533946 A JP2015533946 A JP 2015533946A
Authority
JP
Japan
Prior art keywords
copper
barrier layer
khz
electroplating
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015532481A
Other languages
English (en)
Other versions
JP6218837B2 (ja
Inventor
ヴァンサン メヴェレック,
ヴァンサン メヴェレック,
ドミニク サー,
ドミニク サー,
ロリアンヌ ルリジュー,
ロリアンヌ ルリジュー,
Original Assignee
アルスィメール
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルスィメール filed Critical アルスィメール
Publication of JP2015533946A publication Critical patent/JP2015533946A/ja
Application granted granted Critical
Publication of JP6218837B2 publication Critical patent/JP6218837B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】電解液及びバリア層上に銅を電気めっきする方法の提供。【解決手段】本発明の主題は、バリア層で被覆された半導体基板上に銅を堆積させるための電解液組成物である。この電解液は、抑制剤として用いるイミダゾール及び2,2’−ビピリジンと、促進剤として用いるチオジグリコール酸との組み合わせを含有する。これらの添加剤の組み合わせによって、幅が非常に狭い、典型的には100nm未満のトレンチのボトムアップ充填を達成できる。【選択図】図1

Description

本発明は、半導体基板上への銅の電気めっきに関する。より具体的には、本発明は、エッチングされた半導体基板の表面を銅拡散バリア層で被覆して得られる表面上に銅を電気めっきする方法に関する。
集積回路は通常、シリコンウエハの表面に能動半導体デバイス(特にトランジスタ)を形成することによって製造されており、その半導体デバイスは、誘電体層内に沈み込んだ「トレンチ(溝)」を充填して得られるサブミクロンの金属配線のシステムで相互接続される。これらの配線ラインの幅は通常、百〜数百ナノメートル程度である。
サブミクロンの配線素子は通常、ダマシン法(例えば非特許文献1を参照)を用いて以下の一連の工程に従って形成される。
・シリコン表面上へのラインのエッチング;
・(通常はシリコン酸化物又はシリコン窒化物からなる)誘電体絶縁層の堆積;
・銅のマイグレーションを防止するために用いられるバリア層の堆積;
・シード層と呼ばれる金属銅の薄層の堆積;
・酸性媒体中で銅を電気めっきすることによるトレンチの充填;及び、
・研磨による余分な銅の除去。
バリア層は通常、抵抗が高すぎることから、主にオーム損現象のため、電気化学的手法ではトレンチレベルで均一にむらなく銅を堆積させることができない。バリア層の抵抗が高いのは、材料の抵抗率が高いことと、その厚みが小さいことによる。したがって、通常、電気銅めっきによって充填する工程の前に、シード層と呼ばれる金属銅の薄層でバリア層を覆うことにより、電気めっきによる充填工程時に被覆される基板の導電性を向上させることが必要である。実際のところ、銅シード層を形成する工程を行った後、トレンチを銅で充填するのに従来用いられている電気銅めっき技術は、バリア層などの抵抗性基板に対しては用いることができない。
高電力、高記録密度かつ低損失のコンピュータチップなどの半導体集積回路を製造するニーズを満たすためには構造体の小型化が必要である。チップの小型化及び回路の高密度化のためには、今度は配線デバイスの微細化が必要となる。
トレンチの寸法が小さくなりすぎると、デバイス内に充分な空間がないため、充填前に銅シード層を堆積させることが困難となり、さらには不可能となりさえする。例えば、トレンチの幅が20nmの場合、シード層の厚みは5nmよりも厚くはできないが、気相によて銅を堆積させる方法では、充分に微細な一定の厚みの層の堆積(コンフォーマル堆積)を実現することはできない。
したがって、ますます微細になる配線構造体を充填するために、バリア基板上に非常に微細な銅シード層のコンフォーマル堆積を実現できる電解液が求められている。また、不規則又は不連続なシード層上に銅を充填できる、さらにはバリア層上に直接銅を充填できさえする電解液を提供することによって、事前のシード層の堆積を省略することも求められている。実際のところ、配線要素の微細化によって、バリア層上に堆積させる銅シード層の厚みを薄くする必要がある。しかしながら、通常、銅堆積物が良好な品質となるように、充填工程時に金属被覆される表面全体にわたって一定な電流密度を確保するためには、シード層の厚みが均一でなければならない。
本発明は、特に、寸法が1μmを超えない配線要素を製造するための集積回路の分野において利用できる。なかでも、本発明は、トレンチや、半導体の表面の幅(開口径ともいう)が200nm未満である他の小さな要素(小径ビアなど)に銅を電気めっきするために利用できる。
先行技術においては、三次元電子チップの集積化のために必要なシリコン貫通ビア(TSV)を金属被覆するための電解液が存在する。これらの構造体は本発明が対象とするサブミクロンの構造体よりもはるかに大きい。TSVは通常、10〜250μm程度の開口径を有する。TSVを充填するために使用される電解液は特定の化学的性質を有しており、配線ラインなどのはるかに小さい構造体を充填するのには適していない。
また、トレンチに銅を電気めっきするために使用される従来の電解液は、より微細なパターンや、アスペクト比がより大きい、典型的にはアスペクト比が2/1を超えるパターンに対しては有効でないことが確認されている(なお、アスペクト比とは、基板表面のパターンの深さと、その開口部の幅の比に相当する)。具体的には、充填工程終了時にこのようなトレンチ内に堆積した銅にボイド(空隙)が形成される場合があることが確認されている。この場合、抵抗が大きくなったり、さらにはパターン内に堆積した銅によって形成される導電ラインに破断が生じたりする傾向がある。上記ボイドは、通常はトレンチの各端部から等距離の線状に、基板と銅堆積物の間に生じたり、銅堆積物自体の内部に生じたりし得る。
プロセスの効率と原価の両立に関心が向けられているため、当業界では常に電解液の配合を改良するよう迫られている。したがって、本出願人は、配線要素やTSVにおいてバリア層上にシード層を形成できる電気銅めっき組成物に関する特許出願をいくつか出願した。
特許文献1から、接着性があるコンフォーマルで均一な堆積物の銅シード層を抵抗性バリア上に形成できる電気めっき組成物が公知である。この特許文献に記載の配合は、数十Ω/□程度の抵抗率を有する基板上に極薄の堆積物(通常は厚みが20nm未満)を形成できるよう設計されている。このような配合は、銅でトレンチを充填する後続工程中では使用できないことが確認されている。この種の電解液を用いると銅堆積物中にボイドやシーム(しわ)が現れるからである。
特許文献2において、出願人は、シリコン貫通ビアにシード層を堆積させるために特別に規定した電気めっき方法を述べている。これはシリコン貫通ビアに限定された技術であり、非常に微細な配線ラインの金属被覆に転用することはできない。
最後に、特許文献3から、単一工程によって銅バリア上において、配線ラインや孔を銅で充填できる電気めっき組成物が公知である。この先行する特許文献に記載の配合は、体積の小さい配線ラインや孔を充填する際の問題に対処できるよう特別に設計されている。しかしながら、特許文献3に記載の実施例に例示されている組成物では、工業的生産に適合した時間内にトレンチを充填できないことが確認されている。
国際公開第2007/034116号 仏国特許出願公開第2930785号明細書 国際公開第2007/096390号
S.Wolf,"Silicon processing for the VLSI Era",Vol.4,(2002),p.671−687
このような状況に鑑み、本発明の目的は、特定のトレンチの微細さから生じる充填上の制約と、充填時間に関わる当業界の利益性の要件の両方に応える新規電解液を提供するという技術的課題を解決することである。
今日において、従来の電気銅めっきでは、予めシード層で被覆したウエハを、添加剤(主に促進剤、抑制剤、レベリング剤又は光沢剤といった種類)を含有する酸性の硫酸銅浴中に浸漬し、電流を印加する。この先行技術から、パターンの充填を行うためには促進剤と抑制剤を組み合わせて使用するのが好ましく、特定の場合には促進剤と抑制剤とレベリング剤からなる3成分系を使用するのが好ましいことが示唆される。
公知の電気めっき法によると、銅は、トレンチの底部よりも開口部でより早く成長する傾向がある。トレンチ内の銅の充填速度には勾配が見られ、その結果、通常はトレンチの壁から等距離の位置にシームが形成される。そのため、銅堆積物中のボイドの出現を抑制するために、トレンチ底部での銅の成長を加速することが望ましい。
また、連続した銅層は通常、基板の表面のトレンチの頂部でより大きな厚みを有することとなる。電気めっき工程の後、平坦部に存在する余分な銅を除去するために必要な研磨工程を行うことから、平坦部の層の厚みを抑制することが望ましい。
このように、半導体基板の平坦部に存在する銅の厚みを低減すること、及び、トレンチ内の銅堆積物に欠陥がないことが、集積回路の製造において非常に重要な要素である。
そのため、抑制剤と促進剤が、トレンチの所望の位置での銅の堆積をそれぞれ減速及び/又は加速できるように電解浴中に配合される。
電極を分極させると、抑制剤は被覆される表面(例えばバリア層又は銅シード層)に吸着できるようになり、銅の成長が減速し始める。表面に抑制剤が吸着することにより、表面が部分的にマスキングされるが、これは局所的に銅の成長を減速させる効果がある。
従来の抑制剤は、例えば高分子量ポリマー、通常は2000g/mol〜8000g/mol程度のポリマー(ポリプロピレングリコール、ポリエチレングリコール、ポリエーテルなど)である。このような従来の抑制剤は、通常、予めウエハの表面に堆積させた銅シード層上に特異的に吸着させることによって、配線ライン構造体の入口(トレンチの開口部)における銅の成長速度を減速させるために、電気めっき溶液に添加される。
トレンチの表面での銅の成長を減速させる抑制剤は、エッチングしたパターンの底部で銅の成長を触媒する特性を有する小さな分子である促進剤と組み合わせてもよい。促進剤は、銅シード層又はバリア材料層に吸着されるように選択される。例えば、銅に特異的な促進剤は銅の還元機構を変化させるように作用し、その結果、反応速度が増大する。促進剤は通常、拡散速度が速く、大きな分子である抑制剤よりも早く構造体の底部に到達する小さな分子を含む。最も一般的に用いられる促進剤はビス(3−スルホプロピル)ジスルフィド(SPSとも呼ばれる)である。
イミダゾールとビピリジンの組み合わせは、抑制剤の役割、特にバリア層又は銅上に吸着させるのに適した抑制剤の役割を果たすことが見出されている。
ビピリジンは、電気めっき浴中の銅イオンを安定化するための銅錯化剤であることが既に知られている(国際公開第2007/034116号)。また、100mM程度の非常に高い濃度で使用される場合には、鋼を銅で金属被覆するための光沢剤となることも知られている(米国特許第3617451号明細書)。しかしながら、その抑制剤特性はこれまで報告されたことがない。
特定の理論に拘束されるわけではないが、イミダゾールとビピリジンは、基板を分極させると活性となり、そしてプロセスの開始時から銅の成長を減速させ始めると考えられる。
また本発明において、イミダゾールをビピリジンと組み合わせることによって、極めて予想外なことに、被覆される基板の表面における核形成粒子の数を増加させることができ、その結果、基板をその表面全体にわたって、非常に薄くかつ連続した厚みの銅によって非常に迅速に被覆できることが見出された。こうして、電気めっき反応のまさに最初の段階から基板の電気的導通が確保され、それにより、選択したプロセスの変更点にもよるが、i)銅シード層を堆積させる事前の工程を省略したり、あるいはii)非常に薄く連続したコンフォーマルなシード層を堆積させて、非常に小さな寸法のトレンチ内の省スペース化を可能にしたりすることができる。
また、抑制剤と特定の促進剤の組み合わせを含有する電気めっき組成物を用いて上述の技術的課題を解決できることが見出された。この特定の促進剤は、トレンチ底部に多く蓄積し、イミダゾール/ビピリジン対の抑制剤作用と競合することから、この場所での抑制剤作用を排除することができる。本発明者らは、他の促進剤を用いた場合には、パターン底部でイミダゾール/ビピリジン対の抑制剤作用を排除できないことを見出した。
本発明におけるビピリジン、イミダゾール及びチオジグリコール酸の組み合わせによって、欠陥が見られることなくトレンチを充填することができる。このように充填されたトレンチにはボイドやシームが存在しない。充填はトレンチの底部から頂部まで最適である(ボトムアップ効果)。
さらに、本発明におけるビピリジン、イミダゾール及びチオジグリコール酸の組み合わせによって、長期間、特に電解液を保存している間、電解液を安定化することができる。
この予想外の効果は、先行技術の他の促進剤を用いた場合には見られない。実際、他の促進剤としてSPSをイミダゾール及びビピリジンと組み合わせて使用した比較例において、SPSは効果がないことが実験的に実証された。SPSは他の2つの化合物の作用を阻害して無効にしてしまう。
上記効果は、ビピリジンと、イミダゾールに類似した構造を有する他の芳香族アミン(ピリジンなど)との組み合わせなど、他の抑制剤を用いた場合にも見られない。このことは、本発明が予想外なものであるという認識を強めるものである。
このように、本発明の第1の態様によると、本発明の主題の1つは、銅拡散バリア層上に銅を電気めっきするための電解液であって、銅イオン源と、溶媒と、ビピリジン、イミダゾール及びチオジグリコール酸の組み合わせとを含有する電解液である。
第2の態様によれば、本発明の主題の1つは、銅拡散バリア層上に銅を電気めっきするための電解液であって、銅イオン源と、溶媒と、促進剤及び抑制剤の組み合わせとを含有し、上記抑制剤はビピリジン及びイミダゾールの組み合わせを含み、上記促進剤はチオジグリコール酸であることを特徴とする電解液である。
電解液のpHは、6.7よりも大きくなるように選択されるのが好ましい。空洞を充填するのに使用される先行技術の電解液は、Hイオンの存在によって溶液の充分な導電性を確保して、結果的に充分な反応速度を達成できるように、通常はpHがはるかに低いことを考慮すると、上記pHの選択はいっそう驚くべきことである。本発明の電解液のpHは、好ましくは6.7超、より好ましくは6.8超であり、より好ましくは7.5〜8.5であり、さらにより好ましくは約8である。
また、本発明の電解液は、2:1以上という高アスペクト比、例えば3:1を超えるアスペクト比を有する非常に微細なトレンチを材料欠陥なく充填できることが示された。
本明細書において、「電気めっき」という語は、金属又は有機金属の皮膜によって基板の表面を被覆することができるプロセスを意味するものである。このプロセスでは、基板を電気的に分極させ、上記金属又は有機金属の皮膜の前駆物質を含有する液体と接触させることにより、上記皮膜を形成する。基板が導電体である場合、電気めっきは、例えば、皮膜材料の前駆物質(例えば金属皮膜の場合には金属イオンなど)の供給源と、形成される皮膜の特性(堆積物の均一性や微細さ、抵抗率など)を改善するための任意選択の各種薬剤とを含有する浴中で、必要に応じて参照電極の存在下、第1の電極(金属又は有機金属の皮膜の場合にはカソード)を形成する被覆対象の基板と、第2の電極(アノード)との間に電流を流すことによって行われる。国際的な取り決めによれば、所望の基板、すなわち、電気化学回路のカソードに印加される電流及び電圧は負である。本明細書全体にわたって、上記電流及び電圧が正の値で記載されている場合、暗黙の了解として、その値は上記電流又は電圧の絶対値を表している。
「電解液」という語は、上述の電気めっきプロセスにおいて使用される上記金属皮膜の前駆物質を含有する液体を意味するものである。
「抑制剤」という語は、電気めっきプロセスの開始時及びそのプロセス中に、バリア層の表面、又は、バリア層上に堆積した銅の表面に吸着させるのに適した物質を意味するものである。抑制剤は、被覆される表面を部分的にマスクして、この表面で起こる反応を減速させる役割を有する。
「促進剤」という語は、トレンチ底部での銅の成長を加速させるのに適した物質を意味するものである。促進剤は、銅の還元機構を変化させるように作用し、その結果、金属の堆積速度が増加する。
銅イオン、イミダゾール、ビピリジン及びチオジグリコール酸が相互作用することによって、産業用途に適合した時間内に幅が非常に狭いトレンチを充填できる。
通常、本発明に係る電気めっき組成物は銅イオン源、特に銅(II)イオンCu2+源を含有する。
銅イオン源は、銅塩、特に硫酸銅、塩化銅、硝酸銅、酢酸銅など、好ましくは硫酸銅、より好ましくは硫酸銅五水和物であるのが有利である。
ある具体的な特徴によると、電気めっき組成物中の銅イオン源の濃度は、0.4〜40mM、例えば1〜25mM、より好ましくは3〜6mMである。
ビピリジンは2,2’−ビピリジンの形態であるのが好ましい。
ビピリジンは、必要であれば、芳香族アミン、特に1,2−ジアミノベンゼン又は3,5−ジメチルアニリン、及び、含窒素複素環、特にピリジン、8−ヒドロキシキノリンスルホネート、1,10−フェナントロリン、3,5−ジメチルピリジン、2,2’−ビピリミジン又は2−メチルアミノピリミジンから選択されるアミンによって置換されているか、又は、該アミンと組み合わせて使用されてもよい。
ビピリジンの濃度は、0.4〜40mM、好ましくは1〜25mM、例えば3〜6mMであるのが好ましい。ビピリジンの量は、銅イオンの濃度に対して好ましくは0.5〜2モル当量、より好ましくは0.75〜1.25モル当量であり、より好ましくは約1モル当量である。
本発明に係る電気めっき組成物中のチオジグリコール酸の濃度は、1〜500mg/L、好ましくは2〜100mg/Lであるのが有利である。
イミダゾールの濃度は、1.2〜120mM、好ましくは3〜75mM、例えば9〜18mMであるのが好ましい。
イミダゾールの量は、銅イオンの濃度に対して好ましくは1〜5モル当量、より好ましくは2〜4モル当量であり、より好ましくは約3モル当量である。
電解液は、さらに、中性又は塩基性の媒体中で水酸化銅の沈殿が生じるのを防ぐ役割を果たし得る銅錯化剤を含有してもよい。また、上記錯化剤は、銅の電気化学的特性を変化させることにより成長機構を最適化したり、電解液を安定化したりする効果を有していてもよい。電解液はピリジンを含有しないものであってもよい。
原則として、(溶液の活性種が充分な溶解性を有し、電気めっきを妨げないものである限り)溶媒の性質に関する制限はないが、水であるのが好ましい。ある1つの実施形態の方法によると、溶媒は体積に基づいて主に水を含む。
本発明の電解液は、塩素イオンの含有量が50ppm未満であるのが有利である。先行技術においては、通常、抑制剤を安定化するために塩素イオン源が電解液に導入される。これに対し、本発明においては、溶液を有効にするために塩素イオンを添加する必要がないことが見出された。本発明の電解液は塩素イオンを含有しないのが好ましい。
本発明の1つの変法によると、電解液は、イミダゾールとビピリジンの他に、従来公知の銅に特異的な他の追加の抑制剤、例えばポリエチレングリコールポリマーなどを含有する。
電解液は、従来公知のレベリング剤及び/又は光沢剤、例えばポリピリジンなどを含有するのがより有利である。
ある特定の実施形態によると、電解液は水溶液中に以下の成分を含有する。
・0.4〜40mMの濃度の硫酸銅;
・イミダゾールとチオジグリコール酸の混合物;
・2,2’−ビピリジン;
・この組成物のpHは7.5〜8.5。
この変法で説明した電解液を用いることによって、本発明の第2の態様に従ってプロセスを実施した場合、孔(ボイド)が形成されることなくトレンチを充填することができ、トレンチの最適なボトムアップ充填がなされたことが示される。
ある特定の実施形態によると、銅イオンの濃度は0.4〜40mMであり、ビピリジンの濃度は0.4〜40mMであり、イミダゾールの濃度は1.2〜120mMであり、チオジグリコール酸の濃度は1〜500mg/Lである。
本発明はさらに、第3の態様によると、銅拡散バリア層上に銅を電気めっきする方法であって、上記銅拡散バリア層はシード層で被覆されていてもよく、上記バリア層は半導体基板の1つの表面を被覆しており、上記基板の表面は、平坦部と、幅が200nm未満の1本以上のトレンチのセットとを有しており、
上記方法は、
・本発明の第1又は第2の態様の電解液と上記バリア層を接触させる工程と、
・上記バリア層又は上記銅シード層上に銅を電気めっきすることが可能な電位で上記バリア層の表面を分極させて、上記バリア層上に銅堆積物を形成する工程
を含む方法を提案する。
本発明の第1及び第2の態様に関連して述べた特徴は全て上記電気めっき方法に適用できる。
この方法では、バリア層上に銅シード層を堆積させてもよく、あるいは、分極時間を延長する場合には、予め銅シード層で被覆していないバリア層上に銅を直接堆積させることによって、上記銅堆積物で上記トレンチを完全に充填してもよい。
堆積されたシード層の厚みは、1〜30nm、例えば2〜20nmであるのが好ましい。
本発明の方法によって幅が非常に狭いトレンチを充填できる。このように、トレンチの幅は、150nm、100nm、75nm、35nm、25nm及び10nmからなる群から選択される上限より小さい幅であってもよい。トレンチの幅は、32nm、22nm、14nm、10nm又は7nmであってもよい。
充填工程中、定電流(galvanostatic)モード(印加電流固定)又は定電圧(potentiostatic)モード((必要に応じて参照電極に対して)印加電位固定)又は(電流又は電圧)パルスモードのいずれかで充填対象の空洞の表面を分極させてもよい。
本発明の1つの実施形態によると、充填される空洞の表面の分極は、0.2mA/cm〜50mA/cm、好ましくは0.5mA/cm〜5mA/cm、好ましくは0.5〜1.5mA/cmの範囲内の単位面積当たりの電流を印加することによって直流(DC)モードで行う。
本発明の他の実施形態によると、充填される空洞の表面の分極は、定電流−パルス(galvano−pulsed)モード又は定電圧−パルス(potentio−pulsed)モードで中周波数又は高周波数で行う。
表面の分極は、例えば、定電流−パルスモードで、分極期間と、分極させない休止期間とを交互に繰り返すことによって行ってもよい。分極期間の周波数は、0.1kHz〜50kHz(すなわち分極時間は0.02ミリ秒〜10ミリ秒)、好ましくは1kHz〜20kHz、例えば5kHz〜15kHzであってもよく、一方、休止期間の周波数は、0.1kHz〜50kHz、好ましくは1kHz〜10kHz、例えば5kHzであってもよい。表面の分極は、最大強度が0.01〜10mA/cm、例えば約4〜5mA/cmの電流を印加することによって行ってもよい。
幅が150nm未満のトレンチの充填時間は、トレンチを完全に充填するためには、30秒〜10分であるのが有利である。ある実施形態においては、幅が100nm未満、深さが200nm未満のトレンチを完全に充填するためには、電気めっき工程の持続時間は5分未満である。
本発明の電解液は、「通電投入(hot entry)」工程を最初の工程として含む方法に従って使用することもできるが、被覆される表面を電気的に分極させずに電気めっき浴と接触させ、この状態に所望の時間保つ「非通電投入(cold entry)」工程を最初の工程として含む方法に従って使用するのが特に有利である。したがって、具体的な1つの特徴によれば、本発明に係る方法は、電気めっき前に、充填される空洞の表面を電気的に分極させずに本発明に係る電気めっき組成物と接触させ、必要に応じてこの状態に30秒以上保つ「非通電投入」工程を含む。
本発明に係る電解液は、下記の工程を含む電気めっき方法において使用されるのが好ましい。
・上記被覆される表面を電気的に分極させずに電気めっき浴と接触させ、好ましくはこの状態に5秒以上、好ましくは10〜60秒間、より好ましくは約10〜30秒間保つ「非通電投入」工程;
・皮膜が形成されるのに充分な時間上記表面を分極させる皮膜形成工程;
・上記表面を電気的に分極させたまま電気めっき浴から引き離す「通電取出(hot exit)」工程。
この方法において非通電投入工程と通電取出工程を組み合わせることによって、簡便かつ再現性のある条件下、より良好な接着性で銅を基板上に堆積させることができる。
皮膜形成工程中、上記皮膜が形成されるのに充分な時間表面を分極させる。この時間は5秒以上、好ましくは10秒〜10分である。
別の特に有利な特徴によれば、本発明における充填プロセスは、20〜30℃の温度、すなわち室温で行ってもよい。このため、電気めっき浴を加熱する必要がなく、これはプロセスの単純さの観点から有利である。
本発明に係る方法によって、材料欠陥なく優れた品質の銅充填物を得ることができた。
この方法は、バリア層の表面が少なくとも部分的に銅シード層で被覆された空洞を充填するのに用いることができる。
有利には、本発明に係る方法は、銅シード層で被覆されていない銅拡散バリアを形成する材料からなる表面を有する空洞を充填するのに用いることもできる。
銅拡散バリアを形成する層は、コバルト(Co)、ルテニウム(Ru)、タンタル(Ta)、チタン(Ti)、窒化タンタル(TaN)、窒化チタン(TiN)、タングステン(W)、チタンタングステン(TiW)及び炭窒化タングステン(WCN)から選択される少なくとも1つの材料を含んでいてもよい。銅拡散バリア層は、ルテニウム又はコバルトからなるのが好ましい。バリア層の厚みは通常、1〜30nmである。
タンタルバリア層で被覆された支持体を備える場合には、本発明の方法を行う前に、該支持体を銅シード層で被覆するのが好ましい。
以下の図面及び実施例によって本発明をより詳しく説明する。
本発明の電気めっき溶液を用いた銅による幅140nm、深さ380nmのトレンチの充填を示す。 イミダゾールとSPSの組み合わせを含有する電解液による幅140nm、深さ380nmのトレンチの充填を示す。トレンチ内にはシームが見られる。
実施例1:
2,2’−ビピリジン、イミダゾール及びチオジグリコール酸を主体とした本発明の組成物を用いて、幅55nm、深さ202nmのトレンチにおいてルテニウムバリア層上に直接銅シード層を作製した。
A.材料及び機器
基板:
本実施例で使用した基板は、幅55nm、深さ202nmのトレンチを有する構造化されたシリコン酸化物層で被覆された長さ4cm、幅4cmのシリコン片からなり、該シリコン酸化物層自体は、反応性スパッタリングにより堆積させた厚み3nmのルテニウム(Ru)層で被覆されている。ルテニウム層の抵抗率は250Ω/□であった。
このルテニウム層は、集積回路の銅配線の製造において「デュアルダマシン」構造に用いられるような銅拡散バリアを構成する。
電気めっき溶液:
本実施例で使用した電気めっき溶液は、CuSO・(HO)、2,2’−ビピリジン、イミダゾール及びチオジグリコール酸を含有する水溶液であった。
この溶液中、2,2’−ビピリジンの濃度は4.5mM、イミダゾールの濃度は13.5mMであった。CuSO・(HO)の濃度は1.14g/Lであったが、これは4.5mMに相当する。チオジグリコール酸の濃度は5〜200ppmの間で変動させることができ、例えば100ppmである。溶液のpHは7.8〜8.2であった。
機器:
本実施例においては、システムの流体力学を制御するための流体再循環システムを備えた、電気めっき溶液を収容するための槽、及び、使用した試料片の寸法(4cm×4cm)に適した試料ホルダーを備えた回転電極という2つの部分から構成される電解析出装置を使用した。電解析出槽は以下の2つの電極を備えていた。
・銅アノード、
・ルテニウム層で被覆された構造化されたシリコン片(カソードとなる)。
コネクタを用いるによって、20V、2Aまで供給可能なポテンシオスタットに電気配線で接続された電極を電気的に接続することができた。
B.実験プロトコル
本実施例で用いた電気めっき方法は、以下の連続した各工程を含む。
工程1:「非通電投入」
電気めっき溶液を槽内に注ぎ込んだ。
各電極を配置し、分極させずに電気めっき溶液と接触させた。その後、分極させた。
工程2:銅皮膜の形成
電流を5mA(すなわち0.63mA/cm)〜15mA(すなわち1.88mA/cm)の範囲内、例えば7.5mA(すなわち0.94mA/cm)として定電流モードでカソードを分極させた。
構造体全体にわたってコンフォーマルな銅層を得るためには、この工程の持続時間は概ね15秒〜1分であった。
本実施例においては、厚みが5nmのコンフォーマルな銅層を得るために、電気めっき工程の持続時間は30秒であった。
工程3:「通電取出」
カソードを分極させたまま電気めっき浴から引き抜いた。次に、カソードの接続を断ち、18.2MΩの脱イオン水で充分に洗滌した後、2bar程度の圧力の窒素ガンを用いて乾燥させた。
C.得られた結果
上述の実験プロトコルを適用することによって、厚みが5nmの連続したコンフォーマルな銅層が得られた(このことは走査電子顕微鏡により確認した)。このように得られた銅シード層を当業者に周知の「4端子」測定法用装置を用いて測定したところ、シート抵抗は72Ω/□であった。
実施例2:
2,2’−ビピリジン、イミダゾール及びチオジグリコール酸を主体とした本発明の組成物を用いて、幅55nm、深さ202nmのトレンチをルテニウムバリア層上において直接銅で充填した。
A.材料及び機器
基板:
本実施例で使用した基板は実施例1と同じであった。
電気めっき溶液:
本実施例で使用した電気めっき溶液は実施例1と同じであった。
上記溶液には特定の高分子量ポリマーなどの抑制剤分子は添加しなかった。
機器:
本実施例で使用した機器は実施例1と同じであった。
B.実験プロトコル
本実施例で用いた電気めっき方法は、以下の連続した各工程を含む。
工程1:「非通電投入」
電気めっき溶液を槽内に注ぎ込んだ。
各電極を配置し、分極させずに電気めっき溶液と接触させた。その後、分極させた。
工程2:銅皮膜の形成
電流を5mA(すなわち0.63mA/cm)〜15mA(すなわち1.88mA/cm)の範囲内、例えば7.5mA(すなわち0.94mA/cm)として定電流モードでカソードを分極させた。
トレンチを完全に充填するためには、この工程の持続時間は概ね1分〜10分であった。
本実施例においては、幅55nm、深さ202nmのトレンチを完全に充填するために、電気めっき工程の持続時間は3分であった。
工程3:「通電取出」
カソードを分極させたまま電気めっき浴から引き抜いた。次に、カソードの接続を断ち、18.2MΩの脱イオン水で充分に洗滌した後、2bar程度の圧力の窒素ガンを用いて乾燥させた。
C.得られた結果
上述の実験プロトコルを適用することによって、幅55nm、深さ202nmのトレンチが完全に充填された。このように充填されたトレンチには孔(ボイド)がなく、トレンチの最適なボトムアップ充填がなされたことが示された。
驚くべきことに、文献に記載されているように抑制剤を添加することなく、幅55nmの非常に微細なトレンチにおいて最適なボトムアップ充填が達成された。
実施例3:
2,2’−ビピリジン、イミダゾール及びチオジグリコール酸を主体とした本発明の組成物を用いて、幅140nm、深さ380nmのトレンチを20nmのPVD銅層で被覆されたTiN/Tiバリア層上において銅で充填した。
A.材料及び機器
基板:
本実施例で使用した基板は、幅140nm、深さ380nmのトレンチを有する構造化されたシリコン酸化物層で被覆された長さ4cm、幅4cmのシリコン片からなり、該シリコン酸化物層自体は、反応性スパッタリングにより堆積させた厚み15nmのTiN/Ti二重層及び20nmの銅層で被覆されている。銅層の抵抗率は2.5Ω/□であった。
電気めっき溶液:
本実施例で使用した電気めっき溶液は実施例1と同じであった。
機器:
本実施例で使用した機器は実施例1と同じであった。
B.実験プロトコル
本実施例で用いた電気めっき方法は、以下の連続した各工程を含む。
工程1:「非通電投入」
電気めっき溶液を槽内に注ぎ込んだ。
各電極を配置し、分極させずに電気めっき溶液と接触させた。その後、分極させた。
工程2:銅皮膜の形成
電流を5mA(すなわち0.63mA/cm)〜15mA(すなわち1.88mA/cm)の範囲内、例えば10mA(すなわち1.25mA/cm)として定電流モードでカソードを分極させた。
トレンチを完全に充填するためには、この工程の持続時間は概ね1分〜10分であった。
本実施例においては、幅140nm、深さ380nmのトレンチを完全に充填するために、電気めっき工程の持続時間は9分であった。
工程3:「通電取出」
カソードを分極させたまま電気めっき浴から引き抜いた。次に、カソードの接続を断ち、18.2MΩの脱イオン水で充分に洗滌した後、2bar程度の圧力の窒素ガンを用いて乾燥させた。
得られた結果
上述の実験プロトコルを適用することによって、幅140nm、深さ380nmのトレンチが完全に充填された。このように充填されたトレンチには穴(ボイド)がなく、トレンチの最適なボトムアップ充填がなされたことが示された。トレンチの最適な充填が達成されたことは、図1の顕微鏡写真に示されるように、トレンチの頂部で銅が突出形成されていることにより実証された。
比較例4:
2,2’−ビピリジン、イミダゾール及びビス(3−スルホプロピル)ジスルフィド(SPS)を主体とした組成物を用いて、幅140nm、深さ380nmのトレンチをPVD銅層で被覆されたTiN/Tiバリア層上において銅で充填した。
A.材料及び機器
基板:
本比較例で使用した基板は実施例3と同じであった。
電気めっき溶液:
本比較例で使用した電気めっき溶液は、CuSO・(HO)、2,2’−ビピリジン、イミダゾール及びビス(3−スルホプロピル)ジスルフィド(SPS)を含有する水溶液であった。
この溶液中、2,2’−ビピリジンの濃度は4.5mM、イミダゾールの濃度は13.5mMであった。CuSO・(HO)の濃度は1.14g/L(4.5mMに相当)であった。SPSの濃度は5〜200ppmの間で変動させることができ、例えば14ppmとすることができた。溶液のpHは7.8〜8.2であった。
機器:
本比較例で使用した機器は実施例1と同じであった。
B.実験プロトコル
本比較例で用いた電気めっき方法は、以下の連続した各工程を含む。
工程1:「非通電投入」
電気めっき溶液を槽内に注ぎ込んだ。
各電極を配置し、分極させずに電気めっき溶液と接触させた。その後、分極させた。
工程2:銅皮膜の形成
電流を5mA(すなわち0.44mA/cm)〜15mA(すなわち1.3mA/cm)の範囲内、例えば10mA(すなわち1.25mA/cm)として定電流モードでカソードを分極させた。
トレンチを完全に充填するためには、この工程の持続時間は概ね1分〜10分であった。
本比較例においては、幅140nm、深さ380nmのトレンチを完全に充填するために、電気めっき工程の持続時間は9分であった。
工程3:「通電取出」
カソードを分極させたまま電気めっき浴から引き抜いた。次に、カソードの接続を断ち、10MΩの脱イオン水で充分に洗滌した後、2bar程度の圧力の窒素ガンを用いて乾燥させた。
得られた結果
上述の実験プロトコルを適用すると、トレンチ内で銅の不均一な成長が観察された。得られた銅の形態は非常に悪いこと(不均一な形状の非常に小さな粒子)が分かり、これはSPSが本発明に係る溶液の配合及びpHと適合しないことを示している。図2は本比較例の電気めっき溶液を用いた場合の粗悪な充填を示す。
実施例5:
2,2’−ビピリジン、イミダゾール及びチオジグリコール酸を主体とした本発明の組成物を用いて、幅55nm、深さ165nmのトレンチを10nmPVD銅層で被覆されたTiN/Tiバリア層上において銅で充填した。
A.材料及び機器
基板:
本実施例で使用した基板は、幅55nm、深さ165nmのトレンチを有する構造化されたシリコン酸化物層で被覆された長さ4cm、幅4cmのシリコン片からなり、該シリコン酸化物層自体は、反応性スパッタリングにより堆積させた厚み10nmのTiN/Ti二重層及び10nmの銅層で被覆されている。銅層の抵抗率は8Ω/□であった。
電気めっき溶液:
本実施例で使用した電気めっき溶液は実施例1と同じであった。
機器:
本実施例で使用した機器は実施例1と同じであった。
B.実験プロトコル
本実施例で用いた電気めっきプロトコルは、以下の連続した各工程を含む。
工程1:「非通電投入」
電気めっき溶液を槽内に注ぎ込んだ。
各電極を配置し、分極させずに電気めっき溶液と接触させた。その後、分極させた。
工程2:銅皮膜の形成
カソードパルスの周波数が非常に高くなる、すなわち0.1〜50kHz、例えば10kHzとなるように定電流パルスモードでカソードを分極させた。使用した電流範囲は、5mA(1.88mA/cm)〜60mA(7.52mA/cm)、例えば35mA(4.38mA/cm)であった。周波数が0.1〜50kHz、例えば5kHzの休止時間(電流を流さない)によって各カソードパルスを隔てた。
トレンチを完全に充填するためには、この工程の持続時間は概ね30秒〜10分であった。
幅55nm、深さ165nmのトレンチを完全に充填するために、電気めっき工程の持続時間は4分であった。
工程3:「通電取出」
カソードを分極させたまま電気めっき浴から引き抜いた。次に、カソードの接続を断ち、18.2MΩの脱イオン水で充分に洗滌した後、2bar程度の圧力の窒素ガンを用いて乾燥させた。
得られた結果
上述の実験プロトコルを適用することによって、幅55nm、深さ165nmのトレンチが完全に充填された。このように充填されたトレンチには孔(ボイド)がなく、トレンチの最適なボトムアップ充填がなされたことが示された。
比較例6:
2,2’−ビピリジン、ピリジン及びチオジグリコール酸の組成物を用いて、幅55nm、深さ202nmのトレンチをルテニウムバリア層上において銅で充填した。
A.材料及び機器
基板:
本比較例で使用した基板は実施例1と同じであった。
電気めっき溶液:
本比較例で使用した電気めっき溶液は、イミダゾールの代わりにピリジンを同濃度、すなわち13.5mMで使用した以外は実施例1と同じであった。溶液のpHは5.8〜6.0であった。
機器:
本比較例で使用した機器は実施例1と同じであった。
B.実験プロトコル
本比較例で用いた電気めっき方法は、以下の連続した各工程を含む。
工程1:「非通電投入」
電気めっき溶液を槽内に注ぎ込んだ。
各電極を配置し、分極させずに電気めっき溶液と接触させた。その後、分極させた。
工程2:銅皮膜の形成
電流を5mA(すなわち0.63mA/cm)〜15mA(すなわち1.88mA/cm)の範囲内、例えば14.4mA(すなわち1.80mA/cm)として定電流モードでカソードを分極させた。
トレンチを完全に充填するためには、この工程の持続時間は概ね1分〜10分であった。
本比較例においては、幅55nm、深さ202nmのトレンチを完全に充填するために、電気めっき工程の持続時間は1分35秒であった。
工程3:「通電取出」
カソードを分極させたまま電気めっき浴から引き抜いた。次に、カソードの接続を断ち、18.2MΩの脱イオン水で充分に洗滌した後、2barの圧力の窒素ガンを用いて乾燥させた。
得られた結果
上述の実験プロトコルを適用することによって、幅55nm、深さ202nmのトレンチが充填されたが、トレンチの側壁には小さな孔(「側壁ボイド」)があった。また、このように電気めっきした銅の表面をより詳しく調べたところ、実施例2で述べたイミダゾール含有電気めっき溶液を用いた場合と比べて粗さが大きく、このことはイミダゾールに対してピリジンの存在下では銅の核形成が悪いことを示している。この結果は、核生成密度が重大なパラメータであると分かっているより微細なトレンチにおいていっそう望ましくないといえる。したがって、イミダゾール含有電気めっき溶液が好ましい。

Claims (19)

  1. 銅拡散バリア層上に銅を電気めっきするための電解液であって、銅イオン源と、溶媒と、抑制剤及び促進剤の組み合わせとを含有し、前記抑制剤はビピリジン及びイミダゾールの組み合わせを含み、前記促進剤はチオジグリコール酸である
    ことを特徴とする電解液。
  2. pHが6.7超、好ましくは7.5〜8.5、より好ましくは約8である
    ことを特徴とする請求項1に記載の電解液。
  3. 前記銅イオンは、硫酸銅、塩化銅、硝酸銅及び酢酸銅から選択される化合物に由来する
    ことを特徴とする請求項1又は2に記載の電解液。
  4. 塩素イオンの含有量が50ppm未満であり、好ましくは塩素イオンを含有しない
    ことを特徴とする請求項1〜3のいずれか1項に記載の電解液。
  5. 前記ビピリジンは2,2’−ビピリジンの形態である
    ことを特徴とする請求項1〜4のいずれか1項に記載の電解液。
  6. さらにレベリング剤及び/又は光沢剤、例えばポリピリジンなどを含有する
    ことを特徴とする請求項1〜5のいずれか1項に記載の電解液。
  7. 銅イオンの濃度が0.4〜40mMであり、ビピリジンの濃度が0.4〜40mMであり、イミダゾールの濃度が1.2〜120mMであり、チオジグリコール酸の濃度が1〜500mg/Lである
    ことを特徴とする請求項1〜6のいずれか1項に記載の電解液。
  8. 前記溶媒は主に水を含む
    ことを特徴とする請求項1〜7のいずれか1項に記載の電解液。
  9. 銅拡散バリア層上に銅を電気めっきする方法であって、
    前記銅拡散バリア層は銅シード層で被覆されていてもよく、
    前記バリア層は半導体基板の1つの表面を被覆しており、
    前記基板の表面は、平坦部と、幅が200nm未満の1本以上のトレンチのセットとを有しており、
    前記方法は、
    請求項1〜8のいずれか1項に記載の電解液と前記バリア層を接触させる工程と、
    前記バリア層又は前記銅シード層上に銅を電気めっきすることが可能な電位で前記バリア層の表面を分極させて、前記バリア層上に銅堆積物を形成する工程
    を含むことを特徴とする方法。
  10. 前記分極工程を行って、前記バリア層上に銅シード層を形成する
    ことを特徴とする請求項9に記載の方法。
  11. 前記分極工程を行って、前記トレンチの容積を銅で完全に充填する
    ことを特徴とする請求項9に記載の方法。
  12. 前記バリア層は、コバルト(Co)、ルテニウム(Ru)、タンタル(Ta)、チタン(Ti)、窒化タンタル(TaN)、窒化チタン(TiN)、タングステン(W)、チタンタングステン(TiW)及び炭窒化タングステン(WCN)から選択される少なくとも1つの材料を含む
    ことを特徴とする請求項9〜11のいずれか1項に記載の方法。
  13. 前記空洞を充填する間、前記基板を回転速度20〜600rpm、好ましくは回転速度30〜240rpmで回転させる
    ことを特徴とする請求項9〜12のいずれか1項に記載の方法。
  14. 前記トレンチはアスペクト比が2/1超、好ましくは3/1超である
    ことを特徴とする請求項9〜13のいずれか1項に記載の方法。
  15. 前記表面の分極は、0.2mA/cm〜50mA/cm、好ましくは0.5mA/cm〜5mA/cmの範囲内の単位面積当たりの電流を印加することによって直流モードで行い、分極時間は5秒以上、好ましくは10秒〜10分である
    ことを特徴とする請求項9〜14のいずれか1項に記載の方法。
  16. 前記表面の分極は、分極期間の周波数が0.1kHz〜50kHz、例えば5kHz〜15kHzとなるように定電流−パルスモードで行う
    ことを特徴とする請求項9〜14のいずれか1項に記載の方法。
  17. 周波数が0.1kHz〜50kHz、例えば1kHz〜10kHzのゼロ電流の休止時間によって各分極期間を隔てる
    ことを特徴とする請求項16に記載の方法。
  18. 前記分極期間の周波数は約10kHzであり、前記休止時間の周波数は約5kHzである
    ことを特徴とする請求項17に記載の方法。
  19. 前記表面の分極は、最大強度が0.01〜10mA/cmの電流を用いて行う
    ことを特徴とする請求項16〜18のいずれか1項に記載の方法。
JP2015532481A 2012-09-24 2013-08-28 電解液及びバリア層上に銅を電気めっきする方法 Active JP6218837B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1258925 2012-09-24
FR1258925A FR2995912B1 (fr) 2012-09-24 2012-09-24 Electrolyte et procede d'electrodeposition de cuivre sur une couche barriere
PCT/FR2013/051987 WO2014044942A1 (fr) 2012-09-24 2013-08-28 Electrolyte et procédé d'électrodéposition de cuivre sur une couche barrière

Publications (2)

Publication Number Publication Date
JP2015533946A true JP2015533946A (ja) 2015-11-26
JP6218837B2 JP6218837B2 (ja) 2017-10-25

Family

ID=47137948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015532481A Active JP6218837B2 (ja) 2012-09-24 2013-08-28 電解液及びバリア層上に銅を電気めっきする方法

Country Status (11)

Country Link
US (1) US10472726B2 (ja)
EP (1) EP2898121B8 (ja)
JP (1) JP6218837B2 (ja)
KR (1) KR102206291B1 (ja)
CN (1) CN104685107B (ja)
CA (1) CA2885231A1 (ja)
FR (1) FR2995912B1 (ja)
IL (1) IL237731B (ja)
SG (1) SG11201502044VA (ja)
TW (1) TWI592522B (ja)
WO (1) WO2014044942A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020503459A (ja) * 2016-12-29 2020-01-30 アヴニ 銅電着溶液及び高アスペクト比パターンのためのプロセス
WO2023080250A1 (ja) * 2021-11-08 2023-05-11 三菱マテリアル株式会社 酸性電解銅めっき液、プリフォーム層の形成方法、接合用シートの製造方法、接合用基板の製造方法及び接合体の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575028B2 (en) 2011-04-15 2013-11-05 Novellus Systems, Inc. Method and apparatus for filling interconnect structures
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US20150299886A1 (en) * 2014-04-18 2015-10-22 Lam Research Corporation Method and apparatus for preparing a substrate with a semi-noble metal layer
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
JP6585434B2 (ja) * 2014-10-06 2019-10-02 株式会社荏原製作所 めっき方法
US9472377B2 (en) 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05230687A (ja) * 1992-02-19 1993-09-07 Ishihara Chem Co Ltd 電気銅めっき液
JP2000129490A (ja) * 1998-10-21 2000-05-09 Ebara Corp 電解めっき方法及び電解めっき装置
JP2000299321A (ja) * 1998-12-22 2000-10-24 Lucent Technol Inc 集積回路の銅による金属化方法
JP2001152387A (ja) * 1999-09-16 2001-06-05 Ishihara Chem Co Ltd ボイドフリー銅メッキ方法
JP2007016264A (ja) * 2005-07-06 2007-01-25 Adeka Corp 新規化合物、該化合物からなる電解銅メッキ用添加剤、該添加剤を含有する電解銅メッキ浴、該メッキ浴を使用する電解銅メッキ方法
JP2007517140A (ja) * 2003-12-22 2007-06-28 エントン インコーポレイテッド 微小電子機器における銅の電着
JP2009509044A (ja) * 2005-09-20 2009-03-05 アルスィメール 基材表面を金属でコーティングするための電気めっき用組成物
JP2009527912A (ja) * 2006-02-21 2009-07-30 アルスィメール 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
JP2010031300A (ja) * 2008-07-22 2010-02-12 Rohm & Haas Electronic Materials Llc パラジウムおよびパラジウム合金の高速めっき方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3617451A (en) * 1969-06-10 1971-11-02 Macdermid Inc Thiosulfate copper plating
JPH01219187A (ja) * 1988-02-25 1989-09-01 Ishihara Chem Co Ltd 電気銅めっき液
JPH0776795A (ja) * 1993-09-09 1995-03-20 Sumitomo Metal Ind Ltd 着色表面処理鋼板とその製造方法
KR100767943B1 (ko) * 2003-10-17 2007-10-17 닛코킨조쿠 가부시키가이샤 무전해 구리도금액 및 무전해 구리도금방법
US20060243599A1 (en) * 2005-04-28 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Electroplating additive for improved reliability
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
JP5442188B2 (ja) * 2007-08-10 2014-03-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 銅めっき液組成物
FR2930785B1 (fr) 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
KR20130108978A (ko) * 2010-06-11 2013-10-07 알쉬메 구리 도금 조성물 및 이 조성물을 사용한 반도체 기판에서 공동을 충진하기 위한 공정

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05230687A (ja) * 1992-02-19 1993-09-07 Ishihara Chem Co Ltd 電気銅めっき液
JP2000129490A (ja) * 1998-10-21 2000-05-09 Ebara Corp 電解めっき方法及び電解めっき装置
JP2000299321A (ja) * 1998-12-22 2000-10-24 Lucent Technol Inc 集積回路の銅による金属化方法
JP2001152387A (ja) * 1999-09-16 2001-06-05 Ishihara Chem Co Ltd ボイドフリー銅メッキ方法
JP2007517140A (ja) * 2003-12-22 2007-06-28 エントン インコーポレイテッド 微小電子機器における銅の電着
JP2007016264A (ja) * 2005-07-06 2007-01-25 Adeka Corp 新規化合物、該化合物からなる電解銅メッキ用添加剤、該添加剤を含有する電解銅メッキ浴、該メッキ浴を使用する電解銅メッキ方法
JP2009509044A (ja) * 2005-09-20 2009-03-05 アルスィメール 基材表面を金属でコーティングするための電気めっき用組成物
US20090183993A1 (en) * 2005-09-20 2009-07-23 Alchimer Electroplating Composition for Coating a Substrate Surface with a Metal
JP2009527912A (ja) * 2006-02-21 2009-07-30 アルスィメール 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
JP2010031300A (ja) * 2008-07-22 2010-02-12 Rohm & Haas Electronic Materials Llc パラジウムおよびパラジウム合金の高速めっき方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020503459A (ja) * 2016-12-29 2020-01-30 アヴニ 銅電着溶液及び高アスペクト比パターンのためのプロセス
JP7138108B2 (ja) 2016-12-29 2022-09-15 アヴニ 銅電着溶液及び高アスペクト比パターンのためのプロセス
WO2023080250A1 (ja) * 2021-11-08 2023-05-11 三菱マテリアル株式会社 酸性電解銅めっき液、プリフォーム層の形成方法、接合用シートの製造方法、接合用基板の製造方法及び接合体の製造方法

Also Published As

Publication number Publication date
US10472726B2 (en) 2019-11-12
US20150218724A1 (en) 2015-08-06
CA2885231A1 (fr) 2014-03-27
SG11201502044VA (en) 2015-05-28
EP2898121A1 (fr) 2015-07-29
EP2898121B1 (fr) 2016-08-03
KR20150056655A (ko) 2015-05-26
IL237731B (en) 2018-04-30
KR102206291B1 (ko) 2021-01-22
WO2014044942A1 (fr) 2014-03-27
CN104685107B (zh) 2017-05-03
FR2995912A1 (fr) 2014-03-28
CN104685107A (zh) 2015-06-03
TW201418528A (zh) 2014-05-16
JP6218837B2 (ja) 2017-10-25
FR2995912B1 (fr) 2014-10-10
EP2898121B8 (fr) 2016-09-14
TWI592522B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
JP6218837B2 (ja) 電解液及びバリア層上に銅を電気めっきする方法
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
TWI418667B (zh) 用於以金屬塗覆基材表面之電鍍組合物
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
TWI434963B (zh) 藉由電鍍用金屬塗覆基材表面之方法
JP7138108B2 (ja) 銅電着溶液及び高アスペクト比パターンのためのプロセス
TWI804593B (zh) 電鍍鈷之方法
WO2011018478A1 (en) Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
JP7244533B2 (ja) コバルト電着プロセス
TWI813172B (zh) 用於鈷電沉積之電解液及方法
TWI314592B (en) Copper plating of semiconductor devices using intermediate immersion step
TW202403116A (zh) 包含用於由下而上之銅電鍍的加速劑之電解質
TW201804022A (zh) 利用四甲銨之銅電鍍方法
Kim et al. Electroless deposition of Cu and Ag for ULSI interconnect fabrication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170926

R150 Certificate of patent or registration of utility model

Ref document number: 6218837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250