KR100808796B1 - 전해 도금 방법 - Google Patents

전해 도금 방법 Download PDF

Info

Publication number
KR100808796B1
KR100808796B1 KR1020060097750A KR20060097750A KR100808796B1 KR 100808796 B1 KR100808796 B1 KR 100808796B1 KR 1020060097750 A KR1020060097750 A KR 1020060097750A KR 20060097750 A KR20060097750 A KR 20060097750A KR 100808796 B1 KR100808796 B1 KR 100808796B1
Authority
KR
South Korea
Prior art keywords
barrier metal
metal layer
copper
pattern
basic compound
Prior art date
Application number
KR1020060097750A
Other languages
English (en)
Inventor
김상철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060097750A priority Critical patent/KR100808796B1/ko
Priority to US11/863,488 priority patent/US20080083625A1/en
Application granted granted Critical
Publication of KR100808796B1 publication Critical patent/KR100808796B1/ko

Links

Images

Classifications

    • H01L21/208—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C23C28/3455—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer with a refractory ceramic layer, e.g. refractory metal oxide, ZrO2, rare earth oxides or a thermal barrier system comprising at least one refractory oxide layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 전해도금방법에 관한 것으로서,
반도체 기판 상에 패턴을 형성하는 단계, 상기 패턴에 장벽 금속층을 형성하는 단계, 염기성 화합물로 상기 장벽 금속층 위에 형성된 산화막을 제거하는 단계, 및, 산화막이 제거된 상기 장벽 금속층 위에 구리 이온을 증착하여 구리 배선을 형성하는 단계를 포함하여 구성되어,
장벽 금속층에 씨드 구리없이 직접 구리를 형성시킴으로써 미세한 패턴에서의 구리의 갭필 능력이 향상되고, 씨드 구리 공정을 생략함으로써 제조 원가가 절감되며, 씨드 구리 공정시 발생하는 돌출(overhang)을 원천 봉쇄함으로써 웨이퍼의 수율이 향상되는 효과가 있다.

Description

전해 도금 방법 {The Method of Electrolysis plating}
도 1 및 도 2는 종래의 구리 배선 형성을 위한 전해도금방법에서 발생한 문제점을 도시한 도,
도 3은 본 발명에 따른 구리 배선 형성을 위한 전해도금방법을 도시한 순서도,
도 4는 장벽 금속층 위에 산화막층이 형성된 것을 도시한 도이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 반도체 기판 20 : 장벽 금속층
30 : 씨드 구리 40 : 구리 배선
50 : 산화막층
A : 돌출 H : 갭필 불량
본 발명은 전해 도금 방법에 관한 것이다.
소자의 테크놀로지 노드(Technology node)가 발전할수록 더욱 미세한 패턴을 형성하기 위해 새로운 공정이 등장하거나 기존의 공정을 최적화하는 공정 개발이 요구된다.
미세한 패턴에 물질 혹은 절연 물질을 채워 넣는 공정(이하, '갭필(gapfill)' 이라 함)은 패턴의 형상에 매우 민감하게 반응한다. 여기서 패턴의 형상은 패턴의 넓이 혹은 폭, 깊이, 벽면의 기울기 등으로 정의된다.
특히, 폭(width)은 테크놀로지 노드를 대표하는 값으로써 수백 나노의 크기에서 수십 나노의 크기로 적극적인 변화가 일어나고 있다.
패턴의 크기가 작아짐에 따라 장벽 금속(barrier metal)과 씨드 구리(seed Cu)의 두께도 작아져야 한다.
도 1에 도시된 바와 같이, PVD(Physical Vapour Deposition)법으로 증착되는 씨드 구리(30)의 경우, 일정한 수준 이상으로 증착해야 하지만, 물리적인 한계로 인해 돌출(overhang)(A)이 발생한다. 이 돌출(A)은 이 후의 공정인 전해도금법에 의한 구리 증착시 도 2에 도시된 바와 같은 갭필 불량(H)을 야기한다.
따라서, 씨드 구리를 증착하지 않고 장벽 금속 위에 직접 구리를 증착하는 공정의 개발이 요구된다.
하지만 장벽 금속층인 티타늄(Ti), 티타늄 나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨 나이트라이드(TaN), 텅스텐(W) 대기 상태에서 쉽게 산화되어 산화막을 조성한다. 이러한 산화막은 장벽 금속의 저항을 높여 전해도금법에 의한 구리 증착시 전류의 흐름을 방해하고, 구리와 장벽 금속의 접착도 불량하게 만드는 문제점이 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 개선하기 위한 것으로서, 장벽 금속층에 씨드 구리없이 직접 구리를 형성시킴으로써 미세한 패턴에서의 구리의 갭필 능력을 향상시킨 전해도금방법을 제공하는 데 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명에 따른 전해도금방법은,
반도체 기판 상에 패턴을 형성하는 단계,
상기 패턴에 장벽 금속층을 형성하는 단계,
염기성화합물로 상기 장벽 금속층 위에 형성된 산화막을 제거하는 단계, 및,
산화막이 제거된 상기 장벽 금속층 위에 구리 이온을 증착하여 구리 배선을 형성하는 단계를 포함하여 이루어진다.
또한, 상기 장벽 금속층은 티타늄(Ti), 티타늄 나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨 나이트라이드(TaN), 텅스텐(W) 중 어느 하나로 형성되는 것을 특징으로 한다.
또한, 상기 염기성 화합물은 수산화기(-OH)를 포함하는 화합물인 것을 특징으로 한다.
또한, 상기 염기성 화합물은 KOH, Ca(OH)2, NaOH, Mg(OH)2 중 어느 하나인 것을 특징으로 한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
도 3은 본 발명에 따른 구리 배선 형성을 위한 전해도금방법을 도시한 순서도, 도 4는 장벽 금속층 위에 산화막층이 형성된 것을 도시한 도이다.
우선, 전처리로 세정 및 건조 과정이 수행된 웨이퍼 상에 헥사메틸디실레이젠(Hexamethyldisilazane)으로 표면 처리하여 웨이퍼의 밀착성을 향상시킨 후, 포토레지스트를 도포한다.
스텝퍼(stepper)와 같은 노광 장비를 사용하여 상기 포토레지스트 상에 포토레지스트 패턴을 축소투영 노광시킨 후, 현상(developing)하여 포토레지스트 패턴 을 형성한다.
그 다음, 상기 포토레지스트 패턴을 식각 마스크로 하여 에칭 등의 방법으로 식각 공정을 수행하여 반도체 기판(10) 상에 구리 배선이 채워지기 위한 패턴을 형성한다.(S1)
그 다음, 이온/불순물/열 등의 확산을 방지하기 위한 장벽 금속층(20)을 형성한다.(S2) 이 때, 상기 장벽 금속층은 주로 PVD(Physical Vapour Deposition) 방식을 적용한다. 장벽 금속층의 재료로는 티타늄(Ti), 티타늄 나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨 나이트라이드(TaN), 텅스텐(W) 등을 사용될 수 있으나, 이에 한정되지 않고, 구리의 확산을 효과적으로 차단할 수 있으면서, 구리와의 접착성이 우수한 모든 물질이 가능하다. 그러나, 상기 장벽 금속층은 대기 중에 노출되면 쉽게 산화된다.
따라서, 그 다음, 상기 장벽 금속층 위에 형성된 산화막층(50)을 제거하는 과정을 수행한다.(S3)
상기 산화막층의 제거는 기존의 전해도금장치의 세정 챔버(cleaning chamber)에서 분사기를 사용하여 간단히 수행될 수 있다. 이 때, 염기성 화합물을 사용하여 장벽 금속층 위의 산화막층을 제거한다. 상기 염기성 화합물은 수산화기(-OH)를 포함하는 화합물인 것이 바람직하며, 더욱 상세하게는, KOH, Ca(OH)2, NaOH, Mg(OH)2 등의 화합물을 사용하는 것이 보다 바람직하다.
반도체 기판 상의 패턴에 탄탈륨(Ta) 또는 탄탈륨 나이트라이드(TaN)로 장벽 금속층을 형성하면, 대기 상태에서 곧바로 Ta2O5 산화막이 형성되며, 이러한 산화막은 전해도금장치의 세정 챔버에서 분사기를 통해 KOH 수용액이 분사되면 화학적으로 제거된다.
예를 들면, 탄탈륨으로 장벽 금속층을 형성한 경우, 약 6시간 경과한 후, 약 1M의 KOH 수용액으로 0.5초 내지 1.5초 동안 분사하면 탄탈륨이 산화되어 생긴 Ta2O5는 약 90 내지 100% 제거할 수 있게 된다.
그 다음, 산화막이 제거된 상기 장벽 금속층 위에 구리 이온을 증착하여 구리 배선을 형성한다.(S4)
상기 구리 배선은 전해액이 담긴 전해조 속에 구리 전극을 양극으로 하고 웨이퍼를 음극으로 하여 양극과 음극에 전원을 가하면 구리 전극에서 구리 이온이 방출되어 웨이퍼의 패턴과 표면 상에 구리 이온이 증착되게 함으로써, 구리 배선이 형성된다.
상기와 같은 본 발명의 전해도금방법에 의하면 씨드 구리를 형성하는 단계를 생략함으로써, 종래의 전해도금방법인 문제점인, 장벽금속층 위에 씨드 구리(seed Cu)를 형성함으로 인해 발생하는 돌출(overhang)(도 1의 A)의 문제점은 해결된다.
또한, 씨드 구리를 형성하지 않고 전해도금하는 경우의 문제점이었던 장벽 금속층 위에 생기는 산화막은 본 발명의 염기성 화합물을 사용하여 제거함으로써 해결된다.
그리고, 본 발명의 전해도금방법은 씨드 구리 공정을 생략함으로써 제조 원가가 절감되는 효과와 갭필 불량의 발생을 방지할 수 있어서 웨이퍼의 수율이 극대화되는 이점이 있다.
이상과 같이 본 발명에 따른 전해도금방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 구성으로 이루어진 본 발명에 따른 전해도금방법에 의하면,
장벽 금속층에 씨드 구리없이 직접 구리를 형성시킴으로써 미세한 패턴에서의 구리의 갭필 능력이 향상되고, 씨드 구리 공정을 생략함으로써 제조 원가가 절감되며, 씨드 구리 공정시 발생하는 돌출(overhang)을 원천 봉쇄함으로써 웨이퍼의 수율이 향상되는 효과가 있다.

Claims (4)

  1. 반도체 기판 상에 패턴을 형성하는 단계;
    상기 패턴에 장벽 금속층을 형성하는 단계;
    염기성 화합물을 상기 장벽 금속층으로 분사하여, 상기 장벽 금속층 위에 형성된 산화막을 제거하는 단계; 및,
    산화막이 제거된 상기 장벽 금속층 위에 구리 이온을 증착하여 구리 배선을 형성하는 단계를 포함하여 이루어진 전해도금방법.
  2. 제 1 항에 있어서,
    상기 장벽 금속층은 티타늄(Ti), 티타늄 나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨 나이트라이드(TaN), 텅스텐(W) 중 어느 하나로 형성되는 전해도금방법.
  3. 제 1 항에 있어서,
    상기 염기성 화합물은 수산화기(-OH)를 포함하는 화합물인 전해도금방법.
  4. 제 1 항에 있어서,
    상기 염기성 화합물은 KOH, Ca(OH)2, NaOH, Mg(OH)2 중 어느 하나인 전해도금방법.
KR1020060097750A 2006-10-09 2006-10-09 전해 도금 방법 KR100808796B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060097750A KR100808796B1 (ko) 2006-10-09 2006-10-09 전해 도금 방법
US11/863,488 US20080083625A1 (en) 2006-10-09 2007-09-28 Method for Manufacturing Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097750A KR100808796B1 (ko) 2006-10-09 2006-10-09 전해 도금 방법

Publications (1)

Publication Number Publication Date
KR100808796B1 true KR100808796B1 (ko) 2008-03-03

Family

ID=39274183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097750A KR100808796B1 (ko) 2006-10-09 2006-10-09 전해 도금 방법

Country Status (2)

Country Link
US (1) US20080083625A1 (ko)
KR (1) KR100808796B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027445A (ko) * 2001-09-28 2003-04-07 학교법인 성균관대학 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법
JP2004200191A (ja) 2002-12-16 2004-07-15 Sony Corp 半導体装置の製造方法および半導体製造装置
JP2004304021A (ja) 2003-03-31 2004-10-28 Ebara Corp 半導体装置の製造方法及び製造装置
KR20050028524A (ko) * 2003-09-18 2005-03-23 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258220B1 (en) * 1998-11-30 2001-07-10 Applied Materials, Inc. Electro-chemical deposition system
WO2003060959A2 (en) * 2002-01-10 2003-07-24 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US7341946B2 (en) * 2003-11-10 2008-03-11 Novellus Systems, Inc. Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027445A (ko) * 2001-09-28 2003-04-07 학교법인 성균관대학 무전해도금방식을 이용한 반도체 소자의 구리배선형성방법
JP2004200191A (ja) 2002-12-16 2004-07-15 Sony Corp 半導体装置の製造方法および半導体製造装置
JP2004304021A (ja) 2003-03-31 2004-10-28 Ebara Corp 半導体装置の製造方法及び製造装置
KR20050028524A (ko) * 2003-09-18 2005-03-23 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
US20080083625A1 (en) 2008-04-10

Similar Documents

Publication Publication Date Title
US7341946B2 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US20030116439A1 (en) Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
US7405157B1 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US8012875B2 (en) Method and apparatus for workpiece surface modification for selective material deposition
PH12015500543B1 (en) Method for metallization of solar cell substrates
US8058164B2 (en) Methods of fabricating electronic devices using direct copper plating
US7374584B2 (en) Interconnects forming method and interconnects forming apparatus
US7879218B1 (en) Deposit morphology of electroplated copper
JP2001237311A (ja) 半導体素子の配線形成方法
EP1351289A1 (en) Method and apparatus for forming fine circuit interconnects
US20060188659A1 (en) Cobalt self-initiated electroless via fill for stacked memory cells
JP2013077619A (ja) 半導体装置の製造方法
TW201631207A (zh) 利用硬遮罩結構之溝槽圖樣濕式化學銅金屬填充
KR100808796B1 (ko) 전해 도금 방법
US20030024431A1 (en) Electroless plating solution and method of forming wiring with the same
KR100647996B1 (ko) 전도성 구조체 및 반도체 디바이스의 제조 방법
JP3741682B2 (ja) メッキ方法、メッキ装置及び電子デバイスの製造方法
JP2008085175A (ja) 半導体装置の製造方法、半導体装置、基板処理システム、プログラム及び記憶媒体。
JP2007227819A (ja) 電子部品の製造方法
JP2004273790A (ja) 半導体装置の製造方法
KR100818396B1 (ko) 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법
JP2009030167A (ja) 基板処理方法及び基板処理装置
JP2004200191A (ja) 半導体装置の製造方法および半導体製造装置
US11854829B2 (en) Method for structuring a substrate
KR102301933B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee