JP3741682B2 - メッキ方法、メッキ装置及び電子デバイスの製造方法 - Google Patents

メッキ方法、メッキ装置及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP3741682B2
JP3741682B2 JP2002350815A JP2002350815A JP3741682B2 JP 3741682 B2 JP3741682 B2 JP 3741682B2 JP 2002350815 A JP2002350815 A JP 2002350815A JP 2002350815 A JP2002350815 A JP 2002350815A JP 3741682 B2 JP3741682 B2 JP 3741682B2
Authority
JP
Japan
Prior art keywords
plating
substrate
plating solution
seal portion
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002350815A
Other languages
English (en)
Other versions
JP2004183042A (ja
Inventor
秀司 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002350815A priority Critical patent/JP3741682B2/ja
Publication of JP2004183042A publication Critical patent/JP2004183042A/ja
Application granted granted Critical
Publication of JP3741682B2 publication Critical patent/JP3741682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子デバイスの製造方法に関し、特に、電解メッキ法を用いて微細な配線パターンを形成する方法に関するものである。
【0002】
【従来の技術】
近年、LSIの配線材料として、アルミニウムに代えて、低抵抗であると共に高エレクトロマイグレーション(EM)耐性を有する銅(Cu)が使われ始めている。また、銅膜の形成方法としては、溝又はホールの埋め込み性能に優れた電解メッキ法が採用されている(例えば特許文献1参照)。
【0003】
以下、従来の電解メッキ装置及び電解メッキ方法について説明する。
【0004】
図10(a)は、従来の電解メッキ装置の概略構成図であり、図10(b)は、図10(a)に示す電解メッキ装置における基板シール部及びその近傍(図10(a)の領域rと対応)の拡大図である。
【0005】
図10(a)及び(b)に示すように、基板100を保持する基板保持機構101には、基板100の表面に形成されたシードCu層(図示省略)に対してメッキ電流を印加するカソード電極102と、基板100の非メッキ部及びカソード電極102がメッキ液に接触することを防止するシール部103とが設けられている。メッキ処理槽110にはメッキ液111がオーバーフロー状態で貯留されている。基板保持機構101に保持された基板100はその被メッキ面が下向きになるように、メッキ処理槽110に貯留されたメッキ液111に浸される。尚、Cu電解メッキを行なう場合、メッキ液111としては硫酸銅溶液が一般的に使用される。また、基板保持機構101は、基板100を回転させる機構を有している。
【0006】
メッキ処理槽110の底部にはアノード電極112が設けられていると共に、メッキ処理槽110におけるアノード電極112の上側には、アノード電極112と基板100との間に生じる電界を制御するための整流板113が設けられている。メッキ処理槽110には、メッキ液タンク114からメッキ液送出ライン115を経由してメッキ液111が送られる。メッキ液送出ライン115には、ポンプ116及びフィルター117が設けられている。メッキ処理槽110からオーバーフローしたメッキ液111は、メッキ液回収槽118に集められた後、メッキ液帰還ライン119を経由してメッキ液タンク114に戻される。
【0007】
従来の電解メッキ方法においては、まず、基板保持機構101に保持された基板100を基板保持機構101と共に例えば100rpmの速度で回転さながら、メッキ処理槽110内のメッキ液111に浸す。次に、カソード電極102から基板100に電流を印加し、それにより基板100上にメッキ膜(銅膜)を所望の膜厚まで成長させる。メッキ処理の終了後、基板100は基板保持機構101と共にメッキ液111から引き上げられ、その後、基板100を基板保持機構101と共に例えば500rpmを越える速度で回転させることによって、基板100に付着したメッキ液を振り切る。その後、基板保持機構101から基板100を取り外した後、基板100に対して適切な方法を用いて洗浄を行なう。
【0008】
【特許文献1】
特開2002−194598号公報
【0009】
【発明が解決しようとする課題】
しかしながら、前述の従来例においては、配線の信頼性が劣化して、デバイス製造における歩留まりが低下してしまうという問題がある。
【0010】
前記に鑑み、本発明は、電解メッキによって高信頼性を持つ配線を形成できるようにし、それによりデバイス製造における歩留まりを向上させることを目的とする。
【0011】
【課題を解決するための手段】
前記の目的を達成するために、本願発明者は、従来例において配線の信頼性が劣化する原因を検討した結果、次のような知見を得た。
【0012】
図11(a)、(b)及び図12(a)〜(d)は、従来例の問題点を説明するための図である。尚、図11(a)、(b)及び図12(a)〜(d)において、図10(a)に示す従来の電解メッキ装置と同一の構成要素には同一の符号を付すことにより説明を省略する。
【0013】
図11(a)に示すように、メッキ処理の終了後、シール部103にはメッキ液111aが付着している。ここで、しばらくの間、次のメッキ処理が行なわれなかった場合、図11(b)に示すように、シール部103に付着したメッキ液111aから水分が蒸発する結果、シール部103の表面に硫酸銅結晶120が析出する。この状態で、図12(a)に示すように、再度メッキ処理を行なって基板100上にメッキ銅膜121(厚さ0.5〜1.5μm程度)を形成する場合、メッキ処理の時間が1〜2分程度であるので、硫酸銅結晶120はメッキ処理槽110中のメッキ液111には溶解しない。その結果、図12(b)〜(d)に示すように、メッキ処理の終了後、基板100をメッキ液111から引き上げたときに、シール部103の表面の硫酸銅結晶120の一部がメッキ銅膜121に吸着してしまう。すなわち、メッキ処理の終了後に、基板100(メッキ銅膜121)上に硫酸銅結晶120が残存してしまう。
【0014】
図13は、従来例によるロット処理のシーケンスにおいてウェハ上に硫酸銅結晶(硫酸銅パーティクル)の付着が起きる様子を説明するための図である。図13に示すように、ロットA及びロットBを構成する25枚のウェハのそれぞれに対して、メッキ処理及び洗浄処理が行なわれる。ここで、洗浄処理は次のような理由から行なわれる。すなわち、メッキ処理後のウェハに対して軽く(1秒程度)洗浄を行なっておくことによって、該ウェハに付着したメッキ液が製造装置(例えばロボット)等を汚染することを防止する。しかしながら、従来例においては、図13に示すように、ロットAの処理とロットBの処理との間(アイドル)において、前述のようにシール部に硫酸銅結晶が析出する。その結果、ロットBにおいて5枚目程度までに処理されるウェハ上に硫酸銅パーティクルが付着してしまう。
【0015】
図14は、従来例によってウェハ上に付着した硫酸銅結晶の分布を示している。図14に示すように、ウェハ(基板)200における幅10mm程度の周縁部200aに硫酸銅結晶は分布する。
【0016】
図15は、従来例によって形成された配線用導電膜に硫酸銅結晶が付着している様子を示す断面図である。図15に示すように、基板200上の絶縁膜201に設けられた配線溝に、該配線溝が完全に埋まるようにバリア膜202を挟んでメッキ銅膜203が電解メッキにより形成されている。メッキ銅膜203の上には硫酸銅結晶204が付着している。
【0017】
図16(a)及び(b)は、図15に示す基板に対してCMP(化学的機械研磨)法を用いて配線形成を行なった場合の様子を示しており、図16(a)は平面図であり、図16(b)は、図16(a)におけるXVI ーXVI 線の断面図である。尚、図16(a)及び(b)において、図15に示すデバイス構造と同一の構成要素には同一の符号を付すことにより説明を省略する。図16(a)及び(b)に示すように、配線溝の外側部分のメッキ銅膜203及びバリア膜202をCMP法を用いて除去することにより配線205を形成した際に、硫酸銅結晶204が配線205及び絶縁膜201にスクラッチを発生さてしまう。その結果、特に、基板200つまりウェハの周縁部において配線205の信頼性が劣化する結果、デバイス製造における歩留まりが低下してしまう。
【0018】
以上の知見に基づき、本願発明者は、配線の信頼性の劣化を防止するため、メッキ処理の終了後に、基板の非メッキ部にメッキ液が回り込むことを防止するシール部に対して洗浄を行なって、シール部に付着したメッキ液を洗い流してしまうメッキ方法及びメッキ装置を想到するに至った。これにより、シール部に付着したメッキ液から析出した結晶がメッキ膜に吸着することを確実に防止することができる。
【0019】
具体的には、本発明に係るメッキ方法は、メッキ処理槽にオーバーフロー状態で貯留されているメッキ液に基板の被メッキ面を下向きに浸すと共に基板の非メッキ部とメッキ液との接触をシール部を用いて防止することによって、基板に対してメッキ処理を行なう工程と、メッキ処理を行なう工程よりも後に、純水を用いてシール部を洗浄する工程とを備えている。
【0020】
本発明のメッキ方法によると、基板に対してメッキ処理を行なった後に、基板の非メッキ部とメッキ液との接触を防止するシール部を純水により洗浄する。このため、シール部に付着したメッキ液を洗い流せるので、該メッキ液から析出した結晶が、次のメッキ処理においてメッキ膜に吸着することを確実に防止できる。従って、本発明のメッキ方法により例えば配線溝に導電膜を埋め込んだ後に該導電膜に対してCMPを行なって配線を形成する際に、前述の結晶により配線にスクラッチが生じることを防止できる。すなわち、高信頼性を持つ配線を形成でき、それによりデバイス製造における歩留まりを向上させることができる。
【0021】
本発明のメッキ方法において、基板は、複数のウェハから構成されるロットのうち最後に処理される最終ウェハであり、シール部を洗浄する工程は、メッキ処理が行なわれた最終ウェハをメッキ液から引き上げた後に、シール部が最終ウェハに装着された状態で行なわれることが好ましい。
【0022】
このようにすると、シール部の洗浄を簡単に行なうことができる。
【0023】
本発明のメッキ方法において、基板は、複数のウェハから構成されるロットのうち最後に処理される最終ウェハであり、シール部を洗浄する工程は、メッキ処理が行なわれた最終ウェハをメッキ液から引き上げた後に、シール部を最終ウェハからダミーウェハに装着し直した状態で行なわれることが好ましい。
【0024】
このようにすると、ロットを構成するウェハ(基板)上に形成されるメッキ膜の品質を劣化させることなく、シール部の洗浄を行なうことができる。
【0025】
本発明のメッキ方法において、メッキ液は硫酸銅を含むことが好ましい。
【0026】
このようにすると、低抵抗であると共に高EM耐性を有する銅膜をメッキ成長させることができる。
【0027】
本発明に係るメッキ装置は、メッキ液をオーバーフロー状態で貯留するメッキ処理槽と、基板を保持すると共にメッキ処理槽に貯留されたメッキ液に基板をその被メッキ面が下向きになるように浸す基板保持機構と、基板保持機構に設けられ、基板の非メッキ部とメッキ液との接触を防止するシール部と、シール部を純水により洗浄する洗浄機構とを備えている。
【0028】
本発明のメッキ装置によると、基板の非メッキ部とメッキ液との接触を防止するシール部を純水により洗浄する洗浄機構を備えているため、シール部に付着したメッキ液を洗い流せる。このため、メッキ液から析出した結晶がシール部に残存してしまうことを回避できるので、次のメッキ処理においてメッキ膜に前述の結晶が吸着することを確実に防止できる。従って、本発明のメッキ装置により例えば配線溝に導電膜を埋め込んだ後に該導電膜に対してCMPを行なって配線を形成する際に、前述の結晶が配線にスクラッチを発生させてしまうことを防止できる。すなわち、高信頼性を持つ配線を形成でき、それによりデバイス製造における歩留まりを向上させることができる。
【0029】
本発明のメッキ装置において、洗浄機構は、複数のウェハから構成されるロットのうち最後に処理される最終ウェハが基板保持機構に保持された状態でシール部を純水により洗浄することが好ましい。
【0030】
このようにすると、シール部の洗浄を簡単に行なうことができる。
【0031】
本発明のメッキ装置において、洗浄機構は、ダミーウェハが基板保持機構に保持された状態でシール部を純水により洗浄することが好ましい。
【0032】
このようにすると、ロットを構成するウェハ(基板)上に形成されるメッキ膜の品質を劣化させることなく、シール部の洗浄を行なうことができる。
【0033】
本発明のメッキ装置において、メッキ液は硫酸銅結晶を含むことが好ましい。
【0034】
このようにすると、低抵抗であると共に高EM耐性を有する銅膜をメッキ成長させることができる。
【0035】
本発明に係る電子デバイスの製造方法は、基板上の絶縁膜に配線溝又はホールを形成する工程と、配線溝又はホールが形成された絶縁膜の上に、シード層となる第1の導電膜を、配線溝又はビアホールが途中まで埋まるように形成する工程と、硫酸銅を含むメッキ液を用いた電解メッキ法により、第1の導電膜の上に第2の導電膜を、配線溝又はホールが完全に埋まるように形成する工程と、配線溝の外側又はホールの外側の第1の導電膜及び第2の導電膜を除去することによって配線又はプラグを形成する工程とを備え、第2の導電膜を形成する工程は、メッキ処理槽にオーバーフロー状態で貯留されているメッキ液に基板の被メッキ面を下向きに浸すと共に基板の非メッキ部とメッキ液との接触をシール部を用いて防止することによって、基板に対してメッキ処理を行なう工程と、メッキ処理を行なう工程よりも後に、純水を用いてシール部を洗浄する工程とを含む。
【0036】
すなわち、本発明の電子デバイスの製造方法は、本発明のメッキ方法を用いて配線又はプラグを形成する方法であるため、高信頼性を持つ配線又はプラグを形成でき、それによりデバイス製造における歩留まりを向上させることができる。
【0037】
本発明に係る電子デバイスの製造方法は、基板上の絶縁膜に配線溝又はホールを形成する工程と、配線溝又はホールが形成された絶縁膜の上に、シード層となる第1の導電膜を、配線溝又はビアホールが途中まで埋まるように形成する工程と、硫酸銅を含むメッキ液を用いた電解メッキ法により、第1の導電膜の上に第2の導電膜を、配線溝又はホールが完全に埋まるように形成する工程と、配線溝の外側又はホールの外側の第1の導電膜及び第2の導電膜を除去することによって配線又はプラグを形成する工程とを備え、第2の導電膜を形成する工程は、メッキ液をオーバーフロー状態で貯留するメッキ処理槽と、基板を保持すると共にメッキ処理槽に貯留されたメッキ液に基板をその被メッキ面が下向きになるように浸す基板保持機構と、基板保持機構に設けられ且つ基板の非メッキ部とメッキ液との接触を防止するシール部と、シール部を純水により洗浄する洗浄機構とを備えたメッキ装置を用いて行なわれる。
【0038】
すなわち、本発明の電子デバイスの製造方法は、本発明のメッキ装置を用いて配線又はプラグを形成する方法であるため、高信頼性を持つ配線又はプラグを形成でき、それによりデバイス製造における歩留まりを向上させることができる。
【0039】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係るメッキ装置について、本発明の効果が最も現れる場合、つまり配線材料となるCu膜をメッキ成長させる場合を例として説明する。
【0040】
図1(a)は、第1の実施形態に係るメッキ装置の概略構成図であり、図1(b)は、図1(a)に示す電解メッキ装置における基板シール部及びその近傍(図1(a)の領域Rと対応)の拡大図である。
【0041】
図1(a)及び(b)に示すように、基板100を保持する基板保持機構101には、基板100の表面に形成されたシードCu層(図示省略)に対してメッキ電流を印加するカソード電極102と、基板100の非メッキ部及びカソード電極102がメッキ液に接触することを防止するシール部103とが設けられている。メッキ処理槽110にはメッキ液111がオーバーフロー状態で貯留されている。基板保持機構101に保持された基板100はその被メッキ面が下向きになるように、メッキ処理槽110に貯留されたメッキ液111に浸される。尚、Cu電解メッキを行なう場合、メッキ液111としては硫酸銅溶液が一般的に使用される。また、基板保持機構101は、基板100を回転させる機構を有している。
【0042】
メッキ処理槽110の底部にはアノード電極112が設けられていると共に、メッキ処理槽110におけるアノード電極112の上側には、アノード電極112と基板100との間に生じる電界を制御するための整流板113が設けられている。ここで、基板保持機構101に設けられたカソード電極102を用いて、基板100上のCuシード層とアノード電極112との間に電圧を印加することにより、Cuシード層上にCu膜をメッキ成長させることができる。
【0043】
メッキ処理槽110には、メッキ液タンク114からメッキ液送出ライン115を経由してメッキ液111が送られる。メッキ液送出ライン115には、ポンプ116及びフィルター117が設けられている。メッキ処理槽110からオーバーフローしたメッキ液111は、メッキ液回収槽118に集められた後、メッキ液帰還ライン119を経由してメッキ液タンク114に戻されて繰り返し使用される。
【0044】
本実施形態のメッキ装置の特徴は、メッキ処理後の基板100及びシール部103を純水151により洗浄するための洗浄機構150を備えていることである。洗浄機構150は、例えば、メッキ液回収槽118の上部に取り付けられた純水ノズルである。また、本実施形態のメッキ装置には、基板100及びシール部103に向けて洗浄機構150から放出された純水151を回収するために、洗浄液回収槽152及び洗浄液廃棄ライン153が設けられている。
【0045】
本実施形態のメッキ装置を用いてCuメッキ処理を行なう際の具体的な手順は次の通りである。まず、基板100を基板保持機構101に装着して、メッキ処理槽110内のメッキ液111に浸す。次に、カソード電極102を用いて、基板100上のCuシード層とアノード電極112との間に電圧を印加することにより、Cuシード層上にCu膜をメッキ成長させる。メッキ処理の終了後、基板100を基板保持機構101と共にメッキ液111から引き上げる。
【0046】
ところで、通常、基板つまりウェハに対する処理は、10枚程度から50枚程度までのウェハから構成されるロットを単位として行なわれる。本実施形態のメッキ装置を用いてCuメッキ処理を行なう場合、各ロットのうちメッキ処理槽110で最後に処理される最終ウェハに対して、該最終ウェハをメッキ液111から引き上げた後に次のような処理を行なう。すなわち、最終ウェハを基板保持機構101に保持したままの状態で、洗浄機構150を用いて少なくともシール部103を純水により洗浄し、それによってシール部103に付着しているメッキ液111(例えば硫酸銅溶液)を完全に除去する。ここで、本実施形態のメッキ装置は、各ロットの最終ウェハに対して前述の純水洗浄処理を自動的に行なう機能を有している。
【0047】
以上に説明したように、本実施形態のメッキ装置によると、基板100の非メッキ部とメッキ液111との接触を防止するシール部103を純水151により洗浄する洗浄機構150を備えている。このため、例えば各ロットの最終ウェハのメッキ処理後に、洗浄機構150を用いてシール部103に対して純水洗浄を行なうことによって、シール部103に付着したメッキ液111を洗い流せる。従って、あるロットのメッキ処理の終了時点から次のロットのメッキ処理の開始時点までの時間(アイドル)が長い場合にも、メッキ液111から析出した結晶がシール部103に残存してしまうことを回避できるので、次のメッキ処理において基板(正確にはメッキ膜)上に前述の結晶が吸着することを確実に防止できる。これにより、本実施形態のメッキ装置により例えば配線溝に導電膜を埋め込んだ後に該導電膜に対してCMPを行なって配線を形成する際に、前述の結晶が配線にスクラッチを発生させてしまうことを防止できる。すなわち、高信頼性を持つ配線を形成でき、それによりデバイス製造における歩留まりを向上させることができる。
【0048】
また、第1の実施形態によると、各ロットの最終ウェハをメッキ液111から引き上げた後に該最終ウェハを基板保持機構101に保持したままの状態で、洗浄機構150を用いてシール部103を純水により洗浄する。このため、シール部103の洗浄を簡単に行なうことができる。
【0049】
尚、第1の実施形態において、複数のロットに対して連続的にメッキ処理が行なわれている場合、言い換えると、あるロットのメッキ処理の終了時点から次のロットのメッキ処理の開始時点までの時間が短い場合、各ロットの最終ウェハに対して前述の純水洗浄処理を行なわなくてもよい。その理由は、シール部103に付着したメッキ液111から結晶(例えば硫酸銅結晶)が析出するのは、ロット処理の中断時間(アイドル)が概ね1時間を越える場合だからである。但し、この結晶の析出に要する時間はメッキ装置の筐体内排気速度によって変化するが、メッキ処理が複数のロットに対して連続的に行なわれている場合、シール部103に付着したメッキ液111が乾いてしまうことはない。
【0050】
また、第1の実施形態において、各ロットの最終ウェハを基板保持機構101に保持したままの状態で、洗浄機構150を用いてシール部103を純水により洗浄した。しかし、これに代えて、各ロットの最終ウェハのメッキ処理後に基板保持機構101から最終ウェハを取り外すと共にダミーウェハを基板保持機構101に装着して、洗浄機構150によりシール部103に対して純水洗浄を行なってもよい。具体的には、ロットのメッキ処理の終了後に、予めメッキ装置内に準備しておいたダミーウェハ(シール部洗浄処理のための専用基板でもよい)をメッキ処理槽110に搬送して基板保持機構101に装着し、その後、純水によるシール部洗浄を行なう。このようにすると、ロットを構成するウェハに対してはシール部洗浄が行なわれないので、ロット中の全ウェハにおいて均質なメッキ膜を得ることができる。すなわち、メッキ膜の品質を劣化させることなく、シール部洗浄を行なうことができる。
【0051】
また、第1の実施形態において、Cu膜をメッキ成長させる場合を例としたが、ウェハをフェースダウン(被メッキ面を下向きにした状態)でメッキ液に浸すことによってメッキ処理を行なう限り、メッキ膜の種類は特に限定されるものではない。但し、低抵抗であると共に高EM耐性を有する銅膜をメッキ成長させる場合には、メッキ液111が硫酸銅を含むことが好ましい。
【0052】
(第2の実施形態)
以下、本発明の第2の実施形態に係るメッキ方法について、本発明の効果が最も現れる場合、つまり配線材料となるCu膜をメッキ成長させる場合を例として説明する。尚、第2の実施形態に係るメッキ方法は、図1(a)及び(b)に示す第1の実施形態に係るメッキ装置を用いたメッキ方法である。
【0053】
図2(a)、(b)、図3(a)、(b)、図4(a)、(b)、及び図5(a)、(b)は、第2の実施形態に係るメッキ方法の各工程を示す模式図である。ここで、図2(b)、図3(b)、図4(b)及び図5(b)は、図2(a)、図3(a)、図4(a)及び図5(a)のそれぞれにおける基板シール部及びその近傍(各図の領域Rと対応)の拡大図である。尚、図2(a)、(b)、図3(a)、(b)、図4(a)、(b)、及び図5(a)、(b)において、図1(a)及び(b)に示す第1の実施形態に係るメッキ装置と同一の構成要素には同一の符号を付すことにより説明を省略する。また、図2(a)、図3(a)、図4(a)及び図5(a)において、メッキ処理槽110の下部(アノード電極112及び整流板113を含む)、メッキ液タンク114並びにメッキ液送出ライン115(ポンプ116及びフィルター117を含む)等の図示を省略している。
【0054】
まず、複数のウェハから構成されるロットに対するメッキ処理の終了後、図2(a)に示すように、ロットの最終ウェハ(図示省略)を基板保持機構101と共にメッキ液111から引き上げ、その後、基板保持機構101から最終ウェハを取り外す。このとき、図2(b)に示すように、基板保持機構101のシール部103にはメッキ液(硫酸銅溶液)111aが付着している。
【0055】
次に、図3(a)に示すように、予め用意しておいたダミーウェハ154をメッキ処理槽110に搬送して基板保持機構101に装着する。この時点でも、図3(b)に示すように、シール部103にはメッキ液111aが付着している。
【0056】
次に、図4(a)に示すように、基板保持機構101に保持されたダミーウェハ154を、メッキ処理槽110内のメッキ液111に浸すことなく、洗浄機構150、具体的には純水ノズルからダミーウェハ154に向けて純水151を放出し、それにより少なくともシール部103に付着したメッキ液111aを除去する。このとき、ダミーウェハ154を基板保持機構101と共に例えば100〜1000rpm程度で回転さながら純水151により洗浄を行なうと、純水151の使用量を低減できる。また、本実施形態において、純水151による洗浄時間は、純水151の使用量が例えば5ml/secの場合で5秒以上必要である。具体的には、本実施形態では、ロットを構成する全てのウェハに対して、各ウェハに付着したメッキ液による製造装置の汚染を防止するため、純水洗浄を約1〜2秒間行なう一方、該純水洗浄とは別個に、シール部103に付着したメッキ液111aを除去するための純水洗浄をダミーウェハ154を用いて約20秒間行なう。これにより、図4(b)に示すように、シール部103には純水151aのみが付着することになる。
【0057】
次に、図5(a)に示すように、基板保持機構101からダミーウェハ154を取り外す。ここで、次のロットの処理が開始されるまでの時間が長かったとしても、図5(b)に示すように、シール部103から純水151aが蒸発するだけで、シール部103の表面に結晶(例えば硫酸銅結晶)が生じることはない。
【0058】
以上に説明したように、第2の実施形態によると、基板(ロットを構成するウェハ)に対してメッキ処理を行なった後に、基板の非メッキ部とメッキ液111との接触を防止するシール部103を純水151により洗浄する。このため、シール部103に付着したメッキ液111aを洗い流せるので、該メッキ液111aから析出した結晶が、次のメッキ処理においてメッキ膜に吸着することを確実に防止できる。従って、本実施形態のメッキ方法により例えば配線溝に導電膜を埋め込んだ後に該導電膜に対してCMPを行なって配線を形成する際に、前述の結晶により配線にスクラッチが生じてしまうことを防止できる。すなわち、高信頼性を持つ配線を形成でき、それによりデバイス製造における歩留まりを向上させることができる。
【0059】
また、第2の実施形態によると、メッキ処理が行なわれたロットの最終ウェハをメッキ液111から引き上げた後に、最終ウェハを基板保持機構101から取り外してダミーウェハ154を基板保持機構101に装着した状態で、つまりシール部103を最終ウェハからダミーウェハに装着し直した状態で、シール部103に対する純水洗浄を行なう。このため、ロットを構成するウェハ(基板)上に形成されるメッキ膜の品質を劣化させることなく、シール部103の洗浄を行なうことができる。
【0060】
図6は、本実施形態のメッキ方法によるロット処理のシーケンスにおいてシール部上で硫酸銅結晶(硫酸銅パーティクル)の付着を防止できる様子を説明するための図である。図6に示すように、ロットA及びロットBを構成する25枚のウェハのそれぞれに対して、メッキ処理及び洗浄処理が行なわれる。この洗浄処理(1秒程度)は、ウェハに付着したメッキ液による製造装置の汚染を防止するために行なわれるものである。本実施形態においては、図6に示すように、ロットAのメッキ処理の終了後に、ダミーウェハ154を用いてシール部103に対して純水洗浄を行なうため、次のロットBの処理までの間(アイドル)に、シール部103に付着したメッキ液111aから硫酸銅結晶が析出することがない。その結果、ロットBを構成する全てのウェハにおいて硫酸銅パーティクルの付着は起こらない。
【0061】
尚、第2の実施形態において、ロットを構成する全てのウェハに対して、メッキ処理後、メッキ装置から搬出する前に1〜2秒間程度の純水洗浄を行なっているが、このような短時間の純水洗浄によって、シール部103に付着したメッキ液111aを完全に除去することはできない。メッキ液111aの完全な除去のためには、少なくとも5〜10秒程度の純水洗浄が必要である。但し、全ウェハに対して10秒程度以上の純水洗浄を行なった場合、メッキ処理槽110内への純水の落下量が多くなりすぎるため、メッキ液111が薄まってしまい、その結果、メッキ液111を安定させた状態でメッキ処理を行なうことができない。
【0062】
また、第2の実施形態において、複数のロットに対して連続的にメッキ処理が行なわれている場合、言い換えると、あるロットのメッキ処理の終了時点から次のロットのメッキ処理の開始時点までの時間が短い場合、ダミーウェハ154を用いた前述の純水洗浄処理を行なわなくてもよい。その理由は、メッキ処理が複数のロットに対して連続的に行なわれている場合、シール部103に付着したメッキ液111aが乾くことがないからである。
【0063】
また、第2の実施形態において、Cu膜を電解メッキによって成長させる場合を例としたが、ウェハをフェースダウンでメッキ液に浸すことによってメッキ処理を行なう限り、メッキ膜の種類又はメッキ方法は特に限定されるものではない。例えばCu膜以外の他の金属膜を無電解メッキによって成長させる場合にも、ロットに対するメッキ処理の終了後に、純水を用いてシール部洗浄を行なうことにより、本実施形態と同様の効果が得られる。但し、低抵抗であると共に高EM耐性を有する銅膜をメッキ成長させる場合には、メッキ液111が硫酸銅を含むことが好ましい。
【0064】
(第2の実施形態の変形例)
以下、本発明の第2の実施形態の変形例に係るメッキ方法について、配線材料となるCu膜をメッキ成長させる場合を例として説明する。
【0065】
本変形例が第2の実施形態と異なっている点は、ダミーウェハを用いずに、各ロットの最終ウェハを基板保持機構に保持したままの状態で、純水によりシール部洗浄を行なうことである。具体的には、第2の実施形態における図2(a)、(b)及び図3(a)、(b)に示す工程を行なわずに、図4(a)及び(b)に示す工程でダミーウェハ154に代えて最終ウェハを基板保持機構101に保持したままの状態で、洗浄機構150を用いてシール部103に対して純水洗浄を行なう。これにより、次のロットの処理が開始されるまでの時間が長かったとしても、シール部103から純水151aが蒸発するだけで、シール部103の表面に結晶が生じることはない(図5(a)及び(b)参照)。
【0066】
すなわち、本変形例によると、ロットのメッキ処理後に、シール部103に付着したメッキ液111aを洗い流せるので、該メッキ液111aから析出した結晶が、次のメッキ処理においてメッキ膜に吸着することを確実に防止できる。従って、本変形例のメッキ方法により例えば配線溝に導電膜を埋め込んだ後に該導電膜に対してCMPを行なって配線を形成する際に、前述の結晶により配線にスクラッチが生じてしまうことを防止できる。すなわち、高信頼性を持つ配線を形成でき、それによりデバイス製造における歩留まりを向上させることができる。
【0067】
また、本変形例によると、メッキ処理が行なわれた、ロットの最終ウェハをメッキ液111から引き上げた後に、最終ウェハを基板保持機構101に装着したままの状態で、つまりシール部103が最終ウェハに装着されたままの状態で、シール部103に対する純水洗浄を行なう。このため、シール部103の洗浄を簡単に行なうことができる。
【0068】
図7は、本変形例のメッキ方法によるロット処理のシーケンスにおいてシール部上で硫酸銅結晶(硫酸銅パーティクル)の付着を防止できる様子を説明するための図である。図7に示すように、ロットA及びロットBを構成する25枚のウェハのそれぞれに対して、メッキ処理及び洗浄処理が行なわれる。この洗浄処理(1秒程度)は、ウェハに付着したメッキ液による製造装置の汚染を防止するために行なわれるものである。本実施形態においては、図7に示すように、ロットAの最終ウェハのメッキ処理の終了後に、該最終ウェハを基板保持機構101に装着したままの状態で、シール部103に対して純水洗浄を行なうため、次のロットBの処理までの間(アイドル)に、シール部103に付着したメッキ液111aから硫酸銅結晶が析出することがない。その結果、ロットBを構成する全てのウェハにおいて硫酸銅パーティクルの付着は起こらない。
【0069】
尚、本変形例において、ロットを構成する全てのウェハに対して、メッキ処理後、メッキ装置から搬出する前に1〜2秒間程度の純水洗浄を行なっているが、このような短時間の純水洗浄によって、シール部103に付着したメッキ液111aを完全に除去することはできない。メッキ液111aの完全な除去のためには、少なくとも5〜10秒程度の純水洗浄が必要である。但し、全ウェハに対して10秒程度以上の純水洗浄を行なった場合には、メッキ処理槽110内への純水の落下量が多くなりすぎるため、メッキ液111が薄まってしまい、その結果、メッキ液111を安定させた状態でメッキ処理を行なうことができない。
【0070】
また、本変形例において、複数のロットに対して連続的にメッキ処理が行なわれている場合、言い換えると、あるロットのメッキ処理の終了時点から次のロットのメッキ処理の開始時点までの時間が短い場合、各ロットの最終ウェハに対して前述の純水洗浄処理を行なわなくてもよい。その理由は、メッキ処理が複数のロットに対して連続的に行なわれている場合、シール部103に付着したメッキ液111aが乾くことがないからである。
【0071】
また、本変形例において、Cu膜を電解メッキによって成長させる場合を例としたが、ウェハをフェースダウンでメッキ液に浸すことによってメッキ処理を行なう限り、メッキ膜の種類又はメッキ方法は特に限定されるものではない。例えばCu膜以外の他の金属膜を無電解メッキによって成長させる場合にも、ロットに対するメッキ処理の終了後に、純水を用いてシール部洗浄を行なうことにより、本実施形態と同様の効果が得られる。但し、低抵抗であると共に高EM耐性を有する銅膜をメッキ成長させる場合には、メッキ液111が硫酸銅を含むことが好ましい。
【0072】
(第3の実施形態)
以下、本発明の第3の実施形態に係る電子デバイスの製造方法について図面を参照しながら説明する。
【0073】
図8及び図9(a)、(b)は、第3の実施形態に係る電子デバイスの製造方法の各工程を示す図である。詳しくは、図8は断面図であり、図9(a)は平面図であり、図9(b)は図9(a)のIX−IX線の断面図である。
【0074】
まず、図8に示すように、基板200上の絶縁膜201に配線溝を形成した後、例えば窒化タンタル(TaN)よりなるバリア膜202、及びシード層となる第1の銅膜(図示省略)を、配線溝が途中まで埋まるように順次形成する。その後、硫酸銅を含むメッキ液を用いた電解メッキ法により、第1の銅膜の上に第2の銅膜(図示省略)を、配線溝が完全に埋まるように形成する。ここで、第1及び第2の銅膜は一体化してメッキ銅膜203となる。尚、本実施形態では、図8に示すメッキ処理において、第1の実施形態に係るメッキ装置、又は第2の実施形態若しくはその変形例に係るメッキ方法を用いることにより、メッキ銅膜203の上に結晶(硫酸銅結晶)が付着することを防止する。
【0075】
次に、図9(a)及び(b)に示すように、配線溝の外側部分のメッキ銅膜203及びバリア膜202をCMP法を用いて除去することにより配線205を形成する。このとき、前述の結晶が配線205及び絶縁膜201にスクラッチを発生させることがないため、配線205の信頼性の劣化を防止できるので、デバイス製造における歩留まりを向上させることができる。
【0076】
尚、第3の実施形態において、Cu膜をメッキ成長させる場合を例としたが、メッキ膜の種類は特に限定されるものではない。
【0077】
また、第3の実施形態において、配線溝にメッキ膜を埋め込んで配線を形成する場合を例としたが、これに代えて、ホールにメッキ膜を埋め込んでプラグを形成してもよい。
【0078】
【発明の効果】
本発明によると、基板に対するメッキ処理後に、基板の非メッキ部とメッキ液との接触を防止するシール部を純水により洗浄するため、シール部に付着したメッキ液を洗い流せる。このため、メッキ液から析出した結晶がシール部に残存してしまうことを回避できるので、次のメッキ処理においてメッキ膜に前述の結晶が吸着することを確実に防止できる。従って、導電膜をメッキ成長させて例えば配線溝を埋め込んだ後に該導電膜に対してCMPを行なって配線を形成する際に、前述の結晶が配線にスクラッチを発生させてしまうことを防止できるので、高信頼性を持つ配線を形成でき、それによりデバイス製造における歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】(a)は、本発明の第1の実施形態に係るメッキ装置の概略構成図であり、(b)は、(a)に示す電解メッキ装置における基板シール部及びその近傍の拡大図である。
【図2】(a)は、本発明の第2の実施形態に係るメッキ方法の一工程を示す模式図であり、(b)は、(a)における基板シール部及びその近傍の拡大図である。
【図3】(a)は、本発明の第2の実施形態に係るメッキ方法の一工程を示す模式図であり、(b)は、(a)における基板シール部及びその近傍の拡大図である。
【図4】(a)は、本発明の第2の実施形態に係るメッキ方法の一工程を示す模式図であり、(b)は、(a)における基板シール部及びその近傍の拡大図である。
【図5】(a)は、本発明の第2の実施形態に係るメッキ方法の一工程を示す模式図であり、(b)は、(a)における基板シール部及びその近傍の拡大図である。
【図6】本発明の第2の実施形態に係るメッキ方法によるロット処理のシーケンスにおいてシール部上で結晶の付着を防止できる様子を説明するための図である。
【図7】本発明の第2の実施形態の変形例に係るメッキ方法によるロット処理のシーケンスにおいてシール部上で結晶の付着を防止できる様子を説明するための図である。
【図8】本発明の第3の実施形態に係る電子デバイスの製造方法の一工程を示す断面図である。
【図9】(a)は、本発明の第3の実施形態に係る電子デバイスの製造方法の一工程を示す平面図であり、(b)は(a)のIX−IX線の断面図である。
【図10】(a)は、従来の電解メッキ装置の概略構成図であり、(b)は、(a)に示す電解メッキ装置における基板シール部及びその近傍の拡大図である。
【図11】(a)及び(b)は従来の電解メッキ装置を用いた電解メッキ方法における問題点を説明するための図である。
【図12】(a)〜(d)は従来の電解メッキ装置を用いた電解メッキ方法における問題点を説明するための図である。
【図13】従来の電解メッキ装置を用いた電解メッキ方法によるロット処理のシーケンスにおいてウェハ上に硫酸銅結晶の付着が起きる様子を説明するための図である。
【図14】従来の電解メッキ装置を用いた電解メッキ方法によってウェハ上に付着した硫酸銅結晶の分布を示す図である。
【図15】従来の電解メッキ装置を用いた電解メッキ方法によって形成された配線用導電膜に硫酸銅結晶が付着している様子を示す断面図である。
【図16】(a)及び(b)は、図15に示す基板に対してCMP法を用いて配線形成を行なった場合の様子を示しており、(a)は平面図であり、(b)は、(a)におけるXVI ーXVI 線の断面図である。
【符号の説明】
100 基板
101 基板保持機構
102 カソード電極
103 シール部
110 メッキ処理槽
111 メッキ液
111a シール部に付着したメッキ液
112 アノード電極
113 整流板
114 メッキ液タンク
115 メッキ液送出ライン
116 ポンプ
117 フィルター
118 メッキ液回収槽
119 メッキ液帰還ライン
150 洗浄機構
151 純水
151a シール部に付着した純水
152 洗浄液回収槽
153 洗浄液廃棄ライン
154 ダミーウェハ
200 基板
201 絶縁膜
202 バリア膜
203 メッキ銅膜
205 配線
R 基板シール部及びその近傍

Claims (8)

  1. ロットを構成する複数の基板のそれぞれに対して行なうメッキ方法であって、
    メッキ処理槽にオーバーフロー状態で貯留されているメッキ液に前記基板の被メッキ面を下向きに浸すと共に前記基板の非メッキ部と前記メッキ液との接触をシール部を用いて防止することによって、前記基板に対してメッキ処理を行なう工程(a)と、
    前記基板を前記メッキ液から引き上げる工程(b)と、
    前記ロットのうち最後にメッキ処理される最終基板のみに対して、前記工程(b)よりも後に、前記メッキ処理槽の直上において、前記シール部を前記最終基板に装着したままの状態で、純水を用いて前記シール部を洗浄する工程(c)とを備えていることを特徴とするメッキ方法。
  2. メッキ処理槽にオーバーフロー状態で貯留されているメッキ液に基板の被メッキ面を下向きに浸すと共に前記基板の非メッキ部と前記メッキ液との接触をシール部を用いて防止することによって、前記基板に対してメッキ処理を行なう工程と、
    前記メッキ処理を行う工程よりも後に、純水を用いて前記シール部を洗浄する工程とを備え、
    前記基板は、複数のウェハから構成されるロットのうち最後に処理される最終ウェハであり、
    前記シール部を洗浄する工程は、前記メッキ処理が行われた前記最終ウェハを前記メッキ液から引き上げた後に、前記シール部を前記最終ウェハからダミーウェハに装着し直した状態で行なわれることを特徴とするメッキ方法。
  3. 前記メッキ液は硫酸銅を含むことを特徴とする請求項1又は2に記載のメッキ方法。
  4. メッキ液をオーバーフロー状態で貯留するメッキ処理槽と、
    基板を保持すると共に前記メッキ処理槽に貯留された前記メッキ液に前記基板をその被メッキ面が下向きになるように浸す基板保持機構と、
    前記基板保持機構に設けられ、前記基板の非メッキ部と前記メッキ液との接触を防止するシール部と、
    前記メッキ処理槽の直上に設けられた洗浄機構とを備え、
    前記洗浄機構は、複数の前記基板から構成されるロットのうち最後に処理される最終基板のみに対して、前記最終基板が前記基板保持機構に保持されたままの状態で前記シール部を純水により洗浄することを特徴とするメッキ装置。
  5. メッキ液をオーバーフロー状態で貯留するメッキ処理槽と、
    基板を保持すると共に前記メッキ処理槽に貯留された前記メッキ液に前記基板をその被メッキ面が下向きになるように浸す基板保持機構と、
    前記基板保持機構に設けられ、前記基板の非メッキ部と前記メッキ液との接触を防止するシール部と、
    前記メッキ処理槽の直上に設けられた洗浄機構とを備え、
    前記洗浄機構は、複数の前記基板から構成されるロットのうち最後に処理される最終基板と入れ替えられたダミーウェハが前記基板保持機構に保持されたままの状態で前記シール部を純水により洗浄することを特徴とするメッキ装置。
  6. 前記メッキ液は硫酸銅を含むことを特徴とする請求項4又は5に記載のメッキ装置。
  7. 基板上の絶縁膜に配線溝又はホールを形成する工程(a)と、
    前記配線溝又は前記ホールが形成された前記絶縁膜の上に、シード層となる第1の導電膜を、前記配線溝又は前記ビアホールが途中まで埋まるように形成する工程(b)と、
    硫酸銅を含むメッキ液を用いた電解メッキ法により、前記第1の導電膜の上に第2の導電膜を、前記配線溝又は前記ホールが完全に埋まるように形成する工程(c)と、
    前記配線溝の外側又は前記ホールの外側の前記第1の導電膜及び前記第2の導電膜を除去することによって配線又はプラグを形成する工程(d)とを備え、
    前記工程(c)は、
    ロットを構成する複数の前記基板のそれぞれに対して、メッキ処理槽にオーバーフロー状態で貯留されているメッキ液に前記基板の被メッキ面を下向きに浸すと共に前記基板の非メッキ部と前記メッキ液との接触をシール部を用いて防止することによって、前記基板に対してメッキ処理を行なう工程(c1)と、
    前記基板を前記メッキ液から引き上げる工程(c2)と、
    前記ロットのうち最後に処理される最終基板のみに対して、前記工程(c2)よりも後に、前記メッキ処理槽の直上において、前記シール部を前記最終基板に装着したままの状態で、純水を用いて前記シール部を洗浄する工程(c3)とを含むことを特徴とする電子デバイスの製造方法。
  8. 基板上の絶縁膜に配線溝又はホールを形成する工程(a)と、
    前記配線溝又は前記ホールが形成された前記絶縁膜の上に、シード層となる第1の導電膜を、前記配線溝又は前記ビアホールが途中まで埋まるように形成する工程(b)と、
    硫酸銅を含むメッキ液を用いた電解メッキ法により、前記第1の導電膜の上に第2の導電膜を、前記配線溝又は前記ホールが完全に埋まるように形成する工程(c)と、
    前記配線溝の外側又は前記ホールの外側の前記第1の導電膜及び前記第2の導電膜を除去することによって配線又はプラグを形成する工程(d)とを備え、
    前記工程(c)は、
    前記メッキ液をオーバーフロー状態で貯留するメッキ処理槽と、前記基板を保持すると共に前記メッキ処理槽に貯留された前記メッキ液に前記基板をその被メッキ面が下向きになるように浸す基板保持機構と、前記基板保持機構に設けられ且つ前記基板の非メッキ部と前記メッキ液との接触を防止するシール部と、前記メッキ処理槽の直上に設けられており、且つ複数の前記基板から構成されるロットのうち最後に処理される最終基板のみに対して、前記最終基板が前記基板保持機構に保持されたままの状態で前記シール部を純水により洗浄する洗浄機構とを備えたメッキ装置を用いて行われることを特徴する電子デバイスの製造方法。
JP2002350815A 2002-12-03 2002-12-03 メッキ方法、メッキ装置及び電子デバイスの製造方法 Expired - Fee Related JP3741682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002350815A JP3741682B2 (ja) 2002-12-03 2002-12-03 メッキ方法、メッキ装置及び電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002350815A JP3741682B2 (ja) 2002-12-03 2002-12-03 メッキ方法、メッキ装置及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2004183042A JP2004183042A (ja) 2004-07-02
JP3741682B2 true JP3741682B2 (ja) 2006-02-01

Family

ID=32752904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002350815A Expired - Fee Related JP3741682B2 (ja) 2002-12-03 2002-12-03 メッキ方法、メッキ装置及び電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP3741682B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6092653B2 (ja) * 2012-02-27 2017-03-08 株式会社荏原製作所 基板洗浄装置及び洗浄方法
JP6022836B2 (ja) 2012-07-18 2016-11-09 株式会社荏原製作所 めっき装置及び基板ホルダ洗浄方法
JP7034880B2 (ja) * 2018-10-05 2022-03-14 株式会社荏原製作所 洗浄装置、これを備えためっき装置、及び洗浄方法
US11371159B2 (en) * 2019-06-22 2022-06-28 Applied Materials, Inc. Methods of reducing or eliminating deposits after electrochemical plating in an electroplating processor
KR102456239B1 (ko) * 2021-04-16 2022-10-20 주식회사 디에이피 도금장치의 이물제거장치
KR102467233B1 (ko) * 2021-09-10 2022-11-16 가부시키가이샤 에바라 세이사꾸쇼 도금 장치 및 린스 처리 방법
CN116324046A (zh) * 2021-11-04 2023-06-23 株式会社荏原制作所 镀覆装置及触点清洗方法

Also Published As

Publication number Publication date
JP2004183042A (ja) 2004-07-02

Similar Documents

Publication Publication Date Title
JP5268215B2 (ja) 銅結線のシード層の処理方法および処理装置
JP2001210630A (ja) 銅酸化膜の形成方法、銅膜のエッチング方法、半導体装置の製造方法、半導体製造装置及び半導体装置
WO2002090623A1 (fr) Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain
JP2003513452A (ja) 半導体表面の堆積並びに研磨方法及び装置
KR100967256B1 (ko) 구리 전기도금 장치 및 구리 도금방법
TW200903702A (en) Substrate placing table, substrate processing apparatus and method for machining surface of substrate placing table
JP3741682B2 (ja) メッキ方法、メッキ装置及び電子デバイスの製造方法
US7217353B2 (en) Method and apparatus for plating substrate
US7128821B2 (en) Electropolishing method for removing particles from wafer surface
US7247560B1 (en) Selective deposition of double damascene metal
JP2004218080A (ja) めっき方法
WO2002099164A2 (en) Electroless-plating solution and semiconductor device
JP4423359B2 (ja) めっき方法
JP2001181851A (ja) めっき方法及びめっき構造
JP2001358111A (ja) ウェーハ洗浄方法及び半導体装置の製造方法
JP2003224128A (ja) 配線形成方法及び装置
JP4104465B2 (ja) 電解めっき装置
JP2003264159A (ja) 触媒処理方法及び触媒処理液
JP2010007153A (ja) めっき装置及びめっき方法
JP2003096596A (ja) めっき方法及びめっき装置
US7256120B2 (en) Method to eliminate plating copper defect
JP2003306793A (ja) めっき装置及び方法
US20080132062A1 (en) Method of manufacturing semiconductor device
JP2004300576A (ja) 基板処理方法及び基板処理装置
US6992007B2 (en) Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051108

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees