JP2008141088A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008141088A JP2008141088A JP2006327866A JP2006327866A JP2008141088A JP 2008141088 A JP2008141088 A JP 2008141088A JP 2006327866 A JP2006327866 A JP 2006327866A JP 2006327866 A JP2006327866 A JP 2006327866A JP 2008141088 A JP2008141088 A JP 2008141088A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- metal film
- film
- copper
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 230000004888 barrier function Effects 0.000 claims abstract description 82
- 238000007747 plating Methods 0.000 claims abstract description 66
- 239000010949 copper Substances 0.000 claims abstract description 48
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052802 copper Inorganic materials 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000009713 electroplating Methods 0.000 claims abstract description 15
- 229910000365 copper sulfate Inorganic materials 0.000 claims abstract description 14
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 claims abstract description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- 239000010948 rhodium Substances 0.000 claims description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 239000007788 liquid Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 132
- 239000011229 interlayer Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 101150003085 Pdcl gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】簡易な構成で良好な電気特性の銅膜を得る。
【解決手段】半導体装置の製造工程は、銅膜を電解めっき法で形成する際にカソードとして機能するシード膜となるバリアメタル膜を半導体基板上に形成する工程（Ｓ１０）と、バリアメタル膜とアノードとを略同電位とした状態で、当該バリアメタル膜をめっき処理槽中に収容された硫酸銅めっき液に所定時間浸漬する工程（Ｓ２０）と、バリアメタル膜を硫酸銅めっき液に所定時間浸漬した後、バリアメタル膜をめっき液に浸漬したまま当該バリアメタル膜とアノードとの間に電圧を印加してバリアメタル膜表面に銅膜を形成する工程（Ｓ３０）とを含む。
【選択図】図１
【解決手段】半導体装置の製造工程は、銅膜を電解めっき法で形成する際にカソードとして機能するシード膜となるバリアメタル膜を半導体基板上に形成する工程（Ｓ１０）と、バリアメタル膜とアノードとを略同電位とした状態で、当該バリアメタル膜をめっき処理槽中に収容された硫酸銅めっき液に所定時間浸漬する工程（Ｓ２０）と、バリアメタル膜を硫酸銅めっき液に所定時間浸漬した後、バリアメタル膜をめっき液に浸漬したまま当該バリアメタル膜とアノードとの間に電圧を印加してバリアメタル膜表面に銅膜を形成する工程（Ｓ３０）とを含む。
【選択図】図１
Description
本発明は、半導体装置の製造方法に関するものである。
近年の半導体装置においては、配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は、配線抵抗と配線容量との積で表される。そのため、配線抵抗を下げて素子動作を高速化するために、配線材料として比抵抗値の小さい銅が用いられるようになっている。
配線材料として銅を用いる銅多層配線は、ダマシン法により形成される。ダマシン法は、一般的に、層間絶縁膜等の絶縁膜の堆積工程、ビアホールや配線溝等の開口部の形成工程、バリアメタル膜の堆積工程、シード膜となる銅薄膜の堆積工程、シード膜を電解めっきのカソード電極とした銅膜堆積による開口部の埋め込み工程、開口部外に露出した銅膜およびバリアメタル膜の化学機械研磨（ＣＭＰ：chemical mechanical polishing）による除去工程、およびバリア絶縁膜堆積工程を含む。これらの工程を繰り返すことにより、多層配線構造が形成される。
なお、従来、電解めっきにより銅膜を形成する際には、半導体ウェハ（カソード電極）とアノードどの間に電圧を印加した状態で半導体ウェハをめっき液に浸漬させていた。たとえば、特許文献１（特開２００６−４０９０８号公報）には、「電解めっき法を使用したＣｕ膜の形成においては、めっき工程開始時のシード膜溶解を懸念して、通常、半導体ウェハとアノードとの間に電圧を印加した状態でウェハをめっき液に浸漬させている。」と記載されている。
一方、近年、シード膜として銅薄膜を用いるのではなく、バリアメタル膜をシード膜として用いる技術も開発されている（特許文献２（特開２００６−１２０８７０号公報）および非特許文献１（S. K. Cho et al.））。特許文献２には、基板表面に配線材料成膜用の電解めっき液に対して不溶性の導電膜（パラジウム、ロジウムまたはルテニウム）を形成し、当該導電膜をシード膜として電解めっき法により該導電膜の表面に配線材料を成膜する手順が記載されている。なお、当該文献においても、アノードとカソード部にめっき電圧を印加した状態で、めっき液を電極部内部に供給している。
銅配線中に空隙（ボイド）が存在すると、銅配線の抵抗、信頼性、および歩留まり等の電気特性が低下してしまう。そのため、銅配線をめっきで形成する際には、ボイドが形成されないようにすることが重要である。めっき時の銅膜は、開口部の間口付近と開口底面で速く成長するが、間口が塞がる前に底面が間口に到達すれば、ボイドのない銅配線を形成することができる。そのため、できるだけシード膜を薄くして開口部の間口を広くすることが好ましい。バリアメタル膜をシード膜として用いることにより、開口部の間口を広くすることができ、ボイドの発生を防ぐことができる。
特開２００６−４０９０８号公報
特開２００６−１２０８７０号公報
S. K. Cho et al., "Damascene Cu electrodeposition on metal organic chemical vapor deposition-grown Ru thin film barrier", J. Vac. Sci. Technol. B22(6), Nov/Dec 2004, pp2649-2653
ところで、従来、基板をめっき液に入槽する際に、空気等の気体を除去して均一なめっき膜を得るために、基板を斜めにして入槽することがあった。しかし、本発明者は、ルテニウム、パラジウム、またはロジウム等のバリアメタル膜をカソード電極として用いた場合に、従来のようにバリアメタル膜とアノードとの間に電圧を印加した状態で基板を斜めにしてめっき液中に入槽すると、基板がめっき液と接する接液部近傍で電流集中による異常成長が生じることを見出した。バリアメタル膜をシード膜として用いた場合、銅シード膜に比べて銅成長核が発生しにくいため電流値を高くして銅成長核の発生密度を高くしなければならないためだと考えられる。
本発明によれば、
銅膜を電解めっき法で形成する際にカソードとして機能するシード膜となるとともに硫酸銅めっき液に不溶性のバリアメタル膜を半導体基板上に形成する工程と、
前記バリアメタル膜とアノードとを略同電位とした状態で、硫酸銅めっき液を収容しためっき処理槽に前記半導体基板を入槽し、前記バリアメタル膜とアノードとの間に電圧を印加しない状態で前記バリアメタル膜を前記硫酸銅めっき液に所定時間浸漬する工程と、
前記バリアメタル膜を前記硫酸銅めっき液に前記所定時間浸漬した後、前記バリアメタル膜を前記硫酸銅めっき液に浸漬したまま当該バリアメタル膜と前記アノードとの間に電圧を印加して前記バリアメタル膜表面に銅膜を形成する工程と、
を含む半導体装置の製造方法が提供される。
銅膜を電解めっき法で形成する際にカソードとして機能するシード膜となるとともに硫酸銅めっき液に不溶性のバリアメタル膜を半導体基板上に形成する工程と、
前記バリアメタル膜とアノードとを略同電位とした状態で、硫酸銅めっき液を収容しためっき処理槽に前記半導体基板を入槽し、前記バリアメタル膜とアノードとの間に電圧を印加しない状態で前記バリアメタル膜を前記硫酸銅めっき液に所定時間浸漬する工程と、
前記バリアメタル膜を前記硫酸銅めっき液に前記所定時間浸漬した後、前記バリアメタル膜を前記硫酸銅めっき液に浸漬したまま当該バリアメタル膜と前記アノードとの間に電圧を印加して前記バリアメタル膜表面に銅膜を形成する工程と、
を含む半導体装置の製造方法が提供される。
本発明によれば、入槽時に、バリアメタル膜とアノードとの間に電圧を印加しないで略同電位とするので、異常成長を防ぐことができる。また、バリアメタル膜とアノードとを略同電位とした状態で半導体基板をめっき液に所定時間浸漬するので、この間に空気等の気体が除去され、基板を斜めに入槽しなくても、均一なめっき膜を得ることができる。
また、本発明者は、バリアメタル膜を電解めっきのシード膜として用いた場合、処理手順を工夫することにより、別途前処理を行うための装置を準備することなく、良好に電解めっきにより銅膜を形成することができることを見出した。従来、シード膜となる導電膜を形成した後、めっき液中でめっき処理を行う前に、導電膜表面に対して前処理を行っている。たとえば、特許文献２には、めっき下地（導電膜）の均一性を事前に改善するために、たとえば水洗、界面活性剤処理等による濡れ性の均一化や、薬液処理、プラズマ処理等による不均一酸化膜の除去ないし還元を行っている。非特許文献１においても、Ｃｕ膜の形成を良好にするために、めっき処理の前にＰｄＣｌ２、ＨＣｌ、ＨＦ等を含む溶液中に浸漬させている。このような前処理は、めっき液を含むめっき槽とは異なる処理槽や装置で行われている。
本発明者は、このように、バリアメタル膜を電解めっきのシード膜として用いた場合に、バリアメタル膜とアノードとを略同電位とした状態で、バリアメタル膜をめっき液に所定時間浸漬させることにより、従来別の処理槽や別の装置で行っていたのと同様の酸化膜の除去が行われることを見出した。すなわち、本発明によれば、銅膜を形成するためのめっき処理槽およびめっき液をバリアメタル膜の前処理槽および前処理液としても用いることができる。これにより、めっき処理装置の構成を簡易にするとともに、めっき処理時のスループットを向上させつつ、良好な電気特性の銅膜を得ることができる。ここで、バリアメタル膜とアノードとを略同電位とした状態とは、バリアメタル膜に電圧を印加しない状態、または、バリアメタル膜にアノードと同電位となるように電圧を印加した状態とすることができる。バリアメタル膜とアノードとが略同電位とは、これらの間の実質的な電位差によって、めっき成膜がされない程度の電圧とすることができる。装置構成により変化するが、たとえば０．５Ｖ以下の電位差とすることができる。
本発明によれば、簡易な構成で良好な電気特性の銅膜を得ることができる。
図１は、本実施の形態において、電解めっき法により銅膜を形成する手順を示すフローチャートである。図２は、この手順を模式的に示す図である。
まず、たとえばシリコン基板である半導体基板１０２上にバリアメタル膜１１０を形成する（Ｓ１０、図２（ａ））。バリアメタル膜１１０は、銅膜を電解めっき法で形成する際にカソードとして機能するシード膜となる。
まず、たとえばシリコン基板である半導体基板１０２上にバリアメタル膜１１０を形成する（Ｓ１０、図２（ａ））。バリアメタル膜１１０は、銅膜を電解めっき法で形成する際にカソードとして機能するシード膜となる。
つづいて、半導体基板１０２を、バリアメタル膜１１０が形成された面を下にして、めっき処理槽２００中に収容されためっき液２０４に浸漬させる。このとき、半導体基板１０２の表面（バリアメタル膜１１０が形成された面）とめっき処理槽２００のめっき液２０４の上面とが略平行となるようにして、半導体基板１０２をめっき処理槽２００に入槽させることができる。また、バリアメタル膜１１０に接続された電源線とアノード２０２に接続された電源線との間のスイッチ２０６をオフとし、バリアメタル膜１１０とアノード２０２との間に電圧を印加しない状態で、半導体基板１０２をめっき処理槽２００に入槽する。この状態でバリアメタル膜１１０をめっき液２０４に所定時間ｔ０浸漬する（Ｓ２０、図２（ｂ）および図２（ｃ））。めっき液２０４は、硫酸銅めっき液とすることができる。また、めっき液２０４には、添加剤としてレベラ、アクセラレータ（促進剤）、およびサプレッサ（抑制剤）が導入されてもよい。
所定時間ｔ０は、０．５秒以上とすることができる。これにより、バリアメタル膜１１０表面に形成された酸化膜等が良好に除去される。また、スループット向上のため、所定時間ｔ０は、１０秒以下とすることができる。アノード２０２は、溶解性の銅アノードにより構成してもよく、また不溶性アノードにより構成してもよく、とくに限定されない。
バリアメタル膜１１０をめっき液２０４に所定時間ｔ０浸漬した後、スイッチ２０６をオンとして、バリアメタル膜１１０をめっき液２０４に浸漬したままバリアメタル膜１１０とアノード２０２との間に電圧を印加する（Ｓ３０、図２（ｄ））。これにより、バリアメタル膜１１０表面に銅膜が形成される。
次に、本実施の形態における銅配線を含む半導体装置１００の製造手順を図３を参照して説明する。以下、図２も参照して説明する。
半導体基板１０２上には、トランジスタ等が形成されている。さらに、半導体基板１０２上には、層間絶縁膜１０４および層間絶縁膜１０６がこの順で形成されている。層間絶縁膜１０４および層間絶縁膜１０６中には、配線やビアが形成されている。
半導体基板１０２上には、トランジスタ等が形成されている。さらに、半導体基板１０２上には、層間絶縁膜１０４および層間絶縁膜１０６がこの順で形成されている。層間絶縁膜１０４および層間絶縁膜１０６中には、配線やビアが形成されている。
このように構成された半導体装置１００において、まず、層間絶縁膜１０６に開口部１０８を形成する（図３（ａ））。ここでは、開口部１０８が配線溝の場合を例として説明するが、開口部１０８がビアホールまたはデュアルダマシン配線溝である場合も同様である。
このような開口部１０８を配線材料で埋め込む手順は、以下のようになる。まず、層間絶縁膜１０６上全面にバリアメタル膜１１０を形成する。これにより、開口部１０８の底面および側面にもバリアメタル膜１１０が形成される（図３（ｂ））。本実施の形態において、バリアメタル膜１１０は、Ｒｕとすることができる。バリアメタル膜１１０としてＲｕを用いることにより、バリアメタル膜１１０と銅膜との密着性を良好にすることができる。バリアメタル膜１１０は、たとえばＣＶＤ法、スパッタ法等により形成することができる。バリアメタル膜１１０の膜厚は、たとえば１〜５ｎｍ程度とすることができる。
その後、とくに前処理を行うことなく、半導体装置１００のバリアメタル膜１１０をめっき処理槽２００のめっき液２０４に浸漬させる。このとき、上述したように、バリアメタル膜１１０とアノード２０２との間に電圧を印加することなく、すなわちこれらの間を略同電位とした状態で、バリアメタル膜１１０を所定時間ｔ０浸漬させる。これにより、バリアメタル膜１１０表面の酸化膜等が除去される。つづいて、所定時間ｔ０経過後に、バリアメタル膜１１０とアノード２０２との間に電圧を印加する。このとき、バリアメタル膜１１０に、１０〜１５０Ａ／ｍ２程度の負の電流が印加されるようにする。これにより、バリアメタル膜１１０上に銅膜１１２が形成され、開口部１０８が銅膜１１２により埋め込まれる（図３（ｃ））。
この後、半導体装置１００をめっき処理槽２００から取り出し、ＣＭＰにより開口部１０８外部に露出した銅膜１１２およびバリアメタル膜１１０を除去する。これにより、銅配線が形成される。
本実施の形態においては、バリアメタル膜１１０に電圧を印加しない状態で、バリアメタル膜１１０をめっき液２０４に所定時間浸漬させることにより、従来別の処理槽や別の装置で行っていたのと同様の酸化膜の除去が行われる。すなわち、本実施の形態においては、銅膜を形成するためのめっき処理槽２００およびめっき液２０４をバリアメタル膜１１０の前処理槽および前処理液としても用いている。これにより、めっき処理装置の構成を簡易にするとともに、めっき処理時のスループットを向上することができる。
図３を参照して説明したのと同様に、層間絶縁膜１０６に形成した開口部１０８内に電解めっき法により銅膜を埋め込む処理を行った。ここで、開口部１０８のサイズは０．１０μｍ、バリアメタル膜１１０としてはＲｕ（膜厚約５ｎｍ）を用いた。めっき液２０４としては、硫酸銅めっき液を用いた。以下の条件でめっき処理を行った。
（例１）
入槽時にバリアメタル膜１１０とアノード２０２との間に電圧を印加することなくバリアメタル膜１１０をめっき液２０４に浸漬させ、そのまま１秒おいた後にバリアメタル膜１１０とアノード２０２との間に電圧を印加し（バリアメタル膜１１０への負の電流１００Ａ／ｍ２）、開口部１０８内を銅膜で埋め込んだ。
入槽時にバリアメタル膜１１０とアノード２０２との間に電圧を印加することなくバリアメタル膜１１０をめっき液２０４に浸漬させ、そのまま１秒おいた後にバリアメタル膜１１０とアノード２０２との間に電圧を印加し（バリアメタル膜１１０への負の電流１００Ａ／ｍ２）、開口部１０８内を銅膜で埋め込んだ。
（例２）
入槽時にバリアメタル膜１１０とアノード２０２との間に電圧を印加して（バリアメタル膜１１０への負の電流１００Ａ／ｍ２）、バリアメタル膜１１０をめっき液２０４に浸漬させ、そのまま開口部１０８内を銅膜で埋め込んだ。
入槽時にバリアメタル膜１１０とアノード２０２との間に電圧を印加して（バリアメタル膜１１０への負の電流１００Ａ／ｍ２）、バリアメタル膜１１０をめっき液２０４に浸漬させ、そのまま開口部１０８内を銅膜で埋め込んだ。
製造した銅配線をＴＥＭで観察したところ、例１ではボイドの発生が見られなかったが、例２ではボイドの発生が見られた。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１００ 半導体装置
１０２ 半導体基板
１０４ 層間絶縁膜
１０６ 層間絶縁膜
１０８ 開口部
１１０ バリアメタル膜
１１２ 銅膜
２００ めっき処理槽
２０２ アノード
２０４ めっき液
２０６ スイッチ
１０２ 半導体基板
１０４ 層間絶縁膜
１０６ 層間絶縁膜
１０８ 開口部
１１０ バリアメタル膜
１１２ 銅膜
２００ めっき処理槽
２０２ アノード
２０４ めっき液
２０６ スイッチ
Claims (3)
- 銅膜を電解めっき法で形成する際にカソードとして機能するシード膜となるとともに硫酸銅めっき液に不溶性のバリアメタル膜を半導体基板上に形成する工程と、
前記バリアメタル膜とアノードとを略同電位とした状態で、硫酸銅めっき液を収容しためっき処理槽に前記半導体基板を入槽し、前記バリアメタル膜とアノードとの間に電圧を印加しない状態で前記バリアメタル膜を前記硫酸銅めっき液に所定時間浸漬する工程と、
前記バリアメタル膜を前記硫酸銅めっき液に前記所定時間浸漬した後、前記バリアメタル膜を前記硫酸銅めっき液に浸漬したまま当該バリアメタル膜と前記アノードとの間に電圧を印加して前記バリアメタル膜表面に銅膜を形成する工程と、
を含む半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記バリアメタル膜は、ルテニウム、パラジウム、またはロジウムにより構成された半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記所定時間は０．５秒以上である半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006327866A JP2008141088A (ja) | 2006-12-05 | 2006-12-05 | 半導体装置の製造方法 |
| US11/950,464 US20080132062A1 (en) | 2006-12-05 | 2007-12-05 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006327866A JP2008141088A (ja) | 2006-12-05 | 2006-12-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008141088A true JP2008141088A (ja) | 2008-06-19 |
Family
ID=39476346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006327866A Pending JP2008141088A (ja) | 2006-12-05 | 2006-12-05 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080132062A1 (ja) |
| JP (1) | JP2008141088A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012122097A (ja) * | 2010-12-08 | 2012-06-28 | Ebara Corp | 電気めっき方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100924865B1 (ko) * | 2007-12-27 | 2009-11-02 | 주식회사 동부하이텍 | 반도체 소자의 금속배선 형성방법 |
| TWI566354B (zh) * | 2014-08-13 | 2017-01-11 | 矽品精密工業股份有限公司 | 中介板及其製法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6551484B2 (en) * | 1999-04-08 | 2003-04-22 | Applied Materials, Inc. | Reverse voltage bias for electro-chemical plating system and method |
| US20050274622A1 (en) * | 2004-06-10 | 2005-12-15 | Zhi-Wen Sun | Plating chemistry and method of single-step electroplating of copper on a barrier metal |
| US7026244B2 (en) * | 2003-08-08 | 2006-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low resistance and reliable copper interconnects by variable doping |
| JP2006120870A (ja) * | 2004-10-21 | 2006-05-11 | Ebara Corp | 配線形成方法及び装置 |
-
2006
- 2006-12-05 JP JP2006327866A patent/JP2008141088A/ja active Pending
-
2007
- 2007-12-05 US US11/950,464 patent/US20080132062A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012122097A (ja) * | 2010-12-08 | 2012-06-28 | Ebara Corp | 電気めっき方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080132062A1 (en) | 2008-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101784997B1 (ko) | 전기화학적 도금 방법들 | |
| US7503830B2 (en) | Apparatus for reduction of defects in wet processed layers | |
| KR100824484B1 (ko) | 구리연결부의 시드층을 처리하는 방법 및 장치 | |
| US7405157B1 (en) | Methods for the electrochemical deposition of copper onto a barrier layer of a work piece | |
| US8222142B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US7601638B2 (en) | Interconnect metallization method having thermally treated copper plate film with reduced micro-voids | |
| US20040188260A1 (en) | Method of plating a semiconductor structure | |
| JP2008141088A (ja) | 半導体装置の製造方法 | |
| US20120235302A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP3836252B2 (ja) | 基板のめっき方法 | |
| JP3741682B2 (ja) | メッキ方法、メッキ装置及び電子デバイスの製造方法 | |
| US20030146102A1 (en) | Method for forming copper interconnects | |
| KR101436553B1 (ko) | 실리콘 관통 비아 구조를 가진 반도체 장치 및 그 제조 방법 | |
| KR100818396B1 (ko) | 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법 | |
| JP2005039142A (ja) | 半導体装置の製造方法 | |
| JP2007084891A (ja) | 配線基板のメッキ膜形成方法 | |
| JP2006225715A (ja) | めっき装置及びめっき方法 | |
| US10000860B1 (en) | Methods of electrochemical deposition for void-free gap fill | |
| KR100456259B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| US20060141768A1 (en) | Method to eliminate plating copper defect | |
| JP2009030167A (ja) | 基板処理方法及び基板処理装置 | |
| JP2004193621A (ja) | 金属バリア接着性が改良された、シリコン−炭素−酸素誘電体を有する半導体デバイス、及びその形成方法 | |
| WO2010133550A1 (en) | Method for coating a semiconductor substrate by electrodeposition | |
| JP2006152421A (ja) | 電解めっき装置及び電解めっき方法 | |
| KR100731082B1 (ko) | 반도체 소자 제조 방법 |