KR100818396B1 - 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법 - Google Patents

플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법 Download PDF

Info

Publication number
KR100818396B1
KR100818396B1 KR1020060071326A KR20060071326A KR100818396B1 KR 100818396 B1 KR100818396 B1 KR 100818396B1 KR 1020060071326 A KR1020060071326 A KR 1020060071326A KR 20060071326 A KR20060071326 A KR 20060071326A KR 100818396 B1 KR100818396 B1 KR 100818396B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
copper
copper wiring
cleaning
condition
Prior art date
Application number
KR1020060071326A
Other languages
English (en)
Other versions
KR20080010801A (ko
Inventor
김상철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060071326A priority Critical patent/KR100818396B1/ko
Publication of KR20080010801A publication Critical patent/KR20080010801A/ko
Application granted granted Critical
Publication of KR100818396B1 publication Critical patent/KR100818396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Abstract

본 발명은 전해도금법을 이용하여 구리 배선을 형성한다는 것으로, 이를 위하여 본 발명은, 플레이트 챔버에서 클리닝 챔버로의 이동 시 장비 오류가 발생할 경우 복구에 소요되는 시간에 따라 반도체 웨이퍼에 산화가 발생하는 종래와는 달리, 플레이트 챔버 내 상부에 위치하는 웨이퍼 지지대에 안착된 반도체 웨이퍼를 전해조 내 전해액에 침전시키고, 전해조 내 구리 전극과 반도체 웨이퍼에 전압을 인가하며, 인가된 전압에 따라 구리 전극에서 발생된 구리 이온을 반도체 웨이퍼에 증착시킨 후에, 웨이퍼 지지대를 상승시켜 반도체 웨이퍼를 전해액에서 배출하고, 반도체 웨이퍼를 1차 세정하며, 웨이퍼 지지대를 특정 회전 속도의 제 1 조건으로 회전시켜 반도체 웨이퍼를 1차 드라이함으로써, 플레이트 챔버에서 클리닝 챔버로 이동하는 중에 오류가 발생할 경우에 발생하는 반도체 웨이퍼의 산화를 미연에 방지할 수 있는 것이다.
플레이트 챔버(Plate Chamber), 클리닝 챔버(Cleaning Chamber), 전해도금법(ECP : Electronic Chemical Plating)

Description

플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선 형성 방법{PLATE CHAMBER AND METHOD FOR FORMING Cu LINE OF SEMICONDUCTOR DEVICE USING BY IT}
도 1은 종래 방법에 따라 전해도금법을 이용하여 반도체 소자의 구리 배선을 형성하는 과정을 나타낸 플로우차트,
도 2a 및 도 2b는 정상적인 반도체 웨이퍼와 산화된 반도체 웨이퍼를 나타낸 도면,
도 3은 본 발명의 바람직한 실시 예에 따라 구리 도금 후 세정 및 드라이하는데 적합한 플레이트 챔버의 구성도,
도 4는 본 발명의 일 실시 예에 따라 세정액을 이용한 세정 및 회전 방식의 드라이를 수행하여 반도체 소자의 구리 배선을 형성하는 과정을 나타낸 플로우차트,
도 5는 본 발명의 다른 실시 예에 따라 세정액을 이용한 세정 및 가스 분사 방식의 드라이를 수행하여 반도체 소자의 구리 배선을 형성하는 과정을 나타낸 플로우차트.
본 발명은 반도체 소자의 구리 배선을 형성하는 기법에 관한 것으로, 더욱 상세하게는 전해도금법(ECP : Electronic Chemical Plating)을 이용하여 구리 배선을 형성한 후 이를 세정 및 드라이하는데 적합한 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 산업이 초대규모 집적 회로(Ultra Large Scale Integration; ULSI)로 옮겨가면서 소자의 지오메트리(geometry)가 서브-하프-미크론(sub-half-micron) 영역으로 계속 줄어드는 반면, 성능 향상 및 신뢰도 측면에서 회로 밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여, 반도체 소자의 금속 배선을 형성함에 있어서 구리 박막은 알루미늄에 비해 녹는점이 높아 전기이동도(electro-migration; EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수 있어, 집적 회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사용되고 있다.
구리 배선 형성 방법에서, 구리 증착 공정은 고속 소자 및 고집적 소자를 실현하는데 중요한 공정으로, 물리기상증착(Physical Vapor Deposition; PVD)법, 전해도금법(ECP : Electronic Chemical Plating), 무전해도금법(Electroless-plating), 유기금속 화학기상증착(MOCVD)법 등 여러 증착 기술이 적용되고 있다.
도 1은 종래 방법에 따라 전해도금법을 이용하여 반도체 소자의 구리 배선을 형성하는 과정을 나타낸 플로우차트이다.
도 1을 참조하여 전해도금법을 이용한 구리 배선 형성 과정에 대해 설명하 면, 플레이트 챔버(Plate Chamber)에서 전해도금 장비를 이용하여 예를 들어 황산 등이 포함된 전해액이 담긴 전해조 내에 반도체 웨이퍼를 침전한 후에(단계102), 전해조 내의 구리 전극에 양극(anode)을 연결하고, 침전된 반도체 웨이퍼에 음극(cathode)을 연결하여 이에 전압을 인가한다(단계104).
그리고, 구리 전극와 반도체 웨이퍼에 전압을 인가하면 전해조 내에 전기장이 형성되고, 이에 따라 구리 전극에서 구리 이온이 전해액을 통해 반도체 웨이퍼 표면으로 이동하며, 이에 따라 반도체 웨이퍼 표면에 원하는 구리 배선을 형성(구리 도금)한다(단계106). 이 때, 전해액에 따른 전기장 특성에 따라 반도체 웨이퍼 표면의 증착율을 조정할 수 있다.
다음에, 플레이트 챔버에서는 반도체 웨이퍼를 상승시켜 전해액이 담긴 전해조에서 꺼내어 세정액, 예를 들어 DIW 등을 이용한 1차 세정을 수행한 후에(단계108), 이를 클리닝 챔버(Cleaning Chamber)로 이동시키고, 여기에서 세정액, 예를 들어 등을 이용한 2차 세정을 수행한 후 반도체 웨이퍼를 등의 방식으로 드라이한다(단계110).
하지만, 종래의 전해도금법에 따라 구리 배선을 형성하는 과정에서는 이러한 전해도금법에 따른 구리 배선 형성 공정이 진행하는 동안에 예기치 못한 장비의 오류가 발생하더라도 도금 중인 반도체 웨이퍼에 대한 공정을 중단하지 않고, 모든 공정을 완료하게 됨으로써, 오류 발생하면 이의 복구 처리 시간(일반적으로 10분 정도 소요)에 따라 구리 시드가 증착된 반도체 웨이퍼의 표면에 잔류하는 전해액 때문에 반도체 웨이퍼에 자연 산화가 일어나고, 이는 해당 반도체 웨이퍼를 사용하 지 못하는 결과를 초래한다. 일 예로서, 도 2a 및 도 2b는 정상적인 반도체 웨이퍼와 산화된 반도체 웨이퍼를 나타낸 도면으로, 도 2a는 정상적인 반도체 웨이퍼를 나타내며, 도 2b는 산화된 웨이퍼를 나타낸다.
또한, 종래의 전해도금법에 따른 구리 배선 형성 과정에서는 플레이트 챔버에서 DIW 등을 이용한 1차 세정을 수행하고, 해당 반도체 웨이퍼를 클리닝 챔버로 이동시켜 메인(main) 세정으로 등을 이용하여 2차 세정을 수행하며, 가스 분사 등의 방식으로 드라이하게 되는데, 이동시간 동안 전해액 또는 세정액에 젖은 상태로 있기 때문에 공기 중 노출에 의한 급속한 산화가 발생함으로써, 구리 배선의 성질을 변화시키며, 이는 구리 표면 내부로 급속히 진행되어 해당 반도체 웨이퍼를 불량 처리할 수 밖에 없는 실정이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 전해도금법을 이용하여 구리 배선을 형성하는 과정에서 구리 도금 후 플레이트 챔버 내에서 세정 및 드라이 공정을 수행하여 반도체 웨이퍼의 산화를 미연에 방지할 수 있는 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선 방법을 제공하는데 그 목적이 있다.
상기한 종래 기술의 문제점을 해결하기 위한 본 발명의 다른 목적은, 플레이트 챔버 내에 회전 방식의 드라이 또는 가스 분사 방식의 드라이를 수행하여 반도체 웨이퍼의 산화를 미연에 방지할 수 있는 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 관점에서 본 발명은, 전해 도금법을 이용하여 구리 배선을 형성하는 플레이트 챔버로서, 전해액이 담겨 있는 전해조와, 상기 전해액 속에 잠겨 있으며, 전압이 인가될 때 구리 이온을 발생시켜 반도체 웨이퍼로 이동시키는 구리 전극과, 상기 반도체 웨이퍼를 지지하며, 상기 전해액 내로 하강시키고, 상기 구리 전극 및 반도체 웨이퍼에 전압이 인가되어 상기 반도체 웨이퍼에 구리 배선이 형성되면, 상기 전해액 외부로 상승시킨 후에 1600 RPM - 1700 RPM의 회전 속도, 20 초 - 40 초의 회전 시간의 제 1 조건으로 회전시키거나 혹은 제 2 조건으로 회전시키는 웨이퍼 지지 수단과, 상기 회전 전에 세정액을 이용하여 상기 반도체 웨이퍼를 세정하는 세정 수단과, 상기 제 2 조건의 회전 속도로 상기 웨이퍼 지지 수단이 회전되면 제 2 조건으로 가스를 분사하는 드라이 수단을 포함하는 플레이트 챔버를 제공한다.
상기 목적을 달성하기 위한 다른 관점에서 본 발명은 전해 도금법을 이용하여 구리 배선을 형성하는 반도체 소자의 구리 배선 형성 방법으로서, 플레이트 챔버 내 상부에 위치하는 웨이퍼 지지대에 안착된 반도체 웨이퍼를 전해조 내 전해액에 침전시키는 단계와, 상기 전해조 내 구리 전극과 상기 반도체 웨이퍼에 전압을 인가하는 단계와, 상기 인가된 전압에 따라 상기 구리 전극에서 발생된 구리 이온을 상기 반도체 웨이퍼에 증착시키는 단계와, 상기 웨이퍼 지지대를 상승시켜 상기 반도체 웨이퍼를 상기 전해액에서 배출하는 단계와, 상기 반도체 웨이퍼를 1차 세정하는 단계와, 상기 웨이퍼 지지대를 특정 회전 속도의 제 1 조건으로 회전시켜 상기 반도체 웨이퍼를 1차 드라이하는 단계를 포함하는 반도체 소자의 구리 배선 형성 방법을 제공한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술요지는, 플레이트 챔버에서 구리 전극과 반도체 웨이퍼에 전압을 인가하여 구리 배선을 형성한 후에 DIW의 세정액으로 1차 세정한 후, 제 1 조건으로 회전시켜 1차 드라이하거나 혹은 제 1 조건의 회전 속도로 웨이퍼 지지대의 회전이 불가능하면 제 2 조건의 회전 속도로 회전시킴과 동시에 제 2 조건으로 N2 가스를 분사하여 1차 드라이한 후 클리닝 챔버로 반도체 웨이퍼를 이동시켜 2차 세정 및 2 차 드라이한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 3은 본 발명의 바람직한 실시 예에 따라 구리 도금 후 세정 및 드라이하는데 적합한 플레이트 챔버의 구성도로서, 플레이트 챔버(300) 내에 전해조(302), 전해액(302a), 구리 전극(304), 웨이퍼 지지대(306), 반도체 웨이퍼(308), 제 1 노즐(310a), 제 2 노즐(310b)을 포함한다.
도 3을 참조하면, 전해조(302)는 반도체 웨이퍼(308)의 전기적인 도금을 위한 예를 들어 황산 등이 포함된 전해액(302a)이 채워져 있으며, 반도체 웨이퍼(308)가 웨이퍼 지지대(306)를 하강시켜 전해액(302a) 내에 침전되고, 양 극(anode)으로서 구리 전극(304)과 음극(cathode)으로서 반도체 웨이퍼(308)에 전압을 인가하게 되면 전해액(302a) 내에 구리 전극(304)과 반도체 웨이퍼(308) 사이에 전기장이 형성되고, 이를 통해 구리 전극(304)의 구리 이온이 반도체 웨이퍼(308)로 이동하여 증착(도금)된다.
그리고, 반도체 웨이퍼(308)를 웨이퍼 지지대(306)를 상승시켜 전해조(302)에서 꺼내고, 이러한 반도체 웨이퍼(308)에 대해 제 1 노즐(310)을 이용하여 1차 세정을 수행하고, 웨이퍼 지지대(306)를 회전시켜 1차 드라이한다. 여기에서, 제 1 노즐은 세정액, 예를 들어 DIW 등을 분사시키는 노즐이며, DIW 등과 같은 세정액을 이용하여 1차 세정한다. 또한, 웨이퍼 지지대(306)는 회전 모터 등의 회전 구동 수단(도시 생략됨)을 포함하여 예를 들면, 400 RPM - 500 RPM의 속도로 20 초 - 40 초의 조건으로 회전시켜 안착된 반도체 웨이퍼(308)를 1차 드라이한다.
한편, 상술한 1차 드라이 조건(즉, 회전 속도가 400 RPM 이하의 값을 갖는 경우) 반도체 웨이퍼(308)를 웨이퍼 지지대(306)를 상승시켜 전해조(302)에서 꺼내고, 이러한 반도체 웨이퍼(308)에 대해 제 1 노즐(310a)을 이용하여 1차 세정을 수행하고, 제 2 노즐(310b)을 이용하여 1차 드라이한다. 여기에서, 제 1 노즐은 세정액, 예를 들어 DIW 등을 분사시키는 노즐이며, DIW 등과 같은 세정액을 이용하여 1차 세정한다. 또한, 제 2 노즐은 드라이 가스, 예를 들면 N2 등을 분사시키는 노즐이며, N2 가스 등을 이용하여 1 차 드라이한다.
이 후에, 세정 및 드라이한 반도체 웨이퍼(308)를 클리닝 챔버(도시 생략됨)로 이동시켜 등과 같은 세정액을 이용하여 2차 세정한 후에, 등의 방식으로 2차 드 라이한다.
따라서, 상술한 본 발명에 따른 구리 배선 형성 장치를 이용하여 플레이트 챔버에서 클리닝 챔버로 이동하는 중에 발생하는 반도체 웨이퍼의 산화를 방지하고, 이동 중에 에러가 발생할 경우에도 반도체 웨이퍼의 산화를 방지할 수 있다.
다음에, 상술한 바와 같은 구성을 갖는 구리 배선 형성 장치에서 세정액을 이용한 1차 세정과 회전 방식의 1차 드라이를 수행하여 반도체 소자의 구리 배선을 형성하는 과정에 대해 설명한다.
도 4는 본 발명의 일 실시 예에 따라 세정액을 이용한 세정 및 회전 방식의 드라이를 수행하여 반도체 소자의 구리 배선을 형성하는 과정을 나타낸 플로우차트이다.
도 4를 참조하여 전해도금법을 이용한 구리 배선 형성 과정에 대해 설명하면, 플레이트(plate) 챔버(300)에서 예를 들어 황산 등이 포함된 전해액(302a)이 담긴 전해조 내에 반도체 웨이퍼를 침전한 후에(단계402), 전해조 내의 구리 전극에 양극(anode)을 연결하고, 침전된 반도체 웨이퍼에 음극(cathode)을 연결하여 이에 전압을 인가한다(단계404).
그리고, 구리 전극와 반도체 웨이퍼에 전압을 인가하면 전해조 내에 전기장이 형성되고, 이에 따라 구리 전극에서 구리 이온이 전해액을 통해 반도체 웨이퍼 표면으로 이동하며, 이에 따라 반도체 웨이퍼 표면에 원하는 구리 배선을 형성(구리 도금)한다(단계406). 이 때, 전해액에 따른 전기장 특성에 따라 반도체 웨이퍼 표면의 증착율을 조정할 수 있다.
다음에, 플레이트 챔버(300)에서는 반도체 웨이퍼를 상승시켜 전해액이 담긴 전해조에서 꺼내어 세정액, 예를 들어 DIW(초순수, De-Ionizde Water) 등을 이용한 1차 세정을 수행한 후에(단계408), 웨이퍼 지지대(306)를 회전시켜 1차 드라이한다(단계410). 여기에서, 제 1 노즐은 세정액, 예를 들어 DIW 등을 분사시키는 노즐이며, DIW 등과 같은 세정액을 이용하여 1차 세정한다. 또한, 웨이퍼 지지대(306)는 회전 모터 등의 회전 구동 수단(도시 생략됨)을 포함하여 예를 들면, 1600 RPM - 1700 RPM의 속도로 20 초 - 40 초동안 회전시켜 안착된 반도체 웨이퍼(308)를 1차 드라이한다.
이 후에, 세정 및 드라이한 반도체 웨이퍼(308)를 클리닝 챔버(도시 생략됨)로 이동시켜 DIW 등과 같은 세정액을 이용하여 2차 세정한 후에, 회전 방식, 가스 분사 방식 등을 이용하여 2차 드라이한다(단계412).
따라서, 플레이트 챔버에서 반도체 웨이퍼에 구리 배선을 도금한 후에, 1차 세정 후, 회전 방식으로 1차 드라이하며, 이 후 클리닝 챔버에서 2차 세정 및 2차 드라이함으로써, 플레이트 챔버에서 클리닝 챔버로 이동 시 반도체 웨이퍼의 산화를 방지할 수 있다.
다음에, 상술한 바와 같은 구성을 갖는 구리 배선 형성 장치에서 세정액을 이용한 1차 세정과 회전 방식 및 가스 분사 방식의 1차 드라이를 수행하여 반도체 소자의 구리 배선을 형성하는 과정에 대해 설명한다.
도 5는 본 발명의 다른 실시 예에 따라 세정액을 이용한 세정 및 가스 분사 방식의 드라이를 수행하여 반도체 소자의 구리 배선을 형성하는 과정을 나타낸 플 로우차트이다.
도 5를 참조하여 전해도금법을 이용한 구리 배선 형성 과정에 대해 설명하면, 플레이트(plate) 챔버(300)에서 전해도금 장비를 이용하여 예를 들어 황산 등이 포함된 전해액(302a)이 담긴 전해조 내에 반도체 웨이퍼를 침전한 후에(단계502), 전해조 내의 구리 전극에 양극(anode)을 연결하고, 침전된 반도체 웨이퍼에 음극(cathode)을 연결하여 이에 전압을 인가한다(단계504).
그리고, 구리 전극와 반도체 웨이퍼에 전압을 인가하면 전해조 내에 전기장이 형성되고, 이에 따라 구리 전극에서 구리 이온이 전해액을 통해 반도체 웨이퍼 표면으로 이동하며, 이에 따라 반도체 웨이퍼 표면에 원하는 구리 배선을 형성(구리 도금)한다(단계506). 이 때, 전해액에 따른 전기장 특성에 따라 반도체 웨이퍼 표면의 증착율을 조정할 수 있다.
다음에, 플레이트 챔버(300)에서는 반도체 웨이퍼를 상승시켜 전해액이 담긴 전해조에서 꺼내어 세정액, 예를 들어 DIW 등을 이용한 1차 세정을 수행한 후에(단계408), 웨이퍼 지지대(306)를 회전시킴과 동시에 N2 가스를 분사하여 1차 드라이한다(단계510). 여기에서, 제 1 노즐은 세정액, 예를 들어 DIW 등을 분사시키는 노즐이며, DIW 등과 같은 세정액을 이용하여 1차 세정하며, 또한, 웨이퍼 지지대(306)는 회전 모터 등의 회전 구동 수단(도시 생략됨)을 포함하여 예를 들면, 1000 RPM - 1100 RPM의 속도로 20 초 - 40 초의 회전 시간 조건으로 회전시킴과 동시에 제 2 노즐을 통해 드라이 가스, 예를 들면 N2 등을 7 psi - 10 psi의 압력으로 분사시켜 반도체 웨이퍼를 1차 드라이한다.
이 후에, 세정 및 드라이한 반도체 웨이퍼(308)를 클리닝 챔버(도시 생략됨)로 이동시켜 DIW 등과 같은 세정액을 이용하여 2차 세정한 후에, 회전 방식, 가스 분사 방식 등을 이용하여 2차 드라이한다(단계512).
따라서, 플레이트 챔버에서 반도체 웨이퍼에 구리 배선을 도금한 후에, 1차 세정 후, 가스 분사 방식으로 1차 드라이하며, 이 후 클리닝 챔버에서 2차 세정 및 2차 드라이함으로써, 플레이트 챔버에서 클리닝 챔버로 이동 시 반도체 웨이퍼의 산화를 방지할 수 있다.
이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
이상 설명한 바와 같이 본 발명은, 플레이트 챔버에서 클리닝 챔버로의 이동 시 장비 오류가 발생할 경우 복구에 소요되는 시간에 따라 반도체 웨이퍼에 산화가 발생하는 종래와는 달리, 플레이트 챔버에서 구리 전극과 반도체 웨이퍼에 전압을 인가하여 구리 배선을 형성한 후에 DIW의 세정액으로 1차 세정한 후, 제 1 조건으로 회전시켜 1차 드라이하거나 혹은 제 1 조건의 회전 속도로 웨이퍼 지지대의 회전이 불가능하면 제 2 조건의 회전 속도로 회전시킴과 동시에 제 2 조건으로 N2 가스를 분사하여 1차 드라이한 후 클리닝 챔버로 반도체 웨이퍼를 이동시켜 2차 세정 및 2 차 드라이함으로써, 플레이트 챔버에서 클리닝 챔버로 이동하는 중에 오류가 발생할 경우에 발생하는 반도체 웨이퍼의 산화를 미연에 방지할 수 있다.

Claims (11)

  1. 삭제
  2. 전해 도금법을 이용하여 구리 배선을 형성하는 플레이트 챔버로서,
    전해액이 담겨 있는 전해조와,
    상기 전해액 속에 잠겨 있으며, 전압이 인가될 때 구리 이온을 발생시켜 반도체 웨이퍼로 이동시키는 구리 전극과,
    상기 반도체 웨이퍼를 지지하며, 상기 전해액 내로 하강시키고, 상기 구리 전극 및 반도체 웨이퍼에 전압이 인가되어 상기 반도체 웨이퍼에 구리 배선이 형성되면, 상기 전해액 외부로 상승시킨 후에 1600 RPM - 1700 RPM의 회전 속도, 20 초 - 40 초의 회전 시간의 제 1 조건으로 회전시키거나 혹은 제 2 조건으로 회전시키는 웨이퍼 지지 수단과,
    상기 회전 전에 세정액을 이용하여 상기 반도체 웨이퍼를 세정하는 세정 수단과,
    상기 제 2 조건의 회전 속도로 상기 웨이퍼 지지 수단이 회전되면 제 2 조건으로 가스를 분사하는 드라이 수단
    을 포함하는 플레이트 챔버.
  3. 제 2 항에 있어서,
    상기 제 2 조건은, 1000 RPM - 1100 RPM의 회전 속도, 20 초 - 40 초의 회전 시간, 7 psi - 10 psi의 분사 압력 조건인 것을 특징으로 하는 플레이트 챔버.
  4. 삭제
  5. 전해 도금법을 이용하여 구리 배선을 형성하는 반도체 소자의 구리 배선 형성 방법으로서,
    플레이트 챔버 내 상부에 위치하는 웨이퍼 지지대에 안착된 반도체 웨이퍼를 전해조 내 전해액에 침전시키는 단계와,
    상기 전해조 내 구리 전극과 상기 반도체 웨이퍼에 전압을 인가하는 단계와,
    상기 인가된 전압에 따라 상기 구리 전극에서 발생된 구리 이온을 상기 반도체 웨이퍼에 증착시키는 단계와,
    상기 웨이퍼 지지대를 상승시켜 상기 반도체 웨이퍼를 상기 전해액에서 배출하는 단계와,
    상기 반도체 웨이퍼를 1차 세정하는 단계와,
    상기 웨이퍼 지지대를 특정 회전 속도의 제 1 조건으로 회전시켜 상기 반도체 웨이퍼를 1차 드라이하는 단계
    를 포함하는 반도체 소자의 구리 배선 형성 방법.
  6. 제 5 항에 있어서,
    상기 구리 배선 형성 방법은,
    상기 특정 회전 속도로 상기 웨이퍼 지지대의 회전이 불가능하면 상기 웨이퍼 지지대를 제 2 조건의 회전 속도로 회전시킴과 동시에 상기 반도체 웨이퍼에 가스를 분사하여 상기 반도체 웨이퍼를 1차 드라이하는 단계
    를 더 포함하는 반도체 소자의 구리 배선 형성 방법.
  7. 제 6 항에 있어서,
    상기 분사되는 가스는, N2 가스인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  8. 제 5 항에 있어서,
    상기 구리 배선 형성 방법은,
    상기 1차 드라이하는 단계 이후에 상기 반도체 웨이퍼를 클리닝 챔버로 이동시켜 2차 세정 및 2차 드라이하는 단계
    를 더 포함하는 반도체 소자의 구리 배선 형성 방법.
  9. 제 8 항에 있어서,
    상기 2차 드라이는, 회전 방식 또는 가스 분사 방식으로 수행되는 것을 특징 으로 하는 반도체 소자의 구리 배선 형성 방법.
  10. 제 5 항에 있어서,
    상기 제 1 조건은, 1600 RPM - 1700 RPM의 회전 속도, 20 초 - 40 초의 회전 시간 조건인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  11. 제 6 항에 있어서,
    상기 제 2 조건은, 1000 RPM - 1100 RPM의 회전 속도, 20 초 - 40 초의 회전 시간, 7 psi - 10 psi의 분사 압력 조건인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR1020060071326A 2006-07-28 2006-07-28 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법 KR100818396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060071326A KR100818396B1 (ko) 2006-07-28 2006-07-28 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060071326A KR100818396B1 (ko) 2006-07-28 2006-07-28 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법

Publications (2)

Publication Number Publication Date
KR20080010801A KR20080010801A (ko) 2008-01-31
KR100818396B1 true KR100818396B1 (ko) 2008-04-01

Family

ID=39222739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060071326A KR100818396B1 (ko) 2006-07-28 2006-07-28 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법

Country Status (1)

Country Link
KR (1) KR100818396B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9758896B2 (en) * 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
CN115119515B (zh) * 2021-01-20 2023-03-24 株式会社荏原制作所 镀覆装置以及基板的膜厚测定方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010036918A (ko) * 1999-10-12 2001-05-07 이구택 냉연강판 도금방법
JP2002212784A (ja) * 2001-01-12 2002-07-31 Tokyo Electron Ltd 電解メッキ装置及び電解メッキ方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010036918A (ko) * 1999-10-12 2001-05-07 이구택 냉연강판 도금방법
JP2002212784A (ja) * 2001-01-12 2002-07-31 Tokyo Electron Ltd 電解メッキ装置及び電解メッキ方法

Also Published As

Publication number Publication date
KR20080010801A (ko) 2008-01-31

Similar Documents

Publication Publication Date Title
US6908534B2 (en) Substrate plating method and apparatus
US7008871B2 (en) Selective capping of copper wiring
US7405157B1 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US20070062818A1 (en) Electroplating composition intended for coating a surface of a substrate with a metal
US20160309596A1 (en) Methods for forming cobalt interconnects
US20060283716A1 (en) Method of direct plating of copper on a ruthenium alloy
KR101598237B1 (ko) 전기증착 조성물 및 상기 조성물을 사용한 반도체 기판을 코팅하는 방법
US20070062817A1 (en) Method of coating a surface of a substrate with a metal by electroplating
US20090170306A1 (en) Process for filling recessed features in a dielectric substrate
JP2007508461A (ja) 電気鍍金組成物及び電気鍍金方法
JP2023526385A (ja) ナノ双晶銅フィーチャおよび非ナノ双晶銅フィーチャの電気めっき
US20060003521A1 (en) Method of and apparatus for manufacturing semiconductor device
US7217353B2 (en) Method and apparatus for plating substrate
US20060081477A1 (en) Method and apparatus for establishing additive differential on surfaces for preferential plating
KR100818396B1 (ko) 플레이트 챔버 및 이를 이용한 반도체 소자의 구리 배선형성 방법
US6358329B1 (en) Resist residue removal apparatus and method
JP3836252B2 (ja) 基板のめっき方法
US20020162579A1 (en) Wet stripping apparatus and method of using
KR100363847B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101170765B1 (ko) 기판 도금 장치 및 방법
KR20070064847A (ko) 반도체 웨이퍼 전기도금장치
US20080132062A1 (en) Method of manufacturing semiconductor device
US7560381B2 (en) Technique for metal deposition by electroless plating using an activation scheme including a substrate heating process
US7256120B2 (en) Method to eliminate plating copper defect
JP2006225715A (ja) めっき装置及びめっき方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee