JP2023526385A - ナノ双晶銅フィーチャおよび非ナノ双晶銅フィーチャの電気めっき - Google Patents

ナノ双晶銅フィーチャおよび非ナノ双晶銅フィーチャの電気めっき Download PDF

Info

Publication number
JP2023526385A
JP2023526385A JP2022570253A JP2022570253A JP2023526385A JP 2023526385 A JP2023526385 A JP 2023526385A JP 2022570253 A JP2022570253 A JP 2022570253A JP 2022570253 A JP2022570253 A JP 2022570253A JP 2023526385 A JP2023526385 A JP 2023526385A
Authority
JP
Japan
Prior art keywords
copper
nanotwinned
electroplating
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022570253A
Other languages
English (en)
Inventor
オバースト・ジャスティン
バッカロウ・ブライアン・エル．
ポヌスワミー・トーマス・アナンド
マイヤー・スティーブン・ティー．
セカンド・スティーブン・ジェイ． バニク・ザ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2023526385A publication Critical patent/JP2023526385A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Abstract

【解決手段】ナノ双晶銅および非ナノ双晶銅を電気めっきし、２ｉｎ１銅ビアおよびＲＤＬ構造、または２ｉｎ１銅ビアおよびピラー構造などの混合結晶構造を形成することができる。ナノ双晶銅は、非ナノ双晶銅層の表面を酸化剤または他の化学試薬で前処理することによって非ナノ双晶銅層上に電気めっきされ得る。あるいは、ナノ双晶銅が誘電体層における凹部を部分的に充填するために電気めっきされてもよく、非ナノ双晶銅が凹部を充填するためにナノ双晶銅の上に電気めっきされてもよい。その後、銅表層は除去することができる。【選択図】図１２Ｄ

Description

参照による援用
本出願の一部として、本明細書と同時にＰＣＴ出願願書が提出される。この同時出願されたＰＣＴ出願願書に明記され、本出願が利益または優先権を主張する各出願は、参照によりその全体があらゆる目的で本明細書に組み込まれる。
本明細書の実施態様は、銅フィーチャを電気めっきするための方法および装置に関し、より詳細には、ナノ双晶銅フィーチャを電気めっきするための条件を最適化することに関する。
電気化学堆積プロセスは、最新の集積回路製作において十分に確立されている。２１世紀初頭におけるアルミニウムから銅への金属ライン相互接続の移行は、ますます洗練された電着プロセスおよびめっきツールの必要性を高めることになった。洗練化の多くは、デバイスのメタライゼーション層内のより小さな電流搬送ラインの必要性に対応して進化してきた。銅ラインは、一般に「ダマシン」処理（不動態化前メタライゼーション）と呼ばれる方法で、金属を非常に薄く高アスペクト比のトレンチおよびビアに電気めっきすることによって形成される。
電気化学堆積は、一般に、口語的にはウエハレベルパッケージング（ＷＬＰ）として知られている洗練されたパッケージングおよびマルチチップ相互接続技術、ならびにスルーシリコンビア（ＴＳＶ）電気接続技術に対する商業的必要性を満たすのに有望なものである。これらの技術は、（フロントエンドオブライン（ＦＥＯＬ）相互接続と比較して）概してフィーチャサイズが大きく、アスペクト比が高いことに一部起因して、独自の非常に重大な課題を提示する。
ここで提供される背景は、本開示の内容を概ね提示することを目的とする。この背景で説明される範囲内における、現時点で名前を挙げられている発明者らによる研究、ならびに出願の時点で先行技術として別途みなされ得ない説明の態様は、明示または暗示を問わず、本開示に対抗する先行技術として認められない。
本明細書では、めっきされた銅フィーチャ上にナノ双晶銅を堆積する方法が提供される。方法は、めっきされた銅フィーチャを形成するために基板の凹状フィーチャに銅を電気めっきし、めっきされた銅フィーチャを処理するためにめっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露し、めっきされた銅フィーチャ上にナノ双晶銅を電気めっきすることを含む。めっきされた銅フィーチャは、非ナノ双晶（ｎｏｎ－ｎａｎｏｔｗｉｎｎｅｄ）銅を含む。
いくつかの実施態様では、ナノ双晶銅は、（１１１）配向ナノ双晶銅粒子を有するナノ双晶領域を含む。いくつかの実施態様では、ナノ双晶銅は、遷移領域なしで、または約０．５μｍ未満の厚さを有する遷移領域を伴って電気めっきされ、遷移領域は、ナノ双晶領域とめっきされた銅フィーチャの表面との間に位置し、（１１１）配向ナノ双晶銅粒子を含まない。いくつかの実施態様では、方法は、ナノ双晶銅をアニーリングし、遷移領域のサイズを排除または縮小することをさらに含む。いくつかの実施態様では、ナノ双晶銅を電気めっきすることは、めっきされた銅フィーチャの表面をナノ双晶銅電気めっき溶液と接触させ、複数のナノ双晶を有するナノ双晶銅を電気めっきするためにめっきされた銅フィーチャがナノ双晶銅電気めっき溶液と接触するときに第１の電流を基板に適用することを含み第１の電流は、定電流と無電流との間で交互に変化するパルス電流波形を含む。いくつかの実施態様では、ナノ双晶銅電気めっき溶液は、促進剤を含まない。いくつかの実施態様では、めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、めっきされた銅フィーチャの表面を過酸化物、硫酸、溶存オゾン、またはそれらの組み合わせの水溶液を含む湿式処理溶液に曝露することを含む。いくつかの実施態様では、めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、めっきされた銅フィーチャの表面を酸素プラズマまたはオゾンを含む乾式処理に曝露することを含む。いくつかの実施態様では、めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、めっきされた銅フィーチャの表面を１つまたは複数の電気めっきレベリング化合物を含む湿式処理溶液に曝露することを含む。いくつかの実施態様では、めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、めっきされた銅フィーチャの表面をフォーミングガスによる熱処理に曝露することを含む。いくつかの実施態様では、めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、めっきされた銅フィーチャの表面を順次異なる湿式処理溶液に曝露することを含む。いくつかの実施態様では、ナノ双晶銅は、約５μｍ以下の厚さを有する。
別の態様は、ナノ双晶銅フィーチャを堆積する方法を伴う。方法は、シード層の表面上に１つまたは複数の汚染物質を伴うシード層を有する基板を提供し、シード層を処理するためにシード層の表面を１つまたは複数の酸化剤または他の化学試薬に曝露し、シード層上にナノ双晶銅フィーチャを電気めっきすることを含む。
いくつかの実施態様では、シード層の表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、シード層の表面を過酸化物、硫酸、溶存オゾン、またはそれらの組み合わせの水溶液を含む湿式処理溶液に曝露することを含む。いくつかの実施態様では、シード層の表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、シード層の表面を１つまたは複数の電気めっきレベリング化合物を含む湿式処理溶液に曝露することを含む。いくつかの実施態様では、シード層の表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、シード層の表面を酸素プラズマまたはオゾンを含む乾式処理に曝露することを含む。いくつかの実施態様では、シード層の表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、シード層の表面をフォーミングガスによる熱処理に曝露することを含む。
別の態様は、電気めっき装置を伴う。電気めっき装置は、銅電気めっき溶液を保持するように構成されている電気めっきチャンバと、ナノ双晶銅電気めっき溶液を保持するように構成されているナノ双晶銅電気めっきチャンバと、電源と、コントローラとを含む。コントローラは、電気めっきチャンバ内で基板上に銅フィーチャを電気めっきし、銅フィーチャを処理するために銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露し、ナノ双晶銅電気めっきチャンバ内で銅フィーチャ上にナノ双晶銅を電気めっきすることを実施する命令で構成される。
いくつかの実施態様では、銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、電気めっきチャンバ内での後処理として、またはナノ双晶銅電気めっきチャンバ内での前処理として行われる。いくつかの実施態様では、電気めっき装置は、１つまたは複数の酸化剤または他の化学試薬を保持するように構成されているスピンリンス乾燥チャンバをさらに含み、銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、スピンリンス乾燥チャンバ内で行われる。いくつかの実施態様では、電気めっき装置は、１つまたは複数の酸化剤または他の化学試薬を保持するように構成されている処理チャンバをさらに含み、銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、処理チャンバ内で行われる。いくつかの実施態様では、１つまたは複数の酸化剤または他の化学試薬は、過酸化物、硫酸、溶存オゾン、またはそれらの組み合わせの水溶液を含む湿式処理溶液を含む。いくつかの実施態様では、化学試薬は、酸化された銅イオンの溶解度をサポートする強力な酸化剤も含む溶液中で安定である１つまたは複数の化合物を含む。いくつかの実施態様では、１つまたは複数の酸化剤または他の化学試薬は、フォーミングガスによる熱処理を含む乾式処理を含む。
別の態様は、電気めっき装置を伴う。電気めっき装置は、２つ以上の溶液リザーバに流体接続されている電気めっきチャンバを含み、２つ以上の溶液リザーバは、ナノ双晶銅電気めっき溶液および銅電気めっき溶液を保持するように構成される。電気めっき装置は、電源と、電気めっきチャンバ内で基板上に銅フィーチャを電気めっきし、銅フィーチャを処理するために銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露し、電気めっきチャンバ内で銅フィーチャ上にナノ双晶銅を電気めっきすることを実施するためのプログラム命令で構成されているコントローラとをさらに含む。
いくつかの実施態様では、２つ以上の溶液リザーバは、湿式処理溶液を保持するように構成され、銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、電気めっきチャンバ内で実施される。いくつかの実施態様では、１つまたは複数の酸化剤または他の化学試薬は、過酸化物、硫酸、溶存オゾン、またはそれらの組み合わせの水溶液を含む湿式処理溶液を含む。いくつかの実施態様では、１つまたは複数の酸化剤または他の化学試薬は、１つまたは複数の電気めっきレベリング化合物を含む湿式処理溶液を含む。
別の態様は、半導体デバイスを含む。半導体デバイスは、基板と、基板の上の誘電体層と、誘電体層に形成されている導電性相互接続構造とを含む。導電性相互接続構造は、誘電体層に少なくとも部分的に形成されている非ナノ双晶銅フィーチャ、および非ナノ双晶銅フィーチャの上のナノ双晶銅フィーチャを含む。
いくつかの実施態様では、非ナノ双晶銅フィーチャは、導電性相互接続構造の２０容積％以下を占有する。いくつかの実施態様では、非ナノ双晶銅は、誘電体層における凹部を部分的または完全に充填し、非ナノ双晶銅フィーチャは、導電性相互接続構造の基部を占有し、ナノ双晶銅フィーチャは、導電性相互接続構造の上部を占有する。
別の態様は、ナノ双晶銅ビアおよび１つまたは複数のナノ双晶銅ラインを形成する方法を伴う。方法は、基板の凹状領域、および基板の凹状領域の外側の領域にナノ双晶銅を電気めっきし、凹状領域を少なくとも充填するためにナノ双晶銅上に非ナノ双晶銅を電気めっきすることを含む。充填された凹状領域は、銅ビアを画定し、凹状領域の外側のめっきされた領域は、１つまたは複数の銅ラインを画定する。
いくつかの実施態様では、凹状領域の外側の領域は、パターニングされたフォトレジスト層を含み、凹状領域の外側の領域にナノ双晶銅を電気めっきすることは、パターニングされたフォトレジスト層によって画定された領域にナノ双晶銅を電気めっきすることを含む。いくつかの実施態様では、ナノ双晶銅上に非ナノ双晶銅を電気めっきすることは、凹状領域の外側の領域に非ナノ双晶銅を電気めっきすることを含み、凹状領域の外側の領域におけるナノ双晶銅の上面によって画定された深さよりも上の電気めっきされた非ナノ双晶銅は、銅表層（ｃｏｐｐｅｒ ｏｖｅｒｂｕｒｄｅｎ）を画定する。いくつかの実施態様では、方法は、銅表層のすべてまたは一部を除去することをさらに含む。いくつかの実施態様では、銅表層のすべてまたは一部を除去することは、銅表層を酸化剤を含むエッチング溶液と接触させることを含む。いくつかの実施態様では、ナノ双晶銅を電気めっきすることは、１つまたは複数の銅ラインの各々が目標厚さで形成されるように、目標厚さまで凹状領域の外側の領域にナノ双晶銅を電気めっきすることを含む。いくつかの実施態様では、ナノ双晶銅を電気めっきすることは、基板の表面をナノ双晶銅電気めっき溶液と接触させることと、基板の表面がナノ双晶銅電気めっき溶液と接触するときに第１の電流を基板に適用し、複数のナノ双晶を有するナノ双晶銅を電気めっきすることとを含む。ナノ双晶銅電気めっき溶液は、促進剤を含まない。第１の電流は、定電流と無電流との間で交互に変化するパルス電流波形を含む。いくつかの実施態様では、非ナノ双晶銅を電気めっきすることは、ナノ双晶銅の露出面を銅電気めっき溶液と接触させ、銅電気めっき溶液は、少なくとも１つまたは複数の促進剤を含み、基板にカソードバイアスをかけ、少なくとも凹状領域を非ナノ双晶銅で充填することを含む。
別の態様は、ナノ双晶銅ビアおよび１つまたは複数のナノ双晶銅ラインを形成する方法を伴う。方法は、基板の凹状領域、およびパターニングされたフォトレジスト層を有する凹状領域の外側の領域にナノ双晶銅を電気めっきし、ナノ双晶銅は、パターニングされたフォトレジスト層によって画定された凹状領域の外側の領域において目標厚さに電気めっきされ、凹状領域、およびパターニングされたフォトレジスト層によって画定された凹状領域の外側の領域においてナノ双晶銅上に非ナノ双晶銅を電気めっきし、等方性化学エッチングを使用して、パターニングされたフォトレジスト層によって画定された凹状領域の少なくとも外側の領域における非ナノ双晶銅の一部またはすべてを除去することを含む。凹状領域におけるナノ双晶銅およびいずれかの残りの非ナノ双晶銅は、銅ビアを形成し、パターニングされたフォトレジスト層によって画定された凹状領域の外側の領域におけるナノ双晶銅およびいずれかの残りの非ナノ双晶銅は、１つまたは複数の銅ラインを形成する。
別の態様は、電気めっき装置を伴う。電気めっき装置は、銅電気めっき溶液を保持するように構成されている電気めっきチャンバと、ナノ双晶銅電気めっき溶液を保持するように構成されているナノ双晶銅電気めっきチャンバと、電源と、コントローラとを含む。コントローラは、基板の凹状領域、および基板の凹状領域の外側の領域にナノ双晶銅を電気めっきし、凹状領域を少なくとも充填するためにナノ双晶銅上に非ナノ双晶銅を電気めっきすることを実施するためのプログラム命令で構成される。充填された凹状領域は、銅ビアを画定し、凹状領域の外側のめっきされた領域は、１つまたは複数の銅ラインを画定する。
いくつかの実施態様では、凹状領域の外側の領域は、パターニングされたフォトレジスト層を含み、ナノ双晶銅を電気めっきする命令で構成されているコントローラは、１つまたは複数の銅ラインの各々が目標厚さで形成されるように、目標厚さまでパターニングされたフォトレジスト層によって画定された領域におけるナノ双晶銅を電気めっきする命令で構成される。いくつかの実施態様では、銅電気めっき溶液は、促進剤および抑制剤を含み、ナノ双晶銅電気めっき溶液は、促進剤を含まない。
別の態様は、半導体デバイスを伴う。半導体デバイスは、基板と、基板の上の誘電体層と、誘電体層に形成されている銅ビアであって、銅ビアは、ナノ双晶銅層の上に形成されている非ナノ双晶銅層を含む銅ビアと、誘電体層の上に形成されている１つまたは複数の銅再分配層（ＲＤＬ）ラインであって、１つまたは複数の銅ＲＤＬラインは、ナノ双晶銅で実質的に構成される１つまたは複数の銅ＲＤＬラインとを含む。
いくつかの実施態様では、非ナノ双晶銅層は、誘電体層における凹部を充填する。いくつかの実施態様では、ナノ双晶銅層は、非ナノ双晶銅層よりも小さい膜応力を有する。
これらおよび他の態様は、図面を参照して以下でさらに説明される。
図１は、遷移領域を有するナノ双晶銅フィーチャの断面走査型電子顕微鏡（ＳＥＭ）画像を示す図である。
図２Ａは、銅ダマシン充填についての例示的なプロセスフローにおける様々な段階の断面概略図である。 図２Ｂは、銅ダマシン充填についての例示的なプロセスフローにおける様々な段階の断面概略図である。 図２Ｃは、銅ダマシン充填についての例示的なプロセスフローにおける様々な段階の断面概略図である。
図３Ａは、２ｉｎ１ビアおよびピラーについての例示的なプロセスフローにおける様々な段階の断面概略図である。 図３Ｂは、２ｉｎ１ビアおよびピラーについての例示的なプロセスフローにおける様々な段階の断面概略図である。
図４は、２ｉｎ１ビアおよびピラーに電気めっきされたナノ双晶銅フィーチャの断面ＳＥＭ画像を示す図である。
図５は、いくつかの実施態様による、めっきされた銅フィーチャ上にナノ双晶銅を堆積する例示的な方法のフロー図である。
図６Ａは、いくつかの実施態様による、２ｉｎ１ビアおよびピラーにナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図である。 図６Ｂは、いくつかの実施態様による、２ｉｎ１ビアおよびピラーにナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図である。 図６Ｃは、いくつかの実施態様による、２ｉｎ１ビアおよびピラーにナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図である。
図７Ａは、いくつかの実施態様による、めっきされた銅上にナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図である。 図７Ｂは、いくつかの実施態様による、めっきされた銅上にナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図である。 図７Ｃは、いくつかの実施態様による、めっきされた銅上にナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図である。 図７Ｄは、いくつかの実施態様による、めっきされた銅上にナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図である。 図７Ｅは、いくつかの実施態様による、めっきされた銅上にナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図である。
図８は、いくつかの実施態様による、最小化された遷移領域を有するナノ双晶銅フィーチャの断面ＳＥＭ画像を示す図である。
図９Ａは、２ｉｎ１ビアおよびＲＤＬにナノ双晶銅を堆積する際の様々な段階の断面概略図である。 図９Ｂは、２ｉｎ１ビアおよびＲＤＬにナノ双晶銅を堆積する際の様々な段階の断面概略図である。
図１０は、共形的に堆積されたナノ双晶銅に起因するトポグラフィ変動を伴う多層ビアおよびＲＤＬ構造の断面概略図である。
図１１は、いくつかの実施態様による、ナノ双晶銅ビアおよび１つまたは複数のナノ双晶銅ラインを堆積する例示的な方法のフロー図である。
図１２Ａは、２ｉｎ１ビアおよびＲＤＬにナノ双晶銅および非ナノ双晶銅を堆積する際の様々な段階の断面概略図である。 図１２Ｂは、２ｉｎ１ビアおよびＲＤＬにナノ双晶銅および非ナノ双晶銅を堆積する際の様々な段階の断面概略図である。 図１２Ｃは、２ｉｎ１ビアおよびＲＤＬにナノ双晶銅および非ナノ双晶銅を堆積する際の様々な段階の断面概略図である。 図１２Ｄは、２ｉｎ１ビアおよびＲＤＬにナノ双晶銅および非ナノ双晶銅を堆積する際の様々な段階の断面概略図である。
図１３は、いくつかの実施態様による、電気めっきが行われ得る電気めっきセルの一例の概略図である。
図１４は、いくつかの実施態様による、電気めっきおよび表面前処理動作を実施するための例示的な統合システムの概略上面図である。
図１５は、いくつかの実施態様による、電気めっきおよび表面前処理動作を実施するための代替の例示的な統合装置の概略上面図である。
本開示では、「半導体ウエハ」、「ウエハ」、「基板」、「ウエハ基板」、および「部分的に製作された集積回路」という用語は、互換的に使用される。当業者は、「部分的に製作された集積回路」という用語が、集積回路製作の多くの段階のいずれかにあるケイ素ウエハを指すことができることを理解するであろう。半導体デバイス業界で使用されるウエハまたは基板は、典型的には、２００ｍｍ、または３００ｍｍ、または４５０ｍｍの直径を有する。以下の詳細な説明は、本開示がウエハ上で実施されることを想定している。しかし、本開示はそのように限定されない。ワークピースは、様々な形状、サイズ、および材料のものであり得る。半導体ウエハに加えて、本開示を利用することができる他のワークピースには、プリント回路基板などの様々な物品が挙げられる。
序論
材料、処理、および機器における進歩は、パッケージング技術の革新につながっている。ウエハレベルパッケージング、バンピング、再分配層、ファンアウト、およびスルーシリコンビアは、高度なパッケージングにおいて採用される技法の一部である。多くの場合、集積回路パッケージングは、典型的にはマイクロメートルのスケールにおける比較的大きなフィーチャを採用する電気接続技術であるウエハレベルパッケージング（ＷＬＰ）を伴う。ＷＬＰフィーチャの例には、再分配配線、バンプ、およびピラーが挙げられる。ＷＬＰ用途および高度なパッケージング用途におけるそのようなフィーチャは、銅を含むことができる。銅は、その高い電気伝導性、熱伝達能力、および低コストのために、一般に金属接続デバイスで使用される。
典型的な電気めっきプロセスでは、基板はカソードバイアスをかけられ、めっきされる金属のイオンを含む電気めっき溶液と接触される。金属のイオンは、基板の表面で電気化学的に還元され、金属層を形成する。金属層は、銅層であってもよい。本開示の電気めっきされた銅は、ウエハレベルパッケージング用途、異種統合用途、および高度なパッケージング用途で使用され得る。
ナノ双晶銅
材料の機械的、電気的、および光学的特性に影響を与える可能性がある結晶欠陥が、材料に導入される場合がある。双晶化は、結晶構造の２つの部分が互いに対称的に関係している材料で起こり得る。銅が含まれる面心立方（ＦＣＣ）結晶構造において、コヒーレント双晶境界が、（１１１）面の通常の積層順序が反転された（１１１）ミラー面として形成され得る。言い換えると、隣接する粒子は、層状（１１１）構造のコヒーレント双晶境界を横切って鏡像化される。双晶は、双晶の厚さがナノメートルのオーダーである横方向の（１１１）結晶面に沿って延びる層ごとに成長するため、「ナノ双晶」と呼ばれる。ナノ双晶銅（ｎｔ－Ｃｕ）は、優れた機械的および電気的性質を示し、ウエハレベルパッケージング、異種統合、および高度なパッケージング設計における幅広い用途に使用することができる。
従来の粒界を有する銅と比較して、ナノ双晶銅は、高強度および高引張延性を含む強力な機械的性質を保有する。より強力な機械的性質は、微細構造を安定させ、ナノ双晶銅膜の強度を増加させる応力緩和メカニズムとして作用する双晶の存在に起因し得る。ナノ双晶銅はまた、高い導電率を実証しており、これは、粒界と比較して重要でない電子散乱を引き起こす双晶境界に起因し得る。さらに、ナノ双晶銅は、高い熱安定性を示し、これは、粒界よりも一桁低い過剰なエネルギーを有する双晶境界に起因し得る。加えて、ナノ双晶銅は、銅と銅の直接接合に有用な高い銅原子拡散率を可能にする。ナノ双晶銅はまた、エレクトロマイグレーションに対して高い耐性を示し、これは、エレクトロマイグレーションによって誘発される原子拡散を減速させる双晶境界の結果であり得る。ナノ双晶銅は、細線再分配層（ｆｉｎｅ－ｌｉｎｅ ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ）用途において重要であり得るシードエッチングに対する強力な耐性を実証している。ナノ双晶銅はまた、不純物の混入が少なく、これによりナノ双晶銅とのはんだ付け反応の結果としてカーケンダルボイドが少なくなる。
いくつかの実施態様では、ナノ双晶銅は、直接的な銅と銅の接合を可能にする。そのような銅と銅の接合は、低温、適度な圧力、およびより低い接合力／時間で生じ得る。典型的には、銅構造の堆積は、粗い表面をもたらす。いくつかの実施態様では、銅と銅の接合の前に、ナノ双晶銅の電着に続いて電解研磨プロセスを行うことで、滑らかな表面を達成することができる。滑らかな表面により、ナノ双晶銅構造は、より短い接合時間、より低い温度、およびより少ないボイドで銅と銅の接合に使用され得る。
ナノ双晶粒子構造を有する銅フィーチャは、特定の電気めっき化学物質、波形、および条件に従って形成することができる。基板の表面は、電気めっき溶液と接触させることができる。電流が基板に適用されてもよく、電流は、パルス波形を有する。パルス波形は、一連のサイクルにおいて定電流（Ｉon）と無電流（Ｉoff）との間で交互に変化する。サイクルごとに無電流が適用される期間は、サイクルごとに定電流が適用される期間よりも長い。例えば、サイクルごとに無電流が適用される期間は、サイクルごとに定電流が適用される期間よりも少なくとも３倍長くなる場合がある。いくつかの実施態様では、パルス波形の後に定電流波形が続くことで、銅フィーチャの電着を完了することができる。電気めっき溶液は、銅塩、酸、および有機添加剤を含むことができる。例示的な有機添加剤には、典型的には、促進剤、抑制剤、および／またはレベラが挙げられる。有機添加剤を伴う電気めっき溶液に関する詳細は、２０１３年１月２９日に出願された「ＬＯＷ ＣＯＰＰＥＲ ＥＬＥＣＴＲＯＰＬＡＴＩＮＧ ＳＯＬＵＴＩＯＮＳ ＦＯＲ ＦＩＬＬ ＡＮＤ ＤＥＦＥＣＴ ＣＯＮＴＲＯＬ」と題する米国特許出願第１３，７５３，３３３号で説明することができ、この出願は現在発行されている米国特許第１０，２１４，８２６号であり、上記の開示は、参照によりその全体があらゆる目的で本明細書に組み込まれる。しかし、ナノ双晶銅を堆積するための電気めっき溶液は、促進剤を含まないか、または実質的に含まなくてもよい。本明細書で使用される場合、「実質的に含まない」とは、促進剤の濃度が約５ｐｐｍ以下であることを指すことができる。いくつかの実施態様では、促進剤の濃度は、約０ｐｐｍ～約５ｐｐｍであり、抑制剤の濃度は、約３０ｐｐｍ～約３００ｐｐｍである。基板に提供される電気めっき溶液の流速または流量は制御することができ、より低い流速または流量は、銅フィーチャにおけるナノ双晶の形成を促進し得る。いくつかの実施態様では、例えば、基板のめっき表面に平行な方向の電気めっき溶液の流速は、約３０ｃｍ／秒～約７０ｃｍ／秒であり得る。
上述のように、銅フィーチャは、パルス波形を使用して電気めっきを実施することによって、促進剤を含まないナノ双晶銅電気めっき溶液中において基板上にエピタキシャル成長させることができる。パルス波形の後に定電流（Ｉon）波形が続く場合もあれば、続かない場合もある。より複雑な波形の例には、電流ランプ、２つ以上の一定レベルおよびオフ、ならびに複数の比較的短い定電流オン（Ｉon）および電流オフ（Ｉoff）のステップが挙げられ、その後に前のステップの長さの３倍を超える長いオフ時間のステップが存在する。銅フィーチャが形成される基板の表面は、銅シード層、非銅シード層（例えば、コバルトシード層）、拡散バリア層、ライナ層、接着層、めっきされた非ナノ双晶銅層、または他の材料層を含んでもよい。前述の電気めっき化学物質、波形、および条件は、図１に示す銅フィーチャなどの銅フィーチャを形成することができ、銅フィーチャは、ナノ双晶領域および遷移領域を含む。
図１は、遷移領域を有するナノ双晶銅フィーチャの断面走査型電子顕微鏡（ＳＥＭ）画像を示す。銅フィーチャは、ナノ双晶領域と、ナノ双晶領域の下にある遷移領域とを含むことができる。遷移領域は、ナノ双晶領域と、ナノ双晶銅フィーチャが形成される基板の表面との間の空間を占有することができる。ナノ双晶領域は、銅フィーチャの大部分（例えば、銅フィーチャの断面積の５０％超）を包含し得る。ナノ双晶領域がいくつかのナノ双晶粒子構造を含むことができるのに対し、遷移領域は、いくつかのランダムに配向された粒子構造を含むことができる。ナノ双晶粒子構造は、高密度に充填されたナノ双晶を含むいくつかの柱状粒子構造によって特徴付けられ得る。
ナノ双晶粒子構造の存在は、電子顕微鏡技法などの任意の適切な顕微鏡技法を使用して観察することができる。ナノ双晶領域において、銅フィーチャは、ナノ双晶領域において大きく柱状であるいくつかのサブミクロンサイズの粒子を含む。例えば、粒子は、約１ｎｍ～約１０００ｎｍの直径を有することができる。図１に示すように、粒子は非常に柱状であり、高密度の成長したナノ双晶を有する。非常に柱状の粒子は、比較的大きな直径および比較的大きな高さを有し得る。例えば、非常に柱状の粒子の平均直径は、約０．２μｍ～約２０μｍであってよく、非常に柱状の粒子の平均高さは、約１μｍ～約２００μｍであってよい。高密度のナノ双晶は、互いに平行または互いに少なくとも実質的に平行な高密度の双晶ラメラ構造によって観察される。隣接する暗線と明線の対がナノ双晶を構成し、ナノ双晶が積層方向に沿って（例えば、［１１１］結晶軸に沿って）積み重ねられて粒子を形成することができる。ナノ双晶は、銅フィーチャの（１１１）面に平行に形成され得る。したがって、ナノ双晶粒子構造は、複数のナノ双晶を含む複数の（１１１）配向結晶銅粒子として特徴付けることができる。（１１１）配向結晶銅粒子は、高密度のナノ双晶を含むことができ、「高密度のナノ双晶」は、適切な顕微鏡技法を使用して観察される、互いに平行または少なくとも実質的に平行な少なくとも数十または数百のナノ双晶を有する銅粒子構造を指すことができる。ナノ双晶は、（１１１）配向結晶銅粒子で成長し、［１１１］結晶軸に沿って層ごとに積み重なる。ナノ双晶における平均ラメラ厚は、約数ナノメートルから約数百ナノメートルまで変動する。例えば、平均ラメラ厚は、約５ｎｍ～約１００ｎｍであり得る。ラメラ構造の平均長さは、数十ナノメートルから数十ミクロンまで変動し得る。例えば、平均ラメラ長は、５０ｎｍほど小さく、２０μｍほど大きいか、または柱状粒子の全幅であり得る。
ナノ双晶領域とは対照的に、粒子がランダムに配向し、非ナノ双晶である遷移領域を観察することができる。遷移領域は、ナノ双晶「遷移ゾーン」または「初期層」と呼ばれることもあることが理解されるであろう。遷移領域は、ナノ双晶を含まない複数の微粒子結晶構造を含むことができる。遷移領域における粒子構造は、小さく不規則な形状であり、様々な結晶配向にランダムに配向しており、粒子構造の結晶配向の例には、（１１０）、（１００）、（２００）、（１１１）などが挙げられる。遷移領域における粒子構造は、サイズおよび配向が異なり、微粒子結晶構造の乱雑な分布として現れる。遷移領域の存在は、遷移領域のないナノ双晶銅フィーチャと比較して、機械的および電気的信頼性を低下させる。
遷移領域は、ナノ双晶銅の電着を開始する際、ナノ双晶領域を形成する前に形成される。最適な電気めっき条件下であっても、ナノ双晶銅フィーチャのナノ双晶領域は、すぐには形成が開始されない。例えば、最適な電気めっき条件は、他の構成可能な電気めっき条件の中でも特に、パルス波形、低流速、促進剤の不在、および／または非常に配向したまたは非常に柱状の基層を含み得る。いずれにしても、銅フィーチャがナノ双晶領域に完全に遷移する前に、銅フィーチャを電気めっきするのに少なくとも約０．４μｍ、少なくとも約０．５μｍ、少なくとも約０．８μｍ、少なくとも約１μｍ、少なくとも約２μｍ、少なくとも約３μｍ、または少なくとも約５μｍかかる場合がある。したがって、遷移領域は、少なくとも約０．４μｍ、少なくとも約０．５μｍ、少なくとも約０．８μｍ、少なくとも約１μｍ、少なくとも約２μｍ、少なくとも約３μｍ、または少なくとも約５μｍの平均厚さを有する場合がある。ナノ双晶銅を堆積する際のより厚い遷移領域は、銅フィーチャにおける機械的および電気的性質のより大きな劣化を引き起こす。より厚い遷移領域は、薄い厚さを有するナノ双晶銅フィーチャにおいて重大な課題を提示する場合がある。
細線再分配層（ＲＤＬ）、細線相互接続、マイクロバンプ、またはマイクロピラーにおける銅フィーチャは、約５μｍ以下の厚さを有することができる。そのような銅フィーチャは、異種統合用途において重要であり得る。異種統合は、パッケージング技術を使用して、異なるチップおよびデバイスを統合する。システムインチップパッケージング技術と同様であるが、異種統合は、より細かいピッチ、より多くの入出力、より高い密度、およびより高性能のアプリケーションを使用する。約５μｍ以下の厚さを有する銅フィーチャの場合、遷移領域は、銅フィーチャのかなりの部分を占有し得る。いくつかの例では、遷移領域は、銅フィーチャの全体またはほぼ全体を消費する。これは、ナノ双晶領域が銅フィーチャを占有する割合が少ないか、またはまったく形成されないことさえあることを意味する。結果として、これは銅フィーチャの性能および信頼性を低下させる。
ダマシン充填におけるナノ双晶銅
図２Ａ～図２Ｃは、銅ダマシン充填についての例示的なプロセスフローにおける様々な段階の断面概略図を示す。図２Ａ～図２Ｃには、ダマシン処理に使用される例示的な基板２００が示されている。いくつかの実施態様では、基板２００は、半導体ウエハであるか、半導体ウエハ上に構築されるか、または半導体ウエハの一部であってもよい。いくつかの実施態様では、基板２００は、ケイ素基板である。不動態化層２０２が基板２００の上に位置決めされ、不動態化層２０２は、酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮ）などの電気絶縁材料を含み得る。不動態化層２０２は、導電性相互接続構造２０４についての場所を画定するようにパターニングすることができる。いくつかの実施態様では、導電性相互接続構造２０４は、アンダーバンプメタライゼーション（ＵＢＭ）を含むことができる。誘電体材料を不動態化層２０２および導電性相互接続構造２０４の上に形成することができ、誘電体材料は、パターニングされた誘電体層２０６を形成するようにパターニングされる。パターニングされた誘電体層２０６は、銅ダマシンプロセスにおける銅ビア／フィーチャについての場所を画定する。パターニングされた誘電体層２０６は、導電性相互接続構造２０４の上面を露出させることができる。図２Ａ～図２Ｃでは、拡散バリア層および／またはライナ層（図示せず）が、パターニングされた誘電体層２０６を裏打ちすることができる。
図２Ａでは、銅シード層２１０が基板２００の上に堆積される。銅シード層２１０は、理想的には、パターニングされた誘電体層２０６の側壁および表面に沿って、ならびに凹部２１２の底部において十分に厚い均一性を有する表面トポグラフィに従って、共形的に堆積される。言い換えると、銅シード層２１０は、凹部２１２の外側のフィールド領域、および露出界面を覆う凹部２１２に堆積され、様々な露出面上でのめっきを可能にするのに十分な厚さの均一性を有する。銅シード層２１０は、パターニングされた誘電体層２０６に沿って、かつ凹部２１２内の導電性相互接続構造２０４の上面上で共形的かつ連続的である。凹部２１２は、パターニングされた誘電体層２０６によって画定され得る。凹部２１２はまた、トレンチ、ホール、キャビティ、開口部、凹状フィーチャ、またはエッチングされたフィーチャと呼ばれることもあることが理解されるであろう。凹部２１２は、導電性相互接続構造２０４の上に形成される。いくつかの実施態様では、凹部２１２は、高いアスペクト比（深さ対幅のアスペクト比）を有することができる。いくつかの実施態様では、凹部２１２の各々のアスペクト比は、約３：１以上、約４：１以上、約５：１以上、約８：１以上、約１０：１以上、約１５：１以上、約２０：１以上、または約３０：１以上であってもよい。
図２Ｂでは、凹部２１２は、銅で充填されて銅フィーチャ２２０を形成する。銅は、凹部２１２の各々において銅シード層２１０の上に堆積される。いくつかの実施態様では、凹部２１２は、電気めっきを実施することによって銅で充填される。基板２００は、電気めっきチャンバ内で電気めっき溶液と接触させることができ、基板２００は、銅シード層２１０上に銅を電気めっきし、凹部２１２を銅で電気化学的に充填するためにカソードバイアスをかけることができる。いくつかの実施態様では、電気めっきされた銅は、パターニングされた誘電体層２０６の上に表層を形成し得る。
電気めっきを実施して凹部２１２を充填する際、電気めっき溶液は、有機添加剤を含んで凹部２１２のボトムアップ充填を促進してもよい。有機添加剤は、所望の冶金、膜の均一性、欠陥制御、および充填性能を達成する上で重要であり得る。そのような有機添加剤は、典型的には、抑制剤および促進剤、場合によってはレベラを含む。本明細書で使用される場合、レベラは、電気めっきレベリング化合物と呼ばれることもある。本明細書で使用される場合、多くの添加剤濃度は、百万分の１（ｐｐｍ）で示される。
いかなる理論またはメカニズムにも拘束されることを望まないが、抑制剤は、電気めっきを抑制し、めっき基板の表面分極を増加させるために使用されると考えられる。抑制剤は、（１）抑制剤が存在しない領域と比較して抑制剤が存在する領域で基板表面の局所分極を増加させ、（２）一般的に基板表面の分極を増加させる。分極（局所的および／または全体的）の増加は、一般に電荷移動抵抗および界面抵抗率／インピーダンスの増大に対応し、したがって特定の適用電位でのめっきが遅くなる。抑制剤はしばしば比較的大きな分子であり、多くの場合、本質的にポリマーである（例えば、ポリエチレンオキシド、ポリプロピレンオキシド、ポリエチレングリコール、ポリプロピレングリコールなど）。抑制剤のサイズが大きいことに一部起因して、凹状フィーチャへのこれらの化合物の拡散は、比較的遅くなる可能性がある。
いかなる理論または作用メカニズムにも拘束されることを望まないが、促進剤は（単独でまたは他の浴添加剤と組み合わせて）、抑制剤の存在に関連する分極効果を局所的に減少させ、それによって電着速度を局所的に増加させる傾向があると考えられる。分極効果の減少は、吸着促進剤が最も集中している領域で最も顕著である（すなわち、分極は、吸着促進剤の局所表面濃度の関数として減少する）。例示的な促進剤には、限定はしないが、ジメルカプトプロパンスルホン酸、ジメルカプトエタンスルホン酸、メルカプトプロパンスルホン酸、メルカプトエタンスルホン酸、ビス－（３－スルホプロピル）ジスルフィド（ＳＰＳ）およびそれらの誘導体などの硫黄含有化合物が挙げられる。促進剤はめっき反応中およびめっき反応後に基板表面と反応し、基板表面に強力に化学的に吸着するようになり、一般に横方向に表面不動である場合があるが、促進剤は、一般に、成長膜に組み込まれるように促進剤を駆動するように選択および設計された特定の他の化合物（例には、特定の銅電気めっきレベリング化合物が挙げられる）が存在しない場合、膜に実質的に組み込まれない。したがって、促進剤分子は、一般に、めっきプロセス全体を通して金属が堆積されるため、表面上に残ると考えられる。凹部が充填されると、主にキャビティ表面積の減少により、局所的な表面促進剤濃度が凹部内で増加する。促進剤は、抑制剤などのより大きな分子と比較して、より小さな分子である傾向があり、一般的な表面への、および凹状フィーチャへのより速い拡散を示す。いかなる理論にも拘束されるものではないが、膜への組み込みが行われないこと、および促進剤分子が表面に留まり、ほとんど変化せずにその表面活性を維持する一般的な傾向は、（１）銅表面とのメルカプト類または同様の化合物の強力な反応係数または付着係数、（２）十分なエネルギーが促進剤の結合部位にまたはその近くに適用されたときに銅イオンの直接還元中にのみ置換されること、および（３）（ｉ）脱着するか、（ｉｉ）新しい表面部位に移動してその部位で反応することができる高エネルギーの物理吸着促進剤種を一時的に生成する能力によるものであると考えられる。分子が周囲温度で脱着される場合、促進剤分子のほとんどは拡散して離れる前に再び表面に衝突するため、そのような大きな付着係数により、促進剤分子は新しい結合部位（しかし以前とは異なる）を発見し、めっきプロセス全体を通して一般的な表面に留まると考えられる。正確である場合、このモデルは、湿式電解プロセスおよび湿式酸化エッチングプロセスによって表面から促進剤を除去する際の潜在的な困難を示すのに重要であり得る。
いかなる理論または作用メカニズムにも拘束されることを望まないが、レベラは（単独で、または他の浴添加剤と組み合わせて）、特にフィールド領域およびフィーチャの側壁において、促進剤に関連する脱分極効果を相殺する抑制剤として作用すると考えられる。レベラは、基板の分極／表面抵抗を局所的に増加させ、それによってレベラが存在する領域における局所的な電着反応を遅らせることができる。めっき中に表面に留まる強い傾向を有する促進剤の理論に関して、特定の電気めっきレベリング化合物は、それ自体で電荷移動抵抗を遅らせて増加させることができるが、他のものは促進剤分子を不活性にし、促進剤分子をめっきされた膜に組み込むのを支援し、あるいは銅のめっき中に一般的な表面から促進剤分子を除去することができる。いくつかの例では、促進剤表面の存在の変化から生じる表面の電気的および化学的特性の変化は、抑制剤を含む電気めっき溶液の存在下で生じる。レベラの局所濃度および表面に達するレベラの濃度は、物質輸送によってある程度決定される。したがって、レベラは、主に表面からより露出している、または突出している幾何学的形状を有する表面構造に対して作用する。このめっき阻害作用は、場合によってはより高い速度で自然に成長する露出領域からの成長を遅らせる。このめっき阻害作用は、表面のより凹んだ領域と比較して局所的な露出面の成長速度を低下させるほど十分に大きく、それによって電着層の表面を「平滑化」することさえ可能である。レベラ化合物は、一般に、それらの電気化学的機能および影響に基づいてレベラとして分類され、特定の化学構造または処方を必要としない。しかし、レベラは、多くの場合、アミン、イミド、または複素環（例えば、イミダゾール）などの１つまたは複数の窒素含有基を含み、追加的または代替的に、化合物中に硫黄官能基を含んでもよい。特定のレベラは、１つまたは複数の５および６員環ならびに／または共役有機化合物誘導体を含む。窒素基は、環構造の一部を形成することができる。アミン含有レベラにおいて、アミンは、第一級、第二級、または第三級アルキルアミンであり得る。さらに、アミンは、アリールアミンまたは複素環式アミンであってもよい。例示的なアミンには、限定はしないが、ジアルキルアミン、トリアルキルアミン、アリールアルキルアミン、トリアゾール、イミダゾール、トリアゾール、テトラゾール、ベンズイミダゾール、ベンゾトリアゾール、ピペリジン、モルホリン、ピペラジン、ピリジン、オキサゾール、ベンゾオキサゾール、ピリミジン、クオノリン、およびイソキノリンが挙げられる。イミダゾールおよびピリジンが、特に有用であり得る。レベラ化合物はまた、エトキシド基を含み得る。例えば、レベラは、一般的な［Ｏ－（ＣＨ2）n］m主鎖を含むことができ、ｎおよびｍは、整数値であり、これはポリエチレングリコールまたはポリエチレンオキシドに見られるものと同様であり、アミンの断片が鎖の上に機能的に挿入されている（例えば、Ｊａｎｕｓ Ｇｒｅｅｎ Ｂ）。一部のレベラ化合物はポリマーであってもよいが、一部のレベラ化合物はモノマー／非ポリマーである。いくつかの実施態様では、レベラ化合物は、ポリマーである。例示的なポリマーレベリング剤には、ポリエチレンイミン、ポリアミドアミン、およびアミンと様々なエポキシドまたはスルフィドとの反応生成物が挙げられる。アミンの例は、上述されている。例示的なエポキシドには、限定はしないが、エピクロロヒドリンおよびエピブロモヒドリンなどのエピハロヒドリン、ならびにポリエポキシド化合物が挙げられる。エーテル含有結合によって一緒に結合された２つ以上のエポキシド部分を有するポリエポキシド化合物は、特に有用であり得る。非ポリマーレベラの一例は、６－メルカプトヘキサノールである。別の例示的なレベラは、ポリビニルピロリドン（ＰＶＰ）である。
ボトムアップ充填メカニズムでは、凹部２１２は、凹部２１２の底部から上部まで、および凹部２１２の側壁から中心に向かって内側に銅でめっきされる傾向がある。初期めっき段階中の促進剤および抑制剤の存在は、凹部２１２の底部から上方へ、および側壁から内側への急速なめっきを促進する。したがって、初期めっき段階では、めっきは凹部２１２内で比較的速く、凹部２１２の外側のフィールド領域では比較的遅く行われる。めっきが続くにつれて、凹部２１２が銅で充填され、凹部２１２内の表面積が減少する。表面積が減少し、促進剤が表面に実質的に残るため、めっきが続くにつれて凹部２１２内の促進剤の局所表面濃度が増加する。この凹部２１２内の促進剤濃度の増加は、ボトムアップ充填に有益な異なるめっき速度を維持するのに役立つ。したがって、抑制剤および促進剤、場合によってはレベラを使用することにより、底から上へ、および側壁から内側へ、ボイドなしで凹部２１２を充填することが可能になる。
図２Ｃでは、銅表層は、化学機械研磨（ＣＭＰ）、化学エッチング、電気化学機械研磨、電解研磨、またはこれらもしくは他のプロセスの組み合わせなどの平坦化プロセスによって除去することができる。このようにして、銅フィーチャ２２０が、導電性相互接続構造２０４の各々の上の凹部２１２に形成される。平坦化プロセスは、基板２００全体の銅フィーチャ２２０間に共平面性を提供し、表面粗さを低減することもできる。いくつかの実施態様では、銅フィーチャ２２０は、銅ダマシン相互接続またはビアとして機能する。いくつかの実施態様では、銅フィーチャ２２０は、直接接合相互接続（ＤＢＩ）用途において銅パッドとして機能する。
図２Ａ～図２Ｃに示されるように銅ダマシン充填物にナノ双晶銅を電気めっきすることは、特定の課題を提示する。具体的には、ナノ双晶銅の電気めっきにおける電気めっき溶液は、促進剤を含まないか、または実質的に含まなくてもよい。特定の理論またはモデルにも拘束されることを望まないが、（１）ナノ双晶めっきが行われる前に、表面上の任意の促進剤を除去するか、あるいは不活性にすることが必要であり、これによりナノ双晶めっきの粒子配向核形成を行うための適切な条件を可能にすることができ、（２）めっきは、促進剤分子を含まないかまたは実質的に含まず、ナノ双晶成長に有利な抑制剤を含み得る溶液から行われると考えられる。ナノ双晶銅についての電気めっき溶液に促進剤が含まれていないことにより、より共形的であり、非共形的特性またはボトムアップ特性がほとんどない（存在する場合）電気めっきが促進され得る。共形的なフィーチャの充填は、一般に、銅フィーチャ２２０におけるシームおよび／またはボイドの形成または組み込みにつながるため、望ましくない。これは、ダマシン製作においてナノ双晶銅を電気めっきするとき、銅フィーチャ２２０の性能および信頼性を低下させる。
２ｉｎ１フィーチャにおけるナノ双晶銅
図３Ａ～図３Ｂは、２ｉｎ１ビアおよびピラーについての例示的なプロセスフローにおける様々な段階の断面概略図を示す。図３Ａ～図３Ｂには、２ｉｎ１製作に使用される例示的な基板３００が示されている。いくつかの実施態様では、基板３００は、半導体ウエハであるか、半導体ウエハ上に構築されるか、または半導体ウエハの一部であってもよい。いくつかの実施態様では、基板３００は、ケイ素基板である。
典型的には、銅ピラーなどの銅フィーチャは、パターニングされたフォトレジストの開口部に銅を堆積することによって形成することができる。パターニングされたフォトレジストは、基板の上に位置決めされ得、銅シード層は、基板とパターニングされたフォトレジストとの間に位置決めされ得る。パターニングされたフォトレジストにおける開口部は、各開口部の底部で銅シード層を露出させることができる。ナノ双晶銅は、電気めっきによって銅シード層上に堆積することができる。パターニングされたフォトレジストはその後除去され、それによってナノ双晶銅ピラーなどのナノ双晶銅フィーチャが残る。
２ｉｎ１フィーチャは、パターニングされたフォトレジストと基板との間にトポグラフィ構造を提供することによって製作される。トポグラフィ構造は、第１のサブフィーチャ（例えば、ビア）を画定し、パターニングされたフォトレジストは、第１のサブフィーチャの上に第２のサブフィーチャ（例えば、ピラー）を画定する。トポグラフィ構造は、下層のトポグラフィを第２のサブフィーチャに提供する。２ｉｎ１フィーチャの例には、限定はしないが、２ｉｎ１ビアおよびピラー、ならびに２ｉｎ１ビアおよびＲＤＬが挙げられる。２ｉｎ１製作において、導電性材料が、パターニングされたフォトレジストおよびトポグラフィ構造における開口部を充填することができる。パターニングされたフォトレジストはその後除去することができ、それによってトポグラフィ構造上およびトポグラフィ構造によって画定された空間の間に２ｉｎ１フィーチャを残す。
図３Ａでは、基板３００が提供される。不動態化層３１０は、基板３００の上に位置決めすることができ、不動態化層３１０は、ポリイミド（ＰＩ）などの電気絶縁材料を含むことができる。不動態化層３１０は、２ｉｎ１フィーチャについての場所を画定するようにパターニングすることができる。不動態化層３１０のいくつかの部分は、傾斜状、湾曲状、または丸形状である場合がある。いくつかの実施態様では、不動態化層３１０の１つまたは複数の角は、傾斜状、湾曲状、または丸形状であってもよい。これにより、不動態化層３１０の上に銅を堆積するときにトポグラフィが追加される。フォトレジストが不動態化層３１０の上に形成され、そこでフォトレジストがパターニングされ、パターニングされたフォトレジスト３２０を形成する。不動態化層３１０およびパターニングされたフォトレジスト３２０は開口部３３０を提供し、この開口部を通して銅が堆積され、２ｉｎ１フィーチャを形成する。不動態化層３１０は、２ｉｎ１製作においてトポロジー構造として機能する。いくつかの実施態様では、銅シード層３４０が不動態化層３１０の上、および開口部３３０の底部で基板３００の露出面の上に堆積される。銅シード層３４０は、不動態化層３１０および基板３００の表面に沿って連続的かつ共形的である。いくつかの実施態様では、酸化物層および／またはバリア層を不動態化層３１０上、および開口部３３０の底部の基板３００の露出面の上に堆積させることができる。バリア層は、例えば、チタン、チタン－タングステン、タングステン、またはタンタルを含むことができる。
図３Ｂでは、開口部３３０は銅で充填され、２ｉｎ１フィーチャ３５０を形成する。銅は、開口部３３０内の銅シード層３４０の上に堆積される。いくつかの実施態様では、銅は、電気めっきなどのエレクトロフィルプロセスによって堆積される。基板３００は、電気めっきチャンバ内で電気めっき溶液と接触させることができ、基板３００にカソードバイアスをかけて銅シード層３４０上に銅を電気めっきし、開口部３３０を銅で電気化学的に充填することができる。開口部３３０は、部分的に充填されるか、完全に充填されるか、または過剰に充填される場合がある。２ｉｎ１フィーチャ３５０は、ビアおよびピラーを含むことができる。ビアおよびピラーは、開口部３３０内の銅のエレクトロフィルによって形成される。ビアは、基板３００の上面とパターニングされたフォトレジスト３２０の底面との間に位置決めすることができ、ビアは、不動態化層３１０によって画定された空間の間に位置する。ピラーは、ビアの上および不動態化層３１０の上に位置決めすることができ、ピラーは、パターニングされたフォトレジスト３２０によって画定された空間の間に位置する。不動態化層３１０は、２ｉｎ１フィーチャ３５０におけるピラーの成長のための下層のトポグラフィとして機能する。
本開示の目標の１つは、隣接する構造（図示せず）への銅とナノ双晶銅の接合を促進するように、２ｉｎ１フィーチャ３５０の上部露出面３５５にナノ双晶銅を有する２ｉｎ１構造を形成することである。
図３Ａ～図３Ｂに示されるような２ｉｎ１フィーチャにおけるナノ双晶銅の電気めっきは、特定の課題を提示する。特に、２ｉｎ１製作中に不動態化層（例えば、ポリイミド）によって引き起こされる下層のトポグラフィは、ナノ双晶配向に悪影響を与える。ナノ双晶銅におけるナノ双晶は、一般に局所基板および下層のシード層に平行に配向され、したがって柱状粒子は、一般に下層のトポグラフィおよびシード層に垂直に配向される。シード層が傾斜状、湾曲状、または丸形状である不動態化層の表面に沿って共形的である場合、粒子成長は、傾斜状、湾曲状、または丸形状であるトポグラフィ表面に垂直に進行する。これにより、粒子成長が多くの異なる方向に進行し、ナノ双晶が多くの異なる方向に配向し得る。
図４は、２ｉｎ１ビアおよびピラーに電気めっきされたナノ双晶銅フィーチャの断面ＳＥＭ画像を示す。ナノ双晶銅ピラーがポリイミド層の上に形成され、パターニングされたフォトレジストによって画定される。ＳＥＭ画像は、ポリイミド層から様々な角度で延びる柱状粒子を示し、それにより２ｉｎ１ビアおよびピラーにおけるナノ双晶が様々な配向に配置される。２ｉｎ１製作におけるトポグラフィは、ナノ双晶銅ピラーがポリイミド層なしで基板の上に形成されている場合よりも、２ｉｎ１ビアおよびピラーの上面の近くでより小さな粒子およびより少ない（１１１）配向結晶銅粒子をもたらす。より小さな粒子、異なるナノ双晶配向、およびより少ない（１１１）配向結晶銅粒子は、特に異種統合用途において、２ｉｎ１ビアおよびピラーの性能に悪影響を与える。
ナノ双晶銅を電気めっきするための多段階プロセス
本開示では、銅の電気めっきは２段階方式で進行する。銅電気めっき溶液を使用して銅を基板上に電気めっきし、基板の凹状フィーチャを部分的にまたは完全に充填する。めっきされた銅は、ナノ双晶銅として特徴付けられない。その後、ナノ双晶銅電気めっき溶液を使用してナノ双晶銅を先にめっきされた銅の上に電気めっきし、凹状フィーチャをさらに充填するか、または非ナノ双晶銅フィーチャの上にナノ双晶銅を堆積する。いくつかの実施態様では、２段階方式における銅の電気めっきにより、非ナノ双晶銅の部分的に充填された凹状フィーチャ上に堆積されたナノ双晶銅、または非ナノ双晶銅の完全に充填された凹状フィーチャ上に堆積されたナノ双晶銅を得ることができる。これにより、非ナノ双晶銅およびナノ双晶銅を有するハイブリッドまたは混合結晶構造が形成される。
いくつかの実施態様では、本開示のナノ双晶銅フィーチャは、図２Ａ～図２Ｃに記載のダマシン充填プロセスにおいて２段階方式で形成される。これにより、凹状フィーチャにナノ双晶銅電気めっき溶液を使用してナノ双晶銅を堆積する際、場合によっては生じるボイド形成が軽減される。いくつかの実施態様では、本開示のナノ双晶銅フィーチャは、図３Ａ～図３Ｂに記載の２ｉｎ１製作プロセスにおいて２段階方式で形成される。これにより、ナノ双晶銅電気めっき溶液を使用してナノ双晶銅を堆積する際、場合によっては生じる異なる方向への粒子成長および異なる配向へのナノ双晶形成が軽減される。
しかし、遷移領域または初期層の形成は、２段階方式でナノ双晶銅フィーチャを堆積する場合に悪化することが観察された。言い換えると、非ナノ双晶銅に続いてナノ双晶銅をめっきすることによって、遷移領域は、ナノ双晶銅が単独で（例えば、銅シード層上に）めっきされた場合よりも大きくなる。先に説明したように、遷移領域は、特により大きい遷移領域がより多くのナノ双晶銅フィーチャを占有する場合、ナノ双晶銅フィーチャの性能および信頼性を低下させる。
本開示は、非ナノ双晶銅をめっきした後、凹状フィーチャにナノ双晶銅をめっきする場合に遷移領域を最小化する。本明細書で使用される場合、非ナノ双晶銅は、その微細構造にナノ双晶を含まないか、またはナノ双晶がほとんどない銅として特徴付けることができる。非ナノ双晶銅のめっきとナノ双晶銅のめっきとの間には、表面処理動作が実施され、表面処理は、ナノ双晶成長を促進し、かつ／またはナノ双晶成長の開始を遅らせる望ましくない種（汚染物質および不純物）を除去するために、非ナノ双晶銅の粒子構造を微細化することができる。上記のように、そのような汚染物質および不純物は、促進剤（例えば、ＳＰＳ）などの有機添加剤を含み得る。表面処理は、非ナノ双晶銅の表面を酸化剤または他の反応性化学物質に曝露することを含む。反応性化学物質は、ナノ双晶成長を促進するために促進剤を除去または不活性化し、かつ／または非ナノ双晶銅の粒子構造を微細化するように構成することができる。いくつかの実施態様では、表面処理は、過酸化物（例えば、過酸化水素または過マンガン酸塩）、硫酸、またはそれらの組み合わせを含む水溶液を伴う湿式処理を含むことができる。いくつかの実施態様では、表面処理は、１つまたは複数の電気めっきレベリング化合物を含む溶液を伴う湿式処理を含むことができ、溶液は、脱イオン水またはめっき溶液を含み得る。このようなめっき溶液は、任意選択で銅塩、酸、および／または塩化物イオンをさらに含んでもよく、アノード（表面の腐食）またはカソード（表面のめっき）電解電流の通過を行うことができる。電気めっきレベリング化合物の例は、上で説明されている。いくつかの実施態様では、表面処理は、溶存オゾンの水溶液を伴う湿式処理を含むことができる。例えば、溶存オゾンは、脱イオン水、酸性溶液、または銅錯化溶液に溶存されてもよい。いくつかの実施態様では、表面処理は、気体オゾンまたは酸素プラズマを適用することを伴う乾式処理を含むことができる。気体オゾンを伴う流れは、不活性キャリアガスまたは空気をさらに含んでもよい。いくつかの実施態様では、表面処理は、非ナノ双晶銅をフォーミングガス（例えば、窒素と水素ガスの混合物）中での熱処理に曝露することを伴う乾式処理を含むことができる。いくつかの実施態様では、異なる表面処理が同時にまたは連続して実施されてもよい。表面処理は、非ナノ双晶銅上に直接ナノ双晶銅をめっきする際に場合によっては形成される遷移領域を低減または排除する。
図５は、いくつかの実施態様による、めっきされた銅フィーチャ上にナノ双晶銅を堆積する例示的な方法のフロー図を示す。プロセス５００の動作は、異なる順序で、および／もしくは異なる動作で、より少ない動作で、または追加の動作で実施されてもよい。いくつかの実施態様では、プロセス５００の動作は、電気めっき用に構成されている装置において実施することができる。具体的には、電気めっきおよび表面処理動作は、同じツールプラットフォームにおいて実施され得る。電気めっき装置の例は、図１３～図１５で説明される。電気めっき装置の一例は、カリフォルニア州フリーモントのＬａｍ Ｒｅｓｅａｒｃｈ社によって製造され、そこから入手可能なＳａｂｒｅ（登録商標）電気めっきシステムである。
プロセス５００のブロック５１０において、銅が基板の凹状フィーチャに電気めっきされ、めっきされた銅フィーチャを形成する。基板は、電気めっき装置に提供される。基板は、少なくとも１つの凹状フィーチャを有する。凹状フィーチャの例には、限定はしないが、トレンチ、ホール、コンタクトホール、開口部、ビア、ギャップ、キャビティなどが挙げられる。これらの用語は、本開示において互換的に使用される場合がある。いくつかの実施態様では、凹状フィーチャは、真っ直ぐな側壁、正に傾斜した側壁、または負に傾斜した側壁を有することができる。凹状フィーチャは、アスペクト比（横寸法に対する深さ）を有することができる。いくつかの実施態様では、凹状フィーチャは、少なくとも約１：１、少なくとも約２：１、少なくとも約３：１、少なくとも約４：１、少なくとも約５：１、少なくとも約８：１、少なくとも約１０：１、少なくとも約１５：１、少なくとも約２０：１、または少なくとも約３０：１のアスペクト比を有する。
いくつかの実施態様では、凹状フィーチャは、パターニングされたフォトレジストによって画定されてもよい。例えば、凹状フィーチャは、銅マイクロピラー、銅マイクロバンプ、または銅細線ＲＤＬなどの銅フィーチャを形成するように画定され得る。いくつかの実施態様では、凹状フィーチャは、誘電体層に画定された凹部を構成することができる。例えば、凹状フィーチャは、ダマシン構造に銅ビアを形成するように画定されてもよい。別の例では、凹状フィーチャは、ハイブリッド接合用の銅接合パッドを形成するように画定されてもよい。いくつかの実施態様では、凹状フィーチャは、パターニングされたフォトレジストおよび不動態化層における開口部によって画定され得る。例えば、凹状フィーチャは、銅ビアおよびピラー、または銅ビアおよびＲＤＬなどの２ｉｎ１フィーチャを形成するように画定されてもよい。
めっきされた銅フィーチャは、基板の凹状フィーチャを部分的に充填するか、または完全に充填することができる。いくつかの実施態様では、凹状フィーチャの底部は、銅シード層などの下層を含む。いくつかの実施態様では、凹状フィーチャの側壁および底部は、ライナおよび／または拡散バリア層を含む。凹状フィーチャに銅を電気めっきするために、凹状フィーチャの１つまたは複数の表面を銅電気めっき溶液と接触させ、基板にカソードバイアスをかけて凹状フィーチャを銅で少なくとも部分的に充填または完全に充填し、めっきされた銅フィーチャを形成する。銅は、非ナノ双晶銅である。銅の電気めっきは、共形的充填メカニズムとは対照的に、凹状フィーチャにおいてボトムアップ充填メカニズムで進行する。ボトムアップ充填メカニズムは、ボイド／シームのないめっきされた銅フィーチャの形成を促進する。
基板は、電気めっき装置内で銅電気めっき溶液と接触する。本明細書で使用される場合、電気めっき溶液は、電解質、めっき溶液、めっき浴、または水性電気めっき溶液と呼ばれることもある。銅電気めっき溶液は、めっきされた銅フィーチャのボトムアップ充填を促進する少なくとも１つの銅源、酸、および１つまたは複数の有機添加剤を含む。１つまたは複数の有機添加剤の各々の濃度は、約１ｐｐｍ～約５００ｐｐｍ、約２ｐｐｍ～約３００ｐｐｍ、または約５ｐｐｍ～約２００ｐｐｍであり得る。銅電気めっき溶液は、少なくとも１つまたは複数の促進剤（例えば、ＳＰＳ）を含む。
プロセス５００のブロック５２０において、めっきされた銅フィーチャの表面が１つまたは複数の酸化剤または他の化学試薬に曝露され、めっきされた銅フィーチャを処理する。いかなる理論にも限定されるものではないが、酸化剤または他の化学試薬は、ナノ双晶めっきが行われることを可能にする方法で促進剤分子（例えば、ＳＰＳ）を除去、化学修飾、あるいは非活性化する化学物質を有し得る。酸化剤または他の化学試薬が、ナノ双晶銅を形成する際にナノ双晶を促進するように、めっきされた銅フィーチャの粒子構造を微細化することも可能である。基板は、電気めっき装置の同じツールの一部である処理チャンバまたはステーションで処理することができる。したがって、めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、動作間に真空破壊を導入することなく行われる。例えば、１つまたは複数の酸化剤または他の化学試薬は、ナノ双晶銅をめっきするための電気めっきチャンバ／ステーション内での前処理として、非ナノ双晶銅をめっきするための電気めっきチャンバ／ステーション内での後処理として、ナノ双晶銅および非ナノ双晶銅を電気めっきするための同じツールの一部である処理チャンバ／ステーション内での処理として、またはナノ双晶銅および非ナノ双晶銅を電気めっきするための同じツールの一部であるスピンリンス乾燥チャンバ／ステーション内での処理として導入することができる。図５の一連のプロセスおよび処理は、説明した個々の動作の各々を実施する一連のモジュールを使用して、またはいくつかまたはすべての動作を実施することができる１つまたは複数のモジュールにおいて実施することができる。例えば、図５では２つの異なるめっきモジュールを使用することができ、１つは非ナノ双晶銅のめっき用であり、もう１つはナノ双晶銅のめっき用である。いくつかの例では、アッシングプロセスチャンバまたは熱アニールプロセスチャンバなどの別々のチャンバまたはモジュールを表面処理に使用することができる。いくつかの実施態様では、図５の一連のプロセスおよび処理は、いくつかまたはすべての動作を実施することができる単一のめっきモジュールを使用して実施されてもよい。例えば、めっきモジュールを図５で使用することができ、めっきモジュールは、異なる溶液を保持する２つ以上の溶液リザーバに流体接続することができる。ブロック５２０において実施される表面処理は、ブロック５１０において非ナノ双晶銅をめっきした後、およびブロック５３０においてナノ双晶銅をめっきする前に行われる。
１つまたは複数の酸化剤または他の化学試薬は、めっきされた銅フィーチャから汚染物質および不純物を除去または不活性にするように機能することができる。いくつかの実施態様では、１つまたは複数の酸化剤または他の化学試薬は、めっきされた銅フィーチャから１つまたは複数の有機添加剤を除去するか、不活性にするか、またはナノ双晶めっきするのに重要ではないように機能することができる。例えば、１つまたは複数の酸化剤または他の化学試薬は、めっきされた銅フィーチャから１つまたは複数の促進剤および他の汚染物質を分解および／または除去することができる。いくつかの実施態様では、異なる酸化剤および／または化学試薬を同時にまたは連続して使用することができる。促進剤は、典型的には、炭素、酸素、水素、および／または硫黄を含み、酸化して二酸化炭素（ＣＯ2）、水（Ｈ2Ｏ）、および／または二酸化硫黄（ＳＯ2）を生成することができる。その後、めっきされた銅フィーチャの表面は、促進剤を含まないか、または実質的に含まなくてもよい。いかなる理論にも拘束されるものではないが、表面上の促進剤の存在は粒子微細化剤として作用し、ナノ双晶の成長を妨げるように粒子成長を修正する。これにより、ナノ双晶銅を形成する際により大きな遷移領域を得ることができる。
いくつかの実施形態では、化学試薬は、酸化された銅イオンの溶解度をサポートする強力な酸化剤も含む溶液中で安定である１つまたは複数の化合物を含む。これらには、限定はしないが、銅に対する可溶性陰イオンを有する酸（例えば、硫酸、リン酸、塩酸）、およびより高いｐＨ溶液中の銅イオン錯化剤（例えば、ｐＨ５を超える、錯化剤は、例として、エチレンジアミン四酢酸（ＥＤＴＡ）、グリシン、クエン酸塩、エチレンジアミンを含む）を含むことができるが、銅表面と直接強力に反応し得る種（例えば、有機メルカプト化合物、ベンゾトリアゾール（ＢＴＡ））を含むべきではない。
めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、めっきされた銅フィーチャの表面を湿式処理溶液に曝露することを含むことができる。いくつかの実施態様では、湿式処理溶液は、過酸化物、硫酸、またはそれらの組み合わせの水溶液を含む。いくつかの実施態様では、湿式処理溶液は、硫酸と過酸化水素の混合物（「ピラニアエッチング」溶液）を含む。いくつかの実施態様では、湿式処理溶液は、有機酸、無機酸、水中の溶存オゾンなどの溶存ガス、水中の溶存二酸化炭素、脱イオン水、炭酸、またはメタンスルホン酸を含む。いくつかの実施態様では、湿式処理溶液は、１つまたは複数の電気めっきレベリング化合物を含む溶液を含む。溶液は、レベラのみを含むか、または銅塩、酸、およびハロゲン化物イオン（例えば、塩化物イオン）を含むめっき溶液中にレベラを含むことができる。促進剤などの汚染物質を除去するための任意の適切な酸化剤または反応性化学物質は、めっきされた銅フィーチャに損傷を与えることなく適用することができる。
いくつかの実施態様では、湿式処理溶液は、噴霧ノズルを介してめっきされた銅フィーチャに送給される。噴霧ノズルは、処理チャンバまたは電気めっきチャンバ内に位置決めされ、湿式処理溶液をめっきされた銅フィーチャの表面に供給することができる。いくつかの実施態様では、湿式処理溶液の温度は、制御されてもよい。例えば、湿式処理溶液は、約２０℃～約５０℃の温度に加熱することができる。いくつかの実施態様では、基板は、湿式処理溶液が基板に送給される間に基板支持体上で回転されてもよい。いくつかの実施態様では、曝露の期間は、制御されてもよい。例えば、湿式処理溶液への曝露の期間は、約１０秒～約１２０秒である。いくつかの実施態様では、処理チャンバ、スピンリンス乾燥チャンバ、または電気めっきチャンバ内の圧力は、制御されてもよい。例えば、チャンバ内の圧力は、約２５Ｔｏｒｒ～約１００Ｔｏｒｒであり得る。めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露した後、めっきされた銅フィーチャの表面を脱イオン水などの洗浄剤に曝露し、湿式処理溶液を除去することができる。
めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露することは、めっきされた銅フィーチャの表面を乾式処理に曝露することを含むことができる。いくつかの実施態様では、乾式処理は、めっきされた銅フィーチャの表面を酸素含有ガスに曝露することを含む。いくつかの実施態様では、乾式処理は、めっきされた銅フィーチャの表面を酸素プラズマまたはオゾンに曝露することを含む。酸素プラズマは、めっきされた銅フィーチャを酸化剤に曝露するために、処理／電気めっきチャンバ内で遠隔またはｉｎ－ｓｉｔｕで生成することができる。Ｏ*およびＯ2 -などの酸素のラジカルは、反応性が高く、めっきされた銅フィーチャから汚染物質を除去または不活性にする。オゾンは、めっきされた銅フィーチャから汚染物質を除去または不活性化するように機能することができる反応性の高いガスである。めっきされた銅フィーチャの表面を乾式処理に曝露するとき、他の反応性ガスおよび／または不活性ガスを酸化剤と混合することができる。
いくつかの実施態様では、乾式処理は、フォーミングガスを用いた熱処理を含む。フォーミングガスは、例えば、窒素と水素ガスの混合物を含むことができる。フォーミングガスを用いた熱処理は、約１００℃以上、約１５０℃以上、約２００℃以上、または約２５０℃以上の温度などの高温で実施されてもよい。いくつかの実施態様では、高温は、基板を加熱することによって適用されてもよい。いかなる理論にも拘束されるものではないが、フォーミングガスを用いた熱処理は、その後のナノ双晶化を可能にするめっきされた銅フィーチャの粒子構造を変化させることができる。追加的または代替的に、いかなる理論にも拘束されるものではないが、フォーミングガスを用いた熱処理は、めっきされた銅フィーチャから促進剤を除去または不活性にするような方式で促進剤と相互作用することができる。
いくつかの実施態様では、めっきされた銅フィーチャの表面は、めっきされた銅フィーチャの表面が促進剤を含まないかまたは実質的に含まないことを決定するために試験され得る。あるいは、めっきされた銅フィーチャの表面を試験し、めっきされた銅フィーチャの表面が促進剤を有することを決定してもよい。めっきされた銅フィーチャの表面上の促進剤の存在を検出し、めっきされた銅フィーチャの表面がナノ双晶めっきのために適切に調整されていることを確実にするために、計測学または技法が適用されてもよい。
いくつかの実施態様では、ブロック５２０における表面処理は、同時にまたは連続して実施される複数の表面処理を含み得る。連続して実施される場合、めっきされた銅フィーチャの表面からの汚染物質の除去を容易にするために、異なる湿式処理溶液または異なる乾式処理溶液を特定の順序で実施することができる。例えば、ブロック５２０における表面処理は、めっきされた銅フィーチャを過酸化物溶液に曝露した後、ピラニアエッチング溶液に曝露することを含むことができる。いかなる理論にも拘束されるものではないが、この種の連続処理により促進剤分子が分解され、めっきされた銅フィーチャの表面からの完全な除去を可能にする。別の例では、ブロック５２０における表面処理は、めっきされた銅フィーチャをピラニアエッチング溶液に曝露した後、過酸化物溶液に曝露することを含むことができる。いかなる理論にも拘束されるものではないが、この種の連続処理により促進剤分子が実質的に除去され、めっきされた銅フィーチャの表面がより長く清浄になることを可能にする。
プロセス５００のブロック５３０において、ナノ双晶銅がめっきされた銅フィーチャ上に電気めっきされる。ナノ双晶銅は、ナノ双晶銅電気めっき溶液を使用して、めっきされた銅フィーチャ上にめっきすることができる。いくつかの実施態様では、ナノ双晶銅を基板の凹状フィーチャに堆積させ、凹状フィーチャを完全にまたは少なくとも追加的に充填することができる。いくつかの実施態様では、めっきされた銅フィーチャは、凹状フィーチャを完全に充填することができ、ナノ双晶銅は、めっきされた銅フィーチャの上にフィーチャ（例えば、ピラー）として電気めっきすることができる。
ブロック５３０においてナノ双晶銅を電気めっきすることは、ブロック５１０においてめっきされた銅フィーチャを電気めっきするのと同じ電気めっき装置で行うことができる。いくつかの実施態様では、電気めっき装置は、１つまたは複数のめっきモジュールを含むことができ、１つまたは複数のめっきモジュールの各々は、異なる電気めっき溶液を電気めっき装置に送給することができる２つ以上の溶液リザーバまたはソースに流体接続される。溶液リザーバまたはソースの１つは、ナノ双晶銅電気めっき溶液を提供することができる。溶液リザーバまたはソースの別の１つは、非ナノ双晶銅電気めっき溶液（すなわち、銅電気めっき溶液）を提供することができる。いくつかの実施形態では、電気めっき装置は、異なる電気めっき溶液を電気めっき溶液が交換される単一のめっきモジュールに提供するように構成されてもよいが、他の実施形態では、電気めっき装置は、電気めっき溶液を異なるめっきモジュールに提供するように構成され得ることが理解されるであろう。したがって、１つのめっきモジュールは、ブロック５１０においてボトムアップめっきを実施するように構成することができ、別のめっきモジュールは、ブロック５３０においてナノ双晶めっきを実施するように構成することができる。ブロック５３０におけるナノ双晶銅の電気めっきはまた、ブロック５２０においてめっきされた銅フィーチャを１つまたは複数の酸化剤または他の化学試薬に曝露するのと同じ電気めっき装置で行うことができる。いくつかの実施形態では、ブロック５２０における表面処理動作は、電気めっきを実施するために使用されるめっきモジュールで実施することができ、めっきモジュールは、湿式処理溶液を保持する溶液リザーバに流体接続することができる。いくつかの実施形態では、ブロック５２０における表面処理動作は、電気めっき装置内の１つまたは複数のめっきモジュールとは別々のチャンバで実施されてもよい。例えば、別々のチャンバは、アッシングチャンバであってもよい。
ボトムアップ充填メカニズムによって凹状フィーチャに非ナノ双晶銅をめっきした後、ナノ双晶銅は、共形的充填メカニズムによってめっきすることができる。いくつかの例では、ナノ双晶銅は、共形的充填メカニズムによって凹状フィーチャにめっきされてもよく、ナノ双晶銅は、ボイド／シームを形成することなく凹状フィーチャにめっきされてもよい。ナノ双晶銅電気めっき溶液は、少なくとも１つの銅源および酸を含むことができる。ナノ双晶銅電気めっき溶液は、抑制剤などの１つまたは複数の有機添加剤を含んでもよい。しかし、ナノ双晶銅電気めっき溶液は、促進剤を含まないか、または実質的に含まない。いくつかの実施態様では、ナノ双晶銅電気めっき溶液はまた、レベラを含まないか、または実質的に含まない。いくつかの実施態様では、促進剤の濃度は、約０ｐｐｍ～約５ｐｐｍであり、レベラの濃度は、約０ｐｐｍ～３０ｐｐｍであり、抑制剤の濃度は、約３０ｐｐｍ～約３００ｐｐｍである。
めっきされた銅フィーチャ上にナノ双晶銅を電気めっきするためには、めっきされた銅フィーチャの表面をナノ双晶銅電気めっき溶液と接触させ、第１の電流を基板に適用して複数のナノ双晶を有するナノ双晶銅を電気めっきし、第１の電流は、定電流と無電流との間で交互に変化するパルス電流波形を含む。パルス電流波形は、（１１１）配向結晶銅粒子およびナノ双晶の形成を促進する。第１の電流は、ナノ双晶銅電気めっき溶液がめっきされた銅フィーチャの表面に接触している間に基板にカソードバイアスをかける際に適用される。いくつかの実施態様では、第１の電流は、約１Ａ／ｄｍ2～約１２Ａ／ｄｍ2、約２Ａ／ｄｍ2～約８Ａ／ｄｍ2、または約４Ａ／ｄｍ2の電流密度を有する直流（ＤＣ）を提供する。電流密度は、ナノ双晶の形成を促進するために制御される。最小電流密度（例えば、２Ａ／ｄｍ2）は、許容できるめっき速度でナノ双晶の形成を促進するために必要であり得、最大電流密度（例えば、８Ａ／ｄｍ2）は、ナノ双晶の形成を阻害し得る。サイクルごとに無電流（Ｔoff）が適用される期間は、パルス電流波形におけるサイクルごとに定電流（Ｔon）が適用される期間よりも実質的に長い。いくつかの実施態様では、サイクルごとの無電流の期間は、サイクルごとの定電流の期間よりも少なくとも３倍長い。いくつかの実施態様では、サイクルごとに無電流が適用される期間は、約０．３秒～約８秒、または約０．４秒～約６秒、または約０．５秒～約５秒であり得る。いくつかの実施態様では、サイクルごとに定電流が適用される期間は、約０．０５秒～約２．５秒、約０．１秒～約２秒、または約０．１秒～約１．５秒であり得る。パルス電流波形についてのＴon／Ｔoffの例は、約４Ａ／ｄｍ2の電流密度で０．１／０．５、０．２／１、０．５／２、１／４、または１．５／６であり得る。Ｔon／Ｔoffについての期間を調節し、許容できるめっき速度で高密度のナノ双晶を達成することができる。十分に高いスループット用途に対して許容できるめっき速度は、少なくとも約０．１μｍ／分、少なくとも約０．１５μｍ／分、少なくとも約０．２μｍ／分、または少なくとも約０．５μｍ／分であり得る。所望の厚さが達成されるまで、パルス電流波形における定電流および無電流の交互に変化するサイクルが繰り返される。いくつかの実施態様では、少なくとも約５０サイクルが繰り返され、少なくとも約１００サイクルが繰り返され、少なくとも約２００サイクルが繰り返され、または少なくとも約５００サイクルが繰り返される。いくつかの実施態様では、ナノ双晶銅の平均厚さは、約５μｍ以下、約３μｍ以下、または約１μｍ以下である。
いくつかの実施態様では、第１の電流が適用された後、第２の電流が任意選択で基板に適用され、第２の電流は、定電流波形を含む。これは、ナノ双晶銅電気めっき溶液がめっきされた銅フィーチャに接触している間に行われ得る。定電流波形は、約１Ａ／ｄｍ2～約１２Ａ／ｄｍ2、約２Ａ／ｄｍ2～約８Ａ／ｄｍ2、または約４Ａ／ｄｍ2の電流密度を有する定電流を提供する。驚くべきことに、パルス電流波形から定電流波形に遷移するとき、高密度のナノ双晶が形成され続ける場合がある。したがって、パルス電流波形から定電流波形への遷移は、ナノ双晶の形成を防止しない。いくつかの実施態様では、凹状フィーチャにおけるナノ双晶銅の残りは、定電流波形を使用して形成することができる。
いくつかの実施態様では、ナノ双晶銅電気めっき溶液のりゅうそく流量または流速を制御し、ナノ双晶の形成を促進することができる。電気めっき中に基板と接触する流量が低いと、流量が高い場合よりも高密度のナノ双晶を促進することができる。いくつかの実施態様では、基板のめっき表面に平行な方向におけるナノ双晶銅電気めっき溶液の流速は、約７０ｃｍ／秒以下、または約３０ｃｍ／秒～約７０ｃｍ／秒である。
いくつかの実施態様では、ナノ双晶銅と組み合わされためっきされた銅フィーチャは、銅マイクロピラー、銅マイクロバンプ、または銅細線ＲＤＬを画定してもよい。いくつかの実施態様では、ナノ双晶銅と組み合わされためっきされた銅フィーチャは、ダマシン構造における銅ビアを画定してもよい。いくつかの実施態様では、ナノ双晶銅と組み合わされためっきされた銅フィーチャは、ハイブリッド接合用の銅接合パッドを画定してもよい。いくつかの実施態様では、ナノ双晶銅と組み合わされためっきされた銅フィーチャは、銅ビアおよびピラー、または銅ビアおよびＲＤＬなどの２ｉｎ１フィーチャを画定してもよい。
めっきされた銅フィーチャ上にナノ双晶銅を電気めっきする場合、ナノ双晶銅は、（１１１）配向ナノ双晶銅粒子を有するナノ双晶領域と、場合によってはナノ双晶領域の下にある遷移領域とを含むことができる。いくつかの実施態様では、ナノ双晶銅は、遷移領域なしで、または約０．５μｍ以下、約０．３μｍ以下、または約０．１μｍ以下の平均厚さを有する遷移領域を伴って電気めっきされる。遷移領域は、ナノ双晶領域とめっきされた銅フィーチャの上面との間に位置する。遷移領域は、ナノ双晶領域よりも小さな粒子、および（１１１）配向ナノ双晶銅粒子が存在しないことによって特徴付けられる。表面処理は、めっきされた銅フィーチャから汚染物質および不純物を除去または不活性化し、それにより遷移層は、めっきされた銅フィーチャ上にナノ双晶銅をエピタキシャル成長させるときに排除または低減される。したがって、ナノ双晶銅における遷移領域のサイズは、表面処理なしのナノ双晶銅における遷移領域のサイズと比較して、表面処理によって縮小される。
いくつかの実施態様では、プロセス５００は、ナノ双晶銅を平坦化することをさらに含む。いくつかの実施態様では、ナノ双晶銅を平坦化することは、化学機械研磨を含むことができる。いくつかの実施態様では、ナノ双晶銅を平坦化することは、ナノ双晶銅の表面における材料の電気化学的除去によって特徴付けられる電解研磨プロセスを含むことができる。これにより、共平面性における変動および表面トポグラフィにおける不規則性が低減される。
いくつかの実施態様では、ナノ双晶銅は、直接接合相互接続（ＤＢＩ）でナノ双晶銅を接合する前に平坦化することができる。ハイブリッド接合では、第１のナノ双晶銅が第１の基板の複数の第１の凹状フィーチャに電気めっきされ、第１の凹状フィーチャは、第１のパターニングされた誘電体層に形成される。第２のナノ双晶銅が、第２の基板の複数の第２の凹状フィーチャに電気めっきされ、第２の凹状フィーチャは、第２のパターニングされた誘電体層に形成される。第１のナノ双晶銅および第２のナノ双晶銅は各々、本開示に記載の表面前処理を用いて２段階方式で形成される。第１の基板の第１のナノ双晶銅は、第２の基板の第２のナノ双晶銅と位置合わせされる。第１および第２の基板の温度は、第１のパターニングされた誘電層と第２のパターニングされた誘電層との間に誘電接合を生じさせるように上昇される。いくつかの実施態様では、誘電接合に対する温度は、約３０℃～約１５０℃である。その後、第１および第２の基板の温度を上昇させ、第１のナノ双晶銅と第２のナノ双晶銅との間に金属接合を生じさせる。これにより、第１および第２のナノ双晶銅の間に強力な冶金学的接合が形成される。金属接合に対する高温はまた、ナノ双晶銅をアニーリングし、第１および第２のナノ双晶銅における遷移領域を低減／排除するように機能する。いくつかの実施態様では、金属接合に対する高温は、約１５０℃～約４００℃、または約２５０℃～約３５０℃である。
いくつかの実施態様では、プロセス５００のブロック５４０において、ナノ双晶銅が任意選択でアニーリングされ、遷移領域のサイズを排除または縮小する。アニーリング温度は、ナノ双晶銅を電気めっきする際の堆積温度よりも高くすることができる。いくつかの実施態様では、堆積温度は、約１０℃～約４５℃である。いくつかの実施態様では、アニーリング温度は、約１００℃～約４００℃、または約１５０℃～約３００℃、例えば約２５０℃である。アニーリングは、約１分～約５時間、約５分～約３時間、または約１０分～約２時間の期間にわたって実施され得る。いかなる理論にも拘束されるものではないが、ナノ双晶銅をアニーリングすることにより、遷移領域のサイズを縮小するために、ナノ双晶を下向きに遷移領域に伝搬させることができる。別の言い方をすれば、ナノ双晶領域は、熱アニーリングにより遷移領域内に拡張し、「消費」される。したがって、ナノ双晶銅の熱アニーリングは、ナノ双晶銅の性能および信頼性をさらに増加させる。
いくつかの実施態様では、プロセス５００は、任意のマスクまたはパターニングされたフォトレジストの除去をさらに含む。例えば、パターニングされたフォトレジストは、フォトレジスト剥離によって除去することができる。めっきされた銅フィーチャ上に堆積されたナノ双晶銅は、銅マイクロピラー、銅マイクロバンプ、または細線銅ＲＤＬを形成することができる。いくつかの実施態様では、めっきされた銅フィーチャ上に堆積されたナノ双晶銅は、銅ビアおよびピラー、または銅ビアおよびＲＤＬなどの２ｉｎ１構造を形成してもよい。
あるいは、本開示では、表面処理がナノ双晶銅を電気めっきする前にシード層に対して実施される。非ナノ双晶銅をめっきした後に表面処理が行われる２段階の銅めっき動作を実施するのではなく、ナノ双晶銅をめっきする前に表面処理をシード層に対して行い、ナノ双晶成長を促進するために様々な汚染物質および不純物を除去もしくは不活性化し、かつ／またはシード層の粒子構造を変化させる。そのようなプロセスフローでは、方法は、シード層であって、シード層の表面上に１つまたは複数の汚染物質または結晶欠陥を伴うシード層を有する基板を提供することと、シード層の表面を１つまたは複数の酸化剤または他の化学試薬に曝露し、シード層を処理することと、シード層上にナノ双晶銅フィーチャを電気めっきすることとを含む。シード層は、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）、電気めっき、または無電解めっきなどの任意の適切な堆積技法によって基板上に堆積されてもよい。いくつかの実施態様では、シード層は、銅シード層である。いくつかの実施態様では、ナノ双晶銅フィーチャは、約５μｍ以下、約３μｍ以下、または約１μｍ以下の厚さを有する。いくつかの実施態様では、シード層の表面は、過酸化物、硫酸、溶存オゾン、またはそれらの組み合わせの水溶液を含む湿式処理溶液に曝露される。いくつかの実施態様では、シード層の表面は、１つまたは複数の電気めっきレベリング化合物を含む湿式処理溶液に曝露される。いくつかの実施態様では、シード層の表面は、酸素プラズマまたはオゾンを含む乾式処理に曝露される。いくつかの実施態様では、シード層の表面は、フォーミングガス（例えば、窒素と水素ガスの混合物）による熱処理を含む乾式処理に曝露される。表面処理は、ナノ双晶銅フィーチャにおける遷移領域のサイズを最小化する。例えば、ナノ双晶銅フィーチャは、遷移領域なしで、または約０．５μｍ未満の平均厚さを有する遷移領域を伴って電気めっきされる。
図６Ａ～図６Ｃは、いくつかの実施態様による、２ｉｎ１ビアおよびピラーにナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図を示す。図６Ａ～図６Ｃには、２ｉｎ１製作に使用される例示的な基板６００が示されている。いくつかの実施態様では、基板６００は、半導体ウエハであるか、半導体ウエハ上に構築されるか、または半導体ウエハの一部であってもよい。いくつかの実施態様では、基板６００は、ケイ素基板である。不動態化層６１０を基板６００の上に位置決めすることができ、不動態化層６１０は、ポリイミドなどの電気絶縁材料を含むことができる。不動態化層６１０は、２ｉｎ１フィーチャについての場所を画定するようにパターニングすることができる。不動態化層６１０のいくつかの部分は、傾斜状、湾曲状、または丸形状である場合がある。いくつかの実施態様では、不動態化層６１０の１つまたは複数の角は、傾斜状、湾曲状、または丸形状であってもよい。これにより、不動態化層６１０の上に銅を堆積するときにトポグラフィが追加される。フォトレジストが不動態化層６１０の上に形成され、そこでフォトレジストがパターニングされ、パターニングされたフォトレジスト６２０を形成する。不動態化層６１０およびパターニングされたフォトレジスト６２０は開口部６３０を提供し、この開口部を通して銅が堆積され、２ｉｎ１フィーチャを形成する。いくつかの実施態様では、銅シード層６４０が不動態化層６１０の上、および開口部６３０の底部で基板６００の露出面の上に堆積される。銅シード層６４０は、不動態化層６１０および基板６００の表面に沿って連続的かつ共形的である。いくつかの実施態様では、酸化物層および／またはバリア層を不動態化層６１０上、および開口部６３０の底部の基板６００の露出面の上に堆積させることができる。バリア層は、例えば、チタン、チタン－タングステン、タングステン、またはタンタルを含むことができる。
図６Ｂでは、開口部６３０は、非ナノ双晶銅６５０で部分的に充填される。非ナノ双晶銅６５０は、開口部６３０における銅シード層６４０の上に電気めっきによって堆積される。基板６００は、電気めっきチャンバ内で銅電気めっき溶液と接触させることができ、基板６００にカソードバイアスをかけ、銅シード層６４０上に非ナノ双晶銅６５０を電気めっきすることができる。銅電気めっき溶液は、開口部６３０のボイドのないボトムアップ充填を促進する促進剤などの有機添加剤を含む。非ナノ双晶銅６５０は、不動態化層６１０のまたはそのすぐ上の厚さまで開口部６３０を部分的に充填する。いくつかの実施態様では、非ナノ双晶銅６５０は、不動態化層６１０よりも１μｍ以下、０．５μｍ以下、または０．１μｍ以下の厚さまで開口部６３０を部分的に充填する。非ナノ双晶銅６５０の堆積により、２ｉｎ１ビアおよびピラー内に少なくともビアが提供される。ビアは、開口部６３０の底部で不動態化層６１０によって画定される。非ナノ双晶銅６５０の上面は比較的平坦であるため、開口部６３０におけるナノ双晶銅のその後の堆積は、不動態化層６１０の下層のトポグラフィによって影響を受けない。いくつかの実施態様では、非ナノ双晶銅６５０の上面は、平坦化プロセスによって平坦化することができる。
図６Ｃでは、非ナノ双晶銅６５０の上面を処理して汚染物質および不純物を除去もしくは不活性化し、かつ／または非ナノ双晶銅６５０の粒子構造を微細化し、ナノ双晶銅６５５が、非ナノ双晶銅６５０の上に電気めっきによって堆積される。非ナノ双晶銅６５０の上面は、促進剤を除去もしくは不活性化するため、かつ／または非ナノ双晶銅６５０の粒子構造を微細化するために、酸化剤または他の反応性化学物質で処理される。一例として、酸化剤は、過酸化物、硫酸、溶存オゾン、またはそれらの組み合わせを含むことができる。別の例では、反応性化学物質は、レベラを含むことができる。別の例では、酸化剤は、酸素プラズマを含むことができる。さらに別の例では、酸化剤は、オゾンを含むことができる。いくつかの実施態様では、反応性化学物質は、酸化された銅イオンの溶解度をサポートする強力な酸化剤を含む溶液中で安定である化合物を含む。これらには、限定はしないが、銅に対する可溶性陰イオンを有する酸（例えば、硫酸、リン酸、または塩酸）、およびより高いｐＨ溶液中の銅イオン錯化剤（例えば、エチレンジアミン四酢酸（ＥＤＴＡ）、グリシン、クエン酸塩、エチレンジアミン）が挙げられる。これらの化合物は、一般に、銅表面と強力に反応する可能性のある種（例えば、有機メルカプト化合物、ベンゾトリアゾール（ＢＴＡ））を含むべきではない。いくつかの実施態様では、反応性化学物質は、熱処理で提供されるフォーミングガスを含む。酸化剤または他の反応性化学物質は、非ナノ双晶銅６５０の上面から促進剤などの汚染物質および不純物を除去または不活性化することができる。代替的または追加的に、酸化または他の反応性化学物質は、その後のナノ双晶を促進するために非ナノ双晶銅６５０の粒子構造を微細化することができる。その後、基板６００は、電気めっきチャンバ内でナノ双晶銅電気めっき溶液と接触させることができ、基板６００にカソードバイアスをかけ、非ナノ双晶銅６５０上にナノ双晶銅６５５を電気めっきすることができる。ナノ双晶銅電気めっき溶液は、促進剤を含まないか、または実質的に含まない。ナノ双晶銅６５５は、開口部６３０を部分的に充填するか、または完全に充填することができる。パターニングされたフォトレジスト６２０は、その後除去することができる。非ナノ双晶銅６５０上にめっきされたナノ双晶銅６５５は、２ｉｎ１ビアおよびピラーを形成する。ナノ双晶銅６５５中のナノ双晶は、実質的に均一であり、ローカル基板に平行であり、特に非ナノ双晶銅６５０の上面に平行である。図３Ａ～図３Ｂおよび図４の結果とは異なり、粒子成長は多くの異なる方向に進行せず、ナノ双晶は多くの異なる方向に配向しない。ナノ双晶銅６５５における遷移領域が最小化され、遷移領域の平均厚さは、約０．５μｍ未満である。
図７Ａ～図７Ｅは、いくつかの実施態様による、めっきされた銅上にナノ双晶銅を堆積するための例示的なプロセスフローにおける様々な段階の断面概略図を示す。図７Ａ～図７Ｅには、ダマシン処理に使用される例示的な基板７００が示されている。いくつかの実施態様では、基板７００は、半導体ウエハであるか、半導体ウエハ上に構築されるか、または半導体ウエハの一部であってもよい。不動態化層７０２が基板７００の上に位置決めされ、不動態化層７０２は、酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮ）などの電気絶縁材料を含み得る。不動態化層７０２は、導電性相互接続構造７０４についての場所を画定するようにパターニングすることができる。いくつかの実施態様では、導電性相互接続構造７０４は、アンダーバンプメタライゼーション（ＵＢＭ）を含むことができる。誘電体材料を不動態化層７０２および導電性相互接続構造７０４の上に形成することができ、誘電体材料は、パターニングされた誘電体層７０６を形成するようにパターニングされる。パターニングされた誘電体層７０６は、銅ダマシンプロセスにおける銅ビア／フィーチャについての場所を画定する。パターニングされた誘電体層７０６は、導電性相互接続構造７０４の上面を露出させることができる。図７Ａ～図７Ｅでは、拡散バリア層および／またはライナ層（図示せず）が、パターニングされた誘電体層７０６を裏打ちすることができる。
図７Ａでは、銅シード層７１０が基板７００の上に堆積される。銅シード層７１０は、理想的には、パターニングされた誘電体層７０６の側壁および表面に沿って、ならびに凹部７１２の底部において十分に厚い均一性を有する表面トポグラフィに従って、共形的に堆積される。言い換えると、銅シード層７１０は、凹部７１２の外側のフィールド領域、および露出界面を覆う凹部７１２に堆積され、様々な露出面上でのめっきを可能にするのに十分な厚さの均一性を有する。銅シード層７１０は、パターニングされた誘電体層７０６に沿って、かつ凹部７１２内の導電性相互接続構造７０４の上面上で共形的かつ連続的である。凹部７１２は、パターニングされた誘電体層７０６によって画定され得る。凹部７１２は、導電性相互接続構造７０４の上に形成される。いくつかの実施態様では、凹部７１２は、高いアスペクト比（深さ対幅のアスペクト比）を有することができる。いくつかの実施態様では、凹部７１２の各々のアスペクト比は、約３：１以上、約４：１以上、約５：１以上、約８：１以上、約１０：１以上、約１５：１以上、約２０：１以上、または約３０：１以上であってもよい。
図７Ｂでは、凹部７１２は銅で部分的に充填され、めっきされた銅フィーチャ７２０を形成する。めっきされた銅フィーチャ７２０における銅は、非ナノ双晶銅である。銅は、凹部７１２の各々における銅シード層７１０の上に電気めっきによって堆積される。基板７００は、電気めっきチャンバ内で銅電気めっき溶液と接触させることができ、基板７００にカソードバイアスをかけ、銅シード層７１０上に銅を電気めっきすることができる。銅電気めっき溶液は、凹部７１２のボイドのないボトムアップ充填を促進する促進剤などの有機添加剤を含んでもよい。凹部７１２は、めっきされた銅フィーチャ７２０がパターニングされた誘電体層７０６の上面に達しないように部分的に充填される。
図７Ｃでは、凹部７１２におけるめっきされた銅フィーチャ７２０は、表面処理７３０に曝露される。表面処理７３０は、めっきされた銅フィーチャ７２０の上面から促進剤などの汚染物質および不純物を除去または不活性化することができる。表面処理７３０は、ナノ双晶成長を促進するために、めっきされた銅フィーチャ７２０の粒子構造を微細化することができる。いくつかの実施態様では、表面処理７３０は、過酸化物、硫酸、溶存オゾン、またはそれらの組み合わせの水溶液を含む。いくつかの実施態様では、表面処理７３０は、電気めっきレベリング化合物を含む溶液を含む。いくつかの実施態様では、化学試薬は、酸化された銅イオンの溶解度をサポートする強力な酸化剤を含む溶液中で安定である化合物を含む。これらには、限定はしないが、銅に対する可溶性陰イオンを有する酸（例えば、硫酸、リン酸、または塩酸）、およびより高いｐＨ溶液中の銅イオン錯化剤（例えば、ＥＤＴＡ、グリシン、クエン酸塩、エチレンジアミン）が挙げられる。これらの化合物は、一般に、銅表面と強力に反応する可能性のある種（例えば、有機メルカプト化合物、ＢＴＡ）を含むべきではない。いくつかの実施態様では、表面処理７３０は、酸素プラズマを含む。いくつかの実施態様では、表面処理７３０は、オゾンを含む。いくつかの実施態様では、表面処理７３０は、めっきされた銅フィーチャ７２０を熱フォーミングガスに曝露することを含む。いくつかの実施態様では、表面処理７３０は、めっきされた銅フィーチャを同時にまたは連続的に異なる溶液に曝露することを含んでもよい。
図７Ｄでは、ナノ双晶銅７４０が、めっきされた銅フィーチャ７２０上に電気めっきされる。ナノ双晶銅７４０は、凹部７１２を充填する。いくつかの実施態様では、ナノ双晶銅７４０は、凹部７１２の外側のフィールド領域でめっきされ、銅表層をもたらす。基板７００は、電気めっきチャンバ内でナノ双晶銅電気めっき溶液と接触させることができ、基板７００にカソードバイアスをかけ、めっきされた銅フィーチャ７２０上にナノ双晶銅７４０を電気めっきすることができる。ナノ双晶銅電気めっき溶液は、促進剤を含まないか、または実質的に含まない。ナノ双晶銅７４０は、ボイド／シームが生じない条件下で電気めっきされる。さらに、ナノ双晶銅７４０における遷移領域が最小化され、遷移領域の平均厚さは、約０．５μｍ未満である。
図７Ｅでは、熱アニール７５０がナノ双晶銅７４０に対して行われる。熱アニール７５０は、約１５０℃～約４００℃、または約２５０℃～約３５０℃の温度でナノ双晶銅７４０を加熱することができる。熱アニール７５０は、ナノ双晶銅７４０における遷移領域のサイズをさらに縮小することができる。いくつかの実施態様では、ナノ双晶銅７４０は、熱アニール７５０の前に平坦化されてもよい。パターニングされた誘電体層７０６の上面は、平坦化の後に露出され得る。いくつかの実施態様では、熱アニール７５０は、ハイブリッド接合または直接接合相互接続用途に適用することができる。
図７Ａ～図７Ｅのプロセスフローは、半導体デバイス７０のダマシン構造７６０をもたらし得る。ダマシン構造７６０は、半導体デバイス７０の導電性相互接続構造と呼ぶこともできる。図７Ｅに示すように、半導体デバイス７０は、基板７００と、基板７００の上のパターニングされた誘電体層７０６とを含む。半導体デバイス７０は、基板７０の上にあり、少なくともパターニングされた誘電体層７６０に形成されているダマシン構造７６０をさらに含み、ダマシン構造７６０は、めっきされた銅フィーチャ７２０と、めっきされた銅フィーチャ７２０の上のナノ双晶銅７４０とを含む。めっきされた銅フィーチャ７２０は、非ナノ双晶銅であり、ダマシン構造７６０の基部を占有する。ナノ双晶銅７４０は、ダマシン構造７６０の上部を占有する。めっきされた銅フィーチャ７２０は、パターニングされた誘電体層７０６に少なくとも部分的に形成される。いくつかの実施態様では、ナノ双晶銅７４０は、ダマシン構造７６０の３０容積％以下、ダマシン構造７６０の２０容積％以下、またはダマシン構造７６０の１５容積％以下を占有する。いくつかの実施態様では、めっきされた銅フィーチャ７２０は、パターニングされた誘電体層７０６の凹部７１２を部分的に充填するか、または完全に充填する。
めっきされた銅フィーチャ７２０は、ランダムに配向された銅粒子を含むことができ、ナノ双晶銅７４０は、複数のナノ双晶を含む。めっきされた銅フィーチャ７２０およびナノ双晶銅７４０は、混合結晶構造またはハイブリッド結晶構造を形成する。ナノ双晶銅７４０は、めっきされた銅フィーチャ７２０と比較して、より強力な機械的性質およびより小さい膜応力を示すことができる。
図８は、いくつかの実施態様による、最小化された遷移領域を有するナノ双晶銅フィーチャの断面ＳＥＭ画像を示す。ナノ双晶銅フィーチャは、非ナノ双晶銅の上面がピラニアエッチング溶液で処理された後、非ナノ双晶銅上に成長される。非ナノ双晶銅に対してピラニアエッチング溶液を使用する表面処理は、ナノ双晶銅フィーチャにおいて非常に柱状の粒子および高密度のナノ双晶をもたらす。さらに、ナノ双晶銅フィーチャにおける遷移領域は、遷移領域のサイズが無視できるように最小化される。
上述のように、銅の電気めっきは、ナノ双晶銅が非ナノ双晶銅上にめっきされる２段階方式で進行することができる。非ナノ双晶銅は、凹状フィーチャを部分的または完全に充填することができる。本開示では、銅の電気めっきは、代わりに、非ナノ双晶銅がナノ双晶銅上にめっきされる２段階方法で進行してもよい。ナノ双晶銅は、凹状フィーチャを部分的に充填することができる。ナノ双晶銅上にめっきされた非ナノ双晶銅は、２ｉｎ１銅ビアおよびＲＤＬ構造などの導電性相互接続構造を形成することができる。
半導体デバイス製作において導電性ビア、ライン、パッド、または他の構造を形成することは、多くの場合、銅を電気めっきすることを伴う。めっきされた導電性構造は、多くの場合、パターニングされたフォトレジストを通してめっきされる。めっきされた導電性構造の例には、銅ＲＤＬが挙げられる。銅ＲＤＬは、典型的には、多結晶銅で構成される。パターニングされたフォトレジストを通して銅ＲＤＬをめっきする場合、得られる銅は、ポリイミド層などの誘電体層上に堆積され得る。めっきされた銅と誘電体層との間の界面は、ＣＴＥ（熱膨張係数）の著しい不一致をもたらす場合がある。例えば、多結晶銅は、約１６．３ｐｐｍ／℃のＣＴＥを有し、ポリイミドは、約３５ｐｐｍ／℃のＣＴＥを有する。めっきされた導電性構造の熱サイクルは、めっきされた銅と誘電体層との間のＣＴＥの不一致による応力を誘発する。これは、めっきされた導電性構造においてラインの亀裂または層間剥離などの障害をもたらす可能性がある。
ナノ双晶銅は、一般に、多結晶銅などの非ナノ双晶銅よりも改善された電気的および機械的性質を有する。より優れた性質により、ナノ双晶銅は、ＣＴＥの不一致に起因する熱サイクルから誘発される応力に耐えることができ、それによってめっきされた銅と誘電体層との間の亀裂の可能性を低減する。誘電体層の上に非ナノ双晶銅の代わりにナノ双晶銅をめっきして導電性構造を形成することにより、亀裂などの障害を軽減することが可能である。
しかし、ナノ双晶銅のめっきは、非常に共形的である。これは、ナノ双晶銅めっき溶液が促進剤を含まないかまたは実質的に含まないことに部分的に起因する。ＲＤＬなどの導電性構造にナノ双晶銅を組み込むことは、ナノ双晶銅のめっきが共形的充填メカニズムに従って行われるため、課題を提示し得る。共形的フィーチャの充填は、典型的には、シームまたはボイドの形成につながる。または、フィーチャが部分的にしか充填されていない場合、その後の堆積、リソグラフィ、および／または他の処理ステップにおいてトポグラフィの問題につながる重大なディッシングが生じる。
図９Ａ～図９Ｂは、２ｉｎ１ビアおよびＲＤＬにナノ双晶銅を堆積する際の様々な段階の断面概略図を示す。２ｉｎ１ビアおよびＲＤＬは、多くの場合、異種統合において利用される。２ｉｎ１ビアおよびＲＤＬは、下層のビアと共にＲＤＬラインおよびパッドを同時にめっきすることによって形成される。
図９Ａには、誘電体層９１０を有する例示的な基板９００が示されている。基板９００は、半導体ウエハであるか、半導体ウエハ上に構築されるか、または半導体ウエハの一部であってもよい。いくつかの実施態様では、誘電体層９１０は、ポリイミドなどの電気絶縁材料を含むことができる。誘電体層９１０は、２ｉｎ１フィーチャについての場所を画定するようにパターニングすることができる。特に、誘電体層９１０は、凹部または凹状フィーチャ９４０を画定するようにパターニングされ得る。いくつかの実施態様では、凹状フィーチャ９４０は、傾斜状、湾曲状、または丸形状である側壁を有してもよい。フォトレジストが誘電体層９１０の上に形成され、そこでフォトレジストがパターニングされ、パターニングされたフォトレジスト９３０を形成する。パターニングされたフォトレジスト９３０は空間または開口部９４５を画定し、空間または開口部９４５を通して銅が堆積され、２ｉｎ１ビアおよびＲＤＬを形成する。いくつかの実施態様では、銅シード層９２０が誘電体層９１０の上に堆積される。銅シード層９２０は、凹状フィーチャ９４０の側壁および底部に沿って堆積される。銅シード層９２０は、誘電体層９１０の表面に沿って連続的かつ共形的である。いくつかの実施態様では、酸化物層および／またはバリア層（図示せず）を誘電体層９１０上に堆積させることができる。
図９Ｂでは、ナノ双晶銅９５０が、パターニングされたフォトレジスト９３０によって画定された空間または開口部９４５に電気めっきされる。ナノ双晶銅９５０は、誘電体層９１０の上の銅シード層９２０上に電気めっきされる。ナノ双晶銅９５０は、パターニングされたフォトレジスト９３０によって画定された２ｉｎ１ビアおよびＲＤＬを形成することができる。基板９００は、電気めっきチャンバ内でナノ双晶銅電気めっき溶液と接触させることができ、基板９００にカソードバイアスをかけ、銅シード層９２０上にナノ双晶銅９５０を電気めっきすることができる。ナノ双晶銅電気めっき溶液は、促進剤を含まないか、または実質的に含まなくてもよい。いくつかの実施態様では、ナノ双晶銅電気めっき溶液は、抑制剤などのいくつかの有機添加剤を含んでもよい。ナノ双晶銅９５０は、凹状フィーチャ９４０、および凹状フィーチャ９４０に隣接する領域に共形的に堆積される。ボトムアップ充填によって凹状フィーチャ９４０を充填するのではなく、ナノ双晶銅９５０が凹状フィーチャ９４０を部分的に充填する。部分的に充填されたフィーチャは、その後の処理ステップでトポロジー変動を駆動し得るディンプル９５５をもたらす。ディンプル９５５は、刻み目、皿、窪み、ディボット、ディップ、ギャップ、溝、または凹部と呼ばれることもある。凹状フィーチャ９４０に堆積されたナノ双晶銅９５０は、銅ビアを形成する。凹状フィーチャ９４０に隣接する領域に堆積され、パターニングされたフォトレジスト９３０によって画定されたナノ双晶銅９５０は、銅ＲＤＬを形成する。ナノ双晶銅９５０は共形的にめっきされるため、ナノ双晶銅９５０を電気めっきする際に２ｉｎ１ビアおよびＲＤＬによってトポグラフィが形成され、それによって銅ＲＤＬよりも低い深さまで沈む銅ビアが形成される。
ＲＤＬは、半導体パッケージの一部を別の部分に電気的に接続する相互接続である。ＲＤＬは、ファンアウトおよび２．５Ｄまたは３Ｄパッケージングでしばしば使用されている。半導体パッケージングの進歩により、より多くの電気的相互接続および経路が必要になっている。より多くの電気的相互接続および経路に対する需要の増加を満たすために、複数のＲＤＬ層が互いに積み重ねられることが多い。複数のＲＤＬ層は、複数のメタライゼーション層およびビア、ならびに複数の誘電体（例えば、ポリマー）層を伴う。メタライゼーション層のうちの１つが誘電体層の１つの上に形成され、誘電体層の別の１つがメタライゼーション層の上に形成され、以下同様である。多層ＲＤＬ構造における誘電体層およびメタライゼーション層の連続的な積層は、トポグラフィの不連続性をもたらし得る。
図１０は、共形的に堆積されたナノ双晶銅に起因するトポグラフィ変動を伴う多層ビアおよびＲＤＬ構造の断面概略図を示す。多層ビアおよびＲＤＬ構造１０００は、半導体ウエハであるか、半導体ウエハ上に構築されるか、または半導体ウエハの一部であり得る基板１０１０を含む。いくつかの実施態様では、基板１０１０は、ケイ素基板である。金属パッド１０２０が、基板１０１０上に形成され得る。いくつかの実施態様では、金属パッド１０２０は、銅、アルミニウム、タングステン、金、銀、またはそれらの合金などの金属を含む。第１の誘電体層１０３０は、金属パッド１０２０の上に配置される。いくつかの実施態様では、第１の誘電体層１０３０は、ポリイミド（ＰＩ）またはポリベンゾオキサゾール（ＰＢＯ）などのポリマーを含む。第１の銅ビア１０４０が、金属パッド１０２０と電気的に接触するように第１の誘電体層１０３０に形成され得る。いくつかの実施態様では、フォトリソグラフィプロセスを使用して凹部を第１の誘電体層１０３０に形成することができる。図１０には示されていないが、拡散バリア層および／またはライナ層が、第１の誘電体層１０３０の上に堆積され得る。場合によっては、チタン、タングステン、タンタル、またはその合金を含むバリア金属は、第１の誘電体層１０３０を裏打ちすることができる。いくつかの実施態様では、銅シード層（図示せず）がバリア金属上に堆積されてもよい。凹部は、ナノ双晶銅を電気めっきすることによって充填することができる。加えて、ナノ双晶銅が凹部に隣接する領域に電気めっきされる。これにより第１の誘電体層１０３０の上に第１の銅ＲＤＬ１０５０が形成され、第１の銅ＲＤＬ１０５０は、２ｉｎ１製作方式で第１の銅ビア１０４０と同時に形成される。ナノ双晶銅が第１の銅ビア１０４０および第１の銅ＲＤＬ１０５０を形成する際に共形的に堆積されるため、ディンプルが第１の銅ビア１０４０に形成され得る。第１の銅ビア１０４０と第１の銅ＲＤＬ１０５０との間では、深さの変動が生じる。第１の銅ビア１０４０および銅ＲＤＬ１０５０の形成後、プロセスは繰り返される。フォトレジストは、除去することができる。任意選択で、いずれかの露出したバリア金属および銅シード層が除去される。第２の誘電体層１０６０は、第１の銅ビア１０４０および第１の銅ＲＤＬ１０５０の上に配置される。いくつかの実施態様では、第２の誘電体層１０６０は、ポリイミドまたはポリベンゾオキサゾールなどのポリマーを含む。第１の銅ビア１０４０からの深さの変動のために、連続して堆積される層はトポロジー変動をもたらす。したがって、第２の誘電体層１０６０の部分は、湾曲状、丸形状、ディンプル状、傾斜状、あるいは不均一であってもよい。第２の銅ビア１０７０が第２の誘電体層１０６０に形成され、第１の銅ＲＤＬ１０５０に接触することができる。いくつかの実施態様では、フォトリソグラフィプロセスを使用して凹部を第２の誘電体１０６０に形成することができる。凹部は、ナノ双晶銅を電気めっきすることによって充填することができる。加えて、ナノ双晶銅が凹部に隣接する領域に電気めっきされる。これにより第２の誘電体層１０６０の上に第２の銅ＲＤＬ１０８０が形成され、第２の銅ＲＤＬ１０８０は、２ｉｎ１製作方式で第２の銅ビア１０７０と同時に形成される。ナノ双晶銅が第２の銅ビア１０７０および第２の銅ＲＤＬ１０８０を形成する際に共形的に堆積されるので、ディンプルが第２の銅ビア１０７０に形成され得る。さらに、第２の誘電体層１０６０におけるトポロジー変動は、その後に堆積される第２の銅ＲＤＬ１０８０にトポロジー的不連続性を誘発する場合がある。これらのトポロジー的不連続性は、その後のフォトリソグラフィステップで焦点深度（ＤＯＦ）の問題を引き起こす。これは続いて、基板の表面全体にわたるラインサイズの変動、およびより細かいラインスケーリングという解像度の問題につながる。銅ＲＤＬが積み重ねられるにつれ、焦点深度および均一な堆積の欠如に関連する問題が増大する。これによりデバイスの信頼性、性能が低下し、場合によってはデバイスが故障する可能性がある。
本開示は、トポロジー的不連続性を軽減している２ｉｎ１ビアおよびＲＤＬ構造におけるナノ双晶銅を提供する。２ｉｎ１ビアおよびＲＤＬ構造はまた、ナノ双晶銅を採用することによって亀裂などの機械的故障を軽減する。銅は、誘電体層の上にナノ双晶銅の層を堆積させる２段階プロセスで電気めっきされる。ナノ双晶銅の層は、基板の１つまたは複数の凹状フィーチャ、およびパターン形成されているフォトレジストによって画定された１つまたは複数の凹状フィーチャの外側の領域に電気めっきされる。１つまたは複数の凹状フィーチャの外側の領域は、隣接領域、または凹状フィーチャに隣接する領域と呼ばれることもある。ナノ双晶銅の層は、１つまたは複数の凹状フィーチャを部分的に充填する。ナノ双晶銅の層は、１つまたは複数の凹状フィーチャの外側の領域における銅ＲＤＬラインについての目標厚さまで堆積される。ナノ双晶銅の層の堆積に続いて、非ナノ双晶銅の層がナノ双晶銅の層の上に電気めっきされる。非ナノ双晶銅の層は、１つまたは複数の凹状フィーチャを充填し、ナノ双晶銅の層を有する銅ビアを提供する。したがって、充填された凹状フィーチャは、シームおよび／またはボイドがなく、トポロジー変動がほとんどまたはまったくないナノ双晶および非ナノ双晶銅で形成される。いくつかの実施態様では、銅表層が非ナノ双晶銅の層の堆積によって形成される。銅表層は、銅ビアによって画定された領域および銅ＲＤＬラインによって画定された領域の一方または両方における過剰な非ナノ双晶銅を表し得る。いくつかの実施態様では、銅表層の一部またはすべては除去されてもよい。いくつかの実施態様では、銅表層は、化学エッチングによって除去されてもよい。いくつかの実施態様では、銅表層は、ＣＭＰまたは電気平坦化によって除去されてもよい。
図１１は、いくつかの実施態様による、ナノ双晶銅ビアおよび１つまたは複数のナノ双晶銅ラインを堆積する例示的な方法のフロー図を示す。プロセス１１００の動作は、異なる順序で、および／もしくは異なる動作で、より少ない動作で、または追加の動作で実施されてもよい。プロセス１１００の態様は、図１２Ａ～図１２Ｄを参照して説明することができる。いくつかの実施態様では、プロセス１１００の動作は、電気めっき用に構成されている装置において実施することができる。ナノ双晶銅および非ナノ双晶銅の電気めっきは、同じツールプラットフォームまたはツールプラットフォームの同じモジュールにおいて実施され得る。電気めっき装置の例は、図１３～図１５で説明される。電気めっき装置の一例は、カリフォルニア州フリーモントのＬａｍ Ｒｅｓｅａｒｃｈ社によって製造され、そこから入手可能なＳａｂｒｅ（登録商標）電気めっきシステムである。いくつかの実施態様では、プロセス１１００の動作は、少なくとも部分的に、１つまたは複数の非一時的コンピュータ可読媒体に格納されたソフトウェアに従って実施されてもよい。
プロセス１１００のブロック１１１０において、ナノ双晶銅が基板の凹状領域、および基板の凹状領域の外側の領域に電気めっきされる。いくつかの実施態様では、凹状領域は、「ビア」領域と呼ぶことができ、凹状領域の外側の領域は、銅ビアおよびＲＤＬ構造についての「ライン」領域と呼ぶことができる。ナノ双晶銅は、基板の誘電体層の上に電気めっきすることができる。誘電体層は、ポリイミドなどのポリマーを含むことができる。誘電体層は、１つまたは複数の凹部でパターニングされ、少なくとも基板の凹状領域を形成することができる。凹部の例には、限定はしないが、トレンチ、ホール、コンタクトホール、開口部、ビア、ギャップ、キャビティなどが挙げられる。いくつかの実施態様では、基板の凹状領域は、真っ直ぐな側壁、湾曲した側壁、正に傾斜した側壁、または負に傾斜した側壁を有することができる。いくつかの実施態様では、凹状領域は、少なくとも約１：１、少なくとも約２：１、少なくとも約３：１、少なくとも約４：１、少なくとも約５：１、少なくとも約８：１、少なくとも約１０：１、少なくとも約１５：１、少なくとも約２０：１、または少なくとも約３０：１のアスペクト比を有してもよい。いくつかの実施態様では、凹状領域は、誘電体層を通る凹部を形成し、金属パッドなどの下層の金属層を露出させる。
いくつかの実施態様では、銅シード層が、凹状領域、および凹状領域の外側の領域を裏打ちする。銅シード層は、基板の誘電体層の表面に沿って共形的に堆積することができる。追加的または代替的に、接着層、拡散バリア層、ライナ層、および／または他の材料層が誘電体層の表面を裏打ちしてもよい。銅シード層または他の材料層は、基板の凹状領域の側壁および底部、ならびに基板の上面を裏打ちすることができる。したがって、ナノ双晶銅は、銅シード層または他の材料層上に直接電気めっきされる。
いくつかの実施態様では、凹状領域の外側の領域は、パターニングされたフォトレジスト層を含む。ナノ双晶銅は、パターニングされたフォトレジスト層によって画定された凹状領域の外側の領域に電気めっきされる。言い換えると、ナノ双晶銅は、パターニングされたフォトレジスト層を通して基板上に電気めっきされる。ナノ双晶銅は、銅シード層上に選択的に堆積され、パターニングされたフォトレジスト層に従ってパターニングされ得る。
ナノ双晶銅は、凹状領域、および凹状領域の外側の領域に共形的に堆積される。ナノ双晶銅を電気めっきするためには、基板の表面をナノ双晶銅電気めっき溶液と接触させ、第１の電流を基板に適用して複数のナノ双晶を有する銅を電気めっきする。第１の電流は、定電流と無電流との間で交互に変化するパルス電流波形を含み得る。パルス電流波形は、（１１１）配向結晶銅粒子およびナノ双晶の形成を促進する。第１の電流は、ナノ双晶銅電気めっき溶液が基板の表面に接触している間に基板にカソードバイアスをかける際に適用される。ナノ双晶銅におけるナノ双晶を促進するための電流密度、サイクルの期間、サイクル数、めっき速度などのパルス電流波形の態様は、上述されている。いくつかの実施態様では、第２の電流が、第１の電流が適用された後に任意選択で基板に適用され、第２の電流は、定電流波形である。これは、ナノ双晶銅電気めっき溶液が基板の表面に接触している間に行われる場合がある。ナノ双晶銅の形成を促進するための電流密度などの定電流波形の態様は、上述されている。
ナノ双晶銅は、ナノ双晶銅電気めっき溶液を使用して共形的充填メカニズムに従って電気めっきされる。ナノ双晶銅電気めっき溶液は、少なくとも１つの銅源および酸を含んでもよい。ナノ双晶銅電気めっき溶液は、抑制剤などの１つまたは複数の有機添加剤を含んでもよい。しかし、ナノ双晶銅電気めっき溶液は、促進剤を含まないか、または実質的に含まない。いくつかの実施態様では、ナノ双晶銅電気めっき溶液はまた、レベラを含まないか、または実質的に含まない。ナノ双晶銅電気めっき溶液中の組成は電気めっき中のナノ双晶銅の形成を促進するが、充填メカニズムを共形的充填メカニズムに制限する可能性がある。ナノ双晶銅の形成を促進するためのその組成および流速などのナノ双晶銅電気めっき溶液の態様は、上述されている。
電気めっきされたナノ双晶銅は、基板上にナノ双晶銅の層を形成することができる。ナノ双晶銅の層は、凹状領域を部分的に充填することができ、ナノ双晶銅の層は、凹状領域の側壁および底部に沿って堆積される。ナノ双晶銅の層は、パターニングされたフォトレジスト層によって画定された凹状領域の外側の領域に堆積される。基板の凹状領域の外側のこれらの領域は、ライン領域を画定する。ナノ双晶銅の層の厚さは、凹状領域の外側の領域における１つまたは複数の銅線の目標厚さであり得る。加えて、ナノ双晶銅の層の厚さは、銅ビアにおけるナノ双晶銅の所望の組成を達成することに関連する所望の厚さであり得る。ナノ双晶銅の層が共形的に堆積されるため、ナノ双晶銅の層の厚さは、凹状領域、および凹状領域の外側の領域で同じまたは実質的に同じであり得る。いくつかの実施態様では、ナノ双晶銅の層の厚さは、約１０μｍ以下、約５μｍ以下、約３μｍ以下、または約０．５μｍ～約５μｍである。２ｉｎ１銅ビアおよびＲＤＬ構造において、ナノ双晶銅の層は、部分的に充填された銅ビアおよび銅ラインを同時に形成する。
いくつかの実施態様では、ナノ双晶銅を電気めっきする前に、基板は、任意選択でプロセス１１００の電気めっき装置に提供される。電気めっき装置は、１つまたは複数のめっきモジュールを含むことができる。基板は、ナノ双晶銅電気めっき溶液をめっきモジュールに送給することができるリザーバに流体接続されためっきモジュールのうちの１つに提供されてもよい。入来する基板は、電気めっき装置に提供される前に処理されてパターニングされてもよい。例えば、基板は、他の可能な処理ステップの中でも、誘電体層を堆積する動作、誘電体層をパターニングして凹状領域を形成する動作、銅シード層を堆積する動作、フォトレジスト材料を堆積する動作、およびフォトレジスト材料をパターニングしてパターニングされたフォトレジスト層を形成する動作を受けることができる。
いくつかの実施態様では、ナノ双晶銅を電気めっきした後、ナノ双晶銅は、プロセス１１００で任意選択で処理される。いくつかの実施態様では、ナノ双晶銅は、湿式または乾式処理によって処理され、汚染物質または不純物を除去することができる。
図１２Ａには、２ｉｎ１製作で使用される例示的な基板１２００が示されている。基板１２００は、半導体ウエハであるか、半導体ウエハ上に構築されるか、または半導体ウエハの一部であってもよい。いくつかの実施態様では、基板１２００は、ケイ素基板である。基板１２００は、ポリイミドなどの電気絶縁材料を含み得る誘電体層１２１０を含む。誘電体層１２１０は、２ｉｎ１フィーチャの位置を画定するようにパターニングすることができる。２ｉｎ１フィーチャは、２ｉｎ１ビアおよびＲＤＬフィーチャであってもよい。いくつかの実施態様では、誘電体層１２１０は、凹部または凹状フィーチャ１２４０を画定するためにパターニングされてもよい。いくつかの実施態様では、凹状フィーチャ１２４０は、直線状、傾斜状、湾曲状、または丸形状である側壁を有してもよい。銅シード層１２２０を、誘電体層１２１０の上に堆積させることができる。銅シード層１２２０は、凹状フィーチャ１２４０の側壁および底部に沿って堆積され得る。銅シード層１２２０は、誘電体層１２１０の上面に沿って堆積され得る。銅シード層１２２０は、誘電体層１２１０の表面に沿って連続的かつ共形的である。いくつかの実施態様では、酸化物層および／またはバリア層（図示せず）を誘電体層１２１０上に堆積させることができる。フォトレジストも誘電体層１２１０の上に形成され、フォトレジストは、パターニングされてパターニングされたフォトレジスト１２３０を形成する。パターニングされたフォトレジスト１２３０は、凹状フィーチャ１２４０の外側の領域で銅シード層１２１０の上に形成される。パターニングされたフォトレジスト１２３０は、空間または開口部１２４５を画定し、空間または開口部１２４５を通して銅が堆積され、２ｉｎ１ビアおよびＲＤＬを形成する。
図１２Ｂでは、ナノ双晶銅１２５０が、凹状フィーチャ１２４０における銅シード層１２２０上に堆積されて凹状フィーチャ１２４０を部分的に充填し、ナノ双晶銅１２６０が、パターニングされたフォトレジスト１２３０によって画定された凹状フィーチャ１２４０の外側の領域に堆積される。凹状フィーチャ１２４０におけるナノ双晶銅１２５０および凹状フィーチャ１２４０の外側の領域におけるナノ双晶銅１２６０は、電気めっきによって同時に堆積される。凹状フィーチャ１２４０におけるナノ双晶銅１２５０は、部分的に製作された銅ビアを表すことができ、凹状フィーチャ１２４０の外側の領域におけるナノ双晶銅１２６０は、１つまたは複数の銅ＲＤＬラインを表すことができる。図１２Ｂに示すように、凹状フィーチャ１２４０の外側の領域におけるナノ双晶銅１２６０は、目標厚さ１２６５まで堆積される。いくつかの実施態様では、目標厚さ１２６５は、約０．５μｍ～約５μｍであり得る。目標厚さ１２６５は、１つまたは複数の銅ＲＤＬラインについての所望の厚さを表すことができる。ナノ双晶銅１２５０、１２６０は、電気めっきによって共形的に堆積され、基板１２００は、電気めっきチャンバ内でナノ双晶銅電気めっき溶液と接触し、パルス電流波形が基板１２００に適用され、複数のナノ双晶で銅を電気めっきすることができる。ナノ双晶銅電気めっき溶液は、促進剤を含まないか、または実質的に含まない。いくつかの実施態様では、ナノ双晶銅電気めっき溶液中の唯一の有機添加剤は、抑制剤であってもよい。これは、ナノ双晶銅１２５０、１２６０の堆積のための共形的充填メカニズムを促進する。
図１１に戻ると、プロセス１１００のブロック１１２０において、非ナノ双晶銅がナノ双晶銅上に電気めっきされ、凹状領域を少なくとも充填する。充填された凹状領域は、銅ビアを画定する。これは「ナノ双晶銅ビア」と呼ばれることもある。凹状領域の外側のめっき領域は、１つまたは複数の銅ラインを画定する。これは、「１つまたは複数のナノ双晶銅ライン」または「１つまたは複数のナノ双晶銅ＲＤＬライン」と呼ばれることもある。いくつかの実施態様では、非ナノ双晶銅は、多結晶銅を含む。非ナノ双晶銅は、ナノ双晶銅の堆積後に凹状領域に残されたディンプル、窪み、キャビティ、トレンチ、またはギャップを充填する。非ナノ双晶銅の堆積は、ボトムアップ充填メカニズムに従って進行し得る。これにより、シームおよび／またはボイドのない凹状領域における銅ビアの形成が促進される。しかし、非ナノ双晶銅の堆積は、他の充填メカニズムに従って進行し得ることが理解されるであろう。非ナノ双晶銅は、凹状領域の高さよりも上まで充填することができる。
いくつかの実施態様では、非ナノ双晶銅は、基板の凹状領域の外側の領域に電気めっきされる。非ナノ双晶銅の層は、凹状領域の外側の領域においてナノ双晶銅の層上に堆積され、銅表層または銅表層の少なくとも一部を画定することができる。銅表層は、凹状領域の過剰な充填によって形成されている銅を表し得る。凹状領域を充填する過剰な非ナノ双晶銅が、銅表層を形成する。非ナノ双晶は、ナノ双晶銅によって形成されている凹部を充填することに加えて、ナノ双晶銅の表面の上に横方向に広がることができる。したがって、銅表層は、凹状領域の外側の領域におけるナノ双晶銅の上面によって画定された深さよりも上に堆積された非ナノ双晶銅で構成され得る。いくつかの実施態様では、銅表層の厚さは、約５μｍ以下、約３μｍ以下、または約０．１μｍ～約３μｍであり得る。非ナノ双晶銅は、ナノ双晶銅を覆い、銅表層を形成することができる。凹状領域を非ナノ双晶銅で充填すると、銅ビアにおいて望ましくないトポロジー変動が生じる場合がある。銅表層の形成およびそれに続く銅表層の除去により、平坦性の向上、およびトポロジー変動の低減を確実にすることができる。
非ナノ双晶銅を電気めっきするために、基板の表面を銅電気めっき溶液と接触させ、基板にカソードバイアスをかけて凹状領域を充填する。銅電気めっき溶液は、基板にカソードバイアスをかける一方、同時にナノ双晶銅の露出面に接触することができる。銅電気めっき溶液は、ナノ双晶銅ビアの充填を促進する少なくとも１つの銅源、酸、および１つまたは複数の有機添加剤を含む。銅電気めっき溶液は、少なくとも１つまたは複数の促進剤を含んでもよい。本開示において、「ナノ双晶銅ビア」または「銅ビア」は、ナノ双晶銅と非ナノ双晶銅の組み合わせを構成する。銅ビアは、ナノ双晶銅の層上に堆積された多結晶銅などの非ナノ双晶銅層を含んでもよい。ナノ双晶銅は、銅ビアの少なくとも２０容積％、少なくとも３０容積％、または少なくとも４０容積％を構成することができる。銅ビアにおけるナノ双晶銅の容積パーセントは、銅ラインの寸法および目標厚さに少なくとも部分的に依存し、これについては以下でより詳細に説明する。
ブロック１１２０における非ナノ双晶銅の電気めっきは、ブロック１１１０におけるナノ双晶銅の電気めっきと同じ電気めっき装置で行うことができる。いくつかの実施態様では、電気めっき装置は、１つまたは複数のめっきモジュールを含むことができ、１つまたは複数のめっきモジュールの各々は、異なる電気めっき溶液を電気めっき装置に送給することができる２つ以上の溶液リザーバまたはソースに流体接続される。溶液リザーバまたはソースの１つは、ナノ双晶銅電気めっき溶液を提供することができる。溶液リザーバまたはソースの別の１つは、非ナノ双晶銅電気めっき溶液（すなわち、銅電気めっき溶液）を提供することができる。いくつかの実施態様では、電気めっき装置は、異なる電気めっき溶液を電気めっき溶液が交換される単一のめっきモジュールに提供するように構成されてもよいが、他の実施態様では、電気めっき装置は、電気めっき溶液を異なるめっきモジュールに提供するように構成され得ることが理解されるであろう。したがって、１つのめっきモジュールは、ブロック１１１０においてナノ双晶めっき（例えば、共形的めっき）を実施するように構成することができ、別のめっきモジュールは、ブロック１１２０において標準的な銅めっき（例えば、充填）を実施するように構成することができる。
いくつかの実施態様では、ナノ双晶銅の電気めっきおよび非ナノ双晶銅の電気めっきは、動作間に真空破壊を導入することなく実施することが可能である。直接プロセスフローでは、めっきモジュールがナノ双晶めっきを実施して基板を別のめっきモジュールに移送し、同じ電気めっきツールまたは装置において標準的な銅めっきを実施する。これは、単一のパスで行われる場合がある。連続的プロセスフローでは、めっきモジュールがナノ双晶めっきを実施して移送ステーション、カセット、またはスピンリンス乾燥ステーションを介して基板を別のモジュールに移送し、標準的な銅めっきを実施する。移送は、同じ電気めっきツール内で、または異なる電気めっきツール間で行われる場合がある。
図１２Ｃでは、凹状フィーチャ１２４０は、非ナノ双晶銅１２７０で充填される。非ナノ双晶銅１２７０は、ナノ双晶銅１２５０上に電気めっきによって堆積される。基板１２００は、電気めっきチャンバ内で銅電気めっき溶液と接触し、基板１２００にカソードバイアスをかけ、ナノ双晶銅１２５０上に非ナノ双晶銅１２７０を電気めっきすることができる。銅電気めっき溶液は、凹状フィーチャ１２４０におけるボトムアップ充填を促進することができる促進剤などの有機添加剤を含む。凹状フィーチャ１２４０は、シームまたはボイドなしで充填される。非ナノ双晶銅１２７０は、少なくとも目標厚さ１２６５によって画定された深さまで凹状フィーチャ１２４０を充填する。図１２Ｃに示すように、非ナノ双晶銅１２７０は、目標厚さ１２６５によって画定された深さよりも上まで充填し、銅表層１２８０を形成する。したがって、銅表層１２８０は、凹状フィーチャ１２４０の外側の領域においてナノ双晶銅１２６０上に堆積される。銅表層１２８０は、凹状フィーチャ１２４０におけるナノ双晶銅１２５０および凹状フィーチャ１２４０の外側の領域におけるナノ双晶銅１２６０を覆うことができる。
図１１に戻ると、プロセス１１００のブロック１１３０において、銅表層のすべてまたは一部が、基板の凹状領域の少なくとも外側の領域において任意選択で除去される。銅表層が凹状領域の外側の領域においてナノ双晶銅上に形成される場合、銅表層の少なくとも一部が除去される。銅表層の少なくとも一部を除去することにより、銅ビアおよび１つまたは複数の銅ラインの表面を平坦化し、それによって銅ビアおよび１つまたは複数の銅ラインの表面の不均一性を低減することができる。銅表層の一部またはすべてを除去することにより、銅ビアおよび１つまたは複数の銅ラインにおいて所望の量のナノ双晶銅を達成することも可能である。いくつかの実施態様では、銅表層の少なくとも大部分が、１つまたは複数の銅ラインが少なくとも５０容積％のナノ双晶銅、少なくとも７５容積％のナノ双晶銅、または少なくとも９０容積％のナノ双晶銅で構成されるように除去される。本明細書で使用される場合、除去される銅表層の「大部分」は、銅表層の少なくとも５０容積％を構成し得る。一般に、銅ラインにおけるナノ双晶銅の量を最大化するために、銅表層を可能な限り多く除去することが望ましい。しかし、場合によっては、スループットを最適化し、銅表層のごく一部のみを除去することが望ましい場合があり、除去される銅表層の「ごく一部」は、銅表層の５０容積％未満を構成し得る。いくつかの実施態様ではスループットをさらに最適化するために、銅ラインにおける銅表層は除去されない。
１つまたは複数の銅ラインの目標厚さを達成するために、十分な量の銅表層が除去される。いくつかの実施態様では、目標の厚さが凹状領域の外側の領域におけるナノ双晶銅の厚さになるように、すべての銅表層が除去される。凹状領域の外側の領域におけるナノ双晶銅は、１つまたは複数の銅ラインを画定し、凹状領域における非ナノ双晶銅およびナノ双晶銅は、銅ビアを画定する。いくつかの他の実施態様では、凹状領域の外側の領域における残っている非ナノ双晶銅およびナノ双晶銅が１つまたは複数の銅ラインを画定し、凹状領域における残っている非ナノ双晶銅およびナノ双晶銅が銅ビアを画定するように、銅表層の一部が除去される。そのような場合、目標厚さは、銅表層を部分的に除去した後の凹状領域の外側の領域におけるナノ双晶銅と非ナノ双晶銅の合計厚さである。目標厚さは、パターニングされたフォトレジスト層の高さよりも小さくてもよい。
いくつかの実施態様では、銅表層の除去は、化学エッチング、電気平坦化、または化学機械平坦化（ＣＭＰ）によって達成することができる。例えば、銅表層の一部またはすべては、化学エッチングによって除去することができる。化学エッチングは、表面トポグラフィを排除または縮小し、平坦な表面をもたらすことができる。化学エッチングは、等方性化学エッチングであってもよい。いくつかの実施態様では、化学エッチングは、銅に対して選択的である。このように、化学エッチングは、周囲の材料と比較して銅表層の一部またはすべてを選択的に除去する。いくつかの実施態様では、化学エッチングは、少なくとも１つの酸化剤を含むエッチング溶液を使用する。エッチング溶液中の酸化剤は、少なくとも銅を酸化銅に変換するように機能する。酸化剤の例には、過酸化物（過酸化水素など）、過硫酸塩、オゾン、および／または過マンガン酸塩の希釈水溶液が挙げられる。いくつかの実施態様では、酸化銅を酸化物エッチング剤に曝露し、酸化銅を除去する。酸化物エッチング剤の例には、限定はしないが、希酸、グリシン、および様々な銅錯化剤が挙げられる。適切な錯化剤は、エチレンジアミン四酢酸（ＥＤＴＡ）、クエン酸およびその塩、ならびにマレイン酸およびその塩を含み得る。酸化剤および酸化物エッチング剤は、同じ溶液の一部であってもよい。または、酸化剤および酸化物エッチング剤は、別々の溶液であってもよい。いくつかの実施態様では、化学エッチングは、酸化銅を形成することなく銅を直接エッチングするエッチング溶液を使用する。そのようなエッチング溶液は、水酸化テトラメチルアンモニウム、エタノールアミン、水酸化アンモニウムなどの溶液などの比較的高ｐＨの溶液であってもよい。酸化剤を含むエッチング溶液または酸化剤を含まないエッチング溶液のいずれにおいても、エッチング速度を調節するために腐食防止剤および／または界面活性剤を組み込むことが可能である。いくつかの他の実施態様では、化学エッチングは、酸化ガスを使用して少なくとも銅を酸化銅に変換する。酸化ガスへの曝露に続いて、酸化物エッチング剤の水溶液への曝露を行うことで酸化銅を除去することも可能である。化学エッチングは銅の表面を大幅に粗面化せず、他の点では、その後の処理動作中に水分のポケットを保持するのに十分な深さのピットまたはキャビティを形成する。化学エッチングの態様は、「ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＴＥＲＣＯＮＮＥＣＴ ＳＴＲＵＣＴＵＲＥ」と題するＭａｙｅｒらの米国特許第７，９７２，９７０号に詳細に記載されており、上記の開示は、参照によりその全体があらゆる目的で本明細書に組み込まれる。
あるいは、銅表層の一部またはすべては、電気平坦化によって除去されてもよい。電気平坦化は、電気エッチングおよび電気研磨のプロセスを表すことができる。電気平坦化は、「電気化学的エッチバック」、「電気エッチング」、「電解研磨」、「電気化学的金属除去」、および「電気化学的金属溶解」という用語と互換的に使用することができる。電気平坦化は、一般に、露出した銅層を有する基板の作業面を電解質と接触させ、銅が電解質に電気化学的に溶存するように基板にアノードバイアスをかけることを伴う。あるいは、銅表層の一部またはすべては、ＣＭＰによって除去されてもよい。機械的パッド、固体研磨器具との物理的接触、および／または研磨スラリーをＣＭＰに対して使用して、銅の除去および均一性の改善を可能にすることができる。
銅表層に適用される前述の技法は、１つまたは複数の銅ラインの上面を滑らかにするように機能し得る。これが行われない場合、その後の処理ステップにおいてトポグラフィの問題につながる。いくつかの実施態様では、化学的等方性エッチングは、よりコストのかかるＣＭＰステップに頼る必要なく、１つまたは複数の銅ラインを滑らかにし、「ブライトナ」として作用することができる。
図１２Ｄでは、銅表層１２８０が除去される。銅表層１２８０は、ＣＭＰ、電気平坦化、または化学エッチングなどの任意の適切な除去技法を使用して除去することができる。例えば、銅表層１２８０は、選択的および等方性化学エッチングによって除去することができる。図１２Ｄに示すように、銅表層１２８０は、目標厚さ１２６５まで除去される。このようにして、非ナノ双晶銅１２７０は、凹状フィーチャ１２４０におけるナノ双晶銅１２５０の上に形成されるが、凹状フィーチャ１２４０の外側の領域におけるナノ双晶銅１２６０の上には配置されない。銅ＲＤＬラインは、凹状フィーチャ１２４０の外側の領域におけるナノ双晶銅１２６０によって画定されてもよく、銅ビアは、凹状フィーチャ１２４０におけるナノ双晶銅１２５０と非ナノ双晶銅１２７０の組み合わせによって画定されてもよい。したがって、半導体デバイスは、誘電体層１２１０を有する基板１２００を含むことができ、銅ビアは、ナノ双晶銅層１２５０と、ナノ双晶銅層１２５０の上に形成されている非ナノ双晶銅１２７０の層の組み合わせを有する誘電体層１２１０に形成され、誘電体層１２１０の上に形成されている１つまたは複数の銅ＲＤＬラインは、ナノ双晶銅１２６０の層で構成されるか、またはナノ双晶銅１２６０の層で実質的に構成される。ナノ双晶銅で「実質的に」構成されるとは、少なくとも５０容積％のナノ双晶銅を含む銅ＲＤＬラインを指すことができる。非ナノ双晶銅１２７０は、誘電体層１２１０に形成される凹状フィーチャ１２４０を充填する。非ナノ双晶銅１２７０は、ランダムに配向された銅粒子を含むことができ、ナノ双晶銅１２５０、１２６０の層は、複数のナノ双晶を含むことができる。ナノ双晶銅１２５０、１２６０の層と組み合わされた非ナノ双晶銅１２７０は、混合結晶構造または混成結晶構造を形成する。ナノ双晶銅１２５０、１２６０の層は、非ナノ双晶銅１２７０と比較して、より強力な機械的性質およびより小さい膜応力を示すことができる。
図１１に戻ると、プロセス１１００は、いくつかの実施態様ではパターニングされたフォトレジスト層の除去に進行することができる。パターニングされたフォトレジスト層は、ストリッピングによって除去されてもよい。パターニングされたフォトレジスト層を除去した後、露出したバリア金属および／またはシード層を除去することができる。銅ビアおよび１つまたは複数の銅ラインは、パターニングされたフォトレジスト層を除去した後に処理することが可能である。いくつかの実施態様では、銅ビアおよび１つまたは複数の銅ラインは、熱アニールを受けることができる。銅ビアおよび１つまたは複数の銅ラインにおけるナノ双晶銅のアニーリングにより、ナノ双晶銅における遷移領域のサイズを排除または縮小することができる。いくつかの実施態様では、アニーリング温度は、約１００℃～約４００℃、または約１５０℃～約３００℃、例えば約２５０℃である。アニーリングは、約１分～約５時間、約５分～約３時間、または約１０分～約２時間の期間にわたって実施され得る。いくつかの実施態様では、プロセス１１００は、図１０に説明されるような多層ビアおよびＲＤＬ構造の形成に進行することができる。しかし、図１０とは異なり、銅ビアおよびＲＤＬを形成する際にナノ双晶銅上に非ナノ双晶銅を追加することにより、多層ビアおよびＲＤＬ構造におけるトポロジー変動が低減される。銅ビアおよびＲＤＬにおけるナノ双晶銅の存在は、ＣＴＥの不一致によって引き起こされるあらゆる影響を低減する。
装置
本明細書に記載の実施態様に従って、多くの装置構成を使用することができる。本開示に記載の電気めっき動作は、図１３に示すような電気めっき装置の電気めっきセルで実施され得る。本開示に記載の表面処理動作は、電気めっき装置の電気めっきセル、電気めっき装置のスピンリンス乾燥チャンバ、または電気めっき装置の処理チャンバにおいて実施されてもよい。電気めっき動作および表面処理動作は、図１４および図１５に実証される同じツールプラットフォーム内に統合され得ることが理解されるであろう。
図１３は、いくつかの実施態様による、電気めっきが行われ得る電気めっきセルの一例の概略図を示す。多くの場合、電気めっき装置は、基板（例えばウエハ）が処理される１つまたは複数の電気めっきセルを含む。１つの電気めっきセルのみが、明瞭さを維持するために図１３に示されている。ボトムアップ電気めっきを最適化するために、添加剤を電気めっき溶液に添加することができるが、促進剤を含む電気めっき溶液は、銅構造におけるナノ双晶成長を阻害する場合がある。
電気めっき装置１３０１の一実施態様が、図１３に示されている。めっき浴１３０３が、レベル１３０５に示される電気めっき溶液（本明細書で説明される組成を有する）を含む。基板１３０７が電気めっき溶液に浸漬され、例えば、基板１３０７と共にクラムシェル基板ホルダ１３０９の回転を可能にする回転可能なスピンドル１３１１に装着された「クラムシェル」基板ホルダ１３０９によって保持される。本発明と共に使用するのに適した態様を有するクラムシェル型めっき装置の一般的な説明は、Ｐａｔｔｏｎらに発行された米国特許第６，１５６，１６７号、およびＲｅｉｄらに発行された米国特許第６，８００，１８７号に詳細に記載されており、上記の開示は、参照によりその全体があらゆる目的で本明細書に組み込まれる。
アノード１３１３が、めっき浴１３０３内の基板１３０７の下に配置され、膜１３１５、好ましくはイオン選択膜によって基板領域から分離される。例えば、Ｎａｆｉｏｎ（商標）陽イオン交換膜（ＣＥＭ）を使用することができる。アノード膜の下の領域は、「アノード室」と呼ばれることもある。イオン選択性アノード膜１３１５は、アノードで生成された粒子が基板１３０７の近傍に侵入して汚染するのを防止しながら、めっきセルのアノード領域とカソード領域との間のイオン伝達を可能にする。アノード膜はまた、めっきプロセス中に電流の流れを再分配し、それによってめっきの均一性を改善するのにも有用である。適切なアノード膜の詳細な説明は、Ｒｅｉｄらに発行された米国特許第６，１２６，７９８号および第６，５６９，２９９号に提供されており、その両方は、参照によりその全体があらゆる目的で本明細書に組み込まれる。陽イオン交換膜などのイオン交換膜が、これらの用途に特に適している。これらの膜は、典型的には、スルホン酸基を含む過フッ素化コポリマー（例えば、Ｎａｆｉｏｎ（商標））、スルホン化ポリイミド、および陽イオン交換に適していることが当業者に知られている他の材料などのアイオノマー材料で作製される。適切なＮａｆｉｏｎ（商標）膜の選択された例には、Ｄｕｐｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ Ｃｏ．から入手可能なＮ３２４およびＮ４２４膜が挙げられる。
めっき中、電気めっき溶液からのイオンが基板１３０７上に堆積する。銅イオンは、拡散境界層を通ってＴＳＶホールまたは他のフィーチャに拡散する必要がある。拡散を支援する典型的な方法は、ポンプ１３１７によって提供される電気めっき溶液の対流によるものである。加えて、振動撹拌部材または音響撹拌部材が、基板の回転と同様に使用されてもよい。例えば、振動トランスデューサ１３０８が、クラムシェル基板ホルダ１３０９に取り付けられてもよい。
電気めっき溶液は、ポンプ１３１７によってめっき浴１３０３に連続的に提供される。一般に、電気めっき溶液は、アノード膜１３１５および拡散プレート１３１９を通って基板１３０７の中心へと上方に流れ、次に放射状に外方に流れて基板１３０７を横切る。電気めっき溶液はまた、めっき浴１３０３の側面から浴のアノード領域に提供されてもよい。次に、電気めっき溶液は、めっき浴１３０３からオーバーフローリザーバ１３２１にオーバーフローする。その後、電気めっき溶液は濾過され（図示せず）、ポンプ１３１７に戻され、電気めっき溶液の再循環が完了する。めっきセルの特定の構成では、別個の電解質がアノードが含まれるめっきセルの部分を通って循環されるが、主電気めっき溶液との混合は難透過性膜またはイオン選択膜を使用して防止される。
基準電極１３３１が別々のチャンバ１３３３内のめっき浴１３０３の外側に位置し、このチャンバは、主めっき浴１３０３からのオーバーフローによって補充される。あるいは、いくつかの実施態様では、基準電極１３３１は、可能な限り基板表面の近くに位置決めされ、基準電極チャンバは、毛細管を介して、または別の方法によって基板１３０７の側面または基板１３０７の直下に接続される。いくつかの実施態様では、電気めっき装置１３０１は、基板周辺部に接続し、そして基板１３０７の周辺部で銅シード層の電位を感知するが電流を基板１３０７に運ばないように構成されている接触感知リードをさらに含む。
ＤＣ電源１３３５を使用して、基板１３０７への電流の流れを制御することができる。電源１３３５は、１つまたは複数のスリップリング、ブラシ、および接点（図示せず）を通して基板１３０７に電気的に接続された負の出力リード１３３９を有する。電源１３３５の正の出力リード１３４１は、めっき浴１３０３に位置するアノード１３１３に電気的に接続される。電源１３３５、基準電極１３３１、および接触感知リード（図示せず）は、システムコントローラ１３４７に接続することができ、これによりシステムコントローラ１３４７は、他の機能の中でも、電気めっきセルの要素に提供される電流および電位の変調が可能になる。例えば、コントローラ１３４７は、電位制御および電流制御レジームにおける電気めっきを可能にすることができる。コントローラ１３４７は、めっきセルの様々な要素に適用する必要がある電流および電圧レベル、ならびにこれらのレベルを変更する必要がある時間を指定するプログラム命令を含むことができる。順電流が適用されると、電源１３３５は基板１３０７にバイアスをかけ、アノード１３１３に対して負の電位を有する。これによりアノード１３１３から基板１３０７に電流が流れ、電気化学的還元（例えば、Ｃｕ2+＋２ｅ-＝Ｃｕ0）が基板表面（カソード）上で起こり、その結果、基板１３０７の表面上に導電層（例えば、銅）が堆積する。不活性アノード１３１４が、めっき浴１３０３内の基板１３０７の下に設置され、膜１３１５によって基板領域から分離され得る。
電気めっき装置１３０１はまた、特定のレベルに電気めっき溶液の温度を維持するためのヒータ１３４５を含むことができる。電気めっき溶液は、熱をめっき浴１３０３の他の要素に伝達するために使用することができる。例えば、基板１３０７がめっき浴１３０３にロードされると、ヒータ１３４５およびポンプ１３１７をオンにすることで、電気めっき装置１３０１全体の温度が実質的に均一になるまで、電気めっき装置１３０１を通して電気めっき溶液を循環させることができる。いくつかの実施態様では、ヒータ１３４５は、システムコントローラ１３４７に接続される。システムコントローラ１３４７は、熱電対に接続されて電気めっき装置１３０１内の電気めっき溶液温度のフィードバックを受信し、追加の加熱の必要性を決定することができる。
本明細書に開示される電着方法は、様々な電気めっきツール装置を参照して説明することができ、様々な電気めっきツール装置の状況において使用することができる。本明細書の実施形態に従って使用することができるめっき装置の一例は、Ｌａｍ Ｒｅｓｅａｒｃｈ Ｓａｂｒｅ（登録商標）ツールである。本明細書に開示される非ナノ双晶銅の電気めっき、ナノ双晶銅の電気めっき、非ナノ双晶銅の表面処理、および他の方法は、より大きな電気めっき装置を形成する構成要素において実施することが可能である。
図１４は、いくつかの実施態様による、電気めっきおよび表面前処理動作を実施するための例示的な統合システムの概略上面図を示す。図１４に示すように、統合システム１４００は、複数の電気めっきモジュール、この場合、３つの別々のモジュール１４０２、１４０４、および１４０６を含むことができる。各電気めっきモジュールは、典型的には、電気めっき中にアノードおよび電気めっき溶液を収容するためのセルと、電気めっきの際に基板を保持し、電気めっき中に基板を回転させるための基板ホルダとを含む。いくつかの実施態様では、電気めっきモジュール１４０２、１４０４、および１４０６の１つは、非ナノ双晶銅電気めっき用に構成されてもよく、電気めっきモジュール１４０２、１４０４、および１４０６の別の１つは、ナノ双晶電気めっき用に構成されてもよい。電気めっきシステム１４００はまた、様々なプロセス動作のために構成されている３つの別々のモジュール１４１２、１４１４、および１４１６を含むことができる。いくつかの実施態様では、モジュール１４１２、１４１４、および１４１６の１つまたは複数は、スピンリンス乾燥（ＳＲＤ）モジュールであってもよい。ＳＲＤモジュールは、銅表層を除去するための化学エッチングなどの平坦化プロセスを実施するように構成することができる。いくつかの実施態様では、モジュール１４１２、１４１４、および１４１６の１つまたは複数は、銅表層を除去するための除去モジュールであってもよい。一例では、除去モジュールは、等方性化学エッチングを実施して銅表層を除去するための１つまたは複数のエッチング溶液を提供するように構成することが可能である。別の例では、除去モジュールは、電気平坦化プロセスを実施して銅表層を除去するように構成することが可能である。いくつかの実施態様では、モジュール１４１２、１４１４、および１４１６の１つまたは複数は、表面処理モジュールであってもよい。表面処理モジュールは、非ナノ双晶銅の表面処理のために酸化剤または他の化学試薬を供給するように構成することができる。一例では、酸化剤は、過酸化物（例えば、過酸化水素または過マンガン酸塩）、硫酸、溶存オゾン、またはそれらの組み合わせである。別の例では、化学試薬は、１つまたは複数の電気めっきレベリング化合物を含む溶液である。別の例では、酸化剤は、酸素プラズマである。さらに別の例では、酸化剤は、オゾンである。別の例では、化学試薬は、高温で提供されるフォーミングガスである。いくつかの実施態様では、スピンリンス乾燥モジュールは、非ナノ双晶銅の表面処理のために酸化剤または他の化学試薬を供給するように構成され得ることが理解されるであろう。
統合システム１４００はまた、電気めっきに使用される電解質を保持するように構成されている中央電解質浴１４２４を含むことができる。中央電解質浴１４２４は、電気めっきモジュール１４０２、１４０４、および１４０６において電解質として使用される化学溶液を保持するタンクであってもよい。統合システム１４００はまた、電気めっき溶液用の添加剤を貯蔵および送給することができる投与システム１４２６を含むことができる。化学物質希釈モジュール１４２２が、化学物質を貯蔵および混合することができる。いくつかの実施態様では、濾過およびポンピングユニット１４２８が中央電解質浴１４２４用の電解質溶液を濾過し、濾過した溶液を電気めっきモジュール１４０２、１４０４、および１４０６にポンピングする。しかし、各電気めっきモジュール１４０２、１４０４、および１４０６は、添加剤を電気めっき溶液に添加するための独自の投与モジュール、独自の濾過およびポンピングユニット、ならびに独自の電解質浴を含んでもよいことが理解されるであろう。
統合システム１４００のいくつかの実施態様では、単一の電気めっきモジュール１４０２／１４０４／１４０６が、複数の電気めっき動作および／または表面処理動作を実施するように構成され得る。例えば、電気めっきモジュール１４０２／１４０４／１４０６は、異なる溶液を電気めっきモジュール１４０２／１４０４／１４０６に注入することができる２つ以上の溶液リザーバに流体接続されてもよい。非ナノ双晶銅は、非ナノ双晶銅電気めっき溶液を使用して堆積させることができ、表面処理は、湿式処理溶液（例えば、ピラニアエッチング溶液、電気めっきレベリング化合物を含む溶液など）を使用して適用することができ、ナノ双晶銅は、ナノ双晶電気めっき溶液を使用して堆積させることができる。様々なハードウェアおよびプロセスが単一の電気めっきモジュール１４０２／１４０４／１４０６において実行され、ここではめっきおよび／または湿式処理溶液が交換され、電源が動作間でオフにされることなどが行われるが、基板は動作間で変更されない。
システムコントローラ１４３０が、統合システム１４００を動作させるために必要な電子制御およびインターフェース制御を提供する。システムコントローラ１４３０（１つまたは複数の物理的または論理的コントローラを含み得る）は、統合システム１４００の性質の一部またはすべてを制御する。システムコントローラ１４３０は、典型的には、１つまたは複数のメモリデバイスと、１つまたは複数のプロセッサとを含む。プロセッサは、中央処理装置（ＣＰＵ）またはコンピュータ、アナログおよび／またはデジタル入出力接続、ステッピングモータコントローラボード、および他の同様の構成要素を含み得る。本明細書で説明される適切な制御動作を実施するための命令は、プロセッサ上で実行することができる。これらの命令は、システムコントローラ１４３０に関連付けられたメモリデバイスに格納されてもよいし、ネットワークを介して提供されてもよい。特定の実施形態では、システムコントローラ１４３０は、システム制御ソフトウェアを実行する。
統合システム１４００におけるシステム制御ソフトウェアは、タイミング、電解質成分の混合（１つまたは複数の電解質成分の濃度を含む）、酸化剤／化学試薬組成、入口圧力、めっきセル圧力、めっきセル温度、基板温度、基板および任意の他の電極に適用される電流および電位、基板位置、基板の回転、ならびに統合システム１４００によって実施される特定のプロセスの他のパラメータを制御するための命令を含むことができる。システム制御論理はまた、ナノ双晶銅構造または非ナノ双晶銅構造を堆積するのに適切であるように調整された条件下で電気めっきを行うための命令を含み得る。例えば、システム制御論理は、非ナノ双晶銅の堆積のための促進剤を含む電解質を用いて定電流波形を提供し、非ナノ双晶銅を処理する酸化剤または他の化学試薬を提供し、かつナノ双晶銅の堆積のための促進剤なしで電解質を用いてパルス電流波形を提供する命令で構成することができる。システム制御論理は、ナノ双晶銅の堆積のために比較的低い流量において促進剤なしで電解質を基板に提供する命令で構成されてもよい。システム制御論理は、非ナノ双晶銅から汚染物質を除去または不活性化するための湿式処理溶液または乾式処理ガス／プラズマを提供するための命令で構成されてもよい。システム制御論理は、ナノ双晶銅をアニーリングするための命令で構成されてもよい。システム制御論理は、銅表層中の過剰な非ナノ双晶銅を除去するための命令で構成されてもよい。システム制御論理は、任意の適切な方法で構成されてもよい。例えば、様々なプロセスツール構成要素サブルーチンまたは制御オブジェクトは、様々なプロセスツールプロセスを実行するのに必要なプロセスツール構成要素の動作を制御するために書かれてもよい。システム制御ソフトウェアは、任意の適切なコンピュータ可読プログラミング言語でコード化され得る。論理はまた、プログラマブル論理デバイス（例えば、ＦＰＧＡ）、ＡＳＩＣ、または他の適切なビークルにおけるハードウェアとして実装され得る。
いくつかの実施態様では、システム制御論理は、上述の様々なパラメータを制御するための入出力制御（ＩＯＣ）シーケンス命令を含む。例えば、電気めっき、表面処理、および／またはアニーリングプロセスの各段階は、システムコントローラ１４３０による実行のための１つまたは複数の命令を含み得る。浸漬プロセス段階のプロセス条件を設定するための命令は、対応する浸漬レシピ段階に含めることができる。いくつかの実施態様では、電気めっき、表面処理、表層除去、および／またはアニーリングレシピ段階は、電気めっき、表面処理、表層除去、および／またはアニーリングプロセス段階についてのすべての命令がそのプロセス段階と同時に実行されるように、順番に配置することができる。
制御論理は、いくつかの実施態様ではプログラムまたはプログラムのセクションなどの様々な構成要素に分割され得る。この目的のための論理構成要素の例には、基板位置決め構成要素、電解質組成制御構成要素、表面処理組成構成要素、圧力制御構成要素、ヒータ制御構成要素、および電位／電流電源制御構成要素が挙げられる。
いくつかの実施態様では、システムコントローラ１４３０に関連するユーザインターフェースが存在してもよい。ユーザインターフェースは、ディスプレイ画面、装置および／またはプロセス条件のグラフィカルソフトウェアディスプレイ、ならびにポインティングデバイス、キーボード、タッチスクリーン、マイクロフォンなどのユーザ入力デバイスを含むことができる。
いくつかの実施態様では、システムコントローラ１４３０によって調整されたパラメータは、プロセス条件に関係するものであってもよい。非限定的な例には、様々な段階での浴条件（温度、組成、および流量）、基板位置（回転速度、直線（垂直）速度、水平からの角度）などが挙げられる。これらのパラメータは、レシピの形態でユーザに提供されてもよく、ユーザインターフェースを利用して入力することができる。
プロセスを監視するための信号は、様々なプロセスツールセンサからシステムコントローラ１４３０のアナログおよび／またはデジタル入力接続によって提供されてもよい。プロセスを制御するための信号は、プロセスツールのアナログおよびデジタル出力接続で出力することができる。監視することができるプロセスツールセンサの非限定的な例は、マスフローコントローラ、圧力センサ（圧力計など）、熱電対、光学位置センサなどを含む。適切にプログラムされたフィードバックおよび制御アルゴリズムをこれらのセンサからのデータと共に使用して、プロセス条件を維持することができる。
いくつかの実施態様では、システムコントローラ１４３０は、以下の動作：電気めっきモジュール１４０２などの電気めっきチャンバ内で基板上に銅フィーチャを電気めっきすること、銅フィーチャの表面を酸化剤または他の化学試薬に曝露し、銅フィーチャを処理すること、および電気めっきモジュール１４０４などのナノ双晶電気めっきチャンバ内で銅フィーチャ上にナノ双晶銅を電気めっきすることを実施するためのプログラム命令で構成されてもよい。いくつかの実施態様では、電気めっきモジュール１４０２、１４０４の各々は、特定の溶液リザーバに流体接続され得る。銅フィーチャは、非ナノ双晶銅を含むことができる。いくつかの実施態様では、銅フィーチャの表面を酸化剤または他の化学試薬に曝露することは、後処理動作として電気めっきモジュール１４０２内で行われる。いくつかの実施態様では、銅フィーチャの表面を酸化剤または他の化学試薬に曝露することは、前処理動作として電気めっきモジュール１４０４内で行われる。いくつかの実施態様では、スピンリンス乾燥モジュール１４１４は、酸化剤または他の化学試薬を保持するように構成され、銅フィーチャの表面を曝露することは、スピンリンス乾燥モジュール１４１４内で行われる。いくつかの実施態様では、処理モジュール１４１２は、酸化剤または他の化学試薬を保持するように構成され、銅フィーチャの表面を曝露することは、処理モジュール１４１２内で行われる。いくつかの実施態様では、基板上に銅フィーチャを電気めっきする動作、銅フィーチャの表面を酸化剤または他の化学試薬に曝露し、銅フィーチャを処理する動作、および銅フィーチャ上にナノ双晶銅を電気めっきする動作の各々は、電気めっきモジュール１４０２内で実施され、電気めっきモジュール１４０２は、２つ以上の溶液リザーバに流体接続され得る。基板は、動作間で移送されることはない。
いくつかの実施態様では、システムコントローラ１４３０は、以下の動作：電気めっきモジュール１４０２などの電気めっきチャンバ内で基板の凹状領域、および基板の凹状領域の外側の領域にナノ双晶銅を電気めっきし、ナノ双晶銅上に非ナノ双晶銅を電気めっきして電気めっきモジュール１４０４などの電気めっきチャンバ内の凹状領域を少なくとも充填することであって、充填された凹状領域は、銅ビアを画定し、凹状領域の外側のめっきされた領域は、１つまたは複数の銅ラインを画定することを実施するためのプログラム命令で構成されてもよい。いくつかの実施態様では、電気めっきモジュール１４０２、１４０４の各々は、特定の溶液リザーバに流体接続され得る。いくつかの実施態様では、銅表層を形成する過剰な非ナノ双晶銅は、除去モジュール１４１６またはスピンリンス乾燥モジュール１４１４において除去することができる。除去モジュール１４１６は、エッチング溶液を保持するように構成され得る。いくつかの例では、エッチング溶液は、酸化剤および／または酸化物エッチング剤を含んでもよい。いくつかの実施態様では、ナノ双晶銅を電気めっきする動作、および非ナノ双晶銅を電気めっきする動作の各々は、電気めっきモジュール１４０２内で実施され、電気めっきモジュール１４０２は、２つ以上の溶液リザーバに流体接続され得る。基板は、動作間で移送されることはない。
ハンドオフツール１４４０が、カセット１４４２またはカセット１４４４などの基板カセットから基板を選択することができる。カセット１４４２または１４４４は、フロントオープニングユニファイドポッド（ＦＯＵＰ）であってもよい。ＦＯＵＰは、制御された環境でしっかりと安全に基板を保持し、適切なロードポートおよびロボットハンドリングシステムを備えたツールによる処理または測定のために基板を取り外すことができるように設計されたエンクロージャである。ハンドオフツール１４４０は、真空取り付けメカニズムまたは何らかの他の取り付けメカニズムを使用して基板を保持することができる。
ハンドオフツール１４４０は、基板ハンドリングステーション１４３２、カセット１４４２または１４４４、移送ステーション１４５０、またはアライナ１４４８と連動することができる。移送ステーション１４５０から、ハンドオフツール１４４６が基板にアクセスすることができる。移送ステーション１４５０は、ハンドオフツール１４４０および１４４６がアライナ１４４８を通過せずに基板を通過することができるスロットまたは位置であってもよい。しかし、いくつかの実施態様では、電気めっきモジュールまたは表面処理モジュールへの正確な送給のために基板がハンドオフツール１４４６上で適切に位置合わせされることを確実にするために、ハンドオフツール１４４６は、基板をアライナ１４４８と位置合わせすることができる。ハンドオフツール１４４６はまた、基板を、様々なプロセス動作用に構成されている電気めっきモジュール１４０２、１４０４、または１４０６の１つに、表面処理モジュール１４１２、１４１４、および１４１６の１つに、または除去モジュール１４１２、１４１４、または１４１６の１つに送給することができる。
いくつかの実施態様では、コントローラ（例えば、システムコントローラ１４３０）はシステムの一部であり、そのようなシステムは上述した例の一部であってもよい。そのようなシステムは、１つまたは複数の処理ツール、１つまたは複数のチャンバ、１つまたは複数の処理用プラットフォーム、および／または特定の処理構成要素（台座、ガス流システムなど）を含む半導体処理機器を備えることができる。これらのシステムは、半導体ウエハまたは基板の処理前、処理中、および処理後のシステム動作を制御するための電子機器と一体化されてもよい。そのような電子機器は「コントローラ」と呼ばれることがあり、１つまたは複数のシステムの様々な構成要素または副部品を制御してもよい。コントローラは、処理要件および／またはシステムのタイプに応じて、本明細書に開示されるプロセスのいずれかを制御するようにプログラムされてもよい。そのようなプロセスとしては、電気めっき溶液、電解質溶液の送給、温度設定（例えば、加熱および／または冷却）、圧力設定、電力設定、電流波形設定、流量設定、流体送給設定、位置および動作設定、ツールに対するウエハの搬入と搬出、ならびに、特定のシステムに接続または連動する他の搬送ツールおよび／またはロードロックに対するウエハの搬入と搬出が含まれる。
広義には、コントローラは、命令を受信し、命令を発行し、動作を制御し、洗浄動作を可能にし、エンドポイント測定を可能にするなどの様々な集積回路、論理、メモリ、および／またはソフトウェアを有する電子機器として定義されてもよい。集積回路は、プログラム命令を記憶するファームウェアの形式のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されたチップ、および／または１つまたは複数のマイクロプロセッサ、すなわちプログラム命令（例えば、ソフトウェア）を実行するマイクロコントローラを含んでもよい。プログラム命令は、様々な個々の設定（またはプログラムファイル）の形式でコントローラに通信される命令であって、特定のプロセスを半導体ウエハ上で、または半導体ウエハ用に、またはシステムに対して実行するための動作パラメータを定義してもよい。動作パラメータは、いくつかの実施形態では、ウエハのＷＬＰフィーチャの製作中に１つまたは複数の処理ステップを実現するためプロセスエンジニアによって定義されるレシピの一部であってもよい。
コントローラは、いくつかの実施態様では、システムと統合または結合されるか、他の方法でシステムにネットワーク接続されるコンピュータの一部であってもよく、またはそのようなコンピュータに結合されてもよく、またはそれらの組み合わせであってもよい。例えば、コントローラは、「クラウド」内にあってもよいし、ファブホストコンピュータシステムのすべてもしくは一部であってもよい。これにより、ウエハ処理のリモートアクセスが可能となる。コンピュータは、システムへのリモートアクセスを可能にして、製作動作の現在の進捗状況を監視し、過去の製作動作の履歴を検討し、複数の製作動作から傾向または性能基準を検討し、現在の処理のパラメータを変更し、現在の処理に続く処理ステップを設定するか、または新しいプロセスを開始してもよい。いくつかの例では、リモートコンピュータ（例えば、サーバ）は、ネットワークを通じてプロセスレシピをシステムに提供することができる。そのようなネットワークは、ローカルネットワークまたはインターネットを含んでいてもよい。リモートコンピュータは、パラメータおよび／または設定のエントリまたはプログラミングを可能にするユーザインターフェースを含んでもよく、そのようなパラメータおよび／または設定は、その後リモートコンピュータからシステムに通信される。いくつかの例では、コントローラは命令をデータの形式で受信する。そのようなデータは、１つまたは複数の動作中に実施される各処理ステップのためのパラメータを特定するものである。パラメータは、実施されるプロセスのタイプ、およびコントローラが連動または制御するように構成されるツールのタイプに特有のものであってもよいことを理解されたい。したがって、上述したように、コントローラは、例えば、互いにネットワーク接続され共通の目的（本明細書で説明されるプロセスおよび制御など）に向けて協働する１つまたは複数の個別のコントローラを備えることによって分散されてもよい。このような目的のための分散型コントローラの例として、チャンバ上の１つまたは複数の集積回路であって、（例えば、プラットフォームレベルで、またはリモートコンピュータの一部として）遠隔配置されておりチャンバにおけるプロセスを制御するよう組み合わせられる１つまたは複数の集積回路と通信するものが挙げられるであろう。
統合システム１４００の例示的な動作では、ハンドオフツール１４４０は、カセット１４４２またはカセット１４４４から基板を選択する。移送ステーション１４５０から、ハンドオフツール１４４６は基板にアクセスし、基板を処理モジュール１４１２に移送する。処理モジュール１４１２は、基板の表面を本開示に記載の酸化剤または他の化学試薬で処理するように構成される。ハンドオフツール１４４６は、基板を処理モジュール１４１２から電気めっきモジュール１４０２に移送することができる。電気めっきモジュール１４０２は、ナノ双晶銅電気めっき溶液を使用して基板上にナノ双晶銅を電気めっきするように構成することができる。いくつかの実施態様では、ハンドオフツール１４４６は、基板を電気めっきモジュール１４０２からスピンリンス乾燥モジュール１４１４に移送してもよい。ハンドオフツール１４４６は、基板を移送ステーション１４５０に戻すように移送することができ、ハンドオフツール１４４０は、基板をカセット１４４２またはカセット１４４４に戻すように受け取ることができる。したがって、一連の動作は、以下によって特徴付けることができる：ＦＯＵＰ→処理モジュール→電気めっきモジュール（ナノ双晶銅）→スピンリンス乾燥モジュール→ＦＯＵＰ。
別の例示的な動作では、ハンドオフツール１４４０は、カセット１４４２またはカセット１４４４から基板を選択する。移送ステーション１４５０から、ハンドオフツール１４４６は基板にアクセスし、基板を電気めっきモジュール１４０２に移送する。電気めっきモジュール１４０２は、銅電気めっき溶液を使用して基板上に非ナノ双晶銅を電気めっきするように構成される。いくつかの実施態様では、電気めっきモジュール１４０２は、非ナノ双晶銅を本開示に記載の酸化剤または他の化学試薬に曝露することによって、非ナノ双晶銅に対して表面後処理を実施するようにさらに構成されてもよい。ハンドオフツール１４４６は、基板を電気めっきモジュール１４０２から電気めっきモジュール１４０４に移送することができる。電気めっきモジュール１４０４は、ナノ双晶銅電気めっき溶液を使用して非ナノ双晶銅上にナノ双晶銅を電気めっきするように構成することができる。いくつかの実施態様では、電気めっきモジュール１４０４は、非ナノ双晶銅を本開示に記載の酸化剤または他の化学試薬に曝露することによって、非ナノ双晶銅に対して表面前処理を実施するように構成されてもよい。したがって、酸化剤または他の化学試薬を使用する表面処理は、電気めっきモジュール１４０２において非ナノ双晶銅をめっきした後、または電気めっきモジュール１４０４においてナノ双晶銅をめっきする前に行うことができる。いくつかの実施態様では、ハンドオフツール１４４６は、基板を電気めっきモジュール１４０４からスピンリンス乾燥モジュール１４１２に移送してもよい。ハンドオフツール１４４６は、基板を移送ステーション１４５０に戻すように移送することができ、ハンドオフツール１４４０は、基板をカセット１４４２またはカセット１４４４に戻すように受け取ることができる。したがって、一連の動作は、以下によって特徴付けることができる：ＦＯＵＰ→電気めっきモジュール（非ナノ双晶銅）→電気めっきモジュール（ナノ双晶銅）→スピンリンス乾燥モジュール→ＦＯＵＰ。
さらに別の例示的な動作では、ハンドオフツール１４４０は、カセット１４４２またはカセット１４４４から基板を選択する。移送ステーション１４５０から、ハンドオフツール１４４６は基板にアクセスし、基板を電気めっきモジュール１４０２に移送する。電気めっきモジュール１４０２は、銅電気めっき溶液を使用して基板上に非ナノ双晶銅を電気めっきするように構成される。ハンドオフツール１４４６は、基板を電気めっきモジュール１４０２スピンリンス乾燥モジュール１４１４から移送することができる。ハンドオフツール１４４６は、基板をスピンリンス乾燥モジュール１４１４から移送ステーション１４５０に戻すように移送することができる。移送ステーション１４５０から、ハンドオフツール１４４６は、基板を処理モジュール１４１２に移送する。処理モジュール１４１２は、非ナノ双晶銅を本開示に記載の酸化剤または他の化学試薬で処理するように構成される。ハンドオフツール１４４６は、基板を処理モジュール１４１２から電気めっきモジュール１４０４に移送することができる。電気めっきモジュール１４０４は、ナノ双晶銅電気めっき溶液を使用して非ナノ双晶銅上にナノ双晶銅を電気めっきするように構成され得る。いくつかの実施態様では、ハンドオフツール１４４６は、基板を電気めっきモジュール１４０４からスピンリンス乾燥モジュール１４１２に移送してもよい。ハンドオフツール１４４６は、基板を移送ステーション１４５０に戻すように移送することができ、ハンドオフツール１４４０は、基板をカセット１４４２またはカセット１４４４に戻すように受け取ることができる。したがって、一連の動作は、以下によって特徴付けることができる：ＦＯＵＰ→電気めっきモジュール（非ナノ双晶銅）→スピンリンス乾燥モジュール→ＦＯＵＰ→処理モジュール→電気めっきモジュール（ナノ双晶銅）→スピンリンス乾燥モジュール→ＦＯＵＰ。代替の実施態様では、スピンリンス乾燥モジュールは、非ナノ双晶銅を酸化剤または他の化学試薬に曝露するための処理モジュールとして機能することができる。したがって、一連の動作は、代替的に、以下によって特徴付けることができる：ＦＯＵＰ→電気めっきモジュール（非ナノ双晶銅）→スピンリンス乾燥モジュール→電気めっきモジュール（ナノ双晶銅）→スピンリンス乾燥モジュール→ＦＯＵＰ。
前述の例は、統合システム１４００が、動作間に真空破壊を導入することなく、非ナノ双晶銅の表面前処理を伴う非ナノ双晶銅およびナノ双晶銅の２段階めっきを実施することができることを実証している。
統合システム１４００の例示的な動作では、ハンドオフツール１４４０は、カセット１４４２またはカセット１４４４から基板を選択する。移送ステーション１４５０から、ハンドオフツール１４４６は基板にアクセスし、基板を任意選択の処理モジュール１４１２に移送する。処理モジュール１４１２は、基板の表面を本開示に記載の酸化剤または他の化学試薬で処理するように構成される。ハンドオフツール１４４６は、基板を処理モジュール１４１２から電気めっきモジュール１４０２に移送することができる。電気めっきモジュール１４０２は、ナノ双晶銅電気めっき溶液を使用して基板上にナノ双晶銅を電気めっきするように構成することができる。ハンドオフツール１４４６は、基板を電気めっきモジュール１４０２から電気めっきモジュール１４０４に移送することができる。電気めっきモジュール１４０４は、銅電気めっき溶液を使用してナノ双晶銅上に非ナノ双晶銅を電気めっきするように構成され得る。いくつかの実施態様では、ハンドオフツール１４４６は、基板を電気めっきモジュール１４０４から除去モジュール１４１６またはスピンリンス乾燥モジュール１４１４に移送してもよい。除去モジュール１４１６またはスピンリンス乾燥モジュール１４１４は、銅表層を形成する過剰な非ナノ双晶銅を除去するように構成することができる。ハンドオフツール１４４６は、基板を移送ステーション１４５０に戻すように移送することができ、ハンドオフツール１４４０は、基板をカセット１４４２またはカセット１４４４に戻すように受け取ることができる。したがって、一連の動作は、以下によって特徴付けることができる：ＦＯＵＰ→処理モジュール→電気めっきモジュール（ナノ双晶銅）→電気めっきモジュール（非ナノ双晶銅）→除去またはスピンリンス乾燥モジュール→ＦＯＵＰ。
前述の例は、統合システム１４００が、動作間に真空破壊を導入することなく、ナノ双晶銅および非ナノ双晶銅の２段階めっきを実施することができることを実証している。
統合装置１５００の代替の実施態様が、図１５に概略的に示されている。この実施形態では、装置１５００は、一対または複数の「デュエット」構成において、各々が電解質含有浴を含む一組の電気めっきセル１５０７を有する。電気めっき自体に加えて、装置１５００は、例えば、スピンリンス、スピン乾燥、金属およびケイ素の湿式エッチング、無電解堆積、前湿潤および前化学処理、還元、アニーリング、フォトレジスト剥離、および表面前活性化など、様々な他の電気めっき関連プロセスおよびサブステップを実施することが可能である。装置１５００は、図１５において上から見下ろすように概略的に示されており、単一のレベルまたは「フロア」のみが図に明らかになっているが、そのような装置、例えば、Ｓａｂｒｅ（登録商標）３Ｄツールが互いの上に「積み重ねられた」２つ以上のレベルを有することができ、各々が同一または異なるタイプの処理ステーションを有する場合があることは、当業者によって容易に理解されるべきである。
再び図１５を参照すると、電気めっきされる基板１５０６は、一般に、フロントエンドローディングＦＯＵＰ１５０１を通して装置１５００に供給され、この例では、１つのステーションから別のアクセス可能なステーションに多次元でスピンドル１５０３によって駆動される基板１５０６を後退および移動させることができるフロントエンドロボット１５０２を介して、ＦＯＵＰから装置１５００の主基板処理エリアに運ばれ、この例では、２つのフロントエンドアクセス可能ステーション１５０４および２つのフロントエンドアクセス可能ステーション１５０８も示されている。フロントエンドアクセス可能ステーション１５０４および１５０８は、例えば、前処理ステーションおよびスピンリンス乾燥（ＳＲＤ）ステーションを含み得る。フロントエンドロボット１５０２の側方から側方への横方向の移動は、ロボットトラック１５０２ａを利用して達成される。基板１５０６の各々は、モータ（図示せず）に接続されたスピンドル１５０３によって駆動されるカップ／コーンアセンブリ（図示せず）によって保持されてもよく、モータは、装着ブラケット１５０９に取り付けられてもよい。また、この例では、電気めっきセル１５０７の４つの「デュエット」、すなわち合計８つのセル１５０７も示されている。電気めっきセル１５０７は、凹状フィーチャに銅を電気めっきするために使用することができる。システムコントローラ（図示せず）を装置１５００に結合し、装置１５００の性質の一部またはすべてを制御することが可能である。システムコントローラは、本明細書で先に説明したプロセスに従って命令を実行するようにプログラムあるいは構成することができる。
本明細書に記載の装置／プロセスは、例えば、半導体デバイス、ディスプレイ、ＬＥＤ、太陽光パネルなどの製作または製造のために、リソグラフィパターニングツールまたはプロセスと併せて使用されてもよい。典型的には、必須ではないが、そのようなツール／プロセスは、共通の製作施設で共に使用または実施される。膜のリソグラフィパターニングは、典型的には、以下の動作のいくつかまたはすべてを含み、各動作が使用可能な多くのツールを用いて可能にされる：（１）スピンオンツールまたはスプレーオンツールを使用して、ワークピース（すなわち、基板）にフォトレジストを塗布する動作、（２）ホットプレートまたは炉またはＵＶ硬化ツールを使用してフォトレジストを硬化する動作、（３）ウエハステッパなどのツールを用いて可視光またはＵＶ光またはＸ線光でフォトレジストを露光する動作、（４）湿式ベンチなどのツールを使用して、レジストを現像してレジストを選択的に除去し、それによってレジストをパターニングする動作、（５）乾式エッチングツールまたはプラズマ支援エッチングツールを使用することによって、下層の膜またはワークピースにレジストパターンを転写する動作、および（６）ＲＦまたはマイクロ波プラズマレジストストリッパなどのツールを使用してレジストを除去する動作。
結論
前述の説明では、提示された実施形態の完全な理解を提供するために、多くの具体的な詳細が記載されている。開示された実施形態は、これらの具体的な詳細の一部または全部なしで実践することができる。他の例では、開示された実施形態を不必要に曖昧にしないように、周知のプロセス動作は詳細に説明されていない。開示された実施形態は、特定の実施形態と併せて説明されるが、開示された実施形態を限定することを意図するものではないことが理解されるであろう。
前述の実施形態は、明確な理解のために多少詳しく説明されてきたが、一定の変更および修正が添付の特許請求の範囲の範囲内で実践されてもよいことは明らかであろう。本実施形態のプロセス、システム、および装置の実施には多くの別の方法があることに留意されたい。したがって、本実施形態は、限定ではなく例示と見なされるべきであり、それらの実施形態は本明細書に述べられる詳細に限定されるべきではない。

Claims (20)

  1. めっきされた銅フィーチャ上にナノ双晶銅を堆積する方法であって、
    めっきされた銅フィーチャを形成するために、基板の凹状フィーチャに銅を電気めっきし、
    前記めっきされた銅フィーチャを処理するために、前記めっきされた銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露し、
    前記めっきされた銅フィーチャ上にナノ双晶銅を電気めっきすること
    を備える、方法。
  2. 請求項１に記載の方法であって、
    前記ナノ双晶銅は、（１１１）配向ナノ双晶銅粒子を有するナノ双晶領域を備える、方法。
  3. 請求項１に記載の方法であって、
    前記ナノ双晶銅を電気めっきすることは、
    前記めっきされた銅フィーチャの前記表面をナノ双晶銅電気めっき溶液と接触させ、
    複数のナノ双晶を有する前記ナノ双晶銅を電気めっきするために、前記めっきされた銅フィーチャが前記ナノ双晶銅電気めっき溶液と接触するときに第１の電流を前記基板に適用することを備え、前記第１の電流は、定電流と無電流との間で交互に変化するパルス電流波形を含む、方法。
  4. 請求項１に記載の方法であって、
    前記めっきされた銅フィーチャの前記表面を前記１つまたは複数の酸化剤または他の化学試薬に曝露することは、
    前記めっきされた銅フィーチャの前記表面を過酸化物、硫酸、溶存オゾン、またはそれらの組み合わせの水溶液を含む湿式処理溶液に、または１つまたは複数の電気めっきレベリング化合物を含む湿式処理溶液に曝露すること
    を備える、方法。
  5. 請求項１に記載の方法であって、
    前記めっきされた銅フィーチャの前記表面を前記１つまたは複数の酸化剤または他の化学試薬に曝露することは、
    前記めっきされた銅フィーチャの前記表面を酸素プラズマまたはオゾンを含む乾式処理に曝露すること
    を備える、方法。
  6. 銅電気めっき溶液を保持するように構成されている電気めっきチャンバと、
    ナノ双晶銅電気めっき溶液を保持するように構成されているナノ双晶銅電気めっきチャンバと、
    電源と、
    コントローラであって、
    前記電気めっきチャンバ内で基板上に銅フィーチャを電気めっきし、
    前記銅フィーチャを処理するために、前記銅フィーチャの表面を１つまたは複数の酸化剤または他の化学試薬に曝露し、
    前記ナノ双晶銅電気めっきチャンバ内で前記銅フィーチャ上にナノ双晶銅を電気めっきすること
    を実施するためのプログラム命令で構成されているコントローラと、を備える装置。
  7. 請求項６に記載の装置であって、
    前記銅フィーチャの前記表面を前記１つまたは複数の酸化剤または他の化学試薬に曝露することは、前記電気めっきチャンバ内での後処理として、または前記ナノ双晶銅電気めっきチャンバ内での前処理として行われる、装置。
  8. 請求項６に記載の装置はさらに、
    前記１つまたは複数の酸化剤または他の化学試薬を保持するように構成されている処理チャンバを備え、前記銅フィーチャの前記表面を前記１つまたは複数の酸化剤または他の化学試薬に曝露することは、前記処理チャンバ内で行われる、装置。
  9. 請求項６に記載の装置であって、
    前記１つまたは複数の酸化剤または他の化学試薬は、過酸化物、硫酸、溶存オゾン、またはそれらの組み合わせの水溶液を含む湿式処理溶液、または１つまたは複数の電気めっきレベリング化合物を含む湿式処理溶液を含む、装置。
  10. 基板と、
    前記基板の上の誘電体層と、
    前記誘電体層に形成されている導電性相互接続構造であって、前記誘電体層に少なくとも部分的に形成されている非ナノ双晶銅フィーチャ、および前記非ナノ双晶銅フィーチャの上のナノ双晶銅フィーチャを含む導電性相互接続構造と
    を備える、半導体デバイス。
  11. 請求項１０に記載の半導体デバイスであって、
    前記非ナノ双晶銅は、前記誘電体層における凹部を部分的または完全に充填し、前記非ナノ双晶銅フィーチャは、前記導電性相互接続構造の基部を占有し、前記ナノ双晶銅フィーチャは、前記導電性相互接続構造の上部を占有する、半導体デバイス。
  12. ナノ双晶銅ビアおよび１つまたは複数のナノ双晶銅ラインを形成する方法であって、
    基板の凹状領域、および前記基板の前記凹状領域の外側の領域にナノ双晶銅を電気めっきし、
    前記凹状領域を少なくとも充填するために、前記ナノ双晶銅上に非ナノ双晶銅を電気めっきすることを備え、充填された凹状領域は、銅ビアを画定し、前記凹状領域の外側のめっきされた領域は、１つまたは複数の銅ラインを画定する、方法。
  13. 請求項１２に記載の方法であって、
    前記凹状領域の外側の前記領域は、パターニングされたフォトレジスト層を含み、前記凹状領域の外側の前記領域にナノ双晶銅を電気めっきすることは、前記パターニングされたフォトレジスト層によって画定された領域にナノ双晶銅を電気めっきすることを含む、方法。
  14. 請求項１２に記載の方法であって、
    前記ナノ双晶銅上に非ナノ双晶銅を電気めっきすることは、前記凹状領域の外側の前記領域に非ナノ双晶銅を電気めっきすることを含み、前記凹状領域の外側の前記領域における前記ナノ双晶銅の上面によって画定された深さよりも上の電気めっきされた非ナノ双晶銅は、銅表層を画定する、方法。
  15. 請求項１４に記載の方法はさらに、
    前記銅表層のすべてまたは一部を除去することを備え、前記銅表層のすべてまたは一部を除去することは、前記銅表層を酸化剤を含むエッチング溶液と接触させることを含む、方法。
  16. 請求項１２に記載の方法であって、
    ナノ双晶銅を電気めっきすることは、
    前記基板の表面をナノ双晶銅電気めっき溶液と接触させ、
    複数のナノ双晶を有する前記ナノ双晶銅を電気めっきするために、前記基板の前記表面が前記ナノ双晶銅電気めっき溶液と接触するときに第１の電流を前記基板に適用することを備える、方法。
  17. 請求項１２に記載の方法であって、
    非ナノ双晶銅を電気めっきすることは、
    前記ナノ双晶銅の露出面を銅電気めっき溶液と接触させ、前記銅電気めっき溶液は、少なくとも１つまたは複数の促進剤を含み、
    前記基板にカソードバイアスをかけ、少なくとも前記凹状領域を非ナノ双晶銅で充填すること
    を備える、方法。
  18. 基板と、
    前記基板の上の誘電体層と、
    前記誘電体層に形成されている銅ビアであって、ナノ双晶銅層の上に形成されている非ナノ双晶銅層を含む銅ビアと、
    前記誘電体層の上に形成されている１つまたは複数の銅再分配層（ＲＤＬ）ラインであって、ナノ双晶銅で実質的に構成される１つまたは複数の銅ＲＤＬラインと
    を備える、半導体デバイス。
  19. 請求項１８に記載の半導体デバイスであって、
    前記非ナノ双晶銅層は、前記誘電体層における凹部を充填する、半導体デバイス。
  20. 請求項１８に記載の半導体デバイスであって、
    前記ナノ双晶銅層は、前記非ナノ双晶銅層よりも小さい膜応力を有する、半導体デバイス。
JP2022570253A 2020-05-18 2021-05-12 ナノ双晶銅フィーチャおよび非ナノ双晶銅フィーチャの電気めっき Pending JP2023526385A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063026492P 2020-05-18 2020-05-18
US63/026,492 2020-05-18
US202163201019P 2021-04-08 2021-04-08
US63/201,019 2021-04-08
PCT/US2021/032072 WO2021236398A1 (en) 2020-05-18 2021-05-12 Electroplating nanotwinned and non-nanotwinned copper features

Publications (1)

Publication Number Publication Date
JP2023526385A true JP2023526385A (ja) 2023-06-21

Family

ID=78707450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022570253A Pending JP2023526385A (ja) 2020-05-18 2021-05-12 ナノ双晶銅フィーチャおよび非ナノ双晶銅フィーチャの電気めっき

Country Status (6)

Country Link
US (1) US20230212773A1 (ja)
JP (1) JP2023526385A (ja)
KR (1) KR20230026331A (ja)
CN (1) CN116134182A (ja)
TW (1) TW202229585A (ja)
WO (1) WO2021236398A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973034B2 (en) * 2021-08-25 2024-04-30 Applied Materials, Inc. Nanotwin copper materials in semiconductor devices
CN114411233B (zh) * 2022-01-11 2023-05-26 大连理工大学 一种快速制备(100)单晶铜的方法
WO2024008562A1 (en) * 2022-07-07 2024-01-11 Basf Se Use of a composition comprising a polyaminoamide type compound for copper nanotwin electrodeposition
CN218585983U (zh) * 2022-07-28 2023-03-07 日月光半导体制造股份有限公司 半导体封装装置
US20240105760A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Inductive device structure and process method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US8525339B2 (en) * 2011-07-27 2013-09-03 International Business Machines Corporation Hybrid copper interconnect structure and method of fabricating same
KR20140011137A (ko) * 2012-07-17 2014-01-28 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
TWI455663B (zh) * 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
SG11202104479WA (en) * 2018-10-31 2021-05-28 Lam Res Corp Electrodeposition of nanotwinned copper structures

Also Published As

Publication number Publication date
CN116134182A (zh) 2023-05-16
WO2021236398A1 (en) 2021-11-25
TW202229585A (zh) 2022-08-01
KR20230026331A (ko) 2023-02-24
US20230212773A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US20230212773A1 (en) Surface pretreatment for electroplating nanotwinned copper
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
CN105845558B (zh) 穿硅通孔填充工艺
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
US20220018036A1 (en) Low temperature direct copper-copper bonding
JP5683698B2 (ja) 加熱された基板および冷却された電解質を用いるシリコン貫通ビア（ｔｓｖ）における銅のチップトゥチップ、チップトゥウェハおよびウェハトゥウェハの相互接続物の電着のための方法
US11610782B2 (en) Electro-oxidative metal removal in through mask interconnect fabrication
KR20200131909A (ko) 비-구리 라이너 층들 상의 구리 전기충진 (electrofill)
US20130249096A1 (en) Through silicon via filling
KR20140093198A (ko) 웨이퍼-레벨-패키징 프로세스 흐름을 위한 전착된 구리의 처리 방법
WO2019079199A1 (en) MULTIBANIC PLACING OF A SINGLE METAL
TW202208701A (zh) 半導體處理中伴隨微粒污染減輕的電氧化金屬移除
JP2023510776A (ja) Ｔｓｖ処理窓ならびに長いパルス出力および傾斜部形成による充填性能強化
TWI841618B (zh) 奈米雙晶銅結構的電沉積
TW202405913A (zh) 在薄襯層上的保形銅沉積

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240416