TW202229585A - 電鍍奈米雙晶及非奈米雙晶銅特徵部 - Google Patents

電鍍奈米雙晶及非奈米雙晶銅特徵部 Download PDF

Info

Publication number
TW202229585A
TW202229585A TW110117679A TW110117679A TW202229585A TW 202229585 A TW202229585 A TW 202229585A TW 110117679 A TW110117679 A TW 110117679A TW 110117679 A TW110117679 A TW 110117679A TW 202229585 A TW202229585 A TW 202229585A
Authority
TW
Taiwan
Prior art keywords
copper
electroplating
nano
nanotwinned
substrate
Prior art date
Application number
TW110117679A
Other languages
English (en)
Inventor
賈斯汀 奥伯斯特
布萊恩 Ｌ 巴克羅
湯瑪斯 阿南德 波努斯瓦彌
史蒂芬 Ｔ 邁爾
史帝芬 Ｊ 班尼克二世
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202229585A publication Critical patent/TW202229585A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)

Abstract

可電鍍奈米雙晶銅及非奈米雙晶銅以形成混合晶體結構，例如二合一銅貫孔與RDL結構或二合一銅貫孔與柱結構。透過用氧化劑或其他化學試劑預處理非奈米雙晶銅層之表面，可在非奈米雙晶銅層上電鍍奈米雙晶銅。可替代地，可電鍍奈米雙晶銅以部分填充介電層中之凹部，並可在奈米雙晶銅上方電鍍非奈米雙晶銅以填充凹部。隨後可去除銅覆蓋層。

Description

電鍍奈米雙晶及非奈米雙晶銅特徵部
本文實施方式係關於電鍍銅特徵部之方法及設備，尤其是用於電鍍奈米雙晶銅特徵部之最佳化條件。
電化學沉積製程在現代積體電路製造中被良好地建立。在21世紀最初幾年中從鋁轉變成銅金屬線互連引發對日益精密之電沉積製程及鍍覆工具的需求。許多精密化發展是為了滿足裝置金屬化層中對更小載流線的需求。銅線透過在通常稱為「鑲嵌(damascene)」處理(預鈍化金屬化，pre-passivation metallization)之方法中將金屬電鍍到非常薄、高深寬比之溝槽及貫孔中來形成。
電化學沉積已作好準備以滿足對精密化封裝及多晶片互連技術(普遍且通俗地稱為晶圓級封裝(WLP)及矽穿孔(TSV)電連接技術)之商業需求。此些技術部分因整體上更大的特徵部尺寸(相較於前段(Front End of Line, FEOL)互連)及高深寬比而使其本身面臨非常重大的挑戰。
本文所提供的背景係為了概述本發明脈絡之目的。本案發明人的成果(在此先前技術段落中所述之範圍內)、以及在申請時可能未以其他方式認定為先前技術之描述態樣，並未明示或默示地被承認為相對於本發明的先前技術。
本文提供在鍍銅特徵部上沉積奈米雙晶銅的方法。該方法包括在基板之凹入特徵部中電鍍銅以形成鍍銅特徵部；將鍍銅特徵部之表面暴露於一或更多氧化劑或其他化學試劑以處理鍍銅特徵部；以及在鍍銅特徵部上電鍍奈米雙晶銅。鍍銅特徵部包括非奈米雙晶銅。
在一些實施方式中，奈米雙晶銅包括具有(111)取向之奈米雙晶銅晶粒之奈米雙晶區域。在一些實施方式中，奈米雙晶銅被電鍍成不具過渡區域或具有厚度小於約0.5 μm的過渡區域，其中過渡區域位於奈米雙晶區域與鍍銅特徵部之表面之間且不具(111)取向之奈米雙晶銅晶粒。在一些實施方式中，該方法進一步包括對奈米雙晶銅進行退火以消除或減小過渡區域的尺寸。在一些實施方式中，電鍍奈米雙晶銅包括使鍍銅特徵部之表面與奈米雙晶銅電鍍溶液接觸，以及在鍍銅特徵部與奈米雙晶銅電鍍溶液接觸時施加第一電流至基板以電鍍具有複數奈米雙晶之奈米雙晶銅，其中第一電流包括在恆定電流與無電流之間交替之脈衝電流波形。在一些實施方式中，奈米雙晶銅電鍍溶液不含加速劑在一些實施方式中，將鍍銅特徵部之表面暴露於該一或更多氧化劑或其他化學試劑包括將鍍銅特徵部之表面暴露於包含有過氧化物、硫酸、溶解臭氧或其組合之水溶液的濕式處理溶液。在一些實施方式中，將鍍銅特徵部之表面暴露於該一或更多氧化劑或其他化學試劑包括將鍍銅特徵部之表面暴露於包括氧電漿或臭氧之乾式處理。在一些實施方式中，將鍍銅特徵部之表面暴露於該一或更多氧化劑或其他化學試劑包括將鍍銅特徵部之表面暴露於包含有一或更多電鍍整平化合物之濕式處理溶液。在一些實施方式中，將鍍銅特徵部之表面暴露於該一或更多氧化劑或其他化學試劑包括將鍍銅特徵部之表面暴露於利用形成氣體之熱處理。在一些實施方式中，將鍍銅特徵部之表面暴露於該一或更多氧化劑或其他化學試劑包括將鍍銅特徵部之表面依序地暴露於不同濕式處理溶液。在一些實施方式中，奈米雙晶銅具有等於或小於約5 μm的厚度。
另一態樣沉積奈米雙晶銅特徵部之方法。該方法包括提供具有晶種層之基板，晶種層之表面上具有一或更多污染物；將晶種層之表面暴露於一或更多氧化劑或其他化學試劑以處理晶種層；以及在晶種層上電鍍奈米雙晶銅特徵部。
在一些實施方式中，將晶種層之表面暴露於該一或更多氧化劑或其他化學試劑包括將晶種層之表面暴露於包含有過氧化物、硫酸、溶解臭氧或其組合之濕式處理溶液。在一些實施方式中，將晶種層之表面暴露於該一或更多氧化劑或其他化學試劑包括將晶種層之表面暴露於包含有一或更多電鍍整平化合物之濕式處理溶液。在一些實施方式中，將晶種層之表面暴露於該一或更多氧化劑或其他化學試劑包括將晶種層之表面暴露於包括氧電漿或臭氧之乾式處理。在一些實施方式中，將晶種層之表面暴露於該一或更多氧化劑或其他化學試劑包括將晶種層之表面暴露於利用形成氣體之熱處理。
另一態樣涉及電鍍設備。該電鍍設備包括配置成容納銅電鍍溶液之電鍍腔室、配置成容納奈米雙晶銅電鍍溶液之奈米雙晶銅電鍍腔室、功率供應源及控制器。該控制器配置有執行以下操作之指令 : 在電鍍腔室中於基板上電鍍銅特徵部；將銅特徵部之表面暴露於一或更多氧化劑或其他化學試劑以處理銅特徵部；以及在奈米雙晶銅電鍍腔室中於銅特徵部上電鍍奈米雙晶銅。
在一些實施方式中，將銅特徵部之表面暴露於該一或更多氧化劑或其他化學試劑是發生於電鍍腔室中以作為後處理或於奈米雙晶銅電鍍腔室中以作為預處理。在一些實施方式中，電鍍設備進一步包括旋轉清洗乾燥腔室，其配置成容納該一或更多氧化劑或其他化學試劑，其中將銅特徵部之表面暴露於該一或更多氧化劑或其他化學試劑係發生於該旋轉清洗乾燥腔室。在一些實施方式中，電鍍設備進一步包括處理腔室，其配置成容納該一或更多氧化劑或其他化學試劑，其中將銅特徵部之表面暴露於該一或更多氧化劑或其他化學試劑係發生於處理腔室中。在一些實施方式中，該一或更多氧化劑或其他化學試劑包括濕式處理溶液，其包含有過氧化物、硫酸、溶解臭氧或其組合之水溶液。在一些實施方式中，化學試劑包括在溶液中穩定之一或更多化合物，該溶液亦含有維持氧化銅離子之溶解度的強氧化劑。在一些實施方式中，該一或更多氧化劑或其他化學試劑包括乾式處理，其包含利用形成氣體之熱處理。
另一態樣涉及電鍍設備。電鍍設備包括流體連接至兩個或更多溶液貯存器之電鍍腔室、配置成容納奈米雙晶銅電鍍溶液及銅電鍍溶液之兩個或更多溶液貯存器。電鍍設備進一步包括功率供應源及控制器，控制器配置有用於執行以下操作之程式指令 : 在電鍍腔室中於基板上電鍍銅特徵部；將銅特徵部之表面暴露於一或更多氧化劑或其他化學試劑以處理銅特徵部；以及在電鍍腔室中於銅特徵部上電鍍奈米雙晶銅。
在一些實施方式中，該兩個或更多溶液貯存器配置成容納濕式處理溶液，其中將銅特徵部之表面暴露於該一或更多氧化劑或其他化學試劑係於電鍍腔室中進行。在一些實施方式中，該一或更多氧化劑或其他化學試劑包括含有過氧化物、硫酸、溶解臭氧或其組合之水溶液的濕式處理溶液，其包含有過氧化物、硫酸、溶解臭氧或其組合之水溶液。在一些實施方式中，該一或更多氧化劑或其他化學試劑包括濕式處理溶液，其包含有一或更多電鍍整平化合物。
另一態樣包括半導體裝置。半導體裝置包括基板、基板上方之介電層以及形成於介電層中之導電互連結構。導電互連結構包括至少部分形成於介電層中之非奈米雙晶銅特徵部以及在非奈米雙晶銅特徵部上方之奈米雙晶銅特徵部。
在一些實施方式中，非奈米雙晶銅特徵部佔據導電互連結構之20%體積或更少。在一些實施方式中，非奈米雙晶銅部分或完全填充介電層中之凹部，其中非奈米雙晶銅特徵部佔據導電互連結構之基部，而奈米雙晶銅特徵部佔據導電互連結構之上部。
另一態樣涉及形成奈米雙晶銅貫孔與一或更多奈米雙晶銅線之方法。該方法包括在基板之凹部區域與基板之凹部區域外的區域中電鍍奈米雙晶銅，以及在奈米雙晶銅上電鍍非奈米雙晶銅以至少填充凹部區域。填充之凹部區域定義銅貫孔，而凹部區域外之鍍覆區域定義一或更多銅線。
在一些實施方式中，凹部區域外之區域包括圖案化光阻層，且凹部區域外之區域中的電鍍奈米雙晶銅包括圖案化光阻層所定義之區域中的電鍍奈米雙晶銅。在一些實施方式中，在奈米雙晶銅上電鍍非奈米雙晶銅包括在凹部區域外之區域電鍍非奈米雙晶銅， 其中超過凹部區域外之區域中奈米雙晶銅之頂表面所定義之深度的電鍍非奈米雙晶銅定義銅覆蓋層。在一些實施方式中，該方法進一步包括去除全部或一些銅覆蓋層。在一些實施方式中，去除全部或一些銅覆蓋層包括使銅覆蓋層與包含有氧化劑之蝕刻溶液接觸。在一些實施方式中，電鍍奈米雙晶銅包括將凹部區域外之區域中的奈米雙晶銅電鍍至目標厚度，使得該一或更多銅線之每一者形成目標厚度。在一些實施方式中， 電鍍奈米雙晶銅包括使基板之表面與奈米雙晶銅電鍍溶液接觸，以及當基板之表面與奈米雙晶銅電鍍溶液接觸時，施加第一電流至基板以電鍍具有複數奈米雙晶之奈米雙晶銅。奈米雙晶銅電鍍溶液不含加速劑。第一電流包括在恆定電流與無電流之間交替的脈衝電流波形。在一些實施方式中，電鍍非奈米雙晶銅包括使奈米雙晶銅之顯露表面與銅電鍍溶液接觸，其中銅電鍍溶液包括至少一或更多加速劑，以及對基板供予陰極偏壓以用非奈米雙晶銅至少填充該凹部區域。
另一態樣涉及形成奈米雙晶銅貫孔與一或更多奈米雙晶銅線之方法。該方法包括在基板之凹部區域中及在具有圖案化光阻層之凹部區域外的區域中電鍍奈米雙晶銅，其中奈米雙晶銅在凹部區域外圖案化光阻層所定義之區域中電鍍至目標厚度；在凹部區域及凹部區域外圖案化光阻層所定義之區域中於奈米雙晶銅上電鍍非奈米雙晶銅；以及使用等向蝕刻去除至少凹部區域外圖案化光阻層所定義之區域中的一些或全部非奈米雙晶銅。凹部區域中之奈米雙晶銅及任何剩餘的非奈米雙晶銅形成銅貫孔，其中凹部區域外圖案化光阻層所定義之區域中的奈米雙晶銅及剩餘的非奈米雙晶銅形成一或更多銅線。
另一態樣涉及電鍍設備。電鍍設備包括配置成容納銅電鍍溶液之電鍍腔室、配置成容納奈米雙晶銅電鍍溶液之奈米雙晶銅電鍍腔室、功率供應源及控制器。控制器配置有用於執行以下操作的程式指令 : 在基板之凹部區域中及基板之凹部區域外的區域中電鍍奈米雙晶銅；以及在奈米雙晶銅上電鍍非奈米雙晶銅以至少填充凹部區域，其中填充之凹部區域定義銅貫孔，以及其中凹部區域外之鍍覆區域定義一或更多銅線。
在一些實施方式中，凹部區域外之區域包括圖案化光阻層，其中配置有用於電鍍奈米雙晶銅之指令的控制器配置有將圖案化光阻層所定義之區域中的奈米雙晶銅電鍍至目標厚度的指令，使得該一或更多銅線之每一者形成目標厚度。在一些實施方式中，銅電鍍溶液包括加速劑及抑制劑，且其中奈米雙晶銅電鍍溶液不含加速劑。
另一態樣涉及半導體裝置。半導體器件包括基板；基板上方之介電層；形成在介電層中之銅貫孔，其中銅貫孔包括形成在奈米雙晶銅層上方之非奈米雙晶銅層；以及形成於介電層上方之一或更多銅重佈層(RDL)線，其中該一或更多銅RDL線實質上由奈米雙晶銅組成。
在一些實施方式中，非奈米雙晶銅層填充介電層中之凹部。在一些實施方式中，奈米雙晶銅層具有比非奈米雙晶銅層更小的膜應力。
此些及其他態樣於下參考圖式進一步描述。
在本發明中，術語「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」、「半導體基板」及「部分已製成之積體電路」可互換使用。本領域普通技術人員將理解，術語「部分已製成之積體電路」可指積體電路製造之許多階段中任一者期間的矽晶圓。半導體裝置產業中所使用之晶圓或基板通常具有200 mm或300 mm或450 mm的直徑。以下詳細敘述假定本發明係在晶圓上實施。然而，本發明不限於此。工件可有諸多形狀、尺寸及材料。除了半導體晶圓之外，可利用本發明之其他工件包括諸多製品，例如印刷電路板及其類似者。 介紹
材料、處理及設備的進步已促使封裝技術的創新。晶圓級封裝、凸塊、重佈層、扇出及矽穿孔是先進封裝中所採用的一些技術。在許多例子中，積體電路封裝包含晶圓級封裝(WLP)，其係一項採用相對較大特徵部(通常為微米級)之電連接技術。WLP特徵部的示例包括重佈線路、凸塊及柱。WLP應用及先進封裝應用中之此等特徵部可包括銅。銅因其高導電性、熱傳遞能力及低成本而普遍用於金屬連接裝置中。
在典型電鍍製程中，基板被供予陰極偏壓並與含有被鍍金屬之離子的電鍍溶液接觸。金屬離子在基板表面被電化學還原以形成金屬層。金屬層可為銅層。本發明之電鍍銅可用於晶圓級封裝應用、異質整合應用及先進封裝應用。 奈米雙晶銅
可能在材料中引入晶體缺陷，其會影響材料的機械、電性及光學特性。雙晶可能發生在晶體結構之兩部分呈相互對稱相關的材料中。在包括銅之面心立方(FCC)晶體結構中，契合性(coherent)雙晶界可形成為(111)鏡面，(111)面之正常堆疊順序與該鏡面相反。換言之，相鄰晶粒在層狀(111)結構中之契合性雙晶界上呈鏡像。雙晶係以沿著橫向(111)晶面延伸之逐層方式生長，其中雙晶厚度為奈米級，因此名為「奈米雙晶」。奈米雙晶銅(nt-Cu)展現優異的機械及電特性，且可用於晶圓級封裝、異質整合及先進封裝設計之多種應用中。
相較於具有習知晶界之銅，奈米雙晶銅具備強機械特性，包括高強度及高拉伸延展性。較強之機械特性可歸因於雙晶的存在，其作用為應力消除機制以穩定微結構並增強奈米雙晶銅膜的強度。奈米雙晶銅亦呈現高導電性，其可歸因於雙晶界導致相較於晶界較不顯著的電子散射。再者，奈米雙晶銅展現高熱穩定性，其可歸因於雙晶界具有比晶界低一個數量級的額外能量。此外，奈米雙晶銅實現高銅原子擴散率，其對於銅與銅的直接接合非常有用。奈米雙晶銅亦顯現高抗電遷移力，其可能是雙晶界減緩電遷移引起之原子擴散所導致的結果。奈米雙晶銅呈現強抗晶種蝕刻力，其在細線重佈層應用中可能至關重要。奈米雙晶銅亦顯現低雜質摻入，其導致有較少的柯肯道爾(Kirkendall)空孔(因與奈米雙晶銅之焊接反應而造成)。
在一些實施方式中，奈米雙晶銅實現直接的銅-銅接合。此等銅-銅接合可在低溫、中等壓力及較低接合力/時間下發生。通常，銅結構之沉積導致粗糙表面。在一些實施方式中，在銅-銅接合之前，奈米雙晶銅之電沉積可後接電拋光製程以獲得光滑表面。由於具有光滑表面，奈米雙晶銅結構可用於具有較短接合時間、較低溫度且較少空孔之銅-銅接合。
具有奈米雙晶結構之銅特徵部可根據某些電鍍化學、波形及條件來形成。基板的表面可與電鍍溶液接觸。可向基板施加電流，其中電流具有脈衝波形。脈衝波形係在一系列週期中於恆定電流(I on)與無電流 (I off)之間交替。每一週期不施加電流之持續時間大於每一週期施加恆定電流之持續時間。例如，每一週期不施加電流之持續時間可比每一週期施加恆定電流之持續時間長至少三倍。在一些實施方式中，脈衝波形可後接恆定電流波形以完成銅特徵部之電沉積。電鍍溶液可包括銅鹽、酸及有機添加劑。示例性有機添加劑通常包括加速劑、抑制劑及/或整平劑。關於具有機添加劑之電鍍溶液的細節可描述於2013 年1月29日提申且標題為「LOW COPPER ELECTROPLATING SOLUTIONS FOR FILL AND DEFECT CONTROL」之美國專利申請案第13,753,333號，現公告為美國專利案第10,214,826號，其整體內容以引用方式併於此並用於所有目的。然而，用於沉積奈米雙晶銅之電鍍溶液可不含或實質上不含加速劑。 如本文所用，「實質上不含」可指等於或小於約5 ppm之加速劑濃度。在一些實施方式中，加速劑的濃度介於約0 ppm與約5 ppm之間，而抑制劑的濃度介於約30 ppm與約300 ppm之間。可控制提供至基板之電鍍溶液的流速或流率，其中較低流速或流率可促進在銅特徵部中形成奈米雙晶。在一些實施方式中，例如，電鍍溶液在平行於基板電鍍表面之方向上的流速可介於約30 cm/s與約70 cm/s之間。
如上所述，可透過使用脈衝波形進行電鍍，在不含加速劑之奈米雙晶銅電鍍溶液中磊晶生長銅特徵部於基板上。脈衝波形可後接或可以不後接恆定電流(I on) 波形。更複雜波形之示例包括電流斜坡、兩個或更多恆定位準與關斷、以及多個相對短之恆定電流開通(I on)與電流關斷(I off)步階，後接更長關斷時間步階，其大於先前步階長度之三倍。銅特徵部形成於上之基板表面可包括銅晶種層、非銅晶種層(例如鈷晶種層)、擴散阻障層、襯底層、黏附層、鍍覆非奈米雙晶銅層、或其他材料層。上述電鍍化學、波形及條件可形成銅特徵部，例如圖1中所示之銅特徵部，其中銅特徵部包括奈米雙晶區域及過渡區域。
圖1顯示具有過渡區域之奈米雙晶銅特徵部的橫截面掃描電子顯微鏡(SEM)影像。銅特徵部可包括奈米雙晶區域及奈米雙晶區域下方之過渡區域。過渡區域可佔據奈米雙晶區域與其上形成有奈米雙晶銅特徵部之基板表面之間的空間。奈米雙晶區域可包含銅特徵部之大部分(例如，超過銅特徵部橫截面積的50%)。奈米雙晶區域可包括幾個奈米雙晶晶粒結構，而過渡區域可包括幾個無方向性晶粒結構。奈米雙晶晶粒結構的特徵可在於含有緊密堆積之雙晶的幾個柱狀晶粒結構。
可使用任何合適顯微技術(例如電子顯微技術)觀察到奈米雙晶晶粒結構的存在。在奈米雙晶區域中，銅特徵部包括在奈米雙晶區域中呈高且柱狀之幾個次微米尺寸的晶粒。例如，晶粒可具有介於約1 nm與約1000 nm之間的直徑。如圖1所示，晶粒呈高度柱狀，並具有高密度生長奈米雙晶。高度柱狀晶粒可具有相對大的直徑及相對大的高度。例如，高度柱狀晶粒之平均直徑可介於約0.2 μm與約20 μm之間，且高度柱狀晶粒之平均高度可介於約1 μm與約200 μm之間。高密度奈米雙晶係透過相互平行或至少實質上相互平行之高密度雙晶層狀結構觀察到。一對相鄰暗與亮線可構成奈米雙晶，奈米雙晶可沿堆疊方向(例如，沿[111]晶軸)堆疊以形成晶粒。奈米雙晶可平行於銅特徵部之(111)表面形成。據此，奈米雙晶晶粒結構可表徵為含有複數奈米雙晶之複數(111)取向的結晶銅晶粒。(111)取向之結晶銅晶粒可含有高密度奈米雙晶，其中「高密度奈米雙晶」可指具有至少幾十或幾百個如使用合適顯微鏡技術所觀得之相互平行或至少實質上平行之奈米雙晶的銅晶粒結構。奈米雙晶生長於(111)取向之結晶銅晶粒中，並沿[111]晶軸以逐層方式堆疊。奈米雙晶中之平均薄片厚度從大約幾奈米到大約數百奈米。例如，平均薄片厚度可介於約5 nm與約100 nm之間。層狀結構的平均長度可從數十奈米到數十微米變化。例如，平均薄片長度可小到50 nm且大至20 μm，或柱狀晶粒的整個寬度。
與奈米雙晶區域相反，可觀察到過渡區域中晶粒呈無方向性且非奈米雙晶。將理解，過渡區域亦可稱為奈米雙晶「過渡區」或「起始層」。過渡區域可包括不具奈米雙晶之複數細晶粒晶體結構。過渡區域中之晶粒結構小、形狀不規則、且呈諸多晶向之無方向性取向，其中晶粒結構之晶向的示例包括(110)、(100)、(200)、(111)等。過渡區域中之晶粒結構在大小及取向上各不同，並呈現為凌亂分佈之細晶粒晶體結構。 相較於不具過渡區域之奈米雙晶銅特徵部，過渡區域的存在導致較差的機械及電可靠性。
當開始奈米雙晶銅之電沉積時，在形成奈米雙晶區域之前形成過渡區域。即使在最佳電鍍條件下，奈米雙晶銅特徵部之奈米雙晶區域亦不會立即開始。例如，最佳電鍍條件除了其它可配置之電鍍條件外可包括脈衝波形、低流速、不具加速劑及/或高度取向或高度柱狀之基層。無論如何，在銅特徵部完全過渡到奈米雙晶區域之前，可能有至少約 0.4 μm、至少約0.5 μm、至少約0.8 μm、至少約1 μm、至少約2 μm、至少約3 μm或至少約5 μm之電鍍銅特徵部。據此，過渡區域可具有至少約0.4 µm、至少約0.5 µm、 至少約0.8 µm、至少約1 µm、至少約2 µm、至少約3 µm、或至少約5 µm之平均厚度。沉積奈米雙晶銅時之較厚過渡區域對銅特徵部中之機械及電特性造成較大劣化。較厚過渡區域可能在具有小厚度之奈米雙晶銅特徵部中造成重大挑戰。
細線重佈層(RDL)、細線互連、微凸塊或微柱中之銅特徵部可具有等於或小於約5 μm的厚度。此等銅特徵部在異質整合應用中可能是關鍵。異質整合係使用封裝技術來整合不同的晶片及裝置。儘管類似於系統級晶片封裝技術，但異質整合使用更細間距、更多輸入/輸出、更高密度及更高性能應用。對於厚度等於或小於約5 μm的銅特徵部，過渡區域可能佔據銅特徵部之顯著部分。在一些實例中，過渡區域耗去整個或幾乎整個銅特徵部。此意味奈米雙晶區域佔據銅特徵部之較小百分比，甚至可能永不形成。因此，此降低銅特徵部之性能及可靠性。 鑲嵌填充中之奈米雙晶銅
圖2A-2C顯示銅鑲嵌填充之示例性製程流程中諸多階段的橫截面示意圖。在圖2A-2C中，示出用於鑲嵌處理之示例性基板200。在一些實施方式中，基板200可為半導體晶圓、構建在半導體晶圓上或半導體晶圓的一部分。在一些實施方式中，基板200為矽基板。鈍化層202可位於基板200上方，其中鈍化層202可包括電絕緣材料，例如氧化矽(SiO 2)或氮化矽(SiN)。鈍化層202可被圖案化以定義導電互連結構204的位置。在一些實施方式中，導電互連結構204可包括凸塊下金屬化層(UBM)。介電材料可形成在鈍化層202及導電互連結構204上方，其中介電材料被圖案化以形成圖案化介電層206。圖案化介電層206在銅鑲嵌製程中定義銅貫孔/特徵部的位置。圖案化介電層206可顯露導電互連結構204之頂表面。在圖 2A-2C 中，擴散阻障層及/或襯墊層(未示出)可對圖案化介電層206形成襯底。
在圖2A中，銅晶種層210沉積在基板200上方。銅晶種層210係理想地保形沉積，其沿著圖案化介電層206之側壁及表面並在凹部212之底部處以足夠厚的均勻性順著表面形貌。換言之，銅晶種層210沉積在凹部212外之場區域中及凹部212中，以足夠厚度均勻性覆蓋顯露界面，以允許在諸多顯露表面上進行電鍍。銅晶種層210沿著圖案化介電層206並在凹部212中之導電互連結構204的頂表面上呈保形且連續。凹部212可由圖案化介電層206定義。將理解，凹部212亦可稱為溝槽、孔、洞、開口、凹入特徵部或蝕刻特徵部。凹部212形成在導電互連結構204上方。在一些實施方式中，凹部212可具有高深寬比(深度比上寬部深寬比)。在一些實施方式中，每一凹部212之深寬比可 等於或大於約3 : 1、等於或大於約4 : 1、等於或大於約5 : 1、等於或大於約8 : 1、等於或大於約10 : 1、等於或大於約15 : 1、等於或大於約20 : 1、或等於或大於約30 : 1。
在圖2B中，凹部212填充有銅以形成銅特徵部220。銅沉積在每一凹部212中之銅晶種層210上。在一些實施方式中，透過進行電鍍用銅填充凹部212。基板200可在電鍍腔室中與電鍍溶液接觸，且基板200可被供予陰極偏壓以在銅晶種層210上電鍍銅並用銅電化學填充凹部212。在一些實施方式中，電鍍銅可在圖案化介電層206上方形成覆蓋層。
在進行電鍍以填充凹部212時，電鍍溶液可包含有機添加劑以促進凹部212自下而上填充。有機添加劑在達到所欲金屬化(metallurgy)、膜均勻性、缺陷控制及填充效能上可能至關重要。此等有機添加劑通常包括抑制劑及加速劑以及可能的整平劑。如本文所用，整平劑亦可稱為電鍍整平化合物。如本文所用，許多添加劑濃度以百萬分之一(ppm)計。
儘管不希望受任何理論或機制之束縛，但據信抑制劑係用於抑制電鍍並增加鍍覆基板之表面極化。抑制劑既(1)相對於其中不存有抑制劑之區域，在其中存有抑制劑之區域增加基板表面的局部極化，且(2)整體上增加基板表面的極化。增加的極化(局部及/或整體上)對應到增加的電荷轉移電阻及界面電阻/阻抗，因而在特定施加電位下有較慢的鍍覆。抑制劑經常是相對大的分子，在許多實例中，其本質上為聚合型(例如，聚環氧乙烷、聚環氧丙烷、聚乙二醇、聚丙二醇等)。部分因抑制劑之大尺寸，此些化合物擴散至凹入特徵部中可能相對慢。
儘管不希望受任何理論或作用機制之束縛，但據信加速劑(單獨或與其他浴添加劑組合)傾向局部地降低與抑制劑存在相關的極化效應，因而局部增加電沉積速率。下降之極化效應在吸附加速劑最濃的區域中最為明顯(即，極化係以吸附加速劑之局部表面濃度的函數下降)。示例性加速劑包括，但不限於，含硫化合物，例如二巰基丙磺酸、二巰基乙磺酸、巰基丙磺酸、巰基乙磺酸、雙-(3-磺丙基)二硫化物(SPS)及其衍生物。雖然加速劑在鍍覆反應期間及之後可能與基板表面發生反應並變成強化學吸附至基板表面且一般在側向上表面固定，但在不存在被選定且設計成驅使加速劑併入生長膜中之某些其他化合物(示例包括某些銅電鍍整平化合物)下，加速劑一般不會實質上併入膜中。因此，據信在整個鍍覆製程中沉積金屬時，加速劑分子一般保留在表面上。隨著凹部被填充，凹部內之局部表面加速劑濃度主要因洞表面積減小而增加。相較於較大分子(例如抑制劑)，加速劑往往是較小分子，並呈現更快擴散至總體表面及凹入特徵部中。不受限於任何理論，據信加速劑分子未併入膜中且一般傾向於停留在表面且維持大部分不變及表面活性是由於它們的(1)巰基類或類似化合物與銅表面的強反應或黏附係數，(2)當施加足夠能量於加速劑之接合位點或附近時，其在銅離子直接還原期間只會被取代，且(3)能夠暫時產生高能量物理吸附之加速劑物種，其既可(i)脫附或(ii)移動至一個新的表面位點並在該位點反應。若分子脫附，在環境溫度下，大多數加速劑分子將在擴散開之前再次撞擊表面，因此有如此大的黏附係數，據信其將找到一個新接合(但與先前不同)位點，並在整個鍍覆製程中保持在總體表面處。若準確，此模式對於說明透過濕式電解及濕式氧化蝕刻製程以從表面去除加速劑之潛在困難非常重要。
儘管仍不希望受任何理論或作用機制的束縛，但據信整平劑 (單獨或與其他浴添加劑組合)作用為抑制劑，以抵抗與加速劑相關之去極化效應，尤其在場區域及特徵部之側壁中。整平劑可局部增加基板之極化/表面電阻，因而在整平劑存在的區域中減慢局部電沉積反應。 關於加速劑在鍍覆期間停留在表面之強趨勢的理論，某些電鍍整平化合物本身可能延遲並增加電荷轉移電阻，而其他可能會使加速劑分子失去活性，有助於將加速劑分子併入鍍膜中，或以其他方式在鍍銅時從總體表面上去除加速劑分子。在一些實例中，加速劑表面存在的變化所引起之表面電及化學特性的變化發生在含有抑制劑之電鍍溶液存在下。整平劑之局部濃度及到達表面之整平劑的濃度在某程度上係由質傳所決定。 因此，整平劑主要作用於具有更多顯露或從表面突出之幾何形狀的表面結構。此鍍覆抑制作用阻止顯露區域的生長，否則其係以較高速率自然生長。相對於表面之更多凹部區域，此鍍覆抑制作用甚至可足夠大到降低相對於表面局部顯露表面生長速率，因而將電沉積層的表面「平滑化」。整平劑化合物大體上是基於其電化學功能與影響而歸類為整平劑，而無需特定化學結構或配方。然而，整平劑通常含有一或更多氮基團，例如胺、亞醯胺或雜環(咪唑)，且在化合物中可額外地或可替代地含有硫官能基。某些整平劑包含一或更多五及六元環及/或共軛有機化合物衍生物。氮基團可形成環結構之一部分。在含胺之整平劑中，胺可為一級、二級、或三級烷基胺。再者，胺可為芳基胺或雜環胺。示例性胺包括，但不限於，二烷基胺、三烷基胺、芳烷基胺、三唑、咪唑、三唑、四唑、苯並咪唑、苯並三唑、哌啶、嗎啉、哌嗪、吡啶、噁唑、苯並噁唑、嘧啶、喹啉、及異喹啉。咪唑和吡啶可能特別有用。整平劑化合物亦可包括乙氧基(ethoxide)基團。例如，整平劑可包括一般 [ O–(CH 2) n] m骨幹，其中n及m為整數值，其與見於聚乙二醇或聚環氧乙烷中之彼等類似，帶有官能性地插至鏈上之胺基片段(例如，Janus Green B)。一些整平劑化合物可為聚合型，而一些整平劑化合物為單體/非聚合型。在一些實施方式中，整平劑化合物為聚合型。示例性聚合型整平劑包括聚乙烯亞胺、聚醯胺基胺、及胺與諸多環氧化物或硫化物之反應產物。胺之示例如上所述。示例性環氧化物包括，但不限於，環氧鹵丙烷，例如環氧氯丙烷及環氧溴丙烷，以及聚環氧化物化合物。具有透過含醚之鍵聯接合在一起之兩個或更多環氧基團的聚環氧化物化合物可能特別有用。非聚合型整平劑之一示例為 6-巰基-己醇。另一示例性整平劑為聚乙烯吡咯烷酮(PVP)。
在自下而上的填充機制中，凹部212傾向於從凹部212之底部到頂部並從凹部212之側壁向內朝中心鍍銅。初始鍍覆階段期間加速劑及抑制劑之存在促進從凹部212之底部向上及從側壁向內之快速鍍覆。因此，在初始鍍覆階段，鍍覆在凹部212內發生得相對較快，而在凹部212外之場區域中則相對較慢。隨著鍍覆繼續進行，凹部212以銅填充，且凹部212內之表面積減小。由於減少的表面積及實質存留在表面上的加速劑，凹部212內加速劑之局部表面濃度隨著鍍覆進行而增加。此凹部212內增加的加速劑濃度有助於維持利於自下而上填充之差異化鍍覆速率。因此，使用抑制劑與加速劑以及可能的整平劑使得凹部212得以從底部向上並從側壁向內地被填充而不具空孔。
在圖2C中，銅覆蓋層可透過平坦化製程去除，例如化學機械拋光(CMP)、化學蝕刻、電化學機械拋光、電拋光或此些或其他製程的組合。如此一來，在每一導電互連結構204上方之凹部212中形成銅特徵部220。平坦化製程可在整個基板200上之銅特徵部220之間提供共平面性且亦降低表面粗糙度。在一些實施方式中，銅特徵部220作為銅鑲嵌互連或貫孔。在一些實施方式中，銅特徵部220在直接接合互連(DBI)應用中作為銅墊。
如圖2A-2C所示在銅鑲嵌填充中電鍍奈米雙晶銅出現某些挑戰。具體地，電鍍奈米雙晶銅中之電鍍溶液可不含或實質上不含加速劑。儘管不希望受任何特定理論或模式的束縛，但據信(1)在奈米雙晶鍍覆發生之前必須將表面上之任何加速劑去除或以其他方式使其失去活性，其可對進行奈米雙晶鍍覆之晶粒取向成核提供適當條件，且(2)從不含或實質上不含加速劑分子且可能含有利於奈米雙晶生長之抑制劑的溶液中進行鍍覆。奈米雙晶銅電鍍溶液中不存在加速劑可能會促進更加保形且幾乎沒有(若有的話)反保形或自下而上特徵之電鍍。不希望發生保形特徵部填充，因為其一般會導致在銅特徵部220中形成或併入接縫及/或空孔。當在鑲嵌製造中電鍍奈米雙晶銅時，此降低銅特徵部220之性能及可靠性。 二合一特徵部中之奈米雙晶銅
圖3A-3B顯示二合一貫孔與柱之示例性製程流程中諸多階段的橫截面示意圖。 在圖3A-3B中，示出用於二合一製造的示例性基板300。在一些實施方式中，基板300可為半導體晶圓、構建在半導體晶圓上或半導體晶圓的一部分。在一些實施方式中，基板300為矽基板。
通常，可透過在圖案化光阻之開口中沉積銅來形成銅特徵部，例如銅柱。圖案化光阻可位於基板上方，且銅晶種層可位於基板與圖案化光阻之間。圖案化光阻中之開口可顯露每一開口底部處之銅晶種層。奈米雙晶銅可透過電鍍沉積在銅晶種層上。隨後可去除圖案化光阻，因而留下奈米雙晶銅特徵部，例如奈米雙晶銅柱。
二合一特徵部係透過在圖案化光阻與基板之間提供形貌結構來製造。形貌結構定義第一子特徵部(例如，貫孔)，而圖案化光阻定義第一子特徵部上方之第二子特徵部(例如，柱)。 形貌結構對第二子特徵部提供底層形貌。二合一特徵部之示例包括但不限於二合一貫孔與柱以及二合一貫孔與RDL。在二合一製造中，導電材料可填充圖案化光阻及形貌結構中的開口。隨後可去除圖案化光阻，因而在形貌結構上方及形貌結構所定義之空間之間留下二合一特徵部。
在圖3A中，提供基板300。鈍化層310可位於基板300上方，其中鈍化層310可包括電絕緣材料，例如聚醯亞胺(PI)。鈍化層310可被圖案化以定義二合一特徵部的位置。鈍化層310之一些部分可呈傾斜、彎曲或圓形。在一些實施方式中，鈍化層310之一或更多角可呈傾斜、彎曲或圓形。此增加在鈍化層 310上方沉積銅時的形貌。光阻形成於鈍化層310上方，其中光阻被圖案化以形成圖案化光阻320。鈍化層310及圖案化光阻320提供開口330，銅沉積穿過開口330以形成二合一特徵部。鈍化層310作為二合一製造中的形貌結構。在一些實施方式中，銅晶種層340沉積在鈍化層310上方及開口330底部處之基板300顯露表面上方。銅晶種層340沿著鈍化層310及基板300的表面呈連續且保形。在一些實施方式中，氧化物層及/或阻障層可沉積在鈍化層310上方及開口330底部處之基板300顯露表面上方。阻障層可包括例如鈦、鈦-鎢、鎢或鉭。
在圖3B中，開口330填充有銅以形成二合一特徵部350。 在開口330中之銅晶種層340上方沉積銅。在一些實施方式中，銅係透過電填充製程(例如電鍍)沉積。基板300可在電鍍腔室中與電鍍溶液接觸，且基板300可被供予陰極偏壓以在銅晶種層340上電鍍銅並用銅電化學填充開口330。開口330可被部分地填充、完全填充或過度填充。二合一特徵部350可包括貫孔與柱。貫孔與柱係透過在開口330中電填充銅而形成。貫孔可位於基板300之頂表面與圖案化光阻320之底表面之間，其中貫孔位於鈍化層310所定義之空間之間。柱可位於貫孔上方及鈍化層310上方，其中柱係位於圖案化光阻320所定義之空間之間。鈍化層310作為在二合一特徵部350中生長柱之底層形貌。
本發明之其中一目標是產生二合一結構，其在二合一特徵部350之顯露表面355處具有奈米雙晶銅，以促進銅與相鄰結構(未示出)進行奈米雙晶銅接合。
如圖3A-3B所示在二合一特徵部中電鍍奈米雙晶銅出現某些挑戰。特別是，二合一製造期間鈍化層(例如聚醯亞胺)所引起之底層形貌對奈米雙晶取向產生不利影響。奈米雙晶銅中之奈米雙晶總體取向係平行於局部基板及底層晶種層，因此柱狀晶粒總體取向係垂直於底層形貌及晶種層。在晶種層沿著傾斜、彎曲或圓形之鈍化層表面呈保形時，晶粒生長以垂直於傾斜、彎曲或圓形之形貌表面進行。此會導致晶粒生長在許多不同方向上進行，而奈米雙晶在許多不同方向上取向。
圖4顯示電鍍於二合一貫孔與柱中之奈米雙晶銅特徵部的橫截面SEM影像。奈米雙晶銅柱形成在聚醯亞胺層上並由圖案化光阻定義。SEM影像顯示柱狀晶粒以諸多角度從聚醯亞胺層延伸，因此二合一貫孔與柱中之奈米雙晶排列成諸多取向。相較於若奈米雙晶銅柱形成於不具聚醯亞胺層之基板上方，二合一製造中的形貌導致在二合一貫孔與柱之頂表面附近有較小晶粒且較少(111)取向的結晶銅晶粒。較小晶粒、不同奈米雙晶取向及較少(111)取向之結晶銅晶粒對二合一貫孔與柱之性能產生不利影響，尤其是在異質整合應用中。 電鍍奈米雙晶銅之多步製程
在本發明中，銅電鍍係以兩步方式進行。使用銅電鍍溶液在基板上電鍍銅以部分填充或完全填充基板之凹入特徵部。鍍覆的銅不具奈米雙晶銅之特徵。之後，使用奈米雙晶銅電鍍溶液在先前鍍覆之銅上電鍍奈米雙晶銅以額外填充凹入特徵部或在非奈米雙晶銅特徵部上方沉積奈米雙晶銅。在一些實施方式中，以兩步方式電鍍銅可導致奈米雙晶銅沉積在非奈米雙晶銅之部分填充的凹入特徵部上，或奈米雙晶銅沉積在非奈米雙晶銅之完全填充的凹入特徵部上。此形成具有非奈米雙晶銅與奈米雙晶銅之混成或混合晶體結構。
在一些實施方式中，本發明之奈米雙晶銅特徵部係在圖2A-2C中所述之鑲嵌填充製程中以兩步方式形成。此減低在凹入特徵部中使用奈米雙晶銅電鍍溶液沉積奈米雙晶銅時會導致之空孔形成。在一些實施方式中，本發明之奈米雙晶銅特徵部係在圖3A-3B中所述之二合一製造製程中以兩步方式形成。此減低使用奈米雙晶銅電鍍溶液沉積奈米雙晶銅時會導致不同方向之晶粒生長及不同取向之奈米雙晶形成。
然而，已觀察到，當以兩步方式沉積奈米雙晶銅特徵部時，加劇過渡區域或起始層之形成。換言之，相較於若單獨鍍覆奈米雙晶銅(例如，在銅晶種層上)，透過鍍覆非奈米雙晶銅後接奈米雙晶銅，過渡區域比較大。如前所述，過渡區域降低奈米雙晶銅特徵部之性能及可靠性，尤其是當較大過渡區域佔據更多奈米雙晶銅特徵部時。
本發明在凹入特徵部中鍍覆非奈米雙晶銅再後接奈米雙晶銅時將過渡區域降至最小。如本文所用，非奈米雙晶銅可表徵為在其微結構中不具奈米雙晶或極少奈米雙晶的銅。在鍍覆非奈米雙晶銅與奈米雙晶銅之間，進行表面處理操作，其中表面處理可細化非奈米雙晶銅之晶粒結構以促進奈米雙晶生長及/或去除延遲奈米雙晶生長開始之非所欲物種(污染物及雜質)。如上所述，此等污染物及雜質可包括有機添加劑，例如加速劑(例如，SPS)。表面處理包括將非奈米雙晶銅之表面暴露於氧化劑或其他反應性化學物。反應性化學物可配置成將加速劑去除或去活化及/或細化非奈米雙晶銅之晶粒結構以促進奈米雙晶生長。在一些實施方式中，表面處理可包括濕式處理，其涉及含有過氧化物(例如，過氧化氫或高錳酸鹽)、硫酸或其組合之水溶液。在一些實施方式中，表面處理可包括濕式處理，其涉及含有一或更多電鍍整平化合物的溶液，其中該溶液可包括去離子水或鍍覆溶液。此等鍍覆溶液可視情況進一步包括銅鹽、酸及/或氯離子，並可利用陽極(表面侵蝕)或陰極(表面鍍覆)電解電流之通過。電鍍整平化合物之示例於上討論。在一些實施方式中，表面處理可包括涉及溶解臭氧之水溶液的濕式處理。例如，溶解臭氧可溶於去離子水、酸性溶液或銅錯合溶液中。在一些實施方式中，表面處理可包括涉及施加氣態臭氧或氧電漿之乾式處理。具有氣態臭氧之料流可額外含有惰性載氣或空氣。在一些實施方式中，表面處理可包括涉及在形成氣體(例如，氮與氫氣的混合物)中將非奈米雙晶銅暴露於熱處理之乾式處理。在一些實施方式中，可同時或依序執行不同的表面處理。表面處理減小或消除奈米雙晶銅直接鍍在非奈米雙晶銅上時會形成的過渡區域。
圖5示出根據一些實施方式在鍍銅特徵部上沉積奈米雙晶銅之示例性方法的流程圖。製程500中的操作可以不同順序及/或以不同、更少或額外操作來執行。 在一些實施方式中，製程500中的操作可在配置用於電鍍之設備中執行。具體地，電鍍及表面處理操作可在同一工具平台中進行。電鍍設備之示例描述於圖13-15中。電鍍設備之一示例是產自並獲自加州費里蒙科林研發公司(Lam Research Corporation)之Sabre® 電鍍系統。
在製程500之方塊510，在基板之凹入特徵部中電鍍銅以形成鍍銅特徵部。將基板提供至電鍍設備。基板具有至少一凹入特徵部。凹入特徵部之示例包括但不限於溝槽、孔、接觸孔、開口、貫孔、缺口、洞及類似者。此些術語在本發明中可互換使用。在一些實施方式中，凹入特徵部可具有筆直側壁、正傾斜側壁或負傾斜側壁。凹入特徵部可具有深寬比(深度比上橫向尺寸)。在一些實施方式中，凹入特徵部具有至少約1 : 1、至少約2 : 1 、至少約3 : 1、至少約4 : 1、至少約5 : 1、至少約8 : 1、至少約10 : 1、至少約15 : 1、至少約20 : 1、或至少約30 : 1之深寬比。
在一些實施方式中，凹入特徵部可由圖案化光阻定義。例如，可定義凹入特徵部以形成銅特徵部，例如銅微柱、銅微凸塊或銅細線RDL。在一些實施方式中，凹入特徵部可構成定義於介電層中之凹部。例如，可定義凹入特徵部以在鑲嵌結構中形成銅貫孔。在另一示例中，可定義凹入特徵部以形成用於混成接合之銅接合墊。在一些實施方式中，凹入特徵部可透過圖案化光阻及鈍化層中的開口來定義。例如，可定義凹入特徵部以形成二合一特徵部，例如銅貫孔與柱或銅貫孔與RDL。
鍍銅特徵部可部分填充或完全填充基板之凹入特徵部。在一些實施方式中，凹入特徵部之底部包括例如銅晶種層之底層。在一些實施方式中，凹入特徵部之側壁與底部包括襯底及/或擴散阻障層。為了在凹入特徵部中電鍍銅，凹入特徵部之一或更多表面與銅電鍍溶液接觸，且基板被供予陰極偏壓以用銅至少部分填充或完全填充凹入特徵部以形成鍍銅特徵部。銅為非奈米雙晶銅。 與保形填充機制相反，電鍍銅係在凹入特徵部中以自下而上填充機制進行。自下而上之填充機制促進無空孔/接縫之鍍銅特徵部的形成。
基板在電鍍設備中與銅電鍍溶液接觸。如本文所用，電鍍溶液亦可稱為電解質、鍍覆溶液、鍍覆浴或含水電鍍溶液。銅電鍍溶液至少包括銅源、酸及一或更多有機添加劑以促進鍍銅特徵部之自下而上填充。該一或更多有機添加劑中之每一者的濃度可介於約1 ppm與約500 ppm之間、介於約2 ppm與約300 ppm之間、或介於約5 ppm與約200 ppm之間。銅電鍍溶液包括至少一或更多加速劑(例如，SPS)。
在製程500之方塊520，將鍍銅特徵部之表面暴露於一或更多氧化劑或其他化學試劑以處理鍍銅特徵部。不受限於任何理論，氧化劑或其他化學試劑可具有以允許發生奈米雙晶鍍覆之方式將加速劑分子(例如，SPS)去除、化學改質或以其他方式去活化的化學物。氧化劑或其他化學試劑亦可以在形成奈米雙晶銅時促進奈米雙晶的方式細化鍍銅特徵部的晶粒結構。可在處理腔室或站(其為電鍍設備之同一工具的一部分)中處理基板。據此，將鍍銅特徵部之表面暴露於一或更多氧化劑或其他化學試劑係在操作之間不引入破真空下進行。例如，可引入該一或更多氧化劑或其他化學試劑作為用於鍍覆奈米雙晶銅之電鍍腔室/站中預處理、作為用於鍍覆非奈米雙晶銅之電鍍腔室/站中的後處理、作為處理腔室/站(其為用於電鍍奈米雙晶銅及非奈米銅之同一工具的一部分)中的處理、或作為旋轉清洗乾燥腔室/站(其為用於電鍍奈米雙晶及非奈米雙晶銅之同一工具的一部分)中的處理。圖5之製程及處理序列可使用執行所述各個操作之每一者的一系列模組來執行，或在可執行一些或所有操作之一或更多模組中執行。例如，可在圖5中使用兩個不同之鍍覆模組，一個用於鍍覆非奈米雙晶銅，而一個用於鍍覆奈米雙晶銅。在一些實例中，可使用獨立腔室或模組以用於表面處理，例如灰化製程腔室或熱退火製程腔室。在一些實施方式中，圖5之製程及處理序列可使用能夠執行一些或所有操作之單個鍍覆模組來執行。例如，可在圖5中使用一鍍覆模組，其中鍍覆模組可流體連接至容納不同溶液之兩個或更多溶液貯存器。在方塊520處執行之表面處理係發生在方塊510之鍍覆非奈米雙晶銅之後且在方塊530之鍍覆奈米雙晶銅之前。
該一或更多氧化劑或其他化學試劑可用於將污染物及雜質從鍍銅特徵部去除或使其失去活性。在一些實施方式中，該一或更多氧化劑或其他化學試劑可用於將該一或更多有機添加劑從鍍銅特徵部去除或使其失去活性或對奈米雙晶鍍覆不具影響力。例如，該一或更多氧化劑或其他化學試劑可將一或更多加速劑及其他污染物從鍍銅特徵部分解及/或去除。在一些實施方式中，可同時或依序使用不同的氧化劑及/或化學試劑。加速劑通常含有碳、氧、氫及/或硫，且可氧化產生二氧化碳(CO 2)、水(H 2O)及/或二氧化硫(SO 2)。此後，鍍銅特徵部之表面可不含或實質上不含加速劑。不受限於任何理論，表面上存在的加速劑作用為晶粒細化劑並以干擾奈米雙晶生長之方式改變晶粒生長。此在形成奈米雙晶銅時會導致較大的過渡區域。
在一些實施例中，化學試劑包括一或更多在溶液中穩定之化合物，該溶液亦含有維持氧化銅離子溶解度之強氧化劑。此些可能包括但不限於具有銅之可溶性陰離子的酸 (例如硫酸、磷酸、鹽酸)，及於較高pH 值溶液中之銅離子錯合劑(例如大於pH 5，錯合劑包括例如乙二胺四乙酸(EDTA)、甘胺酸、檸檬酸鹽、乙二胺) ，但不應包括可能與銅表面直接發生強反應之物種(例如有機巰基化合物、苯並三唑 (BTA))。
將鍍銅特徵部之表面暴露於一或更多氧化劑或其他化學試劑可包括將鍍銅特徵部之表面暴露於濕式處理溶液。在一些實施方式中，濕式處理溶液包括過氧化物、硫酸或其組合之水溶液。在一些實施方式中，濕式處理溶液包括硫酸與過氧化氫的混合物(「食人魚蝕刻」溶液)。在一些實施方式中，濕式處理溶液包括有機酸、無機酸、溶解氣體(例如水中溶解的臭氧、水中溶解的二氧化碳)、去離子水、碳酸或甲磺酸。在一些實施方式中，濕式處理溶液包括含有一或更多電鍍整平化合物之溶液。該溶液可單獨含有整平劑，或在具有銅鹽、酸及鹵離子(例如，氯離子)之鍍覆溶液中含有整平劑。可在不損害鍍銅特徵部下應用任何合適之氧化劑或反應性化學物以去除污染物，例如加速劑。
在一些實施方式中，濕式處理溶液係經由噴嘴輸送至鍍銅特徵部。 噴嘴可位於處理腔室或電鍍腔室中，以將濕式處理溶液供應至鍍銅特徵部之表面。在一些實施方式中，可控制濕式處理溶液的溫度。例如，可將濕式處理溶液加熱至介於約20℃與約50℃之間的溫度。在一些實施方式中，基板可在基板支撐件上旋轉，並將濕式處理溶液輸送至基板。在一些實施方式中，可控制暴露的持續時間。例如，暴露於濕式處理溶液之持續時間係介於約10秒與約120秒之間。在一些實施方式中，可控制處理腔室、旋轉清洗乾燥腔室或電鍍腔室中之壓力。例如，腔室中的壓力可介於約25 托耳(Torr)與約100 Torr之間。在鍍銅特徵部之表面暴露於一或更多氧化劑或其他化學試劑之後，鍍銅特徵部之表面可暴露於清潔劑(例如去離子水)以去除濕式處理溶液。
將鍍銅特徵部之表面暴露於一或更多氧化劑或其他化學試劑可包括將鍍銅特徵部之表面暴露於乾式處理。在一些實施方式中，乾式處理包括將鍍銅特徵部之表面暴露於含氧氣體。在一些實施方式中，乾式處理包括將鍍銅特徵部之表面暴露於氧電漿或臭氧。氧電漿可遠端產生或於鍍銅特徵部暴露於氧化劑之處理/電鍍腔室中原位產生。氧自由基(例如O *及O 2 -)具高反應性，並將污染物從鍍銅特徵部去除或使其失去活性。臭氧為高活性氣體，其可用於將污染物從鍍銅特徵部去除或使其失去活性。當鍍銅特徵部之表面暴露於乾式處理時，其他反應性氣體及/或惰性氣體可與氧化劑混合。
在一些實施方式中，乾式處理包括利用形成氣體之熱處理。該形成氣體可包括例如氮與氫氣的混合物。利用形成氣體之熱處理可在高溫下進行，例如等於或大於約100°C、等於或大於約150°C、等於或大於約200°C、或等於或大於約250°C的溫度。在一些實施方式中，可透過加熱基板來施加高溫。不受限於任何理論，利用形成氣體之熱處理可改變鍍銅特徵部的晶粒結構，其實現隨後之奈米雙晶。額外地或可替代地，不受限於任何理論，利用形成氣體之熱處理可以將加速劑從鍍銅特徵部去除或使其失去活性的方式與加速劑相互作用。
在一些實施方式中，可測試鍍銅特徵部之表面以確定鍍銅特徵部之表面不含或實質上不含加速劑。可替代地，可測試鍍銅特徵部之表面以確定鍍銅特徵部之表面具有加速劑。可應用計量學或技術來檢測鍍銅特徵部表面上加速劑的存在，以確保鍍銅特徵部之表面具有適於奈米雙晶鍍覆的條件。
在一些實施方式中，方塊520之表面處理可涉及同時或依序執行之多個表面處理。當依序執行時，可按某順序執行不同濕式處理溶液或不同乾式處理溶液以促進污染物從鍍銅特徵部之表面去除。例如，方塊520之表面處理可包括將鍍銅特徵部暴露於過氧化物溶液，後接食人魚蝕刻溶液。不受限於任何理論，此種順序處理可能導致加速劑分子分解，接著從鍍銅特徵部之表面完全去除。在另一示例中，方塊520之表面處理可包括將鍍銅特徵部暴露於食人魚蝕刻溶液，後接過氧化物溶液。不受限於任何理論，此種順序處理可能導致加速劑分子大量去除，接著是較長時間之鍍銅特徵部表面清潔。
在製程500之方塊530，在鍍銅特徵部上電鍍奈米雙晶銅。可使用奈米雙晶銅電鍍溶液將奈米雙晶銅鍍在鍍銅特徵部上。在一些實施方式中，奈米雙晶銅可沉積在基板之凹入特徵部中以完全或至少額外地填充凹入特徵部。在一些實施方式中，鍍銅特徵部可完全填充凹入特徵部，而奈米雙晶銅可電鍍為鍍銅特徵部上方之特徵部(例如，柱)。
方塊530之電鍍奈米雙晶銅可在與方塊510之電鍍鍍銅特徵部相同的電鍍設備中發生。在一些實施方式中，電鍍設備可包括一或更多鍍覆模組，其中該一或更多鍍覆模組之每一者流體連接至可輸送不同電鍍溶液至電鍍設備之兩個或更多溶液貯存器或源。溶液貯存器或源之一者可提供奈米雙晶銅電鍍溶液。溶液貯存器或源之另一者可提供非奈米雙晶銅電鍍溶液(即，銅電鍍溶液)。在一些實施例中，電鍍設備可配置成對單個鍍覆模組提供不同電鍍溶液，電鍍溶液在其中被交換， 但將理解，在其他實施例中，電鍍設備可配置成對不同鍍覆模組提供電鍍溶液。因此，一個鍍覆模組可配置成執行方塊510之自下而上鍍覆，而另一鍍覆模組可配置成執行方塊530之奈米雙晶鍍覆。方塊530之電鍍奈米雙晶銅亦可在與方塊520之鍍銅特徵部暴露於一或更多氧化劑或其他化學試劑相同的電鍍設備中發生。在一些實施例中，方塊520之表面處理操作可在用於執行電鍍之鍍覆模組中執行，其中鍍覆模組可流體連接至容納濕式處理溶液之溶液貯存器。在一些實施例中，方塊520之表面處理操作可在與電鍍設備中之一或更多鍍覆模組分開的腔室中進行。例如，獨立腔室可為灰化腔室。
透過自下而上填充機制將非奈米雙晶銅鍍在凹入特徵部中之後，可透過保形填充機制鍍覆奈米雙晶銅。在一些實例中，奈米雙晶銅可透過保形填充機制鍍在凹入特徵部中，其中奈米雙晶銅可在不形成空孔/接縫下鍍在凹入特徵部中。奈米雙晶銅電鍍溶液可至少包括銅源及酸。奈米雙晶銅電鍍溶液可包括一或更多有機添加劑，例如抑制劑。然而，奈米雙晶銅電鍍溶液不含或實質上不含加速劑。在一些實施方式中，奈米雙晶銅電鍍溶液亦不含或實質上不含整平劑。在一些實施方式中，加速劑之濃度介於約0 ppm與約5 ppm之間， 整平劑之濃度介於約0 ppm與約30 ppm之間，而抑制劑之濃度介於約30 ppm與約 300 ppm之間。
為了在鍍銅特徵部上電鍍奈米雙晶銅，使鍍銅特徵部之表面與奈米雙晶銅電鍍溶液接觸，並對基板施加第一電流以電鍍具有複數奈米雙晶之奈米雙晶銅，其中第一電流包括在恆定電流與無電流之間交替之脈衝電流波形。脈衝電流波形促進(111)取向之結晶銅晶粒及奈米雙晶的形成。第一電流係在對基板供以陰極偏壓時施加，且此時奈米雙晶銅電鍍溶液接觸鍍銅特徵部之表面。在一些實施方式中，第一電流提供具有電流密度介於約1 A/dm 2與約12 A/dm 2之間、介於約2 A/dm 2與約8 A/dm 2之間、或 約4 A/dm 2的直流(DC)。控制電流密度以促進奈米雙晶的形成。可能需要最小電流密度(例如，2 A/dm 2)以在可接受的鍍覆速率下促進奈米雙晶的形成，而最大電流密度(例如，8 A/dm 2)可抑制奈米雙晶的形成。在脈衝電流波形中，每一週期中未施加電流(T off)的持續時間實質上大於每一週期中施加恆定電流(T on)的持續時間。在一些實施方式中，每一週期中無電流之持續時間比每週期恆定電流之持續時間長至少三倍。 在一些實施方式中， 每一週期未施加電流的持續時間可介於約0.3秒與約8秒之間，或介於約0.4秒與約6秒之間、或介於約0.5秒與約5秒之間。在一些實施方式中，每一週期中施加恆定電流的持續時間可介於約0.05秒與約2.5秒之間、介於約0.1秒與約2秒之間、或介於約0.1秒與約1.5秒之間。 脈衝電流波形之T on/T off的示例可為0.1/0.5、0.2/1、0.5/2、1/4或1.5/6，電流密度約4 A/dm 2。可調整T on/T off的持續時間以在可接受的鍍覆速率下達到高密度的奈米雙晶。用於足夠高產量應用之可接受鍍覆速率可為 每分鐘至少約0.1 μm、每分鐘至少約0.15 μm、每分鐘至少約0.2 μm、或每分鐘至少約0.5 μm。重複脈衝電流波形中交替之恆定電流與無電流的週期，直到達到所欲厚度。在一些實施方式中，重複至少約50個週期、重複至少約100個週期、重複至少約200個週期、或重複至少約500個週期。在一些實施方式中，奈米雙晶銅之平均厚度等於或小於約5 μm、等於或小於約3 μm、或等於或小於約1 μm。
在一些實施方式中，在施加第一電流之後，視情況地對基板施加第二電流，其中第二電流包括恆定電流波形。此可能發生於奈米雙晶銅電鍍溶液接觸鍍銅特徵部時。恆定電流波形提供具有電流密度介於1 A/dm 2與約12 A/dm 2之間、介於約2 A/dm 2與約8 A/dm 2之間、或約4 A/dm 2的恆定電流。當從脈衝電流波形轉變為恆定電流波形時，高密度的奈米雙晶可令人驚訝地繼續形成。因此，從脈衝電流波形轉變為恆定電流波形並不能阻止奈米雙晶的形成。在一些實施方式中，凹入特徵部中奈米雙晶銅的剩餘部分可使用恆定電流波形來形成。
在一些實施方式中，可控制奈米雙晶電鍍銅溶液的流率或流速以促進奈米雙晶的形成。電鍍期間以較低流率與基板接觸比起較高流率可促進較高的奈米雙晶密度。在一些實施方式中，奈米雙晶銅電鍍溶液在平行於基板鍍覆表面之方向上的流速等於或小於約70 cm/s或介於約30 cm/s與約70 cm/s之間。
在一些實施方式中，與奈米雙晶銅結合之鍍銅特徵部可定義銅微柱、銅微凸塊或銅細線RDL。在一些實施方式中，與奈米雙晶銅結合之鍍銅特徵部可定義鑲嵌結構中的銅貫孔。在一些實施方式中，與奈米雙晶銅結合之鍍銅特徵部可定義用於混成接合之銅接合墊。在一些實施方式中，與奈米雙晶銅結合之鍍銅特徵部可定義二合一特徵部，例如銅貫孔與柱或銅貫孔與RDL。
當在鍍銅特徵部上電鍍奈米雙晶銅時，奈米雙晶銅可包括具有(111)取向之奈米雙晶銅晶粒的奈米雙晶區域以及奈米雙晶區域底下之可能的過渡區域。在一些實施方式中，奈米雙晶銅被電鍍成不具過渡區域或具有平均厚度等於或小於約0.5 µm、等於或小於約0.3 µm、或等於或小於約 0.1 µm的過渡區域。過渡區域位於奈米雙晶區域與鍍銅特徵部之頂表面之間。過渡區域的特徵在於晶粒比奈米雙晶區域小，且無(111)取向的奈米雙晶銅晶粒。表面處理將污染物及雜質從鍍銅特徵部去除或使其失去活性，從而在鍍銅特徵部上磊晶生長奈米雙晶銅時消除過渡層或以其他方式將其減小。因此，相較於未經表面處理之奈米雙晶銅中的過渡區域尺寸，經表面處理之奈米雙晶銅中的過渡區域尺寸被減小。
在一些實施方式中，製程500進一步包括對奈米雙晶銅平坦化。在一些實施方式中，對奈米雙晶銅平坦化可包括化學機械拋光。在一些實施方式中，對奈米雙晶銅平坦化可包括電拋光製程，其特徵在於電化學去除奈米雙晶銅表面處之材料。此減少共平面性的變化及表面形貌之不規則性。
在一些實施方式中，可在直接接合互連(DBI)中接合奈米雙晶銅之前對奈米雙晶銅平坦化。在混成接合中，將第一奈米雙晶銅電鍍於第一基板之複數第一凹入特徵部中，其中第一凹入特徵部係形成於第一圖案化介電層中。將第二奈米雙晶銅電鍍於第二基板之複數第二凹入特徵部中，其中第二凹入特徵部係形成於第二圖案化介電層中。第一奈米雙晶銅及第二奈米雙晶銅各自以利用本發明所述之表面預處理的兩步方式形成。第一基板之第一奈米雙晶銅與第二基板之第二奈米雙晶銅對齊。升高第一基板與第二基板的溫度，以引起第一圖案化介電層與第二圖案化介電層之間的介電接合。在一些實施方式中，介電接合的溫度介於約30℃與約150℃之間。此後，升高第一基板與第二基板的溫度，以引起第一奈米雙晶銅與第二奈米雙晶銅之間的金屬接合。此在第一與第二奈米雙晶銅之間形成強冶金接合。用於金屬接合之高溫亦用於對奈米雙晶銅進行退火並減小/消除第一及第二奈米雙晶銅中之任何過渡區域。在一些實施方式中，用於金屬接合的高溫介於約150℃與約400℃之間或介於約250℃與約350℃之間。
在一些實施方式中，在製程500之方塊540，對奈米雙晶銅視情況退火以消除或減小過渡區域的尺寸。電鍍奈米雙晶銅時，退火溫度可高於沉積溫度。在一些實施方式中，沉積溫度介於約10℃與約45℃之間。在一些實施方式中，退火溫度介於約100℃與約400℃之間、或介於約150℃與約300℃之間，例如約250℃。退火可進行介於約1分鐘與約5小時之間、介於約5分鐘與約3小時之間、或介於約10分鐘與約2小時之間的持續時間。不受限於任何理論，對奈米雙晶銅進行退火可將奈米雙晶向下傳播至過渡區域以減小過渡區域的尺寸。換句話說，奈米雙晶區域利用熱退火延伸到並「消耗」過渡區域。因此，對奈米雙晶銅進行熱退火進一步提高奈米雙晶銅之性能與可靠性。
在一些實施方式中，製程500進一步包括去除任何遮罩或圖案化光阻。例如，圖案化光阻可透過光阻剝離來去除。沉積在鍍銅特徵部上之奈米雙晶銅可形成銅微柱、銅微凸塊或細線銅RDL。在一些實施方式中，沉積在鍍銅特徵部上之奈米雙晶銅可形成二合一結構，例如銅貫孔與柱或銅貫孔與RDL。
可替代地，在本發明中，在電鍍奈米雙晶銅之前對晶種層進行表面處理。不同於執行兩步銅鍍覆操作(其中在鍍非奈米雙晶銅之後且鍍奈米雙晶銅之前進行表面處理)，在晶種層上進行表面處理以將諸多污染物及雜質去除或使其失去活性及/或改變晶種層之晶粒結構以促進奈米雙晶生長。在此等製程流程中，方法包括提供具有晶種層之基板，晶種層之表面上具有一或更多污染物或晶體缺陷；將晶種層之表面暴露於一或更多氧化劑或其他化學試劑以處理晶種層；以及在晶種層上電鍍奈米雙晶銅特徵部。晶種層可透過任何合適的沉積技術沉積在基板上，例如物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、電鍍或無電鍍覆。在一些實施方式中，晶種層為銅晶種層。在一些實施方式中，奈米雙晶銅特徵部具有等於或小於約5 μm、等於或小於約3 μm、或等於或小於約1 μm的厚度。在一些實施方式中，晶種層之表面暴露於包含有過氧化物、硫酸、溶解臭氧或其組合之水溶液的濕式處理溶液。在一些實施方式中，晶種層之表面暴露於包含有一或更多電鍍整平化合物之濕式處理溶液。在一些實施方式中，晶種層之表面暴露於包含有氧電漿或臭氧之乾式處理。在一些實施方式中，晶種層之表面暴露於包括利用形成氣體(例如，氮與氫氣的混合物)之熱處理的乾式處理。表面處理將奈米雙晶銅特徵部中之過渡區域的尺寸降至最小。例如，奈米雙晶銅特徵部被電鍍成不具過渡區域或具有平均厚度小於約0.5μm的過渡區域。
圖6A-6C顯示根據一些實施方式在二合一貫孔與柱中沉積奈米雙晶銅之示例製程流程中諸多階段的橫截面示意圖。在圖6A-6C中，示出用於二合一製造之示例性基板600。在一些實施方式中，基板600可為半導體晶圓、構建在半導體晶圓上或半導體晶圓的一部分。在一些實施方式中，基板600為矽基板。鈍化層610可位於基板600上方，其中鈍化層610可包括電絕緣材料，例如聚醯亞胺。鈍化層610可被圖案化以定義二合一特徵部的位置。鈍化層610之一些部分可呈傾斜、彎曲或圓形。在一些實施方式中，鈍化層610之一或更多角可呈傾斜、彎曲或圓形。此增加在鈍化層 610上方沉積銅時的形貌。光阻形成於鈍化層610上方，其中光阻被圖案化以形成圖案化光阻620。鈍化層610及圖案化光阻620提供開口630，銅沉積穿過開口630以形成二合一特徵部。在一些實施方式中，銅晶種層640沉積在鈍化層610上方及開口630底部處之基板600的顯露表面上方。銅晶種層640沿著鈍化層610及基板600的表面呈連續且保形。在一些實施方式中，氧化物層及/或阻障層可沉積在鈍化層610上方及開口底部處之基板600顯露表面上方。阻障層可包括例如鈦、鈦-鎢、鎢或鉭。
在圖6B中，開口630部分填充有非奈米雙晶銅650。非奈米雙晶銅 650係透過電鍍沉積於開口630中之銅晶種層640上方。基板600可在電鍍腔室中與銅電鍍溶液接觸，且基板600可被供予陰極偏壓以在銅晶種層640上電鍍非奈米雙晶銅650。銅電鍍溶液包含有機添加劑，例如加速劑，以促進開口 630自下而上之無空孔填充。非奈米雙晶銅650部分填充開口630到鈍化層610處或剛超過鈍化層610的厚度。在一些實施方式中，非奈米雙晶銅650部分填充開口630到比鈍化層610高不超過1 μm、高不超過0.5 μm或高不超過0.1 μm的厚度。非奈米雙晶銅650之沉積至少提供二合一貫孔與柱中的貫孔。貫孔由開口630底部處之鈍化層610定義。非奈米雙晶銅650之頂表面相對平坦，使得開口630中後續奈米雙晶銅之沉積不受鈍化層610之底層形貌的影響。在一些實施方式中，非奈米雙晶銅650之頂表面可透過平坦化製程平坦化。
在圖6C中，對非奈米雙晶銅650之頂表面進行處理以將污染物及雜質去除或使其失去活性及/或細化非奈米雙晶銅650之晶粒結構，而奈米雙晶銅655透過電鍍沉積於非奈米雙晶銅650上方。非奈米雙晶銅650之頂表面用氧化劑或其他反應性化學物質處理，以將加速劑去除或去活化及/或細化非奈米雙晶銅650的晶粒結構。舉例來說，氧化劑可包括過氧化物、硫酸、溶解臭氧或其組合。在另一示例中，反應性化學物可包括整平劑。在另一示例中，氧化劑可包括氧電漿。在又另一示例中，氧化劑可包括臭氧。在一些實施方式中，反應性化學物包括在溶液中穩定的化合物，溶液包含有維持氧化銅離子溶解度之強氧化劑。此些包括但不限於具有銅之可溶性陰離子的酸 (例如，硫酸、磷酸或鹽酸)，及於較高pH 值溶液中之銅離子錯合劑(例如乙二胺四乙酸(EDTA)、甘胺酸、檸檬酸鹽、乙二胺)。此些一般不應包括可能與銅表面有強反應之物種(例如有機巰基化合物、苯並三唑 (BTA))。在一些實施方式中，反應性化學物包括在熱處理中提供的形成氣體。氧化劑或其他反應性化學物可將污染物及雜質(例如加速劑)從非奈米雙晶銅650之頂表面去除或使其失去活性。可替代地或額外地，氧化或其他反應性化學物可細化非奈米雙晶銅650之晶粒結構以促進隨後的奈米雙晶。此後，基板600可在電鍍腔室中與奈米雙晶銅電鍍溶液接觸，且基板600可被供予陰極偏壓以在非奈米雙晶銅650上電鍍奈米雙晶銅655。奈米雙晶銅電鍍溶液不含或實質上不含加速劑。奈米雙晶銅655可部分填充或完全填充開口630。隨後可去除圖案化的光阻620。鍍在非奈米雙晶銅650上之奈米雙晶銅655形成二合一貫孔與柱。奈米雙晶銅655中之奈米雙晶為實質上均勻且平行於局部基板，特別是平行於非奈米雙晶銅650之頂表面。不同於圖3A-3B及圖4中的結果，晶粒生長不會在許多不同方向上進行，且奈米雙晶不會在許多不同方向上取向。奈米雙晶銅655中的過渡區域被降至最小，其中過渡區域之平均厚度小於約0.5 μm。
圖7A-7E顯示根據一些實施方式在鍍銅上沉積奈米雙晶銅之示例性製程流程中諸多階段的橫截面示意圖。在圖7A-7E中，示出用於鑲嵌處理之示例性基板700。在一些實施方式中，基板700可為半導體晶圓、構建在半導體晶圓上或半導體晶圓的一部分。鈍化層702可位於基板700上方，其中鈍化層702可包括電絕緣材料，例如氧化矽(SiO 2)或氮化矽(SiN)。鈍化層702可被圖案化以定義導電互連結構704的位置。在一些實施方式中，導電互連結構704可包括凸塊下金屬化層(UBM)。介電材料可形成在鈍化層702及導電互連結構704上方 ，其中介電材料被圖案化以形成圖案化介電層706。圖案化介電層706在銅鑲嵌製程中定義銅貫孔/特徵部的位置。圖案化介電層706可顯露導電互連結構704之頂表面。在圖 7A-7E 中，擴散阻障層及/或襯底層(未示出)可對圖案化介電層 706形成襯底。
在圖7A中，銅晶種層710沉積在基板700上方。銅晶種層710係理想地保形沉積，其沿著圖案化介電層706之側壁及表面並在凹部712之底部處以足夠厚的均勻性順著表面形貌。換言之，銅晶種層710沉積在凹部712外之場區域中及凹部712中，以足夠厚度均勻性覆蓋顯露界面，以允許在諸多顯露表面上進行電鍍。銅晶種層710沿著圖案化介電層706並在凹部712中之導電互連結構704的頂表面上呈保形且連續。凹部712可由圖案化介電層706定義。凹部712形成在導電互連結構704上方。在一些實施方式中，凹部712可具有高深寬比(深度比上寬部深寬比)。在一些實施方式中，每一凹部712之深寬比可 等於或大於約3 : 1、等於或大於約4 : 1、等於或大於約5 : 1、等於或大於約8 : 1、等於或大於約10 : 1、等於或大於約15 : 1、等於或大於約20 : 1、或等於或大於約30 : 1。
在圖7B中，凹部712部分地填充有銅以形成鍍銅特徵部720。鍍銅特徵部720中的銅為非奈米雙晶銅。銅係透過電鍍沉積於每一凹部712中之銅晶種層710上方。基板700可在電鍍腔室中與銅電鍍溶液接觸，且基板700可被供予陰極偏壓以在銅晶種層710上電鍍銅。銅電鍍溶液可包括有機添加劑，例如加速劑，以促進凹部712自下而上之無空孔填充。凹部712被部分填充，使得鍍銅特徵部720未到達圖案化介電層706之頂表面。
在圖7C中，將凹部712中之鍍銅特徵部720暴露於表面處理730。表面處理730可將污染物及雜質(例如加速劑)從鍍銅特徵部720之頂表面去除或使其失去活性。表面處理730可細化鍍銅特徵部720之晶粒結構，以促進奈米雙晶生長。在一些實施方式中，表面處理730包括過氧化物、硫酸、溶解臭氧或其組合之水溶液。在一些實施方式中，表面處理730包括含有電鍍整平化合物之溶液。在一些實施方式中，化學試劑包括在溶液中穩定的化合物，該溶液含有維持氧化銅離子溶解度之強氧化劑。此些包括但不限於具有銅之可溶性陰離子的酸(例如，硫酸、磷酸或鹽酸)，及於較高pH溶液中之銅離子錯合劑(例如，EDTA、甘胺酸、檸檬酸鹽、乙二胺)。此些一般不應包括可能與銅表面強反應之物種(例如，有機巰基化合物、BTA)。在一些實施方式中，表面處理730包括氧電漿。在一些實施方式中，表面處理730包括臭氧。在一些實施方式中，表面處理730包括將鍍銅特徵部720暴露於熱形成氣體。在一些實施方式中，表面處理730可包括同時或依序地將鍍銅特徵部暴露於不同溶液。
在圖7D中，將奈米雙晶銅740電鍍在鍍銅特徵部720上。奈米雙晶銅740填充凹部712。在一些實施方式中，奈米雙晶銅740係鍍在凹部712外之場區域中，導致銅覆蓋層。基板700可在電鍍腔室中與奈米雙晶銅電鍍溶液接觸，且基板700可被供予陰極偏壓以在鍍銅特徵部720上電鍍奈米雙晶銅740。奈米雙晶銅電鍍溶液不含或實質上不含加速劑。奈米雙晶銅740在不導致空孔/接縫之條件下電鍍。再者，奈米雙晶銅740中之過渡區域被降至最小，其中過渡區域之平均厚度小於約0.5 μm。
在圖7E中，對奈米雙晶銅740進行熱退火750。熱退火750可在介於約150°C與約400°C之間或介於約250°C與約350°C之溫度下加熱奈米雙晶銅740。熱退火750可進一步減小奈米雙晶銅740中過渡區域的尺寸。在一些實施方式中，奈米雙晶銅740可在熱退火750之前被平坦化。在平坦化之後可顯露圖案化介電層706之頂表面。在一些實施方式中，熱退火750可應用於混成接合或直接接合互連應用。
圖7A-7E中之製程流程可產生半導體裝置70之鑲嵌結構760。鑲嵌結構760亦可稱為半導體裝置70之導電互連結構。如圖7E所示，半導體裝置70包括基板700以及基板700上方之圖案化介電層706。半導體裝置70進一步包括在基板70上方且至少形成於圖案化介電層706中之鑲嵌結構760，其中鑲嵌結構760包括鍍銅特徵部720及鍍銅特徵部720上方之奈米雙晶銅740。鍍銅特徵部720為非奈米雙晶銅且佔據鑲嵌結構760之基部。奈米雙晶銅740佔據鑲嵌結構760之上部。鍍銅特徵部720至少部分地形成於圖案化介電層706中。在一些實施方式中，奈米雙晶銅740佔據鑲嵌結構760之30%體積或更少、鑲嵌結構760之20%體積或更少、鑲嵌結構760之15%體積或更少。在一些實施方式中，鍍銅特徵部720部分填充或完全填充圖案化介電層706之凹部712。
鍍銅特徵部720可包括無方向性取向之銅晶粒，而奈米雙晶銅740包括複數奈米雙晶。鍍銅特徵部720及奈米雙晶銅740形成混合晶體結構或混成晶體結構。相較於鍍銅特徵部720，奈米雙晶銅740可展現較強之機械性能及較小之膜應力。
圖8顯示根據一些實施方式將過渡區域減至最小之奈米雙晶銅特徵部的橫截面SEM影像。在用食人魚蝕刻溶液處理非奈米雙晶銅之頂表面之後，在非奈米雙晶銅上生長奈米雙晶銅特徵部。在非奈米雙晶銅上使用食人魚蝕刻溶液進行表面處理得以在奈米雙晶銅特徵部中產生高度柱狀之晶粒及高密度奈米雙晶。此外，奈米雙晶銅特徵部中之過渡區域被減至最小，使得過渡區域之尺寸可忽略不計。
如上所討論，銅電鍍可以奈米雙晶銅鍍在非奈米雙晶銅上之兩步方式進行。非奈米雙晶銅可部分或完全填充凹入特徵部。在本發明中，銅電鍍可替代地以非奈米雙晶銅鍍在奈米雙晶銅上之兩步方式進行。奈米雙晶銅可部分填充凹入特徵部。鍍在奈米雙晶銅上之非奈米雙晶銅可形成導電互連結構，例如二合一銅貫孔與RDL結構。
在半導體裝置製造中形成導電貫孔、線、墊或其他結構通常涉及電鍍銅。鍍覆導電結構通常是透過圖案化光阻進行鍍覆。鍍覆導電結構的示例包括銅RDL。銅RDL通常由多晶銅組成。當透過圖案化光阻鍍覆銅RDL時，所得之銅可沉積在介電層(例如聚醯亞胺層)上。鍍覆銅與介電層之間的界面可能導致CTE(熱膨脹係數)顯著不匹配。例如，多晶銅具有約16.3 ppm/°C之CTE，而聚醯亞胺具有約35 ppm/°C之CTE。鍍覆導電結構之熱循環因鍍覆銅與介電層之間的CTE不匹配而引起應力。此會導致鍍覆導電結構失效，例如線路裂損或分層。
奈米雙晶銅一般比非奈米雙晶銅(例如多晶銅)具有改進的電及機械性能。由於具有更佳特性，奈米雙晶銅能夠抵抗熱循環因任何CTE不匹配所引起之應力，因而降低鍍覆銅與介電層之間裂損的可能性。在介電層上方鍍覆奈米雙晶銅而不是非奈米雙晶銅以形成導電結構可減低例如裂損之失效。
然而，鍍覆奈米雙晶銅為高度保形。此部分乃由於奈米雙晶銅鍍覆溶液不含或實質上不含加速劑。在導電結構(例如RDL)中併入奈米雙晶銅可能帶來挑戰，因為鍍覆奈米雙晶銅係根據保形填充機制進行。保形特徵部填充通常導致接縫或空孔的形成。或者，若僅部分填充該特徵部，則導致顯著凹陷，其在後續沉積、微影及/或其他處理步驟中引起形貌問題。
圖9A-9B顯示在二合一貫孔與RDL中沉積奈米雙晶銅之諸多階段的橫截面示意圖。二合一貫孔與RDL通常用於異質整合。二合一貫孔與RDL係透過同時鍍覆RDL線及帶有底下貫孔的墊來形成。
在圖9A中，示出具有介電層910之示例性基板900。基板900可為半導體晶圓、構建在半導體晶圓上或半導體晶圓的一部分。在一些實施方式中，介電層910可包括電絕緣材料，例如聚醯亞胺。介電層910可被圖案化以定義二合一特徵部的位置。特別地，介電層910可被圖案化以定義凹部或凹入特徵部940。在一些實施方式中，凹入特徵部940可具有傾斜、彎曲或圓形側壁。光阻形成於介電層910上方，其中光阻被圖案化以形成圖案化光阻930。圖案化光阻930定義空間或開口945，銅沉積穿過開口945以形成二合一貫孔與RDL。在一些實施方式中，銅晶種層920沉積在介電層910上方。銅晶種層920沿著凹入特徵部940之側壁及底部沉積。銅晶種層920沿著介電層910之表面呈連續且保形。在一些實施方式中，氧化物層及/或阻障層(未示出)可沉積在介電層910上。
在圖9B中，奈米雙晶銅950電鍍在圖案化光阻930所定義之空間或開口945中。奈米雙晶銅950電鍍在介電層910上方之銅晶種層920上。奈米雙晶銅950可形成圖案化光阻930所定義之二合一貫孔與RDL。基板900可在電鍍腔室中與奈米雙晶銅電鍍溶液接觸，且基板900可被供予陰極偏壓以在銅晶種層920上電鍍奈米雙晶銅950。奈米雙晶銅電鍍溶液可不含或實質上不含加速劑。在一些實施方式中，奈米雙晶銅電鍍液可包含一些有機添加劑，例如抑制劑。奈米雙晶銅950保形沉積於凹入特徵部940中及鄰近於凹入特徵部940之區域中。奈米雙晶銅950不是透過自下而上填充來填充凹入特徵部940，而是部分填充凹入特徵部 940。部分填充之特徵部導致凹陷(dimple)955，其會驅使後續處理步驟中之形貌變化。凹陷955亦可稱為凹口(indentation)、碟部(dish)、凹處(depression)、凹坑(divot)、凹痕(dip)、缺口(gap)、凹槽(groove)或凹部(recess)。沉積於凹入特徵部940中之奈米雙晶銅950形成銅貫孔。沉積在鄰近於凹入特徵部940且由圖案化光阻930所定義之區域中的奈米雙晶銅950形成銅RDL。當電鍍奈米雙晶銅 950 時，二合一貫孔與RDL產生形貌結構，其乃由於奈米雙晶銅950為保形鍍覆，因而產生降至比銅RDL低之深度的銅貫孔。
RDL為將半導體封裝之一部分電連接至另一部分的互連。RDL通常用於扇出及2.5-D或3-D封裝。半導體封裝之推進需要更多的電互連及通路。為了滿足對更多電互連及通路日益增多的需求，多個RDL層通常相互堆疊。多個RDL層涉及複數金屬化層及貫孔以及複數介電(例如，聚合物)層。金屬化層之一者形成於介電層之一者上，而介電層之另一者形成於金屬化層上，以此類推。在多層RDL結構中連續堆疊介電層與金屬化層會產生形貌不連續。
圖10顯示多層貫孔與RDL結構之橫截面示意圖，其具有保形沉積之奈米雙晶銅所引起的形貌變化。多層貫孔與RDL結構1000包括基板1010，其可為半導體晶圓、構建在半導體晶圓上或半導體晶圓的一部分。在一些實施方式中，基板1010為矽基板。金屬墊1020可形成在基板1010上。在一些實施方式中，金屬墊1020包括例如銅、鋁、鎢、金、銀或其合金之金屬。第一介電層1030設置在金屬墊1020上方。在一些實施方式中，第一介電層1030包括例如聚醯亞胺(PI)或聚苯並噁唑(PBO)之聚合物。可在第一介電層1030中形成第一銅貫孔 1040以電接觸金屬墊1020。在一些實施方式中，可使用黃光微影製程在第一介電層1030中形成凹部。儘管未示於圖10中，擴散阻障層及/或襯底層可沉積在第一介電層1030上方。在一些例子中，包括鈦、鎢、鉭或其合金之阻障金屬可對第一介電層1030形成襯底。在一些實施方式中，銅晶種層(未示出)可沉積在阻障金屬上方。凹部可透過電鍍奈米雙晶銅來填充。此外，在鄰近於凹部之區域中電鍍奈米雙晶銅。此在第一介電層1030上方形成第一銅RDL 1050，其中第一銅RDL 1050在二合一製造方案中與第一銅貫孔1040同時形成。由於奈米雙晶銅係在形成第一銅貫孔1040與第一銅RDL 1050時保形沉積而成，故可在第一銅貫孔 1040中形成凹陷。深度變化發生在第一銅貫孔1040與第一銅RDL 1050之間。在形成第一銅貫孔1040與銅RDL 1050之後，重複該製程。可去除光阻。可選地，去除任何顯露之阻障金屬及銅晶種層。第二介電層1060設置在第一銅貫孔1040與第一銅RDL 1050上方。在一些實施方式中，第二介電層1060包括例如聚醯亞胺或聚苯並噁唑的聚合物。由於第一銅貫孔1040之深度變化，相繼沉積的層產生形貌變化。據此，第二介電層1060之一部分可能呈彎曲、圓形、凹陷、傾斜或不平坦。可在第二介電層1060中形成第二銅貫孔1070以接觸第一銅RDL 1050。在一些實施方式中，可使用黃光微影製程在第二介質1060中形成凹部。可透過電鍍奈米雙晶銅來填充凹部。再者，在鄰近於凹部之區域中電鍍奈米雙晶銅。此在第二介電層1060上方形成第二銅RDL 1080，其中第二銅RDL 1080在二合一製造方案中與第二銅貫孔1070同時形成。由於奈米雙晶銅係在形成第二銅貫孔1070與第二銅RDL 1080時保形沉積而成，故可在第二銅貫孔1070中形成凹陷。此外，第二介電層1060中之形貌變化會在後續沉積之第二銅RDL 1080中引起形貌不連續。此些形貌不連續性導致後續黃光微影步驟中之焦深(depth of focus, DOF)問題。此進而導致整個基板表面上之線尺寸變化及更精細線微縮之解析度問題。隨著堆疊越來越多的銅RDL，與焦深及缺乏均勻沉積相關的問題增多。此會導致較差的裝置可靠性、性能及可能的裝置失效。
本發明在二合一貫孔與RDL結構中提供奈米雙晶銅，並減低形貌不連續性。透過採用奈米雙晶銅，二合一貫孔與RDL結構亦可減低機械性失效，例如裂損。銅以兩步製程電鍍，其在介電層上方沉積一層奈米雙晶銅。該層奈米雙晶銅層電鍍在基板之一或更多凹入特徵部中以及該一或更多凹入特徵部外圖案化光阻所定義的區域中。該一或更多凹入特徵部外之該區域亦可稱為鄰近區域或鄰近凹入特徵部之區域。該層奈米雙晶銅部分填充該一或更多凹入特徵部。該層奈米雙晶銅在該一或更多凹入特徵部外之區域中沉積至銅RDL線的目標厚度。在沉積該層奈米雙晶銅之後，在該層奈米雙晶銅上方電鍍一層非奈米雙晶銅。該層非奈米雙晶銅填充該一或更多凹入特徵部以提供具有該層奈米雙晶銅的銅貫孔。因此，填充的凹入特徵部係由奈米雙晶與非奈米雙晶銅形成，其不具接縫及/或空孔且幾乎沒有形貌變化。在一些實施方式中，透過沉積該層非奈米雙晶銅來形成銅覆蓋層。銅覆蓋層可代表銅貫孔所定義之區域與銅RDL線所定義之區域中的一或兩者中過量非奈米雙晶銅。在一些實施方式中，可去除一些或全部銅覆蓋層。在一些實施方式中，銅覆蓋層可透過化學蝕刻去除。在一些實施方式中，銅覆蓋層可透過CMP或電平坦化去除。
圖11顯示根據一些實施方式沉積奈米雙晶銅貫孔與一或更多奈米雙晶銅線之示例方法的流程圖。製程1100中之操作可以不同順序及/或以不同、較少或額外操作來執行。製程1100之態樣可參考圖12A-12D加以描述。在一些實施方式中，製程1100中之操作可在配置成用於電鍍之設備中執行。電鍍奈米雙晶銅及非奈米雙晶銅可在同一工具平台或在工具平台之同一模組中進行。電鍍設備之示例描述於圖13-15中。電鍍設備之一示例是產自並獲自加州費里蒙科林研發公司(Lam Research Corporation)之Sabre® 電鍍系統。在一些實施方式中，製程1100之操作可至少部分地根據儲存於一或更多非暫態電腦可讀媒體中的軟體來實施。
在製程1100之方塊1110，在基板之凹部區域中及基板之凹部區域外的區域中電鍍奈米雙晶銅。在一些實施方式中，對於銅貫孔與RDL結構，凹部區域可稱為「貫孔」區域而凹部區域外之區域可稱為「線」區域。奈米雙晶銅可電鍍在基板之介電層上方。介電層可包括例如聚醯亞胺之聚合物。介電層可被圖案化成具有一或更多凹部以至少形成基板之凹部區域。凹部之示例包括但不限於溝槽、孔、接觸孔、開口、貫孔、缺口、洞及類似者。在一些實施方式中，基板之凹部區域可具有筆直側壁、正傾斜側壁或負傾斜側壁。在一些實施方式中，凹部區域可具有至少約1 : 1、至少約2 : 1 、至少約3 : 1、至少約4 : 1、至少約5 : 1、至少約8 : 1、至少約10 : 1、至少約15 : 1、至少約20 : 1、或至少約30 : 1之深寬比。在一些實施方式中，凹部區域形成穿過介電層之凹部以顯露底下金屬層，例如金屬墊。
在一些實施方式中，銅晶種層對凹部區域及凹部區域外之區域形成襯底。銅晶種層可沿著基板之介電層表面保形沉積。額外地或可替代地，黏附層、擴散阻障層、襯底層及/或其他材料層可對介電層之表面形成襯底。銅晶種層或其他材料層可對基板之凹部區域的側壁及底部以及基板之頂表面形成襯底。因此，奈米雙晶銅直接電鍍在銅晶種層或其他材料層上。
在一些實施方式中，凹部區域外之區域包括圖案化光阻層。奈米雙晶銅電鍍在凹部區域外圖案化光阻層所定義的區域中。換言之，奈米雙晶銅透過圖案化光阻層電鍍在基板上。奈米雙晶銅可選擇性地沉積在銅晶種層上並根據圖案化光阻層被圖案化。
奈米雙晶銅保形沉積於凹部區域中及凹部區域外之區域中。為了電鍍奈米雙晶銅，使基板之表面與奈米雙晶銅電鍍溶液接觸，並對基板施加第一電流以電鍍具有複數奈米雙晶的銅。第一電流可包括在恆定電流與無電流之間交替之脈衝電流波形。脈衝電流波形促進(111)取向之結晶銅晶粒及奈米雙晶的形成。第一電流係在對基板供以陰極偏壓時施加，此時使奈米雙晶銅電鍍溶液接觸基板之表面。脈衝電流波形之態樣(例如電流密度、週期持續時間、週期次數、鍍覆速率等)描述於上，以促進奈米雙晶銅中之奈米雙晶。在一些實施方式中，第二電流在施加第一電流之後視情況地施加至基板，其中第二電流為恆定電流波形。此可能在奈米雙晶銅電鍍溶液接觸基板表面時發生。恆定電流波形之態樣(例如電流密度)於上描述，以促進奈米雙晶銅之形成。
奈米雙晶銅係使用奈米雙晶銅電鍍溶液以根據保形填充機制電鍍而成。奈米雙晶銅電鍍溶液可至少包含銅源及酸。奈米雙晶銅電鍍溶液可包括一或更多有機添加劑，例如抑制劑。然而，奈米雙晶銅電鍍溶液不含或實質上不含加速劑。在一些實施方式中，奈米雙晶銅電鍍溶液亦不含或實質上不含整平劑。奈米雙晶銅電鍍溶液中之組成在電鍍期間促進奈米雙晶銅的形成，但可能會將填充機制限制為保形填充機制。奈米雙晶銅電鍍溶液之態樣(例如其組成及流速)於上描述，以促進奈米雙晶銅之形成。
該電鍍的奈米雙晶銅可在基板上形成一層奈米雙晶銅。該層奈米雙晶銅可部分填充凹部區域，其中該層奈米雙晶銅沿著凹部區域之側壁及底部沉積。該層奈米雙晶銅沉積在凹部區域外圖案化光阻層所定義的區域中。基板之凹部區域外的此些區域定義線區域。該層奈米雙晶銅之厚度可為凹部區域外之區域中一或更多銅線的目標厚度。此外，該層奈米雙晶銅之厚度可為與在銅貫孔中達到奈米雙晶銅之所欲組成相關的所欲厚度。由於該層奈米雙晶銅為保形沉積，因此該層奈米雙晶銅之厚度在凹部區域中與在凹部區外之區域中可為相同或實質上相同。在一些實施方式中，該層奈米雙晶銅之厚度等於或小於約10 µm、等於或小於約5 µm、等於或小於約3 µm、或介於約0.5 µm與約5 µm之間。在二合一銅貫孔與RDL結構中，該層奈米雙晶銅同時形成部分填充之銅貫孔與銅線。
在一些實施方式中，在電鍍奈米雙晶銅之前，在製程1100中視情況地在電鍍設備中提供基板。電鍍設備可包括一或更多鍍覆模組。基板可提供於鍍覆模組之一者中，該鍍覆模組流體連接至可將奈米雙晶銅電鍍溶液輸送至鍍覆模組之貯存器。進入基板可在被提供於電鍍設備中之前被處理及圖案化。例如， 基板除了其他可能的處理步驟外尤其可經過沉積介電層、 圖案化介電層以形成凹部區域、 沉積銅晶種層、沉積光阻材料、以及圖案化光阻材料以形成圖案化光阻層之操作。
在一些實施方式中，電鍍奈米雙晶銅之後，在製程1100中視情況地處理奈米雙晶銅。在一些實施方式中，奈米雙晶銅可透過濕式或乾式處理以去除污染物或雜質。
在圖12A中，示出用於二合一製造中之示例性基板1200。基板1200可為半導體晶圓、構建在半導體晶圓上或半導體晶圓的一部分。在一些實施方式中，基板1200為矽基板。基板1200包括介電層1210，其可包括例如聚醯亞胺之電絕緣材料。介電層1210可被圖案化以定義二合一特徵部的位置。二合一特徵部可為二合一貫孔與RDL特徵部。在一些實施方式中，介電層1210可被圖案化以定義凹部或凹入特徵部1240。在一些實施方式中，凹入特徵部1240可具有筆直、傾斜、彎曲或圓形側壁。銅晶種層1220可沉積在介電層1210上方。銅晶種層1220可沿著凹入特徵部1240之側壁及底部沉積。銅晶種層1220可沿著介電層1210之頂表面沉積。銅晶種層1220沿著介電層1210之表面呈連續且保形。在一些實施方式中，氧化物層及/或阻障層(未示出)可沉積在介電層1210上。亦在介電層1210上方形成光阻，其中光阻被圖案化以形成圖案化光阻1230。圖案化光阻1230形成於凹入特徵部1240外之區域中的銅晶種層 1220上方。圖案化光阻1230定義空間或開口1245，銅沉積穿過開口1245之以形成二合一貫孔與RDL。
在圖12B中，奈米雙晶銅1250沉積在凹入特徵部1240中之銅晶種層1220上以部分填充凹入特徵部1240，且奈米雙晶銅1260沉積在凹入特徵部1240外圖案化光阻1230所定義的區域中。凹入特徵部1240中之奈米雙晶銅1250及凹入特徵部1240外之區域中的奈米雙晶銅1260係透過電鍍同時沉積。凹入特徵部1240中之奈米雙晶銅1250可代表部分製成之銅貫孔，而凹入特徵部1240外之區域中的奈米雙晶銅1260可代表一或更多銅RDL線。如圖12B所示，使凹入特徵部1240外之區域中的奈米雙晶銅1260沉積至目標厚度1265。在一些實施方式中，目標厚度1265可介於約0.5 μm與約5 μm之間。目標厚度1265可代表該一或更多銅RDL線之所欲厚度。奈米雙晶銅1250、1260透過電鍍保形沉積而成，其中基板1200在電鍍腔室中與奈米雙晶銅電鍍溶液接觸，並可施加脈衝電流波形至基板1200以電鍍具有複數奈米雙晶的銅。奈米雙晶銅電鍍溶液不含或實質上不含加速劑。在一些實施方式中，奈米雙晶銅電鍍溶液中僅有的有機添加劑可為抑制劑。此促進用於沉積奈米雙晶銅 1250、1260之保形填充機制。
返回圖11，在製程1100之方塊1120，在奈米雙晶銅上電鍍非奈米雙晶銅以至少填充凹部區域。填充的凹部區域定義銅貫孔。此亦可稱為「奈米雙晶銅貫孔」。凹部區域外之鍍覆區域定義一或更多銅線。此亦可稱為「一或更多奈米雙晶銅線」或「一或更多奈米雙晶銅RDL線」。在一些實施方式中，非奈米雙晶銅包括多晶銅。在沉積奈米雙晶銅之後，非奈米雙晶銅填充凹部區域中所留下的任何凹陷、凹口、洞、溝槽或缺口。非奈米雙晶銅之沉積可根據自下而上的填充機制來進行。此促進在凹部區域中形成銅貫孔且不具接縫及/或空孔。然而，將理解，非奈米雙晶銅之沉積可根據其他填充機制來進行。非奈米雙晶銅可填充超過凹部區域的高度。
在一些實施方式中，將非奈米雙晶銅電鍍在基板之凹部區域外的區域中。可在凹部區域外之區域中的該層奈米雙晶銅層上沉積一層非奈米雙晶銅層，以定義銅覆蓋層或銅覆蓋層之至少一部分。銅覆蓋層可表示凹部區域之過度填充所形成的銅。過度填充凹部區域之非奈米雙晶銅形成銅覆蓋層。除了填充奈米雙晶銅所形成之凹部之外，非奈米雙晶還可於奈米雙晶銅之表面上方橫向擴展。因此，銅覆蓋層可由沉積超過凹部區域外之區域中奈米雙晶銅頂表面所定義之深度的非奈米雙晶銅組成。在一些實施方式中，銅覆蓋層的厚度可等於或小於約5 µm、等於或小於約3 µm、或介於約0.1 µm與約3 µm之間。非奈米雙晶銅可毯式覆蓋奈米雙晶銅並形成銅覆蓋層。用非奈米雙晶銅填充凹部區域可能會在銅貫孔中導致不希望的形貌變化。形成銅覆蓋層接著隨後去除銅覆蓋層可確保增加平坦度並減少形貌變化。
為了電鍍非奈米雙晶銅，基板之表面與銅電鍍溶液接觸，且基板被供予陰極偏壓以填充凹部區域。銅電鍍溶液可在基板被供予陰極偏壓時同時接觸奈米雙晶銅之顯露表面。銅電鍍溶液至少包含銅源、酸及一或更多有機添加劑以促進奈米雙晶銅貫孔之填充。銅電鍍溶液可包含至少一或更多加速劑。在本發明中，「奈米雙晶銅貫孔」或「銅貫孔」構成奈米雙晶銅與非奈米雙晶銅之組合。銅貫孔可包括沉積在一層奈米雙晶銅上之一層非奈米雙晶銅，例如多晶銅。奈米雙晶銅可構成銅貫孔之至少20%體積、至少30%體積、或至少40%體積。銅貫孔中奈米雙晶銅之體積百分比至少部分取決於銅線之尺寸及目標厚度，其將於下更詳細地討論。
方塊1120之電鍍非奈米雙晶銅可在與方塊1110之電鍍奈米雙晶銅相同的電鍍設備中發生。在一些實施方式中，電鍍設備可包括一或更多鍍覆模組，其中該一或更多鍍覆模組中之每一者流體連接至可輸送不同電鍍溶液至電鍍設備之兩個或更多溶液貯存器或源。溶液貯存器或源之一者可提供奈米雙晶銅電鍍溶液。溶液貯存器或源之另一者可提供非奈米雙晶銅電鍍溶液(即銅電鍍溶液)。在一些實施方式中，電鍍設備可配置成對單個鍍覆模組提供不同電鍍溶液，電鍍溶液在其中被交換， 但將理解，在其他實施方式中，電鍍設備可配置成對不同鍍覆模組提供電鍍溶液。因此，一個鍍覆模組可配置成執行方塊1110之奈米雙晶鍍覆(例如，保形鍍覆)，而另一鍍覆模組可配置成執行方塊1120之標準銅鍍覆(例如，填充)。
在一些實施方式中，可在操作之間不引入破真空下執行電鍍奈米雙晶銅及電鍍非奈米雙晶銅。在直接製程流程中，鍍覆模組執行奈米雙晶鍍覆並將基板轉移至另一鍍覆模組以在同一電鍍工具或設備中執行標準銅鍍覆。此可在單回次中發生。在循序製程流程中，鍍覆模組執行奈米雙晶鍍覆，並透過轉移站、卡匣或旋轉清洗乾燥站將基板轉移至另一模組以執行標準銅鍍覆。轉移可發生在同一電鍍工具內或不同電鍍工具之間。
在圖12C中，凹入特徵部1240填充有非奈米雙晶銅1270。非奈米雙晶銅1270透過電鍍沉積在奈米雙晶銅1250上。基板1200在電鍍腔室中與電鍍銅溶液接觸，且基板1200可被供予陰極偏壓以在奈米雙晶銅1250上電鍍非奈米雙晶銅1270。銅電鍍溶液包含有機添加劑，例如加速劑，其可促進凹入特徵部1240中之自下而上填充。凹入特徵部1240被填充且不具接縫或空孔。非奈米雙晶銅1270填充凹入特徵部1240達至少目標厚度1265所定義之深度。如圖12C所示，非奈米雙晶銅1270填充超過目標厚度1265所定義之深度以形成銅覆蓋層1280。據此，銅覆蓋層1280沉積在凹入特徵部1240外之區域中的奈米雙晶銅1260上。銅覆蓋層1280可毯式覆蓋凹入特徵部1240中之奈米雙晶銅1250及凹入特徵部1240外之區域中的奈米雙晶銅1260。
返回圖11，在製程1100之方塊1130，視情況地去除至少基板凹部區域外之區域中的全部或一些銅覆蓋層。當在凹部區域外之區域中的奈米雙晶銅上方形成銅覆蓋層時，去除至少一些銅覆蓋層。去除至少一些銅覆蓋層可使銅貫孔與該一或更多銅線之表面平坦化，因而降低銅貫孔與該一或更多銅線之表面上的不均勻性。去除一些或全部銅覆蓋層亦可達到銅貫孔與該一或更多銅線中所欲量的奈米雙晶銅。在一些實施方式中，至少大部分的銅覆蓋層被去除，使得該一或更多銅線由至少50%體積之奈米雙晶銅、 至少75%體積之奈米雙晶銅、或至少90%體積之奈米雙晶銅所組成。如本文所用，要去除之銅覆蓋層的「大部分」可構成銅覆蓋層之至少50%體積。一般而言，希望盡可能地多去除銅覆蓋層以將銅線中之奈米雙晶銅的量最大化。然而，在一些例子中，可能需要將產量最佳化而僅去除一小部分銅覆蓋層，其中要去除之銅覆蓋層的「一小部分」可能構成小於銅覆蓋層之50%體積。在一些實例中，為了進一步將產量最佳化，則未去除銅線中的銅覆蓋層。
去除足夠量的銅覆蓋層以達到該一或更多銅線之目標厚度。在一些實施方式中，去除所有的銅覆蓋層，使得目標厚度為凹部區域外之區域中的奈米雙晶銅厚度。凹部區域外之區域中的奈米雙晶銅定義該一或更多銅線，而凹部區域中之非奈米雙晶銅與奈米雙晶銅定義銅貫孔。在其他一些實施方式中， 去除一些銅覆蓋層，使得凹部區域外之區域中任何剩餘的非奈米雙晶銅與奈米雙晶銅定義該一或更多銅線，而凹部區域中任何剩餘之非奈米雙晶銅與奈米雙晶銅定義銅貫孔。在此等例子中，目標厚度為部分去除銅覆蓋層後之凹部區域外之區域中的奈米雙晶銅與非奈米雙晶銅的總厚度。目標厚度可小於圖案化光阻層的高度。
在一些實施方式中，銅覆蓋層的去除可透過化學蝕刻、電平坦化或化學機械平坦化(CMP)來完成。例如，一些或全部銅覆蓋層可透過化學蝕刻來去除。化學蝕刻可消除或以其他方式減低表面形貌並產生平坦表面。化學蝕刻可為等向化學蝕刻。在一些實施方式中，化學蝕刻對銅具選擇性。如此一來，化學蝕刻相對於周圍材料選擇性地去除部分或全部銅覆蓋層。在一些實施方式中，化學蝕刻使用至少包括氧化劑之蝕刻溶液。蝕刻溶液中之氧化劑用於至少將銅轉化為氧化銅。氧化劑之示例包括過氧化物(例如過氧化氫)、過硫酸鹽、臭氧及/或高錳酸鹽之稀釋水溶液。在一些實施方式中，將氧化銅暴露於氧化物蝕刻劑以去除氧化銅。氧化物蝕刻劑之示例包括但不限於稀釋的酸、甘胺酸及諸多銅錯合劑。合適之錯合劑可包括乙二胺四乙酸(EDTA)、檸檬酸及其鹽、與馬來酸及其鹽。氧化劑及氧化物蝕刻劑可為同一溶液的一部分。或者，氧化劑及氧化物蝕刻劑可為分開的溶液。在一些實施方式中，化學蝕刻使用直接蝕刻銅而不形成氧化銅之蝕刻溶液。此等蝕刻溶液可為相對高pH的溶液，例如四甲基氫氧化銨、乙醇胺、氫氧化銨及類似者的溶液。在具有氧化劑或不具氧化劑之蝕刻溶液中，可併入侵蝕抑制劑及/或界面活性劑以調整蝕刻速率。在一些其他實施方式中，化學蝕刻使用氧化氣體以至少將銅轉化為氧化銅。暴露於氧化氣體之後可暴露於氧化物蝕刻劑之水溶液以去除氧化銅。化學蝕刻並未使銅表面顯著地粗糙化，否則會在後續處理操作期間產生足夠深到留有濕氣穴的凹坑或洞。化學蝕刻之態樣描述於Mayer等人之美國專利案第7,972,970號，標題為「FABRICATION OF SEMICONDUCTOR INTERCONNECT STRUCTURE」， 其整體內容以引用方式併入本文且用於所有目的。
可替代地，可透過電平坦化去除一些或全部銅覆蓋層。電平坦化可描述電蝕刻及電拋光的製程。電平坦化可與術語「電化學回蝕」、「電蝕刻」、「電拋光」、「電化學金屬去除」及「電化學金屬溶解」互換使用。電平坦化一般涉及使具有顯露銅層之基板的工作表面與電解質接觸，並對基板進行陽極偏壓，從而使銅電化學溶解於電解質中。可替代地，可透過CMP去除一些或全部銅覆蓋層。與固體拋光儀器物理接觸之機械墊及/或研磨漿可用於 CMP，以去除銅並改善均勻性。
應用於銅覆蓋層之前述技術可用於使該一或更多銅線之頂表面平滑。否則，此將導致後續處理步驟中的形貌問題。在一些實施方式中，化學等向蝕刻可使該一或更多銅線平滑並作用為「增亮劑」而無須憑藉更昂貴的CMP步驟。
在圖12D中，去除銅覆蓋層1280。銅覆蓋層1280可使用任何合適的去除技術去除，例如CMP、電平坦化或化學蝕刻。例如，銅覆蓋層1280可透過選擇性等向化學蝕刻來去除。如圖12D所示，去除銅覆蓋層1280至目標厚度1265。如此一來，非奈米雙晶銅1270形成於凹入特徵部1240中之奈米雙晶銅1250上方，但未設置於凹入特徵部1240外之區域中的奈米雙晶銅1260上方。銅RDL線可由凹入特徵部1240外之區域中的奈米雙晶銅1260定義，而銅貫孔可由凹入特徵部1240中之奈米雙晶銅1250及非奈米雙晶銅1270的組合定義。因此，半導體裝置可包括具有介電層1210之基板 1200，其中銅貫孔形成於介電層1210中，其具有一層奈米雙晶銅1250與形成於該層奈米雙晶銅1250上方之一層非奈米雙晶銅層1270的組合，且其中形成在介電層1210上方之該一或更多銅RDL線係由一層奈米雙晶銅1260組成或實質上由該層奈米雙晶銅1260組成。 「實質上」由奈米雙晶銅組成可指包含有至少50%體積奈米雙晶銅之銅RDL線。非奈米雙晶銅1270填充形成於介電層1210中之凹入特徵部1240。非奈米雙晶銅1270可包括無方向性取向之銅晶粒，且該層奈米雙晶銅1250、1260可包括複數奈米雙晶。非奈米雙晶銅1270與該層奈米雙晶銅1250、1260組合形成混合晶體結構或混成晶體結構。相較於非奈米雙晶銅1270，該層奈米雙晶銅1250、1260可展現更強的機械性能及更小的膜應力。
返回圖11，在一些實施方式中，製程1100可繼續去除圖案化光阻層。圖案化光阻層可透過剝離來去除。在去除圖案化光阻層之後，可去除任何顯露之阻障金屬及/或晶種層。在去除圖案化光阻層之後，可處理銅貫孔及該一或更多銅線。在一些實施方式中，銅貫孔及該一或更多銅線可進行熱退火。對銅貫孔及該一或更多銅線中之奈米雙晶銅進行退火可消除或減小奈米雙晶銅中過渡區域的尺寸。在一些實施方式中，退火溫度介於約100℃與約400℃之間或介於約150℃與約300℃之間，例如約250℃。退火可進行介於約1分鐘與約5小時之間、介於約5分鐘與約3小時之間、或介於約10分鐘與約2小時之間的持續時間。在一些實施方式中，製程1100可繼續形成多層貫孔與RDL結構，如圖10中所述。然而，不同於圖10，在形成銅貫孔與RDL時在奈米雙晶銅上加置非奈米雙晶銅以降低多層貫孔與RDL結構中的形貌變化。銅貫孔與RDL中奈米雙晶銅之存在降低CTE不匹配所引起之任何影響。 設備
根據本文所述之實施方式，可使用許多裝置配置。如本發明中所述之電鍍操作可在如圖13所示之電鍍設備的電鍍槽中進行。如本發明中所述之表面處理操作可在電鍍設備之電鍍槽、電鍍設備之旋轉-清洗-乾燥腔室或電鍍設備之處理腔室中進行。將知悉，電鍍操作及表面處理操作可整合在同一工具平台內，如圖14及15所示。
圖13顯示根據一些實施方式可在其中發生電鍍之電鍍槽的示例性示意圖。通常，電鍍設備包括在其中處理基板(例如晶圓)之一或更多電鍍槽。圖13中僅示出一個電鍍槽，以保持清晰。為了最佳化自下而上的電鍍，可將添加劑添加至電鍍溶液中；然而，具有添加劑之電鍍溶液可能抑制銅結構中奈米雙晶的生長。
電鍍設備1301的實施方式示於圖13中。鍍浴1303含有電鍍溶液(具有本文所討論的組成)，其以位準1305示出。基板1307浸入電鍍溶液中並被例如「殼式(clamshell)」基板固持件1309所固持，殼式基板固持件安裝於可旋轉心軸1311上，旋轉心軸使得殼式基板固持件1309與基板1307得以一起旋轉。殼式鍍覆設備(具有適用於本發明之態樣)之一般說明描述於授予Patton等人之美國專利案第6,156,167號及授予Reid等人之美國專利案第6,800,187號中，其整體內容以引用方式併入並用於所有目的。
陽極1313設置於鍍浴1303內之基板1307下方，並以膜1315(較佳為離子選擇膜)與基板區域隔開。例如，可使用Nafion™陽離子交換膜(CEM)。陽極膜下方之區域通常稱為「陽極腔室」。離子選擇陽極膜1315允許鍍槽之陽極與陰極區域之間的離子連通，並防止陽極處所產生的顆粒進入基板1307附近而污染基板。陽極膜亦可用於在鍍覆製程期間重新分配電流，因而改善鍍覆均勻性。合適之陽極膜的詳細描述提供於授予Reid等人之美國專利案第6,126,798號及第6,569,299號中，其兩者整體內容均以引用方式併入並用於所有目的。離子交換膜(例如陽離子交換膜)特別適用於此些應用。此些膜通常由離聚物材料製成，例如含有磺酸基團之全氟化共聚物(例如Nafion™)、磺化聚醯亞胺及本領域技術人員已知適合於陽離子交換之其他材料。合適之Nafion™膜的選定示例包括可獲自Dupont de Nemours公司之N324及N424膜。
在鍍覆期間，來自電鍍溶液之離子沉積在基板1307上。銅離子必須擴散通過擴散邊界層並進入TSV孔或其他特徵部。協助擴散之典型方法是透過泵1317所提供之電鍍溶液的對流。另外，可使用振動攪動或聲波攪動構件以及基板旋轉。例如，振動轉換器1308可附接至殼式基板固持件1309。
電鍍溶液係透過泵1317連續地提供至鍍浴1303。一般，電鍍溶液向上流過陽極膜1315及擴散板1319到達基板1307的中心，接著徑向朝外橫跨基板1307。電鍍溶液亦可從鍍浴1303的側邊提供至該浴的陽極區域中。電鍍溶液接著使鍍浴1303溢流至溢流容器1321。電鍍溶液接著被過濾(未示出)，並返回泵1317，從而完成電鍍溶液的再循環。在鍍槽之某些配置中，不同的電解質係循環通過鍍槽中含有陽極的部分，並使用微滲透膜(sparingly permeable membranes)或離子選擇膜來防止與主電鍍溶液混合。
參考電極1331係位於鍍浴1303外之獨立腔室1333中，其腔室透過來自主鍍浴1303之溢流來補充。可替代地，在一些實施方式中，參考電極1331係設為盡可能地靠近基板表面，且參考電極腔室藉由毛細管或透過另一方法連接至基板1307之側邊或基板1307正下方。在一些實施方式中，該電鍍設備1301進一步包括接觸感測引線，其連接至基板周緣並配置成感測基板1307周緣處之銅晶種層的電位，但不攜帶任何電流至基板1307。
直流(DC)功率供應源1335可用以控制流向基板107的電流。功率供應源1335具有負極輸出引線1339，其透過一或更多滑環、電刷及觸點(未示出)而電性連接至基板1307。功率供應源1335之正極輸出引線1341電性連接至位於鍍浴1303中的陽極1313。功率供應源1335、參考電極1331及接觸感測引線(未示出)可連接至系統控制器1347，其除了其他功能外尤其能對電鍍槽之元件提供電流及電位的調變。例如，控制器1347可允許以電位控制及電流控制方式進行電鍍。控制器1347可包括程式指令，其指定需施加至鍍槽之諸多元件的電流及電壓位準，以及需改變此些位準的時間。當施加正向電流時，功率供應源1335將基板1307偏壓成具有相對於陽極1313之負電位。此導致電流從陽極1313流向基板1307，且電化學還原反應(例如Cu 2++ 2 e -= Cu 0)發生在基板表面(陰極)上，其造成導電層(如銅)沉積在基板1307的表面上。惰性陽極1314可安裝在鍍浴1303內之基板1307下方，並以膜1315與基板區域隔開。
電鍍設備1301亦可包括加熱器1345，用於將電鍍溶液之溫度維持於特定位準。電鍍溶液可用於將熱傳遞至鍍浴1303之其他元件。例如，當將基板907裝載至鍍浴1303中時，可開啟加熱器1345及泵1317，以使電鍍溶液循環通過電鍍設備1301，直到整個電鍍設備1301的溫度變得實質上均勻為止。在一些實施方式中，加熱器1345連接至系統控制器1347。系統控制器1347可連接至熱電偶，以接收電鍍設備1301內電鍍溶液溫度的反饋，並確定是否需額外加熱。
本文所揭示之電沉積方法可參考諸多電鍍工具設備加以描述，並且可在諸多電鍍工具設備背景下使用。可以根據本文實施例使用之鍍覆設備的一示例是科林研發公司之Sabre®工具。非奈米雙晶銅之電鍍、奈米雙晶銅之電鍍、非奈米雙晶銅之表面處理以及本文所揭示之其他方法可在形成更大電鍍設備之組件中進行。
圖14顯示根據一些實施方式用於進行電鍍及表面處理之示例性整合式系統的頂部圖示意。如圖14所示，整合式系統1400可包括多個電鍍模組，在本例中為三個分開的模組1402、1404及1406。每一電鍍模組通常包括用於在電鍍期間容納陽極及電鍍溶液的槽，以及用於在電鍍期間將基板固持於電鍍溶液中並旋轉基板之基板固持件。在一些實施方式中，電鍍模組1412、1414及1416中之一者可配置用於非奈米雙晶銅電鍍，而電鍍模組1412、1414及1416中之另一者可配置用於奈米雙晶電鍍。電鍍系統1400亦可包括配置用於諸多製程操作之三個分開模組1412、1414及1416。在一些實施方式中，模組1412、1414及1416中之一或更多者可為旋轉清洗乾燥(SRD)模組。SRD模組可配置成執行平坦化製程，例如化學蝕刻，用於去除銅覆蓋層。在一些實施方式中，模組1412、1414及1416中之一或更多者可為去除模組，用於去除銅覆蓋層。在一示例中，去除模組可配置成提供一或更多蝕刻溶液，用於執行等向化學蝕刻以去除銅覆蓋層。在另一示例中，去除模組可配置成執行電平坦化製程，以去除銅覆蓋層。在一些實施方式中，模組1412、1414及1416中之一或更多者可為表面處理模組。表面處理模組可配置成供應氧化劑或其他化學試劑，用於非奈米雙晶銅之表面處理。在一示例中，氧化劑為過氧化物(例如，過氧化氫或高錳酸鹽)、硫酸、溶解臭氧或其組合。在另一示例中，化學試劑為含有一或更多電鍍整平化合物之溶液。在另一示例中，氧化劑為氧電漿。在又另一示例中，氧化劑為臭氧。在另一示例中，化學試劑為在高溫下提供的形成氣體。將理解，在一些實施方式中，旋轉清洗乾燥模組可配置成供應用於非奈米雙晶銅之表面處理的氧化劑或其他化學試劑。
整合式系統1400亦可包括中央電解質浴1424，其配置成容納用於電鍍之電解質。中央電解質浴1424可為容納用作電鍍模組1402、1404及1406中電解質之化學溶液的槽。整合式系統1400亦可以包括注入系統1426，其可儲存並輸送用於電鍍溶液的添加劑。化學稀釋模組1422可儲存並混合化學品。在一些實施方式中，過濾且泵送單元1428過濾用於中央電解質浴1424之電解質溶液並將其泵送至電鍍模組1402、1404及1406。然而，將理解，每一電鍍模組1402、1404及1406可包括其各自用於將添加劑添加至電鍍溶液中的注入模組、其各自的過濾且泵送單元以及其各自的電解質浴。
在整合式系統1400之一些實施方式中，單個電鍍模組1402/1404/1406可配置成執行多個電鍍操作及/或表面處理操作。例如，電鍍模組1402/1404/1406可流體連接至可將不同溶液注入電鍍模組1402/1404/1406之兩個或更多溶液貯存器。非奈米雙晶銅可使用非奈米雙晶銅電鍍溶液沉積，表面處理可使用濕式處理溶液(例如食人魚蝕刻溶液、具電鍍整平化合物之溶液等)進行，而奈米雙晶銅可使用奈米雙晶電鍍溶液沉積。諸多硬體及製程係在單個電鍍模組1402/1404/1406中運行，其中鍍覆及/或濕式處理溶液被交換、在操作之間關閉功率等，但在操作之間不改變基板。
系統控制器1430提供操作整合式系統1400所需之電子及介面控制。系統控制器1430(其可包括一或更多物理或邏輯控制器)控制整合式系統1400之一些或全部特性。系統控制器1430通常包括一或更多記憶體裝置及一或更多處理器。處理器可包括中央處理單元(CPU)或電腦、類比及/或數位輸入/輸出連接、步進電機控制器板及其他類似組件。用於實施本文所述適當控制操作之指令可在處理器上執行。此些指令可儲存在與系統控制器1430相關聯之記憶體裝置上，或者其可透過網路來提供。在某些實施方式中，系統控制器1430執行系統控制軟體。
整合式系統1400中之系統控制軟體可包括指令，用於控制時序、電解質成分之混合(包括一或更多電解質成分的濃度)、氧化劑/化學試劑組成、入口壓力、鍍槽壓力、鍍槽溫度 、基板溫度、施加至基板及任何其他電極之電流及電位、基板位置、基板旋轉、以及整合式系統1400所執行之特定製程的其他參數。系統控制邏輯亦可包括用於在適於沉積奈米雙晶銅結構或非奈米雙晶銅結構之條件下進行電鍍的指令。例如，系統控制邏輯可配置有提供恆定電流波形並利用含加速劑之電解質以沉積非奈米雙晶銅、提供氧化劑或其他化學試劑以處理非奈米雙晶銅、以及提供脈衝電流波形並利用不具加速劑之電解質以沉積奈米雙晶銅的指令。系統控制邏輯可配置有以相對低流率將不具加速劑之電解質提供至基板以沉積奈米雙晶銅的指令。系統控制邏輯可配置有用於提供濕式處理溶液或乾式處理氣體/電漿以將污染物從非奈米雙晶銅去除或使其失去活性的指令。系統控制邏輯可配置有用於對奈米雙晶銅進行退火的指令。系統控制邏輯可配置有用於去除銅覆蓋層中過量非奈米雙晶銅的指令。系統控制邏輯可以任何合適方式配置。例如，可寫入諸多製程工具組件子程式或控制目標，以控制實現諸多製程工具製程所需之製程工具組件的操作。控制軟體可以任何合適的電腦可讀取程式語言來進行編碼。邏輯亦可實施為可程式化邏輯裝置(例如FPGA)、ASIC或其他合適工具中之硬體。
在一些實施方式中，系統控制邏輯包括用於控制上述諸多參數之輸入/輸出控制(IOC)排序指令。例如，電鍍、表面處理及/或退火製程之每一階段可包括一或更多系統控制器1430所執行之指令。用於設定浸漬製程階段之製程條件的指令可包含於對應浸漬配方階段中。在一些實施方式中，電鍍、表面處理、去除覆蓋層及/或退火配方階段可依序排列，以使電鍍、表面處理、去除覆蓋層及/或退火製程階段之所有指令與該製程階段同時執行。
在一些實施方式中，控制邏輯可分成諸多組件，例如程式或程式段。用於此目的之邏輯組件的示例包括基板定位組件、電解質組成控制組件、表面處理組成組件、壓力控制組件、加熱器控制組件及電位/電流功率源控制組件。
在一些實施方式中，可有與系統控制器1430相關聯之使用者介面。該使用者介面可包含顯示螢幕、設備及/或製程條件之圖形化軟體顯示器、及使用者輸入裝置(例如指向裝置、鍵盤、觸控螢幕、麥克風等)。
在一些實施方式中，由系統控制器1430調整之參數可與製程條件有關。非限定示例包括諸多階段之浴條件(溫度、組成及流率)、基板位置(旋轉速率、線性(垂直)速度、與水平面的角度)等。可以配方(其可利用使用者介面來輸入)形式將此等參數提供至使用者。
用以監測製程之訊號可由系統控制器1430之類比及/或數位輸入連結從諸多製程工具感測器來提供。用以控制製程之訊號可輸出在製程工具之類比及數位輸出連結上。可受到監測之感測器的非限定示例包括質量流量控制器、壓力感測器(如壓力計)、熱電偶、光學位置感測器等。適當程式化之反饋及控制演算法可與來自此等感測器的數據一起使用，以維持製程條件。
在一些實施方式中，系統控制器1430可配置有用於執行以下操作的程式指令 : 在電鍍腔室(例如電鍍模組1402)中將銅特徵部電鍍於基板上、將銅特徵部之表面暴露於氧化劑或其他化學試劑以處理銅特徵部、以及在奈米雙晶電鍍腔室(例如電鍍模組1404)中將奈米雙晶銅電鍍於銅特徵部上。在一些實施方式中，電鍍模組1402、1404中之每一者可流體連接至特定溶液貯存器。銅特徵部可包括非奈米雙晶銅。在一些實施方式中，將銅特徵部之表面暴露於氧化劑或其他化學試劑發生於電鍍模組1402中以作為後處理操作。在一些實施方式中，將銅特徵部之表面暴露於氧化劑或其他化學試劑發生於電鍍模組1404中以作為預處理操作。在一些實施方式中，旋轉清洗乾燥模組1414配置成容納氧化劑或其他化學試劑，其中暴露銅特徵部之表面發生於旋轉清洗乾燥模組1414中。 在一些實施方式中，處理模組1412配置成容納氧化劑或其他化學試劑，其中暴露銅特徵部之表面發生於處理模組1412中。在一些實施方式中，在基板上電鍍銅特徵部、將銅特徵部之表面暴露於氧化劑或其他化學試劑以處理銅特徵部、以及在銅特徵部上電鍍奈米雙晶銅之每一操作係在電鍍模組1402中進行，其中電鍍模組1402可流體連接至兩個或更多溶液貯存器。在操作之間不轉移基板。
在一些實施方式中，系統控制器1430可配置有用於執行以下操作之程式指令 : 在電鍍腔室(例如電鍍模組1402)中將奈米雙晶銅電鍍於基板之凹部區域中及基板之凹部區域外的區域中、在電鍍腔室(例如電鍍模組1404)中將非奈米雙晶銅電鍍於奈米雙晶銅上以至少填充凹部區域，其中填充之凹部區域定義銅貫孔，而凹部區域外之鍍覆區域定義一或更多銅線。在一些實施方式中，電鍍模組1402、1404中之每一者可流體連接至特定的溶液貯存器。在一些實施方式中，可在去除模組1416或旋轉清洗乾燥模組1414中去除形成銅覆蓋層之過量非奈米雙晶銅。去除模組1416可配置成容納蝕刻溶液。在一些實例中，蝕刻溶液可含有氧化劑及/或氧化物蝕刻劑。在一些實施方式中，電鍍奈米雙晶銅及電鍍非奈米雙晶銅之每一操作係在電鍍模組1402中執行，其中電鍍模組1402可流體連接至兩個或更多溶液貯存器。在操作之間不轉移基板。
交遞工具1440可從基板晶舟(例如晶舟1442或晶舟1444)中選擇基板。晶舟1442或1444可為前開式晶圓傳送盒(FOUP)。FOUP為外殼，其設計成將基板牢固且安全地固持於受控環境中，並允許基板得以透過配有適當裝載埠及機器人搬運系統的工具被移出進行處理或測量。該交遞工具1440可使用真空附接或一些其他附接機構來固持基板。
該交遞工具1440可與基板搬運站1432、晶舟1442或1444、轉移站1450或對準器1448相接。從轉移站1450，交遞工具1446可獲接基板。轉移站1450可為交遞工具1440及1446可在不通過對準器1448下來回傳遞基板之一狹槽或一位置。然而，在一些實施方式中，為確保在基板適當地對準於交遞工具1446上，以精確輸送至電鍍模組，該交遞工具1446可用對準器1448對準該基板。交遞工具1446亦可將基板傳送至配置用於諸多製程操作之電鍍模組1402、1404或1406中之一者、至表面處理模組1412、1414及1416中之一者、或至去除模組1412、1414及1416中之一者。
在一些實施方式中，控制器(例如，系統控制器1430)為系統的一部份，系統可為上述示例的一部份。此等系統可包括半導體處理裝備，其包含一處理工具或複數工具、一腔室或複數腔室、一處理平台或複數平台、及/或特定處理組件(基座、氣流系統、基板加熱單元等)。此些系統可與電子設備整合，以控制半導體晶圓或基板處理前、處理期間及處理後之其操作。此等電子設備可指「控制器」，其可控制該系統或複數系統之諸多組件或次部件。取決於處理參數及/或系統類型，控制器可程式化以控制本文所揭示之任何製程，包括電鍍溶液之輸送、電解質溶液、溫度設定(如加熱及/或冷卻)、壓力設定、功率設定、電流波形設定、流率設定、流體輸送設定、位置與操作設定、晶圓轉移(進出與特定系統相連接或相接合之工具及其他轉移工具、及/或裝載室)。
廣泛地講，控制器可定義為具有用以接收指令、發佈指令、控制操作、啟動清洗操作、啟動終點量測以及類似者之諸多積體電路、邏輯、記憶體、及/或軟體的電子設備。積體電路可包含 : 儲存程式指令之韌體形式的晶片、數位訊號處理器(DSP，digital signal processor)、定義為特殊應用積體電路(ASIC，application specific integrated circuit)的晶片、及/或一或更多微處理器、或執行程式指令(例如，軟體)的微控制器。程式指令可為以諸多各別設定(或程式檔案)之形式傳送至控制器的指令，該各別設定(或程式檔案)為實行(半導體晶圓上，或針對半導體晶圓，或對系統之)特定的製程定義操作參數。在一些實施方式中，操作參數可為由製程工程師為了在製造晶圓WLP特徵部期間實現一或更多處理操作而定義之配方的一部分。
控制器在一些實施方式中可為電腦的一部分，或耦接至電腦，該電腦係與系統整合、耦接至系統、以其他網路的方式接至系統、或其組合。舉例而言，控制器可在能容許遠端存取晶圓處理之「雲端」或廠房主機電腦系統的全部、或部分中。電腦可使系統能夠遠端存取，以監控製造操作的目前進度、檢查過去製造操作的歷史、自複數的製造操作而檢查其趨勢或效能度量，以改變目前處理的參數、設定目前處理之後的處理步驟、或開始新的製程。在一些示例中，遠端電腦(例如，伺服器)可通過網路而提供製程配方至系統，該網路可包含局域網路或網際網路。遠端電腦可包含能夠進行參數及/或設定輸入或程式設計之使用者介面，接著該參數及/或設定可自遠端電腦傳送至系統。在一些示例中，控制器接收數據形式指令，該指令為即將於一或更多操作期間進行之每一處理操作指定參數。應當理解，參數可特定針對待執行之製程類型、及控制器配置成與之接合或加以控制之工具類型。因此，如上所述，控制器可為分散式，例如藉由包含以網路方式接在一起、且朝向共同目的(例如，本文所描述之製程及控制)運作之一或更多分離的控制器。用於此目的之分散式控制器舉例為，腔室上與位於遠端的一或更多積體電路(例如，於平臺水平處、或作為遠端電腦的一部分)進行通訊的一或更多積體電路，兩者相結合以控制腔室上的製程。
在整合式系統1400之示例性操作中，交遞工具1440從晶舟1442或晶舟1444中選擇基板。從轉移站 1450，交遞工具1446獲接基板並將基板轉移至處理模組1412。處理模組1412配置成用本發明中所述之氧化劑或其他化學試劑處理基板的表面。交遞工具1446可將基板從處理模組1412轉移至電鍍模組1402。電鍍模組1402可配置成使用奈米雙晶銅電鍍溶液在基板上電鍍奈米雙晶銅。在一些實施方式中，交遞工具1446可將基板從電鍍模組1402轉移至旋轉清洗乾燥模組1414。交遞工具1446可將基板轉移回到轉移站1450，且交遞工具1440可接收基板回到晶舟1442或晶舟1444。因此，操作順序可具有以下特徵 : FOUP→處理模組→電鍍模組(奈米雙晶銅)→旋轉清洗乾燥模組→FOUP。
在另一示例性操作中，交遞工具1440從晶舟1442或晶舟1444中選擇基板。從轉移站1450，交遞工具1446獲取基板並將基板轉移至電鍍模組1402。電鍍模組1402配置成使用銅電鍍溶液在基板上電鍍非奈米雙晶銅。在一些實施方式中，電鍍模組1402可進一步配置成透過將非奈米雙晶銅暴露於本發明中所述之氧化劑或其他化學試劑以對非奈米雙晶銅進行表面後處理。交遞工具1446可將基板從電鍍模組1402轉移至電鍍模組1404。電鍍模組1404可配置成使用奈米雙晶銅電鍍溶液在非奈米雙晶銅上電鍍奈米雙晶銅。在一些實施方式中，電鍍模組1404可配置成透過將非奈米雙晶銅暴露於本發明中所述之氧化劑或其他化學試劑以對非奈米雙晶銅進行表面預處理。據此，使用氧化劑或其他化學試劑之表面處理可發生於在電鍍模組1402中電鍍非奈米雙晶銅之後或在電鍍模組1404中電鍍奈米雙晶銅之前。在一些實施方式中，交遞工具1446可將基板從電鍍模組1404轉移至旋轉清洗乾燥模組1412。交遞工具1446可將基板轉移回到轉移站1450，且交遞工具1440可接收基板回到晶舟1442或晶舟1444。因此，操作順序可具有以下特徵 : FOUP→電鍍模組(非奈米雙晶銅)→電鍍模組(奈米雙晶銅)→旋轉清洗乾燥模組→FOUP。
在又一示例性操作中，交遞工具1440從晶舟1442或晶舟1444中選擇基板。從轉移站1450，交遞工具1446獲取基板並將基板轉移至電鍍模組1402。電鍍模組1402配置成使用銅電鍍溶液在基板上電鍍非奈米雙晶銅。交遞工具1446可將基板從電鍍模組1402轉移至旋轉清洗乾燥模組1414。交遞工具1446可將基板從旋轉清洗乾燥模組1414轉移回到轉移站1450。從轉移站1450，交遞工具1446將基板轉移至處理模組1412。處理模組1412配置成用本發明中所述之氧化劑或其他化學試劑以處理非奈米雙晶銅。交遞工具1446可將基板從處理模組1412轉移至電鍍模組1404。電鍍模組1404可配置成使用奈米雙晶銅電鍍溶液在非奈米雙晶銅上電鍍奈米雙晶銅。在一些實施方式中，交遞工具1446可將基板從電鍍模組1404轉移至旋轉清洗乾燥模組1412。交遞工具1446可將基板轉移回到轉移站1450，且交遞工具1440可接收基板回到晶舟1442或晶舟1444。 因此，操作順序可具有以下特徵 : FOUP→電鍍模組(非奈米雙晶銅)→旋轉清洗乾燥模組→FOUP→處理模組→電鍍模組(奈米雙晶銅)→旋轉清洗乾燥模組→FOUP。在可替代實施方式中，旋轉清洗乾燥模組可作為將非奈米雙晶銅暴露於氧化劑或其他化學試劑之處理模組。因此，操作順序可替代地具有以下特徵 : FOUP→電鍍模組(非奈米雙晶銅)→旋轉清洗乾燥模組→電鍍模組(奈米雙晶銅)→旋轉清洗乾燥模組→FOUP。
上述示例呈現整合式系統1400可執行非奈米雙晶銅與奈米雙晶銅之兩步鍍覆，並對非奈米雙晶銅進行表面預處理，而不會在操作之間引入破真空。
在整合式系統1400之示例性操作中，交遞工具1440從晶舟1442或晶舟1444中選擇基板。從轉移站 1450，交遞工具1446獲取基板並將基板轉移至可選的處理模組1412。處理模組1412配置成用本發明中所述之氧化劑或其他化學試劑以處理基板的表面。交遞工具1446可將基板從處理模組1412轉移至電鍍模組1402。電鍍模組1402可配置成使用奈米雙晶銅電鍍溶液在基板上電鍍奈米雙晶銅。交遞工具1446可將基板從電鍍模組1402轉移至電鍍模組1404。電鍍模組1404可配置成使用銅電鍍溶液在奈米雙晶銅上電鍍非奈米雙晶銅。在一些實施方式中，交遞工具1446可將基板從電鍍模組1404轉移至去除模組1416或旋轉清洗乾燥模組1414。去除模組1416或旋轉清洗乾燥模組1414可配置成去除形成銅覆蓋層之過量非奈米雙晶銅。交遞工具1446可將基板轉移回到轉移站1450，且交遞工具1440可接收基板回到晶舟1442或晶舟1444。因此，操作順序可具有以下特徵 : FOUP→處理模組→電鍍模組(奈米雙晶銅)→電鍍模組(非奈米雙晶銅)→去除或旋轉清洗乾燥模組→FOUP。
上述示例呈現整合式系統1400可執行奈米雙晶銅與非奈米雙晶銅之兩步電鍍，而不會在操作之間引入破真空。
整合式設備1500之可替代實施例示意性地示於圖15中。在此實施例中，設備1500具有一組電鍍槽1507，其每一者含有呈一對或多「雙(duet)」配置之含電解質浴。除了電鍍本身，設備1500可執行各種其他電鍍相關製程及子步驟，例如用於舉例之旋轉清洗、旋轉乾燥、金屬及矽濕式蝕刻、無電鍍沉積、預濕與預化學處理、還原、退火、光阻剝除、及表面預活化。設備1500在圖15中是由上往下示意地呈現，且在圖示中只顯示單層(level或「floor」)，但此領域中具有通常技術者當瞭解，此等設備(如Sabre TM3D工具)可具有彼此上下「堆疊」之兩層或更多層，且每一者可能具有相同或不同類型之處理站。
再次參考圖15，待電鍍之基板1506一般係透過前端裝載FOUP 1501送至設備1500，在此示例中，基板1506係藉由前端機器人1502從FOUP被帶到設備1500之主基板處理區，前端機器人1502可取出基板1506(由心軸1503驅動)並多維度地將其從接取站(本示例示出兩前端接取站1504及兩前端接取站1508)中之一者移動到另一者。前端接取站1504及1508可包括例如預處理站、旋轉清洗乾燥(SRD)站。前端機器人1502之側至側的橫向移動係利用機器人軌道1502a來完成。每一基板1506可被由心軸1503驅動之杯狀/錐狀組件(未示出)所固持，心軸1503連接至馬達(未示出)，且馬達可附接至安裝架1509。在此示例中亦示出四「雙」電鍍槽1507，總共有八個電鍍槽1507。電鍍槽1507可用於將銅電鍍於凹入特徵部中。系統控制器(未示出)可耦接至設備1500，以控制設備1500之一些或全部特性。系統控制器可被程式化或以其他方式配置，以根據前文所述之製程執行指令。
本文所述之設備/製程可結合例如用於半導體裝置、顯示器、LEDs、太陽能板及其類似者之製造或生產的微影圖案化工具或製程來使用。通常，雖然非必要，此等工具/製程將一起使用或實施於普遍的製造設施中。膜之微影圖案化通常包括部份或全部之以下操作(每一操作是利用若干可能的工具來實現) : (1)使用旋塗或噴塗工具，將光阻塗佈在工件(即晶圓)上；(2)使用加熱板、爐、或UV硬化工具，硬化光阻；(3)使用如晶圓步進機之工具，將光阻暴露於可見光、或UV光或X射線光；(4)使用如濕式工作台(wet bench)的工具對光阻進行顯影，以選擇性移除阻劑並因而對其圖案化；(5)藉由使用乾式或電漿輔助蝕刻工具，將阻劑圖案轉至下層膜或工件中；及(6)使用如RF或微波電漿阻劑剝除機之工具，移除阻劑。 結論
在前文描述中，闡述若干具體細節，以對所呈現之實施例提供透徹理解。可在沒有此些具體細節之一些或全部者下實踐所揭示之實施 例。在其他實例中，不再詳細描述已知製程操作，以免不必要地模糊所揭示之實施例。儘管所揭示之實施例是結合具體實施例加以描述，但將理解，其並不意圖限制所揭示之實施例。
雖然前述實施例基於清楚理解之目的而已描述一些細節，但將顯而易見的是，可在所附請求項之範圍內實踐某些改變及修改。應該注意的是，有許多實施本實施例之製程、系統及設備的替代方式。據此，本實施例應視為是說明性而非限制性，且實施例不限於本文所給出的細節。
200:基板 202:鈍化層 204:導電互連結構 206:圖案化介電層 210:銅晶種層 212:凹部 220:銅特徵部 300:基板 310:鈍化層 320:圖案化光阻 330:開口 340:銅晶種層 350:二合一特徵部 355:顯露表面 500:製程 510:方塊 520:方塊 530:方塊 540:方塊 600:基板 610:鈍化層 620:圖案化光阻 630:開口 640:銅晶種層 650:非奈米雙晶銅 655:奈米雙晶銅 700:基板 702:鈍化層 704:導電互連結構 706:圖案化介電層 710:銅晶種層 712:凹部 720:鍍銅特徵部 730:表面處理 740:奈米雙晶銅 750:熱退火 760:鑲嵌結構 900:基板 910:介電層 920:銅晶種層 930:圖案化光阻 940:凹入特徵部 945:開口 950:奈米雙晶銅 955:凹陷 1000:多層貫孔與重佈層結構 1010:基板 1020:金屬墊 1030:第一介電層 1040:第一銅貫孔 1050:第一銅重佈層 1060:第二介電層 1070:第二銅貫孔 1080:第二銅重佈層 1100:製程 1110:方塊 1120:方塊 1130:方塊 1200:基板 1210:介電層 1220:銅晶種層 1230:圖案化光阻 1240:凹入特徵部 1245:開口 1250:奈米雙晶銅 1260:奈米雙晶銅 1265:目標厚度 1270:非奈米雙晶銅 1280:銅覆蓋層 1301:電鍍設備 1303:鍍浴 1305:位準 1307:基板 1308:振動轉換器 1309:基板固持件 1311:可旋轉心軸 1313:陽極 1314:惰性陽極 1315:陽極膜 1317:泵 1319:擴散板 1321:溢流容器 1331:參考電極 1333:獨立腔室 1335:功率供應源 1339:負極輸出引線 1341:正極輸出引線 1345:加熱器 1347:系統控制器 1400:整合式系統、電鍍系統 1402:電鍍模組 1404:電鍍模組 1406:電鍍模組 1412:電鍍模組 1414:電鍍模組 1416:電鍍模組 1422:化學稀釋模組 1424:中央電解質浴 1426:注入系統 1428:過濾且泵送單元 1430:系統控制器 1432:基板搬運站 1440:交遞工具 1442:晶舟 1444:晶舟 1446:交遞工具 1448:對準器 1450:轉移站 1500:整合式設備 1501:前端裝載前開式晶圓傳送盒 1502:前端機器人 1502a:機器人軌道 1503:心軸 1504:前端接取站 1506:基板 1507:電鍍槽 1508:前端接取站 1509:安裝架
圖1顯示具有過渡區域之奈米雙晶銅特徵部的橫截面掃描電子顯微鏡(SEM)影像。
圖2A-2C顯示銅鑲嵌填充之示例性製程流程中諸多階段的橫截面示意圖。
圖3A-3B顯示二合一貫孔與柱之示例製程流程中諸多階段的橫截面示意圖。
圖4顯示電鍍於二合一貫孔與柱中之奈米雙晶銅特徵部的橫截面SEM影像。
圖5顯示根據一些實施方式在鍍銅特徵部上沉積奈米雙晶銅之示例性方法的流程圖。
圖6A-6C顯示根據一些實施方式在二合一貫孔與柱中沉積奈米雙晶銅之示例性製程流程中諸多階段的橫截面示意圖。
圖7A-7E顯示根據一些實施方式在鍍銅上沉積奈米雙晶銅之示例性製程流程中諸多階段的橫截面示意圖。
圖8顯示根據一些實施方式將過渡區域減至最小之奈米雙晶銅特徵部的橫截面SEM影像。
圖9A-9B顯示在二合一貫孔與RDL中沉積奈米雙晶銅之諸多階段的橫截面示意圖。
圖10顯示多層貫孔與RDL結構之橫截面示意圖，其具有保形沉積之奈米雙晶銅所引起的形貌變化。
圖11顯示根據一些實施方式沉積奈米雙晶銅貫與一或更多奈米雙晶銅線之示例性方法的流程圖。
圖12A-12D顯示在二合一貫孔與RDL中沉積奈米雙晶銅及非奈米雙晶銅之諸多階段的橫截面示意圖。
圖13顯示根據一些實施方式在其中發生電鍍之電鍍槽示例的示意圖。
圖14顯示根據一些實施方式用於進行電鍍及表面處理之示例性整合式系統的頂部圖示意。
圖15顯示根據一些實施方式用於進行電鍍及表面預處理操作之可替代示例性整合式設備的頂部圖示意。
1200:基板
1210:介電層
1220:銅晶種層
1230:圖案化光阻
1250:奈米雙晶銅
1260:奈米雙晶銅
1265:目標厚度
1270:非奈米雙晶銅

Claims (20)

  1. 一種在鍍銅特徵部上沉積奈米雙晶銅的方法，包括 : 在一基板之一凹入特徵部中電鍍銅以形成一鍍銅特徵部； 將該鍍銅特徵部之一表面暴露於一或更多氧化劑或其他化學試劑以處理該鍍銅特徵部；以及 在該鍍銅特徵部上電鍍奈米雙晶銅。
  2. 如請求項1所述在鍍銅特徵部上沉積奈米雙晶銅的方法，其中該奈米雙晶銅包括一奈米雙晶區域，其具有(111)取向的奈米雙晶銅晶粒。
  3. 如請求項1所述在鍍銅特徵部上沉積奈米雙晶銅的方法，其中電鍍該奈米雙晶銅之該步驟包括 : 使該鍍銅特徵部之該表面與奈米雙晶銅電鍍溶液接觸；以及 在該鍍銅特徵部與該奈米雙晶銅電鍍溶液接觸時施加一第一電流至該基板以電鍍具有複數奈米雙晶之該奈米雙晶銅，其中該第一電流包括在恆定電流與無電流之間交替之一脈衝電流波形。
  4. 如請求項1所述在鍍銅特徵部上沉積奈米雙晶銅的方法，其中將該鍍銅特徵部之該表面暴露於該一或更多氧化劑或其他化學試劑的該步驟包括 : 將該鍍銅特徵部之該表面暴露於包含有過氧化物、硫酸、溶解臭氧或其組合之水溶液的濕式處理溶液或包含有一或更多電鍍整平化合物之濕式處理溶液。
  5. 如請求項1所述在鍍銅特徵部上沉積奈米雙晶銅的方法，其中將該鍍銅特徵部之該表面暴露於該一或更多氧化劑或其他化學試劑的該步驟包括 : 將該鍍銅特徵部之該表面暴露於包含有氧電漿或臭氧之乾式處理。
  6. 一種設備，包括 : 一電鍍腔室，配置成容納銅電鍍溶液； 一奈米雙晶銅電鍍腔室，配置成容納奈米雙晶銅電鍍溶液； 一功率供應源；以及 一控制器，配置有執行以下操作之程式指令 : 在該電鍍腔室中於一基板上電鍍一銅特徵部； 將該銅特徵部之一表面暴露於一或更多氧化劑或其他化學試劑以處理該銅特徵部；以及 在該奈米雙晶銅電鍍腔室中於該銅特徵部上電鍍奈米雙晶銅。
  7. 如請求項6所述之設備，其中將該銅特徵部之該表面暴露於該一或更多氧化劑或其他化學試劑之該步驟係發生於該電鍍腔室中以作為後處理或發生於該奈米雙晶銅電鍍腔室中以作為預處理。
  8. 如請求項6所述之設備，進一步包括 : 一處理腔室，配置成容納該一或更多氧化劑或其他化學試劑，其中將該銅特徵部之該表面暴露於該一或更多氧化劑或其他化學試劑之該步驟係發生於該處理腔室中。
  9. 如請求項6所述之設備，其中該一或更多氧化劑或其他化學試劑包括包含有過氧化物、硫酸、溶解臭氧或其組合之水溶液的濕式處理溶液、或包含有一或更多電鍍整平化合物之濕式處理溶液。
  10. 一種半導體裝置，包括 : 一基板； 該基板上方之一介電層； 形成於該介電層中之一導電互連結構，其中該導電互連結構包括至少部分形成於該介電層中之一非奈米雙晶銅特徵部以及在該非奈米雙晶銅特徵部上方之一奈米雙晶銅特徵部。
  11. 如請求項10所述之半導體裝置，其中該非奈米雙晶銅部分或完全填充該介電層中之凹部，其中該非奈米雙晶銅特徵部佔據該導電互連結構之一基部，而該奈米雙晶銅特徵部佔據該導電互連結構之一上部。
  12. 一種形成奈米雙晶銅貫孔與一或更多奈米雙晶銅線的方法，該方法包括 : 在一基板之一凹部區域中與該基板之該凹部區域外的區域中電鍍奈米雙晶銅；以及 在該奈米雙晶銅上電鍍非奈米雙晶銅以至少填充該凹部區域，其中一填充之凹部區域定義一銅貫孔，而該凹部區域外之鍍覆區域定義一或更多銅線。
  13. 如請求項12所述形成奈米雙晶銅貫孔與一或更多奈米雙晶銅線的方法，其中該凹部區域外之該等區域包括一圖案化光阻層，且其中在該凹部區域外之該等區域中電鍍奈米雙晶銅的步驟包括在該圖案化光阻層所定義之區域中電鍍奈米雙晶銅。
  14. 如請求項12所述形成奈米雙晶銅貫孔與一或更多奈米雙晶銅線的方法，其中在該奈米雙晶銅上電鍍非奈米雙晶銅的步驟包括在該凹部區域外之該等區域電鍍非奈米雙晶銅， 其中超過該凹部區域外之該等區域中之該奈米雙晶銅之一頂表面所定義之深度的電鍍非奈米雙晶銅係定義一銅覆蓋層。
  15. 如請求項14所述形成奈米雙晶銅貫孔與一或更多奈米雙晶銅線的方法，進一步包括 : 去除全部或一些該銅覆蓋層，其中去除全部或一些該銅覆蓋層的該步驟包括使該銅覆蓋層與包含有氧化劑之蝕刻溶液接觸。
  16. 如請求項12所述形成奈米雙晶銅貫孔與一或更多奈米雙晶銅線的方法，其中電鍍奈米雙晶銅的該步驟包括 : 使該基板之一表面與奈米雙晶銅電鍍溶液接觸；以及 當該基板之該表面與該奈米雙晶銅電鍍溶液接觸時，施加一第一電流至該基板以電鍍具有複數奈米雙晶之該奈米雙晶銅。
  17. 如請求項12所述形成奈米雙晶銅貫孔與一或更多奈米雙晶銅線的方法，其中電鍍非奈米雙晶銅的該步驟包括 : 使該奈米雙晶銅之一顯露表面與銅電鍍溶液接觸，其中該銅電鍍溶液包括至少一或更多加速劑；以及 對該基板供予陰極偏壓以用非奈米雙晶銅至少填充該凹部區域。
  18. 一種半導體裝置，包括 : 一基板； 該基板上方之一介電層； 形成於該介電層中之一銅貫孔，其中該銅貫孔包括形成在一奈米雙晶銅層上方之一非奈米雙晶銅層；以及 形成於該介電層上方之一或更多銅重佈層(RDL)線，其中該一或更多銅RDL線實質上由奈米雙晶銅組成。
  19. 如請求項18所述之半導體裝置，其中該非奈米雙晶銅層填充該介電層中之凹部。
  20. 如請求項18所述之半導體裝置，其中該奈米雙晶銅層具有比該非奈米雙晶銅層更小的膜應力。
TW110117679A 2020-05-18 2021-05-17 電鍍奈米雙晶及非奈米雙晶銅特徵部 TW202229585A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063026492P 2020-05-18 2020-05-18
US63/026,492 2020-05-18
US202163201019P 2021-04-08 2021-04-08
US63/201,019 2021-04-08

Publications (1)

Publication Number Publication Date
TW202229585A true TW202229585A (zh) 2022-08-01

Family

ID=78707450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117679A TW202229585A (zh) 2020-05-18 2021-05-17 電鍍奈米雙晶及非奈米雙晶銅特徵部

Country Status (6)

Country Link
US (1) US20230212773A1 (zh)
JP (1) JP2023526385A (zh)
KR (1) KR20230026331A (zh)
CN (1) CN116134182A (zh)
TW (1) TW202229585A (zh)
WO (1) WO2021236398A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973034B2 (en) * 2021-08-25 2024-04-30 Applied Materials, Inc. Nanotwin copper materials in semiconductor devices
CN114411233B (zh) * 2022-01-11 2023-05-26 大连理工大学 一种快速制备(100)单晶铜的方法
WO2024008562A1 (en) * 2022-07-07 2024-01-11 Basf Se Use of a composition comprising a polyaminoamide type compound for copper nanotwin electrodeposition
CN218585983U (zh) * 2022-07-28 2023-03-07 日月光半导体制造股份有限公司 半导体封装装置
US20240105760A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Inductive device structure and process method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US8525339B2 (en) * 2011-07-27 2013-09-03 International Business Machines Corporation Hybrid copper interconnect structure and method of fabricating same
KR20140011137A (ko) * 2012-07-17 2014-01-28 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
TWI455663B (zh) * 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
KR20210069118A (ko) * 2018-10-31 2021-06-10 램 리써치 코포레이션 나노쌍정 (nanotwinned) 구리 구조체들의 전착 (electrodeposition)

Also Published As

Publication number Publication date
WO2021236398A1 (en) 2021-11-25
JP2023526385A (ja) 2023-06-21
KR20230026331A (ko) 2023-02-24
US20230212773A1 (en) 2023-07-06
CN116134182A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
US20230212773A1 (en) Surface pretreatment for electroplating nanotwinned copper
CN105845558B (zh) 穿硅通孔填充工艺
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
US20220018036A1 (en) Low temperature direct copper-copper bonding
JP5683698B2 (ja) 加熱された基板および冷却された電解質を用いるシリコン貫通ビア（ｔｓｖ）における銅のチップトゥチップ、チップトゥウェハおよびウェハトゥウェハの相互接続物の電着のための方法
TWI810195B (zh) 通遮罩互連線製造中的電氧化金屬移除
US12012667B2 (en) Copper electrofill on non-copper liner layers
KR20160122076A (ko) 전기도금 동안 전해액들 모니터링
TW202129088A (zh) 先進封裝應用的差別對比鍍覆
US20130249096A1 (en) Through silicon via filling
TWI802603B (zh) 單一金屬之多浴電鍍
US20220102209A1 (en) Electrodeposition of cobalt tungsten films
TW202208701A (zh) 半導體處理中伴隨微粒污染減輕的電氧化金屬移除
WO2021142357A1 (en) Tsv process window and fill performance enhancement by long pulsing and ramping
TWI841618B (zh) 奈米雙晶銅結構的電沉積
TW202405913A (zh) 在薄襯層上的保形銅沉積