KR20160122076A - 전기도금 동안 전해액들 모니터링 - Google Patents

전기도금 동안 전해액들 모니터링 Download PDF

Info

Publication number
KR20160122076A
KR20160122076A KR1020160044058A KR20160044058A KR20160122076A KR 20160122076 A KR20160122076 A KR 20160122076A KR 1020160044058 A KR1020160044058 A KR 1020160044058A KR 20160044058 A KR20160044058 A KR 20160044058A KR 20160122076 A KR20160122076 A KR 20160122076A
Authority
KR
South Korea
Prior art keywords
voltage
electroplating
substrate
readings
plating
Prior art date
Application number
KR1020160044058A
Other languages
English (en)
Other versions
KR102550311B1 (ko
Inventor
매튜 셔먼 토륨
스티븐 티. 메이어
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20160122076A publication Critical patent/KR20160122076A/ko
Application granted granted Critical
Publication of KR102550311B1 publication Critical patent/KR102550311B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/06—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a liquid
    • G01N27/07—Construction of measuring vessels; Electrodes therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/28—Electrolytic cell components
    • G01N27/30—Electrodes, e.g. test electrodes; Half-cells
    • G01N27/301—Reference electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

전압 판독값들을 사용하여 전기도금 셀들의 전기도금 욕 품질을 모니터링하기 위한 방법들 및 장치들이 본 명세서에 기술된다. 방법들은 전기도금 프로세스 동안 실시간 전압 판독값들을 획득하는 단계 및 전압 판독값들이 주어진 시간에 예측된 전압 판독값의 임계치 편차 내에 있는지를 결정하는 단계를 수반한다.

Description

전기도금 동안 전해액들 모니터링{MONITORING ELECTROLYTES DURING ELECTROPLATING}
전기화학 디포지션은 TSV (through silicon via) 및 WLP (wafer level packaging) 전기적 연결 기술로서 일반적으로 알려진 정교한 패키징 및 멀티칩 상호접속 기술들을 위해 사용된다. 이들 기술들은 상당한 과제들을 드러낸다.
일반적으로, TSV들을 생성하는 프로세스들은 다마신 프로세싱과 대략 유사하지만 보다 크고 그리고 보다 고 종횡비들을 가진 리세스된 피처들 상에서 실시된다. TSV 프로세싱에서, 캐비티 또는 리세스가 기판 (예를 들어 실리콘 웨이퍼) 내로 먼저 에칭되고; 다음에, 유전체 라이너가 리세스된 피처의 내면과 기판의 필드 구역 양자 상에 형성될 수도 있고; 이어서 리세스된 피처의 내면과 기판의 필드 구역 양자는, 확산 배리어 및/또는 부착 층 (예를 들어 Ta, Ti, TiW, TiN, TaN, Ru, Co, Ni, W), 그리고 "전기도금 가능한 씨드 층" (예를 들어, PVD (physical vapor deposition), CVD (chemical vapor deposition), ALD (atomic layer deposition), 또는 무전해 도금 프로세스들에 의해 디포짓될 수 있는, 예를 들어 Cu, Ru, Ni, Co) 으로 금속화된다. 다음에, 금속화된 리세스된 피처들은 예를 들어, "보텀 업 (bottom up)" 구리 전기도금을 사용하여 금속으로 충진된다. 유전체 라이너는 유리, 사파이어, 또는 폴리머 기판과 같은 전기적으로 전도성이 아닌 기판들에 대해 디포짓되지 않을 수도 있다는 것을 주의하라.
대조적으로, 쓰루 레지스트 (through resist) WLP 피처 형성은 통상적으로 상이하게 진행된다. 프로세스는 통상적으로 일부 저 종횡비 비아들 또는 패드들을 포함할 수도 있는 실질적으로 평평한 기판에서 시작된다. 실질적으로 평평한 유전체 기판은 부착 층에 뒤이어 씨드 층 (통상적으로 PVD에 의해 디포짓됨) 으로 코팅된다. 이어서 포토레지스트 층은 씨드 층이 노출되는 개방된 영역들의 패턴을 생성하도록 씨드 층 위에 디포짓되고 그리고 패터닝된다. 다음에, 금속은 기판 상에 필라 (pillar), 라인, 또는 또 다른 피처를 형성하도록 개방된 영역들 내로 전기도금되고, 이는 포토레지스트를 벗기고, 그리고 에칭에 의해 씨드 층을 제거한 후에, 기판 위에 다양한 전기적으로 절연된 올록볼록한 구조체들을 남긴다.
이들 기술들 (TSV 및 쓰루 레지스트 도금) 양자는 다마신 애플리케이션들보다 상당히 보다 큰 사이즈의 스케일의 전기도금을 필요로 한다. 패키징 피처들 (예를 들어 쓰루 칩 연결 TSV, 상호접속 재분배 배선, 또는 보드 또는 칩에 대한 칩 결합, 예를 들어, 플립-칩 필라들) 의 타입 및 애플리케이션에 따라, 도금된 피처들은 종종 직경에 있어서 약 2 마이크로미터 초과이고 직경에 있어서 약 5 내지 약 100 마이크로미터일 수도 있다 (예를 들어, 필라들은 직경에 있어서 약 50 마이크로미터일 수도 있음). 전력 버스들과 같은 일부 온-칩 (on-chip) 구조체들에 대해, 도금될 피처는 100 마이크로미터보다 보다 클 수도 있다. 쓰루 레지스트 WLP 피처들의 종횡비들은 통상적으로 약 2:1 (높이 대 폭) 이하이고, 보다 통상적으로 1:1 이하이고, 반면에 TSV 구조체들은 매우 고 종횡비들 (예를 들어, 약 10:1 또는 20:1) 을 가질 수 있다.
전기충진 프로세스 동안 전기도금 전력 공급부로부터 전압 판독값을 모니터링함으로써 전기도금 욕 품질을 테스트하기 위한 방법들 및 장치들이 제공된다. 일부 양태들은 전압을 모니터링함으로써, 전기도금 욕의 상태들을 모니터링함으로써, 그리고/또는 개별 웨이퍼에 대한 도금 프로세스의 과정 동안 전기도금 셀 하드웨어의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법들을 수반한다.
일 양태는 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법을 수반하고, 방법은: (a) 제 1 전극인 기판과 제 2 전극 사이의 초기 전압을 판독하는 단계; (b) 전기도금 셀 내의 기판 상의 전기도금 동안, 기판과 제 2 전극 사이의 전압을 반복적으로 판독하는 단계; (c) 전압의 반복된 판독값들 각각을 전기도금 동안 초기 전압으로부터 드리프트하는 (drift) 대응하는 예측된 전압과 비교하는 단계로서, 드리프트는 만족하는 전기도금 결과들을 생성하는 기판 전기도금 동작들로부터 결정되는, 비교 단계; (d) 전압의 하나 이상의 반복된 판독값들이 대응하는 예측된 전압으로부터 임계치 편차 초과의 값만큼 벗어난다는 것을 결정하는 단계; 및 (e) 전압의 하나 이상의 반복된 판독값들이 대응하는 예측된 전압으로부터 임계치 편차 초과의 값만큼 벗어난다는 것을 결정하는 단계에 응답하여, 통지를 전송하고 그리고/또는 전기도금 셀의 동작을 중지하는 단계를 포함한다. 일부 실시예들에서, 단계 (e) 는 전기도금 셀을 에러 상태에 두는 단계를 포함한다. 일부 실시예들에서, 단계 (e) 에서, 전기도금 셀은 잠재적으로-불만족하는 도금 욕 내 또는 오작동 하드웨어를 통한 부가적인 기판들의 추가의 자동화된 프로세싱을 방지하도록 에러 상태에 놓인다. 일부 실시예들에서, 단계 (e) 에서 전기도금 셀을 에러 상태에 두는 것은, 특정한 전기도금 셀 및 임계치가 초과된 동일한 욕을 사용하는 모든 연관된 도금 셀을 에러 상태에 두는 것을 포함한다.
다양한 실시예들에서, 제 2 전극은 애노드 상대 전극이다. 일부 실시예들에서, 제 2 전극은 보조의 이차적인 애노드 (예를 들어 웨이퍼 상 균일성 조작을 위해 "주요" 애노드로부터 개별적으로 사용되고 동작되는 애노드) 이다. 일부 실시예들에서, 제 2 전극은 기판에 근접한 기준 전극이다. 전기도금 셀은 기판과 제 2 전극 사이의 전압의 반복된 판독값들을 생성하도록 구성된 전력 소스에 커플링될 수도 있다.
상기 기판은 리세스된 피처들을 포함할 수도 있고, 그리고 기판 상의 전기도금은 리세스된 피처들을 우선적으로 충진하는 방식으로 기판 상에 금속 층을 디포짓하는 것을 포함한다. 리세스된 피처들은 기판 상의 TSV (through silicon via) 구조체 내의 비아들일 수도 있다. 리세스된 피처들은 다마신 비아들 및/또는 라인들일 수도 있다. 리세스된 피처들은 쓰루 포토레지스트 패턴 내의 라인들 또는 비아들일 수도 있다. 전기도금 욕은 리세스된 피처들을 우선적으로 충진하도록 첨가제들을 포함할 수도 있다.
다양한 실시예들에서, 전압의 하나 이상의 반복된 판독값들 모두는, 기판과 제 2 전극 사이에 일정한 전류를 인가하는 동안 판독된다. 전압의 하나 이상의 반복된 판독값들은, 단지 전기도금 셀이 단계 (e) 에서 에러 상태에 놓이는지를 결정하도록 사용된 전압 판독값들일 수도 있다. 일부 실시예들에서, 전기도금 셀을 에러 상태에 두는 단계는, 단지 전압의 하나 이상의 반복된 판독값들이 단계 (e) 에서 대응하는 예측된 전압으로부터 임계치 편차 초과의 값만큼 벗어난다는 것을 결정하는 단계에 응답하여 결정된다. 반복된 판독값들의 크기들은 전기도금 셀이 단계 (e) 에서 에러 상태에 놓이는지를 결정하도록 사용되지 않을 수도 있다. 일부 실시예들에서 전류 대신에 전압이 프로세스 제어 파라미터인 경우에, 전류 응답의 판독값들은 본 명세서의 다른 곳에 기술된 것과 실질적으로 동일한 방식으로 모니터링된다.
일부 실시예들에서, 방법들은 또한 일정한 전류를 인가하기 시작한 후, 기판과 제 2 전극 사이의 전압을 반복적으로 판독하기 전에 지연 기간 동안 대기하는 단계를 포함한다.
방법은: 전기도금 동안 가변하는 드리프트 파라미터에 초기 전압을 더함으로써 대응하는 예측된 전압을 결정하는 단계를 또한 포함할 수도 있고, 기판과 제 2 전극 사이의 초기 전압은, 기판과 제 2 전극 사이의 전압을 반복적으로 판독하기 전에 판독되고, 드리프트 파라미터는 기판과 제 2 전극 사이의 전압의 반복된 판독값들의 총 크기에 독립적이고, 그리고 드리프트 파라미터는 만족하는 전기도금 결과들을 생성하는 기판 전기도금 동작들로부터 결정된 드리프트에 대응하한다.
다양한 실시예들에서, 방법은 또한 전기도금 동안 초기 전압으로부터 드리프트하는 대응하는 예측된 전압과 전압의 반복된 판독값들 각각을 비교할 때 초기 전압을 정규화하는 단계를 포함할 수도 있고, 기판과 제 2 전극 사이의 초기 전압은 기판과 제 2 전극 사이의 전압을 반복적으로 판독하기 전에 판독된다. 정규화 단계는 대응하는 예측된 전압들과 전압의 반복된 판독값들을 비교하기 전에 전압의 반복된 판독값들로부터 초기 전압을 공제하는 단계를 포함할 수도 있다.
일부 실시예들에서, 드리프트는 시간의 선형 함수이다. 일부 실시예들에서, 드리프트는 시간의 로그 함수이다. 3-부분 드리프트 프로파일이 (i) 전압의 점진적인 감소, 및 (ii) 전압의 급격한 증가, 및 (iii) 안정한 전압의 기간을 포함하도록, 드리프트는 전기도금 동안 3-부분 드리프트 프로파일을 포함할 수도 있다. 다양한 실시예들에서, 기판은 리세스된 피처들을 포함하고, 그리고 (ii) 의 급격한 증가는 피처들이 완전히 충진되기 직전에 발생한다. 임계치 편차는 드리프트 프로파일에 따라 결정될 수도 있고 그리고 하나 이상의 임계치 편차들을 포함할 수도 있고, 그리고 (ii) 에 대응하는 임계치 편차는 (i) 에 대응하는 임계치 편차보다 보다 크다.
다양한 실시예들에서, 전기도금은 전기도금의 하나 이상의 단계들을 포함하고, 그리고 일정한 전류는 하나 이상의 단계들 각각에서 인가된다. 일 단계의 전류는 바로 이전의 단계의 전류와 동일하거나 상이할 수도 있다.
일부 실시예들에서, 예측된 전압 드리프트는 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대해 획득된 전압 판독값들로부터 모델링된 선형 프래그먼트들 (fragments) 을 포함한다. 예측된 전압은 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대한 정규화된 그리고 평균된 전압 판독값들을 포함할 수도 있다.
다양한 실시예들에서, 전기도금 동안 초기 전압으로부터 드리프트하는 대응하는 예측된 전압과 전압의 반복된 판독값들 각각을 비교하는 단계는, 전압의 반복된 판독값들의 하나 이상의 미분계수들을 취하는 단계 및 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대한 대응하는 전압 판독값들의 하나 이상의 평균된 미분계수들과 미분계수들을 비교하는 단계를 포함한다.
또 다른 양태는 하나 이상의 리세스된 피처들을 포함한 기판의 전기도금 동안 도금 용액의 상태들을 모니터링하기 위한 장치를 포함할 수도 있고, 장치는: (a) 도금 용액을 홀딩하도록 구성된 도금 용기로서, 장치는 기판 상에 도금 용액으로부터 금속을 전착하기 위해 구성되는, 도금 용기; (b) 전력 공급부; (c) 전극; 및 (d) 제어기를 포함하고, 제어기는, (i) 기판과 전극 사이의 초기 전압을 검출하고; (ii) 도금 용액 내에서 기판 상에 금속 층을 전기도금하고; (iii) (ii) 동안 기판과 전극 사이의 전압을 반복적으로 판독하고; (iv) (iii) 에서의 전압 판독값이 임계치 편차 초과의 값만큼 대응하는 예측된 전압보다 보다 큰지를 결정하고; 그리고 (v) (iv) 에서의 편차가 임계치 편차보다 보다 크다고 결정하는 것에 응답하여, 통지를 전송하고 그리고/또는 도금 용기의 동작을 중지하기 위한 프로그램 인스트럭션들 및/또는 로직을 포함하고, 임계치 편차는 예측된 전압에 기초하고, 대응하는 예측된 전압은 초기 전압으로부터 드리프트하고, 그리고 드리프트는 만족하는 전기도금 결과들을 생성하는 전기도금 프로세스에서의 전압 판독값들로부터 결정된다.
일부 실시예들에서, 통지를 전송하는 것 및/또는 도금 용기의 동작을 중지하는 것은, 도금 용기를 에러 상태에 두는 것을 포함한다.
다양한 실시예들에서 예측된 전압 드리프트는 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대해 획득된 전압 판독값들로부터 모델링된 선형 프래그먼트들을 포함한다.
상기 예측된 전압은 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대한 정규화된 그리고 평균된 전압 판독값들을 포함할 수도 있다.
일부 실시예들에서, (iii) 에서의 전압 판독값이 임계치 편차 초과의 값만큼 대응하는 예측된 전압보다 보다 큰지를 결정하는 것은, 반복된 전압 판독값들의 하나 이상의 미분계수들을 취하는 것 및 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대한 대응하는 전압 판독값들의 하나 이상의 평균된 미분계수들과 미분계수들을 비교하는 것을 포함한다.
이들 및 다른 양태들은 도면들을 참조하여 이하에 더 기술된다.
도 1은 전기도금 용액과 콘택트하는 TSV를 가진 기판의 단면의 개략도이다.
도 2는 개시된 실시예들에 따라, 리세스된 피처들을 충진하기에 적합한 전기도금 장치의 간략화된 개략도이다.
도 3은 다양한 전기도금 욕들에 대한 전압 판독값들의 예시적인 그래프이다.
도 4a 내지 도 4c는 개시된 실시예들에 따른, 전기도금 욕들에 대한 전압 판독값들의 예시적인 그래프들 및 결함 밴드들이다.
도 5는 개시된 실시예들에 따라 수행된 동작들을 도시하는 프로세스 흐름도이다.
도 6a는 개시된 실시예들에 따른, 멀티-단계 전기도금 프로세스에 대한 전류의 예시적인 그래프이다.
도 6b는 개시된 실시예들에 따른, 멀티-단계 전기도금 프로세스에 대한 전압 판독값들의 예시적인 그래프이다.
도 7a 내지 도 7c는 개시된 실시예들에 따른, 우수한 전기도금 욕들에 대한 전압 판독값들의 그래프들 및 결함 밴드들이다.
도 8a 내지 도 8d는 개시된 실시예들에 따른, 불량한 전기도금 욕들에 대한 전압 판독값들의 그래프들 및 결함 밴드들이다.
다음의 기술에서, 수많은 구체적인 상세들이 제공된 실시예들의 철저한 이해를 제공하도록 제시된다. 개시된 실시예들은 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 잘 알려진 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 개시된 실시예들은 구체적인 실시예들과 함께 기술될 것이지만, 개시된 실시예들을 제한하도록 의도되지 않음이 이해될 것이다.
다마신 프로세싱은 집적 회로들 상에 금속 라인들을 형성하기 위한 방법이다. TSV들 (Through-Silicon-Vias) 은 때때로 내부 배선을 통해 수직으로 정렬된 전자 디바이스들의 상호접속을 제공함으로써 3D (three-dimensional) 패키지들 및 3D 집적 회로들을 생성하도록 다마신 프로세싱과 함께 사용된다. 이러한 3D 패키지들 및 3D 집적 회로들은 멀티-칩 전자 회로의 전체 치수들 및 복잡성을 상당히 감소시킬 수도 있다. 다마신 프로세싱 동안 형성된 집적 회로의 표면 상 또는 TSV들 내의 전도성 루트들 (routes) 은 보통 구리로 충진된다.
TSV는 실리콘 웨이퍼 또는 다이와 같은 반도체 워크피스를 완전히 통과하는, 전기적 연결을 위한 비아이다. 이 개시물에서, 다양한 용어들이 반도체 워크피스를 기술하도록 사용된다. 예를 들어, "웨이퍼" 및 "기판"은 상호 교환 가능하게 사용된다. 통상적인 TSV 프로세스는 TSV 홀들을 형성하는 것 및 기판 상에 컨포멀한 (conformal) 확산 배리어 및 전도성인 씨드 층들을 디포짓하는 것, 뒤이어 금속으로 TSV 홀들을 충진하는 것을 수반한다. TSV 홀들은 통상적으로 고 종횡비들을 갖고 고 종횡비들은 이러한 구조체들 내로의 구리의 보이드-프리 (void-free) 디포지션을 어렵게 만든다. TSV들은 통상적으로 5:1 이상, 예를 들어, 10:1 이상, 그리고 심지어 20:1 이상 (예를 들어, 약 30:1에 도달함) 의 종횡비들, 약 0.1 μm 이상, 예를 들어, 약 5 μm 이상의 개구에서의 폭들, 그리고 약 5 μm 이상, 예를 들어, 약 50 μm 이상, 그리고 약 100 μm 이상의 깊이들을 갖는다. TSV들의 예들은 5×50 μm 및 10×100 μm 피처들을 포함한다. 이러한 큰 리세스된 피처들은 산-민감성 씨드 층들을 사용하여 코팅될 때, 종래의 기법들을 사용하여 충진하기가 특히 어렵다. 구리의 CVD (chemical vapor deposition) 는 복잡하고 고가의 전구체들을 필요로 하는 한편, PVD (physical vapor deposition) 는 종종 보이드들 및 제한된 단차 커버리지를 발생시킨다. 전기 화학적 반응을 통해 전도성 표면 상에 금속을 디포짓, 또는 도금하는 프로세스는, 일반적으로 전기도금, 도금, 또는 전기충진으로 지칭된다. 전기도금은 TSV 구조체들 내로 구리를 디포짓하는 보다 흔한 방법이지만, 전기도금은 또한 TSV의 큰 사이즈 및 고 종횡비 때문에 과제들의 세트를 나타낸다. 구리는 통상적으로 구리가 3D 패키지들 및 3D 집적 회로들과 같이 복잡한 집적화에서 겪는 고 전류 밀도들을 지원하기 때문에 TSV 충진에서 전도성 금속으로서 사용된다. 구리는 또한 높은 디바이스 속도들을 지원한다. 또한, 구리는 우수한 열 전도율을 갖고 그리고 매우 순수한 상태에서 이용 가능하다.
본 명세서에 논의된 바와 같이 구리-함유 금속은 제한 없이, 순수한 구리 금속, 다른 금속들을 가진 구리 합금들, 및 전기충진 동작들 동안 사용된 유기 화합물 및 무기 화합물 (예를 들어, 평탄화제들, 가속화제들, 억제제들, 표면-활성제들, 등) 과 같은, 비금속성 종이 주입된 구리 금속을 포함하는, "구리"로서 지칭된다.
전기도금 프로세스들이 주로 구리 도금, 보다 구체적으로 TSV 구리 다마신 도금을 참조하여 기술될 것이지만, 본 명세서에 제공된 방법들 및 연관된 장치 구성들이 다른 금속들 및 합금들, 예를 들어, Au, Ag, Ni, Ru, Pd, Sn, In, 및 Sn/Ag 또는 Sn/In 합금, 등과 같은 이들 중 임의의 합금들의 도금을 수행하도록 그리고 쓰루 레지스트 도금을 위해 사용될 수 있다는 것이 이해된다. 도금 전해액들은 필요한 금속 이온들 (금속 염) 의 소스, 그리고 통상적으로 전해액 전도율을 증가시키도록 산을 포함할 것이다.
개시된 방법들 및 장치는, 다양한 리세스된 피처들을 전기도금하기 위해 사용될 수 있지만, 상대적으로 큰 사이즈들 및 고 종횡비들을 가진 리세스된 피처들인, TSV들을 충진하기에 특히 유리하다. 일부 실시예들에서, 리세스된 피처들은 다마신 비아들 및/또는 라인들일 수도 있다. 리세스된 피처들은 쓰루 포토레지스트 패턴 내의 라인들 또는 비아들일 수도 있다.
도 1은 리세스된 피처 또는 비아 (103) 를 가진 기판 (100) 이 도금 용액 (120) 과 콘택트할 때의 도금 용액 컴포넌트들 (components) 의 분포를 예시한다. 기판 (100) 의 단면 개략도가 도시된다. 기판 (100) 은 실리콘 (101) 의 층, 및 실리콘 (101) 내로 에칭된 비아 (103) 를 포함한다. 유전체 라이너 (미도시) 가 일부 실시예들에서 실리콘 (101) 상에 디포짓될 수도 있다. W/WN 이중층과 같은 확산 배리어 층 (105) 이 유전체의 층 상에 존재한다. 구리 또는 니켈 씨드 층과 같은 씨드 층 (107) 이 배리어 층 (105) 의 상단 상에 존재하고, 그리고 전기도금 용액 (120) 에 노출된다. 일부 실시예들에서, 컨포멀한 막 스택이 기판 상에 존재할 수도 있다. 전기도금 용액 (120) 은 금속 염, 산, 그리고 가속화제 및 억제제와 같은 첨가제들을 함유한다. 도 1에 도시된 바와 같이, 통상적인 TSV 전기충진 프로세스에서, 기판 (100) 은 음으로 전기적으로 바이어스되고 그리고 일반적으로 구리 이온들의 소스로서 구리 설페이트 또는 구리 메탄 설포네이트와 같은 금속 염, 전도율을 제어하기 위한 황산 또는 메탄 설폰산과 같은 산, 억제제들, 가속화제들 및 평탄화제들로서 알려진 다양한 기능적 분류들의 유기 첨가제들 및 클로라이드 이온들과 같은 첨가제들을 함께 포함하는, 도금 욕 내의 도금 용액 (120) 과 콘택트된다.
첨가제들
TSV 애플리케이션들 그리고 일부 경우들에서, WLP 애플리케이션들에 대한 전기도금이, 핀치 오프 (pinch off) 보이드들의 형성을 회피하도록 그리고 고 종횡비 피처들 내의 구리의 확산을 수용하도록 저 전류로 수행될 수도 있다. 첨가제들이 기판 상의 전기도금 용액의 거동을 변경함으로써 피처들의 보텀-업 충진 (bottom-up fill) 을 인에이블하도록 전기도금 용액에 포함될 수도 있다. 예시적인 첨가제들은 억제제들, 가속화제들, 및 평탄화제들을 포함한다. 일부 실시예들에서, 억제제는 억제제 및 평탄화제 (예를 들어, 억제제는 "평탄화 특성"을 가질 수도 있음) 양자로서 역할을 한다. 예시적인 첨가제 패키지는 워싱턴, Moses Lake 소재의 Moses Lake Industries로부터 입수 가능한, HSL-A 가속화제 및 HSL-B 억제제와 함께 60 g/L Cu, 60 g/L 황산, 및 50 ppm 클로라이드를 포함할 수도 있다.
전기도금 동안, 웨이퍼 표면 상의 첨가제들의 변화들은 일정한 전류 전기도금 단계들에서 전압 드리프트를 유발할 수도 있다. 예를 들어, 특정한 이론에 매이지 않고, 억제제가 가속화제의 흡착에 의해 대체되기 때문에 웨이퍼 표면 상에 흡착된 억제제의 표면 농도가 시간에 걸쳐 감소되어, 분극을 감소시키고 그리고 전극들 사이의 전압을 감소시킨다고 여겨진다. 비아들의 하단부에 흡착된 가속화제의 국부적으로 높은 표면 농도는, 비아들 및 보텀-업 충진에서 증가된 도금 레이트를 야기한다. 비아들이 거의 완전한 충진에 다가갈 때, 국부적 가속화 효과가 감소하고 - 부분적으로 비아들 내에서 가속화제를 대체하는 억제제 및/또는 평탄화제에 기인함 - 그리고 분극이 증가한다. 이 가속화제 액티비티 (activity) 의 감소는, 비아들 위의 큰 범프들 (bumps) 의 형성을 감소시키고 그리고 일반적으로 "평탄화"로 지칭된다. 본 명세서에 사용된 억제제들은 평탄화 특성을 가질 수도 있다.
억제제들
어떠한 작용 메커니즘 또는 이론에도 얽매이지 않고, 억제제들은 (단독으로 또는 다른 욕 첨가제들과 결합하여) 특히 표면 화학흡착 할라이드 (예를 들어, 클로라이드 또는 브로마이드) 와 결합하여 존재할 때, 기판-전해액 계면을 가로질러 전압 강하의 상당한 증가를 야기하는 표면 분극화 화합물들 (surface polarizing compound) 이라고 여겨진다. 할라이드는 억제제 분자들과 기판 표면 사이의 화학흡착된-브릿지 (bridge) 로서 역할을 할 수도 있다. 억제제는 (1) 억제제가 없는 구역들에 비해 억제제가 있는 구역들에서 기판 표면의 국부적 분극을 증가시키고 그리고 (2) 전반적으로 기판 표면의 분극을 증가시킨다. 증가된 분극 (국부적 분극 및/또는 전역 분극) 은 증가된 저항률/임피던스 그리고 따라서 특정한 인가된 전위에서 보다 느린 도금에 대응한다.
억제제들은 디포짓된 막 내에 상당히 포함되지 않더라도, 억제제들은 욕 내에서 전기 분해 또는 화학적 분해에 의해 시간에 걸쳐 느리게 열화시킬 수도 있다고 여겨진다. 억제제들은 종종 상대적으로 큰 분자들이고, 많은 예들에서 억제제들은 본질적으로 폴리머성이다 (예를 들어, 폴리에틸렌 옥사이드, 폴리프로필렌 옥사이드, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 등). 억제제들의 다른 예들은 S-함유 작용기들 및/또는 N-함유 작용기들을 가진 폴리에틸렌 옥사이드 및 폴리프로필렌 옥사이드, 폴리에틸렌 옥사이드 및 폴리프로필렌 옥사이드들의 블록 폴리머들, 등을 포함한다. 억제제들은 선형 체인 구조들 또는 브랜치 구조들 또는 이들 모두를 가질 수 있다. 다양한 분자량들을 갖는 억제제 분자들은 상업적 억제제 용액 내에서 공존하는 것이 통상적이다. 부분적으로 억제제의 큰 사이즈로 인해서, 이들 화합물들의 리세스된 피처 내로의 확산은 다른 욕 컴포넌트들에 비해서 상대적으로 느릴 수 있다.
일부 억제제들은 평탄화 특성을 포함한다. 평탄화제가 억제제 및/또는 가속화제와 함께 사용될 수도 있지만, 일부 억제제들은 개시된 실시예들에 대해 충분한 평탄화 거동을 포함할 수도 있다.
어떠한 작용 메커니즘 또는 이론에도 얽매이지 않고, 평탄화제들은 (단독으로 또는 다른 욕 첨가제들과 결합하여) 일부 경우들에서 특히 프로세싱되는 기판의 필드 구역과 같은 기판의 노출된 부분들에서 그리고 피처의 측벽들에서 가속화제들과 연관된 탈분극 효과를 상쇄하도록, 억제제들로서 역할을 한다고 여겨진다. 평탄화제는 기판의 분극/표면 저항을 국부적으로 증가시키며 이로써 평탄화제가 존재하는 구역들에서 국부적 전착 반응을 느리게 할 수도 있다. 평탄화제들의 국부적 농도는 어느 정도로는 질량 이송 (mass transport) 에 의해서 결정된다. 따라서, 평탄화제들은 표면으로부터 돌출된 기하학적 구조들을 갖는 표면 구조들에 대해서 주로 작용한다. 이 작용은 전착된 층의 표면을 "평활화한다 (smooth)". 많은 경우들에서, 평탄화제는 확산 제한된 레이트이거나 이에 근사한 레이트로 기판 표면에서 반응 또는 소모되며, 따라서 평탄화제의 연속적인 공급은 종종 시간에 걸쳐 균일한 도금 조건들을 유지할 시에 유리하다고 여겨진다.
평탄화제 화합물들은 일반적으로 그들의 전기화학적 기능 및 영향에 기초하여 여러 평탄화제들로서 분류되며 특정한 화학적 구조 또는 제형 (formulation) 을 요구하지 않는다. 그러나, 평탄화제들은 종종 하나 이상의 질소, 아민, 이미드 또는 이미다졸을 포함하고, 또한 황 작용기들을 포함할 수도 있다. 특정한 평탄화제들은 하나 이상의 5 및 6 원소 (member) 링들 및/또는 컨주게이션된 (conjugated) 유기 화합물 유도체들을 포함한다. 질소기들은 링 구조의 일부를 형성할 수도 있다. 아민-함유 평탄화제들에서, 아민들은 1차 알킬 아민, 2차 알킬 아민 또는 3차 알킬 아민일 수도 있다. 또한, 아민은 아릴 아민 또는 헤테로사이클릭 아민일 수도 있다. 예시적인 아민들은 이로 제한되지 않지만, 디알킬아민들, 트리알킬아민들, 아릴알킬아민들, 트리아졸들, 이미다졸, 트리아졸, 테트라졸, 벤지미다졸, 벤조트리아졸, 피페리딘, 모르폴린들, 피페라진, 피리딘, 옥사졸, 벤족사졸, 피리미딘, 퀴놀린, 및 이소퀴놀린을 포함한다. 이미다졸 및 피리딘이 특히 유용할 수도 있다. 평탄화제의 예는 Janus Green B이다. 평탄화제 화합물들은 또한 에톡사이드기들을 포함할 수도 있다. 예를 들어, 평탄화제는 폴리에틸렌 글리콜 또는 폴리에틸렌 옥사이드에서 발견되는 것과 유사한 일반적인 백본 (backbone) 및 이 체인에 걸쳐서 기능적으로 삽입된 아민의 단편들을 포함할 수도 있다 (예를 들어, Janus Green B). 에폭사이드들은 이로 제한되지 않지만, 에피클로로하이드린 및 에피브로모하이드린과 같은 에피할로하이드린들, 및 폴리에폭사이드 화합물들을 포함한다. 에테르-함유 링키지 (linkage) 에 의해 함께 조인된 2개 이상의 에폭사이드 모이어티들 (moieties) 을 갖는 폴리에폭사이드 화합물들이 특히 유용할 수도 있다. 몇몇 평탄화제 화합물들은 폴리머성이지만, 다른 것들은 그렇지 않다. 예시적인 폴리머성 평탄화제 화합물들은 이로 제한되지 않지만, 폴리에틸렌이민, 폴리아미도아민들, 및 아민과 다양한 산소 에폭사이드들 또는 설파이드들의 반응 생성물들을 포함한다. 비폴리머성 평탄화제의 일 예는 6-메르캅토-헥사놀이다. 또 다른 예시적인 평탄화제는 폴리비닐피롤리돈 (PVP) 이다.
가속화제들
어떠한 작용 메커니즘 또는 이론에도 얽매이지 않고, 가속화제들은 (단독으로 또는 다른 욕 첨가제들과 결합하여) 억제제들의 존재와 연관된 분극 효과를 국부적으로 감소시켜서, 전착 레이트를 국부적으로 증가시키는 경향이 있는 것으로 여겨진다. 감소된 분극 효과는 흡착된 가속화제가 가장 집중된 구역들에서 가장 현저하다 (즉, 분극은 흡착된 가속화제의 국부적 표면 농도의 함수로서 감소된다). 예시적인 가속화제들은 이로 제한되지 않지만, 디메르캅토프로판 설폰산, 디메르캅토에탄 설폰산, 메르캅토프로판 설폰산, 메르캅토에탄 설폰산, bis-(3-설포프로필) 디설파이드 (SPS), 및 이들의 유도체들을 포함한다. 가속화제가 기판 표면에 강하게 흡착될 수도 있고 일반적으로 도금 반응들의 결과로서 측면으로-표면 부동성일 수도 있지만, 가속화제는 일반적으로 막 내에 상당히 포함되지는 않는다. 따라서, 가속화제는 금속이 디포짓될 때 표면 상에 남는다. 리세스가 충진될 때, 국부적 가속화제 농도는 리세스 내의 표면 상에서 증가한다. 가속화제들은 억제제들과 비교할 때 보다 작은 분자들일 경향이 있고 리세스된 피처들 내로의 보다 빠른 확산을 나타낸다.
보텀-업 충진
보텀-업 충진 메커니즘에서, 도금 표면 상의 리세스된 피처는 피처의 하단으로부터 피처의 상단으로, 그리고 내측으로 측벽들로부터 피처의 중심을 향해 금속으로 도금되는 경향이 있다. 디포지션 레이트는 균일한 충진을 달성하고 피처들 내에 보이드들을 포함하는 것을 회피하도록 피처 내 및 필드 구역에서 제어될 수도 있다. 상술된 3가지 타입들의 첨가제들은 보텀-업 충진을 성취하는데 유리하며, 첨가제들 각각은 기판 표면에서의 분극을 선택적으로 증가 또는 감소시키도록 작용한다.
도금의 후속 스테이지들에서, 특히 오버버든 (overburden) 이 디포짓됨에 따라서, 가속화제가 특정한 구역들에 (예를 들어, 충진된 피처들 위에) 바람직하지 않게 구축될 수 있으며, 이로써 목표된 것보다 고속으로 국부적 도금이 발생한다. 평탄화제들은 이러한 효과를 상쇄시키도록 사용될 수도 있다. 평탄화제가 없다면, 피처는 과충진 (overfill) 되고 범프 (bump) 를 생성하는 경향이 있을 수도 있다. 따라서, 보텀-업 충진 도금의 후속 스테이지들에서, 평탄화제들은 상대적으로 편평한 디포짓을 생성하는데 유리하다.
억제제, 가속화제, 및 평탄화제를 조합하여 사용하는 것은, 상대적으로 편평한 디포짓된 표면을 생성하면서 피처로 하여금 보이드들 없이 보텀-업 그리고 측벽들-내향으로 충진되게 할 수도 있다. 첨가제 화합물들의 정확한 아이덴티티/조성은 통상적으로 첨가제 공급자들에 의해서 영업 비밀들로서 유지되며, 따라서 이러한 화합물들의 정확한 성질에 대한 정보는 공개적으로 입수할 수 없다.
도금 욕들의 모니터링
컴포넌트들이 도금된 기판에 포함되고, 시간에 걸쳐 열화 등이 되기 때문에, 이들 도금 욕 컴포넌트들의 농도는 통상적으로 프로세싱의 과정에 걸쳐 변화한다. 열화의 레이트 및 심각도는 예측 불가능하게 가변할 수 있다. 이와 같이, 지속적으로 만족하는 충진 결과들을 달성하기 위해서, 시간에 걸쳐 욕의 조성을 모니터링하는 것이 필요하다. 이 방식으로, 도금 욕 첨가제의 농도가 매우 낮다는 것이 발견될 때, 예를 들어, 적절한 단계들이 욕 내의 첨가제의 농도를 증가시키도록 취해질 수 있다.
도금 욕들을 모니터링하기 위해 폭넓게 사용된 종래의 방법들은, 통상적으로 타깃 동작 농도들에 근접한 농도들로 다양한 알려진 욕 컴포넌트들 (예를 들어, 금속, 산, 및 첨가제 각각) 의 농도를 독립적으로 감정하기 (evaluate) 위해서, 스캐닝 볼탐 쿨로메트리 (scanning voltammetric coulometry), 전기 화학적 적정들, 분광 방법들 (예를 들어, 가시광선, IR 및 UV 용액 분석), 및 HPLC의 다양한 형태들을 활용한다. 예를 들어, 볼탐 쿨로메트리 방법에서, 플래티늄 RDE (rotating disk electrode) 가 동작 전극으로서 사용된다. 신호는 사이클릭 볼타모그램 (voltammogram) 의 애노드 스트립핑 파 동안 지나간 전하를 통합함으로써 생성된다. 통상적으로, 일련의 유사한 실험들은 용액 내의 타깃 종의 농도가 수정되는 경우에 수행된다. 용액은 일반적으로 다른 (비-타깃) 욕 종의 농도에 대체로 둔감할 것이다.
개별 기판 내의 충진 프로세스의 품질에 관한 그리고 도금 툴 상에서 복수의 기판들을 도금하는 과정 동안의 강력한 제어가 바람직하다. 이러한 방법은 규정된 전기도금 사양을 충족할 것인지 (또는 충족하지 않을 것) (예를 들어, 성공적인 보텀-업 충진을 생성) 를 나타낼 수도 있고, 그리고 또한 임의의 특정한 첨가제 구성 성분, 첨가제 농도 또는 조성들의 세부 사항에 의존하지 않을 수도 있고, 그리고 상이한 종의 존재에 대해 개별적으로 테스트할 것을 요구하지 않을 수도 있다. 개시된 기법들은 용액 내에 존재할 수도 있는 특정한 종의 아이덴티티의 인식 없이 수행될 수 있다. 프로세스는 또한 종래의 방법들에 의해 검출되지 않고 희석된 부산물들 또는 오염물질들에 민감할 수도 있다. 예를 들어, 종래의 방법들에서, 측정된 첨가제 농도들이 사양들 내에 속하지만, 욕 퍼포먼스 (performance) 는 검출되지 않은 오염 때문에 여전히 불량할 수도 있다.
전기도금 동안 전기도금 욕의 품질을 모니터링하기 위한 방법들 및 장치가 본 명세서에 제공된다. 일부 개시된 실시예들은 기존의 하드웨어를 대체하거나 바꾸지 않고 전기도금 장치들 상에서 구현될 수도 있다. 예를 들어, 개시된 실시예들에 따른 프로세스들은, 기판 및 애노드에 전류를 공급하는 것과 같은 전기도금 장치의 동작들을 제어하도록 구성된 제어기 내에서 프로그래밍될 수도 있다.
본 명세서에 기술된 바와 같은 전기도금 프로세스들은 보텀-업 충진을 최적화하도록 전해액 내에 첨가제들을 포함할 수도 있다. 그러나, 첨가제들을 가진 전해액은 바람직하지 않은 방식들로 애노드와 반응할 수도 있다. 그러므로 도금 셀의 애노드 구역 및 캐소드 구역은, 상이한 조성의 도금 용액들이 구역 각각에서 사용될 수도 있도록 때때로 멤브레인에 의해 분리된다. 캐소드 구역 내의 도금 용액은 캐소드액으로 지칭되고; 애노드 구역 내의 도금 용액은 애노드액으로 지칭된다. 복수의 엔지니어링 설계들은 애노드액 및 캐소드액을 도금 장치 내로 도입하도록 사용될 수 있다. 기판들을 전기도금하기 위한 예시적인 장치가 도 2에 예시된다. 장치는 내부에서 기판들이 프로세싱되는 하나 이상 전기도금 셀들을 포함한다. 일 전기도금 셀이 명료성을 보존하도록 도 2에 도시된다.
도 2를 참조하면, 일 실시예에 따른 전기도금 장치 (201) 의 개략적인 단면도가 도시된다. 도금 욕 (203) 은 레벨 (205) 로 도시된 도금 용액 (가속화제들, 억제제들, 및 때때로 평탄화제들을 포함할 수도 있음) 을 담는다. 이 용기의 캐소드액 부분은 캐소드액에 기판들을 수용하기 위해 구성된다. 기판 (207) 은 도금 용액 내에 침지되고 그리고 예를 들어, 회전 가능한 스핀들 (208) 상에 장착된 "크램셸 (clamshell)" 홀딩 고정장치 (209) 에 의해 홀딩되고, 회전 가능한 스핀들 (208) 은 기판 (207) 과 함께 크램셸 (209) 의 회전을 허용한다. 개시된 실시예들을 사용하기에 적합한 양태들을 가진 크램셸-타입 도금 장치의 일반적인 기술은, 모든 목적들을 위해 참조로서 본 명세서에 인용된, Patton 등에 허여된 미국 특허 제 6,156,167 호 및 Reid 등에 허여된 미국 특허 제 6,800,187 호에서 상세히 기술된다.
애노드 (213) 는 도금 욕 (203) 내에서 기판 아래에 배치되고 이온 선택적인 멤브레인일 수도 있는 멤브레인 (215) 에 의해 기판 구역으로부터 분리된다. 예를 들어, Nafion™ CEM (cationic exchange membrane) 이 사용될 수도 있다. 애노드 멤브레인 (215) 아래의 구역은 "애노드 챔버"로서 종종 지칭된다. 이온-선택적인 애노드 멤브레인 (215) 이, 애노드에서 생성된 입자들이 기판 가까이 진입하고 기판을 오염시키는 것을 방지하는 동안, 도금 셀의 애노드 구역과 캐소드 구역 사이의 이온 전달을 허용한다. 애노드 멤브레인은 또한 도금 프로세스 동안 전류 플로우를 재분배시키고 이로써 도금 균일성을 개선하는데 유용하다. 적합한 애노드 멤브레인들의 상세한 기술들은 모든 목적들을 위해 참조로서 본 명세서에 인용된, Reid 등에 허여된 미국 특허들 제 6,126,798 호 및 제 6,569,299 호에 제공된다. CEM들과 같은 이온 교환 멤브레인들은 이들 애플리케이션들에 특히 적합하다. 이들 멤브레인들은 통상적으로 설포기들 (예를 들어 Nafion™) 를 함유한 퍼플루오리네이티드 코폴리머들과 같은 이오노머 재료들, 설포네이티드 폴리이미드들, 및 카티온 교환에 적합한 다른 재료들로 이루어진다. 적합한 Nafion™ 멤브레인들의 선택된 예들은 Dupont de Nemours Co.으로부터 입수가능한 N324 멤브레인 및 N424 멤브레인을 포함한다.
도금 동안, 도금 용액으로부터 이온들이 기판 상에 디포짓된다. 금속 이온들은 확산 경계 층을 통해 그리고 TSV 홀 내로 확산한다. 확산을 돕는 통상적인 방식은 펌프 (217) 에 의해 제공된 전기도금 용액의 대류 플로우를 통해서이다. 부가적으로, 진동 교반 또는 음향 교반 부재뿐만 아니라 웨이퍼 회전 부재도 사용될 수도 있다. 예를 들어, 진동 트랜스듀서 (208) 가 웨이퍼 척 (209) 에 부착될 수도 있다.
도금 용액은 펌프 (217) 에 의해 도금 욕 (203) 에 연속적으로 제공된다. 일반적으로, 도금 용액은 상측으로, 화살표로 도시된 바와 같이, 애노드 멤브레인 (215) 및 디퓨저 플레이트 (219) 를 통해 기판 (207) 의 중심으로 그리고 이어서 방사상으로 외측으로 그리고 기판 (207) 에 걸쳐 흐른다. 도금 용액은 또한 도금 욕 (203) 의 측면으로부터 욕의 애노드 구역 내에 제공될 수도 있다. 이어서 도금 용액은 도금 욕 (203) 에서 오버플로우 저장소 (221) 로 오버플로우된다. 이어서 도금 용액은 필터링되고 (미도시) 도금 용액의 재순환을 완성하는 펌프 (217) 로 회수된다. 도금 셀의 특정한 구성들에서, 별개의 전해액은, 주요 도금 용액과의 혼합이 드물게 침투 가능한 멤브레인들 또는 이온 선택적인 멤브레인들을 사용하여 방지되는 동안 내부에 애노드가 포함된 도금 셀의 부분을 통해 순환된다.
장치는 또한 도금 용액의 온도를 특정한 레벨로 유지하기 위한 히터 (245) 를 포함할 수도 있다. 도금 용액은 도금 욕 (203) 의 다른 엘리먼트들 (elements) 에 열을 전달하도록 사용될 수도 있다. 예를 들어, 기판 (207) 이 도금 욕 (203) 내로 로딩될 때, 장치 (201) 전반에 걸친 온도가 실질적으로 균일해질 때까지, 히터 (245) 및 펌프 (217) 는 전기도금 장치 (201) 를 통해 도금 용액을 순환시키도록 턴 온될 (turned on) 수도 있다. 일 실시예에서 히터 (245) 는 시스템 제어기 (247) 에 연결된다. 시스템 제어기 (247) 는 전기도금 장치 (201) 내의 도금 용액 온도의 피드백을 수용하고 그리고 추가의 가열에 대한 필요를 결정하도록 써모커플에 연결될 수도 있다.
도시된 실시예에서, 기준 전극 (231) 은 별개의 챔버 (233) 내의 도금 욕 (203) 의 외측에 위치되고, 챔버는 주요 도금 욕 (203) 으로부터 오버플로우에 의해 보충된다. 대안적으로, 일부 실시예들에서 기준 전극이 기판에 가깝도록, 기준 전극은 가능한 기판 표면에 가깝게 배치되고, 그리고 기준 전극 챔버는 모세관을 통해 또는 또 다른 방법에 의해, 웨이퍼 기판의 측면에 또는 직접 웨이퍼 기판 아래에 연결된다. 일부 바람직한 실시예들에서, 장치는 웨이퍼 주변에 연결되고 웨이퍼의 주변에서 금속 씨드 층의 전위를 센싱하지만 웨이퍼로 어떠한 전류도 운반하지 않도록 구성되는 콘택트 센스 리드들 (contact sense leads) 을 더 포함한다.
기준 전극 (231) 은 수은/수은 설페이트, 은 클로라이드, 포화된 칼로멜, 또는 구리 금속과 같은 다양한 흔히 사용된 타입들 중 하나일 수도 있다. 기판 (207) 과 직접 콘택트하는 콘택트 센스 리드는 일부 실시예들에서, 기준 전극에 더하여 보다 정확한 전위 측정 (미도시) 을 위해 사용될 수도 있다.
DC 전력 공급부 (235) 가 기판 (207) 으로 흐르는 전류를 제어하는데 사용될 수 있다. 전력 공급부 (235) 는 하나 이상의 슬립 링들, 브러시들 및 콘택트들 (미도시) 을 통해서 기판 (207) 에 전기적으로 연결된 음의 출력 리드 (239) 를 갖는다. 전력 공급부 (235) 의 양의 출력 리드 (241) 는 도금 욕 (203) 내에 위치된 애노드 (213) 와 전기적으로 연결된다. 전력 공급부 (235), 기준 전극 (231), 및 콘택트 센스 리드 (미도시) 는 시스템 제어기 (247) 에 연결될 수 있고, 이 시스템 제어기는 다른 기능들 중에서도 전기도금 셀의 엘리먼트들에 제공된 전류 및 전위를 조절하는 것을 가능하게 한다. 예를 들어, 제어기는 전위가 제어되고 전류가 제어되는 레짐들로 전기도금을 허용할 수도 있고, 예를 들어, 하나 이상의 단계들로 전기 도금을 허용할 수도 있고, 여기서 단계 각각은 일정한 전류로 수행된다. 제어기는 도금 셀의 전극들에 인가될 필요가 있는 전류 및 전압 레벨들뿐만 아니라 이러한 레벨들이 변화되어야 하는 시간들을 특정하는 프로그램 인스트럭션들을 포함할 수도 있다. 제어기는 개시된 실시예들에 기술된 바와 같이 전류를 제어할 수도 있고 그리고 전압을 계산할 수도 있다. 순방향 전류가 인가되면, 전력 공급부 (235) 는 기판 (207) 이 애노드 (213) 에 대해서 음의 전위를 갖도록 기판을 바이어스한다. 이것은 전류가 애노드 (213) 로부터 기판 (207) 으로 흐르게 하고, 그리고 전기화학적 환원 (예를 들어 Cu2 + + 2 e- = Cu0) 이 기판 표면 (캐소드) 상에서 일어나서, 기판 (207) 의 표면들 상에 전기적으로 전도성인 층 (예를 들어, 구리) 의 디포지션을 발생시킨다. 활성 또는 불활성 애노드 (214) 가 도금 욕 (203) 내에서 기판 (207) 아래에서 설치될 수 있고 멤브레인 (265) 에 의해 웨이퍼 구역으로부터 분리될 수도 있다.
설명된 바와 같이, TSV 전기충진 프로세스들은 충진 퍼포먼스를 저하시키고 그리고 현재 입수 가능한 욕 계측에 의해 쉽게 검출되지 않는 특정한 전해액 조건들에 민감하다. 많은 설계들에서, 이러한 조건들은 이전에 도금된 기판들이 스크랩핑될 (scrapped) 시에, 충진 프로세스가 실패할 때에만 발견될 수 있다. 예를 들어, 소량의 가속화제의 브레이크다운 (breakdown) 은 불완전한 충진을 가진 생성물들을 생성할 수 있다. 또한, 장시간 간격들 동안 억제를 유지할 책임이 있는 특정한 모이어티들의 손실은 결함이 있는 충진들을 발생시킬 수 있다. 미량의 평탄화제 모이어티들의 추가는 비슷하게 결함이 있는 TSV 충진들을 발생시킬 수 있다. 또한, 다양한 인식되지 않은 재료들의 존재는 충진 실패를 야기할 수 있다. 이들 문제들 각각은 종래의 방법들에 의해 쉽게 검출 가능하지 않은 농도 변화들/레벨들에서 발생할 수 있다. TSV 충진 프로세스는 욕 조성의 변화들에 특히 민감하다. 요컨대, 종래의 계측 방법들은 특정한 도금 욕이 만족하는 보텀-업 충진 결과를 생성할지를 정확하게 예측할 수 없고 그리고 기준 이하 디바이스들의 생산 또는 심지어 값비싼 기판들의 전체 손실을 유발할 수 있다.
전기도금 욕이 만족하는 보텀-업 충진 결과를 생성할지를 결정하기 위한 방법들이 본 명세서에 제공되고, 따라서 방법들은 통지를 전송하고 그리고/또는 전기도금 셀의 동작을 중지할지를 결정한다. 예를 들어, 방법들은 전기도금 욕 또는 전기도금 셀을 "에러 상태"에 두거나 그렇지 않으면 실제 욕 문제 또는 잠재적인 욕 문제를 처리할지를 결정할 수도 있다. 에러 상태에 놓인 전기도금 셀은 잠재적으로-불만족하는 도금 욕 내의 또는 오작동하는 하드웨어를 통한 추가의 기판들의 추가의 자동화된 프로세싱으로부터 방지될 수도 있다. 일부 실시예들에서, 전기도금 셀을 에러 상태에 두는 것은, 임계치가 초과된 동일한 욕을 사용하는 특정한 전기도금 셀 및 모든 연관된 도금 셀을 에러 상태에 두는 것을 포함한다. 방법들은 도금 욕 품질의 "진행/중지 (go/no go)" 테스트를 제공하도록 전기충진 프로세스 동안 도금 전력 공급부로부터 전압 판독값들을 모니터링하는 것을 수반한다. "진행/중지" 테스트는 기판이 전기도금 욕 내에서 도금되어야 하거나 (진행) 전기도금 욕 내에서 도금되지 않아야 하는지 (중지) 를 결정하기 위한 테스트이다.
도 2에 도시된 바와 같이, 전력 공급부 (235) 는 기판 (207) 과 상대 전극 사이에 제어된 전력을 전달한다. 기판 (207) 이 전기도금될 때, 기판 (207) 은 캐소드로서 역할을 할 수도 있는 반면, 상대 전극은 애노드 (213) 로서 역할을 한다. 일부 실시예들에서, 애노드는 보조의 이차적인 애노드 (예를 들어 웨이퍼 상 균일성 조작을 위해 "주요" 애노드로부터 개별적으로 사용되고 동작됨) 이다. 일부 개시된 실시예들은 기판 표면 근방에서 전위의 추가의 측정을 제공함으로써 민감성을 증가시키도록 기준 전극과 결합하여 수행될 수도 있다. 전력 공급부 (235) 는 전력을 제어하도록 기판 (207) 과 애노드 (213) 사이의 전압 및/또는 전류를 판독한다. 이들 판독값들은 본 명세서에서 "전압 판독값들"로서 지칭될 수도 있다. 전력 공급부 (235) 는 전압을 판독하기 위한 빌트-인 (built-in) 종래의 전압계를 포함할 수도 있다. 전압 판독들은 2개의 전극들 각각에 대한 콘택트들 (또는 버스) 사이에서 이루어진다. 일부 실시예들에서, 전압 판독값들은 "센스" 리드로부터의 입력에 기초하여 판독될 수도 있다. 전력 공급부 (235) 는 내부 회로들의 손실에 책임을 지지 않을 수도 있지만 획득된 전압 판독값들은 목표된 전류 출력을 공급하기에 충분하다.
제어기 (247) 와 같은 소프트웨어 및/또는 제어 회로는, 측정된 전압, 또는 규정된 사양 내의 일정한 전류를 유지하도록 전달된 전력을 제어한다. 전력 공급부 (235) 는 기판 (207) 과 애노드 (213) 사이의 전달된 전류 및/또는 전압을 제어할 수도 있다. 일부 구현예들에서, 셀은 기준 전극 (231) 을 포함할 수도 있고 그리고 전력 공급부 (235) 는 기판 (207) 과 기준 전극 (231) 사이의 전위차를 모니터링한다.
전압 판독값들은 도금 욕과 콘택트하는 기판의 가변적인 분극에 기인하여 도금 프로세스의 과정 동안 가변한다. 또한, 전압 판독값들은 동일한 상태에서 동작하는 동일하게 구성된 셀들 사이에서 가변할 수 있다. 동일한 전해액들, 기판들, 캐소드들, 및 기하학적 구조들, 및 전기도금 퍼포먼스에 관해 보통 고려되는 다른 특징들을 가진 2개의 셀들은, 매우 상이한 저항들을 가질 수 있다. 저항의 변동들은 전력 공급부와 전극들 사이의 회로의 전자 부분들에서 발생할 수 있다. 예를 들어, 웨이퍼 척을 회전하기 위해 사용된 브러쉬 콘택트들의 저항은, 기판을 인게이지하는 (engage) 주변 콘택트들의 저항일 수 있는 바와 같이, 셀 별로 가변할 수 있다. 일정한 전류에서, 이러한 저항의 변동들은 전력 공급부에서 판독된 전압의 변동들을 발생시킨다. 전기도금 프로세스에서 수행된 단계들이 일정한 전류로 수행되기 때문에, 전압 판독값 변동은, 욕이 만족하는 TSV 갭충진 퍼포먼스를 제공하기에 충분히 우수한지를 결정하도록 사용될 수 있는 욕 화학물질의 상태에 대한 정보를 제공한다. 전압이 또한 욕 화학물질의 품질과 관련되지 않은 다른 요인들 (예를 들어 도금 회로의 인가된 전류 및 옴 저항) 에 따라 결정될지라도, 기준 전압으로부터의 편차는 도금 욕의 품질을 모니터링하도록 사용될 수도 있다.
도금 회로의 저항의 변동 및 도금 프로세스 동안 웨이퍼의 분극의 변동이 상이한 시간 스케일들로 동작한다는 것을 주의하라. 예를 들어, 옴 전압은 일정한 전류 도금 프로세스가 실질적으로 일정하고 그리고 전기도금 동안 관측된 전압 드리프트에 본질적으로 어떠한 기여도 하지 않는 동안 강하한다. 임의의 옴 전압 강하의 변화는, 도금 전류의 변화 및/또는 도금 회로의 저항의 점진적인 변동에 기인할 수도 있지만, 도금 단계 동안 분극의 변동은 가변적이고 도금 욕의 품질을 모니터링하도록 사용된다. 도금 회로의 저항이 시간에 걸쳐 점진적으로 변동할 수도 있지만, 변동들은 몇 달들 또는 몇 년들과 같이 장기간의 시간에 걸쳐 발생하고, 따라서 저항은 도금 프로세스 동안 일정한 것으로서 처리될 수 있다.
열화된 욕들 내의 전기도금은 도금 프로세스 동안 전압 판독값들의 관측 가능한 변화를 유발한다. 도금 동안 전압 판독값들의 변동은 감지하기 힘들 수 있고 그리고 본 명세서에 제공된 방법들 및 장치들은 전압 판독값들에 기초하여 욕 품질을 결정한다. 다양한 실시예들에서, 전압의 크기는 도금 욕의 품질을 결정하도록 사용되지 않는다는 것을 주의하라.
일부 전기도금 툴들에서, 전압 모니터링은 툴 하드웨어가 정확하게 그리고 지속적으로 기능한다는 것을 입증하도록 전압 판독값들의 범위 또는 예측된 크기에 기초할 수도 있다. 기존의 방법들은 확실히 전압 판독값들에 대한 욕 화학물질 및 툴 하드웨어의 효과들의 콘볼루션 (convolution) 에 기인하여 그리고 전압 판독값들에 대한 욕 품질의 효과들의 상대적인 미묘함에 기인하여 욕의 품질을 결정할 수 없다. 기존의 방법들과 대조적으로, 본 명세서에 기술된 방법들은 전압 판독값들에 대한 욕 품질의 효과들을 분리하고 그리고 툴 하드웨어에 의해 유발된 효과들을 배제하도록 구성될 수도 있다.
도 3은 블랭킷 (blanket) 웨이퍼 (피처들이 없는 명목상 편평한 표면) 상에서 수행된 3개의 전기도금 프로세스들에 대해 측정된 시간에 대해 전압 판독값들을 도시한 그래프이다. 라인들 (305 및 307) 은 상이한 셀들 내의 우수한 욕들에 대한 전압 판독값들을 나타낸다. 전압 판독값들은 2개의 도금 회로들의 총 저항의 차에 기인하여 상이하고; 라인 (305) 은 보다 고 저항을 가진 셀로부터의 전압 판독값들을 나타내고 그리고 전압 판독값들은 보다 저 저항을 가진 셀로부터 획득되는 라인 (307) 에 의해 도시된 판독값들보다 보다 높다. 이들 셀들 양자는 우수한 TSV 충진을 할 수 있고 그리고 305와 307 사이의 변동은 셀들 사이에서 관측된 정상적인 옴 저항 변동을 대표한다는 것을 주의하라. 라인 (309) 은 라인 (305) 으로 도시된 판독값들과 동일한 셀로부터 불량하게 수행하는 욕에 대한 전압 판독값들을 나타낸다. 약 4000 초의 도금 시간 후 발생하는 전압 판독값의 편차는 불량한 욕 퍼포먼스를 나타낸다. 라인 (303) 은 라인들 (305 및 309) 을 획득하도록 사용된 전기도금 셀에 대한 예측된 전압을 나타낸다. 단순한 셀 모니터링 기술은 결함 밴드 (301) 를 생성할 수도 있어서, 결함 범위 외의 전압 판독값들 (라인 (309) 과 같음) 은 불량한 전기도금 욕을 나타내고 (flagged), 결함 범위 내의 전압 판독값들은 우수한 전기도금 욕을 (라인 (305) 과 같음) 나타낸다. 그러나, 라인 (307) 이 우수한 욕에 대해 획득되었을지라도, 도 3에서 사용된 시스템은 불량한 욕으로서 라인 (307) 을 부정확하게 나타낼 것이다. 이것은 사용된 방법이 명목상 동일한 전기도금 셀들 사이의 저항차들을 고려하지 않았기 때문이다.
대조적으로, 도 4a, 도 4b, 및 도 4c는 본 명세서에 기술된 방법들을 사용하여 평가될 때 전압 판독값들의 동일한 3개의 세트들을 나타내고, 그리고 각각의 경우에 결함 밴드들 (401) (예측된 전압 (403) 에 기초함) 은 욕을 정확하게 분류한다. 도 4a는 도 3의 라인 (305) 에 대응하고, 그리고 우수한 욕으로서 검출된다. 도 4b는 이제 우수한 욕으로서 욕을 정확하게 분류하지 않는 라인 (307) 에 대응한다. 도 4c는 불량한 욕으로서 검출되는 라인 (309) 에 대응한다. 본 명세서에 기술되고 도 4a, 도 4b, 및 도 4c에 나타낸 방법은, 전기도금 셀 별로 전압 크기 차들의 효과를 제거하는 방식으로 실제 전압 판독값들과 예측된 전압 판독값들 사이의 비교를 채용한다.
개시된 방법들은 전압의 크기가 셀들 사이에서 폭넓게 가변할지라도 사용자가 임의의 셀 상에서 유효할 예측된 전압 프로파일을 설정하게 하고 그리고 도금 프로세스 동안 발생하는 전압 판독값들의 변화에 기초한다. 예측된 전압 프로파일은 전기도금 욕이 충분히 우수한 품질인지를 결정하도록 전기도금 셀을 모니터링하는 인스트럭션들의 미리 결정된 세트로서 규정된다. 개시된 실시예들은 진행/중지 테스트를 생성하기에 충분한 민감성이, 도금 욕의 품질을 결정하고 열화된 욕 내의 지속되는 도금에 기인하여 웨이퍼 스크랩을 방지하게 한다.
본 명세서에 기술된 바와 같이, 개시된 실시예들은 레시피-중심일 수도 있다. 전기도금 레시피는 툴 또는 장치가 기판을 도금하도록 사용하는 파라미터들을 포함한 인스트럭션들의 세트이다. 하드웨어-중심인 도금 욕들을 모니터링하는 종래의 방법들과 달리, 개시된 실시예들은 동일한 셀 내에서 도금될 기판들의 상이한 타입들뿐만 아니라 상이한 셀들 내에서 도금된 기판의 동일한 타입의 모니터링을 허용하도록 레시피들에 매인 파라미터들을 활용한다. 그 결과, 도금 셀에 대한 제어 제한들 또는 기준 파라미터들이, 상이한 타입의 기판이 도금 셀 내에서 프로세싱될 때마다 업데이트되지 않도록, 개시된 실시예들은 기판 타입에 독립적일 수도 있다. 도금 레시피에 명시된 파라미터들의 예들은, 도금 기판 조건들 (예를 들어, 기판 사이즈, 씨드 층 조성 또는 시트 저항, 및 리세스 밀도, 치수들과 같은 패턴 특성들), 전해액 특성들 (예를 들어, 조성, 이온 전도율, 및 첨가제 패키지), 및 인가된 전류 및 전압 (예를 들어, 기판 및 애노드 사이의 인가된 전류 레벨, 인가된 전류의 지속기간, 및 보조 전극에 의해 인가된 전류) 을 포함한다. 레시피 각각은 알고리즘에 대한 계측 프로세스를 특성으로 하는, 레시피 자신의 드리프트(들), 결함 범위(들), 등을 가진다.
도 5는 개시된 실시예들에 따라 방법을 수행하기 위한 동작들을 도시한 프로세스 흐름도이다. 동작 502에서, 전기도금 프로세스가 시작된다. 프로세스는 하나 이상의 단계들로 수행되고, 예를 들어, 프로세스는 n개의 단계들로 수행될 수도 있다. 보다 고 복잡성의 예측된 전압 프로파일은 프로세스를 보다 많은 단계들을 가진 멀티-단계 프로세스로 나눔으로써 생성될 수도 있다. 보다 많은 단계들은 보다 고 해상도를 인에이블한다.
단계는 전류가 일정한 동안 미리 결정된 지속기간의 시간으로서 규정될 수도 있다. 일부 경우들에서, 동일한 전류로 수행되는 연속적인 단계들 (즉, 하나의 단계 직후 또 다른 단계) 은 2개 이상의 단계들로서 처리될 수도 있다. 본 명세서에 사용된 바와 같이 n번째 단계는 시간 (t n -1) 에서 시작되고 그리고 시간 (t n ) 에서 종료된다. n번째 단계의 지속기간은 다음과 같이 결정된다:
n번째 단계의 지속기간 = t n -1 - t n (1)
도 6a는 2개의 단계들 및 부분적인 제 3 단계 동안의 시간에 대한 전류를 도시한다. 여기서, t0은 제 1 단계 동안 전기도금이 시작되는 시간이다. t1에서, 제 1 단계 동안의 전기도금이 중지된다. 제 1 단계의 지속기간은 다음과 같이 결정된다:
Figure pat00001
(2a)
제 1 단계 동안, 전류는 I1로 일정하다는 것을 주의하라.
제 2 단계가 또한 도 6a에 도시된다. 제 2 단계에서, t1은 전기도금이 시작되는 시간이고, 그리고 t2는 전기도금이 중지되는 시간이다. 제 2 단계의 지속기간은 다음과 같이 결정될 수도 있다:
Figure pat00002
(2b)
제 2 단계 동안, 전류는 I2로 일정하다는 것을 주의하라. 도시된 바와 같이, 전류 (I2) 는 전류 (I1) 와 상이하지만 이전에 언급된 바와 같이, 일부 실시예들에서, 전류 (I2) 는 프로세스가 2개의 상이한 단계들로서 처리된다고 하면 전류 (I1) 와 동일할 수도 있다.
단계에서 경과된 시간은 특정한 시간에 완료된 전기도금 단계의 부분으로서 규정되는, 단차부에 의해 측정될 수도 있다. 단계 동안, 단차부는 도금 프로세스가 소정 시간에 얼마나 많이 수행되었는지를 나타낸다. 시간 (t) 에서 n번째 단계 동안 단차부는 다음과 같이 결정될 수도 있다:
Figure pat00003
(3)
특정한 개시된 실시예들에서, 주어진 시간에서 전기도금 셀의 전압은 단차부에 따라 결정된다 (예를 들어, 얼마나 많은 도금 프로세스가 주어진 단계에서 수행되었는지). 도 6b에서, 예시적인 전압 커브가 시간 (t) 에 걸쳐 측정된 전압 판독값들과 함께 도시된다. t0에서, 제 1 단계 동안의 전기도금이 시작된다. 전압이 시간에 걸쳐 강하한다는 것을 주의하라. 제 1 단계의 끝을 향하는 시간 (t x ) 에서의 증가는, 비아가 거의 완전히 충진될 때 동일한 일정한 전류를 유지하도록 전기도금 프로세스 단계에서 발생하는 전압 증가의 예이다 (즉, 피처들이 거의 완전히 충진될 때 전기도금 레이트가 억제제 및 가속화제를 압도하는 억제제의 평탄화 특성에 기인하여 감소하는 경우). 시간 (t1) 에서, 제 1 전기도금 단계가 완료되고 그리고 제 2 전기도금 단계가 시작된다. 2개 이상의 단계들을 가진 전기도금 프로세스에서, 모니터링이 중지될 수도 있고 사용자-명시된 지연 기간 (Δtdelay,2) 후에 재개될 수도 있다. 따라서, 일부 실시예들에서, (n+1)번째 단계 동안 전기도금 프로세스는 t n 직후의 시간에서 시작될 수도 있다.
도 5를 다시 참조하면, 동작 504에서, 특정한 개시된 실시예들은 지연 기간 (Δtdelay) 동안 대기하는 것을 수반한다. 전력 공급부가 전류를 셀의 전극들로 전달하기 시작할 때, 전력 공급부가 대응하는 전압을 사용하여 전기도금 셀에 전력 공급하고 그리고 전압이 안정화되는데 시간이 좀 걸릴 수도 있다. 지연 기간은 전기도금 셀 상에서 전압을 판독하기 전에 전압을 안정화시켜서 시스템의 신뢰도를 향상시키도록 구현될 수도 있다. 지연 기간 동안 대기하는 것은, 시스템이 전압을 모니터링하기 시작하기 전 단계 동안 구현된 전류에 대한 전압이 측정된 전압임을 보장한다.
일부 실시예들에서, 지연 기간 (Δtdelay) 은 단계 별로 가변한다. 예를 들어, Δtdelay는 멀티-단계 전기도금 프로세스의 시작 그리고 단계 각각의 시작에 명시될 수도 있다. 일부 실시예들에서, 지연 기간은 단계 별로 동일하다. 지연 기간은 약 2 초 내지 약 500 초, 예를 들어 약 300 초일 수도 있다. n번째 단계 동안 지연 기간이 다음과 같이 결정되도록, n번째 단계에서 지연 기간은 전압 판독들이 t0, n 에서 시작되는 시간과 전기도금이 t n -1에서 시작되는 시간 사이의 차에 의해 명시될 수도 있다.
Figure pat00004
(4)
도 6a에서, 제 1 단계 동안 지연 기간은 t0,1로 도시되고 그리고 제 2 단계 동안 지연 기간은 t0,2로 도시된다. 전류가 단일 단계 동안 일정하기 때문에, 지연 기간 (Δtdelay, n ) 에서의 전류는 도 6a에 도시된 바와 같이 n번째 단계의 지속기간 동안의 전류와 동일하다.
도 6b에서, 제 1 단계 동안 지연 기간 (Δtdelay,1) 은 t0,1로 도시된다. t0과 t0,1 사이의 불안정한 전압 판독은, 전기도금이 t0에서 시작되는 동안, t0,1까지 전압 판독값들이 고려되지 않는다는 것을 나타내도록 과장되었다는 것을 주의하라. 유사하게, 제 2 단계 동안 지연 기간 (Δtdelay) 은 전기도금이 t1에서 시작되는 시간과 전압 판독들이 t0,2에서 시작되는 시간 사이에 도시된다. 도 6b에 도시된 전압 커브가 시간 (t1) (단계 1의 종료, 또는 단계 2의 시작) 에서 불연속성을 나타내지만, 실제 측정된 전압 커브는 연속적임을 주의하라. 도 6b의 목적들을 위해, 제 2 단계 동안 지연 기간 (Δtdelay,2) 은 제 1 단계 동안 지연 기간 (Δtdelay,1) 과 동일하지만, 다양한 실시예들에서, 지연 기간 (Δtdelay) 은 단계 별로 가변할 수도 있다.
도 5를 다시 참조하면, 동작 506에서, 초기 전압 판독값이 지연 기간 (Δtdelay) 후에 측정된다. 도 6b에 도시된 바와 같이, 전압 (V0,1) 은 지연 기간 (Δtdelay,1) 이 경과된 후 제 1 단계 동안 측정된 전압 판독값이다 (예를 들어, V0,1은 시간 (t0,1) 에서의 전압 판독값임). 유사하게, 제 2 단계에서, 전압 (V0,2) 은 지연 기간 (Δtdelay,2) 후 제 2 단계 동안 측정된 전압 판독값이다 (예를 들어, V0,2는 시간 (t0,2) 에서의 전압 판독값임).
동작 508에서, 예측된 시동 전압 (Vexp) 은 V0,1과 동일하게 설정된다. 이것은 전압 판독값들의 변동들이 측정되는 것에 대항하여 기준을 효과적으로 설정한다. 상기에 제시된 이유들로, 동일한 상태에서 동작하는 상이한 셀들은 시동 전압의 상이한 값들을 가질 수도 있다. 셀 각각의 단계 각각 동안 초기 전압을 설정하는 것은, 상이한 셀들의 상이한 내부 저항들에 대한 염려 없이 모니터링이 진행되게 한다. 동작 510에서, 드리프트 (D) 는 시간의 함수 (Vexp(t)) 로서 예측된 전압을 확립하도록 V0에 인가된다. 드리프트는 주어진 단계의 전기도금 프로세스 동안 예측된 전압의 총 변화로서 규정될 수도 있다. 드리프트의 정도는 전기도금 셀들 상의 이전의 전기도금 프로세스들로부터 획득된 실험 데이터에 의해 결정될 수도 있다. 드리프트 프로파일은 (i) 전압의 점진적인 감소, 및 (ii) 전압의 급격한 증가, 및 (iii) 안정한 전압의 기간을 포함한다. n번째 단계 동안 시간의 함수로서 예측된 전압은 다음과 같이 결정될 수도 있다:
Figure pat00005
(5)
방정식 5에서, 시간 (t) 에서의 전압 판독값은 Vexp , step n(t)이다. V0은 모니터링의 시작시 (예를 들어, 지연 기간 (Δtdelay) 후) 에 측정된 전압 판독값이고, tn-1은 n번째 단계 동안 전기도금이 시작될 시의 시간이고, tn은 n번째 단계가 종료될 시 그리고 n번째 단계 동안의 전기도금이 종료될 때의 시간이고, 그리고 D는 드리프트이다. 드리프트 파라미터들 (예를 들어, 드리프트 및 지연 시간의 양) 은 우수한 기판들로 알려진 기판들의 도금 동안 관측된 전압 판독값들을 사용하여 결정될 수도 있다. 우수한 기판들은 사양들 내에 있는 물리적 특성 및 전기적 특성과 같은 만족하는 전기도금 결과들을 가진 기판들로서 식별될 수도 있다. 또한, 이들 기판들은 FIB-SEM의 단면들, CMP 후 디펙트 검토, 및 x-선 이미징을 사용하여 식별될 수도 있다. 다양한 실시예들에서, 드리프트 파라미터들은 도 6b에 도시된 것들과 같은 도금 프로세스들 또는 서브프로세스들 동안 예측된 전압의 선형 프래그먼트들을 결정함으로써 짐작된다 (approximate). 결함 밴드들은 또한 우수한 기판들에 대한 도금 프로세스들의 전압 프로파일들을 사용하여 짐작될 수도 있다. 이하에 더 기술되는 바와 같이, 예측된 전압들의 "골든 (golden) 웨이퍼 프로파일"은 특정한 시간들에서 전압 판독값들을 사용하여 또는 특정한 시간들에서 예측된 전압 판독값들의 미분계수를 취함으로써 생성될 수도 있다. "골든 웨이퍼 프로파일"은 프로파일이 셀의 특정한 내부 저항에 상관없이, 폭넓게 다양한 전기도금 셀들에서 사용될 수도 있도록 정규화된 프로파일들로부터 생성된 프로파일이다.
멀티-단계 프로세스에서, 명시된 드리프트는 함수 (Vexp(t)) 의 세그먼트들을 목표된 프로파일로 어셈블링하도록 (assemble) 단계 각각에 인가될 수도 있다. 또한, 멀티-단계 프로세스에서, 예측된 전압이 전압 판독값 더하기 이전의 프로세스 단계의 종료시 전압 판독값과 예측된 전압 사이의 차와 동일하게 설정되도록, 단계 각각의 시작이 모니터링을 재시작할 수도 있다.
예를 들어, 도 6b에 도시된 바와 같이, 제 2 단계의 시작이 모니터링을 재시작할 수도 있다. 이것은 제 2 단계에서 예측된 전압이 도금 전류의 전압을 조정하게 한다. 제 2 단계 동안 예측된 전압 (Vexp) 은 다음과 같이 결정될 수도 있다:
Figure pat00006
(6)
방정식 6에서, Vexp(t1) 는 단계 1의 종료시 예측된 전압 (도 6b에 미도시됨) 을 나타내지만, V(t1) 은 단계 1의 종료시 측정된 전압 (도 6b에서 시간 (t1) 에서의 하부 커브로서 도시됨) 을 나타낸다. 이 방정식은 단계 2 동안 예측된 전압 (Vexp) 을 결정하도록 단계 1의 종료시 전압 판독값을 설명한다. 동작 512에서, 결함 밴드는 Vexp 및 ± 편차에 기초하여 제공된다. 결함 밴드는 허용 전압들의 범위로서 규정될 수도 있다. 결함 밴드 내에서 최대 허용 전압과 최소 허용 전압은 전압의 임계치 편차를 구성한다. 임계치 편차는 백분율 (± 10 %와 같음) 일 수도 있거나 절대값 (± 0.01 V와 같음) 일 수도 있다.
특정한 실시예들에서, 임계치 편차는 임의의 주어진 시간 (t) 에서 예측된 전압 판독값의 약 ± 20 %이다. 일부 경우들에서, 임계치 편차는 예측된 전압 판독값의 약 ± 10 %이거나 예측된 전압 판독값의 약 ± 5 %이다. 결함 밴드는 단계 내에서 가변할 수도 있고, 그리고 단계 별로 가변할 수도 있다. 예를 들어, 비아가 거의 완전히 충진될 때 전압의 예측된 증가 동안 (도 6b에 도시된 바와 같은 시간 (tx) 에서와 같이) 임계치 편차는 ± 10 % 초과일 수도 있지만, 단계의 나머지 동안 임계치 편차는 약 ± 10 %일 수도 있다. 결함 밴드의 임계치 편차는 다음과 같이 결정될 수도 있다:
Figure pat00007
(7a)
예를 들어, 결함 밴드의 ± 10 %의 임계치 편차는 다음과 같이 결정될 수도 있다:
Figure pat00008
(7b)
동작 514에서, 실제 측정된 전압 (Vt) 이 판독되고, 그리고 시간 (t) 에서의 측정된 전압 (Vt) 과 예측된 전압 (Vexp) 사이의 차는 다음과 같이 결정될 수도 있다:
Figure pat00009
(8)
동작 516에서, 동작 514에서의 차가 결함 밴드의 임계치 편차 초과인지가 결정된다. 차가 결함 밴드의 임계치 편차 초과라면, 그러면 전기도금 셀은 "에러 상태"에 놓인다. 그 결과, "에러 상태"에 놓인 전기도금 셀은 추가의 기판들이 전기도금 욕 내에서 프로세싱되지 않는다는 것을 나타낸다.
차가 결함 밴드의 임계치 편차 미만이라면, 그러면 전기도금 셀은 동작 가능하다. 이어서 동작 518에서 전기도금 프로세스가 완료되는지가 결정된다. 만약 그렇다면, 프로세스는 종료된다. 만약 그렇지 않다면, 그러면 시스템은 다음의 전압 판독을 위한 시간까지 대기하고, 그 시간에 동작들 (514 및 516) 이 반복된다. 동작들 (514, 516, 및 518) 은 전기도금 프로세스가 완료될 때까지 반복된다.
상기에 언급된 바와 같이, 다양한 실시예들에서, "골든 웨이퍼 프로파일"은 개시된 프로세스들에서의 사용을 위해 생성된다. "골든 웨이퍼 프로파일"은 전기도금 프로세스 동안 특정한 시간들에서 전압 판독값들을 사용하여 확립될 수도 있거나 전기도금 프로세스 동안 특정한 시간들에서 전압 판독값들의 미분계수를 사용하여 확립될 수도 있다. 이들 전압 판독값들은 우수한 기판들을 생산하는 이전의 도금 프로세스들로부터 기록 및 저장된다.
예를 들어, "골든 웨이퍼 프로파일"을 확립하도록, 시스템은 도금 프로세스의 과정 동안 임의의 수의 시간 지점들에서 임의의 수의 우수한 기판들의 전압 판독값들을 기록 및 저장할 수도 있다. 기판 각각의 프로파일은 모든 차후의 기록된 전압으로부터 처음 기록된 전압을 공제함으로써 정규화될 수도 있고 그리고 "골든 웨이퍼 프로파일"은 이들 정규화된 프로파일들의 평균으로부터 생성된다. 이 방식으로, 도금 프로세스 또는 서브프로세스의 드리프트는 선형일 필요가 없다. 프로세스 또는 서브프로세스 동안 임의의 수의 시간들에서, 복수의 우수한 기판들로부터 취해진 평균 또는 평균 전압이 해당 시간 동안 예측된 전압으로서 사용된다. 차후의 기판들의 도금 동안, 전압 판독값들이 동일한 방식으로 관측 및 정규화될 수도 있고 그리고 전기도금 셀은 정규화된 전압 판독값이 명시된 제한값만큼 골든 프로파일로부터 벗어난다면 "에러 상태"에 놓일 수도 있다. 결함 밴드들은 골든 웨이퍼 프로파일을 생성하도록 획득된 데이터로부터 생성될 수도 있다. 예를 들어, 전압 판독값들은 표준 편차, 변화량, 분포의 다른 통계적 측정값들을 가질 것이다. 이러한 측정값은 전기도금 프로세스에서 그 대응하는 시간에 예측된 전압 각각에 대한 결함 밴드를 설정하도록 사용될 수 있다.
또 다른 예에서, "골든 웨이퍼 프로파일"은 공지된 우수한 기판들의 전압 판독값들의 미분계수들을 평균냄으로써 생성될 수도 있다. 차후의 기판들의 전압 판독값들의 미분계수는 골든 프로파일과 비교될 수도 있고 그리고 미분계수가 명시된 제한값 초과만큼 골든 프로파일을 벗어난다면 전기도금 셀은 "에러 상태"에 놓일 수도 있다.
전류 대신에 전압이 프로세스 제어 파라미터인 일부 실시예들에서, 전류 응답의 판독들이 본 명세서에서 어떤 곳에 기술된 것과 실질적으로 동일한 방식으로 모니터링된다.
장치
상기에 언급된 바와 같이, 도 2는 개시된 실시예들을 수행하기에 적합한 예시적인 전기도금 장치를 제공한다. 전기도금 장치 (201) 는 다양한 동작들을 수행하기 위한 제어기 (247) 를 포함한다. 제어기 (247) 는 웨이퍼 회전, 전기도금 용액의 플로우 레이트, 온도들 및 압력들, 전류, 및 다른 조건들을 제어하도록 사용되는 제어기의 예이다. 일부 실시예들에서, 전기도금 셀 각각은 셀 자신의 제어기를 갖는다.
개시된 실시예들에 따른 기법, 예를 들어, 도 5의 전기도금 동작들에 제공된 것과 같은 기법을 장치가 수행하도록, 제어기 (247) 는 인스트럭션들을 실행하기 위해 구성되고, 그리고 다양한 프로세스 제어 장비, 예를 들어, 밸브들, 웨이퍼 핸들링 시스템들, 등과 통신적으로 연결된 하나 이상 메모리 디바이스들 및 하나 이상 프로세서들을 통상적으로 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 접속부들, 스텝퍼 모터 제어기 보드들, 등을 포함할 수도 있다. 특정한 실시예들에서, 제어기는 전기도금 장치 및/또는 사전-습윤 챔버의 모든 액티비티들 (activities) 을 제어한다. 본 개시물에 따라 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신-판독 가능 매체는, 제어기 (247) 에 커플링될 수도 있다. 제어기 (247) 는 본 명세서에 기술된 바와 같이 전기도금 동작들과 연관되는 다양한 프로세스 파라미터들의 제어를 용이하게 하도록, 다양한 하드웨어 디바이스들, 예를 들어, 질량 유량 제어기들, 밸브들, 진공 펌프들, 등과 통신적으로 연결될 수도 있다.
예를 들어, 제어기 (247) 는 상기에 또는 첨부된 청구항들에 기술된 임의의 방법에 따라 전기도금을 수행하기 위한 인스트럭션 및 전기도금 욕들을 모니터링하기 위한 인스트럭션을 포함할 수도 있다. 개시된 실시예들에 따라 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 비일시적인 머신-판독 가능 매체는, 시스템 제어기 (247) 에 커플링될 수도 있다. 통상적으로 시스템 제어기 (247) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램 내에 식별된 태스크들을 수행하도록 프로세서에 의해 실행된다. 일부 실시예들에서, 본 명세서에 기술된 방법들은 전기도금 장치 및 스텝퍼를 포함하는 시스템에서 구현될 것이다.
일부 실시예들에서, 제어기 (247) 는 장치 (201) 의 모든 액티비티들을 제어할 수도 있다. 시스템 제어기 (247) 는 대용량 저장 디바이스에 저장되고, 메모리 디바이스로 로딩되고, 그리고 프로세서 상에서 실행되는 시스템 제어 소프트웨어를 실행할 수도 있다. 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 접속부들, 스텝퍼 모터 제어기 보드들, 및 다른 유사한 컴포넌트들을 포함할 수도 있다. 적절한 제어 동작들을 구현하기 위한 인스트럭션들이 프로세서 상에서 실행된다. 이들 인스트럭션들은 제어기 (247) 와 연관된 메모리 디바이스들 상에 저장될 수도 있거나 인스트럭션들은 네트워크를 통해 제공될 수도 있다. 특정한 실시예들에서, 제어기 (247) 는 시스템 제어 소프트웨어를 실행한다.
시스템 제어 소프트웨어는 전기도금 셀 내의 전압을 측정하기 위한 인스트럭션들, 도금 용액의 플로우 레이트, 웨이퍼 이동, 물 전달, 등을 제어하기 위한 인스트럭션들, 뿐만 아니라 첨가제들을 포함한 도금 용액의 혼합물, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 웨이퍼 온도, 타깃 전류 레벨들, 기판 지지부, 척, 및/또는 서셉터 위치, 도금 용액의 온도, 및 장치 (201) 에 의해 수행된 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 시스템 제어 소프트웨어는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 또는 제어 객체들이 다양한 프로세스 툴 프로세스들을 수행하기 위해 필요한 프로세스 툴 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어는 임의의 적합한 컴퓨터 판독 가능 프로그래밍 언어, 예를 들어, 어셈블리 언어, C, C++, 파스칼, 포트란, 또는 다른 것들로 코딩될 수도 있다.
일부 실시예들에서, 시스템 제어 소프트웨어는 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (input/output control) 시퀀싱 인스트럭션들을 포함한다. 예를 들어, 하나 이상의 전기도금 단계들은 제어기 (247) 에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있다. 전압을 판독하기 위한 인스트럭션 및 전압 판독값들이 임계치 편차 내에 있는지를 결정하기 위한 인스트럭션은, 예를 들어 제어기 (247) 상에서 구현될 수도 있다. 일부 실시예들에서, 멀티-단계 프로세스에서 단계들이 프로세스 페이즈를 위한 특정한 순서로 실행되도록, 레시피 페이즈들이 연속적으로 배열될 수도 있다. 예를 들어, 제어기 (247) 는 2개 이상의 단계들에서 전기도금을 위한 인스트럭션들을 포함할 수도 있고, 단계들 각각은 일정한 전류를 전기도금 셀로 전달한다.
다른 컴퓨터 소프트웨어 및/또는 프로그램들이 일부 실시예들에서 채용될 수도 있다. 이러한 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 웨이퍼 포지셔닝 (positioning) 프로그램, 전기도금 욕 조성 제어 프로그램, 압력 제어 프로그램, 및 히터 제어 프로그램을 포함한다.
일부 구현예들에서, 제어기 (247) 는 상술한 실례들의 일부일 수 있는 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 전기도금 욕 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이러한 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기 (247) 는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 전기도금 용액의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 첨가제 농도 설정사항들, 플로우 레이트 설정사항들, 웨이퍼 회전 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 전달 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 전달들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스를 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기 (247) 는 인스트럭션들을 수신하고 인스트럭션들을 발행하고 동작들을 제어하고 전기도금 동작들을 인에이블하고, 전압 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기 (247) 로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 기판의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기 (247) 는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 되는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기 (247) 는 웨이퍼 프로세싱의 리모트 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 리모트 액세스를 인에이블할 수도 있다. 예를 들어, 컴퓨터는 개시된 실시예들에 따라 예측된 전압 커브들 및 결함 밴드들을 생성할 수도 있다. 일부 예들에서, 리모트 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 리모트 컴퓨터는 차후에 리모트 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 가능하게 하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기 (247) 는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기 (247) 가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기 (247) 는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기 (247) 의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 리모트 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 금속 도금 챔버 또는 모듈, 플라즈마 에칭 챔버 또는 모듈, 디포지션 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기 (247) 는, 반도체 제조 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
일부 실시예들에서, 시스템 제어기 (247) 와 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 제어기 (247) 의 아날로그 입력 접속부 및/또는 디지털 입력 접속부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴의 아날로그 출력 접속부 및 디지털 출력 접속부로 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비한정적인 예들은 질량 유량 제어기들, 압력 센서들 (예컨대 마노미터들), 써모커플들, 등을 포함한다. 적절하게 프로그램된 피드백 및 제어 알고리즘들은 프로세스 조건들을 유지하기 위해 이들 센서들로부터의 데이터와 함께 사용될 수도 있다.
실험
실험 1
다양한 전기도금 프로세스들의 측정된 전압 및 예측된 전압을 도시한 예시적인 그래프들이 도 7a 내지 도 7c 및 도 8a 내지 도 8d에 제공된다. 도 7a 내지 도 7c는 전기도금 셀이 에러 상태에 놓이지 않도록, 우수한 전기도금 욕들 내의 전기도금 프로세스들로부터의 전압 판독값들이다. 도 7a 내지 도 7c 각각은 전류 설정점이 모든 3개의 단계들에 걸쳐 동일한 3-단계 전기도금 프로세스를 도시한다. 도 7a 내지 도 7c에서, 검은 실선으로 나타낸 바와 같은, 예측된 전압은 방정식 5에 따라 결정된다. 어두운 밴드로 나타낸 바와 같은 결함 밴드는, 임계치 편차로 검은 실선 위 그리고 아래로 연장된다. 제 2 단계에서 예측된 전압의 증가 동안 (약 2200 초 내지 약 3000 초), 결함 밴드가 제 1 단계 및 제 3 단계 동안의 결함 밴드보다 보다 크다는 것을 주의하라. 이전에 논의된 바와 같이, 상이하게 사이징된 결함 밴드들은, 비아가 거의 충진되고 그리고 첨가제들의 평탄화 특성이 구현되고 그리고 보다 고 전압이 전기도금 셀에 동일한 일정한 전류를 생성하도록 사용되는 단계의 시간 동안 예측된 편차들을 수용하도록 사용될 수도 있다. 보텀-업 충진 동안 음의 드리프트로부터 양의 드리프트로의 전이의 타이밍의 일부 불확실성 및 양의 드리프트의 기울기에 관한 일부 불확실성이 있다. 그 결과, 전압의 예측된 증가 동안의 결함 밴드가 단계의 나머지 동안의 결함 밴드보다 보다 클 수도 있다. 모든 도 7a 내지 도 7c에서, 전기도금 욕들은 우수한 욕들로 구성되고, 그리고 개시된 실시예들은 동작 가능한 전기도금 욕 (예를 들어, 에러 상태에 놓이지 않음) 내에 있을 때 분류된 이들 3개의 프로세스들을 정확하게 수행한다.
도 5의 동작 514에서 결정된 차가 동작 516에서 결정된 바와 같은 임계치 편차보다 보다 커서, 전기도금 욕을 "에러" 상태에 놓도록, 도 8a 내지 도 8d는 불량한 전기도금 욕들 내의 전기도금 프로세스들로부터의 전압 판독값들이다.
결론
전술한 실시예들은 이해의 명료성을 위해서 어느 정도 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다. 본 실시예들의 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것을 주의해야 한다. 따라서, 본 실시예들은 제한적인 것이 아닌 예시적인 것으로 고려되어야 하고, 그리고 본 실시예들은 본 명세서에서 제공된 세부 사항들로 제한되지 않는다.

Claims (31)

  1. 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법에 있어서,
    상기 방법은,
    (a) 제 1 전극인 기판과 제 2 전극 사이의 초기 전압을 판독하는 단계;
    (b) 상기 전기도금 셀 내의 상기 기판 상의 전기도금 동안, 상기 기판과 상기 제 2 전극 사이의 전압을 반복적으로 판독하는 단계;
    (c) 상기 전압의 상기 반복된 판독값들 각각을 상기 전기도금 동안 상기 초기 전압으로부터 드리프트하는 (drift) 대응하는 예측된 전압과 비교하는 단계로서, 상기 드리프트는 만족하는 전기도금 결과들을 생성하는 기판 전기도금 동작들로부터 결정되는, 상기 비교 단계;
    (d) 상기 전압의 상기 하나 이상의 반복된 판독값들이 상기 대응하는 예측된 전압으로부터 임계치 편차 초과의 값만큼 벗어난다는 것을 결정하는 단계; 및
    (e) 상기 전압의 상기 하나 이상의 반복된 판독값들이 상기 대응하는 예측된 전압으로부터 임계치 편차 초과의 값만큼 벗어난다는 것을 결정하는 단계에 응답하여, 통지를 전송하고 그리고/또는 상기 전기도금 셀의 동작을 중지하는 단계를 포함하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  2. 제 1 항에 있어서,
    상기 단계 (e) 는 상기 전기도금 셀을 에러 상태에 두는 단계를 더 포함하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  3. 제 2 항에 있어서,
    상기 전압의 상기 하나 이상의 반복된 판독값들은, 단지 상기 전기도금 셀이 상기 단계 (e) 에서 에러 상태에 놓이는지를 결정하도록 사용된 전압 판독값들인, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  4. 제 2 항에 있어서,
    상기 전기도금 셀을 에러 상태에 두는 단계는, 단지 상기 전압의 상기 하나 이상의 반복된 판독값들이 상기 단계 (e) 에서 상기 대응하는 예측된 전압으로부터 임계치 편차 초과의 값만큼 벗어난다는 것을 결정하는 단계에 응답하여 결정되는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  5. 제 2 항에 있어서,
    상기 반복된 판독값들의 크기들은 상기 전기도금 셀이 상기 단계 (e) 에서 에러 상태에 놓이는지를 결정하도록 사용되지 않는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  6. 제 2 항에 있어서,
    전류는 상기 전기도금 셀이 상기 단계 (e) 에서 에러 상태에 놓이는지를 결정하도록 사용되지 않는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  7. 제 1 항에 있어서,
    일정한 전류를 인가하기 시작한 후, 상기 기판과 상기 제 2 전극 사이의 상기 전압을 반복적으로 판독하기 전에 지연 기간 동안 대기하는 단계를 더 포함하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  8. 제 1 항에 있어서,
    상기 전기도금 동안 가변하는 드리프트 파라미터에 상기 초기 전압을 더함으로써 상기 대응하는 예측된 전압을 결정하는 단계를 더 포함하고,
    상기 기판과 상기 제 2 전극 사이의 상기 초기 전압은, 상기 기판과 상기 제 2 전극 사이의 상기 전압을 반복적으로 판독하기 전에 판독되고,
    상기 드리프트 파라미터는 상기 기판과 상기 제 2 전극 사이의 전압의 상기 반복된 판독값들의 총 크기에 독립적이고, 그리고
    상기 드리프트 파라미터는 만족하는 전기도금 결과들을 생성하는 기판 전기도금 동작들로부터 결정된 상기 드리프트에 대응하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  9. 제 1 항에 있어서,
    상기 드리프트는 시간의 선형 함수인, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  10. 제 1 항에 있어서,
    상기 드리프트는 시간의 로그 함수인, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  11. 제 1 항에 있어서,
    상기 드리프트는 상기 전기도금 동안 3-부분 드리프트 프로파일을 포함하고, 상기 3-부분 드리프트 프로파일은 (i) 전압의 점진적인 감소, 및 (ii) 전압의 급격한 증가, 및 (iii) 안정한 전압의 기간을 포함하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  12. 제 11 항에 있어서,
    상기 기판은 리세스된 피처들을 포함하고, 그리고 상기 (ii) 의 상기 급격한 증가는 피처들이 완전히 충진되기 직전에 발생하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  13. 제 11 항에 있어서,
    상기 임계치 편차는 상기 드리프트 프로파일에 따라 결정되고 그리고 하나 이상의 임계치 편차들을 포함하고, 그리고 상기 (ii) 에 대응하는 임계치 편차는 상기 (i) 에 대응하는 임계치 편차보다 보다 큰, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  14. 제 1 항에 있어서,
    상기 전기도금은 전기도금의 하나 이상의 단계들을 포함하고, 그리고 일정한 전류는 하나 이상의 단계들 각각에서 인가되는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  15. 제 14 항에 있어서,
    일 단계의 상기 전류는 바로 이전의 단계의 상기 전류와 동일한, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  16. 제 14 항에 있어서,
    일 단계의 상기 전류는 바로 이전의 단계의 상기 전류와 상이한, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  17. 제 1 항에 있어서,
    상기 예측된 전압 드리프트는 상기 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대해 획득된 전압 판독값들로부터 모델링된 선형 프래그먼트들 (fragments) 을 포함하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  18. 제 1 항에 있어서,
    상기 예측된 전압은 상기 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대한 정규화된 그리고 평균된 전압 판독값들을 포함하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  19. 제 1 항에 있어서,
    상기 전기도금 동안 상기 초기 전압으로부터 드리프트하는 대응하는 예측된 전압과 상기 전압의 상기 반복된 판독값들 각각을 비교하는 단계는, 상기 전압의 상기 반복된 판독값들의 하나 이상의 미분계수들을 취하는 단계 및 상기 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대한 대응하는 전압 판독값들의 하나 이상의 평균된 미분계수들과 상기 미분계수들을 비교하는 단계를 포함하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 제 2 전극은 애노드인, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  21. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 제 2 전극은 상기 기판에 근접한 기준 전극인, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  22. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 전기도금 셀은 상기 기판과 상기 제 2 전극 사이의 전압의 상기 반복된 판독값들을 만들도록 구성된 전력 소스에 커플링되는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  23. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 기판은 리세스된 피처들을 포함하고, 그리고 상기 기판 상의 상기 전기도금은 상기 리세스된 피처들을 우선적으로 충진하는 방식으로 상기 기판 상에 금속 층을 디포짓하는 것을 포함하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  24. 제 23 항에 있어서,
    상기 리세스된 피처들은 상기 기판 상의 TSV (through silicon via) 구조체 내의 비아들인, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  25. 제 23 항에 있어서,
    상기 전기도금 욕은 상기 리세스된 피처들을 우선적으로 충진하도록 첨가제들을 포함하는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  26. 제 23 항에 있어서,
    상기 전압의 상기 하나 이상의 반복된 판독값들 모두는, 상기 기판과 상기 제 2 전극 사이에 일정한 전류를 인가하는 동안 판독되는, 전기도금 욕의 상태들을 모니터링함으로써 전기도금 셀을 제어하는 방법.
  27. 하나 이상의 리세스된 피처들을 포함한 기판의 전기도금 동안 도금 용액의 상태들을 모니터링하기 위한 장치에 있어서,
    상기 장치는,
    (a) 상기 도금 용액을 홀딩하도록 구성된 도금 용기로서, 상기 장치는 상기 기판 상에 상기 도금 용액으로부터 금속을 전착하기 위해 구성되는, 상기 도금 용기;
    (b) 전력 공급부;
    (c) 전극; 및
    (d) 제어기를 포함하고,
    상기 제어기는,
    (i) 상기 기판과 상기 전극 사이의 초기 전압을 검출하고;
    (ii) 상기 도금 용액 내에서 상기 기판 상에 금속 층을 전기도금하고;
    (iii) 상기 (ii) 동안 상기 기판과 상기 전극 사이의 전압을 반복적으로 판독하고;
    (iv) 상기 (iii) 에서의 전압 판독값이 임계치 편차 초과의 값만큼 대응하는 예측된 전압보다 보다 큰지를 결정하고; 그리고
    (v) 상기 (iv) 에서의 상기 편차가 상기 임계치 편차보다 보다 크다고 결정하는 것에 응답하여, 통지를 전송하고 그리고/또는 도금 용기의 동작을 중지하기 위한 프로그램 인스트럭션들 및/또는 로직을 포함하고,
    상기 임계치 편차는 예측된 전압에 기초하고,
    상기 대응하는 예측된 전압은 상기 초기 전압으로부터 드리프트하고, 그리고
    상기 드리프트는 만족하는 전기도금 결과들을 생성하는 전기도금 프로세스에서의 전압 판독값들로부터 결정되는, 기판의 전기도금 동안 도금 용액의 상태들을 모니터링하기 위한 장치.
  28. 제 27 항에 있어서,
    상기 통지를 전송하는 것 및/또는 상기 도금 용기의 상기 동작을 중지하는 것은, 상기 도금 용기를 에러 상태에 두는 것을 포함하는, 기판의 전기도금 동안 도금 용액의 상태들을 모니터링하기 위한 장치.
  29. 제 27 항에 있어서,
    상기 예측된 전압 드리프트는 상기 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대해 획득된 전압 판독값들로부터 모델링된 선형 프래그먼트들을 포함하는, 기판의 전기도금 동안 도금 용액의 상태들을 모니터링하기 위한 장치.
  30. 제 27 항에 있어서,
    상기 예측된 전압은 상기 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대한 정규화된 그리고 평균된 전압 판독값들을 포함하는, 기판의 전기도금 동안 도금 용액의 상태들을 모니터링하기 위한 장치.
  31. 제 27 항에 있어서,
    상기 (iii) 에서의 전압 판독값이 상기 임계치 편차 초과의 값만큼 대응하는 예측된 전압보다 보다 큰지를 결정하는 것은, 상기 전압의 상기 반복된 판독값들의 하나 이상의 미분계수들을 취하는 것 및 상기 만족하는 전기도금 결과들을 갖도록 결정된 하나 이상의 기판들에 대한 대응하는 전압 판독값들의 하나 이상의 평균된 미분계수들과 상기 미분계수들을 비교하는 것을 포함하는, 기판의 전기도금 동안 도금 용액의 상태들을 모니터링하기 위한 장치.
KR1020160044058A 2015-04-13 2016-04-11 전기도금 동안 전해액들 모니터링 KR102550311B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/685,512 US10094038B2 (en) 2015-04-13 2015-04-13 Monitoring electrolytes during electroplating
US14/685,512 2015-04-13

Publications (2)

Publication Number Publication Date
KR20160122076A true KR20160122076A (ko) 2016-10-21
KR102550311B1 KR102550311B1 (ko) 2023-06-30

Family

ID=57111986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160044058A KR102550311B1 (ko) 2015-04-13 2016-04-11 전기도금 동안 전해액들 모니터링

Country Status (4)

Country Link
US (2) US10094038B2 (ko)
JP (2) JP7079560B2 (ko)
KR (1) KR102550311B1 (ko)
TW (1) TWI708939B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020014423A1 (en) * 2018-07-12 2020-01-16 Lam Research Corporation Method and apparatus for synchronized pressure regulation of separated anode chamber
KR20200059309A (ko) * 2017-10-16 2020-05-28 램 리써치 코포레이션 혼합된 피처 전기도금을 위한 대류 최적화
KR20200066580A (ko) * 2018-11-30 2020-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 인터커넥트 구조의 결함을 방지하기 위해 전기화학 퇴적을 제어하는 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1858959B (zh) * 2006-05-22 2010-05-12 东北大学 微型燃气轮机的蓄电池控制装置及方法
JP5826952B2 (ja) * 2014-01-17 2015-12-02 株式会社荏原製作所 めっき方法およびめっき装置
US10094038B2 (en) 2015-04-13 2018-10-09 Lam Research Corporation Monitoring electrolytes during electroplating
JP6971915B2 (ja) 2018-06-05 2021-11-24 株式会社荏原製作所 めっき方法、めっき装置、及び限界電流密度を推定する方法
TWI678533B (zh) * 2018-11-12 2019-12-01 弘光科技大學 含氯離子的濃度檢測方法
CN112853445B (zh) * 2021-01-08 2022-08-26 上海戴丰科技有限公司 一种阳极可侧向抽拉式晶圆水平电镀池及晶圆水平电镀装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07180097A (ja) * 1993-12-22 1995-07-18 Nippon Steel Weld Prod & Eng Co Ltd ループ状線材の電解処理の異常検出方法
JP2005213596A (ja) * 2004-01-29 2005-08-11 Ebara Corp めっき装置及びめっき方法
US20100032303A1 (en) * 2006-08-16 2010-02-11 Novellus Systems, Inc. Method and apparatus for electroplating including remotely positioned second cathode
US20130161203A1 (en) * 2011-12-12 2013-06-27 Steven T. Mayer Monitoring leveler concentrations in electroplating solutions
CN103643284A (zh) * 2013-11-14 2014-03-19 广州杰赛科技股份有限公司 电镀线电流异常智能感应方法及系统

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3121054A (en) * 1961-12-05 1964-02-11 Automation Development Corp Electrical signal control system
JPS6245006Y2 (ko) * 1981-03-31 1987-11-30
US4479852A (en) 1983-01-21 1984-10-30 International Business Machines Corporation Method for determination of concentration of organic additive in plating bath
JPH02190500A (ja) * 1989-01-13 1990-07-26 Shinko Electric Ind Co Ltd めっき給電異常検出装置
US5223118A (en) 1991-03-08 1993-06-29 Shipley Company Inc. Method for analyzing organic additives in an electroplating bath
JP2620169B2 (ja) * 1991-08-12 1997-06-11 株式会社三井ハイテック 電気めっき用の電源装置
US5196096A (en) 1992-03-24 1993-03-23 International Business Machines Corporation Method for analyzing the addition agents in solutions for electroplating of PbSn alloys
JP2997185B2 (ja) * 1995-06-20 2000-01-11 矢崎総業株式会社 芯線接続部検出用の磁性金属膜を形成する磁性金属膜形成装置
CN1059475C (zh) 1996-12-29 2000-12-13 中南工业大学 金属电积过程中在线控制有机添加剂的方法和装置
US7449098B1 (en) 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
JP2001152398A (ja) 1999-08-05 2001-06-05 Fujitsu Ltd 電気めっき方法、めっき液評価方法、めっき装置、半導体装置の製造方法
EP1136595A4 (en) 1999-08-30 2006-07-19 Ebara Corp METHOD FOR MEASURING THE DIRECT CONCENTRATION OF COATING SOLUTIONS AND METHOD AND DEVICE FOR CONTROLLING COATING SOLUTIONS
JP2001073200A (ja) 1999-08-30 2001-03-21 Ebara Corp めっき液管理方法及び管理装置
JP3897936B2 (ja) 1999-08-31 2007-03-28 株式会社荏原製作所 硫酸銅めっき液中のレベラー濃度測定方法
US6243615B1 (en) 1999-09-09 2001-06-05 Aegis Analytical Corporation System for analyzing and improving pharmaceutical and other capital-intensive manufacturing processes
EP1132500A3 (en) 2000-03-08 2002-01-23 Applied Materials, Inc. Method for electrochemical deposition of metal using modulated waveforms
US6645364B2 (en) 2000-10-20 2003-11-11 Shipley Company, L.L.C. Electroplating bath control
DE60113214T2 (de) 2000-11-02 2006-06-08 Shipley Co., L.L.C., Marlborough Plattierungsbadanalyse
US6740221B2 (en) 2001-03-15 2004-05-25 Applied Materials Inc. Method of forming copper interconnects
GB0108143D0 (en) 2001-03-31 2001-05-23 Univ Dundee High-throughput screen
JP3664669B2 (ja) * 2001-06-27 2005-06-29 株式会社荏原製作所 電解めっき装置
GB2379977B (en) 2001-09-25 2005-04-06 Kidde Plc High sensitivity particle detection
JP2003129298A (ja) 2001-10-17 2003-05-08 Matsushita Electric Ind Co Ltd メッキ液評価装置、メッキ液評価方法、電子デバイスの製造装置及び電子デバイスの製造方法
US6733656B2 (en) 2002-04-03 2004-05-11 Eci Technology Inc. Voltammetric reference electrode calibration
US7144488B2 (en) 2002-06-05 2006-12-05 Shipley Company, L.L.C. Electrode, electrochemical cell, and method for analysis of electroplating baths
US20040217005A1 (en) 2002-07-24 2004-11-04 Aron Rosenfeld Method for electroplating bath chemistry control
JP2004217997A (ja) 2003-01-14 2004-08-05 Fujitsu Ltd 電解めっき成長の添加剤固有特性の評価装置、電解めっき方法、及び半導体装置の製造方法
CN100585026C (zh) 2003-03-25 2010-01-27 凸版印刷株式会社 电镀铜液的分析方法及分析装置
TWI338132B (en) 2003-03-25 2011-03-01 Toppan Printing Co Ltd Analytic method for plating liquid for eletrolyzing copper and method for manufacturing a semiconductor product
JP2004323971A (ja) 2003-04-25 2004-11-18 Rohm & Haas Electronic Materials Llc 改良された浴分析
JP2005148011A (ja) 2003-11-19 2005-06-09 Ebara Corp 硫酸銅めっき液の有機添加剤濃度の測定方法及び測定装置
JP2005171347A (ja) 2003-12-12 2005-06-30 Shinko Electric Ind Co Ltd 電解銅めっき液の管理方法
US7435320B2 (en) 2004-04-30 2008-10-14 Advanced Technology Materials, Inc. Methods and apparatuses for monitoring organic additives in electrochemical deposition solutions
US7291253B2 (en) 2004-05-04 2007-11-06 Eci Technology, Inc. Detection of an unstable additive breakdown product in a plating bath
KR20060074593A (ko) 2004-12-27 2006-07-03 동부일렉트로닉스 주식회사 반도체 소자의 농도적정 모니터링 장치 및 그 방법
JP2008537782A (ja) 2005-04-08 2008-09-25 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク めっき浴およびエッチング浴を監視する方法
CN100529750C (zh) 2006-01-17 2009-08-19 欧恩吉亚洲股份有限公司 电镀铜加速剂浓度分析方法及其沉积电解液
CN101004402A (zh) 2006-01-18 2007-07-25 伊希特化股份有限公司 监控铜电镀液填孔能力的方法
US20070215490A1 (en) 2006-03-18 2007-09-20 Rockwood Electrochemicals Asia Ltd. Method of analyzing accelerator for copper electroplating
US7879222B2 (en) 2007-08-27 2011-02-01 Eci Technology, Inc. Detection of additive breakdown products in acid copper plating baths
US8372258B2 (en) 2009-08-03 2013-02-12 Novellus Systems, Inc. Monitoring of electroplating additives
JP5442400B2 (ja) 2009-11-13 2014-03-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US8535504B2 (en) 2010-05-03 2013-09-17 Eci Technology, Inc. Analysis of an auxiliary leveler additive in an acid copper plating bath
JP2013077619A (ja) 2011-09-29 2013-04-25 Renesas Electronics Corp 半導体装置の製造方法
CN103014823B (zh) 2013-01-05 2015-05-13 华进半导体封装先导技术研发中心有限公司 改进铜电沉积的添加剂效果快速判定方法
US9689083B2 (en) 2013-06-14 2017-06-27 Lam Research Corporation TSV bath evaluation using field versus feature contrast
JP5826952B2 (ja) * 2014-01-17 2015-12-02 株式会社荏原製作所 めっき方法およびめっき装置
US10094038B2 (en) 2015-04-13 2018-10-09 Lam Research Corporation Monitoring electrolytes during electroplating

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07180097A (ja) * 1993-12-22 1995-07-18 Nippon Steel Weld Prod & Eng Co Ltd ループ状線材の電解処理の異常検出方法
JP2005213596A (ja) * 2004-01-29 2005-08-11 Ebara Corp めっき装置及びめっき方法
US20100032303A1 (en) * 2006-08-16 2010-02-11 Novellus Systems, Inc. Method and apparatus for electroplating including remotely positioned second cathode
US20130161203A1 (en) * 2011-12-12 2013-06-27 Steven T. Mayer Monitoring leveler concentrations in electroplating solutions
CN103643284A (zh) * 2013-11-14 2014-03-19 广州杰赛科技股份有限公司 电镀线电流异常智能感应方法及系统

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200059309A (ko) * 2017-10-16 2020-05-28 램 리써치 코포레이션 혼합된 피처 전기도금을 위한 대류 최적화
WO2020014423A1 (en) * 2018-07-12 2020-01-16 Lam Research Corporation Method and apparatus for synchronized pressure regulation of separated anode chamber
US10760178B2 (en) 2018-07-12 2020-09-01 Lam Research Corporation Method and apparatus for synchronized pressure regulation of separated anode chamber
KR20200066580A (ko) * 2018-11-30 2020-06-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 인터커넥트 구조의 결함을 방지하기 위해 전기화학 퇴적을 제어하는 방법
US11015260B2 (en) 2018-11-30 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling electrochemical deposition to avoid defects in interconnect structures
US11603602B2 (en) 2018-11-30 2023-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for controlling electrochemical deposition to avoid defects in interconnect structures

Also Published As

Publication number Publication date
US20190010626A1 (en) 2019-01-10
JP2022078295A (ja) 2022-05-24
US20160298256A1 (en) 2016-10-13
US10094038B2 (en) 2018-10-09
TWI708939B (zh) 2020-11-01
JP2016199807A (ja) 2016-12-01
US10774438B2 (en) 2020-09-15
KR102550311B1 (ko) 2023-06-30
JP7079560B2 (ja) 2022-06-02
TW201700971A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
KR102550311B1 (ko) 전기도금 동안 전해액들 모니터링
KR102335508B1 (ko) 필드 대 피처 콘트라스트를 사용하는 ｔｓｖ 조 평가
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
TWI523976B (zh) 利用具有雙態抑制劑的電解液之矽穿孔填充
KR102147003B1 (ko) 전기도금 용액 내에서의 평탄화제 농도 모니터링
US20220018036A1 (en) Low temperature direct copper-copper bonding
US11610782B2 (en) Electro-oxidative metal removal in through mask interconnect fabrication
US20230212773A1 (en) Surface pretreatment for electroplating nanotwinned copper
US10358738B2 (en) Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
CN114930518A (zh) 具有选择性电镀通孔填料的互连结构
TW202208701A (zh) 半導體處理中伴隨微粒污染減輕的電氧化金屬移除

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant