JP3664669B2 - 電解めっき装置 - Google Patents

電解めっき装置 Download PDF

Info

Publication number
JP3664669B2
JP3664669B2 JP2001195430A JP2001195430A JP3664669B2 JP 3664669 B2 JP3664669 B2 JP 3664669B2 JP 2001195430 A JP2001195430 A JP 2001195430A JP 2001195430 A JP2001195430 A JP 2001195430A JP 3664669 B2 JP3664669 B2 JP 3664669B2
Authority
JP
Japan
Prior art keywords
plating
substrate
anode
plating solution
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001195430A
Other languages
English (en)
Other versions
JP2003013297A (ja
Inventor
憲雄 木村
裕章 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2001195430A priority Critical patent/JP3664669B2/ja
Priority to US10/180,007 priority patent/US20030000840A1/en
Publication of JP2003013297A publication Critical patent/JP2003013297A/ja
Application granted granted Critical
Publication of JP3664669B2 publication Critical patent/JP3664669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Description

【0001】
【発明の属する技術分野】
本発明は、電解めっき装置に係り、特に半導体ウエハ等の基板上に電解めっきによって金属膜を成膜する際、基板を基板保持部で保持した状態で、基板の被めっき面に堆積させた金属膜の膜厚をリアルタイムで検出して電解めっきの終点を検知できるようにした電解めっき装置に関する。
【0002】
【従来の技術】
近年、半導体基板上に配線回路を形成するための金属材料として、アルミニウムまたはアルミニウム合金に代えて、電気抵抗率が低くエレクトロマイグレーション耐性が高い銅(Cu)を用いる動きが顕著になっている。この種の銅配線は、基板の表面に設けた微細凹みの内部に銅を埋込むことによって一般に形成される。この銅配線を形成する方法としては、CVD、スパッタリング及びめっきといった手法があるが、いずれにしても、基板のほぼ全表面に銅を成膜し、化学的機械的研磨(CMP)により不要な銅を除去するようにしている。
【0003】
図10は、この種の銅配線基板Wの製造例を工程順に示すもので、先ず、図10(a)に示すように、半導体素子を形成した半導体基材1上の導電層1aの上にSiOからなる酸化膜やLow−K材膜等の絶縁膜2を堆積し、リソグラフィ・エッチング技術によりコンタクトホール3と配線用の溝4を形成し、その上にTaN等からなるバリア膜5、更にその上に電解めっきの給電層としてシード層7を形成する。
【0004】
そして、図10(b)に示すように、基板Wの表面に銅めっきを施すことで、基板Wのコンタクトホール3及び溝4内に銅を充填するとともに、絶縁膜2上に銅膜6を堆積する。その後、化学的機械的研磨(CMP)により、絶縁膜2上の銅膜6を除去して、コンタクトホール3及び配線用の溝4に充填させた銅膜6の表面と絶縁膜2の表面とをほぼ同一平面にする。これにより、図10(c)に示すように銅膜6からなる配線が形成される。
【0005】
ここで、電解めっきにあっては、電気量を一定することでめっき膜の膜厚をコントロールすることができるため、めっき電流が一定となるように制御するとともに、めっき時間を管理することで、めっき膜の膜厚が一定となるようにすることが一般に行われていた。
【0006】
【発明が解決しようとする課題】
しかしながら、例えば半導体デバイスの配線形成工程、特に電解めっきで銅配線を形成する場合に、イニシャルのシード層の状態によって初期の電流値が変わり、このような状態で、時間を管理しながら銅の成膜を行うと、めっき膜の膜厚が厚くなりすぎて、結果として次工程のCMPでの研磨時間が長くなってしまったり、また薄すぎて銅の埋め込みが充分でなかったりするケースが生じるといった問題があった。
【0007】
本発明は、上述の事情に鑑みなされたもので、基板の被めっき面に成膜されるめっき膜の膜厚をリアルタイムで連続した計測値として検出して、めっきの終点を検知できるようにした電解めっき装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1に記載の発明は、基板保持部で保持した基板とアノードとの間にめっき液を満たし、前記基板と前記アノードとの間に電圧を印加してめっきを行う電解めっき装置において、前記基板と前記アノードとの間を流れる電流を一定に制御してめっきを行う場合に前記基板と前記アノードとの間に印加する電圧、またはめっきに用いられるカソード電極の少なくとも2つ以上をめっきによって形成した金属膜で接続して形成される回路に一定の電圧を印加した場合に該回路を流れる電流の少なくとも一方をモニターして電解めっきの終点を検知するようにしたことを特徴とする電解めっき装置である。
これにより、基板の被めっき面に形成される金属膜の膜厚を連続的に測定して、電解めっきの終点を検出することができる。
【0009】
請求項2に記載の発明は、前記基板と前記アノードとの間に印加する電圧をめっき中にモニターすることを特徴とする請求項1記載の電解めっき装置である。
請求項3に記載の発明は、前記めっきに用いるカソード電極の少なくとも2つ以上をめっきによって形成した金属膜で接続して形成される回路を流れる電流を、めっきを中断させてモニターすることを特徴とする請求項1記載の電解めっき装置である。
【0010】
請求項4に記載の発明は、前記基板と前記アノードとの間に印加する電圧をめっき中にモニターし、更に前記めっきに用いるカソード電極の少なくとも2つ以上をめっきによって形成した金属膜で接続して形成される回路を流れる電流を、めっきを中断させてモニターして電解めっきの終点を検知することを特徴とする請求項1記載の電解めっき装置である。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図1乃至図6を参照して説明する。
図1乃至図6は、半導体ウエハ等の基板の被めっき面(表面)に電解銅めっきを施して、図10に示す銅配線を形成するようにした電解銅めっき装置を示す図である。この電解銅めっき装置には、図1に示すように、めっき処理及びその付帯処理を行う基板処理部2−1が設けられ、この基板処理部2−1に隣接して、めっき液を溜めるめっき液トレー2−2が配置されている。また、回転軸2−3を中心に揺動するアーム2−4の先端に保持され、基板処理部2−1とめっき液トレー2−2との間を揺動する電極部2−5を有する電極アーム部2−6が備えられている。
【0012】
更に、基板処理部2−1の側方に位置して、プレコート・回収アーム2−7と、純水やイオン水等の薬液、更には気体等を半導体基板に向けて噴射する固定ノズル2−8が配置されている。ここでは、3個の固定ノズル2−8が配置され、その内の1個を純水供給用に用いている。基板処理部2−1は、図2及び図3に示すように、めっき面を上にして半導体基板Wを保持する基板保持部2−9と、この基板保持部2−9の上方で該基板保持部2−9の周縁部を囲むように配置されたカソード部2−10が備えられている。更に基板保持部2−9の周囲を囲んで処理中に用いる各種薬液の飛散を防止する有底略円筒状のカップ2−11が、エアシリンダ2−12を介して上下動自在に配置されている。
【0013】
ここで、基板保持部2−9は、エアシリンダ2−12によって、下方の基板受け渡し位置Aと、上方のめっき位置Bと、これらの中間の前処理・洗浄位置Cとの間を昇降するようになっている。また基板保持部2−9は、回転モータ2−14及びベルト2−15を介して任意の加速度及び速度で前記カソード部2−10と一体に回転するように構成されている。この基板受け渡し位置Aに対向して、電解銅めっき装置のフレーム側面の搬送ロボット(図示せず)側には、基板搬出入口(図示せず)が設けられ、基板保持部2−9がめっき位置Bまで上昇したときに、基板保持部2−9で保持された半導体基板Wの周縁部に下記のカソード部2−10のシール部材2−16とカソード電極2−17が当接するようになっている。一方、カップ2−11は、その上端が前記基板搬出入口の下方に位置し、図3の仮想線で示すように、上昇したときにカソード部2−10の上方に達するようになっている。
【0014】
基板保持部2−9がめっき位置Bまで上昇した時に、この基板保持部2−9で保持した半導体基板Wの周縁部にカソード電極2−17が押し付けられ半導体基板Wに通電される。これと同時にシール部材2−16の内周端部が半導体基板Wの周縁上面に圧接し、ここを水密的にシールして、半導体基板Wの上面に供給されるめっき液が半導体基板Wの端部から染み出すのを防止すると共に、めっき液がカソード電極2−17を汚染するのを防止している。
【0015】
電極アーム部2−6の電極部2−5は、図4に示すように、揺動アーム2−4の自由端に、ハウジング2−18と、このハウジング2−18の周囲を囲む中空の支持枠2−19と、ハウジング2−18と支持枠2−19で周縁部を挟持して固定したアノード2−20とを有している。アノード2−20は、ハウジング2−18の開口部を覆っており、ハウジング2−18の内部には、吸引室2−21が形成されている。そして吸引室2−21には、図5及び図6に示すように、めっき液を導入排出するめっき液導入管2−28及びめっき液排出管(図示せず)が接続されている。さらにアノード2−20には、その全面に亘って上下に連通する多数の通孔2−20bが設けられている。
【0016】
この実施の形態にあっては、アノード2−20の下面に該アノード2−20の全面を覆う保水性材料からなるめっき液含浸材2−22を取付け、このめっき液含浸材2−22にめっき液を含ませて、アノード2−20の表面を湿潤させることで、ブラックフィルムの基板のめっき面への脱落を防止し、同時に基板のめっき面とアノード2−20との間にめっき液を注入する際に、空気を外部に抜きやすくしている。このめっき液含浸材2−22は、例えばポリエチレン、ポリプロピレン、ポリエステル、ポリ塩化ビニル、テフロン、ポリビニルアルコール、ポリウレタン及びこれらの誘導体の少なくとも1つの材料からなる織布、不織布またはスポンジ状の構造体、あるいはポーラスセラミックスからなる。
【0017】
めっき液含浸材2−22のアノード2−20への取付けは、次のように行っている。即ち、下端に頭部を有する多数の固定ピン2−25を、この頭部をめっき液含浸材2−22の内部に上方に脱出不能に収納し軸部をアノード2−20の内部を貫通させて配置し、この固定ピン2−25をU字状の板ばね2−26を介して上方に付勢させることで、アノード2−20の下面にめっき液含浸材2−22を板ばね2−26の弾性力を介して密着させて取付けている。このように構成することにより、めっきの進行に伴って、アノード2−20の肉厚が徐々に薄くなっても、アノード2−20の下面にめっき液含浸材2−22を確実に密着させることができる。したがって、アノード2−20の下面とめっき液含浸材2−22との間に空気が混入してめっき不良の原因となることが防止される。
【0018】
なお、アノードの上面側から、例えば径が2mm程度の円柱状のPVC(ポリ塩化ビニル)またはPET(ポリエチレンテレフタレート)製のピンをアノードを貫通させて配置し、アノード下面に現れた該ピンの先端面に接着剤を付けてめっき液含浸材と接着固定するようにしても良い。アノードとめっき液含浸材は、接触させて使用することもできるが、アノードとめっき液含浸材との間に隙間を設け、この隙間にめっき液を保持させた状態でめっき処理することもできる。この隙間は20mm以下の範囲から選ばれるが、好ましくは0.1〜10mm、より好ましくは1〜7mmの範囲から選ばれる。特に、溶解性アノードを用いた場合には、下からアノードが溶解していくので、アノードとめっき液含浸材の間隙は時間を経るにつれて大きくなり、0〜20mm程度の隙間ができる。
【0019】
そして、前記電極部2−5は、基板保持部2−9がめっき位置B(図3参照)にある時に、基板保持部2−9で保持された基板Wとめっき液含浸材2−22との隙間が、0.1〜10mm程度、好ましくは0.3〜3mm、より好ましくは0.5〜1mm程度となるまで下降し、この状態で、めっき液供給管からめっき液を供給して、めっき液含浸材2−22にめっき液を含ませながら、基板Wの上面(被めっき面)とアノード2−20との間にめっき液を満たし、基板Wの上面(被めっき面)とアノード2−20との間にめっき電源10(図7参照)から電圧を印加することで、基板Wの被めっき面にめっきが施される。
【0020】
図7は、この電解銅めっき装置の電気的等価回路図を示す。
めっき液中に没したアノード2−20(陽極電極)と基板Wに形成されたシード層7(陰極電極:図10参照)の間にめっき電源10から電圧を印加して、シード層7の表面にめっき膜を形成すると、この回路中には、以下のような抵抗成分が存在する。
R1:アノード分極抵抗
R2:めっき液抵抗
R3:カソード分極抵抗
R4:シート抵抗
ここに、例えば、シード層7の膜厚を25nmとした場合、アノード分極抵抗R1は7mΩ、めっき液抵抗R2は32mΩ、カソード分極抵抗R3は66mΩ、シート抵抗R4は585mΩで、シート抵抗R4の割合は、全抵抗の82%にも達する。そして、シート抵抗R4は、シード層7の上に堆積されるめっき膜、すなわち銅膜6(図10参照)の膜厚が厚くなるに伴って低くなる。このように、めっき膜の膜厚が厚くなるに伴ってシート抵抗R4が低下すると、この回路を流れる電流を一定に制御した場合に、図8に示すように、電圧が徐々に低下し、めっき膜の膜厚がある程度の値に達すると、電圧がほぼ一定となる。
【0021】
そこで、この実施の形態にあっては、この回路の内部に電圧モニター12を配置し、電流を一定とした場合に、アノード2−20(陽極電極)とシード層7(陰極電極)との間に印加される電圧をリアルタイムでモニターして連続した計測値として検出して膜厚を測定し、この電圧が一定の値まで低下したことを検出することにより、電解めっきの終点を検知するようにしている。
【0022】
更に、この例では、図9に示すように、カソード電極2−17への配線の途中に、スイッチ14a,14bを配置し、このスイッチ14a,14bを切り替えることで、少なくとも2つのカソード電極2−17を銅膜6(図10参照)で接続する検出回路16を構成し、この検出回路16に検出電源18と電流モニター20を配置している。これにより、めっきを中断し、スイッチ14a,14bを切り替えた状態で、この検出回路16に検出電源18から一定の電圧を印加し、この検出回路16を流れる電流を電流モニター20でモニターして計測値として検出して膜厚を計測し、この電流が一定の値以上に達したことを検出することにより、電解めっきの終点を検知するようにしている。これは、シート抵抗R4が変わると検出回路16を流れる電流値が変化し、この回路16に印加する電圧値を高くすれば、抵抗変化に対して大きな電流変化が採れるからであり、この値をプロットにすることにより銅膜6の膜厚を推定して電解めっきの終点を検知することができる。
【0023】
めっき条件によっては、アノード2−20(陽極電極)とシード層7(陰極電極)の間にめっき電源10から印加される電圧が、図8に示す徐々に低下する領域Aで電解めっきの終点を検知する場合と、図8に示すほぼ一定の領域Bで電解めっきの終点を検知する場合がある。そこで、この例では、電圧が徐々に低下する領域Aでの電解めっきの終点を電圧モニター12で検知し、電圧がほぼ一定の領域Bでの電解めっきの終点を電流モニター20で検知するようにしている。
【0024】
なお、微分値を採っても電圧や電流をモニターしてもよく、また所定の電圧または電流に達したことを検知した後、所定の時間の追加めっきを行うようにしてもよい。またこれらの信号を、めっき条件を変化させるトリガーに使用してもよい。
【0025】
次に、この電解めっき装置によるめっき処理について説明する。
先ず、基板受け渡し位置Aにある基板保持部2−9にめっき処理前の基板Wを搬送ロボットで搬入し、基板保持部2−9上に載置する。次にカップ2−11を上昇させ、同時に基板保持部2−9を前処理・洗浄位置Cに上昇させる。この状態で退避位置にあったプレコート・回収アーム2−7を半導体基板Wの対峙位置へ移動させ、その先端に設けたプレコートノズルから、例えば界面活性剤からなるプレコート液を半導体基板Wの被めっき面に間欠的に吐出する。この時、基板保持部2−9は回転しているため、プレコート液は半導体基板Wの全面に行き渡る。次に、プレコート・回収アーム2−7を退避位置に戻し、基板保持部2−9の回転速度を増して、遠心力により半導体基板Wの被めっき面のプレコート液を振り切って乾燥させる。
【0026】
続いて、電極アーム部2−6を水平方向に旋回させ、電極部2−5がめっき液トレー2−2上方からめっきを施す位置の上方に位置させ、この位置で電極2−5をカソード部2−10に向かって下降させる。電極部2−5の下降が完了した時点で、アノード2−20とカソード部2−10にめっき電圧を印加し、めっき液を電極部2−5の内部に供給して、アノード2−20を貫通しためっき液供給口よりめっき液含浸材2−22にめっき液を供給する。この時、めっき液含浸材2−22は半導体基板Wの被めっき面に接触せず、0.1〜10mm程度、好ましくは0.3〜3mm、より好ましくは0.5〜1mm程度に接近した状態となっている。
【0027】
めっき液の供給が続くと、めっき液含浸材2−22から染み出したCuイオンを含んだめっき液が、めっき液含浸材2−22と半導体基板Wの被めっき面との間の隙間に満たされ、半導体基板Wの被めっき面にCuめっきが施される。この時、基板保持部2−9を低速で回転させても良い。
【0028】
そして、アノード2−20(陽極電極)とシード層7(陰極電極)の間にめっき電源10から印加される電圧が、図8に示す徐々に低下する領域Aで電解めっきの終点を検知する場合には、この電圧を電圧モニター12でモニターし、この電圧が一定の値まで低下したことを検出することにより、電解めっきの終点を検知する。一方、図8に示す電圧がほぼ一定の領域Bで電解めっきの終点を検知する場合には、めっきを中断し、スイッチ14a,14bを切り替えた状態で、検出回路16に検出電源18から一定の電圧を印加し、この検出回路16を流れる電流を電流モニター20でモニターし、この電流が一定の値以上に達したことを検出することで電解めっきの終点を検知する。
【0029】
めっき処理が完了すると、電極アーム部2−6を上昇させた後に旋回させて、電極部2−5をめっき液トレー2−2上方へ戻し、通常位置へ下降させる。次に、プレコート・回収アーム2−7を退避位置から半導体基板Wに対峙する位置へ移動させて下降させ、めっき液回収ノズル(図示せず)から半導体基板W上のめっき液の残部を回収する。このめっき液の残部の回収が終了した後、プレコート・回収アーム2−7を待避位置に戻し、半導体基板Wの中央部に純水を吐出し、同時に基板保持部2−9をスピードを増して回転させ半導体基板Wの表面のめっき液を純水に置換する。
【0030】
上記リンス終了後、基板保持部2−9をめっき位置Bから前処理・洗浄位置Cへ下降させ、純水用の固定ノズル2−8から純水を供給しつつ基板保持部2−9及びカソード部2−10を回転させて水洗を実施する。この時、カソード部2−10に直接供給した純水、又は半導体基板Wの面から飛散した純水によってシール部材2−16、カソード電極2−17も半導体基板Wと同時に洗浄することができる。
【0031】
水洗完了後に、固定ノズル2−8からの純水の供給を停止し、更に基板保持部2−9及びカソード部2−10の回転スピードを増して、遠心力により半導体基板Wの表面の純水を振り切って乾燥させる。併せて、シール部材2−16及びカソード電極2−17も乾燥される。上記乾燥が終了すると基板保持部2−9及びカソード部2−10の回転を停止させ、基板保持部2−9を基板受渡し位置Aまで下降させる。
【0032】
【発明の効果】
以上説明したように、本発明によれば、基板の被めっき面に堆積させた金属膜の膜厚をリアルタイムで検出して電解めっきの終点を検知することができ、これによって、例えば銅めっきによって銅配線を形成する際に、CMPの研磨時間が長くなったり、銅の埋め込みが不十分となることを防止することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の電解めっき装置の平面図である。
【図2】図1のA−A線断面図である。
【図3】基板保持部及びカソード部の断面図である。
【図4】電極アーム部の断面図である。
【図5】電極アーム部のハウジングを除いた平面図である。
【図6】アノードとめっき液含浸材を示す概略図である。
【図7】本発明の実施の形態の電解めっき装置の電気的等価回路図である。
【図8】電流を一定として電解めっきを行った時の電圧とめっき時間との関係を示すグラフである。
【図9】電流モニターによって、カソード電極間を流れる電流をモニターする回路を示す回路図である。
【図10】銅めっきにより銅配線を形成する例を工程順に示す図である。
【符号の説明】
2−1 基板処理部
2−5 前記電極部
2−9 基板保持部
2−10 カソード部
2−17 カソード電極
2−20 アノード
6 銅膜
7 シード層
10 めっき電源
12 電圧モニター
14a,14b スイッチ
16 検出回路
18 検出電源
20 電流モニター
W 基板

Claims (4)

  1. 基板保持部で保持した基板とアノードとの間にめっき液を満たし、前記基板と前記アノードとの間に電圧を印加してめっきを行う電解めっき装置において、
    前記基板と前記アノードとの間を流れる電流を一定に制御してめっきを行う場合に前記基板と前記アノードとの間に印加する電圧、またはめっきに用いられるカソード電極の少なくとも2つ以上をめっきによって形成した金属膜で接続して形成される回路に一定の電圧を印加した場合に該回路を流れる電流の少なくとも一方をモニターして電解めっきの終点を検知するようにしたことを特徴とする電解めっき装置。
  2. 前記基板と前記アノードとの間に印加する電圧をめっき中にモニターすることを特徴とする請求項1記載の電解めっき装置。
  3. 前記めっきに用いるカソード電極の少なくとも2つ以上をめっきによって形成した金属膜で接続して形成される回路を流れる電流を、めっきを中断させてモニターすることを特徴とする請求項1記載の電解めっき装置。
  4. 前記基板と前記アノードとの間に印加する電圧をめっき中にモニターし、更に前記めっきに用いるカソード電極の少なくとも2つ以上をめっきによって形成した金属膜で接続して形成される回路を流れる電流を、めっきを中断させてモニターして電解めっきの終点を検知することを特徴とする請求項1記載の電解めっき装置。
JP2001195430A 2001-06-27 2001-06-27 電解めっき装置 Expired - Fee Related JP3664669B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001195430A JP3664669B2 (ja) 2001-06-27 2001-06-27 電解めっき装置
US10/180,007 US20030000840A1 (en) 2001-06-27 2002-06-26 Electroplating apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001195430A JP3664669B2 (ja) 2001-06-27 2001-06-27 電解めっき装置

Publications (2)

Publication Number Publication Date
JP2003013297A JP2003013297A (ja) 2003-01-15
JP3664669B2 true JP3664669B2 (ja) 2005-06-29

Family

ID=19033400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001195430A Expired - Fee Related JP3664669B2 (ja) 2001-06-27 2001-06-27 電解めっき装置

Country Status (2)

Country Link
US (1) US20030000840A1 (ja)
JP (1) JP3664669B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202660A1 (en) * 2002-05-07 2005-09-15 Microfabrica Inc. Electrochemical fabrication process including process monitoring, making corrective action decisions, and taking appropriate actions
EP1506329A1 (en) * 2002-05-07 2005-02-16 University Of Southern California Methods and apparatus for monitoring deposition quality during conformable contact mask plating operations
US6905589B2 (en) * 2003-02-24 2005-06-14 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
US10297421B1 (en) 2003-05-07 2019-05-21 Microfabrica Inc. Plasma etching of dielectric sacrificial material from reentrant multi-layer metal structures
KR100545192B1 (ko) * 2003-06-19 2006-01-24 동부아남반도체 주식회사 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의구리 배선 형성 방법
US20050048768A1 (en) * 2003-08-26 2005-03-03 Hiroaki Inoue Apparatus and method for forming interconnects
US7736474B2 (en) * 2004-01-29 2010-06-15 Ebara Corporation Plating apparatus and plating method
US7645364B2 (en) 2004-06-30 2010-01-12 Lam Research Corporation Apparatus and method for plating semiconductor wafers
JP2006120870A (ja) * 2004-10-21 2006-05-11 Ebara Corp 配線形成方法及び装置
JP2007070720A (ja) * 2005-08-10 2007-03-22 Ebara Corp 電解処理装置及び電解処理方法
JP4519037B2 (ja) * 2005-08-31 2010-08-04 東京エレクトロン株式会社 加熱装置及び塗布、現像装置
JP5032360B2 (ja) * 2008-02-12 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20120295447A1 (en) * 2010-11-24 2012-11-22 Air Products And Chemicals, Inc. Compositions and Methods for Texturing of Silicon Wafers
JP5508475B2 (ja) * 2012-06-11 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2015021338A1 (en) * 2013-08-07 2015-02-12 Xagenic Inc. Sensor growth controller
JP5826952B2 (ja) * 2014-01-17 2015-12-02 株式会社荏原製作所 めっき方法およびめっき装置
US10094038B2 (en) * 2015-04-13 2018-10-09 Lam Research Corporation Monitoring electrolytes during electroplating
JP6756540B2 (ja) 2016-08-08 2020-09-16 株式会社荏原製作所 めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体
US11214884B2 (en) * 2017-07-11 2022-01-04 University Of South Florida Electrochemical three-dimensional printing and soldering
JP7233588B1 (ja) * 2022-05-10 2023-03-06 株式会社荏原製作所 めっき装置

Also Published As

Publication number Publication date
US20030000840A1 (en) 2003-01-02
JP2003013297A (ja) 2003-01-15

Similar Documents

Publication Publication Date Title
JP3664669B2 (ja) 電解めっき装置
KR20020093145A (ko) 도전층을 도금 및 평탄화하기 위한 양극조립체
JP2005146398A (ja) めっき方法及びめっき装置
JP2008095157A (ja) めっき装置及びめっき方法
KR101358627B1 (ko) 한정 영역 평탄화를 위한 장치 및 방법
JP2007051362A (ja) めっき装置及びめっき液の管理方法
US20020139682A1 (en) Method and apparatus for avoiding particle accumulation in electrodeposition
JP4423359B2 (ja) めっき方法
US7901550B2 (en) Plating apparatus
US20090095634A1 (en) Plating method
KR20020022600A (ko) 기판도금장치 및 도금방법
JP2006120870A (ja) 配線形成方法及び装置
JP2010007153A (ja) めっき装置及びめっき方法
JP3797860B2 (ja) めっき装置及びめっき方法
US6752916B1 (en) Electrochemical planarization end point detection
JP2003306793A (ja) めっき装置及び方法
JP6903171B2 (ja) 多層配線の形成方法および記憶媒体
JP2008150631A (ja) めっき装置及びめっき方法
JP2007254882A (ja) 電解めっき装置及び電解めっき方法
JP2005146399A (ja) めっき装置及び接点の接触状態検査方法
JP2019046869A (ja) 基板処理方法および基板処理装置
JP2009030167A (ja) 基板処理方法及び基板処理装置
JP3706770B2 (ja) 基板メッキ装置
JP3856986B2 (ja) 基板メッキ装置
JP2004304021A (ja) 半導体装置の製造方法及び製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees