JP6756540B2 - めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 - Google Patents
めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 Download PDFInfo
- Publication number
- JP6756540B2 JP6756540B2 JP2016155710A JP2016155710A JP6756540B2 JP 6756540 B2 JP6756540 B2 JP 6756540B2 JP 2016155710 A JP2016155710 A JP 2016155710A JP 2016155710 A JP2016155710 A JP 2016155710A JP 6756540 B2 JP6756540 B2 JP 6756540B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- film thickness
- current
- substrate
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007747 plating Methods 0.000 title claims description 1171
- 238000000034 method Methods 0.000 title claims description 148
- 238000003860 storage Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 372
- 238000012937 correction Methods 0.000 claims description 261
- 230000008569 process Effects 0.000 claims description 98
- 238000012545 processing Methods 0.000 claims description 75
- 239000000463 material Substances 0.000 claims description 16
- 238000001556 precipitation Methods 0.000 claims description 15
- 238000000611 regression analysis Methods 0.000 claims description 14
- 239000010408 film Substances 0.000 description 246
- 238000005259 measurement Methods 0.000 description 66
- 238000012546 transfer Methods 0.000 description 33
- 238000004140 cleaning Methods 0.000 description 19
- 238000003825 pressing Methods 0.000 description 15
- 238000009826 distribution Methods 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 11
- 238000006073 displacement reaction Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000006835 compression Effects 0.000 description 8
- 238000007906 compression Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000032258 transport Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000013477 bayesian statistics method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003464 sulfur compounds Chemical class 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/06—Suspending or supporting devices for articles to be coated
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/004—Sealing devices
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/008—Current shielding devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/117—Manufacturing methods involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/742—Apparatus for manufacturing bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
特許文献2に記載のめっき装置では、めっき中の電圧の変化により終点を検出するが、測定結果に基づいてめっき条件を変えることについての言及はない。
特許文献3に記載のめっき装置では、めっき膜厚の測定とその測定結果の保存、異常の判定について言及しているが、測定結果に基づいてめっき条件を変えることについての言及はない。
特許文献4に記載のめっき装置では、めっき膜厚の測定を行うものであるが、測定の結果をべベルのエッチング時間に反映させる内容であり、めっき条件を変えることについて
の言及はない。
特許文献5は、研磨装置において渦電流センサによって膜厚測定を行うことを示しているが、測定した膜厚に基づいてめっき条件を変えることについての具体的な記載はない。
特許文献6に記載の装置では、接触又は非接触でめっき膜厚を測定する膜厚測定装置を備え、測定結果によって異常を検知する記載があるが、測定結果からめっき条件を変えることについての言及はない。
特許文献7に記載の装置では、めっき膜厚を測定することにより、所望のめっき膜厚を得るためのめっき時間等を調整することができるとの記載があるが、具体的にどのようにめっき時間を調整するのか記載されていない。
特許文献8に記載の装置では、めっき槽内壁面に過電流センサを設ける例が記載されているが、測定した膜厚に基づいて、めっき電流等のめっき条件を変えることについての具体的な記載はない。
特許文献9には、ウェハ表面全体にわたって均一にプロセス流体を分散させて電気めっきを行うようにした電気めっき装置が記載されているが、膜厚測定を行い、その結果に基づいて、めっき条件を変えることに関しての言及はない。なお、金属薄膜厚さプロファイルに基づいて電流の流れを調整することが記載されているが、これは研磨装置の研磨処理に関するものである。
補正し、適正な値に修正することができる。また、めっき装置内にセンサを配置するため、インラインでのめっき膜厚の測定が可能であり、スループットを低下させずに、めっき膜厚の測定、めっき電流及び/又はめっき時間の補正が可能である。
また、1枚または複数枚の基板に対するめっき処理の測定値に基づいて補正しためっき電流及び/又はめっき時間をそれ以降の基板のめっき処理に反映することができる。1回の補正のために測定値のデータを取得する基板の枚数を適切に設定することによって、測定データの蓄積によるめっき電流及び/又はめっき時間の補正の精度と、迅速な補正とを両立することが可能である。
一般にめっき電流密度がある範囲を外れるとめっき膜の品質に悪影響が出る可能性があるが、測定された膜厚差の補正を、めっき電流及びめっき時間の補正によってそれぞれ第1の膜厚差及び第2の膜厚差の補正を分担して行うことにより、めっき電流密度を所定のめっき電流制限範囲(第1の電流密度以上かつ第2の電流密度以下)内に制限し、めっき膜の品質に悪影響が出る可能性を抑制できる。また、測定膜厚差の補正をめっき時間の補正のみによって補正する場合と比較して、めっき装置内の他の処理ユニットでの処理に影響を与えることを抑制し、スループットへの影響を抑制できる。
めっき電流密度をめっき電流制限範囲の限界である第1の電流密度または第2の電流密度まで補正し、残りの補正分をめっき時間の補正に割り当てることによって、めっき時間の増大を抑制し、めっき装置内の他の処理ユニットでの処理に影響を与えることを抑制し、スループットの低下を抑制することができる。
この場合、めっき電流の補正を優先させて実行するので、スループットへの影響を可能か限り抑制できる。また、めっき電流密度が制限範囲を超える場合には、めっき電流の補正量を最大限の補正量(第1の電流補正量または第2の電流補正量)に設定し、残りの補正分をめっき時間の補正に割り当てるので、電流密度を適切に保ちながら、かつ、スループットへの影響を可能か限り抑制できる。また、電流密度の制限範囲に対応させて、めっき電流の補正量の範囲を制限するので、めっき電流の補正に伴う演算を適切かつ効率的に行うことができる。
この場合、センサの測定値に基づいてめっき電流を補正することによって、比較的簡易な制御によって、実めっき膜厚が目標めっき膜厚になるように調整できる。この場合、めっき時間の補正を伴わないため、スループットへの影響を抑制できる。
この場合、センサの測定値に基づいてめっき電流を時間することによって、比較的簡易な制御によって、実めっき膜厚が目標めっき膜厚になるように調整できる。この場合、めっき電流の補正を伴わないため、めっき電流密度が制限範囲を超えてめっき膜の品質に影響を与えることを抑制できる。
めっき処理を複数のステップで実施する場合に、各ステップのめっき電流及び/又はめっき時間を適切に補正することができる。
この場合、現在のめっき電流の大きさを反映して補正量を算出することが可能である。
この場合、現在のめっき時間の大きさを反映して補正量を算出することが可能である。
この場合、各ステップに共通の補正量を算出すればよいので、めっき電流の補正量を簡易に算出することができる。
この場合、所定数の統計処理データに基づいてめっき電流及び/又はめっき時間の補正量を精度よく算出することができる。所定数は、めっき電流及び/又はめっき時間の補正の精度が確保できるように、めっき装置、基板の種類、めっき材料等に応じて実験により予め設定される。
を更に設定可能であり、
TR:実めっき膜厚[μm]、TT:目標めっき膜厚[μm]、tT:目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出量、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数1、数2を用いて、
前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
TR:実めっき膜厚[μm]、TT:目標めっき膜厚[μm]、tT:目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出量、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数3、数4を用いて、
前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
TR:実めっき膜厚[μm]、TT:目標めっき膜厚[μm]、tT:目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出量、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数5、数6を用いて、
この場合、めっきセルごとの特性のばらつき、めっきセルごとの経時変化に対応して、めっき電流及び/又はめっき時間を補正することができる。
この場合、アライナにおける基板のアライメント計測中において、センサによって基板表面のプロファイル(高さ分布)を測定することができる。従って、インラインで基板表面のプロファイル(高さ分布)を測定することができる。
この場合、基板着脱部(FIXINGステーション)において基板ホルダに基板を保持する際に、センサによって基板表面のプロファイル(高さ分布)を測定することができる。従って、インラインで基板表面のプロファイル(高さ分布)を測定することができる。例えば、めっき処理前には、基板を基板ホルダにクランプ(ロック)する前に基板表面のプロファイルを測定し、めっき処理後には、基板を基板ホルダにクランプ(ロック)した状態で基板表面のプロファイルを測定することができる。
また、1枚または複数枚の基板に対するめっき処理の測定値に基づいて補正しためっき電流及び/又はめっき時間をそれ以降の基板のめっき処理に反映することができる。1回の補正のために測定値のデータを取得する基板の枚数を適切に設定することによって、測定データの蓄積によるめっき電流及び/又はめっき時間の補正の精度と、迅速な補正とを両立することが可能である。
また、1枚または複数枚の基板に対するめっき処理の測定値に基づいて補正しためっき電流及び/又はめっき時間をそれ以降の基板のめっき処理に反映することができる。1回の補正のために測定値のデータを取得する基板の枚数を適切に設定することによって、測定データの蓄積によるめっき電流及び/又はめっき時間の補正の精度と、迅速な補正とを両立することが可能である。
26、プリソーク槽128、第1洗浄槽130a、ブロー槽132、第2洗浄槽130b、及びめっき槽10は、この順に配置されている。なお、このめっき装置1の処理部170Bの構成は一例であり、めっき装置1の処理部170Bの構成は限定されず、他の構成を採用することが可能である。
基板ホルダ11は、基板Wのめっき処理の際に、基板Wの端部(縁部、外周部)及び裏面をめっき液からシールし被めっき面を露出させて保持する。また、基板ホルダ11は、基板Wの被めっき面の周縁部と接触し、当該周縁部に対して外部電源から給電を与えるための接点(コンタクト)を備えても良い。基板ホルダ11は、めっき処理前にストッカ124に収納され、めっき処理時には基板ホルダ搬送装置140によりストッカ124、めっき処理部170Bの各処理槽の間を移動し、めっき処理後にストッカ124に再び収納
される。めっき装置1においては、基板ホルダ11に保持された基板Wをめっき槽10のめっき液に垂直に浸漬し、めっき液をめっき槽10の下から注入しオーバーフローさせつつめっきが行われる。めっき槽10は、複数の区画(めっきセル50)を有することが好ましく、各めっきセル50では、1枚の基板Wを保持した1つの基板ホルダ11がめっき液に垂直に浸漬され、めっき処理される。各めっきセル50には、基板ホルダ11の挿入部、基板ホルダ11への通電部、アノード電極、パドル18、遮蔽板を備えていることが好ましい。アノード電極はアノードホルダに取り付けて使用する。基板Wと対向するアノードの露出面は、例えば、基板Wと同心円状となっている。基板ホルダ11に保持された基板Wは、めっき処理部170Bの各処理槽内の処理流体で処理が行われる。
図2は、図1に示す基板ホルダ11の平面図である。図3は、図1に示す基板ホルダ11の右側側面図である。図4は、図2のA−A線拡大断面図である。基板ホルダ11は、図2〜図4に示すように、例えば塩化ビニル製で矩形平板状の第1保持部材(固定保持部材)54と、この第1保持部材54にヒンジ56を介して開閉自在に取付けた第2保持部材(可動保持部材)58とを有している。なお、この例では、第2保持部材58を、ヒンジ56を介して開閉自在に構成した例を示しているが、例えば第2保持部材58を第1保持部材54に対峙した位置に配置し、この第2保持部材58を第1保持部材54に向けて前進させて開閉するようにしてもよい。この第2保持部材58は、基部60とリング状のシールリングホルダ62とを有し、例えば塩化ビニル製で、後述する押えリング72との滑りを良くしている。シールリングホルダ62の第1保持部材54と対向する面には、基板ホルダ11で基板Wを保持した時、基板Wの外周部の基板シールライン64に沿って基板Wの外周部に圧接してここをシールする基板シール部材66が内方に突出して取付けられている。更に、シールリングホルダ62の第1保持部材54と対向する面には、基板シール部材66の外方位置で第1保持部材54の支持ベース80(後述)に圧接してここをシールするホルダシール部材68が取付けられている。基板Wを基板ホルダ11で保持した際、リング状のシールリングホルダ62の開口部から基板Wの被めっき面が露出されるようになっている。
方突出部68a下端が第1保持部材54の支持ベース80の表面にそれぞれ圧接し、シール部材66,68を均一に押圧して、これらの箇所をシールする。この時、可動ベース82が基板Wの厚みの変化に対応して、支持ベース80に対する移動量が異なるように、つまり基板Wの厚みが厚い程、可動ベース82の支持ベース80に対する移動量が大きくなって、支持ベース80により近づくように可動ベース82が移動し、これによって、基板Wの厚みの変化が厚み吸収機構88によって吸収される。
以下、めっき膜厚の測定方式について説明する。本実施形態では、めっき膜厚の測定に、例えば、図7に示す変位・測長センサ90を使用する。変位・測長センサ90は、レーザ光、白色光、三角測距式、共焦点式等何れのセンサを使用することが可能である。変位・測長センサ90は、図5の膜厚測定機器500に含まれる。以下、変位・測長センサ90を単に、測長センサ90とも称す。なお、ここでは、光学的なセンサを使用して距離を測定する場合を説明するが、電磁波、超音波等を使用したセンサを用いてもよい。また、渦電流を検出することによってめっき膜厚を測定することも可能である。
(実めっき膜厚の平均値)=(高さ平均値の差分値)/(開口率)となる。ここで、開口率は、実際にめっきされる部分の面積と、基板ホルダ11から露出する基板Wの全面積との比である。この方式では、広い面積の平均的な膜厚を算出することが可能である。
本体104aによって回転運動されるステージ104b上に、測長センサ90が配置されている。基板Wがステージ104b上に載置され、アライナ104の計測が開始され、ステージ104bが回転されると、測長センサ90による測定が開始される。測長センサ90は、基板W上に帯状レーザ光91を照射し、基板Wの表面で拡散反射した反射光を受光することによって、基板Wの表面形状をプロファイリングする(高さの分布を求める)。この構成では、アライナ104におけるアライメント計測時に測長センサ90によって基板Wの表面形状のプロファイルを作成するため、インラインにてプロファイルを測定することができる。また、基板Wがアライナ104によって回転されるため、基板Wの全面のプロファイルを計測することができる。
図12は、めっき膜厚をアライナで測定する場合の高さ測定の処理フローを示す。
ステップS10では、基板搬送装置122によって基板Wをカセット(FOUP)100から取り出し、基板Wをアライナ104のステージ104b上に載置する。
ステップS11では、ノッチのアライニングが行われ、ステージ104bが回転されるとともに、測長センサ90によって基板Wの表面のプロファイル(高さの分布)が測定される。その後、ステップS12以降の処理と、図14〜図16で後述する膜厚補正処理のフローとが並行して実行される。
ステップS12では、基板搬送装置122によって基板Wを、基板着脱部120上の基板ホルダ11に載置し、基板Wを基板ホルダ11でクランプ、ロックする(Fixng処理)。
ステップS13では、前述した各処理槽での処理が行われる。
ステップS14では、めっき後の基板Wを乾燥させるために、ブロー処理が行われる。
ステップS15では、基板Wを保持した基板ホルダ11が基板着脱部120に戻され、基板ホルダ11を開放して基板Wを取り外す。
ステップS16では、スピンリンスドライヤ(SRD)106において基板Wが乾燥処理される。
ステップS17では、基板Wがアライナ104に戻され、ステップS11の場合と同様に、ノッチのアライニングが行われ、ステージ104bが回転されるとともに、測長センサ90によって基板Wの表面のプロファイル(めっき膜厚の分布)が測定される。その後、ステップS18以降の処理と、図14〜図16で後述する膜厚補正処理のフローとが並行して実行される。
ステップS18では、基板Wがカセット(FOUP)100に収納され、当該基板Wに対するめっき処理が終了する。
図13は、めっき膜厚を基板着脱部で測定する場合の高さ測定の処理フローを示す。
ステップS20では、基板搬送装置122によって基板Wをカセット(FOUP)100から取り出し、基板Wをアライナ104のステージ104b上に載置する。
ステップS21では、ノッチのアライニングが行われる。
ステップS22では、基板搬送装置122によって基板Wを、基板着脱部(FIXINGステーション)120に載置された基板ホルダ11に載置し、基板Wを基板ホルダ11で挟持する(図10(b))。この状態で、基板ホルダ11または測長センサ90a〜90dを回転させながら、測長センサ90a〜90dによって基板Wの表面のプロファイル(高さの分布)を測定する。測定後に、押圧部材92によって基板ホルダ11を押圧しながら、基板ホルダ11の押えリング72の突起部72aをクランパ84の内方突出部84aの内部に滑り込ませた後、押圧部材92の押し付けを緩め、基板ホルダ11によって基板Wをクランプ、ロックする。その後、ステップS23以下の処理と、図14〜図16で後述する膜厚補正処理のフローとが並行して実行される。
ステップS23では、前述した各処理槽での処理が行われる。
ステップS24では、めっき後の基板Wを乾燥させるために、ブロー処理が行われる。
ステップS25では、めっき処理後の基板Wを保持した基板ホルダ11が基板着脱部120に戻され、基板Wを基板ホルダ11でロックした状態で(クランプを解除する前に)、基板ホルダ11または測長センサ90a〜90dを回転させながら、測長センサ90a〜90dによって基板Wの表面のプロファイル(めっき膜厚の分布)が測定される。その後、基板ホルダ11を開放して基板Wを取り外す。その後、ステップS26以下の処理と、図14〜図16で後述する膜厚補正処理のフローとが並行して実行される。
ステップS26では、スピンリンスドライヤ(SRD)106において基板Wが乾燥処理される。
ステップS27では、基板Wがカセット(FOUP)100に収納され、めっき処理が終了する。
図14は、めっき電流を補正する場合の膜厚補正処理のフローを示す。
ステップS30では、めっき処理前後の高さ(膜厚)のデータが更新されたか否かが判断される。これは、図5に示すコンピュータ300のプロセスフィードバック制御部304が、膜厚測定機器500(測長センサ90)から膜厚実測値データ(実めっき膜厚)を受け取ったか否かによって判断される。データが更新された場合、ステップS31に移行
する。データが更新されていない場合には、データが更新されるまでステップS30の処理が繰り返される。
ステップS31では、前述した(方式1)または(方式2)に基づいて、測長センサ90のめっき前とめっき後の測定結果(平均値、または、レジスト部上面からの距離)の差分を算出し、当該基板Wのめっき膜厚を算出する。
ステップS32では、めっき膜厚の測定データを蓄積する。より詳細には、めっきセル50毎に、めっき電流、めっき時間、目標めっき膜厚とともに、実めっき膜厚の測定データを蓄積する。
ステップS33では、後述する統計処理を実施し、重回帰係数を更新する。
ステップS34では、データ数が、統計所要数を超えたか否かを判断する。統計所要数は、めっき条件(めっき電流及び/又はめっき時間)の有効な補正が可能であり、適時にめっき条件を補正できる枚数を予め実験等によって求めておく。
ステップS35では、後述する演算によってめっき電流の補正量(補正後のめっき電流)を算出する。
ステップS36では、後続の基板Wにめっき電流の電流補正量(補正後のめっき電流)を反映させ、ステップS30に戻る。
図15は、めっき時間を補正する場合の膜厚補正処理のフローを示す。
ステップS40〜S44の処理は、図14のステップS30〜S34の処理と同様であるので、説明を省略する。
ステップS45では、後述する演算によってめっき時間の補正量(補正後のめっき時間)を算出する。
ステップS46では、後続の基板Wにめっき時間補正量(補正後のめっき時間)を反映させ、ステップS40に戻る。
図16、図17は、めっき電流及びめっき時間を補正する場合の膜厚補正処理のフローを示す。
ステップS50〜S54の処理は、図14のステップS30〜S34の処理と同様であるので、説明を省略する。
ステップS55では、後述する演算によってめっき電流の補正量を算出する。
ステップS56では、算出しためっき電流の補正量が、補正制限範囲の範囲内か(補正量下限値≦めっき電流の補正量≦補正量上限値を満たすか)判断する。めっき電流の補正量が、補正制限範囲の範囲内である場合は、ステップS57に移行する。一方、めっき電流の補正量が、補正制限範囲の範囲内にない場合は、ステップS58に移行する。なお、後述するように、補正係数αが所定の制限範囲内にあるか否かによって、めっき電流の補正量が制限範囲内か否か判断するようにしてもよい。
ステップS57では、後続の基板Wに、S55で算出しためっき電流の電流補正量を反映させ(現在のめっき電流の設定値に、補正量を加算し)、ステップS50に戻る。
ステップS58では、めっき電流の電流補正量を、補正制限範囲の範囲内の値に制限する。例えば、めっき電流の電流補正量が補正量下限値より小さい場合は、めっき電流の電流補正量を補正量下限値に修正、設定する。めっき電流の電流補正量が補正量上限値より大きい場合は、めっき電流の電流補正量を補正量上限値に修正、設定する。このようにして、めっき電流の補正量(補正後のめっき電流)を再計算する。
ステップS59では、ステップS55で算出した電流補正量と、ステップS58で修正された電流補正量との差(電流補正量の残りの部分)に対応する膜厚差を、めっき時間の補正量(補正後のめっき時間)として算出する。このステップでの処理は、言い換えれば、測定膜厚差(目標めっき膜厚と実めっき膜厚との誤差)のうち、めっき電流の補正量で補正できない残りの部分を、めっき時間の補正量で補正することである。
ステップS60では、ステップS58及びS59で算出しためっき電流の補正量及びめっき時間の補正量を、後続の基板Wのめっき処理のためのめっき電流及びめっき時間として設定し、ステップS50に戻る。
図14のステップS35、図16のステップS55で実行するめっき電流補正量算出処理について説明する。
[1]レシピ設定値とめっき膜厚の相関の導出
(1−1) レシピ設定値とめっき膜厚などの関係式
一般的にCuの電解めっきを行う場合のめっき膜厚は以下の式で算出される。なお、ここでは、銅Cuをめっきする場合を例に挙げてCuの理論析出量0.22を用いて説明するが、以下の説明で「0.22」をめっき材料の理論析出量γに置き代えれば、任意のめっき材料に同様の関係式が成り立つ。
めっき装置1の電流出力機器からの実めっき電流出力値が設定(=理論)電流に対して誤差がある場合、以下のように表すことができる。
前述の数18から、一般に重回帰分析の考え方から実めっき膜厚と理論めっき膜厚、通
電時間(めっき時間)に相関があると考えることができる。
(2−1)補正めっき電流値の算出(補正量Δを各ステップで共通で一定にする場合)
レシピ設定値から算出される理論めっき膜厚:TT、ステップnでのレシピ設定のめっき電流値:Isn、ステップnのレシピ設定の通電時間(めっき時間):tsn、レシピ設定の総通電時間(総めっき時間):tsとすると、
各ステップ毎では、数22のようになる。
ΔInを各ステップ共通とすると、ΔIn=ΔIとして、ITn=Isn+ΔI、Isn=ITn−ΔIとなるので、数20より以下のようになる。
つまり、めっき電流補正量ΔIは、上述した重回帰係数a,b,cをベイズ統計処理から求めれば、これらの係数と、目標めっき膜厚TT、レシピ設定の総めっき時間tsとから算出することができる。
めっき電流補正値の設定電流に対する比率を一定としたとき、めっき電流補正係数αとして、
つまり、めっき電流の補正係数αは、上述した重回帰係数a,b,cをベイズ統計処理から求めれば、これらの係数と、目標めっき膜厚TT、レシピ設定の総めっき時間tsとから算出することができる。そして、ΔIn=αIsnよりステップnにおけるめっき電流の補正量ΔInを算出することができる。これをめっき電流Isnに加算すると、ステ
ップnにおける補正後のめっき電流Isn+ΔInを算出することができる。なお、(1+α)Isnから補正後のめっき電流を算出しても同様である。
図15のステップS45で行われるめっき時間の補正について説明する。
(3−1)補正めっき時間の算出(補正めっき時間の設定めっき時間に対する比率を一定とする場合)
レシピ設定総通電時間(めっき時間)tsにΔtを加えることで、目標めっき膜厚TTとなるとき、その理論通電時間(理論めっき時間)をtTとして、
つまり、時間補正係数βは、上述した重回帰係数a,b,cをベイズ統計処理から求めれば、これらの係数a,b,cと、目標めっき膜厚TT、レシピ設定の総めっき時間tsとから算出することができる。よって、時間補正量Δtn=βtsnとなり、補正後のめ
っき時間tTn=tsn+Δtnとなる。補正後のめっき時間を(1+β)tsnから算出しても同様である。
図16のステップS55、S56、S58〜S59で行われるめっき電流及びめっき時間の補正について説明する。
(4−1)電流補正量制限
一般にめっき電流密度がある範囲を外れるとめっき膜の品質に悪影響が出る可能性がある。このため、めっき電流密度について制限範囲を設け、めっき電流の補正量がその補正制限範囲(上限値/下限値)を超える場合は、めっき電流の補正量を制限範囲内に抑え、残りの補正量を時間補正量に割り当てる。
iTn:ステップnのめっき電流密度の設定値[A/dm2]、imin:めっき電流密度の補正量下限値[A/dm2]、imax:めっき電流密度の補正量上限値[A/dm2]とすると、以下の数38を満たす必要がある。
数30から算出されるαが数40を満たさない場合、その上限値/下限値をαlim(αmin又はαmax)とすると、数27から以下のようになる。なお、上限値αmax=imax/isn−1、下限値αmin=imin/isn−1である。
測定膜厚差のうちめっき電流の補正量によって補正される膜厚補正分の残りの膜厚補正量分を、めっき時間の補正量に割り当てる。数29から、以下のようになる。
つまり、めっき時間の補正係数βは、上述した重回帰係数a,b,cを統計処理から求めれば、これらの係数と、めっき時間の補正による膜厚補正分ΔT(数46)と、レシピ設定の総めっき時間tsとから算出することができる。そして、数33のΔtn=β・tsnよりステップnにおけるめっき時間の補正量を算出することができる。これを数32のtTn=tsn+Δtnに代入すれば、補正後のめっき時間を算出することができる。補正後めっき時間tTnを(1+β)tsnから算出しても同様である。
10 めっき槽
11 基板ホルダ
18 パドル
19 パドル駆動装置
50 めっきセル
54 第1保持部材(固定保持部材)
56 ヒンジ
58 第2保持部材(可動保持部材)
60 基部
62 シールリングホルダ
62a 段部
64 基板シールライン
66 基板シール部材
66a 突条部
66b 下方突出部
68 ホルダシール部材
68a 下方突出部
68a 下方突出部
70 固定リング
72 押えリング
72a 突起部
74 スペーサ
80 支持ベース
80a 突起
82 可動ベース
82a…支持面
82b…凹部
84 クランパ
84a 内方突出部
86 圧縮ばね
88 厚み吸収機構
90(90a〜90d) 変位・測長センサ
91(91a〜91d) 帯状レーザ光
92 押圧部材
100 カセット
102 カセットテーブル
104 アライナ
104a アライナ本体
104b ステージ
106 スピンリンスドライヤ
120 基板着脱部
122 基板搬送装置
124 ストッカ
126 プリウェット槽
128 プリソーク槽
130a 第1洗浄槽
130b 第2洗浄槽
132 ブロー槽
140 基板ホルダ搬送装置
142 第1トランスポータ
144 第2トランスポータ
150 レール
152 載置プレート
170A ロード/アンロード部
170B めっき装置の処理部
300 装置コンピュータ
300A メモリ
300B CPU
300C 制御部
301 操作画面制御部
302 基板処理情報管理部
303 基板搬送制御部
304 プロセスフィードバック制御部
400 装置制御コントローラ
500 膜厚測定機器
Claims (23)
- めっき装置であって、
基板にめっき処理を行うためのめっき槽と、
前記基板の実めっき膜厚を測定するセンサと、
前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、
を備え、
前記制御装置は、めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定可能であり、前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも1つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも1つを後続の基板のめっき処理で使用し、
前記制御装置は、
前記補正後のめっき電流に対応するめっき電流密度が第1の電流密度以上かつ第2の電流密度以下である場合に、前記めっき時間を補正することなく前記めっき電流を補正し、
前記めっき電流密度が前記第1の電流密度未満又は前記第2の電流密度より大きい場合に、前記目標めっき膜厚と前記実めっき膜厚との測定膜厚差のうち第1の膜厚差を前記めっき電流の補正によって補正し、前記測定膜厚差と前記第1の膜厚差との差である第2の膜厚差を前記めっき時間の補正によって補正し、
前記第1の膜厚差は、前記めっき電流密度の前記第1の電流密度又は前記第2の電流密度で補正される膜厚補正量であり、
前記第2の膜厚差は、前記第1の電流密度又は前記第2の電流密度で補正される膜厚補正量と、前記測定膜厚差との差である、
めっき装置。 - 請求項1に記載のめっき装置において、
前記制御装置は、
前記実めっき膜厚に基づいて前記めっき電流の補正量を算出し、
前記めっき電流の補正量が、前記第1の電流密度に対応する第1の電流補正量以上かつ前記第2の電流密度に対応する第2の電流補正量以下である場合に、前記めっき電流の補正量から補正後のめっき電流を算出し、
前記めっき電流の補正量が、前記第1の電流補正量未満または前記第2の電流補正量より大きい場合に、前記めっき電流の補正量を前記第1の電流補正量または前記第2の電流補正量に設定し、前記第1の電流補正量または前記第2の電流補正量に対応する前記膜厚補正量と、前記測定膜厚差との差をさらに補正するように、前記めっき時間の補正量を算出する、めっき装置。 - 請求項1又は2に記載のめっき装置において、
前記制御装置は、前記基板に対して複数回のステップに分割してめっき処理を実施するように設定されており、前記レシピとして、前記ステップごとに設定された前記めっき電流及び前記めっき時間を有し、各ステップのめっき電流及び/又はめっき時間を補正する、めっき装置。 - 請求項1乃至3の何れかに記載のめっき装置において、
前記めっき電流を補正する場合、前記めっき電流に補正量を加算することによって前記めっき電流が補正され、前記めっき電流の補正量は、一定値である係数を前記めっき電流に乗算したものである、めっき装置。 - 請求項1乃至3の何れかに記載のめっき装置において、
前記めっき時間を補正する場合、前記めっき時間に補正量を加算することによって前記めっき時間が補正され、前記めっき時間の補正量は、一定値である係数を前記めっき時間に乗算したものである、めっき装置。 - 請求項3に記載のめっき装置において、
前記めっき電流を補正する場合、前記めっき電流の補正量は、前記めっき電流の値に補正量を加算することによって補正され、前記補正量は各ステップで共通の値に設定される、めっき装置。 - 請求項3に記載のめっき装置において、
前記制御装置は、複数枚の基板における実めっき膜厚、前記目標めっき膜厚、及び前記目標めっき膜厚となる理論めっき時間に統計処理を施し、統計処理によって得られたデータ数が所定数を超えた場合に、前記統計処理によって得られたデータを用いて前記めっき電流及び前記めっき時間の少なくとも1つを補正する、めっき装置。 - 請求項6に記載のめっき装置において、
前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
TR:実めっき膜厚[μm]、TT:目標めっき膜厚[μm]、tT:目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出量、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数1、数2を用いて、
前記制御装置は、複数の基板のめっき処理後の実めっき膜厚TRの測定値と数1とから重回帰解析により重回帰係数a,b,cを算出し、算出された重回帰係数a,b,cと数2とから前記めっき電流の補正量ΔIを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に補正量ΔIを加算したものを補正後のめっき電流として算出する、めっき装置。 - 請求項3を引用する請求項4に記載のめっき装置において、
前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
TR:実めっき膜厚[μm]、TT:目標めっき膜厚[μm]、tT:目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出量、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数3、数4を用いて、
前記制御装置は、複数の基板のめっき処理後の実めっき膜厚TRの測定値と数3とから重回帰解析により重回帰係数a,b,cを算出し、算出された重回帰係数a,b,cと数4とから前記めっき電流の補正係数αを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に(1+α)を乗算したものを補正後のめっき電流として算出する、めっき装置。 - 請求項3を引用する請求項5に記載のめっき装置において、
前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
TR:実めっき膜厚[μm]、TT:目標めっき膜厚[μm]、tT:目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出率、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数5、数6を用いて、
前記制御装置は、複数の基板のめっき処理後の実めっき膜厚TRの測定値と数5とから重回帰解析により重回帰係数a,b,cを算出し、算出された重回帰係数a,b,cと数6とから前記めっき時間の補正係数βを算出し、前記複数のステップの各ステップのレシピ設定のめっき時間に(1+β)を乗算したものを補正後のめっき時間として算出する、めっき装置。 - 請求項3に記載のめっき装置において、
前記めっき槽は、複数のめっきセルを備え、
前記めっきセルごとに、当該めっきセルでめっき処理される前記基板の前記実めっき膜厚が測定され、前記めっきセルごとに、前記実めっき膜厚に基づいて前記めっき電流及び前記めっき時間の少なくとも1つが補正される、めっき装置。 - 請求項3に記載のめっき装置において、
前記基板のアライメントを行うアライナを更に備え、
前記センサは、前記アライナに設置されている、めっき装置。 - 請求項3に記載のめっき装置において、
前記基板を基板ホルダに取り付けるための基板着脱部を更に備え、
前記センサは、前記基板着脱部に設置されている、めっき装置。 - 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法であって、
めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定し、
前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも1つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも1つを後続の基板のめっき処理で使用し、
前記補正後のめっき電流に対応するめっき電流密度が第1の電流密度以上かつ第2の電流密度以下である場合に、前記めっき時間を補正することなく前記めっき電流を補正し、
前記めっき電流密度が前記第1の電流密度未満又は前記第2の電流密度より大きい場合に、前記目標めっき膜厚と前記実めっき膜厚との測定膜厚差のうち第1の膜厚差を前記めっき電流の補正によって補正し、前記測定膜厚差と前記第1の膜厚差との差である第2の膜厚差を前記めっき時間の補正によって補正し、
前記第1の膜厚差は、前記めっき電流密度の前記第1の電流密度又は前記第2の電流密度で補正される膜厚補正量であり、
前記第2の膜厚差は、前記第1の電流密度又は前記第2の電流密度で補正される膜厚補正量と、前記測定膜厚差との差である、
制御方法。 - 請求項14に記載の制御方法において、
前記実めっき膜厚に基づいて前記めっき電流の補正量を算出し、
前記めっき電流の補正量が、前記第1の電流密度に対応する第1の電流補正量以上かつ前記第2の電流密度に対応する第2の電流補正量以下である場合に、前記めっき電流の補正量から補正後のめっき電流を算出し、
前記めっき電流の補正量が、前記第1の電流補正量未満または前記第2の電流補正量より大きい場合に、前記めっき電流の補正量を前記第1の電流補正量または前記第2の電流補正量に設定し、前記第1の電流補正量または前記第2の電流補正量に対応する前記膜厚補正量と、前記測定膜厚差との差をさらに補正するように、前記めっき時間の補正量を算出する、制御方法。 - 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法であって、
めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定し、
前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも1つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも1つを後続の基板のめっき処理で使用し、
前記基板に対して複数回のステップに分割してめっき処理を実施し、前記レシピとして、前記ステップごとに設定された前記めっき電流及び前記めっき時間を有し、各ステップのめっき電流及び/又はめっき時間を補正し、
前記めっき電流を補正する場合、前記めっき電流の補正量は、前記めっき電流の値に補正量を加算することによって補正され、前記補正量は各ステップで共通の値に設定され、
前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
T R :実めっき膜厚[μm]、T T :目標めっき膜厚[μm]、t T :目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出量、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数7、数8を用いて、
複数の基板のめっき処理後の実めっき膜厚T R の測定値と数7とから重回帰解析により重回帰係数a,b,cを算出し、算出された重回帰係数a,b,cと数8とから前記めっき電流の補正量ΔIを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に補正量ΔIを加算したものを補正後のめっき電流として算出する、
制御方法。 - 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法であって、
めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定し、
前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも1つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも1つを後続の基板のめっき処理で使用し、
前記基板に対して複数回のステップに分割してめっき処理を実施し、前記レシピとして
、前記ステップごとに設定された前記めっき電流及び前記めっき時間を有し、各ステップのめっき電流及び/又はめっき時間を補正し、
前記めっき電流を補正する場合、前記めっき電流に補正量を加算することによって前記めっき電流が補正され、前記めっき電流の補正量は、一定値である係数を前記めっき電流に乗算したものであり、
前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
T R :実めっき膜厚[μm]、T T :目標めっき膜厚[μm]、t T :目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出量、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数9、数10を用いて、
複数の基板のめっき処理後の実めっき膜厚T R の測定値と数9とから重回帰解析により重回帰係数a,b,cを算出し、算出された重回帰係数a,b,cと数10とから前記めっき電流の補正係数αを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に(1+α)を乗算したものを補正後のめっき電流として算出する、
制御方法。 - 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法であって、
めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定し、
前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも1つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも1つを後続の基板のめっき処理で使用し、
前記基板に対して複数回のステップに分割してめっき処理を実施し、前記レシピとして、前記ステップごとに設定された前記めっき電流及び前記めっき時間を有し、各ステップのめっき電流及び/又はめっき時間を補正し、
前記めっき時間を補正する場合、前記めっき時間に補正量を加算することによって前記めっき時間が補正され、前記めっき時間の補正量は、一定値である係数を前記めっき時間に乗算したものであり、
前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
T R :実めっき膜厚[μm]、T T :目標めっき膜厚[μm]、t T :目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出率、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数11、数12を用いて、
複数の基板のめっき処理後の実めっき膜厚T R の測定値と数11とから重回帰解析により重回帰係数a,b,cを算出し、算出された重回帰係数a,b,cと数12とから前記めっき時間の補正係数βを算出し、前記複数のステップの各ステップのレシピ設定のめっき時間に(1+β)を乗算したものを補正後のめっき時間として算出する、
制御方法。 - 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体であって、
めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定すること、
前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも1つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも1つを後続の基板のめっき処理で使用すること、を含み、
前記補正後のめっき電流に対応するめっき電流密度が第1の電流密度以上かつ第2の電流密度以下である場合に、前記めっき時間を補正することなく前記めっき電流を補正し、
前記めっき電流密度が前記第1の電流密度未満又は前記第2の電流密度より大きい場合に、前記目標めっき膜厚と前記実めっき膜厚との測定膜厚差のうち第1の膜厚差を前記めっき電流の補正によって補正し、前記測定膜厚差と前記第1の膜厚差との差である第2の膜厚差を前記めっき時間の補正によって補正し、
前記第1の膜厚差は、前記めっき電流密度の前記第1の電流密度又は前記第2の電流密度で補正される膜厚補正量であり、
前記第2の膜厚差は、前記第1の電流密度又は前記第2の電流密度で補正される膜厚補正量と、前記測定膜厚差との差である、制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体。 - 請求項19に記載のめっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体において、
前記プログラムは、
前記実めっき膜厚に基づいて前記めっき電流の補正量を算出し、
前記めっき電流の補正量が、前記第1の電流密度に対応する第1の電流補正量以上かつ前記第2の電流密度に対応する第2の電流補正量以下である場合に、前記めっき電流の補正量から補正後のめっき電流を算出し、
前記めっき電流の補正量が、前記第1の電流補正量未満または前記第2の電流補正量より大きい場合に、前記めっき電流の補正量を前記第1の電流補正量または前記第2の電流補正量に設定し、前記第1の電流補正量または前記第2の電流補正量に対応する前記膜厚補正量と、前記測定膜厚差との差をさらに補正するように、前記めっき時間の補正量を算出するものである、めっき装置の制御方法をコンピュータに実行させるためのプログラム
を格納した記憶媒体。 - 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体であって、
めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定すること、
前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも1つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも1つを後続の基板のめっき処理で使用すること、を含み、
前記基板に対して複数回のステップに分割してめっき処理を実施するように設定されており、前記レシピとして、前記ステップごとに設定された前記めっき電流及び前記めっき時間を有し、各ステップのめっき電流及び/又はめっき時間を補正し、
前記めっき電流を補正する場合、前記めっき電流の補正量は、前記めっき電流の値に補正量を加算することによって補正され、前記補正量は各ステップで共通の値に設定され、
前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
T R :実めっき膜厚[μm]、T T :目標めっき膜厚[μm]、t T :目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出量、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数13、数14を用いて、
複数の基板のめっき処理後の実めっき膜厚T R の測定値と数13とから重回帰解析により重回帰係数a,b,cを算出し、算出された重回帰係数a,b,cと数14とから前記めっき電流の補正量ΔIを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に補正量ΔIを加算したものを補正後のめっき電流として算出する、制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体。 - 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体であって、
めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定すること、
前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも1つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも1つを後続の基板のめっき処理で使用すること、を含み、
前記基板に対して複数回のステップに分割してめっき処理を実施するように設定されて
おり、前記レシピとして、前記ステップごとに設定された前記めっき電流及び前記めっき時間を有し、各ステップのめっき電流及び/又はめっき時間を補正し、
前記めっき電流を補正する場合、前記めっき電流に補正量を加算することによって前記めっき電流が補正され、前記めっき電流の補正量は、一定値である係数を前記めっき電流に乗算したものであり、
前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
T R :実めっき膜厚[μm]、T T :目標めっき膜厚[μm]、t T :目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出量、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数15、数16を用いて、
複数の基板のめっき処理後の実めっき膜厚T R の測定値と数15とから重回帰解析により重回帰係数a,b,cを算出し、算出された重回帰係数a,b,cと数16とから前記めっき電流の補正係数αを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に(1+α)を乗算したものを補正後のめっき電流として算出する、制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体。 - 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体であって、
めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定すること、
前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも1つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも1つを後続の基板のめっき処理で使用すること、を含み、
前記基板に対して複数回のステップに分割してめっき処理を実施するように設定されており、前記レシピとして、前記ステップごとに設定された前記めっき電流及び前記めっき時間を有し、各ステップのめっき電流及び/又はめっき時間を補正し、
前記めっき時間を補正する場合、前記めっき時間に補正量を加算することによって前記めっき時間が補正され、前記めっき時間の補正量は、一定値である係数を前記めっき時間に乗算したものであり、
前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
T R :実めっき膜厚[μm]、T T :目標めっき膜厚[μm]、t T :目標めっき膜厚となる理論めっき時間[min]、ρ:開口率、A:基板面積、γ:めっき材料の理論析出率、ts:レシピ設定の総めっき時間、a,b,c:重回帰係数とすると、以下の数17、数18を用いて、
複数の基板のめっき処理後の実めっき膜厚T R の測定値と数17とから重回帰解析により重回帰係数a,b,cを算出し、算出された重回帰係数a,b,cと数18とから前記めっき時間の補正係数βを算出し、前記複数のステップの各ステップのレシピ設定のめっき時間に(1+β)を乗算したものを補正後のめっき時間として算出する、制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016155710A JP6756540B2 (ja) | 2016-08-08 | 2016-08-08 | めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 |
TW106123955A TWI732002B (zh) | 2016-08-08 | 2017-07-18 | 鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體 |
KR1020170095112A KR102380928B1 (ko) | 2016-08-08 | 2017-07-27 | 도금 장치, 도금 장치의 제어 방법, 및, 도금 장치의 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 저장한 기억 매체 |
US15/669,735 US10501862B2 (en) | 2016-08-08 | 2017-08-04 | Plating system, a plating system control method, and a storage medium containing a program for causing a computer to execute the plating system control method |
US16/664,599 US11098414B2 (en) | 2016-08-08 | 2019-10-25 | Plating system, a plating system control method, and a storage medium containing a program for causing a computer to execute the plating system control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016155710A JP6756540B2 (ja) | 2016-08-08 | 2016-08-08 | めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018024899A JP2018024899A (ja) | 2018-02-15 |
JP6756540B2 true JP6756540B2 (ja) | 2020-09-16 |
Family
ID=61071911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016155710A Active JP6756540B2 (ja) | 2016-08-08 | 2016-08-08 | めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10501862B2 (ja) |
JP (1) | JP6756540B2 (ja) |
KR (1) | KR102380928B1 (ja) |
TW (1) | TWI732002B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3041429B1 (fr) * | 2015-09-18 | 2020-03-27 | Electricite De France | Ceinture de mesure de grandeurs physiques d'un objet |
US11152238B2 (en) * | 2017-11-30 | 2021-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor processing stage profiler jig |
KR102656981B1 (ko) * | 2018-03-27 | 2024-04-11 | 가부시키가이샤 에바라 세이사꾸쇼 | 세정 장치, 이를 구비한 도금 장치 및 세정 방법 |
JP7257742B2 (ja) * | 2018-03-27 | 2023-04-14 | 株式会社荏原製作所 | 洗浄装置、これを備えためっき装置、及び洗浄方法 |
EP3789512B1 (de) | 2019-09-09 | 2023-11-15 | Sturm Maschinen- & Anlagenbau GmbH | Anlage und verfahren zum beschichten von bremsscheiben oder bremstrommeln |
CN110904486A (zh) * | 2019-12-10 | 2020-03-24 | 戴鹏 | 一种高效铝型材氧化槽 |
JP7399012B2 (ja) | 2020-03-30 | 2023-12-15 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、および制御装置 |
CN111678870A (zh) * | 2020-06-01 | 2020-09-18 | 肇庆宏旺金属实业有限公司 | 一种不锈钢卷连续真空镀膜的在线检测方法及系统 |
KR20210153804A (ko) * | 2020-06-10 | 2021-12-20 | 삼성디스플레이 주식회사 | 개구율 계측 장치 및 이를 포함하는 표시 장치의 열화 보상 시스템 |
CN111893549A (zh) * | 2020-06-24 | 2020-11-06 | 黄石广合精密电路有限公司 | 一种实现pcb板电镀参数自动化指示的方法 |
CN115698389B (zh) * | 2021-06-04 | 2023-06-16 | 株式会社荏原制作所 | 镀覆装置 |
JP7135234B1 (ja) * | 2022-04-22 | 2022-09-12 | 株式会社荏原製作所 | めっき装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63247400A (ja) * | 1987-03-31 | 1988-10-14 | Nisshin Steel Co Ltd | 連続電気めつきの制御方法 |
JPH02298297A (ja) * | 1989-05-11 | 1990-12-10 | Toppan Printing Co Ltd | メッキ装置 |
JP2008013851A (ja) | 2000-04-27 | 2008-01-24 | Ebara Corp | 回転保持装置及び半導体基板処理装置 |
EP1204139A4 (en) | 2000-04-27 | 2010-04-28 | Ebara Corp | SUPPORT AND ROTATION DEVICE AND SEMICONDUCTOR SUBSTRATE PROCESSING DEVICE |
JP2002093761A (ja) | 2000-09-19 | 2002-03-29 | Sony Corp | 研磨方法、研磨装置、メッキ方法およびメッキ装置 |
US6746589B2 (en) | 2000-09-20 | 2004-06-08 | Ebara Corporation | Plating method and plating apparatus |
JP3797860B2 (ja) | 2000-09-27 | 2006-07-19 | 株式会社荏原製作所 | めっき装置及びめっき方法 |
JP3642730B2 (ja) * | 2000-11-29 | 2005-04-27 | 株式会社荏原製作所 | めっき装置及びめっき液組成の管理方法 |
JP3664669B2 (ja) | 2001-06-27 | 2005-06-29 | 株式会社荏原製作所 | 電解めっき装置 |
JP3611545B2 (ja) | 2001-12-20 | 2005-01-19 | 株式会社荏原製作所 | めっき装置 |
TWI274393B (en) | 2002-04-08 | 2007-02-21 | Acm Res Inc | Electropolishing and/or electroplating apparatus and methods |
JP2003321792A (ja) | 2002-04-26 | 2003-11-14 | Ebara Corp | 銅めっき浴および該めっき浴を用いる微細回路配線形成方法並びにこれに使用する装置 |
JP4846201B2 (ja) | 2004-02-26 | 2011-12-28 | 株式会社荏原製作所 | めっき装置及びめっき方法 |
US20060141157A1 (en) | 2003-05-27 | 2006-06-29 | Masahiko Sekimoto | Plating apparatus and plating method |
JP4451111B2 (ja) | 2003-10-20 | 2010-04-14 | 株式会社荏原製作所 | 渦電流センサ |
US7736474B2 (en) * | 2004-01-29 | 2010-06-15 | Ebara Corporation | Plating apparatus and plating method |
DE102007030052B4 (de) * | 2007-06-29 | 2015-10-01 | Advanced Micro Devices, Inc. | Automatische Abscheideprofilzielsteuerung |
JP5513821B2 (ja) | 2009-09-17 | 2014-06-04 | 株式会社荏原製作所 | 渦電流センサ、研磨装置、めっき装置、研磨方法、めっき方法 |
-
2016
- 2016-08-08 JP JP2016155710A patent/JP6756540B2/ja active Active
-
2017
- 2017-07-18 TW TW106123955A patent/TWI732002B/zh active
- 2017-07-27 KR KR1020170095112A patent/KR102380928B1/ko active IP Right Grant
- 2017-08-04 US US15/669,735 patent/US10501862B2/en active Active
-
2019
- 2019-10-25 US US16/664,599 patent/US11098414B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180038008A1 (en) | 2018-02-08 |
KR20180016941A (ko) | 2018-02-20 |
TW201809363A (zh) | 2018-03-16 |
US11098414B2 (en) | 2021-08-24 |
KR102380928B1 (ko) | 2022-04-01 |
JP2018024899A (ja) | 2018-02-15 |
US20200056301A1 (en) | 2020-02-20 |
TWI732002B (zh) | 2021-07-01 |
US10501862B2 (en) | 2019-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6756540B2 (ja) | めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 | |
TWI765001B (zh) | 半導體製造裝置、半導體製造裝置之故障預測方法、及半導體製造之故障預測程序 | |
KR102302431B1 (ko) | 도금 장치, 기판 홀더, 도금 장치의 제어 방법, 및 도금 장치의 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 저장한 기억 매체 | |
WO2018003826A1 (ja) | 基板ホルダ、電子デバイス製造装置において基板を搬送する搬送システム、および電子デバイス製造装置 | |
US20220010446A1 (en) | Electrodeposition of nanotwinned copper structures | |
US9385035B2 (en) | Current ramping and current pulsing entry of substrates for electroplating | |
JP7079560B2 (ja) | 電気メッキ中の電解液の監視 | |
KR102402042B1 (ko) | 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스 | |
TWI692555B (zh) | 鑲嵌特徵中之由下而上填充 | |
US10316425B2 (en) | Substrate holder, plating apparatus, and plating method | |
KR20210091823A (ko) | 저온 구리-구리 직접 본딩 | |
KR20200131909A (ko) | 비-구리 라이너 층들 상의 구리 전기충진 (electrofill) | |
KR20220038163A (ko) | 발전된 패키징 애플리케이션을 위한 차동 대비 도금 | |
KR102208202B1 (ko) | 전기도금을 위한 기판들의 전류 램핑 및 전류 펄싱 진입 | |
US20210262108A1 (en) | Maintenance member, substrate holding module, plating apparatus, and maintenance method | |
TWI715766B (zh) | 可供電至陽極之供電體及鍍覆裝置 | |
KR102602976B1 (ko) | 도금 방법, 도금 장치, 프로그램을 기억하는 불휘발성의 기억 매체 | |
JP7373684B1 (ja) | めっき装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6756540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |