KR102602976B1 - 도금 방법, 도금 장치, 프로그램을 기억하는 불휘발성의 기억 매체 - Google Patents
도금 방법, 도금 장치, 프로그램을 기억하는 불휘발성의 기억 매체 Download PDFInfo
- Publication number
- KR102602976B1 KR102602976B1 KR1020217032270A KR20217032270A KR102602976B1 KR 102602976 B1 KR102602976 B1 KR 102602976B1 KR 1020217032270 A KR1020217032270 A KR 1020217032270A KR 20217032270 A KR20217032270 A KR 20217032270A KR 102602976 B1 KR102602976 B1 KR 102602976B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- current
- completed
- current density
- protection
- Prior art date
Links
- 238000007747 plating Methods 0.000 title claims abstract description 391
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 230000007797 corrosion Effects 0.000 claims description 19
- 238000005260 corrosion Methods 0.000 claims description 19
- 238000012937 correction Methods 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 description 27
- 230000003746 surface roughness Effects 0.000 description 24
- 238000005259 measurement Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 9
- 230000032258 transport Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000003756 stirring Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000005406 washing Methods 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000033228 biological regulation Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101100165186 Caenorhabditis elegans bath-34 gene Proteins 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001376 precipitating effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/10—Agitating of electrolytes; Moving of racks
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Sustainable Development (AREA)
- Life Sciences & Earth Sciences (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
Abstract
도금을 행하기 위한 방법이며, 제1면 및 제2면이 다른 패턴을 갖는 기판을 준비하는 공정과, 상기 기판의 상기 제1면 및 상기 제2면에 대하여, 각각 제1 도금 전류 밀도 및 제2 도금 전류 밀도의 전류를 공급하여, 상기 제1면 및 상기 제2면에 각각 도금막을 형성하는 도금 공정과, 상기 제1면 및 상기 제2면 중 어느 면의 도금이 먼저 완료된 후, 상기 도금이 먼저 완료된 면에 대하여, 상기 도금이 먼저 완료된 면에 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도보다도 작은 전류 밀도의 보호 전류를 공급하는 공정을 포함하는, 방법.
Description
본 발명은, 도금 방법, 도금 장치, 프로그램을 기억하는 불휘발성의 기억 매체에 관한 것이다.
종래, 반도체 웨이퍼 등의 표면에 마련된 미세한 배선용 홈, 홀, 또는 레지스트 개구부에 배선을 형성하거나, 반도체 웨이퍼 등의 표면에 패키지의 전극 등과 전기적으로 접속하는 범프(돌기 형상 전극)를 형성하거나 하는 것이 행해지고 있다. 이와 같은 배선 및 범프를 형성하는 방법으로서, 예를 들어, 전해 도금법, 증착법, 인쇄법, 볼 범프법 등이 알려져 있다. 근년의 반도체 칩의 I/O수의 증가, 가는 피치화에 수반하여, 미세화가 가능하고 성능이 비교적 안정되어 있는 전해 도금법이 많이 사용되어 오고 있다.
전해 도금 장치로서, 예를 들어, 일본 특허 공개 제2019-007075호 공보(특허문헌 1)에 기재된 바와 같은 양면 도금을 행하는 것이 알려져 있다. 이 도금 장치에서는, 기판 홀더의 제1 외부 접속부 및 제2 외부 접속부로부터 기판의 각 면에 서로 다른 전류를 흘려서 각 면을 도금하는 것이 가능하다. 또한, 일본 특허 공개 제2016-74975호 공보(특허문헌 2)에는, 도금 전 혹은 도금 종료 후에 애노드-기판간에 순방향의 제2 전압을 인가하여 도금 시와는 역방향의 전류가 흐르는 것을 방지하고, 구리 도금막의 용해를 방지하는 것이 기재되어 있다.
특허문헌 1의 도금 장치에서는, 기판의 한쪽의 면의 도금이 완료된 후, 다른 쪽의 면의 도금이 완료되어 기판을 인상할 때까지의 사이, 먼저 도금이 완료된 한쪽의 면의 도금막이 도금액과의 접촉에 의해 부식되는 문제가 있다. 특허문헌 2의 도금 장치는, 양면 도금을 대상으로 한 것은 아니다. 또한, 다이오드를 마련함으로써, 역방향의 전류가 흐르는 것을 방지했다고 해도, 구리 도금액이 강산이므로, 도금막 표면이 부식되어 표면 조도가 증대되는 우려가 있다.
본 발명의 목적은, 상술한 과제의 적어도 일부를 해결하는 것이다.
본 발명의 일측면에 따르면 도금을 행하기 위한 방법으로서, 제1면 및 제2면이 다른 패턴을 갖는 기판을 준비하는 공정과, 상기 기판의 상기 제1면 및 상기 제2면에 대하여, 각각 제1 도금 전류 밀도 및 제2 도금 전류 밀도의 전류를 공급하여, 상기 제1면 및 상기 제2면에 각각 도금막을 형성하는 도금 공정과, 상기 제1면 및 상기 제2면 중 어느 면의 도금이 먼저 완료된 후, 상기 도금이 먼저 완료된 면의 도금막의 부식을 억제하고 상기 도금이 먼저 완료된 면에 추가의 금속이 석출되는 것을 억제하기 위해, 상기 도금이 먼저 완료된 면에 대하여, 상기 도금이 먼저 완료된 면에 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도보다도 작은 전류 밀도의 보호 전류를 공급하는 공정을 포함하는 방법이 제공된다.
도 1은 본 실시 형태에 관한 도금 장치의 전체 배치도이다.
도 2는 도금조를 측방으로부터 본 모식도이다.
도 3은 개구율이 다른 기판마다, 보호 전류의 크기와 표면 조도의 관계를 측정한 실험 결과를 나타내는 그래프이다.
도 4는 개구율과, 표면 조도가 최소가 되는 보호 전류의 크기의 관계를 나타내는 그래프이다.
도 5a는 성막 전류의 전류 사용 범위에 있어서의 지시 전류값에 대한 측정 전류값(실제 전류값)의 측정예를 나타내는 그래프이다.
도 5b는 보호 전류의 전류 사용 범위에 있어서의 지시 전류값에 대한 측정 전류값(실제 전류값)의 측정예를 나타내는 그래프이다.
도 6은 전류 범위마다의 전류 보정 계수의 설정값의 예를 나타내는 도면이다.
도 7은 전류 보정 계수의 데이터베이스 구성예이다.
도 8은 보호 전류 공급 처리를 나타내는 타임차트이다.
도 9는 보호 전류 공급 처리를 나타내는 흐름도이다.
도 10a는 도금액 중에 기판을 침지시킨 후의 도금막 표면 상태(보호 전류없음의 경우)를 나타내는 촬영 화상이다.
도 10b는 도금액 중에 기판을 침지시킨 후의 도금막 표면 상태(최적 보호 전류 밀도의 경우)를 나타내는 촬영 화상이다.
도 10c는 도금액 중에 기판을 침지시킨 후의 도금막 표면 상태(보호 전류 부족의 경우)를 나타내는 촬영 화상이다.
도 10d는 도금액 중에 기판을 침지시킨 후의 도금막 표면 상태(보호 전류 과잉의 경우)를 나타내는 촬영 화상이다.
도 11은 제2 실시 형태에 관한 정류기의 접속예를 나타내는 개략 구성도이다.
도 12는 제3 실시 형태에 관한 정류기의 접속예를 나타내는 개략 구성도이다.
도 2는 도금조를 측방으로부터 본 모식도이다.
도 3은 개구율이 다른 기판마다, 보호 전류의 크기와 표면 조도의 관계를 측정한 실험 결과를 나타내는 그래프이다.
도 4는 개구율과, 표면 조도가 최소가 되는 보호 전류의 크기의 관계를 나타내는 그래프이다.
도 5a는 성막 전류의 전류 사용 범위에 있어서의 지시 전류값에 대한 측정 전류값(실제 전류값)의 측정예를 나타내는 그래프이다.
도 5b는 보호 전류의 전류 사용 범위에 있어서의 지시 전류값에 대한 측정 전류값(실제 전류값)의 측정예를 나타내는 그래프이다.
도 6은 전류 범위마다의 전류 보정 계수의 설정값의 예를 나타내는 도면이다.
도 7은 전류 보정 계수의 데이터베이스 구성예이다.
도 8은 보호 전류 공급 처리를 나타내는 타임차트이다.
도 9는 보호 전류 공급 처리를 나타내는 흐름도이다.
도 10a는 도금액 중에 기판을 침지시킨 후의 도금막 표면 상태(보호 전류없음의 경우)를 나타내는 촬영 화상이다.
도 10b는 도금액 중에 기판을 침지시킨 후의 도금막 표면 상태(최적 보호 전류 밀도의 경우)를 나타내는 촬영 화상이다.
도 10c는 도금액 중에 기판을 침지시킨 후의 도금막 표면 상태(보호 전류 부족의 경우)를 나타내는 촬영 화상이다.
도 10d는 도금액 중에 기판을 침지시킨 후의 도금막 표면 상태(보호 전류 과잉의 경우)를 나타내는 촬영 화상이다.
도 11은 제2 실시 형태에 관한 정류기의 접속예를 나타내는 개략 구성도이다.
도 12는 제3 실시 형태에 관한 정류기의 접속예를 나타내는 개략 구성도이다.
이하, 보다 상세한 실시 형태에 대해서 도면을 참조하여 설명한다. 이하에서 설명하는 도면에 있어서, 동일 또는 상당하는 구성 요소에는, 동일한 부호를 부여하여 중복된 설명을 생략한다.
(제1 실시 형태)
도 1은, 본 실시 형태에 관한 도금 장치의 전체 배치도를 도시한다. 도 1을 참조하면, 도금 장치(1)에는, 반도체 웨이퍼 등의 기판을 수납한 카세트(10)를 탑재하는 2대의 카세트 테이블(12)과, 기판의 기준면(오리엔테이션 플랫)이나 노치 등의 위치를 소정의 방향으로 맞추는 얼라이너(14)와, 적재된 기판 홀더(18)에 대하여 기판의 착탈을 행하는 기판 착탈부(20)와, 도금 처리 후의 기판을 고속 회전시켜서 건조시키는 스핀 드라이어(16)가 구비되어 있다. 이들 유닛의 대략 중앙에는, 이들 유닛 사이에서 기판을 반송하는, 예를 들어 반송용 로봇인 기판 반송 장치(22)가 배치되어 있다. 기판은, 반도체 웨이퍼, 프린트 기판, 액정 기판, MEMS 등의 임의의 기판일 수 있다. 기판은, 원형, 각형(다각형), 그 외 임의의 형상이어도 된다. 기판의 표면에는, 패턴(요철)이 형성되어 있다. 「패턴」이란, 배선을 형성하기 위한 비아 또는 트렌치, 혹은 범프나 재배선, 전극 패드를 형성하기 위한 레지스트 패턴, 절연막의 패턴 등을 가리킨다.
기판 착탈부(20)는, 레일(50)을 따라서 수평 방향으로 슬라이드 가능한 평판상의 적재 플레이트(52)를 구비하고 있다. 기판 반송 장치(22)는, 2개의 기판 홀더(18)가 수평 상태에서 병렬로 적재 플레이트(52)에 적재된 상태에서, 한쪽의 기판 홀더(18)와 기판의 전달을 행한다. 그 후, 기판 반송 장치(22)는, 적재 플레이트(52)를 수평 방향으로 슬라이드시켜서, 다른 쪽의 기판 홀더(18)와 기판의 전달을 행한다.
또한, 도금 장치(1)에는, 기판 홀더(18)의 보관 및 가배치를 행하기 위한 스토커(24), 기판을 순수에 침지시키기 위한 프리웨트조(26), 기판의 표면에 형성한 시드층 표면의 산화막을 에칭 제거하기 위한 프리소크조(28), 기판의 표면을 순수 등으로 수세하기 위한 제1 수세조(30a), 세정 후의 기판의 물기 제거를 행하기 위한 블로우조(32), 기판의 표면을 순수 등으로 수세하기 위한 제2 수세조(30b) 및 도금조(34)가 배치되어 있다. 각 유닛의 배치는 도시의 것에 한정되지 않고, 다른 구성 및 배치를 채용할 수 있다.
도금조(34)는, 오버플로조(36)와, 이 내부에 수납된 복수의 도금 셀(38)을 구비하고 있다. 각 도금 셀(38)은, 기판을 보유 지지한 기판 홀더(18)를 내부에 수납하여, 구리 도금 등의 도금 처리를 행한다. 또한, 이 예에서는, 구리 도금에 대해서 설명하지만, 니켈이나 땜납, 은, 금 등의 도금에 있어서도 마찬가지의 도금 장치(1)를 사용할 수 있다. 또한, 오버플로조(36)의 측방에는, 각 도금 셀(38)의 내부에 위치하고 도금액을 교반하는 패들(61)(도 2 참조)을 구동하는 패들 구동 장치(46)가 배치되어 있다.
도금 장치(1)에는, 기판 홀더(18)를 기판 W와 함께 반송하는 기판 홀더 반송 장치(40)가 구비되어 있다. 기판 홀더 반송 장치(40)는, 예를 들어 리니어 모터 방식이며, 기판 착탈부(20) 및 상기 각 조의 측방에 위치한다. 기판 홀더 반송 장치(40)는, 제1 트랜스포터(42) 및 제2 트랜스포터(44)를 갖고 있다. 제1 트랜스포터(42)는, 기판 착탈부(20)와 스토커(24) 사이에서 기판을 반송한다. 제2 트랜스포터(44)는, 스토커(24), 프리웨트조(26), 프리소크조(28), 수세조(30a, 30b), 블로우조(32) 및 도금조(34) 사이에서 기판을 반송한다. 또한, 상기 반송 경로는, 일례이며, 제1 트랜스포터(42) 및 제2 트랜스포터(44)의 각각은, 다른 반송 경로를 채용하는 것도 가능하다. 또한, 제2 트랜스포터(44)를 구비하는 일 없이, 제1 트랜스포터(42)만을 구비하도록 해도 된다.
제어 장치(120)는, 상술한 도금 장치의 각 부의 동작을 제어함으로써, 기판 처리 동작을 제어한다. 제어 장치(120)는, 각종의 설정 데이터 및 각종의 프로그램을 저장한 메모리(120A)와, 메모리의 프로그램을 실행하는 CPU(120B)를 갖는다. 메모리를 구성하는 기억 매체는, 휘발성의 기억 매체 및/또는 불휘발성의 기억 매체를 포함할 수 있다. 기억 매체는, 예를 들어, ROM, RAM, 플래시 메모리, 하드 디스크, CD-ROM, DVD-ROM, 플렉시블 디스크 등이 임의의 기억 매체의 1개 또는 복수를 포함할 수 있다. 메모리가 저장하는 프로그램은, 예를 들어, 기판의 도금 처리를 제어하는 프로그램, 기판 및 기판 홀더의 반송 제어를 제어하는 프로그램을 포함한다. 또한, 제어 장치(120)는, 도금 장치 및 그 외의 관련 장치를 통괄 제어하는 도시하지 않은 상위 컨트롤러와 통신 가능하게 구성되고, 상위 컨트롤러가 갖는 데이터베이스와의 사이에서 데이터의 교환을 할 수 있다. 또한, 제어 장치(120), 및/또는, 다른 1개 또는 복수의 제어부가 협동 또는 단독으로, 도금 장치의 각 부의 동작을 제어하도록 해도 된다. 제어 장치(120), 제어 장치(39)(후술) 및 다른 1개 또는 복수의 제어부는, 프로그램에서 실현되는 기능의 적어도 일부를, 시퀀서 및/또는 ASIC 등의 하드웨어로 구성해도 된다.
도 2는, 도금조를 측방으로부터 본 모식도이다. 동 도면에서는, 설명의 편의상, 도금조(34)의 1개의 도금 셀(38)의 부분을 대표적으로 나타내고, 또한, 오버플로조(36)를 생략하여 나타낸다. 도금 셀(38)에는, 기판 W를 보유 지지하는 기판 홀더(18)가 반입되고, 도금액 Q에 침지된다. 여기서는, 기판 홀더(18)는, 기판 W의 양면 S1, S2를 노출하는 개구부를 갖고, 기판 W의 양면 S1, S2에 도금을 실시하기 위한 양면 도금용의 기판 홀더이다. 기판 W의 각 면 S1, S2에는, 도금막을 형성해야 할 위치에 개구가 형성된 레지스트 패턴이 형성되어 있다. 이하의 설명에서는, 설명의 편의상, 기판 W의 면 S1을 표면, 면 S2를 이면으로서 언급하는 경우가 있지만, 면 S1, S2 중 어느 표면이어도 되고, 면 S2가 이면, 면 S1이 이면이어도 된다. 기판 홀더(18)는, 기판 W의 면 S1의 시드층(도금 하지)에 접촉하는 콘택트에 전기적으로 접속된 외부 접속 단자(18A)와, 기판 W의 면 S2의 시드층에 접촉하는 콘택트에 전기적으로 접속된 외부 접속 단자(18B)를 구비하고 있다. 본 실시 형태에서는, 도금액 Q는, 구리 도금용의 약액이며, 예를 들어, 황산구리 용액이다. 다른 예에서는, 도금액 Q는, 다른 금속을 도금하기 위한 약액으로 할 수도 있다.
도금조(34)에는, 기판 홀더(18)의 양측이 되는 위치에 있어서, 패들(61)과, 레귤레이션 플레이트(63)와, 애노드(65)가 배치되어 있다. 패들(61)은, 패들 샤프트(62)에 설치되고, 기판 홀더(18)에 보유 지지된 기판 W의 근방에 배치되어 있다. 패들(61)은, 패들 구동 장치(46)에 의해 패들 샤프트(62)가 왕복 이동됨으로써 기판 W의 면에 평행하게 왕복 이동을 행하고, 도금액 Q를 교반한다. 도금액 Q를 패들(62)로 교반함으로써, 충분한 구리 이온을 기판 W의 표면에 균일하게 공급할 수 있다. 애노드(65)는, 애노드 홀더(66)에 보유 지지되어 배치되어 있다. 또한, 애노드(65) 및 애노드 홀더를 구비하는 구성을 애노드 유닛(64)으로서 언급하는 경우가 있다. 레귤레이션 플레이트(63)는, 전기장 조정 플레이트의 일례이며, 패들(61)과 애노드(65) 사이에 배치되고, 기판 W와 애노드(65) 사이의 전기장/전류의 흐름을 조정한다.
면 S1측의 애노드 유닛(64)과 기판 홀더(18)에는, 정류기(71)가 접속되어 있다. 정류기(71)는, 교류 전류를 직류 전류로 변환하기 위한 정류 회로 또는 전원 회로를 포함하는 기기(전원 장치)이며, 설정된 전류값에 대응하는 직류 전류를 출력한다. 기판 홀더(18)의 외부 접속 단자(18A)는, 배선(71B)을 통해 정류기(71)의 부극(저전위측)에 접속되어 있다. 면 S1측에 있어서, 애노드(65)는, 애노드 홀더(66) 내에 배치된 배선 등을 통해, 정류기(71)의 정극(고전위측)으로부터의 배선(71A)과 전기적으로 접속되어 있다. 면 S1측에 있어서, 정류기(71)는, 애노드(65), 도금액 Q, 기판 W의 면 S1을 통하는 전류 루프를 형성하고, 정류기(71)는, 애노드(65), 도금액 Q, 기판 W의 면 S1을 통하는 도금 전류(성막 전류) 및/또는 보호 전류(후술)를 공급하는 것이 가능하다.
면 S2측의 애노드 유닛(64)과 기판 홀더(18)에는, 정류기(72)가 접속되어 있다. 정류기(72)는, 교류 전류를 직류 전류로 변환하기 위한 정류 회로 또는 전원 회로를 포함하는 장치(전원 장치)이며, 설정된 전류값에 대응하는 직류 전류를 출력한다. 기판 홀더(18)의 외부 접속 단자(18B)는, 배선(72B)을 통해 정류기(72)의 부극(저전위측)에 접속되어 있다. 면 S2측에 있어서, 애노드(65)는, 애노드 홀더(66) 내에 배치된 배선 등을 통해, 정류기(72)의 고전위측으로부터의 배선(72A)과 전기적으로 접속되어 있다. 면 S2측에 있어서, 정류기(72)는, 애노드(65), 도금액 Q, 기판 W의 면 S2를 통하는 전류 루프를 형성하고, 정류기(72)는, 애노드(65), 도금액 Q, 기판 W의 면 S2를 통하는 도금 전류(성막 전류) 및 보호 전류(후술)를 공급하는 것이 가능하다.
정류기(71, 72)는, 제어 장치(39)에 의해 제어된다. 제어 장치(39)는, 제어 장치(120)로부터의 지시에 의해 및/또는 제어 장치(120)와 협동하여, 정류기(71, 72)의 제어를 행할 수 있다.
또한, 먼저 도금 완료되는 면의 도금조(34)에 있어서의 방향을 알고 있는 경우에는, 먼저 도금 완료되는 면에 접속되는 정류기(71 또는 72)가 보호 전류를 공급하는 기능을 갖고 있으면 된다. 정류기(71, 72)는, 개별의 장치로서 구성되어도 되고, 단일의 장치로서 구성되어도 된다. 다른 예에서는, 정류기(71, 72)는, 직류 전압을 소정 전압 범위의 직류 전압으로 변환하는 전원 회로를 포함하고, 설정된 전류값에 대응하는 직류 전류를 출력하는 기기(전원 장치)로 치환되어도 된다.
(보호 전류)
기판 W의 면 S1 및 S2가 다른 패턴(다른 형상, 다른 깊이)을 갖는 경우, 면 S1과 면 S2에서 도금 완료 시점이 다른 경우가 있다. 예를 들어, 면 S1과 면 S2의 패턴이 다른 경우, 각 면의 목표 도금막 두께가 다르고, 또한 각 면을 다른 도금 전류(밀도) 및 도금 시간으로 도금하는 것이 바람직하다. 이와 같은 경우에, 먼저 도금이 완료된 면(예를 들어 면 S1)은, 이 면에 대한 도금 전류(성막 전류)가 정지된 상태에서 다른 쪽의 면(예를 들어 면 S2)에 있어서의 도금이 완료되고, 기판 W가 도금액으로부터 인상될 때까지의 동안, 도금액 중에 있어서 대기하게 된다. 이 대기 기간 중에, 면 S1의 도금막 표면이, 강한 산성을 갖는 도금액(황산구리 용액 등)으로 부식되어, 도금막 표면의 표면 조도가 커질 우려가 있다. 한편, 부식을 방지하기 위해, 양면의 도금이 동시에 종료되도록 도금 전류(밀도) 및 도금 시간을 선택한다고 하는 방법도 생각할 수 있지만, 이 경우는 각 면에 있어서의 도금에 최적인 처리 조건으로는 되기 어렵다. 그래서, 본 실시 형태에서는, 먼저 도금이 완료되는 면에 대하여, 그 도금 완료 후에, 도금막의 보호를 위해, 도금 중의 성막 전류와 동일한 방향의 미소한 보호 전류(도 8의 Ip)를 흘리는 제어를 행한다. 이 보호 전류에 의해, 도금막 상에 추가의 금속이 석출되는 것을 억제하면서, 도금막의 금속이 도금액 중에 용출되는 것을 억제한다.
(보호 전류 밀도의 설정예)
보호 전류 Ip는, 먼저 도금이 완료되는 면 S1/S2의 도금 완료 시(성막 전류 정지 시)로부터 기판 인상 시까지의 대기 기간 동안에 있어서, 먼저 도금이 완료되는 면 S1/S2의 도금막의 부식을 억제하고, 또한, 그 면 S1/S2에 추가로 금속이 석출되는 것(추가 도금)을 억제하는 것이 가능한 전류값으로 한다. 일례에서는, 보호 전류 Ip는, 면 S1/S2의 도금 중(성막 중)에 흘리는 전류 I1과 동일한 방향으로, 또한, 전류 I1의 1/100 정도 내지 1/100 이하의 크기의 전류로 한다.
성막 전류 정지 후에 도금액 중에서 대기하는 기판 W의 면 S1에 있어서의 도금막 표면의 표면 조도는, 그 면 S1의 개구율(기판 홀더로부터 노출되는 기판 면적에 대한 도금막이 형성되는 면적의 비율)의 크기에 영향을 받기 때문에, 개구율의 크기에 따라서 보호 전류의 크기를 결정할 필요가 있다. 이하, 개구율의 크기에 따라서, 보호 전류의 크기를 결정하는 방법의 예를 도 3 및 도 4를 참조하여 설명한다.
도 3은, 개구율이 다른 기판마다, 보호 전류의 크기와 표면 조도의 관계를 측정한 실험 결과를 나타내는 그래프이다. 이 예에서는, 보호 전류를 흘리면서, 도금막이 형성된 기판을 도금액 중에 소정 시간 침지시킨 후에 인상시켜, 도금막의 표면 조도 Ra(산술 평균 조도)를 측정했다. 도 4는, 개구율과, 표면 조도가 최소가 되는 보호 전류의 크기의 관계를 나타내는 그래프이다.
도 3에 있어서, 횡축은 보호 전류 밀도(보호 전류의 크기)를 나타내고, 종축은 표면 조도 Ra를 나타낸다. 원형의 측정점 및 파선으로 나타내어지는 곡선은, 개구율 OP=20%로 도금막이 형성된 면에 있어서의 측정 결과이다. 사각형의 측정점 및 실선으로 연결된 곡선은, 개구율 OP=100%로 형성된 도금막이 형성된 면에 대한 측정 결과이다. 도 3으로부터, OP=20%의 도금막에서는, 보호 전류 밀도가 약 0.0255A/d㎡에서 표면 조도 Ra가 최소가 되고, OP=100%로 형성된 도금막에서는, 보호 전류 밀도가 약 0.015A/d㎡에서 표면 조도가 최소가 된다. 다른 개구율 OP의 값에 대해서도, 마찬가지로 표면 조도를 측정하고, 표면 조도가 최소가 되는 보호 전류 밀도를 구한다.
도 4는, 그들의 측정 결과에 기초하여, 각 개구율 OP에 대하여, 도금막의 표면 조도 Ra가 최소가 되는 보호 전류 밀도의 크기를 도시한 것이다. 동 도면으로부터 알 수 있는 바와 같이, 표면 조도 Ra를 최소화하기 위해서는, 개구율 OP가 작을수록 보호 전류 밀도를 크게 할 필요가 있고, 개구율 OP가 클수록, 보호 전류 밀도를 작게 할 필요가 있다. 도 4의 곡선으로 나타내는 바와 같은, 표면 조도 Ra가 최소가 되는 개구율과 보호 전류 밀도의 크기의 관계를 나타내는 관계식 또는 데이터 테이블을 미리 실험에 의해 구하고, 메모리 등에 기억해 둠으로써, 복수 종류의 기판 사양에 따른 보호 전류의 크기 설정이 가능해진다. 또한, 표면 조도 Ra가 최소가 되는 보호 전류의 크기에 한정되지 않고, 표면 조도 Ra가 허용 범위가 되도록 보호 전류의 크기를 결정해도 된다.
구체적으로는, 표면 조도 Ra가 최소가 되는 개구율과 보호 전류 밀도의 크기의 관계를 나타내는 관계식 또는 테이블을 제어 장치(39 및/또는 120)의 메모리 등에 기억해 두고, 레시피 등에서 설정된 개구율 OP, 또는, 상위 통신 또는 유저 인터페이스로부터 수취한 기판 정보 또는 패턴 형상의 화상 인식에 의한 개구율 OP에 기초하여, 상기 관계식 또는 테이블로부터 보호 전류 밀도를 결정함으로써, 보호 전류 밀도에 대응하는 보호 전류의 크기를 자동적으로 설정할 수 있다.
(전류 제어)
각 정류기는, 고유의 기계 오차를 갖는 것이 알려져 있고, 제어 장치(39 및/또는 120)에 있어서, 정류기에 출력하는 설정 전류값을 식 (1)의 관계식을 사용하여 보정하고, 보정 후의 설정 전류값을 지시 전류값으로서 정류기에 대하여 출력하는 것이 행해진다.
(지시 전류값)=a×(설정 전류값)+b (1)
여기서, a, b는 전류 보정 계수이다.
또한, 공통의 정류기로부터 성막 전류(도금 중)와 보호 전류(도금 후)를 출력하는 경우, 성막 전류와 보호 전류는 설정 전류값이 크게 다르므로, 동일한 정류기로부터의 출력에서는 정밀도를 확보하는 것이 곤란한 경우가 있고, 성막 시의 도금막 두께의 변동, 및/또는, 도금액에 의한 부식 보호 시의 보호 전류 부족(부식 발생) 또는 보호 전류 과잉(추가 도금에 의한 도금막 두께 이상, 균일성 악화)이 발생할 가능성이 있다. 그래서, 전류 보정 계수 a, b는, 성막 전류의 전류 사용 범위(도 5a)와 보호 전류의 전류 사용 범위(도 5b)에 대해서, 따로따로 설정하는 것이 바람직하다.
도 5a는, 성막 전류의 전류 사용 범위에 있어서의 지시 전류값에 대한 측정 전류값(실제 전류값)의 측정예를 나타내는 그래프이다. 도 5b는, 보호 전류의 전류 사용 범위에 있어서의 지시 전류값에 대한 측정 전류값(실제 전류값)의 측정예를 나타내는 그래프이다. 도 6은, 전류 범위마다의 전류 보정 계수의 설정값의 예를 나타내는 도면이다. 도 5a 및 도 5b에 도시하는 측정 결과로부터, 측정 전류값(실제 전류값)과 지시 전류값의 관계를 구할 수 있다. 설정 전류값은, 원하는 측정 전류값에 대응하여 결정되는 것이므로, 도 5a 및 도 5b에 도시하는 측정 결과에 있어서, 측정 전류값을 설정 전류값으로 치환하고, 설정 전류값과 지시 전류값의 관계를 산출하고, 이에 의해, 식 (1)의 보정 계수 a, b를 산출할 수 있다. 도 5a 및 도 5b에 도시하는 측정 결과로부터 전류 보정 계수 a, b는, 도 6에 도시하는 바와 같이 산출된다. 산출된 보정 계수를 사용하여 식 (1)을 나타내면, 이하와 같이 된다.
<성막 전류 사용 범위>
(지시 전류값)=0.9998×(설정 전류값)-0.0345 (2)
<보호 전류 사용 범위>
(지시 전류값)=0.9971×(설정 전류값)-0.0105 (3)
즉, 제어 장치(39 또는 120)는, 레시피 등에 의해 설정된 설정 전류값을, 상기 식 (2), (3)에 의해 지시 전류값으로 보정한 후에, 지시 전류값을 정류기에 출력함으로써, 정류기로부터 원하는 설정 전류값에 대응하는 실제 전류값이 출력되게 된다.
도 7은, 전류 보정 계수의 데이터베이스 구성예이다. 전류 보정 계수 a, b는, 도 7에 도시하는 바와 같이, 정류기마다, 성막 전류 및 보호 전류의 각 전류 사용 범위에 대해서, 미리 실험에 의해 구하고, 상기 관계식을 제어 장치(39 및/또는 120)의 메모리 등에 기억시켜 둔다. 그리고, 제어 장치(120 및/또는 39)는, 정류기 및 전류 사용 범위에 따른 관계식(식 (2), 식 (3))을 사용하여, 설정 전류값을 지시 전류값으로 보정하고, 대응하는 정류기에 출력한다. 이에 의해, 공통의 정류기를 사용하여 성막 전류 및 보호 전류를 출력하는 경우에, 전류 사용 범위에 따른 적절한 지시 전류값을 출력할 수 있고, 실제 전류값을 고정밀도로 제어할 수 있다.
(제어 플로)
도 8은, 보호 전류 공급 처리의 타임차트이다. 도 9는, 보호 전류 공급 처리를 나타내는 흐름도이다. 이 처리는, 제어 장치(39 및/또는 120)에 의해 실행된다. 또한, 제어 장치(39), 제어 장치(120), 및/또는, 다른 1개 또는 복수의 제어부가 협동 또는 단독으로, 이 처리를 실행하도록 해도 된다. 도 8에 있어서, 상단의 그래프는 면 S1에 흘리는 전류를 나타내고, 하단의 그래프는 면 S2에 흘리는 전류를 나타낸다. 각 그래프에 있어서, 횡축은 시각이며, 종축은 전류를 나타낸다.
스텝 S11에서는, 도금조(34)의 도금액 중에 침지된 기판 W에 대하여, 기판 W의 양면 S1, S2의 도금을 개시한다(도 8의 시각 t1). 이때, 제어 장치(39 및/또는 120)는, 미리 설정된 전류 보정 계수 a, b(식 (2), 도 7)를 사용하여 설정 전류값을 보정한 지시 전류값을 각 전원 장치(71, 72)에 출력하고, 각 전원 장치(71, 72)로부터 각각 성막 전류 I1, I2가 출력된다. 또한, 도 8에 있어서, 설명의 편의상 성막 전류 I1, I2는 일정값으로 표시되어 있지만, 실제로는 레시피의 설정에 따라서 성막 전류의 값은 시간과 함께 변화하는 경우가 있다.
스텝 S12에서는, 한쪽의 면(이 예에서는, 면 S1)의 도금이 완료되었는지 여부를 판정한다. 어느 면의 도금도 완료되어 있지 않으면, 양면 S1, S2에 대한 도금을 계속한다. 한쪽의 면 S1의 도금이 완료된 것으로 판정한 경우(도 8의 시각 t2)에는, 스텝 S13으로 이행한다. 도금의 완료는, 예를 들어, 레시피에서 설정된 도금 시간의 경과에 기초하여 판정된다.
스텝 S13에서는, 도금 완료 후의 면 S1에 대하여, 상술한 바와 같이 설정된 보호 전류 Ip를 정류기(71)로부터 출력하는 것을 개시한다(도 8의 상단, 시각 t2). 이때, 제어 장치(39 및/또는 120)는, 상위 통신으로부터 취득 또는 레시피에서 설정된 개구율 OP와, 개구율과 보호 전류의 관계식 또는 테이블(도 4)을 사용하여 보호 전류 밀도를 결정하여, 결정된 보호 전류 밀도에 대응하는 보호 전류값 Ip를 구하고, 그 보호 전류값 Ip를 설정 전류값으로서 상술한 전류 보정 계수 a, b(식 (3), 도 7)를 사용하여 지시 전류값을 산출하고, 대응하는 정류기(71)에 지시 전류값을 출력한다. 또한, 충분한 평활면을 얻기 위해, 도금 완료 후의 보호 전류 출력 중에도, 면 S1측의 패들(61)에 의한 도금액 Q의 교반을 계속한다. 또한, 면 S2의 도금이 먼저 완료되는 경우에는, 면 S2에 대하여 상기와 마찬가지로 정류기(72)로부터 보호 전류를 출력한다. 면 S2측의 보호 전류값도, 면 S1측과 마찬가지로 취득할 수 있다. 어느 면 S1, S2의 도금이 먼저 완료될지는, 레시피 데이터에 기초하여 판단하는 것이 가능하다.
스텝 S14에서는, 나중에 도금 완료되는 다른 쪽의 면(이 예에서는, 면 S2)의 도금이 완료되었는지 여부를 판정한다. 면 S2의 도금이 완료되어 있지 않으면, 면 S1에 대한 보호 전류의 출력 및 면 S1측의 패들에 의한 교반을 계속한다. 또한, 나중에 도금 완료되는 다른 쪽의 면이 면 S1인 경우에는, 면 S1의 도금이 완료되었는지 여부를 판정하고, 완료되어 있지 않으면, 면 S2에 대한 보호 전류의 출력 및 면 S2측의 패들에 의한 교반을 계속한다. 한편, 후에 도금 완료되는 다른 쪽의 면의 도금이 완료되었다고 판정한 경우(도 8의 시각 t3)에는, 스텝 S15로 이행한다.
스텝 S15에서는, 먼저 도금 완료된 면 S1에 대한 보호 전류의 출력을 정지하고(도 8의 상단, 시각 t3), 면 S1측의 패들에 의한 교반을 정지한다. 또한, 먼저 도금 완료된 면이 면 S2인 경우에는, 면 S2에 대한 보호 전류의 출력을 정지하고, 면 S2측의 패들에 의한 교반을 정지한다. 그 후, 기판 W를 도금조(34)로부터 인상한다.
(실시예)
도 10a 내지 도 10d는, 레지스트 패턴을 갖는 기판 상에 구리 도금을 성막 전류(5ASD)로 5μm 실시한 후, 1시간 도금액 중에서 침지시켜서 도금막 표면 상태를 촬상한 화상이다. 도 10a는, 도금액 침지 중에 보호 전류를 흘리지 않는 경우의 촬영 화상이며, 이 촬영 화상으로부터, 도금막(300)이 부식되어 있는 것을 알 수 있다. 도 10b는, 도금액 침지 중에 적절한 전류 밀도의 보호 전류를 흘린 경우의 촬상 화상이며, 이 촬영 화상으로부터 도금막(300)의 부식이 방지되어 있는 것을 알 수 있다. 도 10c는, 도금액 침지 중에 과소한 보호 전류를 흘린 경우의 촬상 화상이며, 이 촬영 화상으로부터 도금막(300)이 부식되어 있는 것을 알 수 있다. 도 10d는, 도금액 침지 중에 과잉인 보호 전류를 흘린 경우의 촬상 화상이며, 이 촬영 화상으로부터, 도금막(300) 상에 금속이 석출되어 있는(추가의 도금이 이루어져 있음) 것을 알 수 있다. 이들 결과로부터, 도금액 중에서 대기하는 기판면에 적절한 보호 전류를 흘림으로써, 추가의 도금을 방지하면서 도금막의 부식을 방지할 수 있는 것을 알 수 있다.
또한, 먼저 도금이 완료되는 면을 도금조 내에서 항상 동일한 방향을 향하게 하는 경우에는, 나중에 도금이 완료되는 면의 측의 정류기(71 또는 72)에 있어서의 보호 전류를 출력하는 것에 관련하는 기능을 생략해도 된다.
(제2 실시 형태)
도 11은, 제2 실시 형태에 관한 정류기의 접속예를 나타내는 개략 구성도이다. 상기 실시 형태에서는, 공통의 정류기(71)(정류기(72))를 사용하여 면 S1(면 S2)에 대한 성막 전류 및 보호 전류의 공급을 행했지만, 도 11에 도시한 바와 같이, 성막 전류의 공급 위한 정류기(71, 72)와는 별도로, 보호 전류의 공급을 위한 정류기(73, 74)를 각각 마련해도 된다. 이 경우, 정류기(71)의 정극과 애노드(65) 사이의 배선(71A)의 도중에, 전환 장치로서의 스위치(81)를 마련하고, 정류기(73)의 정극과 애노드(65) 사이의 배선(73A)의 도중에, 전환 장치로서의 스위치(83)를 마련한다. 또한, 정류기(72)의 정극과 애노드(65) 사이의 배선(72A)의 도중에, 전환 장치로서의 스위치(82)를 마련하고, 정류기(74)의 정극과 애노드(65) 사이의 배선(74A)의 도중에, 전환 장치로서의 스위치(84)를 마련한다. 스위치(81 내지 84)는, 각각, 기계적인 스위치이어도, 반도체 스위치이어도 된다.
면 S1, S2에 성막 전류를 공급하는 경우, 스위치(83, 84)를 개방하고, 스위치(81, 82)를 폐쇄하여, 정류기(71, 72)와 면 S1, S2측의 애노드(65)를 각각 접속하고, 면 S1, S2측의 애노드(65)로부터 도금액을 통해, 각각 면 S1, S2에 성막 전류를 공급한다. 면 S1의 도금이 먼저 완료되는 경우에는, 스위치(81)를 개방하고, 스위치(83)를 폐쇄하여, 정류기(73)와 면 S1측의 애노드(65)를 접속하고, 면 S1측의 애노드(65)로부터 도금액을 통해 면 S1에 보호 전류를 공급한다. 면 S2의 도금이 먼저 완료되는 경우에는, 스위치(82)를 개방하고, 스위치(84)를 폐쇄하여, 정류기(74)와 면 S2측의 애노드(65)를 접속하고, 면 S2측의 애노드(65)로부터 도금액을 통해 면 S2에 보호 전류를 공급한다. 다른 구성은, 상기 실시 형태와 마찬가지이므로, 설명을 생략한다. 또한, 먼저 도금이 완료되는 면을 도금조 내에서 항상 동일한 방향을 향하게 하는 경우에는, 나중에 도금이 완료되는 면의 측 보호 전류용의 정류기(73 또는 74) 및 관련되는 구성(전환 장치 등)을 생략해도 된다.
본 실시 형태에 따르면, 보호 전류용의 정류기를 성막 전류용의 정류기와는 별도로 마련하므로, 보호 전류용의 개별의 정류기를 사용하여, 보호 전류의 사용 범위에 따른 정밀도가 높은 보호 전류의 출력 제어를 행하는 것이 용이하다.
(제3 실시 형태)
도 12는, 제3 실시 형태에 관한 정류기의 접속예를 나타내는 개략 구성도이다. 본 실시 형태에서는, 단일의 보호 전류용의 정류기(73, 74)로부터 면 S1측 및 면 S2측으로 절환하여 출력할 수 있도록 구성되어 있다. 이에 의해, 도 11에 있어서의 보호 전류용의 정류기(73, 74)의 한쪽이 생략되어 있다. 도 12에서는, 정류기(74)를 생략하여, 정류기(73)로부터 면 S1측 및 면 S2측으로 절환하여 출력하는 경우를 나타낸다. 본 실시 형태에서는, 정류기(73)의 정극과 면 S2측의 애노드(65)를 배선(73C)으로 접속하고, 배선(73C)의 도중에 전환 장치로서의 스위치(83A)를 마련한다. 스위치(83A)는, 기계적인 스위치이어도, 반도체 스위치이어도 된다.
면 S1, S2에 성막 전류를 공급하는 경우, 스위치(83, 83A)를 개방하고, 스위치(81, 82)를 폐쇄하여, 정류기(71, 72)와 면 S1, S2측의 애노드(65)를 각각 접속하고, 면 S1, S2측의 애노드(65)로부터 도금액을 통해, 각각 면 S1, S2에 성막 전류를 공급한다. 면 S1의 도금이 먼저 완료되는 경우에는, 스위치(81)를 개방하고, 스위치(83A)를 개방한 상태로 스위치(83)를 폐쇄하여, 정류기(73)와 면 S1측의 애노드(65)를 접속하고, 면 S1측의 애노드(65)로부터 도금액을 통해 면 S1에 보호 전류를 공급한다. 면 S2의 도금이 먼저 완료되는 경우에는, 스위치(82)를 개방하고, 스위치(83)를 개방한 상태로 스위치(83A)를 폐쇄하여, 정류기(73)와 면 S2측의 애노드(65)를 접속하고, 면 S2측의 애노드(65)로부터 도금액을 통해 면 S2에 보호 전류를 공급한다.
본 실시 형태에 따르면, 기판 W의 면 S1, S2 중 어느 것이 먼저 도금 완료되는 경우라도, 단일의 보호 전류용의 정류기(73)로부터, 먼저 도금 완료되는 면에 대하여 보호 전류를 출력할 수 있다. 바꿔 말하면, 먼저 도금이 완료되는 면이 도금조 내에서 어느 방향에 배치되어도, 단일의 보호 전류용의 정류기(73)로부터, 먼저 도금 완료되는 면에 대하여 보호 전류를 출력할 수 있다. 따라서, 보호 전류용의 정류기를 각 면마다 준비하는 일 없이, 어느 면에도 보호 전류를 출력할 수 있다. 이에 의해, 보호 전류용의 개별의 정류기를 사용하는 경우에 있어서, 추가하는 구성을 억제하면서, 어느 면에도 보호 전류를 출력할 수 있다.
(다른 실시 형태)
(1) 상기 실시 형태에서는, 양면 도금 시에 먼저 도금 완료된 면에 대하여 보호 전류를 출력하는 예를 설명했지만, 양면 도금 및 편면 도금 중 어느 것에 있어서도, 도금 전이나, 장치 트러블(반송기의 트러블 등)에 의해, 기판이 도금액에계속해서 침지되는 상황(비도금 시)에 있어서, 패들에 의해 도금액을 교반하면서, 기판의 양면 또는 편면에 보호 전류를 출력함으로써, 기판면의 부식을 억제하고, 기판 상의 도금막의 표면 조도 및 평활성을 유지하도록 해도 된다.
(2) 상기 실시 형태에서는, 구리 도금에 대해서 설명했지만, 다른 도금에 대해서도 적용 가능하다.
(3) 상기 실시 형태에서는, 양면 도금을 예로 들어 설명했지만 상기 구성을 편면 도금에 적용해도 된다.
상기 실시 형태로부터 적어도 이하의 형태가 파악된다.
제1 형태에 의하면, 도금을 행하기 위한 방법이며, 제1면 및 제2면이 다른 패턴을 갖는 기판을 준비하는 공정과, 상기 기판의 상기 제1면 및 상기 제2면에 대하여, 각각 제1 도금 전류 밀도 및 제2 도금 전류 밀도의 전류를 공급하여, 상기 제1면 및 상기 제2면에 각각 도금막을 형성하는 도금 공정과, 상기 제1면 및 상기 제2면 중 어느 면의 도금이 먼저 완료된 후, 상기 도금이 먼저 완료된 면에 대하여, 상기 도금이 먼저 완료된 면에 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도보다도 작은 전류 밀도의 보호 전류를 공급하는 공정을 포함하는, 방법이 제공된다. 「패턴」이란, 배선을 형성하기 위한 비아 또는 트렌치, 혹은 범프나 재배선, 전극 패드를 형성하기 위한 레지스트 패턴, 절연막 등을 가리킨다. 보호 전류는, 도금이 먼저 완료된 면에 있어서의 도금 재료의 부식 및 추가의 금속의 석출(추가의 도금)을 억제하는 것을 목적으로 하는 전류이며, 보호 전류의 전류(밀도)값은, 이 목적을 달성 가능한 범위 또한 성막 전류(밀도)의 값과 비교해서 미소한 전류(밀도)값으로 설정된다. 도금의 완료 시점은, 대상으로 하는 피도금면의 성막 기간이 종료된 시점, 바꿔 말하면, 대상으로 하는 피도금면에 있어서 추가의 도금을 정지할 필요가 발생한 시점이다.
이 형태에 의하면, 기판의 양면을 도금하는 경우에, 먼저 도금이 완료된 기판의 면이, 다른 쪽의 면의 도금이 완료될 때까지의 동안에 도금액에 의해 부식되는 것을 억제할 수 있어, 기판의 면의 표면 조도가 커지는 것을 억제할 수 있다. 또한, 먼저 도금이 완료된 기판의 면에 있어서의 도금 재료의 부식 및 추가의 금속의 석출을 억제하므로, 먼저 도금이 완료된 기판의 면의 표면 조도가 커지는 것을 억제할 수 있어, 도금 품질을 유지할 수 있다. 즉, 기판의 각 면에 있어서의 도금 완료 시점이 다른 경우에도, 먼저 도금이 완료된 기판의 피도금면에 있어서의 부식 및 추가 도금을 억제하고, 도금막의 품질을 유지할 수 있다.
제2 형태에 의하면, 제1 형태의 방법에 있어서, 상기 제1면 및 상기 제2면에 대하여 도금해야 할 도금막 두께가 서로 다르다.
이 형태에 의하면, 각 면의 도금막 두께가 다른 것에 기인하여 어느 면에 있어서 먼저 도금이 완료되는 경우에, 먼저 도금이 완료된 기판의 면이, 도금액에 의해 부식되는 것 및 추가 도금되는 것을 억제할 수 있다.
제3 형태에 의하면, 제1 또는 제2 형태의 방법에 있어서, 상기 도금이 먼저 완료되는 면의 개구율에 따라서 상기 보호 전류의 전류 밀도를 변경한다.
보호 전류에 의한 부식 억제 효과 및/또는 추가 도금 억제 효과는, 피도금면의 개구율에 따라서 변화한다. 이 때문에, 도금막 표면의 표면 조도를 최소화 내지 저감하도록, 개구율에 따라서 보호 전류를 보다 적절한 크기로 변경함으로써, 도금 품질을 보다 확실하게 유지할 수 있다. 이에 의해, 기판 사양에 따라서 보다적절한 보호 전류를 공급하여 도금막의 표면 조도를 최소화 내지 저감할 수 있다.
제4 형태에 의하면, 제1 내지 제3 형태 중 어느 방법에 있어서, 상기 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 전류와, 상기 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 보호 전류를 공통의 전원 장치로부터 공급하고, 상기 공통의 전원 장치에 대한 상기 제1면 또는 상기 제2면에 대한 전류의 설정 전류값 및 상기 보호 전류의 설정 전류값을, 각각, 다른 전류 보정 계수로 보정한다.
도금 중에 공급되는 도금 전류(성막 전류)와, 도금 완료 후에 공급되는 보호 전류는, 설정 전류값이 크게 다르다. 따라서, 성막 전류와 보호 전류를 동일한 전원 장치로 공급하는 경우, 출력 전류의 정밀도가 충분하지 않을 가능성이 있다. 이 경우, 성막 시의 도금막 두께의 변동, 도금액에 의한 부식 보호 시의 보호 전류 부족(부식 발생), 보호 전류 과잉(추가 도금에 의한 도금막 두께 이상, 및/또는, 균일성 악화)이 발생할 가능성이 있다. 그래서, 성막 전류 및 보호 전류의 전류 사용 범위의 각각에 있어서, 지시 전류값을 별도의 전류 보정 계수로 보정함으로써, 원하는 실제 전류값을 출력할 수 있다. 이에 의해, 보다 정밀도가 높은 성막 전류 및 보호 전류를 동일한 전원 장치로부터 출력할 수 있다. 또한, 동일한 전원 장치로부터 성막 전류 및 보호 전류를 출력하므로, 보호 전류용의 전원 장치를 별도 마련할 필요가 없으므로, 설치 스페이스 및/또는 비용을 저감할 수 있다.
제5 형태에 의하면, 제1 내지 제3 형태 중 어느 방법에 있어서, 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 전류를 제1 전원 장치로부터 공급하고, 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 보호 전류를 제2 전원 장치로부터 공급한다.
이 형태에 의하면, 성막 전류 및 보호 전류의 전류 범위에 대응한 개별의 전원 장치를 선택하는 것이 가능하고, 성막 전류 및 보호 전류를 고정밀도로 출력할 수 있다.
제6 형태에 의하면, 제5 형태의 방법에 있어서, 상기 제1면 및 상기 제2면 중 어느 면이 먼저 도금 완료될지에 따라서, 상기 제2 전원 장치로부터의 상기 보호 전류의 공급처를, 상기 기판의 상기 제1면과 상기 제2면 사이에서 전환한다.
이 형태에 의하면, 기판의 종류, 프로세스에 따라서 먼저 도금이 종료되는 면이 변화된 경우, 도금조 중에서 기판이 놓이는 방향이 불분명한 경우나 변경되는 경우에 있어서도, 단일의 전원 장치의 출력처를 전환함으로써, 단일의 전원 장치로부터 먼저 도금이 종료되는 면에 보호 전류를 공급할 수 있다. 따라서, 각 면마다 보호 전류용의 전원 장치를 마련할 필요가 없고, 설치 스페이스 및/또는 비용을 억제할 수 있다.
제7 형태에 의하면, 제1 내지 제6 형태 중 어느 방법에 있어서, 상기 도금이 먼저 완료된 면에 대하여 상기 보호 전류를 공급하는 공정에서는, 상기 도금이 먼저 완료된 면에 대향하여 배치된 패들에 의해 도금액을 교반한다.
이 형태에 의하면, 패들의 교반에 의해 도금액을 대류 및 균일화하여, 균일한 도금액을 도금막 표면에 접촉시킴으로써, 도금막 표면의 평활성을 유지할 수 있다.
제8 형태에 의하면, 제1 내지 제7 형태 중 어느 방법에 있어서, 상기 보호 전류의 전류 밀도는, 상기 도금이 먼저 완료되는 면에 대하여 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 1/100 이하이다.
이 형태에 의하면, 보호 전류(밀도)를 성막 전류(밀도)의 1/100 이하로 함으로써, 먼저 도금이 완료된 면에 있어서의 추가의 석출을 억제하면서, 도금막 표면의 부식을 억제할 수 있다.
제9 형태에 따르면, 도금을 행하기 위한 장치로서, 기판에 대해 도금을 행하기 위한 도금조와, 상기 도금조의 도금을 제어하는 제어 장치를 구비하고, 상기 제어 장치는 상기 기판의 제1면 및 제2면에 대하여 각각 제1 도금 전류 밀도 및 제2 도금 전류 밀도의 전류를 공급하여, 상기 제1면 및 상기 제2면에 각각 도금막을 형성하도록 구성되고, 상기 제1면 및 상기 제2면 중 어느 면의 도금이 먼저 완료된 후, 상기 도금이 먼저 완료된 면에 대하여, 상기 도금이 먼저 완료된 면에 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도보다도 작은 전류 밀도의 보호 전류를 공급하도록 구성되어 있는, 장치가 제공된다.
이 형태에 의하면, 제1 형태와 마찬가지의 작용 효과를 발휘한다.
제10 형태에 의하면, 제9 형태의 장치에 있어서, 상기 제어 장치는, 도금이 먼저 완료되는 면의 개구율에 따라서 상기 보호 전류의 전류 밀도를 변경하도록 구성되어 있다.
이 형태에 의하면, 제3 형태와 마찬가지의 작용 효과를 발휘한다.
제11 형태에 의하면, 제9 또는 제10 형태의 장치에 있어서, 상기 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 전류와, 상기 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 보호 전류를 공급하는 공통의 전원 장치를 더 구비하고, 상기 제어 장치는, 상기 공통의 전원 장치에 대한, 상기 제1면 또는 상기 제2면에 대한 전류의 설정 전류값 및 상기 보호 전류의 설정 전류값을, 각각, 다른 전류 보정 계수로 보정한다.
이 형태에 의하면, 제4 형태와 마찬가지의 작용 효과를 발휘한다.
제12 형태에 의하면, 제9 또는 제10 형태의 장치에 있어서, 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 전류를 공급하기 위한 제1 전원 장치와, 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 보호 전류를 공급하기 위한 제2 전원 장치를 더 구비한다.
이 형태에 의하면, 제5 형태와 마찬가지의 작용 효과를 발휘한다.
제13 형태에 의하면, 제12 형태의 장치에 있어서, 상기 제2 전원 장치로부터의 상기 보호 전류의 공급처를 상기 기판의 상기 제1면과 상기 제2면 사이에서 전환 가능한 전환 장치를 더 구비한다.
이 형태에 의하면, 제6 형태와 마찬가지의 작용 효과를 발휘한다.
제14 형태에 의하면, 도금을 하기 위한 장치 제어 방법을 실행하도록 컴퓨터를 동작시키는 프로그램을 기억하는 불휘발성의 기억 매체로서, 기판의 제1면 및 제2면에 대하여 각각 제1 도금 전류 밀도 및 제2 도금 전류 밀도의 전류를 공급하면서, 상기 제1면 및 상기 제2면에 각각 도금막을 형성하는 것, 상기 제1면 및 상기 제2면 중 어느 면의 도금이 먼저 완료된 후, 상기 도금이 먼저 완료된 면에 대하여, 상기 도금이 먼저 완료된 면에 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도보다도 작은 전류 밀도의 보호 전류를 공급하는 것을 포함하는 프로그램을 기억하는 불휘발성의 기억 매체를 제공한다.
이 형태에 의하면, 제1 형태와 마찬가지의 작용 효과를 발휘한다.
이상, 몇 가지의 예에 기초하여 본 발명의 실시 형태에 대해서 설명해 왔지만, 상기한 발명의 실시 형태는, 본 발명의 이해를 용이하게 하기 위한 것이며, 본 발명을 한정하는 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경, 개량될 수 있음과 함께, 본 발명에는, 그 균등물이 포함되는 것은 물론이다. 또한, 상술한 과제의 적어도 일부를 해결할 수 있는 범위, 또는, 효과의 적어도 일부를 발휘하는 범위에 있어서, 특허 청구 범위 및 명세서에 기재된 각 구성 요소의 임의의 조합, 또는, 생략이 가능하다.
본원은, 2019년 6월 14일 출원의 일본 특허 출원 제2019-111339호에 기초하는 우선권을 주장한다. 2019년 6월 14일 출원의 일본 특허 출원 제2019-111339호의 명세서, 특허 청구 범위, 도면 및 요약서를 포함하는 모든 개시 내용은, 참조에 의해 전체로서 본원에 포함된다. 일본 특허 공개 제2019-007075호 공보(특허문헌 1), 일본 특허 공개 제2016-74975호 공보(특허문헌 2)의 명세서, 특허 청구 범위, 도면 및 요약서를 포함하는 모든 개시는, 참조에 의해 전체로서 본원에 포함된다.
1 : 도금 장치
12 : 카세트 테이블
14 : 얼라이너
16 : 스핀 드라이어
20 : 기판 착탈부
22 : 기판 반송 장치
24 : 스토커
26 : 프리웨트조
28 : 프리소크조
30a : 제1 수세조
30b : 제2 수세조
32 : 블로우조
34 : 도금조
38 : 도금 셀
36 : 오버플로조
18 : 기판 홀더
18A, 18B : 외부 접속 전극
34 : 도금조
38 : 도금 셀
61 : 패들
62 : 패들 샤프트
63 : 레귤레이션 플레이트
64 : 애노드 유닛
65 : 애노드
66 : 애노드 홀더
71, 72, 73, 74 : 정류기(전원 장치)
81, 82, 83, 83a, 84 : 스위치
12 : 카세트 테이블
14 : 얼라이너
16 : 스핀 드라이어
20 : 기판 착탈부
22 : 기판 반송 장치
24 : 스토커
26 : 프리웨트조
28 : 프리소크조
30a : 제1 수세조
30b : 제2 수세조
32 : 블로우조
34 : 도금조
38 : 도금 셀
36 : 오버플로조
18 : 기판 홀더
18A, 18B : 외부 접속 전극
34 : 도금조
38 : 도금 셀
61 : 패들
62 : 패들 샤프트
63 : 레귤레이션 플레이트
64 : 애노드 유닛
65 : 애노드
66 : 애노드 홀더
71, 72, 73, 74 : 정류기(전원 장치)
81, 82, 83, 83a, 84 : 스위치
Claims (14)
- 도금을 행하기 위한 방법이며,
제1면 및 제2면이 다른 패턴을 갖는 기판을 준비하는 공정과,
상기 기판의 상기 제1면 및 상기 제2면에 대하여, 각각 제1 도금 전류 밀도 및 제2 도금 전류 밀도의 전류를 공급하여, 상기 제1면 및 상기 제2면에 각각 도금막을 형성하는 도금 공정과,
상기 제1면 및 상기 제2면 중 어느 면의 도금이 먼저 완료된 후, 상기 도금이 먼저 완료된 면의 도금막의 부식을 억제하고 상기 도금이 먼저 완료된 면에 추가의 금속이 석출되는 것을 억제하기 위해, 상기 도금이 먼저 완료된 면에 대하여, 상기 도금이 먼저 완료된 면에 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도보다도 작은 전류 밀도의 보호 전류를 공급하는 공정을 포함하고,
상기 도금이 먼저 완료되는 면의 개구율에 따라서 상기 보호 전류의 전류 밀도를 변경하는, 방법. - 제1항에 있어서,
상기 제1면 및 상기 제2면에 대하여 도금해야 할 도금막 두께가 서로 다른, 방법. - 삭제
- 제1항 또는 제2항에 있어서,
상기 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 전류와, 상기 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 보호 전류를 공통의 전원 장치로부터 공급하고,
상기 공통의 전원 장치에 대한, 상기 제1면 또는 상기 제2면에 대한 전류의 설정 전류값 및 상기 보호 전류의 설정 전류값을, 각각, 다른 전류 보정 계수로 보정하는, 방법. - 제1항 또는 제2항에 있어서,
도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 전류를 제1 전원 장치로부터 공급하고, 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 보호 전류를 제2 전원 장치로부터 공급하는, 방법. - 제5항에 있어서,
상기 제1면 및 상기 제2면 중 어느 면이 먼저 도금 완료되는지에 따라서, 상기 제2 전원 장치로부터의 상기 보호 전류의 공급처를, 상기 기판의 상기 제1면과 상기 제2면 사이에서 전환하는, 방법. - 제1항 또는 제2항에 있어서,
상기 보호 전류를 공급하는 공정에서는, 상기 도금이 먼저 완료된 면에 대향하여 배치된 패들에 의해 도금액을 교반하는, 방법. - 제1항 또는 제2항에 있어서,
상기 보호 전류의 전류 밀도는, 상기 도금이 먼저 완료되는 면에 대하여 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 1/100 이하인, 방법. - 도금을 행하기 위한 장치이며,
기판에 대하여 도금을 행하기 위한 도금조와,
상기 도금조에 있어서의 도금을 제어하는 제어 장치
를 구비하고,
상기 제어 장치는,
상기 기판의 제1면 및 제2면에 대하여 각각 제1 도금 전류 밀도 및 제2 도금 전류 밀도의 전류를 공급하여, 상기 제1면 및 상기 제2면에 각각 도금막을 형성하도록 구성되고,
상기 제1면 및 상기 제2면 중 어느 면의 도금이 먼저 완료된 후, 상기 도금이 먼저 완료된 면에 대하여, 상기 도금이 먼저 완료된 면에 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도보다도 작은 전류 밀도의 보호 전류를 공급하도록 구성되어 있는,
장치. - 제9항에 있어서,
상기 제어 장치는, 도금이 먼저 완료되는 면의 개구율에 따라서 상기 보호 전류의 전류 밀도를 변경하도록 구성되어 있는, 장치. - 제9항 또는 제10항에 있어서,
상기 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 전류와, 상기 도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 보호 전류를 공급하는 공통의 전원 장치를 더 구비하고,
상기 제어 장치는, 상기 공통의 전원 장치에 대한, 상기 제1면 또는 상기 제2면에 대한 전류의 설정 전류값 및 상기 보호 전류의 설정 전류값을, 각각, 다른 전류 보정 계수로 보정하는, 장치. - 제9항 또는 제10항에 있어서,
도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도의 전류를 공급하기 위한 제1 전원 장치와,
도금이 먼저 완료되는 상기 제1면 또는 상기 제2면에 대한 상기 보호 전류를 공급하기 위한 제2 전원 장치
를 더 구비하는, 장치. - 제12항에 있어서,
상기 제2 전원 장치로부터의 상기 보호 전류의 공급처를, 상기 기판의 상기 제1면과 상기 제2면 사이에서 전환 가능한 전환 장치를 더 구비하는, 장치. - 도금을 하기 위한 장치의 제어 방법을 실행하도록 컴퓨터를 동작시키는 프로그램을 기억하는 불휘발성의 기억 매체이며,
기판의 제1면 및 제2면에 대하여 각각 제1 도금 전류 밀도 및 제2 도금 전류 밀도의 전류를 공급하면서, 상기 제1면 및 상기 제2면에 각각 도금막을 형성하는 것,
상기 제1면 및 상기 제2면 중 어느 면의 도금이 먼저 완료된 후, 상기 도금이 먼저 완료된 면의 도금막의 부식을 억제하고 상기 도금이 먼저 완료된 면에 추가의 금속이 석출되는 것을 억제하기 위해, 상기 도금이 먼저 완료된 면에 대하여, 상기 도금이 먼저 완료된 면에 도금 중에 공급하는 상기 제1 도금 전류 밀도 또는 상기 제2 도금 전류 밀도보다도 작은 전류 밀도의 보호 전류를 공급하는 것을 포함하고,
상기 도금이 먼저 완료되는 면의 개구율에 따라서 상기 보호 전류의 전류 밀도를 변경하는, 컴퓨터를 동작시키는 프로그램을 기억하는 불휘발성의 기억 매체.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019111339A JP7079224B2 (ja) | 2019-06-14 | 2019-06-14 | めっき方法、めっき装置、プログラムを記憶する不揮発性の記憶媒体 |
| JPJP-P-2019-111339 | 2019-06-14 | ||
| PCT/JP2020/020492 WO2020250650A1 (ja) | 2019-06-14 | 2020-05-25 | めっき方法、めっき装置、プログラムを記憶する不揮発性の記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220020248A KR20220020248A (ko) | 2022-02-18 |
| KR102602976B1 true KR102602976B1 (ko) | 2023-11-17 |
Family
ID=73780946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217032270A KR102602976B1 (ko) | 2019-06-14 | 2020-05-25 | 도금 방법, 도금 장치, 프로그램을 기억하는 불휘발성의 기억 매체 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11542629B2 (ko) |
| JP (1) | JP7079224B2 (ko) |
| KR (1) | KR102602976B1 (ko) |
| CN (1) | CN113748231B (ko) |
| TW (1) | TWI802798B (ko) |
| WO (1) | WO2020250650A1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005097721A (ja) * | 2003-08-27 | 2005-04-14 | Yamaha Corp | 両面メッキ装置および両面メッキ方法 |
| JP2011089157A (ja) | 2009-10-21 | 2011-05-06 | Dainippon Printing Co Ltd | ステンレス基板への金めっき層の形成方法およびそれに用いるめっき装置 |
| JP2018093034A (ja) | 2016-12-01 | 2018-06-14 | 株式会社カネカ | 太陽電池の製造方法、および電極形成用めっき装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA734414A (en) * | 1966-05-17 | D. Bedi Ram | Method of etch prevention | |
| JPS57207192A (en) * | 1981-06-15 | 1982-12-18 | Kawasaki Steel Corp | Production of steel plate plated with zinc-nikel alloy on both sides |
| JPS6475697A (en) * | 1987-09-18 | 1989-03-22 | Nippon Steel Corp | Method for electroplating hot dipped material |
| JP3178373B2 (ja) * | 1997-05-22 | 2001-06-18 | 住友金属工業株式会社 | 連続電気めっき方法と装置 |
| EP0999295A3 (de) * | 1998-10-23 | 2006-05-17 | SMS Demag AG | Anordnung zur elektrogalvanischen Metallbeschichtung von Bändern |
| US6911136B2 (en) * | 2002-04-29 | 2005-06-28 | Applied Materials, Inc. | Method for regulating the electrical power applied to a substrate during an immersion process |
| CN103225094B (zh) * | 2013-05-20 | 2015-09-09 | 深圳市博敏电子有限公司 | 一种盲孔板电镀单面电流保护方法 |
| CN103484908B (zh) * | 2013-09-29 | 2016-09-21 | 华进半导体封装先导技术研发中心有限公司 | Tsv电化学沉积铜方法 |
| JP6092156B2 (ja) * | 2014-06-09 | 2017-03-08 | 株式会社荏原製作所 | めっき装置及びめっき方法 |
| JP6381997B2 (ja) * | 2014-06-30 | 2018-08-29 | 京セラ株式会社 | 印刷配線板の製造方法 |
| JP6585434B2 (ja) | 2014-10-06 | 2019-10-02 | 株式会社荏原製作所 | めっき方法 |
| JP6317299B2 (ja) * | 2015-08-28 | 2018-04-25 | 株式会社荏原製作所 | めっき装置、めっき方法、及び基板ホルダ |
| WO2019003891A1 (ja) * | 2017-06-28 | 2019-01-03 | 株式会社荏原製作所 | 基板ホルダ及びめっき装置 |
| JP6952007B2 (ja) * | 2017-06-28 | 2021-10-20 | 株式会社荏原製作所 | 基板ホルダ及びめっき装置 |
-
2019
- 2019-06-14 JP JP2019111339A patent/JP7079224B2/ja active Active
-
2020
- 2020-05-25 WO PCT/JP2020/020492 patent/WO2020250650A1/ja active Application Filing
- 2020-05-25 CN CN202080031583.8A patent/CN113748231B/zh active Active
- 2020-05-25 KR KR1020217032270A patent/KR102602976B1/ko active IP Right Grant
- 2020-05-25 US US17/605,191 patent/US11542629B2/en active Active
- 2020-06-01 TW TW109118250A patent/TWI802798B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005097721A (ja) * | 2003-08-27 | 2005-04-14 | Yamaha Corp | 両面メッキ装置および両面メッキ方法 |
| JP2011089157A (ja) | 2009-10-21 | 2011-05-06 | Dainippon Printing Co Ltd | ステンレス基板への金めっき層の形成方法およびそれに用いるめっき装置 |
| JP2018093034A (ja) | 2016-12-01 | 2018-06-14 | 株式会社カネカ | 太陽電池の製造方法、および電極形成用めっき装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7079224B2 (ja) | 2022-06-01 |
| TWI802798B (zh) | 2023-05-21 |
| US20220186398A1 (en) | 2022-06-16 |
| TW202104672A (zh) | 2021-02-01 |
| CN113748231A (zh) | 2021-12-03 |
| JP2020204061A (ja) | 2020-12-24 |
| CN113748231B (zh) | 2024-06-28 |
| WO2020250650A1 (ja) | 2020-12-17 |
| US11542629B2 (en) | 2023-01-03 |
| KR20220020248A (ko) | 2022-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11591709B2 (en) | Apparatus for plating | |
| JP6756540B2 (ja) | めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 | |
| TWI781275B (zh) | 電鍍裝置 | |
| US9385035B2 (en) | Current ramping and current pulsing entry of substrates for electroplating | |
| JP7182911B2 (ja) | めっき装置、及びめっき方法 | |
| JP6847691B2 (ja) | めっき装置およびめっき装置とともに使用される基板ホルダ | |
| US11725297B2 (en) | Plating apparatus | |
| KR102602976B1 (ko) | 도금 방법, 도금 장치, 프로그램을 기억하는 불휘발성의 기억 매체 | |
| JP2017137519A (ja) | めっき装置 | |
| JP7440571B2 (ja) | めっき装置及びめっき方法 | |
| WO2017170694A1 (ja) | 基板の製造方法及び基板 | |
| JP7146663B2 (ja) | 基板ホルダ及びめっき装置 | |
| KR102558706B1 (ko) | 도금 장치, 및 도금 방법 | |
| JP2019210515A (ja) | めっき方法、めっき装置、及び限界電流密度を推定する方法 | |
| KR102553048B1 (ko) | 기판 홀더, 도금 장치 및 도금 장치의 제조 방법 | |
| TWI857080B (zh) | 鍍覆裝置 | |
| TWI809415B (zh) | 鍍覆裝置及鍍覆方法 | |
| TW202336291A (zh) | 鍍覆裝置及鍍覆方法 | |
| TW202300706A (zh) | 鍍覆裝置及鍍覆方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |