TWI802798B - 鍍覆方法、鍍覆裝置、儲存有程式之非揮發性記憶媒體 - Google Patents

鍍覆方法、鍍覆裝置、儲存有程式之非揮發性記憶媒體 Download PDF

Info

Publication number
TWI802798B
TWI802798B TW109118250A TW109118250A TWI802798B TW I802798 B TWI802798 B TW I802798B TW 109118250 A TW109118250 A TW 109118250A TW 109118250 A TW109118250 A TW 109118250A TW I802798 B TWI802798 B TW I802798B
Authority
TW
Taiwan
Prior art keywords
plating
aforementioned
current
current density
substrate
Prior art date
Application number
TW109118250A
Other languages
English (en)
Other versions
TW202104672A (zh
Inventor
長井瑞樹
髙橋直人
Original Assignee
日商荏原製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商荏原製作所股份有限公司 filed Critical 日商荏原製作所股份有限公司
Publication of TW202104672A publication Critical patent/TW202104672A/zh
Application granted granted Critical
Publication of TWI802798B publication Critical patent/TWI802798B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/10—Agitating of electrolytes; Moving of racks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

本發明提供一種用於進行鍍覆之方法，該方法包含以下工序：準備第一面與第二面具有不同圖案之基板；對前述基板之前述第一面及前述第二面分別供給第一鍍覆電流密度及第二鍍覆電流密度之電流，而在前述第一面及前述第二面分別形成鍍覆膜；及前述第一面及前述第二面之其中一面的鍍覆先完成後，對前述鍍覆先完成之面供給比在鍍覆中供給至前述鍍覆先完成之面的前述第一鍍覆電流密度或前述第二鍍覆電流密度小之電流密度的保護電流。

Description

鍍覆方法、鍍覆裝置、儲存有程式之非揮發性記憶媒體
本發明係關於一種鍍覆方法、鍍覆裝置、儲存有程式之非揮發性記憶媒體。
過去，係在設於半導體晶圓等之表面的微細配線用溝、孔、或抗蝕層開口部形成配線，或是在半導體晶圓等之表面形成與封裝體之電極等電性連接的凸塊（突起狀電極）。形成此種配線及凸塊之方法，例如習知有電解鍍覆法、蒸鍍法、印刷法、球凸塊法等。近年來隨著半導體晶片之I/O數增加、及窄間距化，多採用可微細化且性能比較穩定之電解鍍覆法。
電解鍍覆裝置例如習知有記載於日本特開2019-007075號公報（專利文獻1）之進行兩面鍍覆者。該鍍覆裝置可從基板固持器之第一外部連接部及第二外部連接部在基板之各面流入彼此不同的電流，來鍍覆各面。此外，日本特開2016-74975號公報（專利文獻2）中記載有在鍍覆前或鍍覆結束後，於陽極－基板間施加順方向之第二電壓，防止與鍍覆時相反方向之電流流動，以防止銅鍍覆膜的溶解。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2019-007075號公報 [專利文獻2]日本特開2016-74975號公報
（發明所欲解決之問題）
專利文獻1之鍍覆裝置於基板的一方之面的鍍覆完成後，至另一方之面的鍍覆完成而撈起基板時，會有先鍍覆完成的一方之面的鍍覆膜因為與鍍覆液接觸而腐蝕的問題。專利文獻2之鍍覆裝置並非將兩面鍍覆作為對象者。此外，即使藉由設置二極體防止反方向之電流流動，因為銅鍍覆液係強酸，仍可能造成鍍覆膜表面腐蝕而表面粗糙度增大。
本發明之目的為解決上述問題之至少一部分。 （解決問題之手段）
本發明一個方面提供一種用於進行鍍覆之方法，該方法包含以下工序：準備第一面與第二面具有不同圖案之基板；對前述基板之前述第一面及前述第二面分別供給第一鍍覆電流密度及第二鍍覆電流密度之電流，而在前述第一面及前述第二面分別形成鍍覆膜；及前述第一面及前述第二面之其中一面的鍍覆先完成後，對前述鍍覆先完成之面供給比在鍍覆中供給至前述鍍覆先完成之面的前述第一鍍覆電流密度或前述第二鍍覆電流密度小之電流密度的保護電流。
以下，參照圖式說明更詳細之實施形態。以下說明之圖式中，對相同或相當之元件註記相同符號，並省略重複之說明。 （第一種實施形態）
圖1顯示本實施形態之鍍覆裝置的整體配置圖。參照圖1，鍍覆裝置1中具備：搭載收納了半導體晶圓等之基板的匣盒10之2台匣盒台12；將基板之定向平面（Orientation flat）或凹槽等的位置對準指定方向之對準器14；對裝載之基板固持器18進行基板裝卸的基板裝卸部20；及使鍍覆處理後之基板高速旋轉而乾燥的自旋乾燥機16。在此等單元之概略中央配置有在此等單元間搬送基板之例如搬送用機器人的基板搬送裝置22。基板可為半導體晶圓、印刷基板、液晶基板、MEMS(微機電系統)等之任意基板。基板亦可為圓形、角形（多角形）、其他任意形狀。在基板表面形成有圖案（凹凸）。所謂「圖案」，是指用於形成配線之導孔(via)或溝渠(trench)，或是凸塊及再配線、用於形成電極墊之抗蝕圖案、絕緣膜之圖案等。
基板裝卸部20具備可沿著軌道50在水平方向滑動之平板狀的裝載板52。基板搬送裝置22在將2個基板固持器18在水平狀態下並列地裝載於裝載板52的狀態下，與一方基板固持器18進行基板交接。然後，基板搬送裝置22使裝載板52在水平方向滑動，與另一方基板固持器18進行基板交接。
此外，鍍覆裝置1中配置有：用於保管及暫時放置基板固持器18之保管暫存裝置(stocker)24；用於使基板浸漬於純水之預濕槽26；用於蝕刻除去形成於基板表面之種層表面的氧化膜之預浸槽28；用於使用純水等水洗基板表面之第一水洗槽30a；用於進行洗淨後之基板脫水的噴吹槽32；用於使用純水等水洗基板表面的第二水洗槽30b；及鍍覆槽34。各單元之配置不限定於圖示者，還可採用其他構成及配置。
鍍覆槽34具備：溢流槽36；及收納於其內部之複數個鍍覆室38。各鍍覆室38將保持基板之基板固持器18收納於內部，進行銅鍍覆等之鍍覆處理。另外，本例係就銅鍍覆進行說明，不過，即使進行鎳、焊錫、銀、金等之鍍覆時仍可使用同樣之鍍覆裝置1。此外，在溢流槽36之側方配置有位於各鍍覆室38之內部，驅動攪拌鍍覆液之槳葉61（參照圖2）的槳葉驅動裝置46。
鍍覆裝置1中具備與基板W一起搬送基板固持器18之基板固持器搬送裝置40。基板固持器搬送裝置40例如係線性馬達方式，且位於基板裝卸部20及上述各槽之側方。基板固持器搬送裝置40具有：第一傳輸機42及第二傳輸機44。第一傳輸機42在基板裝卸部20與保管暫存裝置24之間搬送基板。第二傳輸機44在保管暫存裝置24、預濕槽26、預浸槽28、水洗槽30a, 30b、噴吹槽32及鍍覆槽34之間搬送基板。另外，上述搬送路徑係一例，第一傳輸機42及第二傳輸機44各個亦可採用其他搬送路徑。此外，亦可不具備第二傳輸機44，而僅具備第一傳輸機42。
控制裝置120藉由控制上述鍍覆裝置之各部動作而控制基板處理動作。控制裝置120具有：儲存各種設定資料及各種程式之記憶體120A；及執行記憶體之程式之CPU(中央處理器)120B。構成記憶體之記憶媒體可包含揮發性之記憶媒體及/或非揮發性之記憶媒體(「及/或」表示其前後兩名詞至少其中之一)。記憶媒體例如可包含ROM、RAM、快閃記憶體、硬碟、CD－ROM、DVD－ROM、軟式磁碟等任意的記憶媒體之1個或複數個。記憶體儲存之程式例如包含：控制基板之鍍覆處理的程式；及控制基板及基板固持器之搬送控制的程式。此外，控制裝置120係構成可與統一控制鍍覆裝置及其他相關裝置之無圖示的上級控制器通信，並可在與上級控制器具有的資料庫之間存取資料。另外，亦可控制裝置120、及/或其他1個或複數個控制部合作或單獨地控制鍍覆裝置之各部動作。控制裝置120、控制裝置39（後述）及其他1個或複數個控制部亦可以定序器及/或ASIC(特定應用積體電路)等硬體構成以程式實現之功能的至少一部分。
圖2係從側方觀看鍍覆槽之示意圖。該圖為了方便說明，而顯示鍍覆槽34之1個鍍覆室38的部分為代表，此外，省略溢流槽36之顯示。在鍍覆室38中搬入保持基板W之基板固持器18，並浸漬於鍍覆液Q。就此，基板固持器18係具有露出基板W之兩面S1、S2的開口部，且用於對基板W之兩面S1、S2實施鍍覆的兩面鍍覆用之基板固持器。在基板W之各面S1、S2形成有在須形成鍍覆膜之位置形成開口的抗蝕圖案。以下之說明，為了方便說明，有時將基板W之面S1稱為表面，並將面S2稱為背面，不過面S1、S2之哪一個亦可係表面，面S2亦可係背面，面S1亦可係背面。基板固持器18具備：與接觸於基板W之面S1的種層（鍍覆基底）之接點電性連接的外部連接端子18A；及與接觸於基板W之面S2的種層之接點電性連接的外部連接端子18B。本實施形態之鍍覆液Q係銅鍍覆用的藥液，例如係硫酸銅溶液。其他例之鍍覆液Q亦可為用於鍍覆其他金屬之藥液。
鍍覆槽34中，在成為基板固持器18之兩側的位置配置有槳葉61、調整板63、及陽極65。槳葉61安裝於槳葉軸桿62上，並配置在保持於基板固持器18之基板W的附近。槳葉61藉由槳葉驅動裝置46往返移動槳葉軸桿62而在基板W之面上平行地往返移動來攪拌鍍覆液Q。藉由以槳葉61攪拌鍍覆液Q，可在基板W之表面均勻地供給充分的銅離子。陽極65保持於陽極固持器66而配置。另外，有時將具備陽極65及陽極固持器66的構成稱為陽極單元64。調整板63係電場調整板的一例，且配置於槳葉61與陽極65之間，調整在基板W與陽極65之間的電場/電流之流動。
面S1側之陽極單元64與基板固持器18中連接有整流器71。整流器71係包含用於將交流電流轉換成直流電流之整流電路或電源電路在內的設備（電源裝置），且輸出對應於設定之電流值的直流電流。基板固持器18之外部連接端子18A經由配線71B而連接於整流器71的負極（低電位側）。在面S1側，陽極65經由配置於陽極固持器66中之配線等，與來自整流器71之正極（高電位側）的配線71A電性連接。在面S1側，整流器71形成通過陽極65、鍍覆液Q、基板W之面S1的電流環路（Loop），整流器71可供給通過陽極65、鍍覆液Q、基板W之面S1的鍍覆電流（成膜電流）及/或保護電流（後述）。
面S2側之陽極單元64與基板固持器18中連接有整流器72。整流器72係包含用於將交流電流轉換成直流電流的整流電路或電源電路在內之裝置（電源裝置），並輸出對應於設定之電流值的直流電流。基板固持器18之外部連接端子18B經由配線72B而連接於整流器72的負極（低電位側）。在面S2側，陽極65經由配置於陽極固持器66中之配線等，與來自整流器72的高電位側之配線72A電性連接。在面S2側，整流器72形成通過陽極65、鍍覆液Q、基板W之面S2的電流環路，整流器72可供給通過陽極65、鍍覆液Q、基板W之面S2的鍍覆電流（成膜電流）及保護電流（後述）。
整流器71、72被控制裝置39所控制。控制裝置39藉由來自控制裝置120之指示及/或與控制裝置120合作，可進行整流器71、72的控制。
另外，知道先鍍覆完成之面在鍍覆槽34中的方向情況下，連接於先鍍覆完成之面的整流器71或72只需具有供給保護電流之功能即可。整流器71、72亦可為作為個別裝置而構成，亦可作為單一裝置而構成。其他例之整流器71、72亦可替換成一種設備（電源裝置），該設備係包含將直流電壓轉換成指定電壓範圍之直流電壓的電源電路，而且輸出對應於設定之電流值的直流電流。 （保護電流）
基板W之面S1及S2具有不同圖案（不同形狀、不同深度）時，在面S1與面S2之鍍覆完成時間會不同。例如，面S1與面S2之圖案不同時，各面之目標鍍覆膜厚不同，再者，宜以不同鍍覆電流（密度）及鍍覆時間來鍍覆各面。此種情況下，先鍍覆完成之面（例如面S1）係在停止對該面之鍍覆電流（成膜電流）的狀態下，於另一方之面（例如面S2）鍍覆完成，且基板W從鍍覆液撈起之前，在鍍覆液中等待。在該等待期間，面S1之鍍覆膜表面可能會被具有強酸性之鍍覆液（硫酸銅溶液等）腐蝕，而造成鍍覆膜表面之表面粗糙度變大。另外，為了防止腐蝕，雖然也考慮以兩面之鍍覆同時結束的方式來選擇鍍覆電流（密度）及鍍覆時間的方法，不過，此時對在各面之鍍覆形成最佳處理條件困難。因此，本實施形態係對先鍍覆完成之面，在其鍍覆完成後，為了保護鍍覆膜，而進行控制，以產生與鍍覆中之成膜電流相同方向的微小保護電流（圖8之Ip）之流動。藉由該保護電流抑制在鍍覆膜上增加金屬之析出，並抑制鍍覆膜之金屬在鍍覆液中溶出。 （保護電流密度之設定例）
保護電流Ip是在從先鍍覆完成之面S1/S2的鍍覆完成時（成膜電流停止時）至基板撈起時的等待期間形成可抑制先鍍覆完成之面S1/S2的鍍覆膜腐蝕，且抑制該面S1/S2進一步析出金屬（增加鍍覆）的電流值。一例為保護電流Ip係與流入面S1/S2之鍍覆中（成膜中）的電流I1相同方向，且為電流I1之1/100程度或是1/100以下大小的電流。
成膜電流停止後，因為在鍍覆液中等待之基板W在面S1的鍍覆膜表面之表面粗糙度受到該面S1之開口率（形成鍍覆膜之面積對從基板固持器露出之基板面積的比率）的大小而影響，所以需要依開口率之大小來決定保護電流的大小。以下，參照圖3及圖4說明依開口率之大小決定保護電流的大小之方法例子。
圖3係顯示對開口率不同之各基板測量保護電流之大小與表面粗糙度的關係之實驗結果曲線圖。本例係有保護電流流動，同時使形成了鍍覆膜之基板在鍍覆液中浸漬指定時間後撈起，測量鍍覆膜之表面粗糙度Ra（算數平均粗糙度）。圖4係顯示開口率，與表面粗糙度成為最小之保護電流的大小之關係曲線圖。
圖3中，橫軸表示保護電流密度（保護電流之大小），縱軸表示表面粗糙度Ra。以圓形測量點及虛線表示的曲線係在以開口率OP＝20％形成鍍覆膜之面的測量結果。四方形之測量點及實線連成的曲線係對形成了以開口率OP＝100％形成之鍍覆膜的面之側量結果。從圖3瞭解OP＝20％之鍍覆膜，於保護電流密度約為0.0255A/dm2 時表面粗糙度Ra為最小，以OP＝100％所形成之鍍覆膜，於保護電流密度約為0.015A/dm2 時表面粗糙度為最小。即使對其他開口率OP之值，仍係同樣地測量表面粗糙度，而求出表面粗糙度為最小之保護電流密度。
圖4係依據此等測量結果，對各開口率OP圖示鍍覆膜之表面粗糙度Ra為最小的保護電流密度之大小者。從該圖瞭解，為了使表面粗糙度Ra最小化，需要使開口率OP愈小，愈增大保護電流密度；並需要開口率OP愈大，愈縮小保護電流密度。預先藉由實驗求出如圖4之曲線所示的顯示表面粗糙度Ra為最小之開口率與保護電流密度之大小的關係之關係式或資料表，藉由事先儲存於記憶體等，可依複數種基板規格設定保護電流的大小。另外，不限於表面粗糙度Ra為最小之保護電流的大小，亦可以表面粗糙度Ra在容許範圍之方式來決定保護電流的大小。
具體而言，事先將顯示表面粗糙度Ra為最小之開口率與保護電流密度之大小的關係之關係式或表儲存於控制裝置39及/或120的記憶體等，依據以配方(recipe)等所設定之開口率OP，或是基於從上級通信或使用者介面所接收的基板資訊或影像辨識圖案形狀而得的開口率OP，從上述關係式或表決定保護電流密度，藉以可自動設定對應於保護電流密度之保護電流的大小。 （電流控制）
各整流器已知具有固有之機械誤差，因而在控制裝置39及/或120中，使用公式（1）之關係式修正輸出至整流器的設定電流值，並將修正後之設定電流值作為指示電流值而對整流器輸出。 （指示電流值）＝a ×（設定電流值）＋b   （1） 此處，a、b係電流修正係數。
此外，從共用之整流器輸出成膜電流（鍍覆中）與保護電流（鍍覆後）時，因為成膜電流與保護電流之設定電流值大為不同，所以從相同整流器之輸出確保精度有困難，而可能發生成膜時之鍍覆膜厚不一、及/或防鍍覆液造成腐蝕時的保護電流不足（發生腐蝕）或是保護電流過多（因追加鍍覆造成鍍覆膜厚異常、均勻性惡化）。因此，宜就成膜電流之電流使用範圍（圖5A）與保護電流之電流使用範圍（圖5B）分別設定電流修正係數a、b。
圖5A係顯示在成膜電流之電流使用範圍測量電流值（實際電流值）對指示電流值之測量例的曲線圖。圖5B係顯示在保護電流之電流使用範圍測量電流值（實際電流值）對指示電流值之測量例的曲線圖。圖6係顯示各電流範圍之電流修正係數的設定值之例圖。可從圖5A及圖5B所示之測量結果求出測量電流值（實際電流值）與指示電流值的關係。因為設定電流值係對應於希望之測量電流值而決定者，所以，在圖5A及圖5B所示之測量結果中，將測量電流值替換成設定電流值，算出設定電流值與指示電流值之關係，藉此，可算出公式（1）之修正係數a、b。並從圖5A及圖5B所示之測量結果如圖6所示地算出修正係數a、b。使用算出之修正係數表示公式（1）如下。 ＜成膜電流使用範圍＞ （指示電流值）＝0.9998×（設定電流值）－0.0345  （2） ＜保護電流使用範圍＞ （指示電流值）＝0.9971×（設定電流值）－0.0105  （3）
換言之，控制裝置39或120藉由上述公式（2）、（3）將藉由配方等所設定的設定電流值修正成指示電流值後，藉由將指示電流值輸出至整流器，而從整流器輸出對應於希望之設定電流值的實際電流值。
圖7係電流修正係數之資料庫構成例。如圖7所示，各整流器就成膜電流及保護電流之各電流使用範圍預先藉由實驗求出電流修正係數a、b，並將上述關係式事先儲存於控制裝置39及/或120之記憶體等。而後，控制裝置120及/或39使用整流器及依電流使用範圍之關係式（公式（2）、公式（3））將設定電流值修正成指示電流值，並輸出至對應的整流器。藉此，使用共用之整流器輸出成膜電流及保護電流時，可輸出依電流使用範圍之適切的指示電流值，可更精確控制實際電流值。 （控制流程）
圖8係保護電流供給處理之時間圖。圖9係顯示保護電流供給處理之流程圖。該處理係藉由控制裝置39及/或120執行。另外，亦可藉由控制裝置39、控制裝置120、及/或其他1個或複數個控制部合作或單獨地執行該處理。圖8中，上層之曲線圖顯示流入面S1的電流，下層之曲線圖顯示流入面S2的電流。各曲線圖中，橫軸是時間，縱軸表示電流。
步驟S11係對浸漬於鍍覆槽34之鍍覆液中的基板W開始鍍覆基板W的兩面S1、S2（圖8之時刻t1）。此時，控制裝置39及/或120係將使用預先設定之電流修正係數a、b（公式（2），圖7）修正了設定電流值之指示電流值輸出至各電源裝置71、72，並從各電源裝置71、72分別輸出成膜電流I1、I2。另外，圖8中，為了方便說明，而以一定值表示成膜電流I1、I2，不過，實際上，依配方之設定，成膜電流之值會隨時間而變化。
步驟S12係判定一方之面（本例係面S1）的鍍覆是否完成。任何一面的鍍覆皆未完成時，係繼續對兩面S1、S2鍍覆。判定一方之面S1的鍍覆完成時（圖8之時刻t2），轉移到步驟S13。鍍覆之完成例如係依據配方所設定之鍍覆時間的經過來判定。
步驟S13係開始從整流器71對鍍覆完成後之面S1輸出如上述所設定的保護電流Ip（圖8之上層，時刻t2）。此時，控制裝置39及/或120使用從上級通信取得或是以配方所設定之開口率OP、以及開口率與保護電流之關係式或表（圖4）決定保護電流密度，求出對應於所決定之保護電流密度的保護電流值Ip，將該保護電流值Ip作為設定電流值，使用上述之電流修正係數a、b（公式（3），圖7）算出指示電流值，並將指示電流值輸出至對應之整流器71。此外，為了獲得充分之平滑面，在鍍覆完成後之保護電流輸出中，繼續藉由面S1側之槳葉61攪拌鍍覆液Q。另外，面S2之鍍覆先完成情況下，對面S2與前述同樣地從整流器72輸出保護電流。面S2側之保護電流值亦可與面S1側同樣地取得。面S1、S2之哪一面的鍍覆先完成，可依據配方之資料作判斷。
步驟S14係判定之後鍍覆將完成的另一方之面（本例係面S2）的鍍覆是否完成。面S2之鍍覆未完成時，繼續對面S1輸出保護電流及藉由面S1側之槳葉攪拌。另外，之後鍍覆將完成的另一方之面係面S1情況下，則判定面S1之鍍覆是否完成，尚未完成時，繼續對面S2輸出保護電流及藉由面S2之槳葉攪拌。另外，判定為之後鍍覆將完成的另一方之面的鍍覆完成時（圖8之時刻t3）轉移至步驟S15。
步驟S15係停止對先鍍覆完成之面S1輸出保護電流（圖8之上層，時刻t3），並停止藉由面S1側之槳葉攪拌。另外，先鍍覆完成之面係面S2情況下，則停止對面S2輸出保護電流，並停止藉由面S2側之槳葉攪拌。然後，從鍍覆槽34撈起基板W。 （實施例）
圖10A至圖10D係在具有抗蝕圖案之基板上，以成膜電流5ASD(Ampere per square decimetre)實施5μm的銅鍍覆後，在鍍覆液中浸漬1小時，拍攝鍍覆膜表面狀態的影像。圖10A係浸漬於鍍覆液中未流入保護電流時的拍攝影像，從該拍攝影像瞭解鍍覆膜300受到腐蝕。圖10B係在浸漬於鍍覆液中流入適切電流密度的保護電流時之拍攝影像，從該拍攝影像瞭解防止了鍍覆膜300的腐蝕。圖10C係在浸漬於鍍覆液中流入過少之保護電流時的拍攝影像，從該拍攝影像瞭解鍍覆膜300受到腐蝕。圖10D係浸漬於鍍覆液中流入過多之保護電流時的拍攝影像，從該拍攝影像瞭解在鍍覆膜300上析出有金屬（形成追加的鍍覆）。從此等結果瞭解，藉由在鍍覆液中等待之基板面上流入適切的保護電流，可防止追加鍍覆，並防止鍍覆膜腐蝕。
另外，將先鍍覆完成之面在鍍覆槽中始終朝向相同方向情況下，亦可省略關於在之後鍍覆將完成之面側的整流器71或72輸出保護電流的功能。 （第二種實施形態）
圖11係顯示第二種實施形態之整流器的連接例之概略構成圖。上述實施形態係使用共用之整流器71（整流器72）對面S1（面S2）供給成膜電流及保護電流，不過，如圖11所示，除了用於供給成膜電流的整流器71、72之外，亦可分別設置用於供給保護電流之整流器73、74。此時，係在整流器71的正極與陽極65之間的配線71A中途設置作為切換裝置之開關81，並在整流器73的正極與陽極65之間的配線73A中途設置作為切換裝置之開關83。此外，在整流器72的正極與陽極65之間的配線72A中途設置作為切換裝置之開關82，並在整流器74的正極與陽極65之間的配線74A中途設置作為切換裝置之開關84。各個開關81～84亦可係機械式的開關，亦可係半導體開關。
在面S1、S2上供給成膜電流時，係開啟開關83、84，並關閉開關81、82，分別連接整流器71、72與面S1、S2側的陽極65，並從面S1、S2側之陽極65經由鍍覆液分別對面S1、S2供給成膜電流。面S1之鍍覆先完成情況下，開啟開關81，並關閉開關83，連接整流器73與面S1側的陽極65，從面S1側之陽極65經由鍍覆液對面S1供給保護電流。面S2之鍍覆先完成情況下，開啟開關82，並關閉開關84，連接整流器74與面S2側之陽極65，從面S2側之陽極65經由鍍覆液對面S2供給保護電流。其他構成與上述實施形態同樣，因此省略說明。另外，將先鍍覆完成之面在鍍覆槽中始終朝向相同方向情況下，亦可省略之後鍍覆將完成之面側的保護電流用之整流器73或74及相關的構成（切換裝置等）。
採用本實施形態時，因為除了成膜電流用的整流器之外，另外設置保護電流用的整流器，所以使用保護電流用之個別的整流器，依保護電流之使用範圍進行精度高之保護電流的輸出控制容易。 （第三種實施形態）
圖12係顯示第三種實施形態之整流器的連接例之概略構成圖。本實施形態係構成可從單一之保護電流用的整流器73（74）切換至面S1側及面S2側而輸出。藉此，省略圖11中之保護電流用的整流器73、74之一方。圖12係省略整流器74，顯示從整流器73切換至面S1側及面S2側而輸出的情況。本實施形態係以配線73C連接整流器73之正極與面S2側的陽極65，並在配線73C中途設置作為切換裝置之開關83A。開關83A亦可係機械式之開關，亦可係半導體開關。
在面S1、S2上供給成膜電流時，係開啟開關83、83A，並關閉開關81、82，分別連接整流器71、72與面S1、S2側的陽極65，並從面S1、S2側之陽極65經由鍍覆液分別對面S1、S2供給成膜電流。面S1之鍍覆先完成情況下，開啟開關81，並在開啟開關83A狀態下關閉開關83，連接整流器73與面S1側的陽極65，從面S1側之陽極65經由鍍覆液對面S1供給保護電流。面S2之鍍覆先完成情況下，開啟開關82，並在開啟開關83狀態下關閉開關83A，連接整流器73與面S2側之陽極65，從面S2側之陽極65經由鍍覆液對面S2供給保護電流。
採用本實施形態時，不論基板W之面S1、S2的哪一面先鍍覆完成，皆可從單一之保護電流用的整流器73對先鍍覆完成之面輸出保護電流。換言之，不論先鍍覆完成之面在鍍覆槽中配置於哪個方向，皆可從單一之保護電流用的整流器73對先鍍覆完成之面輸出保護電流。因而，無須各面準備保護電流用之整流器，亦可對任何面輸出保護電流。藉此，使用保護電流用之個別整流器時，可抑制追加之構成，並且亦可對任何面輸出保護電流。 （其他實施形態）
（1）上述實施形態係說明兩面鍍覆時，對先鍍覆完成之面輸出保護電流之例，不過，不論是兩面鍍覆或是單面鍍覆，於鍍覆前，及因裝置故障（搬送機之故障等），而基板持續浸漬於鍍覆液之狀況（非鍍覆時）下，藉由槳葉攪拌鍍覆液，同時對基板之兩面或單面輸出保護電流，亦可抑制基板面之腐蝕，並可維持基板上之鍍覆膜的表面粗糙度及平滑性。
（2）上述實施形態係說明銅鍍覆，不過，亦可適用於其他鍍覆。
（3）上述實施形態係舉兩面鍍覆為例做說明，不過，亦可將上述構成適用於單面鍍覆。
從上述實施形態至少掌握以下之形態。
第一種形態提供一種用於進行鍍覆之方法，該方法包含以下工序：準備第一面與第二面具有不同圖案之基板；對前述基板之前述第一面及前述第二面分別供給第一鍍覆電流密度及第二鍍覆電流密度之電流，而在前述第一面及前述第二面分別形成鍍覆膜；及前述第一面及前述第二面之其中一面的鍍覆先完成後，對前述鍍覆先完成之面供給比在鍍覆中供給至前述鍍覆先完成之面的前述第一鍍覆電流密度或前述第二鍍覆電流密度小之電流密度的保護電流。所謂「圖案」，是指用於形成配線之導孔或溝渠，或是凸塊及再配線、用於形成電極墊之抗蝕圖案、絕緣膜等。保護電流係以抑制在鍍覆先完成之面造成鍍覆材料腐蝕及進一步析出金屬（追加之鍍覆）為目的的電流，保護電流之電流（密度）值設定在可達成該目的之範圍，且與成膜電流（密度）之值比較係微小的電流（密度）值。鍍覆完成時間係作為對象之被鍍覆面的成膜期間結束的時間，換言之，係在作為對象之被鍍覆面上需要停止進一步鍍覆的時間。
採用該形態鍍覆基板之兩面時，可抑制先鍍覆完成之基板面在另一方面之鍍覆完成前被鍍覆液腐蝕，並可抑制基板面之表面粗糙度變大。此外，因為制止在先鍍覆完成之基板面上造成鍍覆材料腐蝕及進一步析出金屬，所以可抑制先鍍覆完成之基板面的表面粗糙度變大，並可維持鍍覆品質。亦即，即使在基板各面之鍍覆完成時間不同時，仍可抑制先鍍覆完成之基板的被鍍覆面腐蝕及追加鍍覆，並可維持鍍覆膜之品質。
第二形態如第一形態之方法，其中對前述第一面及前述第二面須鍍覆之鍍覆膜厚彼此不同。
採用該形態時，因為各面之鍍覆膜厚不同，在其中一面先鍍覆完成時，可抑制先鍍覆完成之基板面被鍍覆液腐蝕及追加鍍覆。
第三形態如第一或第二形態之方法，其中前述鍍覆係依先完成之面的開口率變更前述保護電流之電流密度。
保護電流抑制腐蝕效果及/抑制追加鍍覆效果依被鍍覆面之開口率而變化。因而，以將鍍覆膜表面之表面粗糙度最小化或降低的方式，藉由依開口率將保護電流變更成更適切之大小，可更確實維持鍍覆品質。藉此，可依基板規格供給更適切之保護電流，而將鍍覆膜之表面粗糙度最小化或是降低。
第四形態如第一至第三形態中任何一個形態之方法，其中從共用之電源裝置供給對前述鍍覆先完成之前述第一面或前述第二面的前述第一鍍覆電流密度或前述第二鍍覆電流密度之電流；及對前述鍍覆先完成之前述第一面或前述第二面的前述保護電流，並分別以不同之電流修正係數修正對前述共用之電源裝置的對前述第一面或前述第二面之電流的設定電流值、及前述保護電流的設定電流值。
在鍍覆中供給之鍍覆電流（成膜電流）與鍍覆完成後供給之保護電流的設定電流值大為不同。因而，以相同電源裝置供給成膜電流與保護電流時，可能輸出電流之精度不足。此時，可能發生成膜時之鍍覆膜厚不一、防鍍覆液造成腐蝕時的保護電流不足（發生腐蝕）、保護電流過多（因追加鍍覆造成鍍覆膜厚異常、及/或均勻性惡化）。因此，藉由分別在成膜電流及保護電流之電流使用範圍，以各個電流修正係數修正指示電流值，可輸出希望之實際電流值。藉此，可從相同電源裝置輸出精度更高之成膜電流及保護電流。此外，由於從相同電源裝置輸出成膜電流及保護電流，並因為不需要另外設置保護電流用之電源裝置，所以可減少設置空間及/或成本。
第五形態如第一至第三形態中任何一個形態之方法，其中從第一電源裝置供給對鍍覆先完成之前述第一面或前述第二面的前述第一鍍覆電流密度或前述第二鍍覆電流密度之電流，並從第二電源裝置供給對鍍覆先完成之前述第一面或前述第二面的前述保護電流。
採用該形態時，可選擇對應於成膜電流及保護電流之電流範圍的個別電源裝置，並可精確輸出成膜電流及保護電流。
第六形態如第五形態之方法，其中依前述第一面及前述第二面中哪一面先鍍覆完成，而在前述基板的前述第一面與前述第二面之間切換來自前述第二電源裝置之前述保護電流的供給端。
採用該形態時，依基板之種類、製程(process)而先鍍覆結束之面變化時，即使在鍍覆槽中放置基板之方向不明時及變更時，藉由切換單一電源裝置之輸出端，可從單一電源裝置在先鍍覆結束之面上供給保護電流。因而，不需要各面設置保護電流用之電源裝置，可抑制設置空間及/或成本。
第七形態如第一至第六形態中任何一個形態之方法，其中對前述鍍覆先完成之面供給前述保護電流的工序，係藉由與前述鍍覆先完成之面相對而配置的槳葉來攪拌鍍覆液。
採用該形態時，藉由槳葉之攪拌使鍍覆液對流及均勻化，藉由使均勻之鍍覆液接觸於鍍覆膜表面，可維持鍍覆膜表面之平滑性。
第八形態如第一至第七形態中任何一個形態之方法，其中前述保護電流之電流密度係在鍍覆中對前述鍍覆先完成之面供給的前述第一鍍覆電流密度或前述第二鍍覆電流密度的1/100以下。
採用該形態時，藉由使保護電流（密度）為成膜電流（密度）之1/100以下，可抑制在先鍍覆完成之面上追加析出，並抑制鍍覆膜表面之腐蝕。
第九形態係用於進行鍍覆之裝置，且具備：鍍覆槽，其係用於對基板進行鍍覆；及控制裝置，其係控制在前述鍍覆槽中之鍍覆；前述控制裝置係以對前述基板之第一面及第二面分別供給第一鍍覆電流密度及第二鍍覆電流密度的電流，而分別在前述第一面及前述第二面上形成鍍覆膜之方式構成，前述第一面及前述第二面之其中一面的鍍覆先完成後，係以對前述鍍覆先完成之面供給比在鍍覆中供給至前述鍍覆先完成之面的前述第一鍍覆電流密度或前述第二鍍覆電流密度小之電流密度的保護電流之方式構成。
採用該形態時，可達到與第一形態同樣之作用效果。
第十形態如第九形態之裝置，其中前述控制裝置係構成依鍍覆先完成之面的開口率變更前述保護電流之電流密度。
採用該形態時，可達到與第三形態同樣之作用效果。
第十一形態如第九或第十形態之裝置，其中進一步具備共用之電源裝置，其係供給對前述鍍覆先完成之前述第一面或前述第二面的前述第一鍍覆電流密度或前述第二鍍覆電流密度之電流、及對前述鍍覆先完成之前述第一面或前述第二面的前述保護電流，前述控制裝置對前述共用之電源裝置分別以不同之電流修正係數來修正對前述第一面或前述第二面之電流的設定電流值、及前述保護電流之設定電流值。
採用該形態時，可達到與第四形態同樣之作用效果。
第十二形態如第九或第十形態之裝置，其中進一步具備：第一電源裝置，其係用於對鍍覆先完成之前述第一面或前述第二面供給前述第一鍍覆電流密度或前述第二鍍覆電流密度之電流；及第二電源裝置，其係用於對鍍覆先完成之前述第一面或前述第二面供給前述保護電流。
採用該形態時，可達到與第五形態同樣之作用效果。
第十三形態如第十二形態之裝置，其中進一步具備切換裝置，其係可在前述基板之前述第一面與前述第二面之間切換來自前述第二電源裝置的前述保護電流之供給端。
採用該形態時，可達到與第六形態同樣之作用效果。
第十四形態提供一種儲存有程式之非揮發性記憶媒體，該程式係以執行用於鍍覆之裝置的控制方法之方式使電腦動作，該程式包含：對基板之第一面及第二面分別供給第一鍍覆電流密度及第二鍍覆電流密度的電流，同時在前述第一面及前述第二面分別形成鍍覆膜；及前述第一面及前述第二面之其中一面的鍍覆先完成後，對前述鍍覆先完成之面供給比在鍍覆中供給至前述鍍覆先完成之面的前述第一鍍覆電流密度或前述第二鍍覆電流密度小之電流密度的保護電流。
採用該形態時，可達到與第一形態同樣之作用效果。
以上，係依據若干例子說明本發明之實施形態，不過上述發明之實施形態係為了容易理解本發明者，而並非限定本發明者。本發明在不脫離其旨趣範圍內可變更、改良，並且本發明中當然包含其等效物。此外，在可解決上述問題之至少一部分的範圍，或是可達到效果之至少一部分的範圍內，申請專利範圍及說明書記載之各元件可任意組合或省略。 本申請案依據2019年6月14日申請之日本專利申請編號特願第2019-111339號而主張優先權。包含2019年6月14日申請之日本專利申請編號特願第2019-111339號之說明書、申請專利範圍、圖式及摘要在內的全部揭示內容以參照之方式整個援用於本申請案。包含日本特開2019-007075號公報（專利文獻1）、日本特開2016-74975號公報（專利文獻2）之說明書、申請專利範圍、圖式及摘要在內的全部揭示內容以參照之方式整個援用於本申請案。
1:鍍覆裝置 10:匣盒 12:匣盒台 14:對準器 16:自旋乾燥機 18:基板固持器 18A,18B:外部連接端子 20:基板裝卸部 22:基板搬送裝置 24:保管暫存裝置 26:預濕槽 28:預浸槽 30a:第一水洗槽 30b:第二水洗槽 32:噴吹槽 34:鍍覆槽 36:溢流槽 38:鍍覆室 39:控制裝置 40:基板固持器搬送裝置 42:第一傳輸機 44:第二傳輸機 46:槳葉驅動裝置 50:軌道 52:裝載板 61:槳葉 62:槳葉軸桿 63:調整板 64:陽極單元 65:陽極 66:陽極固持器 71,72,73,74:整流器(電源裝置) 71A,71B,72A,72B,73A,73C,74A:配線 81,82,83,83A,84:開關 120:控制裝置 120A:記憶體 120B:CPU(中央處理器) 300:鍍覆膜 OP:開口率 Q:鍍覆液 S1、S2:面 W:基板
圖1係本實施形態之鍍覆裝置的整體配置圖。 圖2係從側方觀看鍍覆槽之示意圖。 圖3係顯示對開口率(opening ratio)不同之各基板測量保護電流之大小與表面粗糙度的關係之實驗結果曲線圖。 圖4係顯示開口率，與表面粗糙度成為最小之保護電流的大小之關係曲線圖。 圖5A係顯示在成膜電流之電流使用範圍，測量電流值（實際電流值）對指示電流值之測量例的曲線圖。 圖5B係顯示在保護電流之電流使用範圍，測量電流值（實際電流值）對指示電流值之測量例的曲線圖。 圖6係顯示各電流範圍之電流修正係數的設定值之例圖。 圖7係電流修正係數之資料庫構成例。 圖8係顯示保護電流供給處理之時間圖。 圖9係顯示保護電流供給處理之流程圖。 圖10A係顯示使基板浸漬於鍍覆液中後鍍覆膜表面狀態（無保護電流時）之拍攝圖。 圖10B係顯示使基板浸漬於鍍覆液中後鍍覆膜表面狀態（最佳保護電流密度(保護電流密度, Protection current density)時）之拍攝圖。 圖10C係顯示使基板浸漬於鍍覆液中後鍍覆膜表面狀態（保護電流不足時）之拍攝圖。 圖10D係顯示使基板浸漬於鍍覆液中後鍍覆膜表面狀態（保護電流過多時）之拍攝圖。 圖11係顯示第二種實施形態之整流器的連接例之概略構成圖。 圖12係顯示第三種實施形態之整流器的連接例之概略構成圖。
18:基板固持器
18A,18B:外部連接端子
34:鍍覆槽
38:鍍覆室
39:控制裝置
61:槳葉
62:槳葉軸桿
63:調整板
64:陽極單元
65:陽極
66:陽極固持器
71,72:整流器
71A,71B,72A,72B:配線
S1、S2:面
W:基板

Claims (14)

  1. 一種用於進行鍍覆之方法，該方法包含以下工序： 準備第一面與第二面具有不同圖案之基板； 對前述基板之前述第一面及前述第二面分別供給第一鍍覆電流密度及第二鍍覆電流密度之電流，而在前述第一面及前述第二面分別形成鍍覆膜；及 前述第一面及前述第二面之其中一面的鍍覆先完成後，對前述鍍覆先完成之面供給比在鍍覆中供給至前述鍍覆先完成之面的前述第一鍍覆電流密度或前述第二鍍覆電流密度小之電流密度的保護電流。
  2. 如請求項1所述之方法，其中對前述第一面及前述第二面須鍍覆之鍍覆膜厚彼此不同。
  3. 如請求項1或2所述之方法，其中依前述鍍覆先完成之面的開口率變更前述保護電流之電流密度。
  4. 如請求項1或2所述之方法，其中從共用之電源裝置供給對前述鍍覆先完成之前述第一面或前述第二面的前述第一鍍覆電流密度或前述第二鍍覆電流密度之電流；及對前述鍍覆先完成之前述第一面或前述第二面的前述保護電流， 並分別以不同之電流修正係數修正對前述共用之電源裝置的對前述第一面或前述第二面之電流的設定電流值、及前述保護電流的設定電流值。
  5. 如請求項1或2所述之方法，其中從第一電源裝置供給對鍍覆先完成之前述第一面或前述第二面的前述第一鍍覆電流密度或前述第二鍍覆電流密度之電流，並從第二電源裝置供給對鍍覆先完成之前述第一面或前述第二面的前述保護電流。
  6. 如請求項5所述之方法，其中依前述第一面及前述第二面中哪一面先鍍覆完成，而在前述基板的前述第一面與前述第二面之間切換來自前述第二電源裝置之前述保護電流的供給端。
  7. 如請求項1或2所述之方法，其中供給前述保護電流的工序，係藉由與前述鍍覆先完成之面相對而配置的槳葉來攪拌鍍覆液。
  8. 如請求項1或2所述之方法，其中前述保護電流之電流密度係在鍍覆中對前述鍍覆先完成之面供給的前述第一鍍覆電流密度或前述第二鍍覆電流密度的1/100以下。
  9. 一種用於進行鍍覆之裝置，且具備： 鍍覆槽，其係用於對基板進行鍍覆；及 控制裝置，其係控制在前述鍍覆槽中之鍍覆； 前述控制裝置係以對前述基板之第一面及第二面分別供給第一鍍覆電流密度及第二鍍覆電流密度的電流，而分別在前述第一面及前述第二面上形成鍍覆膜之方式構成， 以前述第一面及前述第二面之其中一面的鍍覆先完成後，對前述鍍覆先完成之面供給比在鍍覆中供給至前述鍍覆先完成之面的前述第一鍍覆電流密度或前述第二鍍覆電流密度小之電流密度的保護電流之方式構成。
  10. 如請求項9所述之裝置，其中前述控制裝置係構成依鍍覆先完成之面的開口率變更前述保護電流之電流密度。
  11. 如請求項9或10所述之裝置，其中進一步具備共用之電源裝置，其係供給對前述鍍覆先完成之前述第一面或前述第二面的前述第一鍍覆電流密度或前述第二鍍覆電流密度之電流、及對前述鍍覆先完成之前述第一面或前述第二面的前述保護電流， 前述控制裝置分別以不同之電流修正係數來修正對前述共用之電源裝置的對前述第一面或前述第二面之電流的設定電流值、及前述保護電流之設定電流值。
  12. 如請求項9或10所述之裝置，其中進一步具備：第一電源裝置，其係用於對鍍覆先完成之前述第一面或前述第二面供給前述第一鍍覆電流密度或前述第二鍍覆電流密度之電流；及 第二電源裝置，其係用於對鍍覆先完成之前述第一面或前述第二面供給前述保護電流。
  13. 如請求項12所述之裝置，其中進一步具備切換裝置，其係可在前述基板之前述第一面與前述第二面之間切換來自前述第二電源裝置的前述保護電流之供給端。
  14. 一種儲存有程式之非揮發性記憶媒體，該程式係以執行用於鍍覆之裝置的控制方法之方式使電腦動作，該程式包含： 對基板之第一面及第二面分別供給第一鍍覆電流密度及第二鍍覆電流密度的電流，同時在前述第一面及前述第二面分別形成鍍覆膜；及 前述第一面及前述第二面之其中一面的鍍覆先完成後，對前述鍍覆先完成之面供給比在鍍覆中供給至前述鍍覆先完成之面的前述第一鍍覆電流密度或前述第二鍍覆電流密度小之電流密度的保護電流。
TW109118250A 2019-06-14 2020-06-01 鍍覆方法、鍍覆裝置、儲存有程式之非揮發性記憶媒體 TWI802798B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019111339A JP7079224B2 (ja) 2019-06-14 2019-06-14 めっき方法、めっき装置、プログラムを記憶する不揮発性の記憶媒体
JP2019-111339 2019-06-14

Publications (2)

Publication Number Publication Date
TW202104672A TW202104672A (zh) 2021-02-01
TWI802798B true TWI802798B (zh) 2023-05-21

Family

ID=73780946

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118250A TWI802798B (zh) 2019-06-14 2020-06-01 鍍覆方法、鍍覆裝置、儲存有程式之非揮發性記憶媒體

Country Status (5)

Country Link
US (1) US11542629B2 (zh)
JP (1) JP7079224B2 (zh)
KR (1) KR102602976B1 (zh)
TW (1) TWI802798B (zh)
WO (1) WO2020250650A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005097721A (ja) * 2003-08-27 2005-04-14 Yamaha Corp 両面メッキ装置および両面メッキ方法
CN101575722A (zh) * 1998-10-23 2009-11-11 Sms舒路曼-斯玛公司 带材的电镀金属膜的装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57207192A (en) * 1981-06-15 1982-12-18 Kawasaki Steel Corp Production of steel plate plated with zinc-nikel alloy on both sides
JPS6475697A (en) * 1987-09-18 1989-03-22 Nippon Steel Corp Method for electroplating hot dipped material
JP5333149B2 (ja) * 2009-10-21 2013-11-06 大日本印刷株式会社 ステンレス基板への金めっき層の形成方法およびそれに用いるめっき装置
JP6585434B2 (ja) 2014-10-06 2019-10-02 株式会社荏原製作所 めっき方法
JP6899649B2 (ja) * 2016-12-01 2021-07-07 株式会社カネカ 太陽電池の製造方法、および電極形成用めっき装置
WO2019003891A1 (ja) * 2017-06-28 2019-01-03 株式会社荏原製作所 基板ホルダ及びめっき装置
JP6952007B2 (ja) 2017-06-28 2021-10-20 株式会社荏原製作所 基板ホルダ及びめっき装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101575722A (zh) * 1998-10-23 2009-11-11 Sms舒路曼-斯玛公司 带材的电镀金属膜的装置
JP2005097721A (ja) * 2003-08-27 2005-04-14 Yamaha Corp 両面メッキ装置および両面メッキ方法

Also Published As

Publication number Publication date
US20220186398A1 (en) 2022-06-16
TW202104672A (zh) 2021-02-01
KR20220020248A (ko) 2022-02-18
US11542629B2 (en) 2023-01-03
WO2020250650A1 (ja) 2020-12-17
KR102602976B1 (ko) 2023-11-17
CN113748231A (zh) 2021-12-03
JP2020204061A (ja) 2020-12-24
JP7079224B2 (ja) 2022-06-01

Similar Documents

Publication Publication Date Title
US10513795B2 (en) Plating apparatus, plating method, and substrate holder
US11591709B2 (en) Apparatus for plating
JP4434948B2 (ja) めっき装置及びめっき方法
TWI692552B (zh) 電鍍設備中之電流密度的控制
TW201809363A (zh) 鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體
CN110184639B (zh) 电镀装置
TWI654342B (zh) 用於塡充及缺陷控制之低銅電鍍溶液
JP6847691B2 (ja) めっき装置およびめっき装置とともに使用される基板ホルダ
JP7182911B2 (ja) めっき装置、及びめっき方法
TWI802798B (zh) 鍍覆方法、鍍覆裝置、儲存有程式之非揮發性記憶媒體
JP2017137519A (ja) めっき装置
KR102279435B1 (ko) 기판의 제조 방법 및 기판
CN113748231B (zh) 镀覆方法、镀覆装置、存储程序的非易失性存储介质
US11542618B2 (en) Plating method, plating apparatus, and method for estimating limiting current density
WO2023157105A1 (ja) めっき装置、及びめっき方法
TWI806455B (zh) 鍍覆裝置及鍍覆方法
TWI809415B (zh) 鍍覆裝置及鍍覆方法