KR20200131909A - 비-구리 라이너 층들 상의 구리 전기충진 (electrofill) - Google Patents

비-구리 라이너 층들 상의 구리 전기충진 (electrofill) Download PDF

Info

Publication number
KR20200131909A
KR20200131909A KR1020207032242A KR20207032242A KR20200131909A KR 20200131909 A KR20200131909 A KR 20200131909A KR 1020207032242 A KR1020207032242 A KR 1020207032242A KR 20207032242 A KR20207032242 A KR 20207032242A KR 20200131909 A KR20200131909 A KR 20200131909A
Authority
KR
South Korea
Prior art keywords
copper
electroplating solution
electroplating
concentration
wafer
Prior art date
Application number
KR1020207032242A
Other languages
English (en)
Inventor
리 제이. 브로건
조나단 데이비드 레이드
이 후아 리우
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200131909A publication Critical patent/KR20200131909A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Laminated Bodies (AREA)

Abstract

피처들 내의 구리의 보이드-프리 바텀-업 충진 (void-free bottom-up fill) 이 비-구리 라이너 층들 상에서 달성된다. 비-구리 라이너 층이 구리보다 높은 저항성을 갖는다. 비-구리 라이너 층 상에 구리를 도금하기 위한 전기도금 용액이 구리 착화제로서 저 구리 농도, 고 pH, 유기 첨가제들, 및 브롬화 이온들을 포함한다. 고 pH 및 브롬화 이온들은 유기 첨가제들의 활성을 방해하지 않는다. 일부 구현예들에서, 구리 이온들의 농도는 약 0.2 g/L 내지 약 10 g/L이고, 황산의 농도는 약 0.1 g/L 내지 약 10 g/L이고, 그리고 브롬화 이온들의 농도는 약 20 mg/L 내지 약 240 mg/L이다. 일부 구현예들에서, 전기도금 용액은 부가적인 구리 착화제로서 약 0.1 mg/L 내지 약 100 mg/L의 농도로 염화 이온들을 더 포함한다.

Description

비-구리 라이너 층들 상의 구리 전기충진 (electrofill)
참조로서 인용
PCT 신청 양식이 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 신청 양식에서 식별된 바와 같이 우선권 또는 이익을 주장하는 출원 각각은 전체가 모든 목적들을 위해 참조로서 인용되었다.
집적 회로들 (Integrated Circuits; ICs) 에서 금속 와이어 상호연결부들의 형성은 다마신 (damascene) 또는 듀얼 다마신 프로세스를 사용하여 달성될 수 있다. 통상적으로, 트렌치들 또는 홀들이 기판 상에 위치된 실리콘 옥사이드와 같은, 유전체 재료 내로 에칭된다. 홀들 또는 트렌치들은 하나 이상의 라이너 층들 및 배리어 층들로 라이닝될 (lined) 수도 있다. 이어서 구리의 박층들이 홀들 또는 트렌치들 내에 증착될 수도 있고 구리 시드 층으로 역할할 수 있다. 이후, 홀들 또는 트렌치들은 구리로 충진될 수도 있다.
종래의 구리 증착은 통상적으로 2 단계들로 발생한다. 먼저, 구리 시드 층이 PVD 프로세스를 사용하여 기판 상에 증착된다. 다음으로, 구리는 홀들 또는 트렌치들을 충진하기 위해 시드 층 상에 전기도금된다. 기법들은 배리어 또는 라이너 층들 상에 구리를 직접 전기도금함으로써 PVD를 사용하여 구리 시드 층을 증착하는 것을 방지하는 것으로 개발되었다. 그러나, 배리어 층 또는 라이너 층 상에 구리를 직접 전기도금하는 것의 문제점들이 존재한다.
본 명세서에 제공된 배경기술은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술에 기술되는 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
본 명세서에 제공된 것은 웨이퍼의 표면 상에 구리를 전기도금하는 방법이다. 방법은 웨이퍼의 표면에서 복수의 피처들 및 비-구리 라이너 층을 갖는 웨이퍼를 수용하는 단계 및 전기도금 용액과 웨이퍼의 표면을 콘택트시키는 단계를 포함한다. 전기도금 용액은 약 0.2g/L 내지 약 10g/L의 전기도금 용액 내 농도의 구리 이온들, 촉진제 첨가제, 억제제 첨가제, 및 브롬화 이온들을 포함한다. 전기도금 용액의 pH는 약 1.0보다 크다. 방법은 구리로 복수의 피처들을 충진하도록 비-구리 라이너 층 상에 구리를 전기도금하는 단계를 더 포함한다.
일부 구현예들에서, 전기도금 용액은 평탄화제 (leveler) 첨가제를 더 포함한다. 일부 구현예들에서, 전기도금 용액 내의 브롬화 이온들의 농도는 약 20 mg/L 내지 약 240 mg/L이다. 일부 구현예들에서, 비-구리 라이너 층은 코발트 또는 루테늄을 포함한다. 일부 구현예들에서, 전기도금 용액은 약 0.1 g/L 내지 약 10 g/L의 전기도금 용액 내 농도의 황산을 포함한다. 일부 구현예들에서, 전기도금 용액은 약 1 mg/L 내지 약 100 mg/L의 전기도금 용액 내 농도의 염화 이온들을 더 포함한다. 구리로 충진된 복수의 피처들은 보이드들이 없거나 (free) 실질적으로 없다. 일부 구현예들에서, 방법은 전기도금 용액과 웨이퍼의 표면을 콘택트하기 전 또는 콘택트 시에, Hg/HgSO4에 대해 약 -400 mV 내지 약 -2000 mV의 일정한 전위를 웨이퍼에 인가하는 단계를 더 포함한다. 일부 구현예들에서, 방법은 비-구리 라이너 층 상에 구리를 전기도금할 때, 약 0.2 mA/cm2 내지 약 5 mA/cm2의 전류 밀도로 웨이퍼에 일정한 전류를 인가하는 단계를 더 포함한다. 일부 구현예들에서, 전기도금 용액은 비-구리 라이너 층 상에 비-구리 라이너 층의 용해를 방지하기에 충분한 음극성 과전위 (cathodic overpotential) 를 유도하도록 구성된다. 비-구리 라이너 층 상에 구리를 전기도금하는 것은 구리 시드 층을 증착하지 않고 발생된다.
또 다른 양태는 복수의 피처들 및 비-구리 라이너 층을 갖는 웨이퍼의 표면 상에 구리를 전기도금하기 위한 구리 전기도금 용액을 수반한다. 전기도금 용액은 약 0.2 g/L 내지 약 5 g/L의 구리 전기도금 용액 내 농도의 구리 이온들, 촉진제 첨가제, 억제제 첨가제, 약 20 mg/L 내지 약 240 mg/L의 구리 전기도금 용액 내 농도의 브롬화 이온들, 약 1 mg/L 내지 약 100 mg/L의 구리 전기도금 용액 내 농도의 염화 이온들, 및 약 0.1 g/L 내지 약 10 g/L의 구리 전기도금 용액 내 농도의 황산을 포함한다.
일부 구현예들에서, 구리 전기도금 용액은 평탄화제 첨가제를 포함한다. 일부 구현예들에서, 억제제 첨가제의 농도는 약 30 ppm 내지 약 300 ppm이다. 일부 구현예들에서, 촉진제 첨가제의 농도는 약 5 ppm 내지 약 40 ppm이다. 일부 구현예들에서, 염화 이온들의 농도는 약 10 mg/L 내지 약 80 mg/L이고, 황산의 농도는 약 0.5 g/L 내지 약 5 g/L이다. 일부 구현예들에서, 염화 이온들은 구리 이온들에 대한 제 1 착화제로 역할하고, 브롬화 이온들은 구리 이온들에 대한 제 2 착화제로 역할한다.
이들 및 다른 양태들은 도면들을 참조하여 이하에 더 기술된다.
도 1은 구리 기판 상의 구리의 핵생성의 SEM (Scanning Electron Microscopy) 이미지들 및 코발트 기판 상의 구리 핵생성의 SEM 이미지들을 도시한다.
도 2는 종래의 구리 전기도금 용액을 사용하는 코발트 기판 상의 구리 핵생성의 SEM 이미지들 및 EDTA (ethylenediaminetetraacetic acid) 를 갖는 종래의 구리 전기도금 용액을 사용하는 코발트 기판 상의 구리 핵생성의 SEM 이미지들을 도시한다.
도 3은 종래의 구리 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM (Scanning Transmission Electron Microscopy) 이미지들 및 EDTA를 갖는 종래의 구리 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지들을 도시한다.
도 4는 3 개의 상이한 전기도금 용액들에 대해 웨이퍼의 중심으로부터 거리의 함수로서 전류 밀도의 그래프를 도시한다.
도 5는 가변하는 구리 이온 농도들 및 가변하는 브롬화 이온 농도들을 사용한 구리 핵생성의 SEM 이미지들을 도시한다.
도 6은 가변하는 pH 값들 및 가변하는 브롬화 이온 농도들과 함께 저 구리 농도 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지들을 도시한다.
도 7은 황산 농도의 함수로서 전기도금 용액 전도도의 그래프를 도시한다.
도 8a는 종래의 구리 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지를 도시한다.
도 8b는 착화제로서 브롬화 이온들을 갖는 종래의 구리 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지를 도시한다.
도 8c는 브롬화 이온들 및 감소된 구리 이온 농도를 갖는 종래의 구리 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지를 도시한다.
도 8d는 브롬화 이온들, 감소된 구리 이온 농도, 및 상승된 pH를 갖는 종래의 구리 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지를 도시한다.
도 9는 일부 구현예들에 따른 비-구리 라이너 층 상에 구리를 전기도금하는 일 예시적인 방법의 흐름도를 도시한다.
도 10은 일부 구현예들에 따른 일 예시적인 전착 (electrodeposition) 장치의 상면도의 개략도를 도시한다.
도 11은 대안적인 예시적인 전착 장치의 상면도의 개략도를 도시한다.
본 개시에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판", 및 "부분적으로 제조된 집적 회로"는 상호 교환 가능하게 사용된다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 그 위에 집적 회로 제조의 많은 단계들 중 임의의 단계 동안의 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업계에 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 또한, 용어들 "전해질", "도금 배스", "배스", 및 "도금 용액"과 "전기도금 용액"은 상호 교환 가능하게 사용된다. 이하의 상세한 기술은 본 개시가 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 본 개시는 이렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 더하여, 본 개시의 이익을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들 등과 같은 다양한 물품들을 포함한다.
도입
다마신 상호연결부들의 시드 층 상에 구리를 전기도금하는데 사용된 전해질들 또는 전기도금 용액들은 통상적으로 구리염, 산, 할라이드 이온들, 촉진제, 억제제 및 평탄화제를 포함한다. 구리염은 증착을 위한 구리 소스이다. 예시적인 구리염들은 황산구리 (copper sulfate), 구리 메탄술폰산염 (copper methanesulfonate), 구리 피로인산염 (copper pyrophosphate), 구리 프로판술폰산염 (copper propanesulfonate), 등을 포함하지만, 이에 제한되지 않는다. 본 명세서에 사용된 바와 같이, 구리 이온들의 농도는 구리 양이온들의 농도 (부피 당 질량) 를 반영하고, 구리 양이온들과 연관된 임의의 음이온들의 질량을 포함하지 않는다. 산은 일반적으로 도금 배스의 전도도를 제어하기 위해 사용된다. 예시적인 산들은 황산 및 메탄술폰산을 포함하지만, 이에 제한되지 않는다. 본 명세서에 사용된 바와 같이, 산의 농도는 수소 양이온들 단독의 질량이 아닌, 전체 산 분자의 농도 (부피 당 질량) 를 반영한다. 할라이드 이온들은 이하에 기술된 종래의 바텀-업 충진 (bottom-up fill) 메커니즘을 장려하는, 기판 표면 상에 특정한 유기 첨가제들 (예를 들어, 촉진제, 억제제, 및/또는 평탄화제) 의 흡착을 돕는 브리지들로서 작용할 수도 있다. 예시적인 할라이드 이온들은 염화 이온들, 브롬화 이온들, 요오드화 이온들, 및 이들의 조합들을 포함하지만, 이에 제한되지 않는다.
유기 첨가제들은 목표된 야금, 막 균일성, 결함 제어, 및 충진 성능을 달성하는데 중요할 수도 있다. 통상적으로, 구리 전기도금 용액은 다마신 피처들에서 리세스들 (recesses) 의 제어된 고품질 전기충진을 허용하기 위해 유기 배스 첨가제들을 포함한다. 이러한 첨가제들은 통상적으로 억제제 및 촉진제, 그리고 어쩌면 평탄화제를 포함한다. 억제제의 일 역할은 전기도금을 억제하고, 도금 기판의 표면 분극 (polarization) 을 상승시키는 것이다. 본 명세서에서 사용된 바와 같이, 많은 첨가제 농도들은 ppm (parts per million) 으로 인용된다. 이 단위는 용액의 첨가제 농도를 결정할 목적을 위해 mg/L와 동등하다. 도금 첨가제의 논의가 이하에 제시된다.
억제제들
임의의 이론 또는 작용 메커니즘에 구속되기를 바라지 않지만, 억제제들 (단독으로 또는 다른 배스 첨가제들과 조합하여) 은, 특히 표면 화학흡착하는 할라이드 (예를 들어, 염화물 또는 브롬화물) 와 조합하여 존재할 때, 기판 전해질 계면에 걸쳐 전압 강하의 상당한 상승으로 이어지는, 표면-운동 (surface-kinetic) 분극 화합물들이라고 여겨진다. 할라이드는 억제제 분자들과 웨이퍼 표면 사이의 브리지로서 역할한다.
억제제는 (1) 억제제가 존재하는 영역들에서의 기판 표면의 국부적 분극은 억제제가 존재하지 않는 영역들에 비하여 증가시키고, (2) 전반적으로 기판 표면의 분극을 증가시키는 것 모두를 한다. 증가된 분극 (국부적 및/또는 전반적) 은 상승된 저항/임피던스, 그리고 따라서 특정한 인가된 전위에서 보다 느린 도금에 대응한다.
억제제들이 증착된 막에 포함되지 않지만, 이들이 시간이 지남에 따라 천천히 열화될 수도 있는 것으로 여겨진다. 억제제들은 종종 상대적으로 큰 분자들이고, 많은 경우들에서 이들은 본질적으로 폴리머성이다 (예를 들어, 폴리에틸렌 산화물, 폴리프로필렌 산화물, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 등). 억제제들의 다른 예들은 S-함유 및/또는 N-함유 작용기를 갖는 폴리에틸렌 산화물 및 폴리프로필렌 산화물, 폴리에틸렌 산화물 및 폴리프로필렌 산화물의 블록 폴리머들, 등을 포함한다. 억제제들은 선형 체인 구조들 또는 브랜치 구조들을 가질 수 있다. 다양한 분자량들을 갖는 억제제 분자들이 상업적 억제제 용액에서 공존하는 것이 일반적이다. 부분적으로 억제제들의 큰 크기로 인해, 이들 화합물들의 리세스된 피처로의 확산이 상대적으로 느리다.
촉진제들
임의의 이론 또는 작용 메커니즘에 구속되기를 바라지 않지만, 촉진제들 (단독 또는 다른 배스 첨가제들과 조합하여) 은 억제제들의 존재와 연관된 분극 효과를 국부적으로 감소시키고, 이에 따라 전착 (electrodeposition) 레이트를 국부적으로 상승시키는 경향이 있는 것으로 여겨진다. 감소된 분극 효과는 흡착된 촉진제가 가장 집중된 영역들에서 가장 현저하다 (즉, 분극은 흡착된 촉진제의 국부 표면 농도의 함수로서 감소됨). 예시적인 촉진제들은 이에 한정되지 않지만 디메르캅토프로판 황산, 디메르캅토에탄 황산, 메르캅토프로판 황산, 메르캅토에탄 황산, bis-(3-설포프로필) 이황화물 (SPS), 및 이들의 유도체들을 포함한다. 촉진제가 도금 반응들의 결과로서 기판 표면에 강하게 흡착될 수도 있고, 일반적으로 횡적으로 (laterally) 표면 고정되지만, 촉진제는 일반적으로 막에 포함되지 않는다. 따라서, 촉진제는 금속이 증착될 때 표면 상에 남는다. 리세스가 충진되면서, 국부 촉진제 농도는 리세스 내의 표면 상에서 증가한다. 촉진제들은 억제제들과 비교하여, 보다 작은 분자들이고, 리세스된 피처들 내로 보다 빠른 확산을 보여주는 경향이 있다.
평탄화제들
임의의 이론 또는 작용 메커니즘에 구속되기를 바라지 않지만, 평탄화제들 (단독으로 또는 다른 배스 첨가제들과 조합하여) 은 특히 피처 영역 내 그리고 피처의 측벽들에서 촉진제들과 연관된 탈분극 효과를 상쇄하도록, 억제제로서 역할하는 것으로 여겨진다. 평탄화제는 기판의 분극/표면 저항을 국부적으로 상승시킬 수도 있고, 이에 따라 평탄화제가 존재하는 영역들에서 국부적 전착 반응을 느리게 한다. 평탄화제들의 국부적 농도는 질량 이송에 의해 어느 정도 결정된다. 따라서 평탄화제들은 주로 표면으로부터 멀리 돌출되는 기하구조들을 갖는 표면 구조체들 상에 작용한다. 이 반응은 전착된 층의 표면을 "평활화한다 (smooth)". 평탄화제가 확산 제한된 레이트이거나 이에 근사한 확산 제한된 레이트로 기판 표면에서 반응하거나 소비되고, 따라서 평탄화제의 연속적인 공급은 시간이 지남에 따라 균일한 도금 조건들을 유지하는데 종종 유리한 것으로 여겨진다.
평탄화제 화합물들은 일반적으로 그들의 전기화학적 기능 및 영향에 기반하여 평탄화제들로 분류되고, 특정한 화학 구조 또는 제형 (formulation) 을 필요로 하지 않는다. 그러나, 평탄화제들은 종종 하나 이상의 질소, 아민, 이미드 또는 이미다졸 (imidazole) 을 포함하고, 또한 황 작용기를 포함할 수도 있다. 특정한 평탄화제들은 하나 이상의 5 개 부재 링들 및 6 개 부재 링들 및/또는 컨주게이션된 (conjugated) 유기 화합물 유도체들을 포함한다. 질소 기는 링 구조체의 일부를 형성할 수도 있다. 아민 함유 평탄화제들에서, 아민들은 1 차, 2 차 또는 3 차 알킬 아민들일 수도 있다. 또한, 아민은 아릴 아민 (aryl amine) 또는 헤테로사이클릭 아민 (heterocyclic amine) 일 수도 있다. 예시적인 아민들은 디알킬아민 (dialkylamines), 트리알킬아민 (trialkylamines), 아릴알킬아민 (arylalkylamines), 트리아졸들 (triazoles), 이미다졸 (imidazole), 트리아졸 (triazole), 테트라졸 (tetrazole), 벤즈이미다졸 (benzimidazole), 벤조트리아졸 (benzotriazole), 피페리딘 (piperidine), 모르폴린들 (morpholines), 피페라진 (piperazine), 피리딘 (pyridine), 옥사졸 (oxazole), 벤즈옥사졸 (benzoxazole), 피리미딘 (pyrimidine), 퀴놀린 (quonoline), 및 이소퀴놀린 (isoquinoline) 을 포함하지만, 이에 제한되지 않는다. 이미다졸 및 피리딘이 특히 유용할 수도 있다. 평탄화제 화합물들은 또한 에톡사이드 (ethoxide) 기를 포함할 수도 있다. 예를 들어, 평탄화제는 체인 (예를 들어, 아누스 그린 B (Janus Green B)) 위에 기능적으로 삽입된 아민의 파편들을 갖는, 폴리에틸렌 글리콜 또는 폴리에틸렌 옥사이드에서 발견된 것과 유사한 일반적인 백본 (backbone) 을 포함할 수도 있다. 예시적인 에폭사이드들은 이에 제한되지 않지만, 에피클로로하이드린 (epichlorohydrin) 및 에피브로모하이드린 (epibromohydrin) 과 같은 에피할로하이드린들 (epihalohydrins), 및 폴리에폭사이드 (polyepoxide) 화합물들을 포함한다. 에테르 함유 링키지 (linkage) 에 의해 서로 결합된 2 개 이상의 에폭시드 모이어티들 (moieties) 을 갖는 폴리에폭사이드 화합물들이 특히 유용할 수도 있다. 일부 평탄화제 화합물들은 폴리머성이지만, 다른 화합물들은 아니다. 예시적인 폴리머 평탄화제 화합물들은 이에 제한되지 않지만, 폴리에틸렌이민 (polyethylenimine), 폴리아미도아민 (polyamidoamines), 및 아민과 다양한 산소 에폭사이드들 또는 황화물들의 반응 생성물들을 포함하지만, 이에 제한되지 않는다. 비 폴리머성 평탄화제의 일 예는 6-메르캅토-헥산올 (6-mercapto-hexanol) 이다. 또 다른 예시적인 평탄화제는 PVP (polyvinylpyrrolidone) 이다.
바텀-업 충진
바텀-업 충진 메커니즘에서, 도금 표면 상의 리세스된 피처는 피처의 하단부에서 상단부까지, 그리고 측벽들로부터 피처의 중심부를 향해 내측으로 금속으로 도금되는 경향이 있다. 균일한 충진을 달성하고 피처들 내에 보이드들을 포함되는 것을 방지하기 위해 피처 내 및 필드 영역 내 증착 레이트를 제어하는 것이 중요하다. 상기 기술된 3 가지 유형들의 첨가제들은 바텀-업 충진을 달성하는데 유리하고, 각각은 기판 표면에서 분극을 선택적으로 상승시키거나 감소시키도록 작용한다.
기판이 전해질에 침지된 후, 억제제는 기판의 표면, 특히 필드 영역과 같은 노출된 영역들 상에 흡착된다. 초기 도금 단계들에서, 리세스된 피처의 상단과 하단 사이에 억제제 농도의 상당한 차이가 있다. 이 차이는 억제제 분자의 상대적으로 큰 사이즈 및 이의 대응하여 느린 이송 속성들로 인해 존재한다. 이 동일한 초기 도금 시간 동안, 촉진제가 피처의 하단부 및 측벽들을 포함하는 전체 도금 표면 위에 낮은, 실질적으로 균일한 농도로 축적되는 것으로 여겨진다. 촉진제가 억제제보다 빠르게 피처 내로 확산하기 때문에, 피처 내의 (특히 피처 하단부에서) 촉진제:억제제의 초기 비는 상대적으로 높다. 피처 내의 상대적으로 높은 초기 촉진제:억제제 비는 피처 하단부로부터 상향으로 그리고 측벽들로부터 내측으로 빠른 도금을 촉진한다. 한편, 필드 영역의 초기 도금 레이트는 촉진제:억제제의 보다 낮은 비로 인해 상대적으로 낮다. 따라서, 초기 도금 단계들에서, 도금은 피처 내에서 상대적으로 보다 빨리 그리고 필드 영역에서 상대적으로 보다 느리게 발생한다.
도금을 계속함에 따라, 피처는 금속으로 충진되고, 피처 내의 표면적은 감소된다. 감소하는 표면적 및 표면 상에 실질적으로 남아있는 촉진제 때문에, 피처 내 촉진제의 국부 표면 농도는 도금을 계속함에 따라 상승한다. 피처 내의 이 상승된 촉진제 농도는 바텀-업 충진에 유리한 차동 도금 레이트를 유지하는 것을 돕는다.
특히 오버버든 (overburden) 증착들과 같은 도금의 후반 단계들에서, 촉진제는 바람직하지 않게 특정한 영역들 (예를 들어, 충진된 피처들 위) 에서 빌드업 (build up) 될 수도 있고, 목표된 것보다 빠른 국부 도금을 발생시킨다. 평탄화제는 이 효과에 대응하도록 사용될 수도 있다. 평탄화제의 표면 농도는 표면의 노출된 영역 (즉, 리세스된 피처 내가 아님) 및 대류가 가장 큰 노출된 영역에서 가장 크다. 평탄화제가 촉진제를 대체하고, 국소 분극을 상승시키고, 그렇지 않으면 증착의 다른 위치들보다 큰 레이트로 도금될 표면의 영역들에서 국부 도금 레이트를 감소시키는 것으로 여겨진다. 즉, 평탄화제는 적어도 부분적으로, 표면의 노출된 영역, 특히 돌출하는 구조체들에서 촉진 화합물의 영향력을 감소시키거나 제거하는 경향이 있다. 평탄화제 없이, 피처는 과충진하고 범프 (bump) 를 생성하는 경향이 있을 수도 있다. 따라서, 바텀-업 충진 도금의 후반 단계들에서, 평탄화제들은 상대적으로 평평한 증착을 생성하는데 유리하다.
억제제, 촉진제 및 평탄화제, 조합의 사용은 피처로 하여금 상대적으로 평평한 증착된 표면을 생성하는 동안 바텀-업으로부터 보이드들 없이 충진되게 할 수도 있다. 첨가제 화합물들의 정확한 정체성/조성은 통상적으로 첨가제 공급자들에 의해 영업 비밀들로서 유지되고, 따라서 이들 화합물들의 정확한 특질에 대한 정보는 공개적으로 이용이 불가능하다.
본 개시의 전기도금 용액은 구리의 보이드-프리 (void-free) 바텀-업 충진을 촉진하기 위해 유기 첨가제들의 분배를 인에이블한다 (enable). 전기도금 용액은 피처들이 보이드들 없이 그리고 바텀-업으로부터 충진될 수도 있도록, 유기 첨가제들의 활성을 방해하지 않는다.
비-구리 층 상의 구리 전기도금
본 개시는 구리로 피처들을 충진하기 위한 비-구리 층 상의 구리의 전기도금에 관한 것이다. 일부 구현예들에서, 비-구리 층은 루테늄 (Ru), 코발트 (Co), 또는 다른 적합한 라이너 재료와 같은 전도성 라이너 재료를 포함할 수 있고, 비-구리 층은 라이너 층이다. 본 명세서에 사용된 바와 같이, 비-구리 층은 또한 "비-구리 시드 층", "비-구리 시드", "비-구리 라이너 층", 또는 "비-구리 라이너"로 지칭될 수도 있다. 전도성 라이너 재료는 구리보다 전기적으로 저항성일 수도 있다. 라이너 층은 PVD (Physical Vapor Deposition), CVD (Chemical Vapor Deposition), ALD (Atomic Layer Deposition), 또는 ELD (Electroless Deposition) 와 같은 임의의 적합한 증착 기법에 의해 증착될 수도 있다. 라이너 층은 아래에 놓인 절연 재료로 구리의 확산을 방지하거나 최소화하기 위한 역할을 하는 배리어 층 상에 증착될 수도 있다. 배리어 층들의 예들은 탄탈룸 (Ta), 티타늄 (Ti), 탄탈룸 질화물 (TaN), 티타늄 질화물 (TiN), 및 불소-프리 텅스텐 (FFW) 을 포함한다.
구리 시드 층과 같은 구리 층 상에 구리를 전기도금하는 것은 비-구리 층 상에 구리를 전기도금하는 것만큼 많은 문제들을 제시하지 않는다. 통상적으로, 비-구리 층들 상의 도금은 2 단계 프로세스에 의해 달성되고, 구리 시드 층이 먼저 증착되고, 구리 시드 층 상에 구리의 벌크 전기도금으로 이어진다. 일부 예들에서, 개별적인 증착 프로세스들이 수행된다. 예를 들어, 구리 시드 층이 비-구리 층 상에 PVD에 의해 증착되고, 벌크 구리가 구리 시드 층 상에 전기도금에 의해 구리 시드 층 상에 증착된다. 일부 예들에서, 상이한 전기도금 용액들이 비-구리 층 상에 구리를 전기도금하는데 사용되고, 구리 시드 층이 제 1 전기도금 용액으로 증착되고 벌크 구리가 제 2 전기도금 용액을 사용하여 구리 시드 층 상에 증착된다. 비-구리 층 상에 구리를 전기도금하기 위한 2 단계 프로세스에 따르는 것은 비용을 상승시키고, 프로세싱 시간을 증가시키며, 서브-컨포멀한 (sub-conformal) 구리 시드 층으로 인해 핀치-오프 (pinch-off) 의 위험을 상승시킨다. 서브-컨포멀하거나 불균일한 구리 시드 층 커버리지 (coverage) 는 다마신 상호연결부 임계 치수들이 감소함에 따라 보다 다루기 힘들다 (intractable). 서브-컨포멀하거나 불균일한 구리 시드 층이 있을 때 구리 전기충진 동안 불균일한 도금 및 결함들이 도입될 수도 있다.
본 개시는 (i) 구리 시드 층을 증착하고 (ii) 구리 시드 층 상에 벌크 구리 전기충진을 수행하기 위한 별개의 동작들 없이 비-구리 층 또는 비-구리 시드 상에 구리 전기충진을 수행한다. 비-구리 층 상에서 구리를 효과적으로 핵생성하고, 리세스된 피처들에서 구리의 보이드-프리 바텀-업 충진을 달성하고, 그리고 웨이퍼 표면에 걸쳐 구리의 상당한 증착 균일성을 달성하는 전해질 또는 전기도금 용액이 제공된다.
비-구리 층 상의 구리의 핵생성은 일반적으로 몇몇의 문제점들을 제시한다. 전류가 핵생성을 촉진하기 위해 전해질에 침지된 기판에 인가되고, 이에 따라 3 차원 구리 "아일랜드들 (islands)" 또는 "입자들 (grains)"을 형성한다. 구리 아일랜드들은 이들이 연속적인 구리 막으로 합쳐질 때까지 계속해서 성장한다. 일반적으로, 기존의 구리 핵 상의 구리의 증착은 새로운 구리 핵의 생성보다 역학적으로 (kinetically) 유리하다. 따라서, 비-구리 층 상의 구리의 핵생성은 역학적으로 유리하지 않다. 비-구리 층 상에 구리를 핵생성하는 것은 비-구리 층에 걸쳐 드문 구리 아일랜드들 또는 입자들을 생성하고, 고르지 않은 충진 및 불량한 접착을 발생시킨다.
도 1은 구리 기판 상의 구리의 핵생성의 SEM 이미지들 및 코발트 기판 상의 구리 핵생성의 SEM 이미지들을 도시한다. 도 1에서, 구리의 핵생성은 구리 기판 상에 역학적으로 유리하고, 코발트 기판 상보다 연속적인 막을 발생시킨다. 대조적으로, 구리의 핵생성은 코발트 기판 상에 역학적으로 유리하지 않고, 코발트 기판에 걸쳐 드문 입자들을 발생시킨다.
일부 비-구리 층들에서, 비-구리 층의 용해는 충분한 과전위 없이 가능하다. 비-구리 층의 용해 전위보다 큰 전기도금 용액의 과전위가 비-구리 층의 용해를 방지한다. 전기도금 용액은 비-구리 시드의 용해를 최소화하기 위해 주어진 전류 밀도에서 고 과전위 (강한 분극) 를 나타낼 수도 있다. 따라서, 보다 높은 과전위는 주어진 전류 밀도에서 보다 우수한 시드 보호를 제공한다. 우수한 시드 보호는 박형의 시드들 (예를 들어, 약 100 Å보다 박형임) 을 갖는 작은 피처들 (예를 들어, < 25 nm 피처 폭) 에 특히 유리하고, 그렇지 않으면 도금 동안 용해될 수도 있고, 충진 결함들을 발생시킨다. 비-구리 층이 구리보다 덜 귀중한 금속을 포함하면 보다 높은 과전위가 필요할 수도 있다. 코발트는 구리보다 덜 귀중하고 보다 용해되기 쉽고, 루테늄은 구리보다 귀중하고 용해되기 쉽지 않다.
보다 높은 과전위는 시드 용해의 효과들을 감소시킬 뿐만 아니라, 보다 높은 과전위는 보다 우수한 핵생성을 촉진한다. 보다 높은 과전위를 갖는 전기도금 용액이 보다 높은 핵생성 밀도를 제공하고, 이는 불연속적인 구리 막 대신 연속적인 구리 막의 형성을 발생시킨다.
고 핵생성 밀도를 촉진하는 일 방식은 보다 분극화된 전극으로 이어지는 용액 조건들을 사용하는 것이다. 상승된 전극 분극은 다수의 방법들에 의해 달성될 수 있다. 이러한 일 방법은 전해질에 EDTA (ethylenediaminetetraacetic acid), NTA (nitrilotriacetic acid), 시트르산, 글루타민산, 등과 같은 특정한 착화제들을 사용하는 단계를 수반할 수도 있다. 착화제들은 예를 들어, 정전 상호작용들에 의해 구리 이온들과 결합하고, 가용성 착체를 형성한다. 다양한 예들에서, 착화제들은 착화된 구리 이온들을 부분적으로 인클로징하고 구리 이온들을 부분적으로 차폐하도록 성형된다. 착화제들이 기판 표면 상에 흡착하는 것 대신 용액에서 구리로 착체들을 형성함으로써 주로 작용하기 때문에 억제제들이 아니지만, 착화제들은 구리 전착의 과전위를 상승시킴으로써 억제제-유사 기능을 수행한다. 착화제들은 분극의 정도, 또는 금속으로의 구리 이온을 환원시키도록 요구된 전위를 상승시키도록 역할한다. EDTA와 유사한 보다 강한 착화제들은 구리 전착의 분극을 상승시키는 것을 돕고, 이에 따라 비-구리 층들에서도 핵생성을 개선한다.
도 2는 종래의 구리 전기도금 용액을 사용하는 코발트 기판 상의 구리 핵생성의 SEM 이미지들 및 EDTA를 갖는 구리 전기도금 용액을 사용하는 코발트 기판 상의 구리 핵생성의 SEM 이미지들을 도시한다. 도 2에서, EDTA가 없는 종래의 구리 전기도금 용액을 사용하는 구리의 핵생성은 코발트 기판에 걸쳐 드문 구리 아일랜드들을 발생시킨다. 대조적으로, EDTA를 갖는 구리 전기도금 용액을 사용하는 구리의 핵생성은 코발트 기판에 걸쳐 실질적으로 개선된 구리의 핵생성을 발생시킨다.
강한 착화제들은 비-구리 층들 상에서도 구리 핵생성을 촉진시킬 수도 있지만, 이러한 착화제들은 충진에 부정적인 영향을 미칠 수도 있다. 상기 논의된 바와 같이, 촉진제들, 억제제들, 및/또는 평탄화제들을 포함하는 유기 첨가제들은 피처에서 구리의 증착 레이트를 제어하기 위해 전기도금 용액에 포함될 수도 있다. 촉진제들, 억제제들, 및/또는 평탄화제들의 활성 및 농도를 제어하는 것은 보이드-프리 바텀-업 충진을 달성하기 위한 역할을 한다. 그러나, 많은 착화제들은 구리의 전기도금이 바텀-업 방식으로 발생하지 않도록 유기 첨가제 활성을 방해한다. 특정한 예들에서, 구리의 전기도금은 바텀-업보다 컨포멀하다. 다마신 도금의 맥락에서, 컨포멀한 막들은 피처들의 내부에 심들 (seams)/보이드들의 포함으로 이어질 수 있기 때문에 바람직하지 않다.
도 3은 종래의 구리 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지들 및 EDTA를 갖는 종래의 구리 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지들을 도시한다. 도 3에서, EDTA 없는 구리 전기도금 용액의 사용은 코발트로 라이닝된 피처 내에 불량한 핵생성 및 불량한 충진을 발생시킨다. 대조적으로, EDTA를 갖는 구리 전기도금 용액의 사용은 개선된 핵생성을 발생시키지만, 충진은 EDTA가 유기 첨가제 활성을 방해하기 때문에 바텀-업보다 컨포멀해진다. 컨포멀한 충진은 도 3에 도시된 바와 같이 심들/보이드들로 이어진다.
전기 도금이 시작되면, 일반적으로 (기판이 전력 공급부에 연결되는) 기판의 에지들과 기판의 중심부 사이에 상당한 전위 강하가 있다. 전위의 차는 초기 도금 단계 동안 에지들에서 보다 빠른 도금 및 기판의 중심부에서 느린 도금을 발생시킨다. 발생하는 막은 일반적으로 두꺼운 에지 및 박형의 중심부이고, 기판 상의 상이한 영역들 사이에 상당한 도금 불균일성들이 있을 수도 있다는 것을 의미한다. 이는 "말단 효과 (terminal effect)"로 공지되었다.
기판이 비-구리 층들을 포함할 때 말단 효과가 보다 현저할 수도 있다. 이는 비-구리 층들이 일반적으로 구리 층들보다 저항성이기 때문이다. 특히, 비-구리 시드 층은 인입 기판의 시트 저항으로 하여금 기판이 구리 시드 층을 갖는 경우보다 높거나 실질적으로 높게 할 수도 있다. 전위 강하는 보다 저항성인 기판을 사용하여 기판의 에지와 기판의 중심부 사이에서 보다 상당할 수 있다. 그러나, 말단 효과의 강도는 보다 낮은 전도도 도금 배스들을 사용함으로써 감소될 수도 있다. 전기도금 용액의 보다 낮은 전해질 전도도는 기판 에지와 기판 중심부 사이에 보다 크지 않은 전압 강하를 발생시킨다.
도 4는 3 개의 상이한 전기도금 용액들에 대해 웨이퍼의 중심으로부터 거리의 함수로서 전류 밀도의 그래프를 도시한다. 기판에 걸쳐 전달된 전류 프로파일은 침지 동안 기판 표면 상에 상대적으로 균일하거나 불균일한 전류 밀도를 제공할 수도 있고, 이에 따라 기판 표면에 걸쳐 구리의 균일하거나 불균일한 전기도금을 발생시킨다. 전기도금 용액의 전도도는 기판에 전달된 전류의 프로파일에 영항을 미칠 수도 있다. 도 4에서, 거리의 함수로서 전류 밀도의 큰 차는 보다 전도성 용액 (예를 들어, 60 mS/cm) 으로 생성된다. 전류 밀도는 기판의 중심부 근방에서 낮고 기판이 전력 공급부에 연결되는 근방에서 높다. 반면, 전류 밀도의 작은 차는 보다 낮은 전도성 용액 (예를 들어, 0.6 mS/cm) 으로 생성된다. 따라서, 말단 효과의 강도는 전기도금 용액의 전도도가 감소함에 따라 감소된다.
본 개시의 전기도금 용액이 핵생성, 바텀-업 충진, 및 말단 효과에 의해 제기된 문제들을 해결한다. 본 개시의 전기도금 용액은 말단 효과를 완화하면서 효과적으로 핵생성하고 하나 이상의 피처들에서 비-구리 층 상의 구리의 바텀-업 충진을 수행한다.
핵생성을 촉진하는 방법들 중 하나는 구리 이온 농도를 감소시키는 것이다. 저 구리 이온 농도들을 갖는 전기도금 용액들은 저 구리 전해질들로 지칭될 수도 있다. 구리 이온들의 저 농도는 약 10 g/L보다 낮은 구리 이온들의 농도를 의미하는 것으로 이해된다. 일부 구현예들에서, 저 구리 전해질은 전기도금 용액에서 약 10 g/L보다 낮은 구리 이온들의 농도를 갖는다. 저 구리 전해질의 사용은 비-구리 층 상의 분극을 상승시키고, 전기도금 용액의 과전위를 상승시킨다. 이는 비-구리 층 상에 구리의 핵생성을 촉진하고, 용해로부터 비-구리 층을 보호하는 역할을 할 수도 있다. 본 개시의 전기도금 용액이 약 0.2 g/L 내지 약 10 g/L 또는 약 0.2 g/L 내지 약 5 g/L의 구리 이온들의 농도를 가질 수도 있다.
상기 논의된 바와 같이 핵생성을 촉진하는 또 다른 방법은 착화제의 사용에 의한 것이다. 착화제들은 전기도금 용액의 과전위를 상승시킨다. 착화제들의 예들은 EDTA, NTA, 시트르산, 글루타민산, 및 브롬화 이온들 및 염화 이온들과 같은 할라이드 이온들을 포함한다. 그러나, 착화제들은 통상적으로 유기 첨가제들의 활성을 방해하고, 이에 따라 바텀-업 충진 프로세스들을 방해하고, 도 3에 도시된 바와 같이 컨포멀한 막들을 발생시킨다.
도 5는 가변하는 구리 이온 농도들 및 가변하는 브롬화 이온 농도들을 사용한 구리 핵생성의 SEM 이미지들을 도시한다. 전기도금 용액에 구리 이온들이 2 g/L의 농도를 갖고 브롬화 이온들이 없으면, 구리의 핵생성은 불량했다. 전기도금 용액에 0.5 g/L의 감소된 구리 이온 농도를 갖고 브롬화 이온들이 없으면, 구리의 핵생성이 개선되었다. 전기도금 용액에 구리 이온들이 2 g/L의 농도를 갖고 1 mM의 브롬화 이온들을 가지면, 구리의 핵생성이 또한 개선되었다. 따라서, 감소된 구리 이온 농도 및 브롬화 이온들의 존재는 구리의 핵생성을 개선할 수도 있다.
놀랍게도, 핵생성을 개선하기에 충분한 브롬화 이온들의 농도는 구리의 바텀-업 충진에 부정적인 영향을 미치지 않았다. EDTA와 같은 다른 많은 착화제들이 유기 첨가제 활성을 방해하고 바텀-업 증착보다는 컨포멀한 증착을 발생시키는 반면, 착화제로서 브롬화 이온은 유기 첨가제 활성을 방해하지 않았다. 일부 구현예들에서, 본 개시의 전기도금 용액은 약 20 mg/L 내지 약 240 mg/L의 전기도금 용액 내의 농도로 브롬화 이온들을 포함한다.
일부 구현예들에서, 전기도금 용액은 제 1 착화제로서 역할하는 브롬화 이온에 더하여 제 2 착화제를 포함한다. 제 2 착화제는 구리 전기도금에 대한 도금 표면의 분극을 더 상승시킬 수도 있다. 예를 들어, 제 2 착화제는 염화 이온을 포함할 수도 있다. 본 개시의 전기도금 용액은 약 1 mg/L 내지 약 100 mg/L의 전기도금 용액 내의 농도로 염화 이온들을 포함할 수도 있다.
도 6은 가변하는 pH 값들 및 가변하는 브롬화 이온 농도들을 갖는 저 구리 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지들을 도시한다. 브롬화 이온들 없이, 핵생성은 pH가 낮거나 높은지 여부에 관계 없이 불량하다. 전기도금 용액에서 0.5 mM 농도의 브롬화 이온들을 가지면, 고 산 농도들에서 핵생성이 개선되고 바텀-업 충진이 충분했다. 전기도금 용액에서 1 mM 농도의 브롬화 이온들을 가지면, 고 산 농도들 및 저 산 농도들에서 핵생성이 개선되고 바텀-업 충진이 충분했다. 브롬화 이온들의 부가는 핵생성을 개선하고, 보다 높은 pH 값들에서도 보이드-프리 바텀-업 충진을 유지한다. 이는 코발트와 같은 비-구리 층 상에서 달성된다.
전기도금 용액의 전도도를 감소시키는 방법들 중 하나는 산 농도를 감소시키는 것이다. 즉, 보다 높은 pH 값들은 보다 낮은 전도도 용액과 상관되고, 보다 낮은 전도도 용액들은 말단 효과를 완화한다. 본 개시의 전기도금 용액의 pH는 1.0 이상, 1.5 이상, 또는 2.0 이상이다. 일부 구현예들에서, pH는 전기도금 용액에서 황산의 농도를 조정함으로써 제어될 수 있다.
도 7은 황산 농도의 함수로서 전기도금 용액 전도도의 그래프를 도시한다. 전기도금 용액은 0.5 g/L의 고정된 양의 구리 이온 농도를 포함하지만, 가변하는 황산 농도들을 포함한다. 황산 농도가 상승함에 따라, 전기도금 용액의 전도도가 선형으로 상승한다. 따라서, 보다 낮은 산 농도는 보다 낮은 전도도 전기도금 용액들로 하여금 말단 효과로 유발된 웨이퍼에 걸친 균일성 문제들을 완화하는 것을 돕게 한다.
그러나, 통상적인 다마신 도금에서, 높은 pH 값들이 유기 첨가제 활성을 방해하게 하여 불량한 바텀-업 충진을 발생시키기 때문에, 높은 pH를 갖는 것은 일반적으로 바람직하지 않다. 도 6의 STEM 이미지들을 참조하면, 감소하는 산 농도는 0.5 mM 브롬화 이온들 및 0 mM 브롬화 이온들에 대해 불량한 바텀-업 충진에서 발생된 것이 관찰되었다. 예상된 것처럼, 상승된 pH 값들은 도 6에 도시된 바와 같이 유기 첨가제 활성을 방해한다.
놀랍게도, 감소된 산 농도와 결합된 상승된 브롬화 이온 농도는 바텀-업 충진에 해로운 영향을 미치지 않았다. 브롬화 이온들은 도 6에 도시된 바와 같이 핵생성을 개선하고 효과적인 바텀-업 충진을 유지하는 역할을 한다. 개선된 핵생성 및 충진은 감소하는 산 농도로도 유지되었다. 도 6에서, 핵생성 및 바텀-업 충진은 10 g/L 황산에서, 2.5 g/L 황산에서, 그리고 0.98 g/L 황산에서 유지되었다. 감소하는 산 농도 및 상승하는 브롬화 이온 농도는 1 mM 브롬화 이온들에 대해 개선된 바텀-업 충진을 발생시킨다는 것이 관찰되었다.
본 개시의 전기도금 용액은 저 산 농도를 가질 수도 있다. 예를 들어, 전기도금 용액은 약 0.1 g/L 내지 약 10 g/L 또는 약 0.5 g/L 내지 약 5 g/L의 산 농도를 가질 수도 있다. 감소된 산 농도들은 보다 높은 pH 값들과 상관된다. 본 개시의 전기도금 용액은 약 1.0 이상의 pH 값들과 같은 상대적으로 높은 pH 값을 가질 수도 있다. 일부 구현예들에서, 본 개시의 전기도금 용액은 황산 또는 메탄 술폰산과 같은 산을 포함한다. 술폰산은 전기도금 용액 내에서 약 0.1 g/L 내지 약 10 g/L 또는 약 0.5 g/L 내지 약 5 g/L의 농도일 수도 있다.
비-구리 층 상에 우수한 핵생성 및 바텀-업 충진을 달성하는 것은 유기 첨가제들로 가능하다. 비-구리 층들 상에 구리를 전기도금하기 위한 많은 종래의 기법들은 고 pH 값들/착화제들이 바텀-업 충진을 방해하기 때문에 유기 첨가제들의 포함을 회피했다. 그러나, 본 개시의 전기도금 용액은 종래의 유기 첨가제들을 사용하여 비-구리 층 상의 구리의 핵생성 및 바텀-업 충진을 촉진한다. 따라서, 본 개시의 전기도금 용액은 촉진제들, 억제제들, 평탄화제들, 또는 이들의 조합들을 포함한다. 예를 들어, 전기도금 용액은 약 10 ppm 내지 약 500 ppm의 활성 유기 첨가제들을 포함할 수도 있다. 일부 구현예들에서, 촉진제들의 농도는 약 100 ppm 이하, 또는 약 5 ppm 내지 약 40 ppm일 수도 있다. 일부 구현예들에서, 억제제들의 농도는 약 30 ppm 내지 약 300 ppm일 수도 있다. 일부 구현예들에서, 전기도금 용액은 선택 가능하게 촉진제들 및 억제제들에 더하여 평탄화제들을 포함한다.
도 8a 내지 도 8d는 코발트로 라이닝된 피처들에서 구리 충진에 저 구리 농도, 착화제로서 브롬화 이온들, 및 상대적으로 높은 pH 값들의 효과들을 도시한다. 코발트는 비-구리 층의 일 예로 역할한다. 도 8a 내지 도 8d는 핵생성 및 피처들의 구리의 충진의 혁신적인 개선들을 도시한다.
도 8a는 종래의 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지를 도시한다. 다마신 상호연결부들에 대한 종래의 전기도금 용액들은 약 10 g/L 이상의 구리 이온의 구리 농도를 가질 수도 있다. 브롬화 이온과 유사한 착화제들이 없고, 보다 낮은 구리 농도가 없고, 높은 산도를 가지면, 코발트 상의 구리의 전기도금은 불량한 핵생성 및 불량한 충진을 발생시킨다.
도 8b는 착화제로서 브롬화 이온들을 갖는 종래의 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지를 도시한다. 착화제로서 브롬화 이온들의 첨가는 핵생성을 촉진하기 위해 구리 전기도금의 분극을 상승시킨다. 착화제들은 도 2에 도시된 바와 같이 핵생성을 개선하는 것으로 도시되었지만, 도 3에 도시된 바와 같이 충진에 해로운 영향을 미치는 것으로 또한 도시되었다. 그러나, 도 6 및 도 8b에 도시된 바와 같이, 전기도금 용액의 착화제로서 브롬화 이온들의 포함은 구리 핵생성을 개선할 뿐만 아니라 구리 충진을 보존하거나 심지어 개선한다.
도 8c는 브롬화 이온들 및 감소된 구리 이온 농도를 갖는 종래의 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지를 도시한다. 구리 이온 농도를 낮게 하는 것은 도금 표면 상의 분극을 상승시키기 위해 전기도금 용액의 과전위를 더 상승시킬 수도 있다. 도 8c에 도시된 바와 같이, 이는 희생 충진 없이 비-구리 층 상의 구리 핵생성을 더 개선한다.
도 8d는 브롬화 이온들, 감소된 구리 이온 농도, 및 상승된 pH를 갖는 종래의 전기도금 용액을 사용하여 코발트로 라이닝된 피처들의 구리 충진의 STEM 이미지를 도시한다. 상승된 pH 또는 보다 낮은 산 농도는 말단 효과를 완화하기 위해 보다 낮은 전도도 전기도금 용액을 제공하고, 이에 따라 개선된 웨이퍼에 걸친 균일성을 생성한다. 그러나, 상승된 pH는 통상적으로 유기 첨가제 활성의 방해로 인해 보다 불량한 충진을 발생시킨다. 그럼에도 불구하고, 도 6 및 도 8d에 도시된 바와 같이, 상승된 pH와 결합하여 착화제로서 브롬화 이온들의 포함은 구리 핵생성을 개선할 뿐만 아니라 구리 충진을 보존하거나 심지어 개선한다.
도 9는 일부 구현예들에 따른 비-구리 라이너 층 상에 구리를 전기도금하는 일 예시적인 방법의 흐름도를 도시한다. 프로세스 (900) 의 동작들은 상이한 순서들로 그리고/또는 상이한, 보다 적은, 또는 부가적인 동작들로 수행될 수도 있다.
프로세스 (900) 의 블록 (910) 에서, 복수의 피처들을 갖는 웨이퍼가 수용된다. 웨이퍼는 웨이퍼의 표면에 비-구리 라이너 층을 포함한다. 웨이퍼는 전기도금 프로세스를 통해 충진될 피처들을 포함한다. 일부 구현예들에서, 피처들은 약 5 내지 100 nm의 폭, 또는 약 25 내지 100 nm의 폭, 또는 10 내지 20 nm 폭인 트렌치들 또는 비아들일 수도 있다. 트렌치들, 비아들, 및 다른 리세스들은 때때로 "피처들"로 지칭될 수도 있다. 피처들은 다마신 피처들일 수도 있다. 현재, 집적 회로 제조는 상호연결 경로들을 규정하는, 피처들 내로 구리를 전기도금하기 위해 다마신, 듀얼-다마신, 또는 관련된 기술들을 채용한다.
일부 구현예들에서, 웨이퍼는 절연 재료로부터 구리 충진을 분리하기 위한 배리어 층 및/또는 라이너 층을 포함한다. 피처들은 절연 재료 내로 에칭될 수도 있고, 피처들은 배리어 층 및/또는 라이너 층으로 라이닝될 수도 있다. 배리어 층의 예시적인 재료들은 탄탈룸, 티타늄, 탄탈룸 질화물, 티타늄 질화물, 및 불소-프리 텅스텐을 포함한다. 라이너 층에 대한 예시적인 재료들은 코발트 및 루테늄을 포함한다. 라이너 층은 배리어 재료와 구리 모두에 대해 우수한 접착력을 가지며, 통상적으로 구리보다 큰 저항을 갖는 비-구리 라이너 층이다.
일부 구현예들에서, 웨이퍼는 전기도금 용액과 웨이퍼의 표면을 콘택트시키기 전 처리될 수도 있다. 웨이퍼의 처리는 웨이퍼의 표면을 컨디셔닝하고 저항을 감소시키기 위한 고온 처리를 포함할 수도 있다. 일부 구현예들에서, 웨이퍼의 처리는 불순물들을 제거하고, 산화물들을 환원하고, 그리고/또는 구리의 전도도 및 핵생성을 개선하기 위해 비-구리 라이너 층을 재결정하도록 플라즈마 처리 (예를 들어, 수소 플라즈마 처리) 또는 형성 가스 어닐링으로 비-구리 라이너 층을 노출하는 것을 포함할 수도 있다.
프로세스 (900) 의 블록 (920) 에서, 웨이퍼의 표면은 전기도금 용액과 콘택트되고, 전기도금 용액은 약 0.2g/L 내지 약 10g/L의 전기도금 용액 내 농도의 구리 이온들, 촉진제 첨가제, 억제제 첨가제, 및 브롬화 이온들을 포함한다. 전기도금 용액의 pH는 약 1.0보다 크다. 일부 구현예들에서, 전기도금 용액 내의 브롬화 이온들의 농도는 약 20 mg/L 내지 약 240 mg/L일 수 있다.
전기도금 용액은 종래의 유기 첨가제들을 사용하여 비-구리 라이너 층 상의 구리의 핵생성 및 바텀-업 충진을 달성한다. 따라서, 전기도금 용액은 촉진제 첨가제 및 억제제 첨가제를 포함한다. 일부 구현예들에서, 전기도금 용액은 평탄화제 첨가제를 또한 포함한다. 전기도금 용액은 또한 별도의 전해질 또는 증착 프로세스 (예를 들어, PVD) 를 사용하여 구리 시드 층의 이전의 증착 없이 비-구리 라이너 층 상에 핵생성 및 구리의 바텀-업 충진을 달성한다. 비-구리 라이너 층이 저 전도도를 갖기 때문에, 전기도금 용액은 말단 효과를 완화하기 위해 저 전도도를 갖는다. 전기도금 용액은 저 전도도를 위해 고 pH를 가질 수도 있고, pH는 1.0 이상, 1.5 이상, 또는 2.0 이상이다. 일부 구현예들에서, 전기도금 용액은 약 0.1 g/L 내지 약 10 g/L 농도의 황산 또는 다른 적합한 산을 포함한다. 전기도금 용액은 전기도금 동안 도금 표면에서 분극을 상승시키기 위해 저 농도의 구리 이온들을 포함한다. 따라서, 전기도금 용액은 약 0.2 g/L 내지 약 10 g/L, 또는 약 0.2 g/L 내지 약 5 g/L, 또는 약 0.2 g/L 내지 약 3 g/L의 저 농도의 구리 이온들을 갖는다. 전기도금 용액은 황산구리, 구리 메탄술폰산 (copper methanesulfonate), 구리 피로인산염 (copper pyrophosphate), 구리 프로판술폰산 (copper propanesulfonate), 또는 황산구리 7수화물 (copper sulfate heptahydrate) 을 포함할 수도 있다. 전기도금 용액은 유기 첨가제들의 활성을 방해하지 않고 또는 적극적으로 개선하는 구리 착화제를 포함한다. 제 1 구리 착화제가 브롬화 이온을 포함하고, 전기도금 용액의 브롬화 이온들의 농도는 약 20 mg/L 내지 약 240 mg/L, 또는 약 30 mg/L 내지 약 200 mg/L, 또는 약 40 mg/L 내지 약 160 mg/L일 수도 있다. 일부 구현예들에서, 브롬화 이온들은 전기도금 용액 내의 브롬화수소산 (HBr) 으로부터 생성될 수도 있다. 제 1 구리 착화제는 유기 첨가제들로 하여금 고 pH 값들에서도 이들의 유효성을 유지하게 한다.
일부 구현예들에서, 전기도금 용액은 제 2 구리 착화제를 더 포함한다. 예를 들어, 제 2 구리 착화제는 염화 이온을 포함할 수도 있다. 전기도금 용액의 염화 이온들의 농도는 약 1 mg/L 내지 약 100 mg/L, 약 10 mg/L 내지 약 80 mg/L, 또는 약 20 mg/L 내지 약 60 mg/L일 수도 있다. 일부 구현예들에서, 염화 이온들은 전기도금 용액 내의 염화수소산 (HCl) 으로부터 생성될 수도 있다. 제 2 구리 착화제는 구리 핵생성을 촉진하기 위해 전기도금 동안 도금 표면의 분극을 더 상승시키는 역할을 한다.
프로세스 (900) 의 블록 (930) 에서, 구리로 복수의 피처들을 충진하도록 비-구리 라이너 층 상에 구리가 전기도금된다. 복수의 피처들은 바텀-업 충진에 의해 충진된다. 특히, 구리는 피처의 하단부로부터 피처의 상단부로 전기도금되고, 피처의 측벽들 및 하단부를 따라 컨포멀한 증착을 방지한다. 복수의 피처들 내의 구리 충진은 보이드들/심들이 없거나 보이드들/심들이 적어도 실질적으로 없을 수도 있다.
복수의 피처들에서 바텀-업 구리 충진을 획득하는 것은 도금 표면에서 분극에 적어도 부분적으로 종속될 수도 있다. 도금 표면의 분극은 비-구리 라이너 층의 용해로부터 보호할 수도 있고, 보이드-프리 바텀-업 충진을 위한 유기 첨가제들의 활성을 용이하게 하는 조건들을 생성할 수도 있다. 어떠한 이론에 제한되지 않고, 분극은 보다 많은 촉진제 분자들로 하여금 피처들의 하단부에 축적하게 할 수도 있다. 보이드-프리 바텀-업 충진은 적어도 부분적으로 웨이퍼 표면에 걸쳐 전류 밀도가 제어되는 방법과 연관된다. 따라서, 전기도금을 구동하기 위해 인가된 파형은 충진 메커니즘 상의 영향력을 가질 수도 있다.
웨이퍼들을 전기도금 용액에 침지시키기 위한 프로세스가 수평으로부터 멀리 웨이퍼를 틸팅하는 (tilting) 단계를 수반한다. 결과적으로, 웨이퍼는 침지 동안 선행 (leading) 에지 및 후행 (trailing) 에지를 가질 것이다. 침지 동안 웨이퍼에 일정한 전류 바이어스가 인가되면, 웨이퍼의 대부분 또는 전부가 침지될 때까지 선행 에지는 매우 고 전류 밀도를 경험할 것이다. 고 전류 밀도가 웨이퍼의 선행 에지를 손상시키지 않더라도, 진입 (entry) 동안 보다 높은 전류 밀도들은, 구리 증착의 보다 높은 레이트들 및 웨이퍼 표면 위의 불균일한 두께를 갖는 웨이퍼의 선행 에지 부분들을 발생시킨다. 따라서, 웨이퍼 표면에 걸친 전류 밀도의 신중한 제어는 특히 웨이퍼 진입 동안 유리하다.
정전위 (potentiostatic) 웨이퍼 진입이 침지 동안 웨이퍼에 걸친 전류 밀도를 제어하는 것을 돕도록 사용될 수도 있다. 정전위 진입은 전기도금 용액 내로의 진입의 전체 과정 동안 웨이퍼에 일정한 전위의 인가를 수반한다. 일전한 전위의 인가는 일정한 전위에 따라 웨이퍼에 연결된 전력 공급부를 사전-설정함으로써 달성될 수도 있다. 정전위 제어는 기준 전극 (예를 들어, 황산 수은 기준 전극) 에 대해 약 -400 mV 내지 약 -2000 mV의 일정한 전위로 유지될 수도 있다. 일부 구현예들에서, 진입 동안 정전위 제어는 웨이퍼 표면에 걸쳐 약 1 mA/cm2 내지 약 40 mA/cm2의 전류 밀도들을 생성한다. 일부 구현예들에서, 일정한 전위의 인가는 웨이퍼 진입 동안 그리고/또는 컨디셔닝 기간 동안 발생할 수도 있다. 컨디셔닝 단계가 피처들 내의 유기 첨가제들의 정확한 분포를 생성하기 위해 컨디셔닝 기간 동안 웨이퍼에 적용될 수도 있다. 따라서, 컨디셔닝 단계는 웨이퍼 진입 동안 전류 밀도를 정확하게 제어하는 것을 제공하고 유기 첨가제들의 정확한 분포를 제공할 수도 있다. 컨디셔닝 기간은 전류 또는 전위 제어된 도금 기간으로 작용할 수도 있다. 따라서, 정전위 제어는 웨이퍼가 전기도금 용액에 침지될 때 유용한 컨디셔닝 단계로 작용하는 과전위를 제공할 수 있다. 일부 구현예들에서, 일정한 전위의 인가는 컨디셔닝 단계에 대해 약 0.5 초 내지 약 10 초의 지속기간 동안 홀딩될 수도 있다. 컨디셔닝 단계는 일반적으로 10 초를 초과하지 않는다. 일부 구현예들에서, 일정한 전위의 인가에 의해 웨이퍼를 컨디셔닝하는 것은 유기 첨가제들의 활성을 방해하지 않고 핵생성을 촉진한다.
일부 구현예들에서, 일정한 전위가 웨이퍼가 전기도금 용액에 침지될 때 웨이퍼에 인가되지 않는다. 즉, 웨이퍼가 전기도금 용액에 침지될 때 컨디셔닝 단계 동안 인가된 고정된 전위가 없다. 일정한 전위의 인가 없이, 전압은 전류가 통과하지 않을 때 기준 전극에 대한 전압인, 개방 회로 전압으로 설정된다.
일부 구현예들에서, 전류의 펄스들은 웨이퍼가 전기도금 용액에 침지될 때 웨이퍼에 인가된다. 이는 컨디셔닝 단계 동안 그리고/또는 웨이퍼가 전기도금 용액에 침지될 때 웨이퍼 진입 동안 발생할 수도 있다. 전류의 펄스들은 전류역학적으로 (galvanodynamically) 또는 전위역학적으로 (potentiodynamically) 제어될 수도 있다. 전류의 펄스들은 증착되는 구리의 돌출하는 영역들을 제거하기 위해 스트립핑 (stripping) 전류들 또는 전위들을 포함할 수도 있다. 전류의 펄스들은 상대적으로 고 전류 펄스들, 저 전류 펄스들일 수도 있고, 또는 전류 펄스들이 없을 수도 있다. 어떠한 이론 또는 작용의 메커니즘에 구속되지 않고, 전류의 펄스들을 제어하는 것이 웨이퍼 표면 상에 흡착된 유기 첨가제들을 재분배함으로써 웨이퍼의 초기 구리 핵생성을 변경하기 위해 사용될 수도 있는 것으로 여겨진다.
일부 구현예들에서, 웨이퍼 표면에 걸친 전류 밀도를 제어하는 것은 웨이퍼에 인가된 전류를 동역학적으로 제어하는 것을 수반한다. 이는 전류역학적 제어로 지칭될 수도 있다. 특히 웨이퍼들이 약간의 각도로 전기도금 용액에 진입하도록 웨이퍼가 비스듬한 (angled) 침지에 의해 침지될 때, 전기도금 용액에 침지된 웨이퍼의 표면적은 침지의 과정 동안 증가한다. 침지된 면적의 함수로서 전류의 제어를 제공하는 진입 방법들은 종래의 진입 방법들보다 막 균일성 및 형태학 (morphology) 의 보다 우수한 제어를 제공할 수도 있다. 일부 구현예들에서, 전류 밀도들은 약 0.1 mA/cm2 내지 약 500 mA/cm2일 수도 있다.
웨이퍼에 인가된 파형은 충진 기간 동안에 대해 핵생성 기간 동안과 상이할 수도 있다. 핵생성 기간은 구리 핵생성이 비-구리 라이너 층 상에서 발생하는 기간을 기술하고, 충진 기간은 바텀-업 구리 충진을 위해 핵생성 기간에 이어지는 기간을 기술한다. 컨디셔닝 단계는 핵생성 기간 및 충진 기간 중 하나 또는 모두와 오버랩핑될 (overlap) 수도 있는 전위 또는 전류 제어된 도금 단계를 나타낸다. 그러나, 컨디셔닝 단계가 개방 회로 전압으로 설정되면, 예를 들어, 아무것도 핵생성되지 않고 핵생성 기간과 오버랩핑되지 않을 것이다.
일부 구현예들에서, 핵생성 기간 및 충진 기간 동안 웨이퍼에 인가된 파형은 정전류적으로 (galvanostatically) 제어된다. 정전류적 제어는 웨이퍼가 전기도금 용액에 침지될 때 웨이퍼에 일정한 전류를 전달한다. 웨이퍼 표면에 걸친 전류 밀도를 제어하는 것은 웨이퍼에 일정한 전류를 인가하는 것을 수반할 수도 있다. 일부 구현예들에서, DC 전류가 사용된다. DC 전류는 약 0.2 mA/cm2 내지 약 5 mA/cm2의 전류 밀도로 일정한 전류를 제공할 수도 있다. 핵생성 기간 및 충진 기간 동안, 웨이퍼의 RPM (Rotations Per Minute) 은 약 0 내지 200일 수도 있다.
일부 구현예들에서, 핵생성 기간 및 충진 기간 동안 웨이퍼에 인가된 파형은 정전위적으로 (potentiostatically) 제어된다. 정전위적 제어는 정전류적 제어보다 효과적으로 웨이퍼 표면에서의 에너지의 양을 제어할 수도 있다. 일부 구현예들에서, 정전위적 제어는 Hg2/Hg2SO4 전극과 같은 기준 전극에 대해 약 -400 mV 내지 약 -2000 mV의 특정한 설정점의 일정한 전위를 인가한다.
웨이퍼 표면에 걸친 전류 밀도의 제어가 전류역학적이거나 전위역학적인 제어를 수반하는 일부 구현예들에서, 상이한 전류 프로파일 또는 전압 프로파일이 충진 기간보다 핵생성 기간 동안 적용될 수도 있다. 따라서, 전류 또는 전위의 상승 (ramp up) 또는 감소 (ramp down) 는 전기도금이 전반 단계들 또는 후반 단계들에 있는지 여부에 따라 발생할 수도 있다. 일부 구현예들에서, 프로세스 (900) 는 핵생성 기간 동안 전류 또는 전위를 상승 또는 감소시키고, 핵생성 기간에 후속하여 충진 기간 동안 전류 또는 전위를 상승 또는 감소시키는 단계를 더 포함한다. 일부 구현예들에서, 전류 또는 전위는 작은 증분들/단계들로 상승 또는 감소된다.
전기도금을 위한 장치
많은 장치 구성들이 본 명세서에 기술된 실시예들에 따라 사용될 수도 있다. 일 예시적인 장치가 웨이퍼의 표면 상에 도금을 진행하게 하는 동안 도금 용액으로부터 떨어진 웨이퍼의 후면을 시일하는 (seal) 클램쉘 (clamshelll) 픽스처 (fixture) 를 포함한다. 클램쉘 픽스처는 예를 들어, 웨이퍼의 베벨 (bevel) 위에 배치된 시일을 통해, 또는 베벨 근방에 적용된 시일들과 함께 웨이퍼의 후면에 인가된 진공과 같은 수단에 의해 웨이퍼를 지지할 수도 있다.
클램쉘 픽스처는 웨이퍼의 도금 표면의 우수한 습윤 (wetting) 을 허용하는 방식으로 배스에 진입되어야 한다. 기판 습윤의 품질은 클램쉘 회전 속도, 수직 진입 속도, 및 도금 배스의 표면에 대한 클램쉘의 각도를 포함하지만, 이에 제한되지 않는 복수의 변수들에 의해 영향을 받는다. 이들 변수들 및 이들의 효과들은 미국 특허 번호 제 6,551,487 호에 더 논의되고, 본 명세서에 참조로서 인용된다. 특정한 구현예들에서, 전극 회전 레이트는 약 5 내지 125 RPM이고, 수직 진입 속도는 약 5 내지 300 mm/s이고, 그리고 도금 배스의 표면에 대한 클램쉘의 각도는 약 1 내지 10 도이다. 이들 변수들을 최적화하는 목표들 중 하나는 웨이퍼 표면으로부터 공기를 완전히 배기함으로써 우수한 습윤을 달성하는 것이다.
본 명세서에 개시된 전기도금 방법들은 다양한 전기도금 툴 장치들을 참조하여 기술될 수 있고, 다양한 전기도금 툴 장치들의 맥락에서 채용될 수도 있다. 본 명세서의 실시예들에 따라 사용될 수도 있는 도금 장치의 일 예는 Lam Research Sabre 툴이다. 기판 침지를 포함하는 전착, 및 본 명세서에 개시된 다른 방법들은 보다 큰 전착 장치를 형성하는 컴포넌트들에서 수행될 수 있다. 도 10은 예시적인 전착 장치의 상면도의 개략도를 도시한다. 전착 장치 (1000) 는 3 개의 개별적인 전기도금 모듈들 (1002, 1004, 및 1006) 을 포함할 수 있다. 전착 장치 (1000) 는 또한 다양한 프로세스 동작들을 위해 구성된 3 개의 개별적인 모듈들 (1012, 1014, 및 1016) 을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 모듈들 (1012, 1014, 및 1016) 중 하나 이상은 SRD (Spin Rinse Drying) 모듈일 수도 있다. 다른 실시예들에서, 모듈들 (1012, 1014, 및 1016) 중 하나 이상은 PEM들 (Post-Electrofill Modules) 일 수도 있고, 각각은 기판이 전기도금 모듈들 (1002, 1004, 및 1006) 중 하나에 의해 프로세싱된 후 에지 베벨 제거, 후면 에칭, 및 기판들의 산 세정과 같은 기능을 수행하도록 구성된다.
전착 장치 (1000) 는 중앙 전착 챔버 (1024) 를 포함한다. 중앙 전착 챔버 (1024) 는 전기도금 모듈들 (1002, 1004, 1006) 에서 전기도금 용액으로 사용된 화학적 용액을 홀딩하는 챔버이다. 전착 장치 (1000) 는 또한 전기도금 용액에 대한 첨가제들을 저장하고 전달할 수도 있는 도징 시스템 (1026) 을 포함한다. 화학적 희석 모듈 (1022) 이 에천트 (etchant) 로 사용될 화학물질들을 저장하고 혼합할 수도 있다. 여과 및 펌핑 유닛 (1028) 이 중앙 전착 챔버 (1024) 에 대한 전기도금 용액을 필터링하고, 이를 전기도금 모듈들로 펌핑할 수도 있다.
시스템 제어기 (1030) 가 전착 장치 (1000) 를 동작시키기 위해 필요한 전자적 및 인터페이스 제어를 제공한다. 시스템 제어기 (1030) (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있음) 는 전착 장치 (1000) 의 일부 또는 모든 속성들을 제어한다. 시스템 제어기 (1030) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함한다. 프로세서는 CPU (Central Processing Unit) 또는 컴퓨터, 아날로그 입력/출력 연결부들 및/또는 디지털 입력/출력 연결부들, 스텝퍼 (stepper) 모터 제어기 보드들, 및 다른 유사한 컴포넌트들을 포함할 수도 있다. 본 명세서에 기술된 적절한 제어 동작들을 구현하기 위한 인스트럭션들이 프로세서 상에서 실행될 수도 있다. 이들 인스트럭션들은 시스템 제어기 (1030) 와 연관된 메모리 디바이스들 상에 저장될 수도 있고, 또는 이들이 네트워크를 통해 제공될 수도 있다. 특정한 실시예들에서, 시스템 제어기 (1030) 는 시스템 제어 소프트웨어를 실행한다.
전착 장치 (1000) 내의 시스템 제어 소프트웨어는 타이밍, 전해질 컴포넌트들의 혼합물 (하나 이상의 전해질 컴포넌트들의 농도를 포함함), 유입구 압력, 도금 셀 압력, 도금 셀 온도, 기판 온도, 기판 및 임의의 다른 전극들에 인가된 전류 및 전위, 기판 위치, 기판 회전, 및 전착 장치 (1000) 에 의해 수행된 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 시스템 제어 로직은 또한 저 구리 농도 전해질 및 이와 연관된 고 과전위에 적절하게 맞춰지는 조건들 하의 전기도금을 위한 인스트럭션들을 포함할 수도 있다. 예를 들어, 시스템 제어 로직은 바텀-업 충진 단계 동안 상대적으로 낮은 전류 밀도 및/또는 오버버든 단계 동안 보다 높은 전류 밀도를 제공하도록 구성될 수도 있다. 제어 로직은 또한 도금 동안 웨이퍼 표면에 특정한 레벨들의 질량 이송을 제공하도록 구성될 수도 있다. 예를 들어, 제어 로직은 기판이 공핍된 (depleted) 구리 조건들에 직면하지 않도록 도금 동안 웨이퍼에 충분한 질량 이송을 보장하기 위해 전해질의 흐름을 제어하도록 구성될 수도 있다. 특정한 실시예들에서 제어 로직은 도금 프로세스의 상이한 단계들에서 상이한 레벨들의 질량 이송 (예를 들어, 오버버든 단계 동안보다 바텀-업 충진 단계 동안 보다 높은 질량 이송, 또는 오버버든 단계 동안보다 바텀-업 충진 단계 동안 보다 낮은 질량 이송) 을 제공하도록 동작할 수도 있다. 또한, 시스템 제어 로직은 본 명세서에 개시된 임의의 범위들 내의 하나 이상의 전해질 컴포넌트들의 농도를 유지하도록 구성될 수도 있다. 특정한 예로서, 시스템 제어 로직은 약 1 내지 10 g/L의 구리 양이온들의 농도를 유지하도록 설계되거나 구성될 수도 있다. 시스템 제어 로직은 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 (subroutines) 또는 제어 객체들은 다양한 프로세스 툴 프로세스들을 수행하기 위해 필요한 프로세스 툴 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어가 임의의 적합한 컴퓨터 판독가능 프로그램 언어로 코딩될 수도 있다. 로직은 또한 프로그래밍 가능한 로직 디바이스 (예를 들어, FPGA), ASIC, 또는 다른 적절한 수단에서 하드웨어로 구현될 수도 있다.
일부 실시예들에서, 시스템 제어 로직은 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (Input/Output Control) 시퀀싱 인스트럭션들을 포함한다. 예를 들어, 전기도금 프로세스의 페이즈 각각은 시스템 제어기 (1030) 에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있다. 침지 프로세스 페이즈에 대한 프로세스 조건들을 설정하기 위한 인스트럭션들은 대응하는 침지 레시피 페이즈에 포함될 수도 있다. 일부 실시예들에서, 전기도금 레시피 페이즈들은 전기도금 프로세스 페이즈에 대한 모든 인스트럭션들이 그 프로세스 페이즈와 동시에 실행되도록, 순차적으로 배열될 수도 있다.
제어 로직은 일부 실시예들에서 프로그램들 또는 프로그램들의 섹션들과 같은 다양한 컴포넌트들로 분할될 수도 있다. 이 목적을 위한 로직 컴포넌트들의 예들은 기판 포지셔닝 컴포넌트, 전해질 조성 제어 컴포넌트, 압력 제어 컴포넌트, 가열기 제어 컴포넌트, 및 전위/전류 전력 공급부 제어 컴포넌트를 포함한다.
일부 실시예들에서, 시스템 제어기 (1030) 와 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들, 그리고 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
일부 실시예들에서, 시스템 제어기 (1030) 에 의해 조정된 파라미터들은 프로세스 조건들에 관련될 수도 있다. 비한정적인 예들은 배스 조건들 (온도, 조성, 및 플로우 레이트), 다양한 단계들에서 기판 위치 (회전 레이트, 선형 (수직) 속도, 수평으로부터의 각도), 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는 레시피의 형태로 사용자들에게 제공될 수도 있다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (1030) 의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴의 아날로그 출력 연결부 및 디지털 출력 연결부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비한정적인 예들은 질량 유량 제어기들, (마노미터들 (manometers) 과 같은) 압력 센서들, 써모커플들 (thermocouples), 광학 위치 센서들, 등을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 프로세스 조건들을 유지하기 위해 이들 센서들로부터 데이터로 사용될 수도 있다.
일 실시예에서, 인스트럭션들은 기판을 웨이퍼 홀더에 삽입하고, 기판을 틸팅하고, 침지 동안 기판을 바이어싱하고, 기판 상에 구리 함유 구조체를 전착시키는 것을 포함할 수 있다.
핸드-오프 툴 (1040) 은 카세트 (1042) 또는 카세트 (1044) 와 같은 기판 카세트로부터 기판을 선택할 수도 있다. 카세트들 (1042 또는 1044) 은 FOUP들 (Front Opening Unified Pods) 일 수도 있다. FOUP는 제어된 환경에서 기판을 단단하고 안전하게 홀딩하고, 기판들로 하여금 적절한 로딩 포트들 및 로봇 핸들링 시스템들을 구비한 툴들에 의한 프로세싱 또는 측정을 위해 제거되게 하도록 설계된 인클로저 (enclosure) 이다. 핸드 오프 툴 (1040) 은 진공 부착 또는 일부 다른 부착 메커니즘을 사용하여 기판을 홀딩할 수도 있다.
핸드 오프 툴 (1040) 은 웨이퍼 핸들링 스테이션 (1032), 카세트들 (1042 또는 1044), 이송 스테이션 (1050), 또는 정렬기 (1048) 와 인터페이싱할 수도 있다. 이송 스테이션 (1050) 으로부터, 핸드 오프 툴 (1046) 은 기판으로의 액세스를 얻을 수도 있다. 이송 스테이션 (1050) 은 핸드 오프 툴들 (1040 및 1046) 이 정렬기 (1048) 를 통과하지 않고 기판들을 통과할 수도 있는 슬롯 또는 위치일 수도 있다. 그러나, 일부 실시예들에서, 기판이 전기도금 모듈로의 정밀 전달을 위해 핸드 오프 툴 (1046) 에 적절하게 정렬되는 것을 보장하기 위해, 핸드 오프 툴 (1046) 은 정렬기 (1048) 로 기판을 정렬할 수도 있다. 핸드 오프 툴 (1046) 은 또한 기판을 전기도금 모듈 (1002, 1004, 또는 1006) 중 하나로 또는 다양한 프로세스 동작들을 위해 구성된 3 개의 개별적인 모듈들 (1012, 1014, 및 1016) 중 하나로 전달할 수도 있다.
상기 기술된 방법들에 따른 프로세스 동작의 일 예는 이하와 같이 진행될 수도 있다: (1) 전기도금 모듈 (1004) 에서 구리 함유 구조체를 형성하기 위해 기판 상에 구리를 전착; (2) 모듈 (1012) 내의 SRD에서 기판을 린싱 및 건조; 및, (3) 모듈 (1014) 에서 에지 베벨 제거를 수행.
순차적인 도금, 린싱, 건조, 및 PEM 프로세스 동작들을 통해 기판들의 효율적인 사이클링을 허용하도록 구성된 장치가 제작 환경에서 사용하기 위한 구현예들에 유용할 수도 있다. 이를 달성하기 위해, 모듈 (1012) 은 스핀 린스 건조기 및 에지 베벨 제거 챔버로 구성될 수 있다. 이러한 모듈 (1012) 에서, 기판은 구리 도금 및 EBR 동작들을 위해 전기도금 모듈 (1004) 과 모듈 (1012) 사이로만 이송되어야 할 것이다.
일부 구현예들에서, 제어기 (예를 들어, 시스템 제어기 (1030)) 는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 포함될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는, 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASICs (application specific integrated circuits) 로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 포함되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동되는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD 챔버 또는 모듈, CVD 챔버 또는 모듈, ALD 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
전착 장치 (1100) 의 대안적인 실시예가 도 11에 개략적으로 예시된다. 이 실시예에서, 전착 장치 (1100) 는 전기도금 셀들 (1107) 의 세트를 갖고, 각각은 쌍을 이루거나 복수의 "듀엣" 구성으로 전기도금 배스를 포함한다. 전기도금 그 자체에 더하여, 전착 장치 (1100) 는 예를 들어, 다양한 다른 전기도금 관련 프로세스들 및 하위 단계들, 예컨대 스핀-린싱, 스핀-건조, 금속 및 실리콘 습식 에칭, 무전해 증착, 사전 습식 처리 및 사전 화학 처리, 환원, 어닐링, 포토레지스트 스트립핑, 및 표면 사전 활성화를 수행할 수도 있다. 전착 장치 (1100) 는 도 11에 개략적으로 위에서 아래로 도시되고, 단일 레벨 또는 "플로어"만이 도면에 드러나지만, 이러한 장치, 예를 들어, Novellus SabreTM 3D 툴이 서로 상단 상에 "스택된" 2 개 이상의 레벨들을 가질 수 있고, 각각은 잠재적으로 프로세싱 스테이션들의 동일하거나 상이한 유형들을 갖는 것이 당업자에 의해 쉽게 이해된다.
도 11을 다시 참조하면, 전기도금될 기판 (1106) 은 일반적으로 프론트 엔드 로딩 FOUP (1101) 를 통해 전착 장치 (1100) 에 피딩되고, 이 예에서, 이는 액세스 가능한 스테이션들의 일 스테이션으로부터 또 다른 스테이션으로 복수의 차원들에서 스핀들 (spindle) (1103) 에 의해 구동된 기판 (1106) 을 집어넣고 (retract) 이동시킬 수 있는, 프론트-엔드 로봇 (1102) 을 통해 FOUP로부터 전착 장치 (1100) 의 메인 기판 프로세싱 영역에 전달된다―2 개의 프론트-엔드 액세스 가능한 스테이션들 (1104) 및 또한 2 개의 프론트-엔드 액세스 가능한 스테이션들 (1108) 이 이 예에서 도시된다. 프론트-엔드 액세스 가능한 스테이션들 (1104 및 1108) 은 예를 들어, 전처리 스테이션들, 및 SRD 스테이션들을 포함할 수도 있다. 프론트-엔드 로봇 (1102) 의 측면-측면으로부터의 측방향 이동은 로봇 트랙 (1102a) 을 활용하여 달성된다. 기판들 (1106) 각각은 모터 (미도시) 에 연결된 스핀들 (1103) 에 의해 구동된 컵/콘 어셈블리 (미도시) 에 의해 홀딩될 수도 있고, 모터는 마운팅 브라켓 (1109) 에 부착될 수도 있다. 이 예에서 또한 도시된 것은 전기도금 셀들 (1107) 의 4 개의 "듀엣들"이고, 총 8 개의 전기도금 셀들 (1107) 이다. 전기도금 셀들 (1107) 은 구리 함유 구조체에 대해 구리 전기도금 및 납땜 구조체에 대해 납땜 재료 전기도금을 위해 사용될 수도 있다. 시스템 제어기 (미도시) 가 전착 장치 (1100) 의 속성들 중 일부 또는 전부를 제어하기 위해 전착 장치 (1100) 에 커플링될 수도 있다. 시스템 제어기는 본 명세서에 앞서 기술된 프로세스들에 따른 인스트럭션들을 실행하도록 프로그래밍되거나 달리 구성된다.
본 명세서에 기술된 장치/프로세스는 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전 패널들 등의 제조 또는 제작을 위해 리소그래픽 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 반드시 그러한 것은 아니지만, 이러한 툴들/프로세스들은 공통 제조 설비에서 함께 사용되거나 수행될 것이다. 막의 리소그래픽 패터닝은 통상적으로 동작 각각이 다수의 가능한 툴들을 사용하여 인에이블되는 이하의 동작들: (1) 스핀온 (spin-on) 툴 또는 스프레이온 (spray-on) 툴을 사용하여 워크피스, 즉, 웨이퍼 상에 포토레지스트를 도포하는 단계; (2) 핫 플레이트 또는 노 또는 UV 경화 툴을 사용하여 포토레지스트를 경화하는 단계; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시광선 또는 UV 또는 x-선 광에 포토레지스트를 노출시키는 단계; (4) 습식 벤치와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 레지스트를 패터닝하도록 레지스트를 현상하는 단계; (5) 건식 또는 플라즈마 보조 에칭 툴을 사용함으로써 아래에 놓인 막 또는 워크피스 내로 레지스트 패턴을 전사하는 단계; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거하는 단계 중 일부 또는 전부를 포함한다.
결론
전술한 기술 (description) 에서, 제시된 구현예들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시되었다. 개시된 구현예들은 이들 구체적 상세들의 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 개시된 구현예들을 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다. 개시된 구현예들이 구체적 구현예들과 함께 기술되었지만, 이는 개시된 구현예들을 제한하도록 의도되지 않았다는 것이 이해될 것이다.
전술한 실시예들이 이해의 명확성의 목적들을 위해 다소 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다. 본 실시예들의 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것에 유의해야 한다. 본 실시예들은 예시적이고, 제한적이지 않은 것으로 간주될 것이며, 실시예들은 본 명세서에 주어진 세부사항들로 한정되지 않을 것이다.

Claims (11)

  1. 웨이퍼의 표면 상에 구리를 전기도금하는 방법에 있어서,
    웨이퍼의 표면에 복수의 피처들 및 비-구리 라이너 층을 갖는 상기 웨이퍼를 수용하는 단계;
    전기도금 용액과 상기 웨이퍼의 상기 표면을 콘택트시키는 단계로서, 상기 전기도금 용액은,
    약 0.2 g/L 내지 약 10 g/L의 상기 전기도금 용액 내 농도의 구리 이온들;
    촉진제 첨가제 (accelerator additive);
    억제제 첨가제 (suppressor additive); 및
    브롬화 이온들을 포함하고, 상기 전기도금 용액의 pH는 약 1.0보다 큰, 상기 웨이퍼의 상기 표면을 전기도금 용액과 콘택트시키는 단계; 및
    구리로 상기 복수의 피처들을 충진하도록 상기 비-구리 라이너 층 상에 구리를 전기도금하는 단계를 포함하는, 구리를 전기도금하는 방법.
  2. 제 1 항에 있어서,
    상기 전기도금 용액은 평탄화제 첨가제 (leveler additive) 를 더 포함하는, 구리를 전기도금하는 방법.
  3. 제 1 항에 있어서,
    상기 전기도금 용액 내의 상기 브롬화 이온들의 농도는 약 20 mg/L 내지 약 240 mg/L인, 구리를 전기도금하는 방법.
  4. 제 1 항에 있어서,
    상기 비-구리 라이너 층은 코발트 또는 루테늄을 포함하는, 구리를 전기도금하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 전기도금 용액은,
    약 0.1 g/L 내지 약 10 g/L의 상기 전기도금 용액 내 농도의 황산을 더 포함하는, 구리를 전기도금하는 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 전기도금 용액은,
    약 1 mg/L 내지 약 100 mg/L의 상기 전기도금 용액 내 농도의 염화 이온들을 더 포함하는, 구리를 전기도금하는 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 전기도금 용액은 상기 비-구리 라이너 층 상에 상기 비-구리 라이너 층의 용해를 방지하기에 충분한 음극성 과전위 (cathodic overpotential) 를 유도하도록 구성되는, 구리를 전기도금하는 방법.
  8. 복수의 피처들 및 비-구리 라이너 층을 갖는 웨이퍼의 표면 상에 구리를 전기도금하기 위한 구리 전기도금 용액에 있어서,
    약 0.2 g/L 내지 약 5 g/L의 상기 구리 전기도금 용액 내 농도의 구리 이온들;
    촉진제 첨가제;
    억제제 첨가제;
    약 20 mg/L 내지 약 240 mg/L의 상기 구리 전기도금 용액 내 농도의 브롬화 이온들;
    약 1 mg/L 내지 약 100 mg/L의 상기 구리 전기도금 용액 내 농도의 염화 이온들; 및
    약 0.1 g/L 내지 약 10 g/L의 상기 구리 전기도금 용액 내 농도의 황산을 포함하는, 구리 전기도금 용액.
  9. 제 8 항에 있어서,
    상기 억제제 첨가제의 농도는 약 30 ppm 내지 약 300 ppm인, 구리 전기도금 용액.
  10. 제 8 항에 있어서,
    상기 촉진제 첨가제의 농도는 약 5 ppm 내지 약 40 ppm인, 구리 전기도금 용액.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 염화 이온들의 상기 농도는 약 10 mg/L 내지 약 80 mg/L이고, 상기 황산의 상기 농도는 약 0.5 g/L 내지 약 5 g/L인, 구리 전기도금 용액.
KR1020207032242A 2018-04-09 2019-04-05 비-구리 라이너 층들 상의 구리 전기충진 (electrofill) KR20200131909A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862655129P 2018-04-09 2018-04-09
US62/655,129 2018-04-09
PCT/US2019/026135 WO2019199614A1 (en) 2018-04-09 2019-04-05 Copper electrofill on non-copper liner layers

Publications (1)

Publication Number Publication Date
KR20200131909A true KR20200131909A (ko) 2020-11-24

Family

ID=68163741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207032242A KR20200131909A (ko) 2018-04-09 2019-04-05 비-구리 라이너 층들 상의 구리 전기충진 (electrofill)

Country Status (5)

Country Link
US (1) US12012667B2 (ko)
KR (1) KR20200131909A (ko)
CN (1) CN112135930A (ko)
TW (1) TWI814806B (ko)
WO (1) WO2019199614A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202204696A (zh) * 2020-04-07 2022-02-01 美商蘭姆研究公司 來自鹼性電鍍溶液的電填充
JP2023533784A (ja) 2020-07-13 2023-08-04 ビーエーエスエフ ソシエタス・ヨーロピア コバルトシード上の銅電気メッキ用組成物
WO2023126259A1 (en) 2021-12-29 2023-07-06 Basf Se Alkaline composition for copper electroplating comprising a defect reduction agent
WO2023126257A1 (en) 2021-12-29 2023-07-06 Basf Se Alkaline composition for copper electroplating comprising a grain refiner
WO2024016330A1 (zh) * 2022-07-22 2024-01-25 扬州纳力新材料科技有限公司 无氰镀铜晶粒细化剂、无氰镀铜镀液及其配制方法、应用

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336114A (en) 1981-03-26 1982-06-22 Hooker Chemicals & Plastics Corp. Electrodeposition of bright copper
WO1999054527A2 (en) 1998-04-21 1999-10-28 Applied Materials, Inc. Electro-chemical deposition system and method of electroplating on substrates
US6140241A (en) 1999-03-18 2000-10-31 Taiwan Semiconductor Manufacturing Company Multi-step electrochemical copper deposition process with improved filling capability
US6444110B2 (en) 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
EP1111096A3 (en) * 1999-12-15 2004-02-11 Shipley Company LLC Seed layer repair method
US6562204B1 (en) 2000-02-29 2003-05-13 Novellus Systems, Inc. Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
US6527920B1 (en) 2000-05-10 2003-03-04 Novellus Systems, Inc. Copper electroplating apparatus
EP1337693A2 (en) 2000-05-23 2003-08-27 Applied Materials, Inc. Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
US6679983B2 (en) 2000-10-13 2004-01-20 Shipley Company, L.L.C. Method of electrodepositing copper
US6551487B1 (en) 2001-05-31 2003-04-22 Novellus Systems, Inc. Methods and apparatus for controlled-angle wafer immersion
US7128823B2 (en) * 2002-07-24 2006-10-31 Applied Materials, Inc. Anolyte for copper plating
US7449099B1 (en) * 2004-04-13 2008-11-11 Novellus Systems, Inc. Selectively accelerated plating of metal features
US6673226B1 (en) 2002-12-20 2004-01-06 Eci Technology Voltammetric measurement of halide ion concentration
US20040154926A1 (en) 2002-12-24 2004-08-12 Zhi-Wen Sun Multiple chemistry electrochemical plating method
JP2004346422A (ja) 2003-05-23 2004-12-09 Rohm & Haas Electronic Materials Llc めっき方法
US20040245107A1 (en) 2003-06-03 2004-12-09 Guangli Che Method for improving electroplating in sub-0.1um interconnects by adjusting immersion conditions
US7232513B1 (en) 2004-06-29 2007-06-19 Novellus Systems, Inc. Electroplating bath containing wetting agent for defect reduction
US20060175201A1 (en) 2005-02-07 2006-08-10 Hooman Hafezi Immersion process for electroplating applications
US20070012576A1 (en) 2005-07-13 2007-01-18 Rohm And Haas Electronic Materials Llc Plating method
US20070099422A1 (en) * 2005-10-28 2007-05-03 Kapila Wijekoon Process for electroless copper deposition
US20070178697A1 (en) 2006-02-02 2007-08-02 Enthone Inc. Copper electrodeposition in microelectronics
US20070256937A1 (en) 2006-05-04 2007-11-08 International Business Machines Corporation Apparatus and method for electrochemical processing of thin films on resistive substrates
TWI410530B (zh) 2006-09-07 2013-10-01 Enthone 導電聚合物的沈積與非導電基板的金屬化
JP5442188B2 (ja) 2007-08-10 2014-03-12 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 銅めっき液組成物
US8784636B2 (en) 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
JP5446126B2 (ja) 2008-05-13 2014-03-19 富士通セミコンダクター株式会社 電解メッキ方法および半導体装置の製造方法
US8388824B2 (en) 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
CN102449742B (zh) 2009-05-27 2015-12-09 诺发系统有限公司 用于在薄籽晶层上进行电镀的脉冲序列
EP2483456A2 (en) 2009-09-28 2012-08-08 Basf Se Wafer pretreatment for copper electroplating
US8268155B1 (en) * 2009-10-05 2012-09-18 Novellus Systems, Inc. Copper electroplating solutions with halides
US8992757B2 (en) * 2010-05-19 2015-03-31 Novellus Systems, Inc. Through silicon via filling using an electrolyte with a dual state inhibitor
US20120097547A1 (en) 2010-10-25 2012-04-26 Universiteit Gent Method for Copper Electrodeposition
JP5504147B2 (ja) 2010-12-21 2014-05-28 株式会社荏原製作所 電気めっき方法
KR101705734B1 (ko) 2011-02-18 2017-02-14 삼성전자주식회사 구리 도금 용액 및 이것을 이용한 구리 도금 방법
US8454815B2 (en) 2011-10-24 2013-06-04 Rohm And Haas Electronics Materials Llc Plating bath and method
US9334129B2 (en) 2012-06-05 2016-05-10 Pitney Bowes Inc. Method and apparatus for automated filling of a mail tray from a vertical stacker
KR20140092626A (ko) * 2013-01-16 2014-07-24 삼성전자주식회사 구리 전해 도금액, 구리 도금 장치 및 이를 이용한 구리 범프 형성 방법
US10214826B2 (en) 2013-01-29 2019-02-26 Novellus Systems, Inc. Low copper electroplating solutions for fill and defect control
US20160102416A1 (en) * 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control
SG10201710532WA (en) 2013-06-17 2018-02-27 Applied Materials Inc Method for copper plating through silicon vias using wet wafer back contact
US9809891B2 (en) * 2014-06-30 2017-11-07 Rohm And Haas Electronic Materials Llc Plating method
US9617648B2 (en) * 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
US10508349B2 (en) * 2016-06-27 2019-12-17 Rohm And Haas Electronic Materials Llc Method of electroplating photoresist defined features from copper electroplating baths containing reaction products of pyrazole compounds and bisepoxides

Also Published As

Publication number Publication date
US20210156045A1 (en) 2021-05-27
CN112135930A (zh) 2020-12-25
US12012667B2 (en) 2024-06-18
WO2019199614A1 (en) 2019-10-17
TWI814806B (zh) 2023-09-11
TW201943896A (zh) 2019-11-16

Similar Documents

Publication Publication Date Title
KR102364570B1 (ko) 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들
KR102546220B1 (ko) 코발트 막 전착을 위한 화학 첨가제들 및 프로세스
KR102439386B1 (ko) 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
US12012667B2 (en) Copper electrofill on non-copper liner layers
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
KR102309859B1 (ko) 다마신 피처들 내의 보텀―업 충진
US20160102416A1 (en) Low copper/high halide electroplating solutions for fill and defect control
US20220415710A1 (en) Interconnect structure with selective electroplated via fill
US20230178430A1 (en) Electroplating cobalt, nickel, and alloys thereof
KR20200060522A (ko) 단일 금속의 멀티배스 (multibath) 도금
US20230026818A1 (en) Tsv process window and fill performance enhancement by long pulsing and ramping
US20220102209A1 (en) Electrodeposition of cobalt tungsten films
WO2023204978A1 (en) Conformal copper deposition on thin liner layer
WO2021207254A1 (en) Electrofill from alkaline electroplating solutions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal