KR102439386B1 - 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스 - Google Patents

희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스 Download PDF

Info

Publication number
KR102439386B1
KR102439386B1 KR1020220062189A KR20220062189A KR102439386B1 KR 102439386 B1 KR102439386 B1 KR 102439386B1 KR 1020220062189 A KR1020220062189 A KR 1020220062189A KR 20220062189 A KR20220062189 A KR 20220062189A KR 102439386 B1 KR102439386 B1 KR 102439386B1
Authority
KR
South Korea
Prior art keywords
substrate
concentration
sacrificial
electrolyte
feature
Prior art date
Application number
KR1020220062189A
Other languages
English (en)
Other versions
KR20220072815A (ko
Inventor
리 제이. 브로건
나탈리아 브이. 도비나
매튜 에이. 릭스비
조나단 데이비드 레이드
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20220072815A publication Critical patent/KR20220072815A/ko
Application granted granted Critical
Publication of KR102439386B1 publication Critical patent/KR102439386B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C25D21/14—Controlled addition of electrolyte components
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법이 제공된다. 방법은 기판을 전해질에 침지시키는 단계로서, 상기 전해질은 코발트 이온들 및 희생적 산화제를 포함하는, 기판을 전해질에 침지시키는 단계; 및 전류 효율이 기판의 필드 영역에 비해 리세스된 피처 내에서 보다 높도록 리세스된 피처 내에서 희생적 산화제의 농도를 공핍시키고 전류 효율 차를 현출시키는 조건들 하에서 리세스된 피처의 슈퍼컨포멀 충진 메커니즘에서 코발트를 도금하도록 기판에 전류를 인가하는 단계를 포함한다.

Description

희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스{PROCESS FOR OPTIMIZING COBALT ELECTROFILL USING SACRIFICIAL OXIDANTS}
다마신 프로세싱에서, 상호접속부들 및 다른 구조체들을 제조하기 위해 코발트 또는 다른 금속들로 리세스된 피처들을 충진하도록 전기디포지션 (electrodeposition) 이 일반적으로 사용된다. 고품질 상호접속부들을 형성하기 위해, 보이드-프리 (void-free), 심-프리 (seam-free) 충진을 확립하는 것이 중요하다. 전통적인 다마신 프로세싱에서, 억제제, 가속화제, 및 평탄화제와 같은 유기 첨가제들이 피처가 하단부로부터 상향으로 충진되는 보텀-업 (bottom-up) 충진 메커니즘을 확립하도록 사용된다. 보텀-업 충진 메커니즘은 보이드들 및/또는 심들을 형성하기 쉬운, 컨포멀한 (conformal) 충진 메커니즘과 비교하여, 훨씬 보다 고품질 피처들을 형성한다.
컨포멀한 충진 메커니즘이 사용되면, 전기디포지션된 막은 리세스된 피처의 모든 영역들에서 실질적으로 균일한 두께로 형성된다. 막이 피처의 측벽들 상에 축적됨에 따라, 측벽들이 서로를 향해 가까워져, 피처의 중간까지 심을 형성한다. 많은 경우들에서, 측벽들이 서로를 향해 가까워짐에 따라, 피처의 상단부 근방의 영역을 핀치오프하고, 피처의 하부 위치들에서 전기도금이 발생하는 것을 효과적으로 방지한다. 이 효과는 매우 바람직하지 않은 피처 내 보이드들의 형성을 야기한다. 언급된 바와 같이, 이들 바람직하지 않은 효과들은 전통적으로, 이하에 더 설명되는, 보텀-업 충진 메커니즘을 확립하는 전해질 내 유기 첨가제들의 사용을 통해 회피되었다.
본 명세서의 특정한 실시예들은 슈퍼컨포멀 (superconformal) 충진 메커니즘을 사용하여 기판 상의 리세스된 피처들 내로 금속을 전기도금하는 방법들 및 장치에 관한 것이다. 또한, 슈퍼컨포멀 충진 메커니즘을 발생시킬 전기도금 조건들의 세트를 식별하는 방법들, 뿐만 아니라 전기도금 조건들의 세트가 슈퍼컨포멀 충진 메커니즘을 발생시키는지 여부를 평가하는 방법들이 본 명세서에 기술된다. 개시된 슈퍼컨포멀 충진 메커니즘은 기판의 상이한 부분들에서 (예를 들어, 리세스된 피처 내 vs. 피처의 필드 영역의, 또는 보다 구체적으로, 리세스된 피처의 하단 근방 vs. 리세스된 피처의 상단 근방과 필드 영역) 전류 효율 차를 확립하는 것을 필요로 한다. 전류 효율 차는 피처의 상단과 비교하여 피처의 하단 근방에서 보다 높은 금속 디포지션 레이트를 발생시키고, 피처의 하단으로부터 상향으로 슈퍼컨포멀 충진을 야기한다.
개시된 실시예들의 일 양태에서, 슈퍼컨포멀 충진 메커니즘을 발생시킬 전기도금 조건들의 세트를 식별하는 방법이 제공되고, 방법은, (a) 제 1 테스트 용액에서 제 1 일련의 기판들을 전기도금하는 단계로서, 기판 회전 레이트가 제 1 일련의 기판들의 상이한 기판들 사이에서 상이하고, 그리고 전류 밀도가 제 1 일련의 기판들의 상이한 기판들 사이에서 상이한, 제 1 일련의 기판들을 전기도금하는 단계; (b) 제 2 테스트 용액에서 제 2 일련의 기판들을 전기도금하는 단계로서, 기판 회전 레이트는 제 2 일련의 기판들의 상이한 기판들 사이에서 상이하고, 전류 밀도는 제 2 일련의 기판들의 상이한 기판들 사이에서 상이하고, 그리고 제 1 테스트 용액 및 제 2 테스트 용액은 상이한 농도들의 희생적 산화제를 갖는, 제 2 일련의 기판들을 전기도금하는 단계; (c) 제 1 일련의 기판들 및 제 2 일련의 기판들의 기판 각각에 대한 전류 효율을 결정하는 단계; (d) 디포지션 동안 기판 회전 레이트가 상승함에 따라 전류 효율은 감소하는 전기도금 조건들이 있다면, 이 전기도금 조건들을 식별하기 위해 제 1 일련의 기판들 및 제 2 일련의 기판들의 기판 각각에 대한 전류 효율 및 기판 회전 레이트를 분석하는 단계; (e) 희생적 산화제의 농도가 상승함에 따라 전류 효율은 감소하는 전기도금 조건들이 있다면, 이 전기도금 조건들을 식별하기 위해 제 1 일련의 기판들 및 제 2 일련의 기판들의 기판 각각에 대해 전류 효율 및 희생적 산화제의 농도를 분석하는 단계; (f) 전류 밀도가 상승함에 따라 전류 효율은 감소하는 전기도금 조건들이 있다면, 이 전기도금 조건들을 식별하기 위해 제 1 일련의 기판들 및 제 2 일련의 기판들의 기판 각각에 대해 전류 효율 및 전류 밀도를 분석하는 단계; 및 (g) 단계 (d) 내지 단계 (f) 에 기초하여, 슈퍼컨포멀 충진 메커니즘을 발생시킬 전기도금 조건들의 세트를 식별하는 단계로서, 슈퍼컨포멀 충진 메커니즘을 발생시킬 전기도금 조건들의 세트가 있다면, 이 전기도금 조건들의 세트는 (i) 기판 회전 레이트가 상승함에 따라 전류 효율은 감소하고, (ii) 희생적 산화제의 농도가 상승함에 따라 전류 효율은 감소하고, 그리고 (iii) 전류 밀도가 상승함에 따라 전류 효율은 상승하는 조건들을 포함하는, 전기도금 조건들의 세트를 식별하는 단계를 포함한다.
일부 이러한 실시예들에서, 제 1 테스트 용액 및 제 2 테스트 용액은 코발트 이온들을 포함할 수도 있고, 그리고 제 1 일련의 기판들 및 제 2 일련의 기판들의 기판들에 디포짓되는 금속은 코발트일 수도 있다. 다수의 이러한 실시예들에서, 희생적 산화제는 수소 이온일 수도 있다. 다양한 구현예들에서, 희생적 산화제, 또는 희생적 산화제에 대한 소스로서 작용하는 재료는: 과산화수소, 용해된 O2, 용해된 O3, HNO3, 당산 (sugar acid), Cl2, Br2, 및 I2 그리고 이들의 조합으로 구성된 그룹으로부터 선택될 수도 있다. 희생적 산화제 및 금속의 환원 전위는 슈퍼컨포멀 충진을 보장하도록 서로에 대해 밸런싱될 (balance) 수도 있다. 다양한 실시예들에서, 전기도금되는 금속은 제 1 환원 전위에서 환원될 수도 있고, 희생적 산화제는 제 2 환원 전위에서 환원될 수도 있고, 그리고 슈퍼컨포멀 충진 메커니즘을 발생시킬 전기도금 조건들에 대해, 제 1 환원 전위의 크기는 제 2 환원 전위의 크기보다 클 수도 있다.
전해질은 유기 도금 첨가제들을 포함할 수도 있고 포함하지 않을 수도 있다. 일부 실시예들에서, 제 1 테스트 용액 및 제 2 테스트 용액은 억제제, 가속화제, 및 평탄화제가 실질적으로 없을 수도 있다. 다른 실시예들에서, 제 1 테스트 용액 및 제 2 테스트 용액 각각은 억제제를 포함할 수도 있다.
금속 이온들 및 희생적 산화제의 농도는 슈퍼컨포멀 충진을 보장하도록 서로에 대해 밸런싱될 수도 있다. 특정한 실시예들에서, 제 1 테스트 용액 및 제 2 테스트 용액 각각은 코발트 이온들 및 수소 이온들을 포함할 수도 있고, 제 1 테스트 용액 내 코발트 이온들의 농도는 제 1 테스트 용액 내 수소 이온들의 농도보다 적어도 약 10 배 높을 수도 있고, 그리고 제 2 테스트 용액 내 코발트 이온들의 농도는 제 2 테스트 용액 내 수소 이온들의 농도보다 적어도 약 10 배 높을 수도 있다.
일부 구현예들에서, 방법은 슈퍼컨포멀 충진 메커니즘을 발생시킬 전기도금 조건들의 세트에 속하는 전기도금 조건들을 사용하여 부가적인 기판을 전기도금하는 단계를 더 포함할 수도 있고, 부가적인 기판은 복수의 리세스된 피처들을 포함하고, 리세스된 피처들은 슈퍼컨포멀 충진 메커니즘을 사용하여 충진된다.
본 명세서의 실시예들의 또 다른 양태에서, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법이 제공되고, 방법은 (a) 기판을 전해질에 침지시키는 단계로서, 전해질은 금속 이온들 및 희생적 산화제를 포함하는, 기판을 전해질에 침지시키는 단계; (b) 리세스된 피처 내에 금속을 도금하도록 기판에 전류를 인가하는 단계; (c) 단계 (b) 동안, 희생적 산화제에 대해 농도 차를 형성하도록 리세스된 피처 내에서 희생적 산화제의 농도를 공핍시키는 단계로서, 희생적 산화제는 리세스된 피처 내에서 상대적으로 보다 덜 풍부해지고 기판의 필드 영역에서 상대적으로 보다 풍부해지는, 리세스된 피처 내에서 희생적 산화제의 농도를 공핍시키는 단계; (d) 단계 (b) 동안, 전류 효율 차를 현출시키는 (develop) 단계로서, 전류 효율은 리세스된 피처 내에서 상대적으로 보다 높고 기판의 필드 영역 내에서 상대적으로 보다 낮은, 전류 효율 차를 현출시키는 단계; 및 (e) 단계 (b) 동안, 리세스된 피처의 하단 근방에서 상대적으로 보다 빠르고 기판의 필드 영역에서 상대적으로 보다 느리게 금속을 디포짓하는 슈퍼컨포멀 충진 메커니즘을 구동하도록 전류 효율 차를 사용하는 단계를 포함한다.
일부 이러한 실시예들에서, 단계 (b) 동안, 금속 이온들은 금속 이온들에 대해 실질적인 농도 차를 형성하지 않도록 대량 이송 제한되지 않는다. 특정한 실시예에서, 금속 이온들은 코발트 이온들일 수도 있고 희생적 산화제는 수소 이온들일 수도 있다. 일부 이러한 실시예들에서, 전해질은 약 10 내지 100 mM의 코발트 이온들, 약 0.05 내지 0.6 M의 붕산, 약 2 내지 4의 pH를 포함할 수도 있고, 그리고 전해질 내 코발트 이온들의 농도는 전해질 내 수소 이온들의 농도보다 적어도 약 10 배 높을 수도 있다. 이들 및 다른 실시예들에서, 단계 (b) 동안, 기판은 약 1 내지 100 RPM의 레이트로 회전될 수도 있고, 그리고 단계 (b) 동안, 전류가 약 4 ㎃/㎠ 이하의 일정한 전류 밀도로 기판에 인가될 수도 있다. 이들 및 다른 실시예들에서, 방법은 단계 (a) 후 및 단계 (b) 전에, 약 0.25 내지 30 초의 지속기간 동안 기판에 전류 또는 전위가 인가되지 않는 사전 컨디셔닝 단계를 수행하는 단계를 더 포함할 수도 있다.
다양한 실시예들에서, 희생적 산화제, 또는 희생적 산화제에 대한 소스로서 작용하는 재료는: 과산화수소, 용해된 O2, 용해된 O3, HNO3, 당산, Cl2, Br2, 및 I2 그리고 이들의 조합들로 구성된 그룹으로부터 선택될 수도 있다. 일부 구현예들에서, 전해질은 억제제, 가속화제, 및 평탄화제가 실질적으로 없을 수도 있다. 일부 다른 구현예들에서, 전해질은 억제제를 더 포함할 수도 있다. 다양한 실시예들에서, 단계 (b) 동안, 기판에 인가된 전류 밀도는 시작 전류 밀도로부터 종료 전류 밀도까지 상승할 수도 있고, 시작 전류 밀도는 약 0 내지 4 ㎃/㎠이고 종료 전류 밀도는 약 6 내지 10 ㎃/㎠이다.
개시된 실시예들의 다른 양태에서, 슈퍼컨포멀 충진 메커니즘을 사용하여 리세스된 피처 내로 금속을 전기도금하는 장치가 제공되고, 장치는, 전해질을 홀딩하도록 구성된 전기도금 챔버; 전해질에 기판을 침지하도록 구성된 기판 홀더; 및 제어기로서, (a) 기판을 전해질에 침지시키는 단계로서, 전해질은 금속 이온들 및 희생적 산화제를 포함하는, 기판을 전해질에 침지시키는 단계; (b) 리세스된 피처 내에 금속을 도금하도록 기판에 전류를 인가하는 단계; (c) 단계 (b) 동안, 희생적 산화제에 대해 농도 차를 형성하도록 리세스된 피처 내에서 희생적 산화제의 농도를 공핍시키는 단계로서, 희생적 산화제는 리세스된 피처 내에서 상대적으로 보다 덜 풍부해지고 기판의 필드 영역에서 상대적으로 보다 풍부해지는, 리세스된 피처 내에서 희생적 산화제의 농도를 공핍시키는 단계; (d) 단계 (b) 동안, 전류 효율 차를 현출시키는 단계로서, 전류 효율은 리세스된 피처 내에서 상대적으로 보다 높고 기판의 필드 영역 내에서 상대적으로 보다 낮은, 전류 효율 차를 현출시키는 단계; 및 (e) 단계 (b) 동안, 리세스된 피처의 하단 근방에서 상대적으로 보다 빠르고 기판의 필드 영역에서 상대적으로 보다 느리게 금속을 디포짓하는 슈퍼컨포멀 충진 메커니즘을 구동하도록 전류 효율 차를 사용하는 단계를 위해 실행가능한 인스트럭션들을 포함하는, 제어기를 포함한다.
이들 및 다른 특징들은 연관된 도면들을 참조하여 이하에 기술될 것이다.
도 1a는 보텀-업 충진 메커니즘을 예시한다.
도 1b는 컨포멀한 충진 메커니즘을 예시한다.
도 2는 특정한 실시예들에 따른, 슈퍼컨포멀 충진 메커니즘을 예시한다.
도 3a 및 도 3b는 CMP (chemical mechanical polishing) 동작 후 전기도금된 기판의 도면들을 제공한다.
도 4는 목표된 전기도금 조건들의 세트가 슈퍼컨포멀 충진 메커니즘을 야기하는지 여부를 평가하는 방법의 플로우 차트를 제공한다.
도 5는 기판 회전 레이트들, 전해질 pH 값들, 및 전류 밀도들의 범위에 대한 전류 효율을 도시하는 실험 결과들을 도시한다.
도 6은 개시된 슈퍼컨포멀 충진 메커니즘을 더 설명하는 환원 전류 대 전위의 그래프이다.
도 7은 특정한 실시예들에 따른, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판을 전기도금하는 방법의 플로우 차트이다.
도 8은 다양한 농도들로 코발트 이온들 및 수소 이온들을 갖는 전해질의 순환 전압 곡선 (cyclic voltammogram) 의 환원 파형을 예시한다.
도 9a 내지 도 9c는 개시된 피처 각각이 슈퍼컨포멀 충진 메커니즘을 사용하여 충진될 때 특정한 경과된 시간들 후 리세스된 피처를 도시한다.
도 10은 특정한 실시예들에 따른 전기도금 셀의 간략화된 도면을 도시한다.
도 11 및 도 12는 특정한 실시예들에 따른 멀티-스테이션 전기도금 장치의 간략화된 도면들을 도시한다.
본 출원에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판", 및 "부분적으로 제조된 집적 회로" 는 상호교환 가능하게 사용된다. 당업자는 용어 "부분적으로 제조된 집적 회로" 가 그 위에서의 집적 회로 제조의 많은 단계들 중 임의의 많은 단계 동안 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업에서 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 또한, 용어들 "전해질", "도금 욕 (plating bath)", "욕", 및 "도금 용액"은 상호교환 가능하게 사용된다. 이하의 상세한 설명은 실시예들이 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 실시예들은 이렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 부가하여, 개시된 실시예들의 장점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들, 자기 기록 매체, 자기 기록 센서들, 미러들, 광학 엘리먼트들, 마이크로-기계 디바이스들 등과 같은 다양한 물품들을 포함한다.
이하의 기술에서, 다수의 구체적인 상세들이 제시된 실시예들의 전체적인 이해를 제공하기 위해 언급된다. 개시된 실시예들은 이들 구체적인 상세들 중 일부 또는 전부 없이도 실시될 수도 있다. 다른 예들에서, 공지의 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 개시된 실시예들이 구체적인 실시예들에 관하여 기술되지만, 이는 개시된 실시예들을 제한하는 것으로 의도되지 않는다는 것이 이해될 것이다.
본 명세서의 다수의 실시예들은 코발트 디포지션의 맥락에서 제공된다. 그러나, 실시예들이 이렇게 제한되지는 않는다. 본 명세서에 기술된 슈퍼컨포멀 충진 메커니즘은 또한 구리 또는 다른 금속들로 피처들을 충진하는데 사용될 수도 있다.
상기 언급된 바와 같이, 종래의 전기디포지션 프로세스들은 통상적으로 보텀-업 충진을 달성하기 위해 억제제들, 가속화제들 및 평탄화제들과 같은 유기 첨가제들을 활용한다. 본 명세서의 실시예들이 이들 첨가제들의 사용을 필요로 하지 않지만, 종래의 보텀-업 충진 메커니즘의 설명을 목적으로 이하에 논의될 것이다. 일부 실시예들에서, 억제제 및/또는 가속화제 및/또는 평탄화제가 전해질에 사용될 수도 있다. 다른 실시예들에서, 이들 첨가제들은 생략될 수도 있다.
억제제들
어떠한 작용 메커니즘 또는 이론에 얽매이지 않고, 억제제들은 (다른 욕 첨가제들과 함께 또는 단독으로) 특히 표면 화학흡착 할라이드 (예를 들어, 클로라이드 또는 브로마이드) 와 함께 존재할 때에, 기판-전해질 계면에 걸친 전압 강하의 상당한 증가를 야기하는 표면-키네틱 분극화 화합물 (surface-kinetic polarizing compound) 이라고 사료된다. 할라이드는 억제제 분자들과 웨이퍼 표면 간의 브리지 (bride) 역할을 할 수도 있다. 억제제는 (1) 억제제가 존재하는 영역들에서의 기판 표면의 국부적 분극은 억제제가 존재하지 않는 영역들에 비하여 증가시키고, (2) 전반적으로 기판 표면의 분극을 모두 증가시킨다. 증가된 분극 (국부적 분극 및/또는 전반적 분극) 은 증가된 저항/임피던스에 대응하며, 이로써 특정 인가된 전위에서 저속 (slower) 도금에 대응한다.
억제제들이 기판 표면 상에 흡착되지 않지만, 억제제들은 디포지션된 막 내로 포함되지 않고, 억제제들은 시간이 지남에 따라 느리게 열화될 수도 있다고 사료된다. 기판 표면 상에 흡착함으로써 주로 역할을 하지 못하는 화합물들은 억제제들로 간주되지 않는다. 억제제들은 종종 상대적으로 큰 분자들이며, 많은 경우들에서, 억제제들은 본질적으로 폴리머성이다 (예를 들어, 폴리에틸렌 옥사이드 (polyethylene oxide), 폴리프로필렌 옥사이드 (polypropylene oxide), 폴리에틸렌 글리콜 (polyethylene glycol), 폴리프로필렌 글리콜 (polypropylene glycol), 등). 억제제들의 다른 예는 S-함유 및/또는 N-함유 작용기들을 갖는 폴리에틸렌 옥사이드 (polyethylene oxide) 및 폴리프로필렌 옥사이드 (polypropylene oxide), 폴리에틸렌 옥사이드 (polyethylene oxide) 및 폴리프로필렌 옥사이드 (polypropylene oxide) 의 블록 폴리머들, 등을 포함한다. 억제제들은 선형 체인 구조들 또는 브랜치 구조들을 가질 수 있다. 다양한 분자량들을 갖는 억제제 분자들은 상업적 억제제 용액 내에서 공존하는 것이 통상적이다. 부분적으로 억제제의 큰 크기로 인해서, 이러한 화합물들의 리세스된 피처 내로의 확산은 상대적으로 느릴 수 있다.
가속화제들
어떠한 작용 메커니즘 또는 이론에 얽매이지 않고, 가속화제들은 (다른 욕 첨가제들과 함께 또는 단독으로) 억제제들의 존재와 연관된 분극 효과를 국부적으로 감소시켜 전기디포지션 레이트 (electrodeposition rate) 를 국부적으로 증가시키는 경향을 갖는 것으로 사료된다. 감소된 분극 효과는 흡착된 가속화제가 가장 집중된 영역들에서 가장 현저하다 (즉, 분극은 흡착된 가속화제의 국부적 표면 농도의 함수로서 감소된다). 예시적인 가속화제들은 다음으로 한정되지 않지만 디메르캅토프로판 술포닉 산 (dimercaptopropane sulfonic acid), 디메르캅토에탄 술포닉 산 (dimercaptoethane sulfonic acid), MSA (mercaptopropane sulfonic acid), 메르캅토에탄 술포닉 산 (mercaptoethane sulfonic acid), SPS (bis-(3-sulfopropyl) disulfide), 및 이들의 유도체들을 포함한다. 가속화제는 도금 반응들로 인해서 기판 표면에 강하게 흡착될 수도 있고 대체적으로 횡적으로 (laterally) 표면 고정되지만, 가속화제는 일반적으로 막 내로 도입되지 않는다. 이로써, 가속화제는 금속이 증착된 때에 표면에 남게 된다. 리세스가 충진되면서, 국부적 가속화제 농도는 리세스 내의 표면 상에서 증가한다. 가속화제들은 억제제들에 비해서 소형 분자들이며 리세스된 피처 내로 보다 신속한 확산을 보이는 경향이 있다. 기판 표면 상에 흡착함으로써 주로 역할을 하지 못하는 화합물들은 가속화제들로 간주되지 않는다.
평탄화제들
어떠한 작용 메커니즘 또는 이론에 얽매이지 않고, 평탄화제들은 (다른 욕 첨가제들과 함께 또는 단독으로) 몇몇 경우들에서 특히 필드 영역 및 피처의 측벽들에서 가속화제들과 연관된 탈분극 효과를 상쇄하도록, 억제제 역할을 한다고 사료된다. 평탄화제는 기판의 분극/표면 저항을 국부적으로 증가시키며 이로써 평탄화제가 흡착된 영역들에서 국부적 전기디포지션 반응을 느리게 한다. 평탄화제의 국부적 농도는 대량 이송 (mass transport) 에 의해서 어느 정도로 결정된다. 따라서, 평탄화제는 표면으로부터 멀리 돌출된 기하 구조들을 갖는 표면 구조물들에 대해서 주로 작용한다. 이러한 작용은 전기디포지션된 층의 표면을 "평활화한다 (smooth)". 평탄화제는 확산 제한된 레이트이거나 이에 근사한 레이트로 기판 표면에서 반응 또는 소모되며 이로써 평탄화제의 연속적인 공급은 때로 시간에 따라서 균일한 도금 조건들을 유지시 유리하다고 사료된다.
평탄화제 화합물들은 일반적으로 그들의 전기화학적 기능 및 영향에 기초하여서 평탄화제들로서 분류되며 특정 화학적 구조 또는 조성 (formulation) 을 필요로하지 않는다. 그러나, 평탄화제는 때로 하나 이상의 질소, 아민, 이미드 또는 이미다졸을 포함하고 또한 황 작용기들을 포함할 수도 있다. 기판 표면 상에 흡착함으로써 주로 역할을 하지 못하는 화합물들은 평탄화제들로 간주되지 않는다. 특정 평탄화제들은 하나 이상의 5 및 6 멤버 (member) 링들 및/또는 컨주게이션된 (conjugated) 유기 화합물 유도체들을 포함한다. 질소기는 링 구조의 일부를 형성할 수도 있다. 아민-함유 평탄화제들에서, 아민들은 1 차 알킬 아민, 2 차 알킬 아민 또는 3 차 알킬 아민일 수도 있다. 또한, 아민은 아릴 아민 또는 헤테로사이클릭 아민일 수 있다. 예시적인 아민들은 다음으로 한정되지 않지만 디알킬아민 (dialkylamines), 트리알킬아민 (trialkylamines), 아릴알킬아민 (arylalkylamines), 트리아졸들 (triazoles), 이미다졸 (imidazole), 트리아졸 (triazole), 테트라졸 (tetrazole), 벤즈이미다졸 (benzimidazole), 벤조트리아졸 (benzotriazole), 피페리딘 (piperidine), 모르폴린 (morpholines), 피페라진 (piperazine), 피리딘 (pyridine), 옥사졸 (oxazole), 벤즈옥사졸 (benzoxazole), 피리미딘 (pyrimidine), 쿠오놀린 (quonoline), 및 이소퀴놀린 (isoquinoline) 을 포함한다. 이미다졸 및 피리딘이 특히 유용할 수도 있다. 평탄화제 화합물들은 또한 에톡사이드 기 (ethoxide groups) 를 포함할 수 있다. 예를 들어, 평탄화제는 폴리에틸렌 글리콜 또는 폴리에틸렌 옥사이드에서 발견되는 것과 유사한 일반적인 백본 (backbone) 및 이 체인에 걸쳐서 기능적으로 삽입된 아민의 단편들을 포함할 수 있다 (예를 들어, Janus Green B). 예시적인 에폭사이드들은 다음으로 한정되지 않지만 에피클로로하이드린 (epichlorohydrin) 및 에피브로모하이드린 (epibromohydrin) 과 같은 에피할로하이드린들 (epihalohydrins) 및 폴리에폭사이드 화합물들 (polyepoxide compounds) 을 포함한다. 에테르-함유 링키지 (linkage) 에 의해서 서로 결합된 2 개 이상의 에폭사이드 모이어티들 (moieties) 을 갖는 폴리에폭사이드 화합물들이 특히 유용할 수도 있다. 몇몇 평탄화제 화합물들은 폴리머성이지만 다른 것들은 그렇지 않다. 예시적인 폴리머성 평탄화제 화합물들은 다음으로 한정되지 않지만 폴리에틸렌이민 (polyethylenimine), 폴리아미도아민 (polyamidoamines), 및 아민과 다양한 산소 에폭사이드들 또는 설파이드들의 반응 생성물들을 포함한다. 비폴리머성 평탄화제의 일 예는 6-메르캅토-헥산올 (6-mercapto-hexanol) 이다. 다른 예시적인 평탄화제는 PVP (polyvinylpyrrolidone) 이다.
유기 첨가제들에 의해 촉진된 보텀-업 충진
도 1a에 예시된 보텀-업 충진 메커니즘에서, 도금 표면 상의 리세스된 피처는 이 피처의 하단 (bottom) 에서 상단 (top) 으로 그리고 피처의 측벽으로부터 피처의 중앙으로 내측으로 보다 낮은 정도로, 금속으로 도금되는 경향이 있다. 균일한 충진을 달성하고 피처 내로 보이드들을 도입하는 것을 회피하기 위해서, 피처 내에서 그리고 필드 영역 내에서 전기디포지션 레이트를 제어하는 것이 중요하다. 종래의 애플리케이션들에서, 상술된 3 가지 타입의 첨가제들은 보텀-업 충진을 달성하는데 필수적이고, 첨가제 각각은 기판 표면 상의 특정한 영역들에서 분극을 선택적으로 증가 또는 감소시키도록 동작한다.
기판이 전해질 내에 침지된 (immersed) 후에, 억제제가 특히 필드 영역과 같은 노출된 영역에서 기판의 표면 상으로 흡착된다. 초기 도금 스테이지들에서, 리세스된 피처의 상단과 하단 간의 억제제 농도의 실질적 차가 존재한다. 이러한 차는 억제제 분자의 상대적으로 큰 크기 및 이에 대응하는 그의 저속 이송 특성으로 인해서 존재한다. 이러한 동일한 초기 도금 시간에 걸쳐서, 가속화제가 피처의 하단 및 측벽들을 포함하는 전체 도금 표면에 걸쳐서 낮고, 실질적으로 균일한 농도로 축적된다고 사료된다. 가속화제는 억제제보다 신속하게 피처 내로 확산되기 때문에, 피처 내에서 (특히, 피처 하단에서) 가속화제:억제제의 초기 비는 상대적으로 높다. 피처 내의 이러한 상대적으로 높은 초기 가속화제:억제제 비는 피처의 상단과 비교하여 피처의 하단 근방에서 신속한 도금을 촉진시킨다. 한편, 필드 영역 내 그리고 피처의 상단으로 향한 초기 도금 레이트는 보다 낮은 가속화제:억제제 비로 인해서 상대적으로 낮다. 따라서, 초기 도금 스테이지들에서, 도금은 필드 영역 내에서 그리고 피처의 상단을 향해 상대적으로 느리게 발생하고 피처 내, 특히 피처 하단 근방에서는 상대적으로 빠르게 발생한다.
도금이 진행됨에 따라서, 도 1에 도시된 바와 같이, 피처는 금속으로 충진되고 피처 내의 표면적은 줄어든다. 표면적이 감소되고 가속화제가 표면 상에 실질적으로 남아 있기 때문에, 피처 내 (특히 피처 하단에서) 의 가속화제의 국부적 표면 농도는 도금이 진행됨에 따라서 증가한다. 피처 하단부 근방에서 이러한 증가된 가속화제 농도는 보텀-업 충진에 필요한 도금 레이트 차를 유지시키는 것을 지원한다.
도금의 후속 스테이지들에서, 특히 오버버든 (overburden) 이 디포짓됨에 따라서, 가속화제가 특정 영역들 (예를 들어, 충진된 피처들 위에) 바람직하지 않게 축적되며, 이로써 목표된 것보다 고속으로 국부적 도금이 발생하게 된다. 평탄화제가 이러한 효과를 상쇄시키도록 관습적으로 사용되었다. 평탄화제의 표면 농도는 대류 현상이 가장 활발한 표면의 노출된 영역에서 (즉, 리세스된 피처 내가 아님) 가장 높다. 평탄화제가 가속화제를 대체하고 국부적 분극을 증가시키고 표면의 영역들에서 국부적 도금 레이트를 저하시키며, 그렇지 않다면 이 영역들은 디포짓물 상의 다른 위치들에서보다 높은 레이트로 도금될 것이다. 달리 말하면, 평탄화제는 적어도 부분적으로 표면의 노출된 영역들에서, 특히 돌출된 구조물들에서 가속화 화합물의 영향을 감소시키거나 제거하는 경향을 갖는다. 종래의 애플리케이션들에서, 평탄화제의 부재시 피처는 오버충진 (overfill) 되는 경향이 있을 수도 있고 범프 (bump) 를 생성할 수도 있다. 따라서, 종래의 보텀-업 충진 도금의 후속 스테이지들에서, 평탄화제는 상대적으로 편평한 전기디포지션층을 생성하는데 유리하다.
억제제, 가속화제 및 평탄화제를 함께 사용하는 것은, 전통적으로 상대적으로 편평한 전기디포지션된 표면을 생성하는 동안 피처로 하여금 보이드 없이 보텀-업 충진되게 한다. 첨가제 화합물들의 정확한 정체/조성은 통상적으로 첨가제 공급자들에 의해서 영업 비밀로서 유지되며 따라서 이러한 화합물들의 정확한 성질에 대한 정보는 공중이 입수할 수 없다.
첨가제 기반 보텀-업 충진의 일 문제점은 매우 작은 피처 사이즈들이 사용되면 실시하기 어렵다는 것이다. 이는 피처들이 충분히 작을 때, 예를 들어 피처 사이즈와 비교하여 첨가제들의 사이즈로 인해 그리고/또는 이러한 작은 볼륨들을 충진하기에 짧은 시간 프레임들로 인해 필요에 따라 피처들 내로 첨가제들을 확산시키기 어렵거나 불가능하기 때문일 수도 있다. 예를 들어, 피처들이 매우 작은 다양한 경우들에서, 피처들은 첨가제들이 피처들 내로 확산하는데 필요한 시간 프레임보다 신속하게 충진할 수도 있고 상기 기술된 바와 같이 도금 레이트 차를 확립할 수도 있다. 많은 경우들에서, 첨가제 기반 보텀-업 충진은 약 20 ㎚ 이상의 피처 사이즈들(폭)에서만 효과적이다. 본 명세서의 다수의 실시예들에서, 피처 사이즈들은 약 30 ㎚ 이하, 예를 들어 약 20 ㎚ 이하, 또는 약 15 ㎚ 이하, 또는 약 10 ㎚ 이하일 수도 있다. 본 명세서의 실시예들이 기술된 첨가제들을 필요로 하지 않기 때문에, 예를 들어, 약 2 또는 3 ㎚까지 매우 작은 피처 사이즈들에서 조차 실시될 수 있다.
첨가제 기반 보텀-업 충진과 연관된 또 다른 문제는 전기디포지션된 막 내로 불순물들의 통합이다. 첨가제 기반 보텀-업 충진이 유기 첨가제 분자들과 도금된 금속 표면들 간 지향성 상호작용들을 필요로 하기 때문에, 이들 프로세스들은 증착된 막 내로 첨가제들로부터의 원소들의 통합하기 쉽다. 이러한 불순물들은 도 3a 및 도 3b의 맥락에서 이하에서 더 논의된다.
컨포멀한 충진
도 1a와 관련하여 상기 기술된 보텀-업 충진 메커니즘은 도 1b에 도시된 컨포멀한 충진 메커니즘과 대비될 수 있다. 컨포멀한 도금이 사용되는 도 1b에 도시된 바와 같이, 피처의 하단부와 측벽들 모두를 포함하는, 전체 표면들 상에 상대적으로 균일한 두께로 막이 도금된다. 컨포멀한 도금이 피처들을 충진하기 위해 사용될 수도 있지만, 이는 통상적으로 2 개의 측벽들이 만나는 피처의 중간까지 심을 발생시킨다. 더욱이, 많은 경우들에서 컨포멀한 도금은 피처들 내에서 보이드들의 형성을 야기할 수 있다. 피처의 측벽들이 서로 접근하고 피처의 상단을 향해 영역을 핀치오프함에 따라 이러한 보이드들이 형성될 수 있다. 이러한 핀치 오프는 전기도금이 피처 내 하단 위치들에서 발생하는 것을 방지하여, 타이트한 심 대신, 보이드의 형성을 발생시킨다. 전해질은 이들 보이드들에 트랩 (trap) 되게 된다. 심들 및 보이드들 모두 충진된 피처에서 바람직하지 않다.
희생적 산화제들에 의해 촉진된 슈퍼컨포멀 충진
슈퍼컨포멀 충진 메커니즘은 리세스된 피처의 하단 근방에서 상대적으로 보다 고속이고 피처의 상단 근방에서 상대적으로 보다 느리게 막을 디포짓하는 방법이다. 보텀-업 충진은 슈퍼컨포멀 충진 메커니즘의 일종이다. 보텀-업 충진시, 부분적으로 충진된 피처의 하단은 도 1a에 도시된 바와 같은, 대부분의 충진 프로세스 내내 상대적으로 편평하게 남아 있을 수도 있다. 본 명세서에서 사용된 바와 같이, 슈퍼컨포멀 충진은 또한 도 2에 도시된 바와 같이, 증착된 막이 대부분의 충진 프로세스 내내 부분적으로 충진된 피처 내 V-형상을 형성하는 경우를 포함한다.
관습적으로, 상기 기술된 도금 첨가제들은 리세스된 피처 내 슈퍼컨포멀 충진을 확립하기 위해 필수적인 것으로 사료된다. 그러나, 본 명세서의 실시예들에서, 이러한 도금 첨가제들을 필요로 하지 않는 대안적인 슈퍼컨포멀 충진 프로세스가 제공된다. 이러한 첨가제들이 일부 구현예들에 사용될 수도 있지만, 슈퍼컨포멀 충진을 확립할 필요는 없다. 대신, 슈퍼컨포멀 충진은 피처 내 도금 레이트 차를 보장하도록 몇몇 도금 조건들을 밸런싱함으로써 (balancing) 달성된다. 이러한 방식으로, 상대적으로 높은 도금 레이트는 피처의 상단과 비교하여 피처의 하단에서 확립될 수 있어, 고품질 슈퍼컨포멀 충진을 야기하고 심들 및 보이드들의 형성을 회피한다.
도금 레이트 차는 피처의 하단과 비교하여 피처의 상단 근방 및 필드 영역 상에서 활성이고 그리고/또는 보다 풍부한 희생적 산화제를 제공함으로써 확립될 수도 있다. 본 명세서에 사용된 바와 같이, 용어 희생적 산화제는 문제의 금속 이온 대신 전극 (예를 들어, 기판) 표면에서 환원되는 전해질의 용액을 지칭한다.
희생적 산화제는 전류를 효과적으로 전환하고 그렇지 않으면 금속을 환원/디포짓할 것이다. 도금 조건들 (예를 들어, 전해질 조성, 인가된 전류 및/또는 전위, 및 대류 조건들 (예를 들어, 기판의 회전 레이트)) 이 희생적 산화제가 피처의 하단과 비교하여 피처의 상단 근방 및 필드 영역 상에서 활성이고 그리고/또는 보다 풍부하다는 것을 보장하도록 맞춤되기 (tailor) 때문에 그리고 희생적 산화제가 국부적인 전류 효율 (예를 들어, 금속을 환원시키는데 도움이 되는 전류의 분율 (fraction)) 에 영향을 주기 때문에, 전류 효율 차가 피처 내에서 확립된다. 달리 말하면, 희생적 산화제가 상대적으로 보다 풍부하거나 활성인 피처의 상단 근방에서, 상대적으로 보다 큰 비의 디포지션 전류가 희생적 산화제를 환원시키도록 전환되고, 상대적으로 보다 적은 금속이 디포짓된다. 반대로, 희생적 산화제가 상대적으로 보다 덜 풍부하거나 보다 덜 활성인, 피처의 하단 근방에서 상대적으로 보다 낮은 비의 디포지션 전류가 희생적 산화제를 환원시키도록 전환되고 상대적으로 보다 많은 금속이 디포짓된다.
그 결과 금속 도금이 피처의 하단 근방에서 보다 고속으로 발생하고 필드 영역 및 피처의 상단 근방에서 보다 느리게 발생하여, 피처의 상이한 부분들에서 금속 도금 레이트 차가 확립된다. 유사하게, 희생적 산화제 환원이 피처의 상단 근방에서 보다 큰 레이트로 발생하고, 피처의 하단 근방에서 보다 낮은 레이트로 발생하여, 피처의 상이한 부분들에서 희생적 산화제 환원 레이트 차가 확립된다. 피처의 상이한 영역들에서 전류 효율 차는 억제제, 가속화제, 및 평탄화제와 같은 유기 첨가제들을 필요로 하지 않고 슈퍼컨포멀 충진을 발생시킨다.
이러한 충진 메커니즘이 도 2에 예시되고, 코발트 디포지션의 맥락에서 기술된다. 코발트 이온들은 검은 원들로 도시되는 한편, 희생적 산화제 분자들은 밝은 원들로 도시된다. 디포지션 프로세스 시작을 위해, 코발트 이온들 및 희생적 산화제 분자들 모두 피처 내로 확산한다. 초기의 풍부한 희생적 산화제 분자들로 인해, 피처의 하단 및 상단 모두에서 전류 효율 (CE) 이 상대적으로 낮다.
짧은 시간 기간 후, 희생적 산화제 분자들이 피처 하단 근방에서 공핍되고, 피처의 상단과 비교하여 상대적으로 보다 높은 전류 효율이 피처의 하단 근방에서 확립된다. 피처 내 체적비에 비해 상대적으로 보다 큰 표면적으로 인해, 필드 영역과 비교하여 피처 내에서 희생적 산화제가 보다 많이 공핍된다. 희생적 산화제 분자들은 어느 정도 피처 내로 계속해서 확산하고, 도금 조건들과 피처 형상의 밸런스로 인해, 희생적 산화제 분자들은 피처의 하단과 비교하여 피처의 상단 근방에서 보다 풍부해진다 (그리고/또는 활성이다). 이러한 희생적 산화제 분자들의 풍부 및/또는 활성도 차는 적어도 부분적으로 이들 분자들이 벌크 용액으로부터 피처 하단을 향해 확산하기 때문에, 그리고 증착되는 금속보다 환원하는데 보다 적은 에너지를 필요로 하도록 희생적 산화제 분자들이 선택되기 때문에, 발생한다.
디포지션 프로세스가 계속됨에 따라, 피처의 상단과 비교하여 피처의 하단 근방에서 상대적으로 높은 전류 효율은 피처의 상단과 비교하여 피처의 하단 근방에서 보다 큰 정도의 코발트 디포지션을 발생시킨다. 이러한 경향은 피처가 하단으로부터 상향으로 충진됨에 따라 계속된다.
대부분의 종래의 전기도금 방법들에서, 일 목적은 전류 효율을 최대화하는 것이다. 전류 효율 (current efficiency) 은 다음과 같이 규정될 수 있다:
식 1:
Figure 112022053721848-pat00001
여기서,
IM = 금속을 디포짓하도록 작용하는 전류이고,
IT = 기판에 인가된 총 전류이다.
IT는 프로세싱 동안 시간에 따라 기판에 인가된 전기량에 기초하여 직접적으로 측정될 수 있다. IM는 프로세싱 동안 시간에 따라 기판 상에 디포짓된 금속량 (예를 들어, 두께) 에 기초하여 계산될 수 있다.
전류 효율은 전체 전기도금 프로세스/피처를 반영하는 전체 값들로서, 그리고 기판/피처의 특정한 부분을 반영하는 국부적 값으로서 모두 고려될 수 있다. 프로세싱 동안 낭비된 전류/전력 양을 최소화하기 위해 전류 효율을 최대화하는 것이 일반적으로 바람직하다. 종래의 경우들에서, "낭비된" 전류 (wasted current) (기판에 인가되지만 금속을 증착하도록 사용되지 않는 전류) 는 다음과 같이 계산될 수 있다:
식 2:
Figure 112022053721848-pat00002
종래의 방법들에서, 전기도금 프로세스들은 낭비된 전류를 최소화하도록 (IM가 IT와 매우 가깝도록) 최적화되어, 1을 향해 전류 효율을 최대화한다. 이 방법은 전력 전달과 연관된 프로세싱 비용들을 최소화한다. 또한, 이 방법은 프로세싱 시간을 최소화한다 (예를 들어, 고 비율의 전류가 금속을 디포짓하도록 사용되기 때문에, 피처를 충진하는데 상대적으로 보다 적은 시간이 걸린다). 종래의 전기도금 방법들이 고 전류 효율을 최적화하는 또 다른 이유는 안정한 전해질 조성을 유지하는 것이다. 전류 효율이 낮고 상대적으로 고 비율의 전류가 전해질 내 다른 종을 환원하는 것으로 전환되는 경우, 이러한 종의 농도는 시간에 따라 변할 수 있고, 이는 통상적으로 균일한 프로세싱 조건들 및 전기도금 결과들을 확립하는데 바람직하지 않다.
본 명세서의 실시예들은 특히 리세스된 피처의 상단 근방 및 필드 영역에서 저 전류 효율을 최적화하는, 상이한 방법을 사용한다. 이 방법은 전류 효율이 실질적으로 상이한 방식으로 최적화되기 때문에, 그리고 상이한 이유들로 종래의 기법들과 매우 상이하다.
개시된 슈퍼컨포멀 도금 메커니즘은 유기 도금 첨가제들을 필요로 하는 전통적인 방법들에 비해 다수의 장점들을 제공한다. 예를 들어, 개시된 메커니즘은 피처 사이즈로 잘 스케일링되고, 첨가제 기반 프로세스들과 비교하여 보다 작은 피처들을 충진하도록 사용될 수 있다. 첨가제 기반 프로세스들은 예를 들어, 첨가제들 (예를 들어, 큰 억제제 분자들, 등) 이 도금 레이트 차를 확립하기 위해 필요하기 때문에 피처들 내로 확산하지 못할 수도 있기 때문에, 통상적으로 특정한 피처 사이즈 이하에서 성공적이지 않다. 이는 첨가제들이 피처들 내로 피팅 (fit) 하기 너무 크기 때문, 그리고/또는 필요하다면, 필요한 농도들을 확립하기 위해 첨가제들이 피처 내로 확산하고 피처 상에 흡착하도록 피처들이 매우 신속하게 충진되기 때문일 수도 있다 (예를 들어, 저 볼륨으로 인해). 반대로, 개시된 슈퍼컨포멀 메커니즘을 사용하면, 예를 들어, 보다 작은 피처들에서 상대적으로 보다 높은 볼륨에 대한 표면적 비로 인해 보다 적은 피처들이 상대적으로 보다 큰 피처들보다 훨씬 보다 크게 유리할 수도 있다 (예를 들어, 충진이 보다 큰 정도로 슈퍼컨포멀할 수도 있다). 높은 볼륨에 대한 표면적 비는 희생적 산화제 분자들의 공핍을 촉진하고, 이는 도금 레이트 차를 유도하고 슈퍼컨포멀 충진을 발생시킨다. 또한, 개시된 메커니즘은 피처 내부 작은 분자들 (희생적 산화제 분자들) 의 확산을 필요로 하기 때문에 (예를 들어, 큰 억제제 분자들 또는 다른 큰 첨가제 분자들과 반대로), 큰 매크로분자 첨가제 분자들의 불능이 충진 거동에 불리한 영향을 주지 않는다.
더욱이, 개시된 슈퍼컨포멀 충진 메커니즘이 유기 첨가제 분자들의 직접 흡착을 필요로 하지 않기 때문에, 막 내로 원치 않는 오염물들이 통합될 가능성은 최소화된다. 이러한 오염물들을 회피해야 하는 일 이유는 이들이 증착된 막의 저항률 및 거칠기를 바람직하지 않게 증가시키기 때문이다. 저 저항률은 반도체 디바이스들에서 고품질 접속부들을 생성하는데 중요하다. 이러한 오염물들을 회피해야 하는 또 다른 이유는 CMP 프로세스들에 사용된 슬러리들 (통상적으로 피처들이 충진된 후 일어나는) 이 막 내의 적은 양의 불순물들에도 센서티브하기 때문이다. 이는 평탄화 프로세스 동안 상당한 부식을 생성할 수 있는 황 불순물들에 대해 특히 참이다.
도 3a 및 도 3b는 황 불순물들을 포함하는 코발트 막에 대한 CMP 후 결과들 (도 3a) 과 무시할 수 있는 황 함량을 갖는 코발트 막 (도 3b) 간의 비교를 예시한다. 도 3a의 막은 막의 상이한 영역들 사이의 고 콘트라스트 (contrast) 로 도시된 바와 같이 거친 표면을 예시하는 용인할 수 없는 CMP 결과들을 도시한다. 선들의 짙은 콘트라스트는 막 내 큰 보이드들의 존재를 나타낸다. 도 3b의 막은 실질적으로 보다 덜 거칠고 보다 높은 품질의 막을 예시하는 용인가능한 CMP 결과들을 예시한다.
개시된 슈퍼컨포멀 충진 메커니즘이 이론상 흥미롭지만, 실제로 이는 (예를 들어, 피처의 상이한 부분들에서, 그리고 필드 영역과 비교하여 피처 내에서) 필요한 전류 효율 차가 확립된다는 것을 보장하기 위해 모든 관련 프로세스 조건들을 적절하게 밸런싱하는 것이 매우 어려울 수 있다. 서로 밸런싱되는 특정한 파라미터들은: (a) 희생적 산화제 분자에 대한 금속 이온의 비, (b) 금속 이온의 농도, (c) 희생적 산화제 분자의 농도, (d) (예를 들어, 기판의 회전 레이트에 영향을 받을 수도 있는) 대류성 대량 이송 정도, (e) 전해질의 온도, 및 (f) 금속 이온들 및 희생적 산화제 분자들의 상대적인 환원 전위 및 절대 환원 전위 (이들의 착체 또는 결여, 관련 종의 농도, 기판의 재료, 금속 이온의 선택 (조성), 및 희생적 산화제 분자의 선택 (조성) 에 영향을 받을 수도 있는) 를 포함한다.
또한 개시된 슈퍼컨포멀 충진 메커니즘의 장점을 취하기 위한 전기도금 프로세스를 설계하는 방법들이 본 명세서에 개시된다. 이러한 방법들은 도 4 내지 도 6의 맥락에서 기술된다.
도 4는 슈퍼컨포멀 충진을 달성하기 위해 전기도금 프로세스를 설계/테스팅하는 방법을 기술하는 플로우차트이다. 방법은 상이한 기판 회전 레이트 범위에 걸쳐 그리고 상이한 전류 밀도들의 범위에 걸쳐 일련의 기판들이 적어도 제 1 테스트 용액 및 제 2 테스트 용액에서 전기도금되는 동작 401에서 시작된다. 제 1 테스트 용액 및 제 2 테스트 용액 (및 제공된다면, 부가적인 테스트 용액들) 은 상이한 농도들의 희생적 산화제 분자들을 갖는 것을 제외하고 동일한 조성을 가질 수도 있다. 희생적 산화제가 H+인 다양한 실시예들에서, 2 개의 테스트 용액들은 상이한 pH 값들을 갖는 것을 제외하고 동일한 조성을 가질 수도 있다.
동작 403에서, 전류 효율은 전기도금된 기판 각각에 대해 측정된다. 예시적인 결과들이 도 5에 플롯팅된다. 도 5의 맥락에서, 약 3의 pH를 갖는 제 1 테스트 용액 및 약 4의 pH를 갖는 제 2 테스트 용액의 2 개의 상이한 테스트 용액들이 테스트된다. 3 개의 상이한 기판 회전 레이트들 (약 12 RPM, 약 50 RPM, 및 약 100 RPM) 이 테스트되고, 3 개의 상이한 일정한 전류 밀도들 (약 1 ㎃/㎠, 약 2 ㎃/㎠, 및 약 8 ㎃/㎠) 이 테스트된다. 예 각각에 대한 발생되는 전류 효율들이 도 5에 도시된다.
동작 405에서, 기판 회전 레이트가 상승함에 따라 전류 효율이 감소하는지 여부가 결정된다. 도 5에 도시된 예에서, 미리 결정된 테스트 용액 및 전류 밀도 각각에 대해, 전류 효율은 보다 높은 기판 회전 레이트들에서 보다 낮다는 것을 알 수 있다. 달리 말하면, 기판 회전 레이트가 상승함에 따라, 전류 효율은 감소한다. 이러한 관계는 테스트된 도금 조건들에 대해, 희생적 산화제가 대량 이송 제한되고, 개시된 슈퍼컨포멀 충진 메커니즘이 성공적이도록 필요한 조건을 나타낸다. 전류 효율의 보다 큰 차는 보다 우수한 슈퍼컨포멀 충진 조건들을 나타내고, 이 차는 전류 효율이 희생적 산화제 종의 대량 이송 제어에 상대적으로 보다 센서티브하다는 것을 나타낸다.
기판 회전 레이트가 상승함에 따라 전류 효율이 감소하는 경우들에서, 방법은 희생적 산화제의 농도가 상승함에 따라 전류 효율이 감소하는지 여부가 결정되는 동작 406에서 계속된다. 전류 효율과 희생적 산화제의 농도 간의 네거티브 상관관계는 전류 효율의 감소가 금속 이온들의 환원과 희생적 산화제 분자들의 환원 간의 상승된 경쟁과 관련된다는 것을 나타낸다. 달리 말하면, 이 관계는 상이한 환원 반응들이 서로에 대해 적절히 밸런싱되는지 여부의 지표를 제공한다. 희생적 산화제가 H+인 경우, 동작 406은 테스트 용액들의 pH가 감소함에 따라 전류 효율이 감소하는지 여부를 결정하는 단계를 수반한다.
도 5의 맥락에서, 적어도 특정한 테스트된 전류 밀도들에 대해, 테스트 용액들의 pH가 감소함에 따라 (예를 들어, 테스트 용액들에서 희생적 H+ 의 농도가 상승함에 따라) 전류 효율이 감소한다. 보다 낮은 pH를 사용할 때 전류 효율의 감소는 도금 동안 전류 밀도가 1 ㎃/㎠ 또는 2 ㎃/㎠인 경우들에서 모든 테스트된 기판 회전 레이트들에서 참이다. 도금 동안 전류 밀도가 8 ㎃/㎠이면, pH의 차는 전류 효율에 실질적인 효과를 갖지 않는다. 이는 테스트되는 조건들에 대해, 슈퍼컨포멀 충진이 보다 낮은 전류 밀도들, 예를 들어, 1 내지 2 ㎃/㎠에서 발생하기 쉽지만, 8 ㎃/㎠만큼 높은 전류 밀도들에서 성공적이지 않을 (또는 성공적일) 것이라는 것을 나타낼 수도 있다. 부가적인 전류 밀도들, pH 값들, 및 기판 회전 레이트들은 원한다면, 슈퍼컨포멀 충진을 야기할 것 같은 조건들의 한계들을 결정하기 위해 테스트될 수도 있다.
희생적 산화제의 농도가 상승함에 따라 전류 효율이 감소하는 경우들에서, 방법은 전류 밀도가 상승함에 따라 전류 효율이 상승하는지 여부가 결정되는 동작 407로 계속된다. 전류 효율과 전류 밀도 간의 포지티브 상관 관계는 환원 전위 및 희생적 산화제의 농도가 적절히 튜닝된다는 것을 나타낸다. 도 5의 맥락에서, 미리 결정된 기판 회전 레이트 및 pH에 대해, 보다 높은 전류 밀도들은 보다 높은 전류 효율들을 나타내고, 테스트된 환원 전위 및 희생적 산화제 농도들이 목표된 슈퍼컨포멀 충진을 야기할 것이라는 것을 나타낸다.
조건들의 세트가 (a) 기판 회전 레이트가 상승함에 따라 전류 효율이 감소되고 (예를 들어, 동작 405 = 예), (b) 전류 효율이 감소되고 희생적 산화제의 농도가 상승하고 (예를 들어, 동작 406 = 예), 그리고 (c) 전류 밀도가 상승함에 따라 전류 효율이 상승하는 (예를 들어, 동작 407 = 예) 것으로 식별되는 경우들에서, 방법은 식별된 조건들의 세트가 피처/기판의 상이한 부분들에서 상이한 전류 효율들을 확립할 필요가 있는 목표된 슈퍼컨포멀 충진 메커니즘을 생성하기 쉽다고 결정되는 동작 409로 계속된다. 열거된 전류 효율 경향들은 테스트된 조건들 전체 범위에 걸쳐 참으로 홀딩될 필요는 없다. 사실, 이 경향들이 파괴되는 경우들을 식별하는 것은 슈퍼컨포멀 충진을 야기할 것 같은 조건들을 한계들을 나타낼 수도 있다. 도 5의 예에서, 전류 효율은 전류 밀도가 8 ㎃/㎠일 때 pH의 변화 (즉, 희생적 산화제 분자의 농도의 변화) 에 본질적으로 영향을 받지 않기 때문에, 이는 슈퍼컨포멀 충진을 생성하기 위해 전류 밀도가 약 8 ㎃/㎠ 이하로 유지되어야 한다는 것을 나타낼 수도 있다. 언급된 바와 같이, 용인가능한 프로세싱 윈도우의 외측 한계들을 보다 정확하게 특징화하기 위해 부가적인 테스팅이 계속될 수 있다.
방법은 선택가능하게, 슈퍼컨포멀 충진을 생성할 수 있는 동작들 401 내지 409에서 식별된 조건들의 세트를 사용하여 기판이 전기도금 될 수도 있는 동작 411으로 계속될 수도 있다.
(a) 기판 회전 레이트가 상승함에 따라 전류 효율이 감소하지 않고 (예를 들어, 동작 405 = 아니오), (b) 희생적 산화제의 농도가 상승함에 따라 전류 효율이 감소하지 않고 (예를 들어, 동작 406 = 아니오), 또는 (c) 전류 밀도가 상승함에 따라 전류 효율이 상승하지 않는 (예를 들어, 동작 407 = 아니오) 경우들에서, 방법은 테스트된 전기도금 조건들이 슈퍼컨포멀 충진을 생성하지 않을 것 같다고 결정하는 동작 413으로 계속된다. 다양한 실시예들에서, 방법은 전기도금 조건들이 변경되는 동작 415로 계속될 수도 있다. 이는, 예를 들어, (i) 희생적 산화제의 농도 분자들을 변화시키는 것, (ii) 금속 이온들의 농도를 변화시키는 것, (iii) 디포지션 동안 기판의 회전 레이트를 변화시키는 것, (iv) 전해질 및/또는 기판의 온도를 변화시키는 것, (v) 금속 이온의 착체 (있다면) 를 변화시키는 것, (vi) 희생적 산화제 분자의 착체 (있다면) 를 변화시키는 것, (vii) 희생적 산화제 분자의 아이덴티티/조성을 변화시키는 것, (viii) 디포지션 동안 전류 밀도를 변화시키는 것, (ix) 존재할 수도 있고 또는 존재하지 않을 수도 있는, 하나 이상의 유기 첨가제들 (예를 들어, 억제제) 의 농도를 조정하기 위해 테스트 용액들의 조성을 변화시키는 것을 수반할 수도 있다.
도 6은 피처/기판의 상이한 부분들에서 전류 효율 차를 확립하도록 희생적 산화제가 제공되는, 전기도금 시스템에서 금속 환원 반응과 희생적 산화제 환원 반응 간 전기화학적 상호작용의 개략도를 제공한다. 이 도면은 개시된 슈퍼컨포멀 충진 메커니즘 및 이 메커니즘의 장점을 취하도록 전기도금 프로세스를 설계시 고려사항들을 더 설명하도록 사용될 수 있다. 도 6의 트레이스들은 기판에 인가된 램핑 전위의 인가 동안 관찰된 예상된 환원 전류를 도시한다. 트레이스 각각에서, 환원 전류는 0에서 시작되고, 이어서 관련 환원 전위에 가깝게 상승하기 시작한다. 환원 전위 상당히 위의 값들에서, 반응들은 대량 이송 제한되고, 환원 전류 레벨들은 떨어진다.
트레이스들 1, 2, 및 3은 3 개의 상이한 트레이스들이 3 개의 상이한 희생적 산화제 분자들의 농도와 관련되는, 희생적 산화제 분자들의 환원과 관련된 트레이스들을 예시한다. 트레이스 1은 가장 높은 희생적 산화제의 농도 분자들과 관련되는 한편, 트레이스 3은 가장 낮은 희생적 산화제의 농도 분자들과 관련된다. 희생적 산화제 분자가 H+인 경우들에서, 트레이스 1은 가장 낮은 pH와 관련되고, 트레이스 3은 가장 높은 pH와 관련된다. 예상되는 바와 같이, 트레이스 1은 대량 이송 제한된 레짐 (예를 들어, 트레이스들 1 내지 3이 매우 편평/수평) 에서 미리 결정된 전위에서 가장 높은 레벨의 환원 전류를 나타내고, 희생적 산화제 분자들이 상대적으로 보다 풍부하면 보다 큰 환원 전류가 이러한 분자들을 환원하기 위해 사용된다는 것을 나타낸다.
트레이스들 A, B, 및 C는 금속 이온들의 환원과 관련된 트레이스들을 예시한다. 이들 트레이스들은 일정한 금속 이온 농도와 관련되지만, 3 개의 상이한 환원 전위들을 사용한다. 환원 전위들은 (a) 용액에서 금속 이온들 (예를 들어, Co2+) 을 안정화하도록 그리고/또는 (b) 기판 상의 활성 디포지션 사이트를 모호하게 하도록 작용하는 착화제를 사용함으로써 보다 높게 조정될 수 있다. 환원 전위들은 (a) 용액에서 반응 중간물질 (예를 들어, Co+) 을 안정화하고 그리고/또는 (b) 기판 상에 촉매 사이트를 생성하도록 작용하는 착화제를 사용함으로써 보다 낮게 조정될 수 있다. 전해질 및/또는 기판의 온도는 또한 트레이스들 1 내지 3 및 A 내지 C에 영향을 줄 수도 있다.
전통적인 다마신 전기도금 방법들에서, 이는 금속 이온들의 환원은 발생할 수도 있는 다른 환원 반응들에 의해 영향을 받지 않는다는 것을 보장하는데 바람직하다. 달리 말하면, 임의의 다른 산화제들이 환원되는 전위보다 상당히 낮은 전위에서 금속 이온들이 환원된다는 것을 보장하는 것이 바람직하다. 도 6의 맥락에서, 전통적인 다마신 프로세스들은 트레이스 A에서 동작하는 것이 바람직할 것이다. 트레이스 A에서 금속이 환원되는 전위가 희생적 산화제 (존재한다면) 가 환원되는 전위보다 상당히 낮기 때문에 (예를 들어, 도 5에서 모든 농도들의 희생적 산화제에 대해, 트레이스 A가 금속을 디포짓하는 환원 전위는 희생적 산화제가 환원되는 환원 전위보다 상당히 낮다는 것이 도시됨), 반응은 높은 전류 효율도로 진행할 수 있고, 전류는 희생적 산화제를 환원하도록 거의 또는 전혀 전환되지 않는다. 이 결과는 상기 기술된 이유들로 종래 다마신 방법들에서 바람직하다.
반대로, 개시된 슈퍼컨포멀 충진 메커니즘이 목표되면, 디포지션 동안 이들 반응들이 서로 경쟁할 수 있도록, 금속 환원 반응 및 희생적 산화제 환원 반응 모두 유사한 환원 전위들에서 일어난다는 것을 보장하는 것이 중요하다. 또한, 희생적 산화제의 농도에 따라, 금속이 환원되는 전위가 상이한 레벨들의 희생적 산화제 환원을 달성하는 전위라는 것을 보장하는 것이 바람직하다. 이는 피처 내에서 희생적 산화제의 농도 경사 (예를 들어, 희생적 산화제가 필드 영역 및 피처의 상단 근방에서 보다 풍부해지고, 피처의 하단 근방에서 보다 희박한) 가 현출될 때, 이 농도 경사는 상이한 레벨들의 전류가 희생적 산화제를 환원하도록 전환되게 하여, 피처/기판의 상이한 부분들에서 전류 효율 차를 야기한다는 것을 보장한다. 트레이스 A를 야기하는 조건들은 적어도 피처 내 금속 환원과 희생적 산화제 환원 간 실질적인 경쟁이 없기 때문에 개시된 슈퍼컨포멀 충진 메커니즘을 발생시키지 않을 것이다. 대신, 실질적으로 모든 총 환원 전류가 금속을 환원하도록 사용될 것이고, 컨포멀한 충진 메커니즘이 발생될 것이다 (적어도 유기 첨가제들이 사용되지 않은 경우들에서).
일 예에서, 금속 환원 반응은 Co2+ + 2e-
Figure 112022053721848-pat00003
Co이고, 희생적 산화제 환원 반응은 2H+ + 2e-
Figure 112022053721848-pat00004
H2이다. 코발트는 코발트 환원 반응이 트레이스 B를 따라 진행하는 농도로 제공된다. 전해질은 약 3의 벌크 pH를 갖는다. 트레이스 1은 pH 3에서의 수소 환원 반응과 관련되고, 트레이스 2는 보다 높은 pH, 예를 들어, 약 3.5에서의 수소 환원 반응과 관련되고, 트레이스 3은 가장 높은 pH, 예를 들어, 약 4에서의 수소 환원 반응에 관련된다. 디포지션 동안 사용된 환원 전위는 α이다. 도금 조건들은 도금 동안 수소 이온 농도 경사가 피처 내에서 현출되는 것을 보장하도록 선택된다. 이 농도 경사는 적어도 부분적으로 피처 내에서 높은 볼륨에 대한 표면적 비의 결과로서 현출된다. 높은 볼륨에 대한 표면적 비는 피처 내 이온들의 고속 공핍을 촉진한다. 도금 조건들은 예를 들어, 도 4와 관련하여 기술된 방법에 따라 선택될 수도 있다.
피처 내에서 발생되는 수소 이온 농도 경사는 수소 환원 반응이 피처의 상이한 부분들에서 상이한 정도로 발생할 것이라는 것을 의미한다. 예를 들어, 수소 이온들이 가장 집중되면 (예를 들어, 트레이스 1로 나타낸, pH가 약 3인 벌크 용액 또는 피처의 상단 근방/필드 영역), 수소 환원 반응은 가장 큰 정도로 발생한다. 이는 트레이스 1이 미리 결정된 전위에서 가장 높은 환원 전류를 갖는다는 사실로 인해 나타난다. 유사하게, 수소 이온들이 가장 덜 집중되면 (예를 들어, 트레이스 3으로 나타낸 바와 같이, H+ 가 공핍되고 pH가 약 4에 가까운 피처의 하단 근방), 수소 환원 반응은 가장 낮은 정도로 발생한다. 이는 트레이스 3이 미리 결정된 전위에서 가장 낮은 환원 전류를 갖는다는 사실로 나타난다. 결과는 피처의 상단 근방에서, 많은 환원 전류가 수소 이온들을 환원하도록 전환되고, 이 영역에서 전류 효율이 낮다는 것이다. 이는 상대적으로 보다 적은 코발트가 피처의 상단 근방에 디포짓된다는 것을 의미한다. 유사하게, 피처의 하단 근방에서 매우 적은 환원 전류가 수소 이온들을 환원하도록 전환되고, 이 영역에서 전류 효율이 상대적으로 높다는 것이다. 이는 상대적으로 보다 많은 코발트가 피처의 하단 근방에 디포짓된다는 것을 의미한다. 발생되는 충진 메커니즘은 피처가 하단으로부터 상향으로 충진되고, 슈퍼컨포멀이다.
트레이스 A 또는 C에 따라 금속 환원 반응이 발생하는 특정한 실시예들에서, 억제제가 (트레이스들 1 내지 3과 중첩하는 면에서) 트레이스 B를 보다 밀접하게 닮도록, 금속 환원 반응을 시프트하기 위해 도금 용액에 제공될 수도 있다. 더욱이, 수반된 확산 고려 사항들 때문에, 억제제는 주로 피처 내 (억제제가 상대적으로 보다 덜 풍부한) 에서보다 (억제제가 보다 풍부한) 필드 영역에서 금속 환원 전위를 더 시프트하도록 작용할 수도 있다. 이러한 경우, 필드 영역 상에서 금속 디포지션은 트레이스 C에 보다 가깝게 진행할 수도 있는 한편, 피처 내에서 금속 디포지션은 트레이스 A에 보다 가깝게 진행한다. 이는 피처의 하단과 필드 영역 사이에서 매우 큰 전류 효율 차를 발생시킬 수 있다.
희생적 산화제 공핍과 억제제의 사용을 통한 디포지션 전위 시프트의 결합은, 피처/기판의 상이한 부분들에서 상이한 전류 효율들 및 금속 디포지션 레이트들을 달성하는 관점에서 매우 강력하다. 예를 들어, 피처 내 영역 (예를 들어, 피처의 하단 근방) 이 피처 내 억제제 결여로 인해 전위 시프트를 경험하지 못하고 (트레이스 B), 피처 내 희생적 산화제의 농도가 공핍되면 (트레이스 3), 피처의 하단 근방 전류 효율은 매우 높을 것이다. 동일한 예에서, 피처의 필드 영역이 필드 영역 내 억제제의 존재로 인해 억제성 전위 시프트를 경험하고 (트레이스 C), 희생적 산화제의 농도가 공핍되지 않는 필드 영역에서 상대적으로 높다면 (트레이스 1), 필드 영역 내 전류 효율은 매우 낮을 것이다. 피처/기판의 상이한 영역들에서 전류 효율 차가 목표된 슈퍼컨포멀 충진을 야기한다.
특정한 실시예들에서, 억제제, 가속화제, 및 평탄화제와 같은 유기 도금 첨가제들이 전해질로부터 생략될 수도 있다. 다른 실시예들에서, 하나 이상의 이들 첨가제들이 제공될 수도 있다. 첨가제들은 기술된 바와 같이 슈퍼컨포멀 충진 메커니즘을 향상시키도록 작용할 수도 있다. 첨가제들 (예를 들어, 일부 경우들에서 억제제) 은 통상적인 전통적인 다마신 충진 화학물질들의 분극을 제공할 수도 있고, 피처 내와 비교하여 필드 영역 상에서 보다 큰 정도로 금속 디포지션과 간섭하여 충진 메커니즘의 슈퍼컨포멀 특성을 향상시킨다. 더욱이, 첨가제들은 희생적 산화제 분자들의 활성도에 영향을 줄 수도 있다. 일부 구현예들에서, 첨가제들은 필드 영역에서보다 큰 정도로 피처 내 희생적 산화제 분자들의 환원을 간섭할 수도 있다. 이는 필드 영역과 비교하여 피처 내에서 보다 높은 금속 도금도를 더 촉진할 것이다. 또한, 첨가제들은 예를 들어, 용액 내 착화를 통해 그리고/또는 기판의 표면의 개질을 통해, 금속 이온들 및 희생적 산화제 분자들의 상대적인 환원 전위들을 조절하도록 작용할 수도 있다. 임의의 이러한 첨가제들의 아이덴티티 및 농도는 필드 영역 간 그리고 피처 내에서 첨가제 활성도를 정확하게 분포시키도록 맞춤될 수 있다.
예기치 않게, 개시된 슈퍼컨포멀 충진 메커니즘의 장점을 취하는 잘 최적화된 전기도금 프로세스는 심지어 불량하게 최적화된 (통상적으로 고 전류 효율을 위해 설계되는) 전기도금 프로세스들과 비교하여 보다 낮은 전체 전류 효율을 갖는 것으로 예상된다. 저 전류 효율 프로세스들은 슈퍼컨포멀 충진에 유리한 임의의 방식이라는 것이 이전에 공지되거나 예상되지 않았다. 실제로, 저 전류 효율 방법들은 실제에서 회피되었다.
도 7은 특정한 실시예들에 따른 슈퍼컨포멀 충진을 달성하기 위해 기판 상에 금속을 전기도금하는 방법의 플로우차트를 예시한다. 방법은 기판이 전해질 내에 침지되는 동작 701에서 시작된다. 기판은 표면 아래 버블들을 트랩하는 것을 회피하는 각도로 침지될 수도 있다. 기판은 침지 동안 회전될 수도 있다.
동작 703에서, 선택가능한 전-컨디셔닝 단계가 수행될 수도 있다. 전-컨디셔닝 단계는, 침지 후 기판으로 환원 전류가 전달되지 않는, 짧은 시간 기간 (예를 들어, 0 내지 30 초, 일부 경우들에서 적어도 약 0.25 초, 적어도 약 0.5 초, 적어도 약 1 초, 적어도 약 5 초, 또는 적어도 약 10 초) 을 수반한다. 대기에 노출되는 금속들은 금속 표면 상에 천연 옥사이드 코팅을 얻는다. (일반적으로 전류 효율 차를 필요로 하는 개시된 슈퍼컨포멀 충진 메커니즘의 애플리케이션에 잘 맞춤된) 보다 큰 음극성 환원 전위를 갖는 금속들은 이러한 옥사이드들의 형성에 특히 민감하다. 이러한 천연 옥사이드는 전기도금 동안 핵생성을 간섭할 수 있다. 환원 전류가 기판으로 전달되지 않는 침지 후 짧은 시간 기간을 제공함으로써, 이 천연 옥사이드는 전해질의 부식 활성도에 의해 제거될 수 있다.
동작 705에서, 금속으로 하여금 피처들 내에 도금되게 하도록 기판에 전류가 인가된다. 다양한 도금 조건들은 이하에, 동작들 707 내지 710과 관련하여 더 논의된 바와 같이, 필드 영역 간 그리고 피처 내에서 전류 효율 차가 현출된다는 것을 보장하도록 본 명세서에 기술된 바와 같이 서로에 대해 밸런싱된다. 예를 들어, 전류 효율은 피처 내, 특히 피처의 하단 근방에서 상대적으로 높고, 필드 영역 내 그리고 피처의 상단 근방에서 상대적으로 낮다.
일부 실시예들에서, 금속이 피처들 내에 도금되는 동안, 일정한 전류 밀도가 제공된다. 특정한 구현예들에서, 약 4 ㎃/㎠ 이하의 일정한 전류 밀도가 사용될 수도 있다. 일정한 전류 밀도는 다양한 실시예들에서 적어도 약 0.5 ㎃/㎠, 또는 적어도 약 1 ㎃/㎠일 수도 있다. 이 레벨의 전류 밀도들은 목표된 슈퍼컨포멀 충진 메커니즘을 발생시키기 위해 다른 도금 조건들과 적절히 밸런싱될 때, 나타난다.
일부 다른 실시예들에서, 전류 밀도는 피처들이 금속으로 충진됨에 따라 램핑 업 (ramped up) 될 수도 있다. 일 예에서, 전류 밀도는 약 0 내지 4 ㎃/㎠, 예를 들어, 약 0 내지 2 ㎃/㎠의 값으로 시작될 수도 있고, 약 6 내지 10 ㎃/㎠, 예를 들어, 약 8 내지 10 ㎃/㎠의 값으로 램핑 업될 수도 있다. 개시된 메커니즘은 희생적 산화제가 피처 내에서 공핍되지만 금속이 필드 영역 내 그리고 피처 내 모두에서 용이하게 가용하게 남도록 희생적 산화제보다 덜 대량 이송 제한되는 금속 종을 어느 정도 필요로 한다. 기술된 메커니즘은 피처 내에서 희생적 산화제의 공핍을 유발하기 충분히 높지만, 피처 내에서 금속 이온의 유사한 공핍을 유발하기 충분히 높지 않은, 상대적으로 낮은 전류 밀도들에서 가장 효과적이다. 그러나, 매우 낮은 전류 밀도들에서, 필드 영역 상 씨드 층은 불충분한 전극 분극으로 인해 손상될 수 있어서, 씨드 층의 용해를 유발한다. 부가적으로, 저 전류 밀도들에서, 부품에 걸친 과전위의 작은 차가 전위가 금속의 디포지션 전위에 얼마나 가까운지에 따라 도금 레이트들에서 큰 차를 유발할 수 있다. 이는 도금 결과들에서 불량한 균일도를 야기한다. 보다 우수한 품질의 도금이 전기도금 동안 보다 낮은 값으로부터 보다 높은 값으로 인가된 전류를 변화시킴으로써 달성될 수 있다. 피처의 충진되지 않은 면적이 최대일 때, 램핑 전류는 충진 시작시 짧은 시간 동안 매우 낮은 전류 밀도들로 홀딩하기만 하여, 필드 영역 씨드 용해 문제를 해결한다. 램핑 전류는 피처/기판의 모든 영역들이 유사한 전위 상승 (상이한 시간들에 발생하더라도) 을 경험한다는 것을 보장함으로써 균일도 문제를 해결하여, 도금된 막의 최종 균일도를 개선한다. 전류 파형들은 피처 내 도금되지 않은 볼륨의 추정된 감소를 반영하는 함수로서, 또는 선형으로 또는 단계적으로 램핑 업될 수 있다.
피처들이 금속으로 도금되는 동안 사용된 전류 파형과 무관하게, 동작 705는 필드 영역 상에 오버버든을 디포짓하기 위해 기판으로 전류의 인가를 더 수반할 수도 있다. 오버버든의 디포지션 동안 사용된 전류 밀도는 피처들이 충진되는 동안 인가된 전류 밀도보다 높을 수도 있다.
동작들 707 내지 710은 슈퍼컨포멀 충진 메커니즘을 기술한다. 이들 동작들은 도금 동안, 예를 들어, 동작 705 동안 발생한다. 동작 707에서, 희생적 산화제의 농도는 리세스된 피처들 내에서 공핍된다. 이는 희생적 산화제에 대한 농도 차 (다양한 실시예들에서 농도 경사) 를 형성하여, 희생적 산화제는 필드 영역 내 및 피처의 상단 근방에서 상대적으로 보다 풍부하고, 피처 내, 특히 피처의 하단 근방에서 상대적으로 보다 덜 풍부하다. 희생적 산화제 농도 차의 현출를 보장하도록 서로 적절히 밸런싱되어야 하는 예시적인 프로세싱 변수들은 (예를 들어, 희생적 산화제는 H+이고, 전해질의 pH가 중요한) 벌크 용액 내 희생적 산화제의 농도, 희생적 산화제의 환원 전위, 전기도금 동안 경험된 환원 전위, 기판 회전 레이트 (및/또는 전해질 내 대량 이송에 영향을 주는 다른 인자들), 등을 포함한다. 다양한 실시예들에서, 기판은 약 0 내지 100 RPM, 일부 경우들에서 적어도 약 5 RPM, 또는 적어도 약 10 RPM의 레이트로 회전될 수도 있다.
동작 708은 도금 동안, 피처 내, 특히 피처 하단 근방과 비교하여, 필드 영역 내 및 피처의 상단 근방의 금속 이온들에 대해 실질적인 농도 차가 없어야 한다는 것을 기술한다. 달리 말하면, 피처들 내 금속의 디포지션은 금속 이온들의 대량 이송에 의해 제한되지 않아야 한다. 그렇지 않으면, 금속은 피처들 내에서 공핍될 수 있어, 목표된 슈퍼컨포멀 충진 메커니즘에 유해한 영향을 준다. 실질적인 금속 농도 차가 형성되지 않는다는 것을 보장하도록 서로에 대해 적절히 밸런싱되어야 하는 예시적인 프로세싱 변수들은 용액 내 금속 이온들의 농도, 금속 이온들의 환원 전류, 전기도금 동안 경험된 환원 전위, 기판 회전 레이트 (및/또는 전해질 내 대량 이송에 영향을 주는 다른 인자들), 등을 포함한다.
도금되는 금속에 대해서가 아니라, 희생적 산화제에 대해 농도 차를 확립하는 것이 목표되기 때문에, 일반적으로 금속 이온이 희생적 산화제보다 높은 농도로 전해질에 제공된다는 것을 보장하는 것이 바람직하다. 일부 경우들에서, 희생적 산화제의 농도는 벌크 전해질의 금속 이온의 농도보다 적어도 약 10 배 클 수도 있다.
동작 709에서, 전류 효율 차가 필드 영역 내 그리고 기판 내에서 현출된다. 필드 영역에서, 풍부한 희생적 산화제 분자들로 인해 전류 효율이 낮게 유지된다. 이들 희생적 산화제 분자들이 환원됨에 따라, 금속 환원 반응으로부터 환원 전류를 전환하여, 필드 영역 내 및 피처의 상단 근방에서 상대적으로 보다 낮은 금속 디포지션 레이트를 야기한다. 피처 내, 특히 피처 하단 근방에서, 전류 효율은 희생적 산화제 분자들의 존재로 인해 처음에 낮다. 그러나, 적어도 부분적으로 피처들 내 높은 볼륨에 대한 표면적 비 (뿐만 아니라 모든 다양한 도금 조건들의 밸런스) 로 인해, 희생적 산화제 분자들이 이 영역에서 공핍되기 때문에, 도금 동안 피처 하단 근방 전류 효율이 신속하게 상승하여, 피처 하단 근방에서 상대적으로 높은 금속 디포지션 레이트를 야기한다. 동작 710에서 언급된 바와 같이, 전류 효율 차는 피처의 하단 근방에서 상대적으로 보다 빠르고 피처의 상단 근방 및 필드 영역 내에서 상대적으로 보다 느린 금속 디포지션이 일어나는 슈퍼컨포멀 충진 메커니즘을 구동한다. 그 결과는 예를 들어, 도 2에 도시된 바와 같이, 하단으로부터 상향으로의 피처가 충진된다.
특정한 실시예에서, 디포짓되는 금속은 코발트이고, 희생적 산화제는 H+이다. 다양한 프로세싱 조건들이 서로에 대해 적절히 밸런싱될 때 (예를 들어, 도 4 내지 도 6과 관련하여 기술된 바와 같이), 수소 이온들이 슈퍼컨포멀 코발트 충진의 맥락에서 희생적 산화제 분자들로서 잘 작용한다. 도 8은 다양한 실시예들에서 희생적 산화제로서 수소 이온들의 선택 후의 모티베이션 (motivation) 을 기술한다. 구체적으로, 도 8은 다양한 농도들로 Co2+ 및 H+ 이온들을 포함하는 전해질의 순환 전압 곡선 (cyclic voltammogram) 의 환원 파형을 예시한다. 이 시스템에서, 적어도 특정한 전해질 pH 값들에 대해, H+에 대한 환원 전위의 크기가 Co2+에 대한 환원 전위의 크기보다 작기 때문에, H+ 는 적어도 부분적으로 용인가능한 희생적 산화제이다. 이 결과들은 약 2, 3, 또는 4의 pH를 갖는 용액들에 대해 특히 보장된다. 약 5 이상의 pH 값들에서, 수소 이온들은 전해질에서 보다 덜 풍부하고, 수소 이온들에 대한 환원 전위는 코발트 이온들에 대한 환원 전위와 거의 같거나 보다 클 수도 있다. 이와 같이, 이들 보다 높은 pH 값들에서, 슈퍼컨포멀 충진 메커니즘은 성공적이지 않을 것 같다.
일 예에서, 코발트를 디포짓하기 위한 전해질은 다음의 속성들을 가질 수도 있다:
속성 값
코발트 (II) 염/코발트 (II) 이온들의 농도 0.005 내지 1 M
pH 2 내지 4
예시적인 코발트 (II) 염들은 이로 제한되는 것은 아니지만, 코발트 (II) 설페이트 헵타하이드레이트, 코발트 (II) 클로라이드 헥사하이드레이트, 코발트 (II) 나이트레이트, 및 이들의 조합들을 포함한다. 코발트 염은 코발트 이온들의 소스이다. 다양한 실시예들에서, 코발트 이온 농도는 약 10 내지 100 mM, 또는 약 30 내지 70 mM일 수도 있다.
예시적인 산들은, 이로 제한되는 것은 아니지만, 붕산, 황산, 염산, 인산, 및 이들의 조합들을 포함한다. 일부 실시예들에서, 붕산은 약 0.01 내지 1 M, 예를 들어, 약 0.05 내지 0.6 M의 농도로 제공될 수도 있다. 붕산은 코발트 핵생성 (뿐만 아니라 니켈과 같은 다른 금속들의 핵생성) 에 포지티브 효과들을 갖고, 다양한 전기도금 애플리케이션들에서 일반적으로 사용된다. 전해질은 황산, 염산, 인산 또는 이들의 조합의 첨가를 통해 조정된 pH를 갖는, pH 약 2 내지 4, 예를 들어, 약 3 내지 4의 pH를 가질 수도 있다. 이는 약 0.1 내지 10 mM, 예를 들어, 약 0.1 내지 1 mM의 수소 이온 농도를 제공할 수도 있다. 희생적 산화제가 수소 이온들 이외의 종인 경우, 희생적 산화제의 농도는 약 0.1 내지 10 mM, 예를 들어, 약 0.1 내지 1 mM일 수도 있다.
일 예시적인 희생적 산화제는, 예를 들어, 황산, 염산, 인산, 또는 다른 강산으로부터 공급되는, 수소 이온이다. 다른 예시적인 희생적 산화제들은 과산화수소, 질산, 및 용해된 산소를 포함한다.
전해질이 표 1에 따라 준비되는 일부 실시예들에서, 전해질은 억제제, 가속화제, 및 평탄화제가 없거나 실질적으로 없을 수도 있다 (예를 들어, 미량만을 함유). 전해질이 표 2에 따라 준비되는 일부 다른 실시예들에서, 하나 이상의 이들 첨가제들이 제공될 수도 있다.
속성 값
코발트 (II) 염/코발트 (II) 이온들의 농도 0.005 내지 1 M
pH 2 내지 4
억제제 분자들의 농도 0 내지 30 g/L
가속화제 분자들의 농도 0 내지 30 g/L
평탄화제 분자들의 농도 0 내지 30 g/L
예 1로 참조되는, 일 예에서, 코발트 이온 농도는 약 10 내지 100 mM일 수도 있고, 붕산 농도는 약 0.05 내지 0.6 mM일 수도 있고, 전해질의 pH는 약 2 내지 4 (예를 들어, H+ 농도는 약 0.1 내지 10 mM) 이고, 기판은 약 0 내지 100 RPM의 레이트로 회전되고, 0 내지 30 초의 전-컨디셔닝 단계 (예를 들어, 도 7의 동작 703과 관련하여 설명된 바와 같은) 가 침지 후 그리고 모든 전류의 인가 전에 제공되고, 기판은 약 4 ㎃/㎠ 이하의 일정한 전류 밀도에서 도금된다 (다양한 실시예들에서 일정한 전류 밀도는 적어도 약 0.5 ㎃/㎠ 또는 적어도 약 1 ㎃/㎠일수도 있다). 코발트 이온 농도는 수소 이온의 농도보다 적어도 약 10 배 클 수도 있다.
예 2로 참조되는, 다른 예에서, 코발트 이온 농도는 약 10 내지 100 mM일 수도 있고, 붕산 농도는 약 0.05 내지 0.6 mM일 수도 있고, 전해질의 pH는 약 2 내지 4 (예를 들어, an H+ 농도는 약 0.1 내지 10 mM) 이고, 기판은 약 0 내지 100 RPM의 레이트로 회전되고, 0 내지 30 초의 전-컨디셔닝 단계 (예를 들어,도 7의 동작 703과 관련하여 설명된 바와 같은) 가 침지 후 그리고 모든 전류의 인가 전에 제공되고, 기판은 저 전류 (예를 들어, 0 ㎃/㎠만큼 낮음) 에서 시작되고 보다 높은 전류 (예를 들어, 약 10 ㎃/㎠만큼 높음) 에서 종료되는 램핑 전류 파형으로 도금된다. 코발트 이온 농도는 수소 이온의 농도보다 적어도 약 10 배 클 수도 있다.
예 3으로 참조되는, 다른 예에서, 조건들은 전해질이 또한 슈퍼컨포멀 충진 메커니즘을 향상시키기 위해 억제제를 포함하는 것을 제외하고, 예 1 또는 예 2와 관련하여 기술된 바와 같다. 억제제는 상기 열거된 농도로 제공될 수도 있다.
예 4로 참조되는, 다른 예에서, 대안적인 희생적 산화제가 제공되는 것을 제외하고, 예 1 내지 3 중 어느 하나와 관련하여 기술된 바와 같은 조건들이 제공된다. 희생적 산화제의 농도는 (예를 들어, 도 4 내지 6와 관련하여 기술된 방법들을 사용하여) 희생적 산화제의 속성들에 기초하여 결정될 수도 있다. 용해성 (soluble) 환원 생성물을 갖는 예시적인 대안적인 희생적 산화제 분자들은 H2O2 및 다른 과산화수소들, 용해된 O2 및/또는 O3, HNO3, 글루콘산 및 다른 당산들, Fe(III), Cl2, Br2, 및 I2을 포함한다.
예 5로 참조되는, 다른 예에서, 전해질은 약 50 mM의 코발트 이온 농도, 약 0.5 M의 붕산 농도, 및 약 3의 pH를 갖는다. 전해질은 또한 예를 들어, 기능화된 PEG, PPG, 등의 억제제가 제공된다. 기판은 약 50 RPM의 레이트로 회전될 수도 있다. 침지 후 전류의 인가 전, 기판에 전류가 제공되지 않는, 1 초의 전-컨디셔닝 단계가 적용된다. 전류는 약 0 ㎃/㎠에서 시작되고, 약 60 초의 기간에 걸쳐 약 8 ㎃/㎠로 상승하는 램핑 파형으로 인가될 수도 있다. 전해질의 온도는 약 25 ℃일 수도 있다. 이 조건들의 조합은 슈퍼컨포멀 충진을 발생시키도록 도시되었다.
도 9a 내지 도 9c는 개시된 슈퍼컨포멀 충진 메커니즘을 사용하여 충진되는 피처를 도시하는 실험 결과들을 도시한다. 동일한 디포지션 조건들이 디포지션 시간을 제외하고, 도 9a 내지 도 9c에 도시된 피처들 각각을 충진하도록 사용된다. 도 9a의 디포지션은 짧은 지속기간 후 (기판으로 약 15 mC/㎠ 전달된 후) 중단되고, 도 9b의 디포지션이 보다 긴 지속기간 후 (기판으로 약 29 mC/㎠ 전달된 후) 중단되고, 도 9c의 디포지션은 가장 긴 지속기간 후 (기판으로 약 45 mC/㎠ 전달된 후) 중단된다. 따라서, 함께 고려하면, 도 9a 내지 도 9c는 슈퍼컨포멀 충진 메커니즘을 사용하여 시간에 따라 충진되는 리세스된 피처를 예시한다. 도 9a 및 도 9b에 도시된 바와 같이, 금속은 거의 편평한 프로파일로 디포짓되고, 피처는 하단으로부터 상향으로 충진된다. 도 9c에 도시된 바와 같이, 발생되는 충진은 어떠한 심들 또는 보이드들이 없는, 매우 고 품질이다. 도 9a 내지 도 9c와 관련하여 사용된 디포지션 조건들은 상기 예 5에 기술된 것이다.
장치
본 명세서에 기술된 방법들은 임의의 적합한 장치에 의해 수행될 수도 있다. 적합한 장치는 본 실시예들에 따른 프로세스 동작들을 달성하기 위한 하드웨어 및 프로세스 동작들을 제어하기 위한 인스트럭션들을 갖는 시스템 제어기를 포함한다. 예를 들어, 일부 실시예들에서, 하드웨어는 프로세스 툴에 포함된 하나 이상의 스테이션들을 포함할 수도 있다.
도 10은 전기도금이 발생할 수도 있는 전기도금 셀의 예를 제시한다. 종종, 전기도금 장치는 기판들 (예를 들어, 웨이퍼들) 이 프로세싱되는 하나 이상의 전기도금 셀들을 포함한다. 명료성을 유지하기 위해 하나의 전기도금 셀만이 도 10에 도시된다. 보텀-업 전기도금을 최적화하기 위해서, 첨가제들 (예를 들어, 가속화제들, 억제제들 및 평탄화제들) 이 전해질에 첨가되지만; 첨가제를 갖는 전해질은 바람직하지 않은 방식들로 애노드와 반응할 수도 있다. 따라서, 도금 셀의 애노드 영역 및 캐소드 영역은 때로 멤브레인에 의해서 분리되어서 상이한 조성들의 도금 용액들이 영역 각각에서 사용될 수도 있다. 캐소드 영액에서의 도금 용액은 캐소드액으로 지칭되며, 애노드 영역에서의 도금 용액은 애노드액으로 지칭된다. 다수의 엔지니어링 설계들이 도금 장치 내로 애노드액 및 캐소드액을 도입하기 위해서 사용될 수 있다.
도 10을 참조하면, 일 실시예에 따른 전기도금 장치 (1001) 의 도시적인 단면도가 도시된다. 도금 욕 (1003) 은 레벨 (1005) 로 도시된 도금 용액 (본 명세서에서 제공된 바와 같은 조성을 가짐) 을 수용한다. 이 용기의 캐소드액 부분은 캐소드액 내에 기판을 수용하도록 구성된다. 웨이퍼 (1007) 가 도금 용액으로 침지되며 회전가능한 스핀들 (1011) 상에 장착된 예를 들어 "클램쉘" 기판 홀더 (1009) 에 의해서 홀딩되며, 회전가능한 스핀들은 웨이퍼 (1007) 와 함께 클램쉘 기판 홀더 (1009) 의 회전을 가능하게 한다. 본 발명에서 사용되기에 적합한 양태들을 갖는 클램쉘 타입 도금 장치의 일반적인 설명이 Patton 등에 허여된 미국 특허 제 6,156,167 호 및 Reid 등에 허여된 미국 특허 제 6,800,187 호에 기술되며, 이 문헌들은 전체가 본 명세서에서 참조로서 인용된다.
애노드 (1013) 는 도금 욕 (1003) 내에서 웨이퍼 아래에 배치되며 멤브레인 (1015), 바람직하게는 이온 선택성 멤브레인에 의해서 웨이퍼 영역으로부터 분리된다. 예를 들어, NafionTM 양이온 교환 멤브레인 (cationic exchange membrane) (CEM) 이 사용될 수 있다. 애노딕 멤브레인 아래의 영역은 때로 "애노드 챔버"로서 지칭된다. 이온 선택성 애노드 멤브레인 (1015) 은 도금 셀의 애노드 영역과 캐소드 영역 간에서 이온이 서로 통하게 하면서 동시에 애노드에서 생성된 입자들이 웨이퍼 근처로 가서 웨이퍼를 오염시키는 것을 방지한다. 애노드 멤브레인은 또한 도금 프로세스 동안에 전류 흐름을 재분포시켜서 도금 균일성을 개선시키는데 유용하다. 적합한 애노딕 멤브레인들의 상세한 설명들은 Reid 등에 허여된 미국 특허들 제 6,126,798 호 및 제 6,569,299 호에 제공되며, 이 두 문헌은 전체가 본 명세서에 참조로서 인용된다. 양이온 교환 멤브레인들과 같은 이온 교환 멤브레인이 이러한 애플리케이션들을 위해서 특히 적합하다. 이러한 멤브레인들은 통상적으로 이오노메릭 재료들 (ionomeric materials), 예를 들어 술포닉 그룹들을 포함하는 과불화 공중합체들 (perfluorinated co-polymers) (예를 들어, NafionTM), 술폰화 폴리이미드들 (sulfonated polyimides), 및 양이온 교환을 위해서 적합하다고 본 기술 분야의 당업자에게 알려진 다른 재료들로 이루어진다. 적합한 NafionTM 멤브레인들의 선택된 예들은 Dupont de Nemours Co.로부터 입수가능한 N324 멤브레인 및 N424 멤브레인을 포함한다.
도금 동안, 도금 용액으로부터의 이온들이 기판 상에 디포지션된다. 금속 이온들은 확산 경계 층을 통해서 그리고 TSV 홀 또는 다른 피처 내로 확산되어야 한다. 이러한 확산을 지원하는 통상적인 방식은 펌프 (1017) 에 의해서 제공된 전기도금 용액의 대류성 흐름을 통해서이다. 부가적으로, 진동 교반 또는 음파 교반 (sonic agitation) 부재가 웨이퍼 회전과 함께 사용될 수 있다. 예를 들어, 진동 트랜스듀서 (1008) 가 클램쉘 기판 홀더 (1009) 에 부착될 수 있다.
도금 용액은 펌프 (1017) 에 의해서 도금 욕 (1003) 에 연속적으로 제공된다. 일반적으로, 도금 용액은 상향으로 애노드 멤브레인 (1015) 및 확산기 플레이트 (1019) 를 통해서 웨이퍼 (1007) 의 중앙으로 흐르고 이어서 웨이퍼 (1007) 에 걸쳐서 방사상 외측으로 흐른다. 또한, 도금 용액은 도금 욕 (1003) 의 일측으로부터 도금 욕의 애노드 영역으로 제공될 수도 있다. 이어서, 도금 용액은 오버플로우 저장부 (1021) 로 도금 욕 (1003) 을 오버플로우한다. 도금 용액은 이어서 여과되며 (미도시) 펌프 (1017) 로 돌아가서 도금 용액의 재순환을 완료한다. 도금 셀의 특정 구성들에서, 개별 전해질이, 조금씩 침투가능한 멤브레인들 또는 이온 선택성 멤브레인들을 사용하여서 주 도금 용액과의 혼합이 방지되면서, 애노드가 수용된 도금 셀의 부분을 통해서 순환된다.
기준 전극 (1031) 은 별도의 챔버 (1033) 내의 도금 욕 (1003) 의 외측에 위치하며, 이 챔버는 주 도금 욕 (1003) 으로부터 오버플로우된 용액으로 채워진다. 대안적으로, 일부 실시예들에서, 기준 전극은 가능한한 기판 표면에 근접하게 위치하며 기준 전극 챔버가 모세관 튜브를 통해서 또는 다른 방법에 의해서 웨이퍼 기판의 측면과 연결되거나 웨이퍼 기판 아래와 직접적으로 연결된다. 바람직한 실시예들 중 일부에서, 장치는 웨이퍼 주변부와 연결되어 웨이퍼의 주변부에서의 금속 씨드 층의 전위를 감지하도록 구성되지만 웨이퍼로 어떠한 전류도 전달하지 않는 콘택트 감지 리드들을 더 포함한다.
기준 전극 (1031) 은 통상적으로 전기도금이 제어된 전위에서 수행되는 것이 요구되는 경우에 채용된다. 기준 전극 (1031) 은 수은/수은 설페이트, 은 클로라이드, 포화된 칼로멜 또는 구리 금속과 같은 다양한 통상적으로 사용되는 타입들 중 하나일 수도 있다. 웨이퍼 (1007) 와 직접 콘택트하는 콘택트 감지 리드 (미도시) 가 기준 전극과 더불어 보다 정확한 전위 측정을 위해서 일부 실시예들에서 사용될 수도 있다.
DC 전력 공급부 (1035) 가 웨이퍼 (1007) 로의 전류 흐름을 제어하는데 사용될 수 있다. DC 전력 공급부 (1035) 는 하나 이상의 슬립 링들, 브러시들 및 컨택트들 (미도시) 을 통해서 웨이퍼 (1007) 에 전기적으로 접속된 네거티브 출력 리드 (1039) 를 갖는다. 전력 공급부 (1035) 의 포지티브 출력 리드 (1041) 는 도금 욕 (1003) 내에 위치한 애노드 (1013) 와 전기적으로 접속된다. 전력 공급부 (1035), 기준 전극 (1031) 및 콘택트 감지 리드 (미도시) 는 시스템 제어기 (1047) 에 접속되며, 이 제어기는 다른 기능들 중에서도 전기도금 셀의 엘리먼트들에 제공된 전류 및 전위를 조절하는 것을 가능하게 한다. 예를 들어, 제어기는 전위가 제어되고 전류가 제어되는 레짐으로 전기도금이 되게 할 수도 있다. 제어기는 도금 셀의 다양한 엘리먼트들에 인가될 필요가 있는 전류 및 전압 레벨 및 이러한 레벨들이 변화되어야 하는 시간들을 특정하는 프로그램 인스트럭션들을 포함한다. 순방향 전류가 인가되면, 전력 공급부 (1035) 는 웨이퍼 (1007) 가 애노드 (1013) 에 대해서 음의 전위를 갖도록 웨이퍼를 바이어스한다. 이로써, 전류가 애노드 (1013) 로부터 웨이퍼 (1007) 로 흐르며 전기화학적 환원 (예를 들어, Cu2+ + 2 e- = Cu0) 이 웨이퍼 표면 (캐소드) 상에서 발생하여서, 웨이퍼의 표면 상에 전기적으로 도전성인 층 (예를 들어, 구리) 이 디포지션된다. 불활성 애노드 (1014) 가 도금 욕 (1003) 내에서 웨이퍼 (1007) 아래에서 설치될 수도 있고 멤브레인 (1015) 에 의해서 웨이퍼 영역과 분리될 수도 있다.
장치는 또한 도금 용액 온도를 특정 레벨로 유지하는 가열기 (1045) 를 더 포함할 수 있다. 도금 용액은 도금 욕의 다른 요소들로 열을 전달하는데 사용될 수도 있다. 예를 들어, 웨이퍼 (1007) 가 도금 욕 내로 로딩되면, 장치 전반의 온도가 실질적으로 일정하게 될 때까지 도금 용액을 전기도금 장치 (1001) 를 통해서 순환시키도록, 가열기 (1045) 및 펌프 (1017) 가 턴 온될 수도 있다. 일부 실시예에서, 가열기는 시스템 제어기 (1047) 에 접속된다. 시스템 제어기 (1047) 는 전기도금 장치 내의 도금 용액 온도의 피드백을 수신하여서 추가적인 가열이 필요한지를 결정하도록 써모커플에 연결될 수도 있다.
제어기는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 접속부들, 스텝퍼 모터 제어 보드들, 등을 포함할 수도 있다. 특정한 실시예들에서, 제어기는 모든 전기도금 장치의 활성도들을 제어한다. 본 실시예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 비일시적인 머신-판독가능 매체가 시스템 제어기에 커플링될 수도 있다.
통상적으로 제어기 (1047) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치의 그래픽적인 소프트웨어 디스플레이 및/또는 프로세스 조건들의 그래픽적인 소프트웨어 디스플레이, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들 등의 사용자 입력 디바이스들을 포함할 수도 있다. 다른 프로세스들을 제어하기 위한 컴퓨터 프로그램 코드는 임의의 종래의 컴퓨터 판독가능 프로그래밍 언어: 예를 들어, 어셈블리어, C, C++, Pascal, Fortran, 또는 다른 것들로 작성될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램 내에서 식별된 태스크들을 수행하기 위해 프로세서에 의해 실행된다. 본 명세서의 실시예들에 따라 사용될 수도 있는 도금 장치의 일 예는 Lam Research Sabre 툴이다. 전기디포지션은 보다 큰 전기디포지션 장치를 형성하는 컴포넌트에서 수행될 수 있다.
도 11은 예시적인 전기디포지션 장치의 상면도의 개략도이다. 전기디포지션 장치 (1100) 는 3 개의 별도의 전기도금 모듈들 (1102, 1104, 및 1106) 을 포함할 수 있다. 전기디포지션 장치 (1100) 는 또한 다양한 프로세스 동작들을 위해 구성된 3 개의 별도의 모듈들 (1112, 1114, 및 1116) 을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 하나 이상의 모듈들 (1112, 1114, 및 1116) 은 SRD (spin rinse drying) 모듈일 수도 있다. 다른 실시예들에서, 하나 이상의 모듈들 (1112, 1114, 및 1116) 은 PEM들 (post-electrofill modules) 일 수도 있고, 각각 전기도금 모듈들 (1102, 1104, 및 1106) 중 하나에 의해 프로세싱된 후, 기판들의 에지 베벨 제거, 백사이드 에칭 및 산 세정과 같은 기능을 수행하도록 구성된다.
전기디포지션 장치 (1100) 는 중앙 전기디포지션 챔버 (1124) 를 포함한다. 중앙 전기디포지션 챔버 (1124) 는 전기도금 모듈들 (1102, 1104, 및 1106) 내에서 전기도금 용액으로서 사용된 화학 용액을 홀딩하는 챔버이다. 전기디포지션 장치 (1100) 는 또한 전기도금 용액에 대한 첨가제들을 저장할 수도 있고 전달할 수도 있는 도징 시스템 (1126) 을 포함한다. 화학적 희석 모듈 (1122) 은 에천트로서 사용될 화학물질들을 저장할 수도 있고 혼합할 수도 있다. 필터 및 펌핑 유닛 (1128) 은 중앙 전기디포지션 챔버 (1124) 에 대한 전기도금 용액을 필터링할 수도 있고 전기도금 모듈들로 펌핑할 수도 있다.
시스템 제어기 (1130) 는 전기디포지션 장치 (1100) 를 동작시키도록 요구되는 전자적 제어 및 인터페이스 제어를 제공한다. (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있는) 시스템 제어기 (1130) 는 전기도금 장치 (1100) 의 속성들 중 일부 또는 모두를 제어한다.
프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (1130) 의 아날로그 및/또는 디지털 입력 접속부들에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴의 아날로그 및 디지털 출력 접속부들에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비제한적인 예들은 질량 플로우 제어기들, 압력 센서들 (예컨대 압력계들), 써모커플들, 광학 위치 센서들, 등을 포함한다. 적절히 프로그램된 피드백 및 제어 알고리즘들은 프로세스 조건들을 유지하도록 이들 센서들로부터 데이터를 사용할 수도 있다.
핸드-오프 툴 (1140) 은 카세트 (1142) 또는 카세트 (1144) 와 같은 기판 카세트로부터 기판을 선택할 수도 있다. 카세트들 (1142 또는 1144) 은 FOUP들 (front opening unified pods) 일 수도 있다. FOUP는 제어된 분위기에 기판들을 안정하고 안전하게 홀딩하고 기판들로 하여금 적절한 로드 포트들 및 로봇 핸들링 시스템들을 구비한 툴들에 의해 프로세싱 또는 측정을 위해 제거되게 하도록 설계된 인클로저이다. 핸드-오프 툴 (1140) 은 진공 부착 또는 일부 다른 부착 메커니즘을 사용하여 기판을 홀딩할 수도 있다.
핸드-오프 툴 (1140) 은 웨이퍼 핸들링 스테이션 (1132), 카세트들 (1142 또는 1144), 이송 스테이션 (1150), 또는 정렬기 (aligner) (1148) 와 인터페이싱할 수도 있다. 이송 스테이션 (1150) 으로부터, 핸드-오프 툴 (1146) 은 기판으로의 액세스를 획득할 수도 있다. 이송 스테이션 (1150) 은 핸드-오프 툴들 (1140 및 1146) 로부터 그리고 핸드-오프 툴들 (1140 및 1146) 로 정렬기 (1148) 를 통과하지 않고 기판들을 전달할 수도 있는 슬롯 또는 위치일 수도 있다. 그러나, 일부 실시예들에서, 기판이 전기도금 모듈로의 정밀 전달을 위해 핸드-오프 툴 (1146) 상에 적절히 정렬되었다는 것을 보장하도록, 핸드-오프 툴 (1146) 은 정렬기 (1148) 와 기판을 정렬할 수도 있다. 핸드-오프 툴 (1146) 은 또한 다양한 프로세스 동작들을 위해 구성된 전기도금 모듈들 (1102, 1104, 또는 1106) 중 하나로 또는 3 개의 분리된 모듈들 (1112, 1114, 및 1116) 중 하나로 기판을 전달할 수도 있다.
상기 기술된 방법들에 따른 프로세스 동작의 예는 다음: (1) 전기도금 모듈 (1104) 내 기판 상으로 구리 또는 또 다른 재료를 전기디포짓하고 (2) 모듈 (1112) 내 SRD에서 기판을 린싱하고 건조하고, 그리고 (3) 모듈 (1114) 내에서 에지 베벨 제거를 수행하는 것으로 진행될 수도 있다.
순차적인 도금, 린싱, 건조 및 PEM 프로세스 동작들을 통해 기판들의 효과적인 사이클링을 가능하게 하도록 구성된 장치가 제조 분위기에 사용하기 위한 구현예들에서 유용할 수도 있다. 이를 달성하기 위해, 모듈 (1112) 은 스핀 린스 건조기 및 에지 베벨 제거 챔버로서 구성될 수 있다. 이러한 모듈 (1112) 을 사용하여, 기판은 단지 전기도금 모듈 (1104) 과 구리 도금 및 EBR 동작들을 위한 모듈 (1112) 사이에서 이송되어야 한다. 일부 실시예들에서, 본 명세서에 기술된 방법들은 전기도금 장치 및 스텝퍼를 포함하는 시스템에서 구현될 것이다.
전기디포지션 장치 (1200) 의 대안적인 실시예가 도 12에 개략적으로 예시되었다. 이 실시예에서, 전기디포지션 장치 (1200) 는 전기도금 셀들 (1207) 의 세트를 갖고, 셀 각각은 쌍 또는 복수의 "듀엣" 구성의 전기도금 욕을 포함한다. 전기도금 자체에 더하여, 전기디포지션 장치 (1200) 는 다양한 다른 전기도금 관련 프로세스들 및 서브-단계들, 예컨대 예를 들어, 스핀-린싱, 금속 및 실리콘 습식 에칭, 무전해 디포지션, 전-습식 (pre-wetting) 및 전-화학적 (pre-chemical) 처리, 환원, 어닐링, 포토레지스트 스트립핑, 및 표면 전-활성화를 수행할 수도 있다. 도 12에서 위에서 아래로 내려다 본 전기디포지션 장치 (1200) 가 개략적으로 도시되고, 단일 레벨 또는 "플로어"가 도면에서 드러나지만, 이러한 장치, 예를 들어, Novellus SabreTM 3D 툴은 서로 상단에 2 이상의 레벨들이 "스택"될 수 있고, 레벨 각각은 잠재적으로 동일하거나 상이한 타입들의 프로세싱 스테이션들을 갖는다는 것이 당업자에게 용이하게 이해된다.
도 12를 다시 한번 참조하면, 전기도금되는 기판들 (1206) 은 일반적으로 프론트 엔드 로딩 FOUP (1201) 를 통해 전기디포지션 장치 (1200) 로 피딩되고, 이 예에서, FOUP로부터 프론트-엔드 로봇 (1202) 을 통해서 전기디포지션 장치 (1200) 의 주 기판 프로세싱 구역으로 이동되며, 이 로봇 (1202) 은 접근 가능한 스테이션들 중 하나의 스테이션에서 다른 스테이션으로 다차원으로 (in multiple dimensions) 스핀들 (1203) 에 의해서 구동되는 기판 (1206) 을 후퇴 및 이동시킬 수 있으며, 본 예에서는 2 개의 프론트-엔드 액세스 가능한 스테이션들 (1204) 및 또한 2 개의 프론트-엔드 액세스 가능한 스테이션들 (1208) 이 도시되어 있다. 이 프론트-엔드 액세스 가능한 스테이션들 (1204, 1008) 은 예를 들어 전 처리 스테이션들 및 SRD (spin rinse drying) 스테이션들을 포함할 수 있다. 프론트-엔드 로봇 (1202) 의 측 간 측 방향 이동은 로봇 트랙 (1202a) 을 사용하여서 달성될 수 있다. 기판 각각 (1206) 은 모터 (미도시) 에 연결된 스핀들 (1203) 에 의해서 구동되는 컵/콘 어셈블리 (미도시) 에 의해서 유지되며, 모터는 실장 브라켓 (1209) 에 부착될 수 있다. 또한, 본 예에서는, 총 8 개의 전기도금 셀들 (1207) 에 대해서 4 개의 쌍형 또는 "듀엣형" 전기도금 셀 세트 (1207) 로 구성되게 도시되었다. 시스템 제어기 (미도시) 가 전기디포지션 장치 (1200) 에 커플링되어서 전기디포지션 장치 (1200) 의 특성 일부 또는 모두를 제어할 수 있다. 시스템 제어기는 전술한 바와 같은 프로세스에 따라서 인스트럭션들을 실행하도록 프로그래밍되거나 이와 달리 구성될 수 있다.
시스템 제어기
일부 구현예들에서, 제어기는 상술한 예들의 일부일 수도 있는 시스템의 일부일 수 있다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
상기 기술된 다양한 하드웨어 및 방법 실시예들은 예를 들어, 반도체 디바이스들, 디스플레이, LED들, 광전 패널 등의 제조 또는 제작을 위해 리소그래피 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 이러한 툴들/프로세스들은 반드시 그러한 것은 아니지만 공통 제조 설비 내에서 함께 사용 또는 수행될 수 있다.
막의 리소그래피 패터닝은 통상적으로 각각 다수의 가능한 툴을 사용하여서 실현되는 다음의 단계들 중 몇몇 또는 모두를 포함하며, 이 단계들은 (1) 스핀 온 또는 스프레이 온 툴을 사용하여 예를 들어, 그 위에 실리콘 나이트라이드막이 형성된 기판과 같은 워크피스 상에 포토레지스트를 도포하는 단계, (2) 고온 플레이트 또는 퍼니스 또는 다른 적합한 경화 툴을 사용하여 포토레지스트를 경화하는 단계, (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 포토레지스트를 가시광선 또는 UV 또는 x 선 광에 노출시키는 단계, (4) 습식 벤치 (wet bench) 또는 스프레이 현상기와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 이를 패터닝하도록 포토레지스트를 현상하는 단계, (5) 건식 또는 플라즈마-보조 에칭 툴을 사용하여 아래에 놓인 막 또는 워크피스에 레지스트 패턴을 전사하는 단계, 및 (6) RF 또는 마이크로웨이브 플라즈마 레지스트 스트립퍼 (stripper) 와 같은 툴을 사용하여 포토레지스트를 제거하는 단계를 포함할 수 있다. 일부 실시예들에서, (비정질 탄소층과 같은) 애싱가능한 하드 마스크층 및 (반사방지층과 같은) 다른 적합한 하드 마스크가 포토레지스트를 도포하기 전에 증착될 수도 있다.
본 명세서에 기술된 구성들 및/또는 방법들은 본질적으로 예시적이고, 다수의 변형들이 가능하기 때문에, 이들 구체적인 실시예들 또는 예들이 제한적인 의미로 고려되지 않는다는 것이 이해된다. 본 명세서에 기술된 특정한 루틴들 또는 방법들은 임의의 수의 프로세싱 전략들 중 하나 이상을 나타낼 수도 있다. 이와 같이, 예시된 다양한 작용들이 예시된 순서로, 다른 순서로, 동시에 수행될 수도 있고, 또는 일부 경우 생략될 수도 있다. 유사하게, 상기 기술된 프로세스들의 순서는 변화될 수도 있다.
본 개시의 주제는 본 명세서에 개시된 다양한 프로세스들, 시스템들, 및 구성들, 그리고 다른 피처들, 기능들, 작용들 및/또는 속성들의 모든 신규하고 불분명한 조합들 및 서브-조합들, 뿐만 아니라 임의의 그리고 모든 등가물들을 포함한다.

Claims (20)

  1. 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법에 있어서,
    기판을 전해질에 침지시키는 단계로서, 상기 전해질은 코발트 이온들 및 희생적 산화제를 포함하는, 상기 기판을 전해질에 침지시키는 단계; 및
    전류 효율이 상기 기판의 필드 영역에 비해 상기 리세스된 피처 내에서 보다 높도록 상기 리세스된 피처 내에서 상기 희생적 산화제의 농도를 공핍시키고 전류 효율 차를 현출시키는 조건들 하에서 상기 리세스된 피처의 상기 슈퍼컨포멀 충진 메커니즘에서 코발트를 도금하도록 상기 기판에 전류를 인가하는 단계를 포함하는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  2. 제 1 항에 있어서,
    상기 희생적 산화제는 수소 이온들을 포함하는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  3. 제 2 항에 있어서,
    상기 전해질은 10 내지 100 mM의 코발트 이온들, 0.05 내지 0.6 M의 붕산, 2 내지 4의 pH를 포함하고, 그리고 상기 전해질 내 코발트 이온들의 농도는 상기 전해질 내 수소 이온들의 농도보다 적어도 10 배 높은, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  4. 제 1 항에 있어서,
    상기 희생적 산화제는, 상기 희생적 산화제가 공핍된 경우, 상기 기판의 상기 필드 영역에 비해 상기 리세스된 피처 내에서 상대적으로 보다 덜 풍부해지는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  5. 제 1 항에 있어서,
    상기 전해질은 유기 도금 첨가제들이 없거나 실질적으로 없는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  6. 제 1 항에 있어서,
    상기 전해질은 하나 이상의 억제제들을 포함하는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  7. 제 1 항에 있어서,
    상기 기판은 코발트 도금 동안 1 내지 100 RPM의 레이트로 회전되는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  8. 제 1 항에 있어서,
    상기 기판에 인가된 상기 전류는 적어도 0.5 ㎃/㎠의 일정한 전류 밀도를 갖는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  9. 제 1 항에 있어서,
    상기 기판에 인가된 상기 전류는 0 내지 4 ㎃/㎠의 시작 전류 밀도에서 6 내지 10 ㎃/㎠의 종료 전류 밀도로 램핑 업 (ramped up) 되는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  10. 제 1 항에 있어서,
    상기 기판을 상기 전해질에 침지시키는 단계 이후 그리고 상기 코발트를 도금하도록 상기 기판에 상기 전류를 인가하는 단계 전인 기간 동안 전류나 전위가 인가되지 않는 상기 기판을 사전-컨디셔닝하는 단계를 더 포함하는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  11. 제 1 항에 있어서,
    상기 전류 효율 차는, 상기 코발트가 상기 기판의 상기 필드 영역에 비해 상기 리세스된 피처의 하단 근방에서 보다 빠르게 도금되도록, 상기 리세스된 피처에서 상기 슈퍼컨포멀 충진 메커니즘을 구동시키는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  12. 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법에 있어서,
    기판을 전해질에 침지시키는 단계로서, 상기 전해질은 금속 이온들 및 희생적 산화제를 포함하는, 상기 기판을 전해질에 침지시키는 단계; 및
    리세스된 피처의 슈퍼컨포멀 충진 메커니즘에서 금속을 도금하도록 상기 기판에 전류를 인가하는 단계로서, 금속 이온들의 농도는 상기 전해질 내 상기 희생적 산화제의 농도보다 적어도 10 배 높은, 상기 기판에 전류를 인가하는 단계를 포함하는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  13. 제 12 항에 있어서,
    상기 금속 이온들은 코발트 이온들을 포함하고 상기 희생적 산화제는 수소 이온들을 포함하는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  14. 제 12 항에 있어서,
    실질적인 농도 차가 상기 기판의 필드 영역의 상기 금속 이온들의 농도에 비해 상기 리세스된 피처 내에 상기 금속 이온들의 농도에 대해 형성되지 않는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  15. 제 12 항에 있어서,
    농도 차가 상기 희생적 산화제에 대해 형성되도록 상기 희생적 산화제의 농도는 상기 기판에 전류가 인가되는 경우 공핍되고, 상기 희생적 산화제의 농도는 상기 기판의 필드 영역에서 상기 희생적 산화제의 농도에 비해 상기 리세스된 피처 내에서 보다 낮은, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  16. 제 12 항에 있어서,
    전류 효율 차는, 상기 리세스된 피처 내의 전류 효율이 상기 기판의 필드 영역의 전류 효율에 비해 높도록 상기 기판에 전류를 인가하는 경우 현출되는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  17. 제 12 항에 있어서,
    상기 전해질은 유기 도금 첨가제들이 없거나 실질적으로 없는, 슈퍼컨포멀 충진 메커니즘을 사용하여 기판 상의 리세스된 피처를 전기도금하는 방법.
  18. 슈퍼컨포멀 충진 메커니즘을 사용하여 리세스된 피처 내로 금속을 전기도금하는 장치에 있어서,
    전해질을 홀딩하도록 구성된 전기도금 챔버;
    상기 전해질에 기판을 침지하도록 구성된 기판 홀더; 및
    제어기로서,
    상기 기판을 전해질에 침지시키는 단계로서, 상기 전해질은 금속 이온들 및 희생적 산화제를 포함하는, 상기 기판을 전해질에 침지시키는 단계; 및
    상기 리세스된 피처의 상기 슈퍼컨포멀 충진 메커니즘에서 금속을 도금하도록 상기 기판에 전류를 인가하는 단계로서, 금속 이온들의 농도는 상기 전해질 내 상기 희생적 산화제의 농도보다 적어도 10 배 높은, 상기 기판에 전류를 인가하는 단계를 위해 실행가능한 인스트럭션들을 포함하는, 상기 제어기를 포함하는, 슈퍼컨포멀 충진 메커니즘을 사용하여 리세스된 피처 내로 금속을 전기도금하는 장치.
  19. 제 18 항에 있어서,
    상기 금속 이온들은 코발트 이온들을 포함하고 상기 희생적 산화제는 수소 이온들을 포함하는, 슈퍼컨포멀 충진 메커니즘을 사용하여 리세스된 피처 내로 금속을 전기도금하는 장치.
  20. 제 18 항에 있어서,
    상기 금속을 도금하도록 상기 기판에 전류를 인가하는 단계를 위해 실행가능한 인스트럭션들은, 농도 차가 상기 희생적 산화제에 대해 형성되도록 상기 기판에 전류를 인가하는 경우 상기 희생적 산화제의 농도를 공핍시키는 단계를 위해 실행가능한 인스트럭션들을 포함하고, 상기 희생적 산화제의 농도는 상기 기판의 필드 영역에서 상기 희생적 산화제의 농도에 비해 상기 리세스된 피처 내에서 보다 낮은, 슈퍼컨포멀 충진 메커니즘을 사용하여 리세스된 피처 내로 금속을 전기도금하는 장치.
KR1020220062189A 2016-11-03 2022-05-20 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스 KR102439386B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/343,089 US10329683B2 (en) 2016-11-03 2016-11-03 Process for optimizing cobalt electrofill using sacrificial oxidants
US15/343,089 2016-11-03
KR1020170126058A KR102402042B1 (ko) 2016-11-03 2017-09-28 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170126058A Division KR102402042B1 (ko) 2016-11-03 2017-09-28 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스

Publications (2)

Publication Number Publication Date
KR20220072815A KR20220072815A (ko) 2022-06-02
KR102439386B1 true KR102439386B1 (ko) 2022-09-02

Family

ID=62019799

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170126058A KR102402042B1 (ko) 2016-11-03 2017-09-28 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
KR1020220062189A KR102439386B1 (ko) 2016-11-03 2022-05-20 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170126058A KR102402042B1 (ko) 2016-11-03 2017-09-28 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스

Country Status (3)

Country Link
US (2) US10329683B2 (ko)
KR (2) KR102402042B1 (ko)
TW (1) TW201827654A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10329683B2 (en) 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants
US10283404B2 (en) * 2017-03-30 2019-05-07 Lam Research Corporation Selective deposition of WCN barrier/adhesion layer for interconnect
DE102018108409B4 (de) 2017-06-30 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreis-packages und verfahren zu deren herstellung
US10872885B2 (en) * 2017-06-30 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
WO2019097044A1 (en) * 2017-11-20 2019-05-23 Basf Se Composition for cobalt electroplating comprising leveling agent
US11152268B2 (en) * 2018-03-20 2021-10-19 Tokyo Electron Limited Platform and method of operating for integrated end-to-end area-selective deposition process
TWI711724B (zh) * 2018-11-30 2020-12-01 台灣積體電路製造股份有限公司 電化學鍍覆系統、執行電化學鍍覆製程的方法以及形成半導體結構的方法
US11230784B2 (en) 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Electrochemical plating system and method of using
US20220275531A1 (en) * 2019-07-26 2022-09-01 Lam Research Corporation Differential contrast plating for advanced packaging applications
CN115917048A (zh) * 2020-04-07 2023-04-04 朗姆研究公司 来自碱性电镀溶液的电填充
US20220293441A1 (en) * 2021-03-11 2022-09-15 Applied Materials, Inc. Fabrication of micro-led displays with rework or transfer line

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080236441A1 (en) 2006-10-13 2008-10-02 Ken Nobe Aqueous eletrodeposition of magnetic cobalt-samarium alloys

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2834725A (en) 1956-12-27 1958-05-13 Ibm Cobalt-nickel electroplating solution
DE3030664C2 (de) * 1980-08-13 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Bestimmung der Stromausbeute bei galvanischen Bädern
US5314725A (en) 1992-02-17 1994-05-24 Kabushiki Kaisha Toyota Chuo Kenkyusho Photo-plating process
JPH1197391A (ja) 1997-09-16 1999-04-09 Ebara Corp 半導体ウエハー配線電解メッキ方法
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
WO2000022193A2 (en) 1998-10-14 2000-04-20 Faraday Technology, Inc. Electrodeposition of metals in small recesses using modulated electric fields
JP3302949B2 (ja) 1999-08-03 2002-07-15 株式会社日鉱マテリアルズ 黒色ルテニウムめっき液
US6409903B1 (en) 1999-12-21 2002-06-25 International Business Machines Corporation Multi-step potentiostatic/galvanostatic plating control
WO2002063069A2 (en) 2001-01-12 2002-08-15 University Of Rochester Methods and systems for electro-or electroless-plating of metal in high-aspect ratio features
WO2002068727A2 (en) 2001-02-23 2002-09-06 Ebara Corporation Copper-plating solution, plating method and plating apparatus
KR100805843B1 (ko) 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
AU2003217197A1 (en) 2002-01-10 2003-07-30 Semitool, Inc. Method for applying metal features onto barrier layers using electrochemical deposition
US20030155247A1 (en) 2002-02-19 2003-08-21 Shipley Company, L.L.C. Process for electroplating silicon wafers
KR100568416B1 (ko) 2003-12-15 2006-04-05 매그나칩 반도체 유한회사 반도체 소자의 인덕터 형성방법
US7553401B2 (en) 2004-03-19 2009-06-30 Faraday Technology, Inc. Electroplating cell with hydrodynamics facilitating more uniform deposition across a workpiece during plating
FR2890984B1 (fr) 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
FR2890983B1 (fr) 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
US7579274B2 (en) 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
EP1978051B1 (en) 2007-04-03 2012-02-22 Rohm and Haas Electronic Materials, L.L.C. Metal plating compositions and methods
US20090188805A1 (en) 2008-01-25 2009-07-30 Government Of The United States Of America, As Represented By The Superconformal electrodeposition of nickel iron and cobalt magnetic alloys
US7776741B2 (en) 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
US10011917B2 (en) * 2008-11-07 2018-07-03 Lam Research Corporation Control of current density in an electroplating apparatus
US8372258B2 (en) 2009-08-03 2013-02-12 Novellus Systems, Inc. Monitoring of electroplating additives
US8691687B2 (en) 2010-01-07 2014-04-08 International Business Machines Corporation Superfilled metal contact vias for semiconductor devices
JP2013536314A (ja) 2010-06-11 2013-09-19 アルスィメール 銅電着組成物及びこの組成物を用いた半導体基板の空洞の充填方法
US20120097547A1 (en) 2010-10-25 2012-04-26 Universiteit Gent Method for Copper Electrodeposition
KR101512315B1 (ko) * 2012-10-02 2015-04-15 모진희 실리콘이 포함된 도금액 및 이를 이용한 실리콘이 도금된 기판 제조방법
US9514983B2 (en) 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US20150053565A1 (en) 2013-08-26 2015-02-26 Lam Research Corporation Bottom-up fill in damascene features
US9617648B2 (en) * 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
US9777386B2 (en) * 2015-03-19 2017-10-03 Lam Research Corporation Chemistry additives and process for cobalt film electrodeposition
US10329683B2 (en) 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080236441A1 (en) 2006-10-13 2008-10-02 Ken Nobe Aqueous eletrodeposition of magnetic cobalt-samarium alloys

Also Published As

Publication number Publication date
US10329683B2 (en) 2019-06-25
TW201827654A (zh) 2018-08-01
KR20220072815A (ko) 2022-06-02
KR20180049793A (ko) 2018-05-11
US20190271094A1 (en) 2019-09-05
US11078591B2 (en) 2021-08-03
US20180119305A1 (en) 2018-05-03
KR102402042B1 (ko) 2022-05-24

Similar Documents

Publication Publication Date Title
KR102439386B1 (ko) 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
KR102546220B1 (ko) 코발트 막 전착을 위한 화학 첨가제들 및 프로세스
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
KR102309859B1 (ko) 다마신 피처들 내의 보텀―업 충진
US11610782B2 (en) Electro-oxidative metal removal in through mask interconnect fabrication
US12012667B2 (en) Copper electrofill on non-copper liner layers
US20160102416A1 (en) Low copper/high halide electroplating solutions for fill and defect control
US8268155B1 (en) Copper electroplating solutions with halides
KR20220038163A (ko) 발전된 패키징 애플리케이션을 위한 차동 대비 도금
US20160355939A1 (en) Polarization stabilizer additive for electroplating
US10508351B2 (en) Layer-by-layer deposition using hydrogen
US20230178430A1 (en) Electroplating cobalt, nickel, and alloys thereof
KR20200060522A (ko) 단일 금속의 멀티배스 (multibath) 도금
US20220102209A1 (en) Electrodeposition of cobalt tungsten films
WO2021142357A1 (en) Tsv process window and fill performance enhancement by long pulsing and ramping
WO2021207254A1 (en) Electrofill from alkaline electroplating solutions

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20220520

Patent event code: PA01071R01D

Filing date: 20170928

Application number text: 1020170126058

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220610

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220830

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220830

End annual number: 3

Start annual number: 1

PG1601 Publication of registration