JP2018024899A - めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 - Google Patents

めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 Download PDF

Info

Publication number
JP2018024899A
JP2018024899A JP2016155710A JP2016155710A JP2018024899A JP 2018024899 A JP2018024899 A JP 2018024899A JP 2016155710 A JP2016155710 A JP 2016155710A JP 2016155710 A JP2016155710 A JP 2016155710A JP 2018024899 A JP2018024899 A JP 2018024899A
Authority
JP
Japan
Prior art keywords
plating
film thickness
current
substrate
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016155710A
Other languages
English (en)
Other versions
JP6756540B2 (ja
Inventor
隆 三ツ谷
Takashi Mitsuya
隆 三ツ谷
竜也 小泉
Tatsuya Koizumi
竜也 小泉
横山　俊夫
Toshio Yokoyama
俊夫 横山
下山　正
Tadashi Shimoyama
正 下山
邦夫 大石
Kunio Oishi
邦夫 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2016155710A priority Critical patent/JP6756540B2/ja
Priority to TW106123955A priority patent/TWI732002B/zh
Priority to KR1020170095112A priority patent/KR102380928B1/ko
Priority to US15/669,735 priority patent/US10501862B2/en
Publication of JP2018024899A publication Critical patent/JP2018024899A/ja
Priority to US16/664,599 priority patent/US11098414B2/en
Application granted granted Critical
Publication of JP6756540B2 publication Critical patent/JP6756540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004—Sealing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/117—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors

Abstract

【課題】めっき条件を適時に調整することにある。【解決手段】基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽に供給するめっき電流及び前記めっき槽における前記基板のめっき時間を制御する制御装置とを備え、前記制御装置は、めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定可能であり、前記実めっき膜厚が前記目標めっき膜厚になるように、前記めっき電流及び前記めっき時間の少なくとも１つを自動的に補正し、後続の基板のめっき処理に反映させる、めっき装置。【選択図】図１４

Description

本発明は、半導体ウェハ等の被めっき体（基板）にめっきを行うめっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体に関する。
従来、半導体ウェハ等の表面に設けられた微細な配線用溝、ホール、又はレジスト開口部に配線を形成したり、半導体ウェハ等の表面にパッケージの電極等と電気的に接続するバンプ（突起状電極）を形成したりすることが行われている。この配線及びバンプを形成する方法として、例えば、電解めっき法、蒸着法、印刷法、ボールバンプ法等が知られているが、半導体チップのＩ／Ｏ数の増加、細ピッチ化に伴い、微細化が可能で性能が比較的安定している電解めっき法が多く用いられるようになってきている。
再配線やバンプ形成のためのめっきプロセスでは、処理を行う基板の目標とするめっき膜厚や実めっき面積に基づいて、めっき電流値、めっき時間等のパラメータをめっき処理レシピ設定として、使用者が予め設定した上で、めっき処理を行っている。また、同一プロセスでは、同一のプロセス条件（レシピ）でめっき処理を行っている。めっき処理後のめっき膜厚を測定する場合、一般には同一キャリア内の全てのウェハのめっき処理が終了した後に、めっき装置からウェハの入ったキャリアごと別な膜厚測定装置へ搬送し、個別に膜厚およびウェハ面内のプロファイルを測定する必要がある。めっき装置の例として、特許文献１−９に記載されたものがある。
特開２００２−１０５６９５号公報 特開２００３−０１３２９７号公報 特開２００３−１８３８９２号公報 特開２００３−３２１７９２号公報 特開２００５−１２１６１６号公報 特開２００５−２４０１０８号公報 特開２００８−０１３８５１号公報 特開２０１１−０６４５９０号公報 特開２００６−３１９３４８号公報
特許文献１に記載のめっき装置では、アノードの面積を基板の面積よりも小さくし、めっき膜の形成と同時に、アノードに対応しない基板表面においてめっき膜厚測定を行う。しかし、アノードに対応しない基板表面の部分の膜厚測定に言及しているのみである。
特許文献２に記載のめっき装置では、めっき中の電圧の変化により終点を検出するが、測定結果に基づいてめっき条件を変えることについての言及はない。
特許文献３に記載のめっき装置では、めっき膜厚の測定とその測定結果の保存、異常の判定について言及しているが、測定結果に基づいてめっき条件を変えることについての言及はない。
特許文献４に記載のめっき装置では、めっき膜厚の測定を行うものであるが、測定の結果をべベルのエッチング時間に反映させる内容であり、めっき条件を変えることについて
の言及はない。
特許文献５は、研磨装置において渦電流センサによって膜厚測定を行うことを示しているが、測定した膜厚に基づいてめっき条件を変えることについての具体的な記載はない。
特許文献６に記載の装置では、接触又は非接触でめっき膜厚を測定する膜厚測定装置を備え、測定結果によって異常を検知する記載があるが、測定結果からめっき条件を変えることについての言及はない。
特許文献７に記載の装置では、めっき膜厚を測定することにより、所望のめっき膜厚を得るためのめっき時間等を調整することができるとの記載があるが、具体的にどのようにめっき時間を調整するのか記載されていない。
特許文献８に記載の装置では、めっき槽内壁面に過電流センサを設ける例が記載されているが、測定した膜厚に基づいて、めっき電流等のめっき条件を変えることについての具体的な記載はない。
特許文献９には、ウェハ表面全体にわたって均一にプロセス流体を分散させて電気めっきを行うようにした電気めっき装置が記載されているが、膜厚測定を行い、その結果に基づいて、めっき条件を変えることに関しての言及はない。なお、金属薄膜厚さプロファイルに基づいて電流の流れを調整することが記載されているが、これは研磨装置の研磨処理に関するものである。
めっき装置内にめっき膜厚を計測する手段がない場合、目標とするめっき膜厚となっているかを直接的に確認する手段がない。また、同じプロセス条件でめっきを行っても、めっきの面内平均膜厚が経時的に変化する場合がある。目標のめっき膜厚になっていない場合、目標膜厚にするよう各種のめっき処理条件を調整する必要があるが、めっき装置内ではめっき膜厚を計測する手段を持たないため、別な測定装置に基板を移動した上で結果の確認が必要となり、時間がかかるため全体としての処理能力が低下する。また、めっき膜厚の測定とめっき処理条件の調整までに時間がかかるため、適正でないめっき状態で、数ロット以上を処理せざるを得ない場合がある。従って、めっき装置において、めっき条件を適時に調整できるようにする必要がある。
また、めっき装置内で膜厚もしくはプロファイル（膜厚分布）を計測し、かつその結果に基づいて、目標とするめっき膜厚もしくはプロファイルを得るためにプロセス条件を補正するための有効な手段が存在しない。従って、めっき装置において、プロセス条件を補正する手段が必要である。
本発明の目的は、上述した課題の少なくとも一部を解決することである。
［１］ 本発明の一側面に係るめっき装置は、 基板にめっき処理を行うためのめっき槽と、 前記基板の実めっき膜厚を測定するセンサと、 前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備え、 前記制御装置は、めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定可能であり、前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも１つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも１つを後続の基板のめっき処理で使用する。
このめっき装置によれば、めっき処理後の基板の実めっき膜厚を測定するセンサをめっき装置内に設けたので、実めっき膜厚が目標めっき膜厚になっているかを直接的に確認することができる。また、同一キャリア（カセット）内の全ての基板の処理を待つことなく、適時に実めっき膜厚を測定することができる。そのため、めっき装置、基板ホルダ、その他消耗品等の経時変化に応じて、適時にめっき電流及びめっき時間の少なくとも１つを
補正し、適正な値に修正することができる。また、めっき装置内にセンサを配置するため、インラインでのめっき膜厚の測定が可能であり、スループットを低下させずに、めっき膜厚の測定、めっき電流及び／又はめっき時間の補正が可能である。
また、１枚または複数枚の基板に対するめっき処理の測定値に基づいて補正しためっき電流及び／又はめっき時間をそれ以降の基板のめっき処理に反映することができる。１回の補正のために測定値のデータを取得する基板の枚数を適切に設定することによって、測定データの蓄積によるめっき電流及び／又はめっき時間の補正の精度と、迅速な補正とを両立することが可能である。
［２］ ［１］に記載のめっき装置において、 前記制御装置は、 前記補正後のめっき電流に対応するめっき電流密度が第１の電流密度以上かつ第２の電流密度以下である場合に、前記めっき時間を補正することなく前記めっき電流を補正し、 前記めっき電流密度が前記第１の電流密度未満又は前記第２の電流密度より大きい場合に、前記目標めっき膜厚と前記実めっき膜厚との測定膜厚差のうち第１の膜厚差を前記めっき電流の補正によって補正し、前記測定膜厚差と前記第１の膜厚差である第２の膜厚差を前記めっき時間の補正によって補正する。
一般にめっき電流密度がある範囲を外れるとめっき膜の品質に悪影響が出る可能性があるが、測定された膜厚差の補正を、めっき電流及びめっき時間の補正によってそれぞれ第１の膜厚差及び第２の膜厚差の補正を分担して行うことにより、めっき電流密度を所定のめっき電流制限範囲（第１の電流密度以上かつ第２の電流密度以下）内に制限し、めっき膜の品質に悪影響が出る可能性を抑制できる。また、測定膜厚差の補正をめっき時間の補正のみによって補正する場合と比較して、めっき装置内の他の処理ユニットでの処理に影響を与えることを抑制し、スループットへの影響を抑制できる。
［３］ ［２］に記載のめっき装置において、 前記第１の膜厚差は、前記めっき電流密度の前記第１の電流密度又は前記第２の電流密度で補正される膜厚補正量であり、 前記第２の膜厚差は、前記第１の電流密度又は前記第２の電流密度で補正される膜厚補正量と、前記測定膜厚差との差である。
めっき電流密度をめっき電流制限範囲の限界である第１の電流密度または第２の電流密度まで補正し、残りの補正分をめっき時間の補正に割り当てることによって、めっき時間の増大を抑制し、めっき装置内の他の処理ユニットでの処理に影響を与えることを抑制し、スループットの低下を抑制することができる。
［４］ ［３］に記載のめっき装置において、 前記制御装置は、 前記実めっき膜厚に基づいて前記めっき電流の補正量を算出し、 前記めっき電流の補正量が、前記第１の電流密度に対応する第１の電流補正量以上かつ前記第２の電流密度に対応する第２の電流補正量以下である場合に、前記算出されためっき電流の補正量から補正後のめっき電流を算出し、 前記めっき電流の補正量が、前記第１の電流補正量未満または前記第２の電流補正量より大きい場合に、前記めっき電流の補正量を前記第１の電流補正量または前記第２の電流補正量に設定し、前記第１の電流補正量または前記第２の電流補正量に対応する前記膜厚補正量と、前記測定膜厚差との差をさらに補正するように、前記めっき時間の補正量を算出する。
この場合、めっき電流の補正を優先させて実行するので、スループットへの影響を可能か限り抑制できる。また、めっき電流密度が制限範囲を超える場合には、めっき電流の補正量を最大限の補正量（第１の電流補正量または第２の電流補正量）に設定し、残りの補正分をめっき時間の補正に割り当てるので、電流密度を適切に保ちながら、かつ、スループットへの影響を可能か限り抑制できる。また、電流密度の制限範囲に対応させて、めっき電流の補正量の範囲を制限するので、めっき電流の補正に伴う演算を適切かつ効率的に行うことができる。
［５］ ［１］に記載のめっき装置において、前記制御装置は、前記めっき時間を補正することなく前記めっき電流を補正する。
この場合、センサの測定値に基づいてめっき電流を補正することによって、比較的簡易な制御によって、実めっき膜厚が目標めっき膜厚になるように調整できる。この場合、めっき時間の補正を伴わないため、スループットへの影響を抑制できる。
［６］ ［１］に記載のめっき装置において、前記制御装置は、前記めっき電流を補正することなく前記めっき時間を補正する。
この場合、センサの測定値に基づいてめっき電流を時間することによって、比較的簡易な制御によって、実めっき膜厚が目標めっき膜厚になるように調整できる。この場合、めっき電流の補正を伴わないため、めっき電流密度が制限範囲を超えてめっき膜の品質に影響を与えることを抑制できる。
［７］ ［１］〜［６］の何れかに記載のめっき装置において、 前記制御装置は、前記基板に対して複数回のステップに分割してめっき処理を実施するように設定されており、前記レシピとして、前記ステップごとに設定された前記めっき電流及び前記めっき時間を有し、各ステップのめっき電流及び／又はめっき時間を補正する。
めっき処理を複数のステップで実施する場合に、各ステップのめっき電流及び／又はめっき時間を適切に補正することができる。
［８］ ［１］〜［７］の何れかに記載のめっき装置において、 前記めっき電流を補正する場合、前記めっき電流に補正量を加算することによって前記めっき電流が補正され、前記めっき電流の補正量は、一定値である係数を前記めっき電流に乗算したものである。
この場合、現在のめっき電流の大きさを反映して補正量を算出することが可能である。
［９］ ［１］〜［７］の何れかに記載のめっき装置において、前記めっき時間を補正する場合、前記めっき時間に補正量を加算することによって前記めっき時間が補正され、前記めっき時間の補正量は、一定値である係数を前記めっき時間に乗算したものである。
この場合、現在のめっき時間の大きさを反映して補正量を算出することが可能である。
［１０］ ［７］に記載のめっき装置において、 前記めっき電流を補正する場合、前記めっき電流の補正量は、前記めっき電流の値に補正量を加算することによって補正され、前記補正量は各ステップで共通の値に設定される。
この場合、各ステップに共通の補正量を算出すればよいので、めっき電流の補正量を簡易に算出することができる。
［１１］ ［１］〜［１０］の何れかに記載のめっき装置において、 前記制御装置は、複数枚の基板における実めっき膜厚、前記目標めっき膜厚、及び前記目標めっき膜厚となる理論めっき時間に統計処理を施し、統計処理によって得られたデータ数が所定数を超えた場合に、前記統計処理によって得られたデータを用いて前記めっき電流及び前記めっき時間の少なくとも１つを補正する。統計処理は、例えば、ベイズ統計処理を用い、重回帰係数を更新することによって実施される。
この場合、所定数の統計処理データに基づいてめっき電流及び／又はめっき時間の補正量を精度よく算出することができる。所定数は、めっき電流及び／又はめっき時間の補正の精度が確保できるように、めっき装置、基板の種類、めっき材料等に応じて実験により予め設定される。
［１２］ ［１０］に記載のめっき装置において、 前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積
を更に設定可能であり、
ＴＲ：実めっき膜厚［μｍ］、ＴＴ：目標めっき膜厚［μｍ］、ｔＴ：目標めっき膜厚となる理論めっき時間［ｍｉｎ］、ρ：開口率、Ａ：基板面積、γ：めっき材料の理論析出量、ｔｓ：レシピ設定の総めっき時間、ａ，ｂ，ｃ：重回帰係数とすると、以下の数１、数２を用いて、
前記制御装置は、複数の基板のめっき処理後の実めっき膜厚ＴＲの測定値と数１とから重回帰解析により重回帰係数ａ，ｂ，ｃを算出し、算出された重回帰係数ａ，ｂ，ｃと数２とから前記めっき電流の補正量ΔＩを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に補正量ΔＩを加算したものを補正後のめっき電流として算出する。
［１３］ ［８］に記載のめっき装置において、
前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
ＴＲ：実めっき膜厚［μｍ］、ＴＴ：目標めっき膜厚［μｍ］、ｔＴ：目標めっき膜厚となる理論めっき時間［ｍｉｎ］、ρ：開口率、Ａ：基板面積、γ：めっき材料の理論析出量、ｔｓ：レシピ設定の総めっき時間、ａ，ｂ，ｃ：重回帰係数とすると、以下の数３、数４を用いて、
前記制御装置は、複数の基板のめっき処理後の実めっき膜厚ＴＲの測定値と数３とから重回帰解析により重回帰係数ａ，ｂ，ｃを算出し、算出された重回帰係数ａ，ｂ，ｃと数４とから前記めっき電流の補正係数αを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に（１＋α）を乗算したものを補正後のめっき電流として算出する。
［１４］ ［９］に記載のめっき装置において、
前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
ＴＲ：実めっき膜厚［μｍ］、ＴＴ：目標めっき膜厚［μｍ］、ｔＴ：目標めっき膜厚となる理論めっき時間［ｍｉｎ］、ρ：開口率、Ａ：基板面積、γ：めっき材料の理論析出量、ｔｓ：レシピ設定の総めっき時間、ａ，ｂ，ｃ：重回帰係数とすると、以下の数５、数６を用いて、
前記制御装置は、複数の基板のめっき処理後の実めっき膜厚ＴＲの測定値と数５とから重回帰解析により重回帰係数ａ，ｂ，ｃを算出し、算出された重回帰係数ａ，ｂ，ｃと数６とから前記めっき時間の補正係数βを算出し、前記複数のステップの各ステップのレシピ設定のめっき時間に（１＋β）を乗算したものを補正後のめっき時間として算出する。
［１５］ ［１］〜［１４］の何れかに記載のめっき装置において、 前記めっき槽は、複数のめっきセルを備え、 前記めっきセルごとに、前記実めっき膜厚の測定結果が管理され、前記めっきセルごとに、当該めっきセルでめっき処理される前記基板の前記実めっき膜厚に基づいて前記めっき電流及び前記めっき時間の少なくとも１つが補正される。
この場合、めっきセルごとの特性のばらつき、めっきセルごとの経時変化に対応して、めっき電流及び／又はめっき時間を補正することができる。
［１６］ ［１］〜［１５］の何れかに記載のめっき装置において、 前記基板のアライメントを行うアライナを更に備え、 前記センサは、前記アライナに設置されている。
この場合、アライナにおける基板のアライメント計測中において、センサによって基板表面のプロファイル（高さ分布）を測定することができる。従って、インラインで基板表面のプロファイル（高さ分布）を測定することができる。
［１７］ ［１］〜［１５］の何れかに記載のめっき装置において、 前記基板を基板ホルダに取り付けるための基板着脱部を更に備え、 前記センサは、前記基板着脱部に設置されている。
この場合、基板着脱部（ＦＩＸＩＮＧステーション）において基板ホルダに基板を保持する際に、センサによって基板表面のプロファイル（高さ分布）を測定することができる。従って、インラインで基板表面のプロファイル（高さ分布）を測定することができる。例えば、めっき処理前には、基板を基板ホルダにクランプ（ロック）する前に基板表面のプロファイルを測定し、めっき処理後には、基板を基板ホルダにクランプ（ロック）した状態で基板表面のプロファイルを測定することができる。
［１８］ 本発明の一側面に係るめっき装置の制御方法は、 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法であって、 めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定し、 前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも１つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも１つを後続の基板のめっき処理で使用する。
このめっき装置の制御方法によれば、めっき装置内のセンサによって実めっき膜厚を測定するので、実めっき膜厚が目標めっき膜厚になっているかを直接的に確認することができる。また、同一キャリア（カセット）内の全ての基板の処理を待つことなく、適時に実めっき膜厚を測定することができる。そのため、めっき装置等の経時変化に応じて適時にめっき電流及びめっき時間の少なくとも１つを補正し、適正な値に修正することができる。また、めっき装置内のセンサを使用するため、インラインでのめっき膜厚の測定が可能であり、スループットを低下させずに、めっき膜厚の測定、めっき電流及び／又はめっき時間の補正が可能である。
また、１枚または複数枚の基板に対するめっき処理の測定値に基づいて補正しためっき電流及び／又はめっき時間をそれ以降の基板のめっき処理に反映することができる。１回の補正のために測定値のデータを取得する基板の枚数を適切に設定することによって、測定データの蓄積によるめっき電流及び／又はめっき時間の補正の精度と、迅速な補正とを両立することが可能である。
［１９］ 本発明の一側面に係る記録媒体は、 基板にめっき処理を行うためのめっき槽と、前記基板のめっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体であって、 めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定すること、 前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも１つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも１つを後続の基板のめっき処理で使用すること、をコンピュータに実行させる。
この記録媒体によれば、めっき装置内のセンサによって実めっき膜厚を測定するので、実めっき膜厚が目標めっき膜厚になっているかを直接的に確認することができる。また、同一キャリア（カセット）内の全ての基板の処理を待つことなく、適時に実めっき膜厚を測定することができる。そのため、めっき装置等の経時変化に応じて適時にめっき電流及びめっき時間の少なくとも１つを補正し、適正な値に修正することができる。また、めっき装置内のセンサを使用するため、インラインでのめっき膜厚の測定が可能であり、スループットを低下させずに、めっき膜厚の測定、めっき電流及び／又はめっき時間の補正が可能である。
また、１枚または複数枚の基板に対するめっき処理の測定値に基づいて補正しためっき電流及び／又はめっき時間をそれ以降の基板のめっき処理に反映することができる。１回の補正のために測定値のデータを取得する基板の枚数を適切に設定することによって、測定データの蓄積によるめっき電流及び／又はめっき時間の補正の精度と、迅速な補正とを両立することが可能である。
本発明の一実施形態に係るめっき装置の全体配置図である。 図１に示す基板ホルダ１１の平面図である。 図１に示す基板ホルダ１１の右側側面図である。 図２のＡ−Ａ線拡大断面図である。 めっき装置を制御する装置コンピュータ及び装置制御コントローラを示すブロック図である。 めっき膜厚測定の第２の方式を説明する図面である。 めっき膜厚をアライナで測定する場合の説明図である。 めっき膜厚をアライナで測定する場合において、めっき処理前の膜厚測定結果と、めっき処理後の膜厚測定結果とを示すグラフである。 めっき処理後の膜厚測定結果を説明する説明図である。 めっき膜厚を基板着脱部で測定する場合の説明図である。 めっき膜厚を基板着脱部で測定する場合において、めっき処理前の膜厚測定結果と、めっき処理後の膜厚測定結果とを示すグラフである。 めっき膜厚をアライナで測定する場合の処理フローを示す。 めっき膜厚を基板着脱部で測定する場合の処理フローを示す。 めっき電流を補正する場合の膜厚補正処理のフローを示す。 めっき時間を補正する場合の膜厚補正処理のフローを示す。 めっき電流及びめっき時間を補正する場合の膜厚補正処理のフローを示す。 めっき電流及びめっき時間を補正する場合の膜厚補正処理のフローを示す。
一実施形態は、特に、ウェハの表面に設けられた微細な配線用溝やホール、レジスト開口部にめっき膜を形成したり、半導体ウェハの表面にパッケージの電極等と電気的に接続するバンプ（突起状電極）を形成したりするのに好適な、めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体に関する。
一実施形態に係るめっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体は、例えば、基板の内部に上下に貫通する多数のビアプラグを有し、半導体チップ等のいわゆる３次元実装に使用されるインターポーザまたはスペーサを製造する際にビアホールの埋め込みに使用可能である。より詳細には、本発明のめっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体は、基板をホルダに設置し、そのホルダをめっき槽に浸漬させてめっきすることに使用可能である。
以下、本発明の実施形態について図面を参照して説明する。なお、以下の各実施形態において、同一または相当する部材には同一符号を付して重複した説明を省略する。
図１は、本発明の一実施形態に係るめっき装置の全体配置図である。図１に示すように、このめっき装置１は、基板ホルダ１１に、半導体ウェハ等の被めっき体である基板Ｗ（図４参照）をロードし、又は基板ホルダ１１から基板Ｗをアンロードするロード／アンロード部１７０Ａと、基板Ｗを処理するめっき処理部１７０Ｂとを備えている。
ロード／アンロード部１７０Ａは、２台のカセットテーブル１０２と、基板Ｗのオリフラ（オリエンテーションフラット）やノッチなどの位置を所定の方向に合わせるアライナ１０４と、めっき処理後の基板Ｗを高速回転させて乾燥させるスピンリンスドライヤ１０６とを有する。カセットテーブル１０２は、半導体ウェハ等の基板Ｗを収納したカセット１００を搭載する。カセット１００は、キャリアとも呼ばれ、例えば、ＦＯＵＰ(Front-Opening Unified Pod)である。スピンリンスドライヤ（ＳＲＤ）１０６の近くには、基板ホルダ１１を載置して基板Ｗの着脱を行う基板着脱部（ＦＩＸＩＮＧステーション）１２０が設けられている。これらのユニット：カセットテーブル１０２、アライナ１０４、スピンリンスドライヤ１０６、基板着脱部１２０の中央には、これらのユニット間で基板Ｗを搬送する搬送用ロボットからなる基板搬送装置１２２が配置されている。
基板着脱部１２０は、レール１５０に沿って横方向にスライド自在な平板状の載置プレート１５２を備えている。２個の基板ホルダ１１は、この載置プレート１５２に水平状態で並列に載置され、一方の基板ホルダ１１と基板搬送装置１２２との間で基板Ｗの受渡しが行われた後、載置プレート１５２が横方向にスライドされ、他方の基板ホルダ１１と基板搬送装置１２２との間で基板Ｗの受渡しが行われる。なお、このめっき装置１のロード／アンロード部１７０Ａの構成は一例であり、めっき装置１のロード／アンロード部１７０Ａの構成は限定されず、他の構成を採用することが可能である。
めっき装置１の処理部１７０Ｂは、ストッカ１２４と、プリウェット槽１２６と、プリソーク槽１２８と、第１洗浄槽１３０ａと、ブロー槽１３２と、第２洗浄槽１３０ｂと、めっき槽１０と、を有する。ストッカ（または、ストッカ容器設置部ともいう）１２４では、基板ホルダ１１の保管及び一時仮置きが行われる。プリウェット槽１２６では、基板Ｗが純水もしくは薬液に浸漬される。プリソーク槽１２８では、基板Ｗの表面に形成したシード層等の導電層の表面の酸化膜がエッチング除去される。第１洗浄槽１３０ａでは、プリソーク後の基板Ｗが基板ホルダ１１と共に洗浄液（純水等）で洗浄される。ブロー槽１３２では、洗浄後の基板Ｗの液切りが行われる。第２洗浄槽１３０ｂでは、めっき後の基板Ｗが基板ホルダ１１と共に洗浄液で洗浄される。ストッカ１２４、プリウェット槽１
２６、プリソーク槽１２８、第１洗浄槽１３０ａ、ブロー槽１３２、第２洗浄槽１３０ｂ、及びめっき槽１０は、この順に配置されている。なお、このめっき装置１の処理部１７０Ｂの構成は一例であり、めっき装置１の処理部１７０Ｂの構成は限定されず、他の構成を採用することが可能である。
めっき槽１０は、例えば、オーバーフロー槽５１を備えた複数のめっきセル（ユニット）５０を有する。各めっきセル５０は、内部に一つの基板Ｗを収納し、内部に保持しためっき液中に基板Ｗを浸漬させて基板Ｗ表面に銅、金、銀、はんだ、ニッケルめっき等のめっき処理を行う。各めっき槽１０には、図示しないアノード電極を備え、アノード電極に対向する位置に基板ホルダ１１が配置される。基板ホルダ１１には、図示しないカソード電極から電圧が供給される。
ここで、めっき液の種類は、特に限られることはなく、用途に応じて様々なめっき液が用いられる。たとえば、銅めっきプロセスの場合は、通常、めっき液に、塩素を仲介として銅表面に吸着するように作用する抑制剤（界面活性剤等）、凹部めっきを促進するように作用する促進剤（有機硫黄化合物等）、及び、促進剤の析出促進効果を抑制して膜厚の平坦性を向上させるための平滑剤（４級化アミン等）とよばれる化学種を含むようにされる。
めっき液としては、Ｃｕ配線を有する基板Ｗの表面に金属膜を形成するためのＣｏＷＢ（コバルト・タングステン・ホウ素）やＣｏＷＰ（コバルト・タングステン・リン）などを含むめっき液が用いられてもよい。また、絶縁膜中にＣｕが拡散することを防止するため、Ｃｕ配線が形成される前に基板Ｗの表面や基板Ｗの凹部の表面に設けられるバリア膜を形成するためのめっき液、例えばＣｏＷＢやＴａ（タンタル）を含むめっき液が用いられてもよい。
めっき装置１は、例えばリニアモータ方式を採用した基板ホルダ搬送装置１４０を有する。基板ホルダ搬送装置１４０は、各機器（ストッカ１２４と、プリウェット槽１２６と、プリソーク槽１２８と、第１洗浄槽１３０ａと、ブロー槽１３２と、第２洗浄槽１３０ｂと、めっき槽１０、基板着脱部１２０）の側方に位置して、これらの各機器の間で基板ホルダ１１を基板Ｗとともに搬送する。この基板ホルダ搬送装置１４０は、第１トランスポータ１４２と、第２トランスポータ１４４を有している。第１トランスポータ１４２は、基板着脱部１２０、ストッカ１２４、プリウェット槽１２６、プリソーク槽１２８、第１洗浄槽１３０ａ、及びブロー槽１３２との間で基板Ｗを搬送するように構成される。第２トランスポータ１４４は、第１洗浄槽１３０ａ、第２洗浄槽１３０ｂ、ブロー槽１３２、及びめっき槽１０との間で基板Ｗを搬送するように構成される。他の実施形態では、めっき装置１は、第１トランスポータ１４２及び第２トランスポータ１４４のいずれか一方のみを備えるようにしてもよい。
各めっきセル５０の内部には、めっきセル５０内のめっき液を攪拌する掻き混ぜ棒としてのパドル１８が配置されている。オーバーフロー槽５１の両側には、パドル１８を駆動する、パドル駆動装置１９が配置されている。
［基板ホルダ］
基板ホルダ１１は、基板Ｗのめっき処理の際に、基板Ｗの端部（縁部、外周部）及び裏面をめっき液からシールし被めっき面を露出させて保持する。また、基板ホルダ１１は、基板Ｗの被めっき面の周縁部と接触し、当該周縁部に対して外部電源から給電を与えるための接点（コンタクト）を備えても良い。基板ホルダ１１は、めっき処理前にストッカ１２４に収納され、めっき処理時には基板ホルダ搬送装置１４０によりストッカ１２４、めっき処理部１７０Ｂの各処理槽の間を移動し、めっき処理後にストッカ１２４に再び収納
される。めっき装置１においては、基板ホルダ１１に保持された基板Ｗをめっき槽１０のめっき液に垂直に浸漬し、めっき液をめっき槽１０の下から注入しオーバーフローさせつつめっきが行われる。めっき槽１０は、複数の区画（めっきセル５０）を有することが好ましく、各めっきセル５０では、１枚の基板Ｗを保持した１つの基板ホルダ１１がめっき液に垂直に浸漬され、めっき処理される。各めっきセル５０には、基板ホルダ１１の挿入部、基板ホルダ１１への通電部、アノード電極、パドル１８、遮蔽板を備えていることが好ましい。アノード電極はアノードホルダに取り付けて使用する。基板Ｗと対向するアノードの露出面は、例えば、基板Ｗと同心円状となっている。基板ホルダ１１に保持された基板Ｗは、めっき処理部１７０Ｂの各処理槽内の処理流体で処理が行われる。
めっき処理部１７０Ｂの各処理槽の配置は、例えば、めっき液を２液使用するタイプのめっき装置とする場合には、工程順に、前水洗槽（プリウェット槽）、前処理槽（プリソーク槽）、リンス槽（第１洗浄槽）、第１めっき槽、リンス槽（第２洗浄槽）、第２めっき槽、リンス槽（第３洗浄槽）、ブロー槽、といった配置としてもよいし、別の構成としてもよい。各処理槽の配置は工程順に配置することが、余分な搬送経路をなくす上で好ましい。めっき装置１内部の、槽の種類、槽の数、槽の配置は、基板Ｗの処理目的により自由に選択可能である。
基板ホルダ搬送装置１４０は基板ホルダ１１を懸架するアームを有し、アームは基板ホルダ１１を垂直姿勢で保持するためのリフター（図示せず）を有する。基板ホルダ搬送装置１４０は、走行軸に沿って、ロード／アンロード部１７０Ａ、めっき処理部１７０Ｂの各処理槽、ストッカ１２４の間をリニアモータなどの搬送機構（図示せず）により移動可能である。基板ホルダ搬送装置１４０は、基板ホルダ１１を垂直姿勢で保持し搬送する。ストッカ１２４は、基板ホルダ１１を収納するストッカであり、複数の基板ホルダ１１を垂直状態で収納することができる。
［基板ホルダの構成］
図２は、図１に示す基板ホルダ１１の平面図である。図３は、図１に示す基板ホルダ１１の右側側面図である。図４は、図２のＡ−Ａ線拡大断面図である。基板ホルダ１１は、図２〜図４に示すように、例えば塩化ビニル製で矩形平板状の第１保持部材（固定保持部材）５４と、この第１保持部材５４にヒンジ５６を介して開閉自在に取付けた第２保持部材（可動保持部材）５８とを有している。なお、この例では、第２保持部材５８を、ヒンジ５６を介して開閉自在に構成した例を示しているが、例えば第２保持部材５８を第１保持部材５４に対峙した位置に配置し、この第２保持部材５８を第１保持部材５４に向けて前進させて開閉するようにしてもよい。この第２保持部材５８は、基部６０とリング状のシールリングホルダ６２とを有し、例えば塩化ビニル製で、後述する押えリング７２との滑りを良くしている。シールリングホルダ６２の第１保持部材５４と対向する面には、基板ホルダ１１で基板Ｗを保持した時、基板Ｗの外周部の基板シールライン６４に沿って基板Ｗの外周部に圧接してここをシールする基板シール部材６６が内方に突出して取付けられている。更に、シールリングホルダ６２の第１保持部材５４と対向する面には、基板シール部材６６の外方位置で第１保持部材５４の支持ベース８０（後述）に圧接してここをシールするホルダシール部材６８が取付けられている。基板Ｗを基板ホルダ１１で保持した際、リング状のシールリングホルダ６２の開口部から基板Ｗの被めっき面が露出されるようになっている。
基板シール部材６６及びホルダシール部材６８は、シールリングホルダ６２と、該シールリングホルダ６２にボルト等の締結具を介して取付けられる固定リング７０との間に挟持されて、シールリングホルダ６２に取付けられている。基板シール部材６６のシールリングホルダ６２との当接面（上面）には、基板シール部材６６とシールリングホルダ６２との間をシールする突条部６６ａが設けられている。
第２保持部材５８のシールリングホルダ６２の外周部には段部６２ａが設けられ、この段部６２ａに、押えリング７２がスペーサ７４を介して回転自在に装着されている。押えリング７２は、シールリングホルダ６２の側面に外方に突出するように取付けられた押え板（図示せず）により、脱出不能に装着されている。この押えリング７２は、酸に対して耐食性に優れ、十分な剛性を有する、例えばチタンから構成される。スペーサ７４は、押えリング７２がスムーズに回転できるように、摩擦係数の低い材料、例えばＰＴＥＦで構成されている。
第１保持部材５４は、略平板状で、基板ホルダ１１で基板Ｗを保持した時にホルダシール部材６８と圧接して第２保持部材５８との間をシールする支持ベース８０と、この支持ベース８０と互いに分離した略円板状の可動ベース８２とを有している。押えリング７２の外側方向に位置して、第１保持部材５４の支持ベース８０には、内方に突出する内方突出部８４ａを有する逆Ｌ字状のクランパ８４が円周方向に沿って等間隔で立設されている。一方、押えリング７２の円周方向に沿ったクランパ８４と対向する位置には、外方に突出する突起部７２ａが設けられている。そして、クランパ８４の内方突出部８４ａの下面及び押えリング７２の突起部７２ａの上面は、回転方向に沿って互いに逆方向に傾斜するテーパ面となっている。押えリング７２の円周方向に沿った複数箇所（例えば４４箇所）には、上方に突出するポッチ（図示せず）が設けられている。回転ピン（図示せず）を回転させてポッチを横から押し回すことにより、押えリング７２を回転させることができる。
これにより、図３に仮想線で示すように、第２保持部材５８を開いた状態で、第１保持部材５４の中央部に基板Ｗを挿入し、ヒンジ５６を介して第２保持部材５８を閉じる。そして、押えリング７２を時計回りに回転させて、押えリング７２の突起部７２ａをクランパ８４の内方突出部８４ａの内部に滑り込ませることで、押えリング７２の突起部７２ａとクランパ８４の内方突出部８４ａにそれそれぞれ設けたテーパ面を介して、第１保持部材５４と第２保持部材５８とを互いに締付けてロックし、基板ホルダ１１が基板Ｗをクランプした状態でロックする。また、押えリング７２を反時計回りに回転させて逆Ｌ字状のクランパ８４の内方突出部８４ａから押えリング７２の突起部７２ａを引き抜くことで、基板ホルダ１１によるロックを解くことができる。
可動ベース８２は、厚み吸収機構８８を介して、支持ベース８０に上下移動可能に配置されている。厚み吸収機構８８は、圧縮ばね８６を備えており、圧縮ばね８６の下端が挿入されて係止される支持ベース８０上の突起８０ａと、圧縮ばね８６の上端が挿入される可動ベース８２の下面に設けられた凹部８２ｂとを備えている。圧縮ばね８６は、突起８０ａ及び凹部８２ｂによって上下方向に真っ直ぐ伸縮するようになっている。可動ベース８２は、基板Ｗの外周部に対応する形状及び寸法を有し、基板ホルダ１１で基板Ｗを保持した時に、基板Ｗの外周部と当接して基板Ｗを支持するリング状の支持面８２ａを有している。可動ベース８２は、圧縮ばね８６を介して、支持ベース８０から離れる方向に付勢され、圧縮ばね８６の付勢力（ばね力）に抗して、支持ベース８０に近接する方向に移動自在に支持ベース８０に取付けられている。これによって、厚みの異なる基板Ｗを基板ホルダ１１で保持した時に、基板Ｗの厚みに応じて、可動ベース８２が圧縮ばね８６の付勢力（ばね力）に抗して支持ベース８０に近接する方向に移動することで、基板Ｗの厚みを吸収する厚み吸収機構８８が構成されている。
つまり、前述のようにして、第２保持部材５８を第１保持部材５４にロックして基板Ｗを基板ホルダ１１で保持した時、基板シール部材６６の内周面側（径方向内側）の下方突出部６６ｂ下端が、基板ホルダ１１で保持した基板Ｗの外周部の基板シールライン６４に沿った位置に圧接し、ホルダシール部材６８にあっては、その外周側（径方向外側）の下
方突出部６８ａ下端が第１保持部材５４の支持ベース８０の表面にそれぞれ圧接し、シール部材６６，６８を均一に押圧して、これらの箇所をシールする。この時、可動ベース８２が基板Ｗの厚みの変化に対応して、支持ベース８０に対する移動量が異なるように、つまり基板Ｗの厚みが厚い程、可動ベース８２の支持ベース８０に対する移動量が大きくなって、支持ベース８０により近づくように可動ベース８２が移動し、これによって、基板Ｗの厚みの変化が厚み吸収機構８８によって吸収される。
図５は、めっき装置１を制御する装置コンピュータ３００及び装置制御コントローラ４００を示すブロック図である。上記で説明したように構成されるめっき装置１は、装置コントローラ３００及び装置コンピュータ４００によって制御される。
装置コンピュータ３００は、図１に示すように、所定のプログラムを格納したメモリ３００Ａと、メモリ３００Ａのプログラムを実行するＣＰＵ３００Ｂと、ＣＰＵ３００Ｂがプログラムを実行することで実現される制御部３００Ｃとを有する。装置コンピュータ３００の制御部３００Ｃは、図５に示すように、操作画面制御部３０１、基板処理情報管理部３０２、基板搬送制御部３０３、プロセスフィードバック制御部３０４と、を有し、基板搬送装置１２２の搬送制御、基板ホルダ搬送装置１４０の搬送制御、めっき槽１０におけるめっき電流及びめっき時間の制御、並びに、各めっきセル５０に配置されるアノードマスク（図示せず）の開口径及びレギュレーションプレート（図示せず）の開口径の制御等を行うことができる。ここで、メモリ３００Ａを構成する記憶媒体は、各種の設定データや後述するめっき処理プログラム（めっき条件の補正処理を含む）等の各種のプログラムを格納している。また、メモリ３００Ａを構成する記憶媒体は、膜厚測定機器５００を制御し、膜厚測定を実行するプログラムを格納している。記憶媒体としては、コンピュータで読み取り可能なＲＯＭやＲＡＭなどのメモリや、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭやフレキシブルディスクなどのディスク状記憶媒体などの公知のものが使用され得る。
操作画面制御部３０１は、例えば、ディスプレイ、キーボード、マウス等を含むユーザインターフェースの制御を行い、ユーザインターフェースからの入力に基づいて、基板処理指令を出力する。基板処理情報管理部３０２は、操作画面制御部３０１から基板処理命令を受け取り、基板処理データとともに基板処理命令を装置制御コントローラ４００に出力する。基板処理データは、めっき処理のレシピであり、目標めっき膜厚、めっき電流、めっき時間等の設定値を含む。めっき電流及びめっき時間の設定値は、例えば、目標めっき膜厚、実めっき面積または開口率に基づいて算出される。また、基板処理情報管理部３０２は、目標めっき膜厚等の基板処理データをプロセスフィードバック制御部３０４に出力し、プロセスフィードバック制御部３０４からめっき電流の補正値およびめっき時間の補正値の少なくとも一方を受け取る。基板処理情報管理部３０２は、めっき電流の補正値及び／又はめっき時間の補正値（めっき電流及び／又はめっき時間の補正量でもよい）に基づいて、めっき電流及び／又はめっき時間を補正する。
また、基板処理情報管理部３０２は、基板搬送制御部３０３に搬送経路データ、基板処理データを出力する。なお、搬送経路データ、基板処理データは、図示しない記憶媒体に記憶されている。記憶媒体としては、コンピュータで読み取り可能なＲＯＭやＲＡＭなどのメモリや、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭやフレキシブルディスクなどのディスク状記憶媒体などの公知のものが使用され得る。
基板搬送制御部３０３は、基板搬送装置１２２の搬送制御、基板ホルダ搬送装置１４０の搬送制御を実行する。基板搬送制御部３０３は、搬送経路データ、基板処理データに基づいて基板搬送タイムテーブルデータを作成し、装置制御コントローラ４００に出力する。
装置制御コントローラ４００は、ＰＬＣ（programmable logic controller）等で構成され、装置コンピュータ３００からの指令、データを受け取り、めっき装置１の各部を制御する。
本実施形態では、めっき装置１が膜厚測定機器５００を備え、膜厚測定機器５００が装置制御コントローラ４００及び装置コンピュータ３００に接続されている。膜厚測定機器５００は、装置コンピュータ３００及び装置制御コントローラ４００によって制御される。膜厚測定機器５００は、例えば、後述する変位・測長センサ９０（図７等）を備える。膜厚測定機器５００は、装置コンピュータ３００からの測定開始／停止の指令を受け取り、膜厚測定機器５００によるめっき膜厚の測定を開始、停止する。また、膜厚測定機器５００は、めっき膜厚の実測値を装置コンピュータ３００のプロセスフィードバック制御部３０４に出力、フィードバックする。
（めっき膜厚の測定方式）
以下、めっき膜厚の測定方式について説明する。本実施形態では、めっき膜厚の測定に、例えば、図７に示す変位・測長センサ９０を使用する。変位・測長センサ９０は、レーザ光、白色光、三角測距式、共焦点式等何れのセンサを使用することが可能である。変位・測長センサ９０は、図５の膜厚測定機器５００に含まれる。以下、変位・測長センサ９０を単に、測長センサ９０とも称す。なお、ここでは、光学的なセンサを使用して距離を測定する場合を説明するが、電磁波、超音波等を使用したセンサを用いてもよい。また、渦電流を検出することによってめっき膜厚を測定することも可能である。
（方式１）基板Ｗの面内の全面または一部を面状に測定、測距し、測定部全体の高さ平均値のめっき処理前後の差分として算出する。より詳細には、めっき処理前に、例えばアライナ１０４または基板着脱部１２０において、変位・測長センサ９０によって基板Ｗの面内の全面もしくは一部を面状に測定し、測定部全体の高さ平均値を算出する。また、めっき処理後に、例えばアライナ１０４または基板着脱部１２０において、変位・測長センサによって基板Ｗの面内の全面もしくは一部を面状に測定し、測定部全体の高さ平均値を算出する。そして、めっき処理前の高さ平均値と、めっき処理後の高さ平均値との差分を算出し、差分値と開口率から実めっき膜厚を算出する。これを式で表すと、
（実めっき膜厚の平均値）＝（高さ平均値の差分値）／（開口率）となる。ここで、開口率は、実際にめっきされる部分の面積と、基板ホルダ１１から露出する基板Ｗの全面積との比である。この方式では、広い面積の平均的な膜厚を算出することが可能である。
（方式２）図６は、めっき膜厚測定の第２の方式を説明する図面である。第２の方式では、めっき処理前後のめっき部分の高さの差分からめっき膜厚を算出する。図６において、ｈ０は基準高さ、ｈｒはレジストの高さ、ｈｔはめっき部分の高さ（以下、めっき高さとも称す）を示す。基準高さｈ０は、基板Ｗの表面の高さである。この方式では、変位・測長センサ９０によって、めっき処理前に、レジスト高さｈｒと基準高さｈ０との差（ｈｒ−ｈ０）を測定し、めっき後に、レジスト高さｈｒとめっき高さｈｔとの差（ｈｒ−ｈｔ）を測定し、めっき前後の測定値の差分を取り、めっき膜厚を算出する。これを式で表すと、（実めっき膜厚）＝（ｈｒ−ｈ０）−（ｈｒ−ｈｔ）＝ｈｔ−ｈ０となる。この方式の場合、基板Ｗと変位・測長センサ９０との間の距離がめっき前後で多少変化しても正確なめっき膜厚の算出が可能になる。なお、レジスト部とめっき部（配線、バンプ）との差分を確実に測定するため、また、直径方向のめっき膜厚変化を把握するために、変位・測長センサ９０または基板Ｗを、直径方向及び／又は円周方向に移動させてもよい。また、複数の同種の高さ測定値（例えば、レジスト高さ）を平均化して使用してもよい。
図７は、めっき膜厚をアライナで測定する場合の説明図である。この例では、アライナ
本体１０４ａによって回転運動されるステージ１０４ｂ上に、測長センサ９０が配置されている。基板Ｗがステージ１０４ｂ上に載置され、アライナ１０４の計測が開始され、ステージ１０４ｂが回転されると、測長センサ９０による測定が開始される。測長センサ９０は、基板Ｗ上に帯状レーザ光９１を照射し、基板Ｗの表面で拡散反射した反射光を受光することによって、基板Ｗの表面形状をプロファイリングする（高さの分布を求める）。この構成では、アライナ１０４におけるアライメント計測時に測長センサ９０によって基板Ｗの表面形状のプロファイルを作成するため、インラインにてプロファイルを測定することができる。また、基板Ｗがアライナ１０４によって回転されるため、基板Ｗの全面のプロファイルを計測することができる。
図８は、めっき膜厚をアライナで測定する場合において、めっき処理前の膜厚測定結果と、めっき処理後の膜厚測定結果とを示すグラフである。横軸が基板Ｗの１回転分の回転位置を示し、縦軸が半径方向の位置を示す。縦軸上側が基板Ｗの中心位置を示し、縦軸下側が基板Ｗの外周側を示す。めっき処理前の膜厚測定結果である上段のグラフを参照すると、基板Ｗ上にめっき処理がされていないため、基板Ｗの高さとして０μｍ又は１０μｍの測定結果が得られている。ここで、０μと１０μｍとのばらつきは、基板Ｗの反りまたは平坦性の不均一に起因するものである。めっき処理後の膜厚測定結果である下段のグラフでは、めっき部分の高さ（膜厚）として２０μｍ、３０μｍの測定値が得られている。
なお、図７の例では、測長センサを１つ設けた場合を説明したが、図１０を参照して後述する例のように測長センサを複数設けて、各測長センサが、分割された領域を測定するようにしてもよい。また、ここでは、基板Ｗの全面を測長センサで測定する場合を説明したが、一部の領域（例えば、３６０度未満の回転角に相当する扇形の領域）において測長センサによる膜厚測定を行い、当該一部の領域の膜厚測定結果を基板Ｗ全体の膜厚プロファイルとして近似してもよい。また、複数の一部の領域（例えば、３６０度未満の回転角に相当する扇形の複数の領域）において測長センサによる膜厚測定を行い、複数の領域の膜厚測定結果の平均値を基板Ｗ全体の膜厚プロファイルとして近似してもよい。
図９は、めっき処理後の膜厚測定結果を説明する説明図である。図９の左上のグラフは、図８の下段のグラフと同一であり、めっき処理後の膜厚測定結果を示す。但し、図９のグラフでは、特定の回転角の回転位置Ａが縦軸に平行に示されている。図９の右側の立体図は、左上部分のグラフのデータを円形状に変換し、基板Ｗの膜厚分布（プロファイル）を立体的に表現したものである。この立体図では、回転位置Ａに対応する径方向線に沿って、図９左上側の測定値に対応して表面形状（高さ）が変化していることが分かる。図９左下のグラフは、図９左上のグラフ中の回転位置Ａにおけるデータを半径方向（横軸）と膜厚（縦軸）との関係で示したものである。図９左下のグラフは、右側の立体表現の回転位置Ａのデータに対応しており、立体表現のデータから作成することも可能である。
図１０は、めっき膜厚を基板着脱部で測定する場合の説明図である。同図（ａ）に示すように、基板着脱部１２０に設置された基板ホルダ１１が開いた状態で、固定保持部材５４上に基板Ｗが載置され、可動保持部材５８が閉じられると、同図（ｂ）に示すように、押圧部材９２及び測長センサ９０が基板ホルダ１１に接近する。押圧部材９２は、基板ホルダ１１の可動保持部材５８に接触し（同図（ｂ））、さらに基板ホルダ１１が閉じる方向に押圧し、基板ホルダ１１によって基板Ｗをクラップ、ロックする（同図（ｃ））。
本実施形態では、めっき処理前は、基板Ｗが基板ホルダ１１によってロックされる前（同図（ｂ））の状態で測長センサ９０による測定が行われる。めっき処理後は、基板Ｗが基板ホルダ１１によってロックされた後（同図（ｃ））の状態で測長センサ９０による測定が行われる。測長センサ９０は複数設けられる。
この例では、測長センサ９０は４つ設けられ、理解のため、各測長センサを９０ａ、９０ｂ、９０ｃ、９０ｄとも表記する。測長センサ９０ａ、９０ｂ、９０ｃ、９０ｄの配置が、図１０の右側の基板Ｗの上面図に示されている。各測長センサ９０ａ〜９０ｄは、基板Ｗの１回転分を４分割した９０°の回転角の範囲にそれぞれ割り当てられている。また、この例では、図示しない回転機構によって基板ホルダ１１を回転され、各測長センサ９０ａ〜９０ｄによって、基板Ｗの各９０°の回転角の範囲が測定される。測長センサ９０ａ〜９０ｄは、図７の場合と同様に、基板Ｗ上に帯状レーザ光９１（９１ａ、９１ｂ、９１ｃ、９１ｄ）を照射し、基板Ｗの表面で拡散反射した反射光を受光することによって、基板Ｗの表面形状をプロファイリングする（高さの分布を求める）。なお、図７では、所定の回転角に亘って帯状レーザ光９１（９１ａ、９１ｂ、９１ｃ、９１ｄ）を照射した扇形の領域（破線領域）を示している。なお、基板ホルダ１１を回転する代わりに、測長センサ９０ａ、９０ｂ、９０ｃ、９０ｄを図示しない回転機構によって基板Ｗの円周方向に回転させるようにしてもよい。なお、ここでは、４つの測長センサを設ける場合を説明したが、３つ以下及び５つ以上の複数の測長センサを設けてもよい。複数の測長センサを設ける場合、その個数で３６０°を除算した角度を各測長センサの測定範囲とすれば、測定範囲が均一となり、効率的である。
この構成では、基板着脱部１２０において基板Ｗを基板ホルダ１１で挟持した後、クランプ前または後に測長センサ９０ａ〜９０ｄによって基板Ｗの表面形状のプロファイルを作成するため、インラインにてプロファイルを測定することができる。また、基板ホルダ１１または測長センサ９０ａ、９０ｂ、９０ｃ、９０ｄが回転されるため、基板Ｗの全面のプロファイルを計測することができる。
なお、図１０の例では、測長センサを複数設けたが、図７の例と同様に、１つの測長センサ９０を設けて、基板ホルダ１１または測長センサ９０を３６０°回転させるようにしてもよい。また、ここでは、基板Ｗの全面を測長センサで測定する場合を説明したが、図１０の右側の平面図において破線領域で示す扇形部分のように、一部の領域（例えば、３６０度未満の回転角に相当する扇形領域）において測長センサによる膜厚測定を行い、当該一部の領域の膜厚測定結果を基板Ｗ全体の膜厚プロファイルとして近似してもよい。また、複数の扇形部分において膜厚測定を行い、これらの部分の膜厚測定結果を基板Ｗ全体の膜厚プロファイルとして近似してもよい。例えば、図１０の各測長センサ９０ａ〜９０ｄによって９０度より小さい中心角の扇形部分の膜厚測定を行い、各扇形部分の膜厚測定結果を、対応する９０度の領域の膜厚プロファイルとして近似してもよい。また、各測長センサ９０ａ〜９０ｄによって９０度より小さい中心角の扇形部分の膜厚測定を行い、４つの扇形部分の測定結果の平均を基板Ｗ全体のプロファイルとして近似してもよい。
図１１は、めっき膜厚を基板着脱部で測定する場合において、めっき処理前の膜厚測定結果と、めっき処理後の膜厚測定結果とを示すグラフである。図８と同様のグラフであるが、ここでは、各測長センサ９０ａ、９０ｂ、９０ｃ、９０ｄで測定される回転角の範囲に対応して４つのグラフを含む。また、各グラフの横軸は、各測長センサ９０ａ〜９０ｄの設置位置に応じて、基板Ｗの１／４回転分の回転位置を示す。
（高さ測定の処理フロー１）
図１２は、めっき膜厚をアライナで測定する場合の高さ測定の処理フローを示す。
ステップＳ１０では、基板搬送装置１２２によって基板Ｗをカセット（ＦＯＵＰ）１００から取り出し、基板Ｗをアライナ１０４のステージ１０４ｂ上に載置する。
ステップＳ１１では、ノッチのアライニングが行われ、ステージ１０４ｂが回転されるとともに、測長センサ９０によって基板Ｗの表面のプロファイル（高さの分布）が測定される。その後、ステップＳ１２以降の処理と、図１４〜図１６で後述する膜厚補正処理のフローとが並行して実行される。
ステップＳ１２では、基板搬送装置１２２によって基板Ｗを、基板着脱部１２０上の基板ホルダ１１に載置し、基板Ｗを基板ホルダ１１でクランプ、ロックする（Ｆｉｘｎｇ処理）。
ステップＳ１３では、前述した各処理槽での処理が行われる。
ステップＳ１４では、めっき後の基板Ｗを乾燥させるために、ブロー処理が行われる。
ステップＳ１５では、基板Ｗを保持した基板ホルダ１１が基板着脱部１２０に戻され、基板ホルダ１１を開放して基板Ｗを取り外す。
ステップＳ１６では、スピンリンスドライヤ（ＳＲＤ）１０６において基板Ｗが乾燥処理される。
ステップＳ１７では、基板Ｗがアライナ１０４に戻され、ステップＳ１１の場合と同様に、ノッチのアライニングが行われ、ステージ１０４ｂが回転されるとともに、測長センサ９０によって基板Ｗの表面のプロファイル（めっき膜厚の分布）が測定される。その後、ステップＳ１８以降の処理と、図１４〜図１６で後述する膜厚補正処理のフローとが並行して実行される。
ステップＳ１８では、基板Ｗがカセット（ＦＯＵＰ）１００に収納され、当該基板Ｗに対するめっき処理が終了する。
（高さ測定の処理フロー２）
図１３は、めっき膜厚を基板着脱部で測定する場合の高さ測定の処理フローを示す。
ステップＳ２０では、基板搬送装置１２２によって基板Ｗをカセット（ＦＯＵＰ）１００から取り出し、基板Ｗをアライナ１０４のステージ１０４ｂ上に載置する。
ステップＳ２１では、ノッチのアライニングが行われる。
ステップＳ２２では、基板搬送装置１２２によって基板Ｗを、基板着脱部（ＦＩＸＩＮＧステーション）１２０に載置された基板ホルダ１１に載置し、基板Ｗを基板ホルダ１１で挟持する（図１０（ｂ））。この状態で、基板ホルダ１１または測長センサ９０ａ〜９０ｄを回転させながら、測長センサ９０ａ〜９０ｄによって基板Ｗの表面のプロファイル（高さの分布）を測定する。測定後に、押圧部材９２によって基板ホルダ１１を押圧しながら、基板ホルダ１１の押えリング７２の突起部７２ａをクランパ８４の内方突出部８４ａの内部に滑り込ませた後、押圧部材９２の押し付けを緩め、基板ホルダ１１によって基板Ｗをクランプ、ロックする。その後、ステップＳ２３以下の処理と、図１４〜図１６で後述する膜厚補正処理のフローとが並行して実行される。
ステップＳ２３では、前述した各処理槽での処理が行われる。
ステップＳ２４では、めっき後の基板Ｗを乾燥させるために、ブロー処理が行われる。
ステップＳ２５では、めっき処理後の基板Ｗを保持した基板ホルダ１１が基板着脱部１２０に戻され、基板Ｗを基板ホルダ１１でロックした状態で（クランプを解除する前に）、基板ホルダ１１または測長センサ９０ａ〜９０ｄを回転させながら、測長センサ９０ａ〜９０ｄによって基板Ｗの表面のプロファイル（めっき膜厚の分布）が測定される。その後、基板ホルダ１１を開放して基板Ｗを取り外す。その後、ステップＳ２６以下の処理と、図１４〜図１６で後述する膜厚補正処理のフローとが並行して実行される。
ステップＳ２６では、スピンリンスドライヤ（ＳＲＤ）１０６において基板Ｗが乾燥処理される。
ステップＳ２７では、基板Ｗがカセット（ＦＯＵＰ）１００に収納され、めっき処理が終了する。
（膜厚補正処理のフロー１）
図１４は、めっき電流を補正する場合の膜厚補正処理のフローを示す。
ステップＳ３０では、めっき処理前後の高さ（膜厚）のデータが更新されたか否かが判断される。これは、図５に示すコンピュータ３００のプロセスフィードバック制御部３０４が、膜厚測定機器５００（測長センサ９０）から膜厚実測値データ（実めっき膜厚）を受け取ったか否かによって判断される。データが更新された場合、ステップＳ３１に移行
する。データが更新されていない場合には、データが更新されるまでステップＳ３０の処理が繰り返される。
ステップＳ３１では、前述した（方式１）または（方式２）に基づいて、測長センサ９０のめっき前とめっき後の測定結果（平均値、または、レジスト部上面からの距離）の差分を算出し、当該基板Ｗのめっき膜厚を算出する。
ステップＳ３２では、めっき膜厚の測定データを蓄積する。より詳細には、めっきセル５０毎に、めっき電流、めっき時間、目標めっき膜厚とともに、実めっき膜厚の測定データを蓄積する。
ステップＳ３３では、後述する統計処理を実施し、重回帰係数を更新する。
ステップＳ３４では、データ数が、統計所要数を超えたか否かを判断する。統計所要数は、めっき条件（めっき電流及び／又はめっき時間）の有効な補正が可能であり、適時にめっき条件を補正できる枚数を予め実験等によって求めておく。
ステップＳ３５では、後述する演算によってめっき電流の補正量（補正後のめっき電流）を算出する。
ステップＳ３６では、後続の基板Ｗにめっき電流の電流補正量（補正後のめっき電流）を反映させ、ステップＳ３０に戻る。
（膜厚補正処理のフロー２）
図１５は、めっき時間を補正する場合の膜厚補正処理のフローを示す。
ステップＳ４０〜Ｓ４４の処理は、図１４のステップＳ３０〜Ｓ３４の処理と同様であるので、説明を省略する。
ステップＳ４５では、後述する演算によってめっき時間の補正量（補正後のめっき時間）を算出する。
ステップＳ４６では、後続の基板Ｗにめっき時間補正量（補正後のめっき時間）を反映させ、ステップＳ４０に戻る。
（膜厚補正処理のフロー３）
図１６、図１７は、めっき電流及びめっき時間を補正する場合の膜厚補正処理のフローを示す。
ステップＳ５０〜Ｓ５４の処理は、図１４のステップＳ３０〜Ｓ３４の処理と同様であるので、説明を省略する。
ステップＳ５５では、後述する演算によってめっき電流の補正量を算出する。
ステップＳ５６では、算出しためっき電流の補正量が、補正制限範囲の範囲内か（補正量下限値≦めっき電流の補正量≦補正量上限値を満たすか）判断する。めっき電流の補正量が、補正制限範囲の範囲内である場合は、ステップＳ５７に移行する。一方、めっき電流の補正量が、補正制限範囲の範囲内にない場合は、ステップＳ５８に移行する。なお、後述するように、補正係数αが所定の制限範囲内にあるか否かによって、めっき電流の補正量が制限範囲内か否か判断するようにしてもよい。
ステップＳ５７では、後続の基板Ｗに、Ｓ５５で算出しためっき電流の電流補正量を反映させ（現在のめっき電流の設定値に、補正量を加算し）、ステップＳ５０に戻る。
ステップＳ５８では、めっき電流の電流補正量を、補正制限範囲の範囲内の値に制限する。例えば、めっき電流の電流補正量が補正量下限値より小さい場合は、めっき電流の電流補正量を補正量下限値に修正、設定する。めっき電流の電流補正量が補正量上限値より大きい場合は、めっき電流の電流補正量を補正量上限値に修正、設定する。このようにして、めっき電流の補正量（補正後のめっき電流）を再計算する。
ステップＳ５９では、ステップＳ５５で算出した電流補正量と、ステップＳ５８で修正された電流補正量との差（電流補正量の残りの部分）に対応する膜厚差を、めっき時間の補正量（補正後のめっき時間）として算出する。このステップでの処理は、言い換えれば、測定膜厚差（目標めっき膜厚と実めっき膜厚との誤差）のうち、めっき電流の補正量で補正できない残りの部分を、めっき時間の補正量で補正することである。
ステップＳ６０では、ステップＳ５８及びＳ５９で算出しためっき電流の補正量及びめっき時間の補正量を、後続の基板Ｗのめっき処理のためのめっき電流及びめっき時間として設定し、ステップＳ５０に戻る。
（めっき電流、めっき時間の補正演算）
図１４のステップＳ３５、図１６のステップＳ５５で実行するめっき電流補正量算出処理について説明する。
［１］レシピ設定値とめっき膜厚の相関の導出
（１−１） レシピ設定値とめっき膜厚などの関係式
一般的にＣｕの電解めっきを行う場合のめっき膜厚は以下の式で算出される。なお、ここでは、銅Ｃｕをめっきする場合を例に挙げてＣｕの理論析出量０．２２を用いて説明するが、以下の説明で「０．２２」をめっき材料の理論析出量γに置き代えれば、任意のめっき材料に同様の関係式が成り立つ。
ここで、Ｔ：めっき膜厚［μｍ］、０．２２：Ｃｕの理論析出量［μｍ／ＡＭ・ｄｍ２］、ｉ：めっき電流密度［Ａ／ｄｍ２］、ｔ：通電時間（めっき時間）［ｍｉｎ］、Ｉ：めっき電流［Ａ］、ρ：開口率、Ａ：基板面積［ｄｍ２］である。なお、Ａは、詳細には、基板ホルダ１１から露出する基板の面積である。
それぞれを理論値とすると、以下のようにも表せる。
ここで、ＴＴ：理論めっき膜厚［μｍ］、ＩＴ：理論めっき電流［Ａ］、ｔＴ：理論めっき時間［ｍｉｎ］である。
１枚の基板に対してめっき電流値を変化させて複数のステップでめっきを行う場合は、めっき膜厚Ｔは以下の式で表される。
ここで、Ｉｎ：ステップｎのめっき電流［Ａ］、ｔｎ：ステップｎのめっき時間［ｍｉｎ］である。ｎは、正数（正の整数）である。
ステップ毎の目標めっき膜厚と目標めっき電流密度から、ステップ毎の必要なめっき電流値とめっき時間は以下の式となる。
ここで、ｉｎ：ステップｎの目標めっき電流密度［Ａ／ｄｍ２］、Ｔｎ：ステップｎの目標めっき膜厚［μｍ］である。
（１−２）電流設定値と出力値に関する誤差の記述
めっき装置１の電流出力機器からの実めっき電流出力値が設定（＝理論）電流に対して誤差がある場合、以下のように表すことができる。
ここで、ＩＲ：実測めっき電流［Ａ］、ＩＴ：理論めっき電流［Ａ］、ｂ，ｃ：係数である。
実めっき電流ＩＲの出力値に対する実めっき膜厚ＴＲは、数１４のように表せるので、数１３と数１４から数１５が導かれる。
ここで、ＴＲ：実測めっき膜厚（実めっき膜厚）［μｍ］、ｔＴ：理論めっき膜厚となる通電時間（理論めっき時間）［ｍｉｎ］である。
数１６を数１５に代入すると、数１７のようになる。
また、その他の要因による理論膜厚と実測膜厚の誤差をオフセットａとおくと、数１８が導かれる。
ここで、ＴＲ：実めっき膜厚［μｍ］、ＴＴ：理論めっき膜厚［μｍ］、ｔＴ：理論めっき膜厚となる通電時間（理論めっき時間）［ｍｉｎ］、ａ，ｂ，ｃ：重回帰係数である。
（１−３）重回帰分析の適用
前述の数１８から、一般に重回帰分析の考え方から実めっき膜厚と理論めっき膜厚、通
電時間（めっき時間）に相関があると考えることができる。
各めっきセルのｍ枚目のめっき処理での目標めっき膜厚ＴＴｍ、総通電時間（総めっき時間）ｔＴｍ、実めっき膜厚ＴＲｍとして、｛ＴＴ１、ｔＴ１、ＴＲ１、ＴＴ２、ｔＴ２、ＴＲ２、・・・、ＴＴｍ、ｔＴｍ、ＴＲｍ｝の集合から、ベイズ統計を用いた重回帰分析により、係数ａ、ｂ、ｃを求める。
めっき電流値を変化させて複数のステップでめっきを行う場合は、数１８より、
ここで、ＩＴｎ：ステップｎの目標めっき電流［Ａ］、ｔＴｎ：ステップｎの目標めっき膜厚となる理論通電時間（理論めっき時間）［ｍｉｎ］である。
［２］めっき電流値を補正する場合
（２−１）補正めっき電流値の算出（補正量Δを各ステップで共通で一定にする場合）
レシピ設定値から算出される理論めっき膜厚：ＴＴ、ステップｎでのレシピ設定のめっき電流値：Ｉｓｎ、ステップｎのレシピ設定の通電時間（めっき時間）：ｔｓｎ、レシピ設定の総通電時間（総めっき時間）：ｔｓとすると、
レシピ設定電流値ＩｓにΔＩを加えることで、目標めっき膜厚ＴＴとなるとき、その理論めっき電流値をＩＴとして、

各ステップ毎では、数２２のようになる。

ΔＩｎを各ステップ共通とすると、ΔＩｎ＝ΔＩとして、ＩＴｎ＝Ｉｓｎ＋ΔＩ、Ｉｓｎ＝ＩＴｎ−ΔＩとなるので、数２０より以下のようになる。
ここで、
と考えることができるので、以下のように電流補正量ΔＩが算出される。
パラメータを説明すると、ρ：開口率、Ａ：基板面積、ΔＩ：めっき電流の補正量、ＴＴ：レシピ設定値から算出される理論めっき膜厚（目標めっき膜厚）、ｔｓ：レシピ設定の総通電時間（総めっき時間）、ａ，ｂ，ｃ：重回帰係数である。なお、数２６のｔｓと、数１８のｔＴとは同一である。
つまり、めっき電流補正量ΔＩは、上述した重回帰係数ａ，ｂ，ｃをベイズ統計処理から求めれば、これらの係数と、目標めっき膜厚ＴＴ、レシピ設定の総めっき時間ｔｓとから算出することができる。
（２−２）補正電流値の算出（電流補正値の設定電流に対する比率を一定とする場合）
めっき電流補正値の設定電流に対する比率を一定としたとき、めっき電流補正係数αとして、
数２７と数２２とから、ＩＴｎ＝Ｉｓｎ＋αＩｓｎ、ＩＴｎ＝（１＋α）Ｉｓｎ、Ｉｓｎ＝｛１／（１＋α）｝・ＩＴｎとなる。これを数２０のＩｓｎに代入すると、
数２４を用いると、以下のようになる。
よって、電流補正係数αは、以下のようになる。
パラメータを説明すると、ρ：開口率、Ａ：基板面積、ＴＴ：レシピ設定値から算出される理論めっき膜厚（目標めっき膜厚）、ｔｓ：レシピ設定の総通電時間（総めっき時間）、ａ，ｂ，ｃ：重回帰係数である。
つまり、めっき電流の補正係数αは、上述した重回帰係数ａ，ｂ，ｃをベイズ統計処理から求めれば、これらの係数と、目標めっき膜厚ＴＴ、レシピ設定の総めっき時間ｔｓとから算出することができる。そして、ΔＩｎ＝αＩｓｎよりステップｎにおけるめっき電流の補正量ΔＩｎを算出することができる。これをめっき電流Ｉｓｎに加算すると、ステ
ップｎにおける補正後のめっき電流Ｉｓｎ＋ΔＩｎを算出することができる。なお、（１＋α）Ｉｓｎから補正後のめっき電流を算出しても同様である。
［３］めっき時間を補正する場合
図１５のステップＳ４５で行われるめっき時間の補正について説明する。
（３−１）補正めっき時間の算出（補正めっき時間の設定めっき時間に対する比率を一定とする場合）
レシピ設定総通電時間（めっき時間）ｔｓにΔｔを加えることで、目標めっき膜厚ＴＴとなるとき、その理論通電時間（理論めっき時間）をｔＴとして、
となる。各ステップ毎では、
となる。
めっき時間の補正量Δｔｎの設定めっき時間ｔｓｎに対する比率を一定としたとき、めっき時間補正係数βとして、
よって、ｔＴｎ＝ｔｓｎ＋βｔｓｎ、ｔＴｎ＝（１＋β）ｔｓｎ、ｔｓｎ＝ｔＴｎ／（１＋β）となる。これを数２０に代入すると、
となる。ここで、
と考えることができるので、
となり、時間補正係数βを以下のように算出できる。
パラメータを説明すると、ρ：開口率、Ａ：基板面積、ＴＴ：レシピ設定値から算出される理論めっき膜厚（目標めっき膜厚）、ｔｓ：レシピ設定の総通電時間（総めっき時間）、ａ，ｂ，ｃ：重回帰係数である。
つまり、時間補正係数βは、上述した重回帰係数ａ，ｂ，ｃをベイズ統計処理から求めれば、これらの係数ａ，ｂ，ｃと、目標めっき膜厚ＴＴ、レシピ設定の総めっき時間ｔｓとから算出することができる。よって、時間補正量Δｔｎ＝βｔｓｎとなり、補正後のめ
っき時間ｔＴｎ＝ｔｓｎ＋Δｔｎとなる。補正後のめっき時間を（１＋β）ｔｓｎから算出しても同様である。
［４］めっき電流と時間の両方を補正する場合
図１６のステップＳ５５、Ｓ５６、Ｓ５８〜Ｓ５９で行われるめっき電流及びめっき時間の補正について説明する。
（４−１）電流補正量制限
一般にめっき電流密度がある範囲を外れるとめっき膜の品質に悪影響が出る可能性がある。このため、めっき電流密度について制限範囲を設け、めっき電流の補正量がその補正制限範囲(上限値/下限値)を超える場合は、めっき電流の補正量を制限範囲内に抑え、残りの補正量を時間補正量に割り当てる。
ｉＴｎ：ステップｎのめっき電流密度の設定値［Ａ／ｄｍ２］、ｉｍｉｎ：めっき電流密度の補正量下限値［Ａ／ｄｍ２］、ｉｍａｘ：めっき電流密度の補正量上限値［Ａ／ｄｍ２］とすると、以下の数３８を満たす必要がある。
数２２、数２７からＩＴｎ＝（α＋１）Ｉｓｎ、Ｉ＝ρＡｉと表せるので、
数３８、数３９からめっき電流補正係数αの設定範囲は、以下のように表せる。
（４−２）補正めっき電流の算出
数３０から算出されるαが数４０を満たさない場合、その上限値／下限値をαｌｉｍ（αｍｉｎ又はαｍａｘ）とすると、数２７から以下のようになる。なお、上限値αｍａｘ＝ｉｍａｘ／ｉｓｎ−１、下限値αｍｉｎ＝ｉｍin／ｉｓｎ−１である。
つまり、ステップｎにおけるめっき電流の補正量は、補正係数αの上限値αｍａｘまたは下限値αｍｉｎを、ステップｎでのレシピ設定のめっき電流値Ｉｓｎに乗算したものになる。これを数２２のＩＴｎ＝Ｉｓｎ＋ΔＩｎに代入すれば、ステップｎにおける補正後のめっき電流が算出される。
（４−３）補正めっき時間の算出
測定膜厚差のうちめっき電流の補正量によって補正される膜厚補正分の残りの膜厚補正量分を、めっき時間の補正量に割り当てる。数２９から、以下のようになる。
ここで、めっき電流の補正制限範囲限界値：αｌｉｍ、αｌｉｍから算出されるめっき膜厚：ＴＴ＿ｌｉｍ、めっき時間の補正による膜厚補正分ΔＴ＝ＴＴ−ＴＴ＿ｌｉｍとおくと、数４４から、
ここで、αは、制限をかける前の補正係数であり、αｌｉｍは、上限値αｍａｘまたは下限値αｍｉｎである。
時間補正量の係数βは、数３７においてＴＴをΔＴに置き換えることによって、以下のようになる。
パラメータを説明すると、ρ：開口率、Ａ：基板面積、ΔＴ：めっき時間の補正による膜厚補正分、ｔｓ：レシピ設定の総めっき時間、ａ，ｂ，ｃ：重回帰係数である。
つまり、めっき時間の補正係数βは、上述した重回帰係数ａ，ｂ，ｃを統計処理から求めれば、これらの係数と、めっき時間の補正による膜厚補正分ΔＴ（数４６）と、レシピ設定の総めっき時間ｔｓとから算出することができる。そして、数３３のΔｔｎ＝β・ｔｓｎよりステップｎにおけるめっき時間の補正量を算出することができる。これを数３２のｔＴｎ＝ｔｓｎ＋Δｔｎに代入すれば、補正後のめっき時間を算出することができる。補正後めっき時間ｔＴｎを（１＋β）ｔｓｎから算出しても同様である。
以上、いくつかの例に基づいて本発明の実施形態について説明してきたが、上記した発明の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明には、その均等物が含まれることはもちろんである。また、上述した課題の少なくとも一部を解決できる範囲、または、効果の少なくとも一部を奏する範囲において、特許請求の範囲および明細書に記載された各構成要素の任意の組み合わせ、または、省略が可能である。
１ めっき装置
１０ めっき槽
１１ 基板ホルダ
１８ パドル
１９ パドル駆動装置
５０ めっきセル
５４ 第１保持部材（固定保持部材）
５６ ヒンジ
５８ 第２保持部材（可動保持部材）
６０ 基部
６２ シールリングホルダ
６２ａ 段部
６４ 基板シールライン
６６ 基板シール部材
６６ａ 突条部
６６ｂ 下方突出部
６８ ホルダシール部材
６８ａ 下方突出部
６８ａ 下方突出部
７０ 固定リング
７２ 押えリング
７２ａ 突起部
７４ スペーサ
８０ 支持ベース
８０ａ 突起
８２ 可動ベース
８２ａ…支持面
８２ｂ…凹部
８４ クランパ
８４ａ 内方突出部
８６ 圧縮ばね
８８ 厚み吸収機構
９０（９０ａ〜９０ｄ） 変位・測長センサ
９１（９１ａ〜９１ｄ） 帯状レーザ光
９２ 押圧部材
１００ カセット
１０２ カセットテーブル
１０４ アライナ
１０４ａ アライナ本体
１０４ｂ ステージ
１０６ スピンリンスドライヤ
１２０ 基板着脱部
１２２ 基板搬送装置
１２４ ストッカ
１２６ プリウェット槽
１２８ プリソーク槽
１３０ａ 第１洗浄槽
１３０ｂ 第２洗浄槽
１３２ ブロー槽
１４０ 基板ホルダ搬送装置
１４２ 第１トランスポータ
１４４ 第２トランスポータ
１５０ レール
１５２ 載置プレート
１７０Ａ ロード／アンロード部
１７０Ｂ めっき装置の処理部
３００ 装置コンピュータ
３００Ａ メモリ
３００Ｂ ＣＰＵ
３００Ｃ 制御部
３０１ 操作画面制御部
３０２ 基板処理情報管理部
３０３ 基板搬送制御部
３０４ プロセスフィードバック制御部
４００ 装置制御コントローラ
５００ 膜厚測定機器

Claims (19)

  1. めっき装置であって、
    基板にめっき処理を行うためのめっき槽と、
    前記基板の実めっき膜厚を測定するセンサと、
    前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、
    を備え、
    前記制御装置は、めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定可能であり、前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも１つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも１つを後続の基板のめっき処理で使用する、
    めっき装置。
  2. 請求項１に記載のめっき装置において、
    前記制御装置は、
    前記補正後のめっき電流に対応するめっき電流密度が第１の電流密度以上かつ第２の電流密度以下である場合に、前記めっき時間を補正することなく前記めっき電流を補正し、
    前記めっき電流密度が前記第１の電流密度未満又は前記第２の電流密度より大きい場合に、前記目標めっき膜厚と前記実めっき膜厚との測定膜厚差のうち第１の膜厚差を前記めっき電流の補正によって補正し、前記測定膜厚差と前記第１の膜厚差である第２の膜厚差を前記めっき時間の補正によって補正する、めっき装置。
  3. 請求項２に記載のめっき装置において、
    前記第１の膜厚差は、前記めっき電流密度の前記第１の電流密度又は前記第２の電流密度で補正される膜厚補正量であり、
    前記第２の膜厚差は、前記第１の電流密度又は前記第２の電流密度で補正される膜厚補正量と、前記測定膜厚差との差である、めっき装置。
  4. 請求項３に記載のめっき装置において、
    前記制御装置は、
    前記実めっき膜厚に基づいて前記めっき電流の補正量を算出し、
    前記めっき電流の補正量が、前記第１の電流密度に対応する第１の電流補正量以上かつ前記第２の電流密度に対応する第２の電流補正量以下である場合に、前記めっき電流の補正量から補正後のめっき電流を算出し、
    前記めっき電流の補正量が、前記第１の電流補正量未満または前記第２の電流補正量より大きい場合に、前記めっき電流の補正量を前記第１の電流補正量または前記第２の電流補正量に設定し、前記第１の電流補正量または前記第２の電流補正量に対応する前記膜厚補正量と、前記測定膜厚差との差をさらに補正するように、前記めっき時間の補正量を算出する、めっき装置。
  5. 請求項１に記載のめっき装置において、
    前記制御装置は、前記めっき時間を補正することなく前記めっき電流を補正する、めっき装置。
  6. 請求項１に記載のめっき装置において、
    前記制御装置は、前記めっき電流を補正することなく前記めっき時間を補正する、めっき装置。
  7. 請求項１乃至６の何れかに記載のめっき装置において、
    前記制御装置は、前記基板に対して複数回のステップに分割してめっき処理を実施するように設定されており、前記レシピとして、前記ステップごとに設定された前記めっき電流及び前記めっき時間を有し、各ステップのめっき電流及び／又はめっき時間を補正する、めっき装置。
  8. 請求項１乃至７の何れかに記載のめっき装置において、
    前記めっき電流を補正する場合、前記めっき電流に補正量を加算することによって前記めっき電流が補正され、前記めっき電流の補正量は、一定値である係数を前記めっき電流に乗算したものである、めっき装置。
  9. 請求項１乃至７の何れかに記載のめっき装置において、
    前記めっき時間を補正する場合、前記めっき時間に補正量を加算することによって前記めっき時間が補正され、前記めっき時間の補正量は、一定値である係数を前記めっき時間に乗算したものである、めっき装置。
  10. 請求項７に記載のめっき装置において、
    前記めっき電流を補正する場合、前記めっき電流の補正量は、前記めっき電流の値に補正量を加算することによって補正され、前記補正量は各ステップで共通の値に設定される、めっき装置。
  11. 請求項１乃至１０の何れかに記載のめっき装置において、
    前記制御装置は、複数枚の基板における実めっき膜厚、前記目標めっき膜厚、及び前記目標めっき膜厚となる理論めっき時間に統計処理を施し、統計処理によって得られたデータ数が所定数を超えた場合に、前記統計処理によって得られたデータを用いて前記めっき電流及び前記めっき時間の少なくとも１つを補正する、めっき装置。
  12. 請求項１０に記載のめっき装置において、
    前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
    ＴＲ：実めっき膜厚［μｍ］、ＴＴ：目標めっき膜厚［μｍ］、ｔＴ：目標めっき膜厚となる理論めっき時間［ｍｉｎ］、ρ：開口率、Ａ：基板面積、γ：めっき材料の理論析出量、ｔｓ：レシピ設定の総めっき時間、ａ，ｂ，ｃ：重回帰係数とすると、以下の数４８、数４９を用いて、
    前記制御装置は、複数の基板のめっき処理後の実めっき膜厚ＴＲの測定値と数４８とから重回帰解析により重回帰係数ａ，ｂ，ｃを算出し、算出された重回帰係数ａ，ｂ，ｃと数４９とから前記めっき電流の補正量ΔＩを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に補正量ΔＩを加算したものを補正後のめっき電流として算出する、めっき装置。
  13. 請求項８に記載のめっき装置において、
    前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
    ＴＲ：実めっき膜厚［μｍ］、ＴＴ：目標めっき膜厚［μｍ］、ｔＴ：目標めっき膜厚となる理論めっき時間［ｍｉｎ］、ρ：開口率、Ａ：基板面積、γ：めっき材料の理論析出量、ｔｓ：レシピ設定の総めっき時間、ａ，ｂ，ｃ：重回帰係数とすると、以下の数５０、数５１を用いて、
    前記制御装置は、複数の基板のめっき処理後の実めっき膜厚ＴＲの測定値と数５０とから重回帰解析により重回帰係数ａ，ｂ，ｃを算出し、算出された重回帰係数ａ，ｂ，ｃと数５１とから前記めっき電流の補正係数αを算出し、前記複数のステップの各ステップのレシピ設定のめっき電流に（１＋α）を乗算したものを補正後のめっき電流として算出する、めっき装置。
  14. 請求項９に記載のめっき装置において、
    前記制御装置は、前記レシピの設定項目として、実めっき面積を前記基板の面積で除した比である開口率又は実めっき面積を更に設定可能であり、
    ＴＲ：実めっき膜厚［μｍ］、ＴＴ：目標めっき膜厚［μｍ］、ｔＴ：目標めっき膜厚となる理論めっき時間［ｍｉｎ］、ρ：開口率、Ａ：基板面積、γ：めっき材料の理論析出率、ｔｓ：レシピ設定の総めっき時間、ａ，ｂ，ｃ：重回帰係数とすると、以下の数５２、数５３を用いて、
    前記制御装置は、複数の基板のめっき処理後の実めっき膜厚ＴＲの測定値と数５２とから重回帰解析により重回帰係数ａ，ｂ，ｃを算出し、算出された重回帰係数ａ，ｂ，ｃと数５３とから前記めっき時間の補正係数βを算出し、前記複数のステップの各ステップのレシピ設定のめっき時間に（１＋β）を乗算したものを補正後のめっき時間として算出する、めっき装置。
  15. 請求項１乃至１４の何れかに記載のめっき装置において、
    前記めっき槽は、複数のめっきセルを備え、
    前記めっきセルごとに、当該めっきセルでめっき処理される前記基板の前記実めっき膜厚が測定され、前記めっきセルごとに、前記実めっき膜厚に基づいて前記めっき電流及び前記めっき時間の少なくとも１つが補正される、めっき装置。
  16. 請求項１乃至１５の何れかに記載のめっき装置において、
    前記基板のアライメントを行うアライナを更に備え、
    前記センサは、前記アライナに設置されている、めっき装置。
  17. 請求項１乃至１５の何れかに記載のめっき装置において、
    前記基板を基板ホルダに取り付けるための基板着脱部を更に備え、
    前記センサは、前記基板着脱部に設置されている、めっき装置。
  18. 基板にめっき処理を行うためのめっき槽と、前記基板の実めっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法であって、
    めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定し、
    前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも１つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも１つを後続の基板のめっき処理で使用する、制御方法。
  19. 基板にめっき処理を行うためのめっき槽と、前記基板のめっき膜厚を測定するセンサと、前記めっき槽における前記基板のめっき処理のためのめっき電流及びめっき時間を制御する制御装置と、を備えるめっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体であって、
    めっき処理のレシピとして、目標めっき膜厚、めっき電流、及びめっき時間を設定すること、
    前記実めっき膜厚及び前記目標めっき膜厚に基づいて、前記実めっき膜厚と前記目標めっき膜厚とが等しくなるように前記めっき電流及び前記めっき時間の少なくとも１つを自動的に補正し、補正後の前記めっき電流及び前記めっき時間の少なくとも１つを後続の基板のめっき処理で使用すること、をコンピュータに実行させるためのプログラムを格納した記憶媒体。
JP2016155710A 2016-08-08 2016-08-08 めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体 Active JP6756540B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016155710A JP6756540B2 (ja) 2016-08-08 2016-08-08 めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体
TW106123955A TWI732002B (zh) 2016-08-08 2017-07-18 鍍覆裝置、鍍覆裝置之控制方法、以及儲存有用以使電腦執行鍍覆裝置控制方法之程式的記憶媒體
KR1020170095112A KR102380928B1 (ko) 2016-08-08 2017-07-27 도금 장치, 도금 장치의 제어 방법, 및, 도금 장치의 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 저장한 기억 매체
US15/669,735 US10501862B2 (en) 2016-08-08 2017-08-04 Plating system, a plating system control method, and a storage medium containing a program for causing a computer to execute the plating system control method
US16/664,599 US11098414B2 (en) 2016-08-08 2019-10-25 Plating system, a plating system control method, and a storage medium containing a program for causing a computer to execute the plating system control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016155710A JP6756540B2 (ja) 2016-08-08 2016-08-08 めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体

Publications (2)

Publication Number Publication Date
JP2018024899A true JP2018024899A (ja) 2018-02-15
JP6756540B2 JP6756540B2 (ja) 2020-09-16

Family

ID=61071911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016155710A Active JP6756540B2 (ja) 2016-08-08 2016-08-08 めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体

Country Status (4)

Country Link
US (2) US10501862B2 (ja)
JP (1) JP6756540B2 (ja)
KR (1) KR102380928B1 (ja)
TW (1) TWI732002B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190113566A (ko) * 2018-03-27 2019-10-08 가부시키가이샤 에바라 세이사꾸쇼 세정 장치, 이를 구비한 도금 장치 및 세정 방법
JP2019175934A (ja) * 2018-03-27 2019-10-10 株式会社荏原製作所 洗浄装置、これを備えためっき装置、及び洗浄方法
JP2021042470A (ja) * 2019-09-09 2021-03-18 シュトゥルム マシーネン ウント アラゲンバウ ゲゼルシャフト ミット ベシュレンクテル ハフツングＳｔｕｒｍ Ｍａｓｃｈｉｎｅｎ− ＆ Ａｎｌａｇｅｎｂａｕ ＧｍｂＨ 工作物をコーティングするシステムおよび方法
JP7074937B1 (ja) * 2021-06-04 2022-05-24 株式会社荏原製作所 めっき装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3041429B1 (fr) * 2015-09-18 2020-03-27 Electricite De France Ceinture de mesure de grandeurs physiques d'un objet
US11152238B2 (en) * 2017-11-30 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor processing stage profiler jig
CN110904486A (zh) * 2019-12-10 2020-03-24 戴鹏 一种高效铝型材氧化槽
JP7399012B2 (ja) 2020-03-30 2023-12-15 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御装置
CN111678870A (zh) * 2020-06-01 2020-09-18 肇庆宏旺金属实业有限公司 一种不锈钢卷连续真空镀膜的在线检测方法及系统
KR20210153804A (ko) * 2020-06-10 2021-12-20 삼성디스플레이 주식회사 개구율 계측 장치 및 이를 포함하는 표시 장치의 열화 보상 시스템
CN111893549A (zh) * 2020-06-24 2020-11-06 黄石广合精密电路有限公司 一种实现pcb板电镀参数自动化指示的方法
JP7135234B1 (ja) * 2022-04-22 2022-09-12 株式会社荏原製作所 めっき装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63247400A (ja) * 1987-03-31 1988-10-14 Nisshin Steel Co Ltd 連続電気めつきの制御方法
JPH02298297A (ja) * 1989-05-11 1990-12-10 Toppan Printing Co Ltd メッキ装置
EP1204139A4 (en) 2000-04-27 2010-04-28 Ebara Corp SUPPORT AND ROTATION DEVICE AND SEMICONDUCTOR SUBSTRATE PROCESSING DEVICE
JP2008013851A (ja) 2000-04-27 2008-01-24 Ebara Corp 回転保持装置及び半導体基板処理装置
JP2002093761A (ja) 2000-09-19 2002-03-29 Sony Corp 研磨方法、研磨装置、メッキ方法およびメッキ装置
US6746589B2 (en) 2000-09-20 2004-06-08 Ebara Corporation Plating method and plating apparatus
JP3797860B2 (ja) 2000-09-27 2006-07-19 株式会社荏原製作所 めっき装置及びめっき方法
JP3642730B2 (ja) * 2000-11-29 2005-04-27 株式会社荏原製作所 めっき装置及びめっき液組成の管理方法
JP3664669B2 (ja) 2001-06-27 2005-06-29 株式会社荏原製作所 電解めっき装置
JP3611545B2 (ja) 2001-12-20 2005-01-19 株式会社荏原製作所 めっき装置
TWI274393B (en) 2002-04-08 2007-02-21 Acm Res Inc Electropolishing and/or electroplating apparatus and methods
JP2003321792A (ja) 2002-04-26 2003-11-14 Ebara Corp 銅めっき浴および該めっき浴を用いる微細回路配線形成方法並びにこれに使用する装置
WO2004107422A2 (en) 2003-05-27 2004-12-09 Ebara Corporation Plating apparatus and plating method
JP4846201B2 (ja) 2004-02-26 2011-12-28 株式会社荏原製作所 めっき装置及びめっき方法
JP4451111B2 (ja) 2003-10-20 2010-04-14 株式会社荏原製作所 渦電流センサ
US7736474B2 (en) * 2004-01-29 2010-06-15 Ebara Corporation Plating apparatus and plating method
DE102007030052B4 (de) * 2007-06-29 2015-10-01 Advanced Micro Devices, Inc. Automatische Abscheideprofilzielsteuerung
JP5513821B2 (ja) 2009-09-17 2014-06-04 株式会社荏原製作所 渦電流センサ、研磨装置、めっき装置、研磨方法、めっき方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190113566A (ko) * 2018-03-27 2019-10-08 가부시키가이샤 에바라 세이사꾸쇼 세정 장치, 이를 구비한 도금 장치 및 세정 방법
JP2019175934A (ja) * 2018-03-27 2019-10-10 株式会社荏原製作所 洗浄装置、これを備えためっき装置、及び洗浄方法
JP7257742B2 (ja) 2018-03-27 2023-04-14 株式会社荏原製作所 洗浄装置、これを備えためっき装置、及び洗浄方法
KR102656981B1 (ko) * 2018-03-27 2024-04-11 가부시키가이샤 에바라 세이사꾸쇼 세정 장치, 이를 구비한 도금 장치 및 세정 방법
JP2021042470A (ja) * 2019-09-09 2021-03-18 シュトゥルム マシーネン ウント アラゲンバウ ゲゼルシャフト ミット ベシュレンクテル ハフツングＳｔｕｒｍ Ｍａｓｃｈｉｎｅｎ− ＆ Ａｎｌａｇｅｎｂａｕ ＧｍｂＨ 工作物をコーティングするシステムおよび方法
JP7053742B2 (ja) 2019-09-09 2022-04-12 シュトゥルム マシーネン ウント アラゲンバウ ゲゼルシャフト ミット ベシュレンクテル ハフツング 工作物をコーティングするシステムおよび方法
US11511303B2 (en) 2019-09-09 2022-11-29 Sturm Maschinen-& Anlagenbau Gmbh System and method for coating workpieces
JP7074937B1 (ja) * 2021-06-04 2022-05-24 株式会社荏原製作所 めっき装置

Also Published As

Publication number Publication date
KR102380928B1 (ko) 2022-04-01
KR20180016941A (ko) 2018-02-20
JP6756540B2 (ja) 2020-09-16
US11098414B2 (en) 2021-08-24
US20180038008A1 (en) 2018-02-08
TWI732002B (zh) 2021-07-01
US20200056301A1 (en) 2020-02-20
US10501862B2 (en) 2019-12-10
TW201809363A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
JP6756540B2 (ja) めっき装置、めっき装置の制御方法、及び、めっき装置の制御方法をコンピュータに実行させるためのプログラムを格納した記憶媒体
WO2018003826A1 (ja) 基板ホルダ、電子デバイス製造装置において基板を搬送する搬送システム、および電子デバイス製造装置
KR102302431B1 (ko) 도금 장치, 기판 홀더, 도금 장치의 제어 방법, 및 도금 장치의 제어 방법을 컴퓨터에 실행시키기 위한 프로그램을 저장한 기억 매체
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
JP7079560B2 (ja) 電気メッキ中の電解液の監視
JP2018178157A (ja) 半導体製造装置、半導体製造装置の故障予知方法、および半導体製造装置の故障予知プログラム
US9385035B2 (en) Current ramping and current pulsing entry of substrates for electroplating
TW202038409A (zh) 低溫銅-銅直接接合
US10316425B2 (en) Substrate holder, plating apparatus, and plating method
TWI814806B (zh) 在非銅襯墊層上的銅電填充
TW201827654A (zh) 使用犧牲性氧化劑之鈷電填充最佳化程序
KR20200059309A (ko) 혼합된 피처 전기도금을 위한 대류 최적화
TW202012709A (zh) 鑲嵌特徵中之由下而上填充
KR20220038163A (ko) 발전된 패키징 애플리케이션을 위한 차동 대비 도금
JP2017137519A (ja) めっき装置
KR102602976B1 (ko) 도금 방법, 도금 장치, 프로그램을 기억하는 불휘발성의 기억 매체
TW202336291A (zh) 鍍覆裝置及鍍覆方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200827

R150 Certificate of patent or registration of utility model

Ref document number: 6756540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250