KR100545192B1 - 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의구리 배선 형성 방법 - Google Patents

증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의구리 배선 형성 방법 Download PDF

Info

Publication number
KR100545192B1
KR100545192B1 KR1020030039907A KR20030039907A KR100545192B1 KR 100545192 B1 KR100545192 B1 KR 100545192B1 KR 1020030039907 A KR1020030039907 A KR 1020030039907A KR 20030039907 A KR20030039907 A KR 20030039907A KR 100545192 B1 KR100545192 B1 KR 100545192B1
Authority
KR
South Korea
Prior art keywords
deposition
stop timing
copper
guide
timing detection
Prior art date
Application number
KR1020030039907A
Other languages
English (en)
Other versions
KR20040110557A (ko
Inventor
한재원
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030039907A priority Critical patent/KR100545192B1/ko
Priority to US10/869,263 priority patent/US7122387B2/en
Publication of KR20040110557A publication Critical patent/KR20040110557A/ko
Application granted granted Critical
Publication of KR100545192B1 publication Critical patent/KR100545192B1/ko
Priority to US11/520,303 priority patent/US7498604B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

절연 기판 상에 두 개의 트렌치 구조가 소정 간격으로 이격되어 위치하는 증착 중단 시기 검출 패턴을 형성하는 단계; 증착 중단 시기 검출 패턴에 검출 전극 및 가이드 장치를 포함하는 증착 중단 시기 검출 장치를 위치시키는 단계; 구리 증착 공정을 진행하는 단계; 증착 중단 시기 검출 패턴의 두 개의 트렌치 구조에 구리가 증착되어 검출 전극이 서로 전기적으로 연결되어 전기 신호를 전달하면 구리 증착 공정을 중단하는 단계를 포함하는 반도체 소자의 구리 배선 형성 방법.
EP, CMP, 구리

Description

증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의 구리 배선 형성 방법{Deposition stop time detect apparatus and copper wiring formation apparatus of semiconductor device using the same}
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 구리 배선 형성 방법에 따른 증착 중단 시기 검출 패턴에 위치하는 증착 중단 시기 검출 장치를 도시한 도면이고,
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 구리 배선 형성 방법의 순서도를 도시한 도면이고,
도 3은 본 발명의 일 실시예에 따른 반도체 소자의 구리 배선 형성 방법에 따라 증착된 구리의 증착이 중단되는 시점을 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 ; 절연 기판 10a ; 트렌치
20 ; 증착 중단 시기 검출 패턴 30 ; 증착 중단 시기 검출 전극
40 ; 가이드 핀 50 ; 구리 박막
60 ; 가이드 판 60a ; 가이드 홀
100 ; 가이드 장치
본 발명은 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 구리 배선 형성 방법은 우선, 절연 기판에 홀을 형성한 후 장벽 금속(Barrier Metal)을 증착한다. 그리고, 씨드 레이어(Seed Layer)를 증착하고, 구리를 전기 도금법(Electroplating)으로 증착한다. 그리고, 구리를 CMP 공정에 의해 표면에서 제거한다. 즉, 충분히 두껍게 구리를 증착한 후 CMP로 깍아낸다.
이 경우, 구리를 두껍게 증착하고, 많은 양의 구리를 CMP해야 하기 때문에 원가가 많이 든다. 그리고, 공정 시간도 증가하므로, 구리 증착 장치와 CMP 장치가 단위 시간동안 제조할 수 있는 웨이퍼의 수가 적다. 이를 방지하기 위해서는 장비가 많이 필요하다는 문제점이 있다.
또한, 구리 CMP도중에 발생하는 불순물에 의한 반도체 소자의 작동 불능의 가능성이 커진다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 트렌치에 구리가 두껍게 증착하는 것을 방지하는 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의 구리 배선 형성 방법을 제공하는 데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 증착 중단 시기 검출 장치는 서로 전기적으로 연결되어 있는 복수개의 검출 전극; 상기 검출 전극의 수직 위치를 가이드하는 가이드 장치를 포함하고, 상기 가이드 장치는 복수개의 가이드 핀과, 상기 가이드 핀을 서로 연결하며 중앙부에 상기 검출 전극이 통과하는 가이드 홀이 형성되어 있는 가이드 판을 포함하는 것이 바람직하다. 그리고, 상기 가이드 장치는 절연체인 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 구리 배선 형성 방법은 절연 기판 상에 두 개의 트렌치 구조가 소정 간격으로 이격되어 위치하는 증착 중단 시기 검출 패턴을 형성하는 단계; 상기 증착 중단 시기 검출 패턴에 검출 전극 및 가이드 장치를 포함하는 증착 중단 시기 검출 장치를 위치시키는 단계; 구리 증착 공정을 진행하는 단계; 상기 증착 중단 시기 검출 패턴의 두 개의 트렌치 구조에 구리가 증착되어 상기 검출 전극이 서로 전기적으로 연결되어 전기 신호를 전달하면 구리 증착 공정을 중단하는 단계를 포함하는 것이 바람직하다.
또한, 상기 증착 중단 시기 검출 패턴은 스크라이브 라인 상에 형성하는 것이 바람직하다.
또한, 상기 트렌치의 폭은 제조하는 반도체 소자의 가장 넓은 패턴의 폭보다 넓게 형성하는 것이 바람직하다.
또한, 상기 검출 전극은 상기 트렌치의 측면으로부터 소정 간격 이격되어 상기 트렌치의 내부에 위치하도록 하는 것이 바람직하다.
또한, 상기 검출 전극의 두께는 상기 트렌치의 폭보다 좁은 것이 바람직하 다.
또한, 상기 검출 전극은 상기 절연 기판의 수평선보다 소정 간격 높게 위치하고 있는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 증착 중단 시기 검출 장치는 서로 전기적으로 연결되어 있는 복수개의 검출 전극(30)과, 검출 전극(30)의 수직 위치를 가이드하는 가이드 장치(100)를 포함한다.
이러한 가이드 장치(100)는 복수개의 가이드 핀(40)과, 가이드 핀(40)을 서로 연결하며 중앙부에 검출 전극(30)이 통과하는 가이드 홀(60a)이 형성되어 있는 가이드 판(60)을 포함한다. 이러한 가이드 장치(100)는 질화막 또는 산화막과 같이 인접한 전극을 절연할 수 있는 절연 물질로 이루어진 절연체인 것이 바람직하다.
이러한 본 발명의 일 실시예에 따른 증착 중단 시기 검출 장치를 이용하여 구리 배선을 형성하는 방법에 대해 이하에서 상세히 설명한다.
도 2에는 본 발명의 일 실시예에 따른 반도체 소자의 구리 배선 형성 방법의 순서도가 도시되어 있다.
도 1 및 도 2에 도시된 바와 같이, 우선, 절연 기판(10) 상에 두 개의 트렌치(10a) 구조가 소정 간격으로 이격되어 위치하는 증착 중단 시기 검출 패턴(20)을 형성한다. 증착 중단 시기 검출 패턴(20)은 절연 기판(10) 상에 복수개의 홈, 즉 트렌치(10a)가 소정 간격으로 이격되어 위치하는 구조이다. 본 발명의 일 실시예에서는 두 개의 트렌치(10a)가 하나의 증착 중단 시기 검출 패턴(20)을 형성하는 것 으로 하여 설명하였으나, 복수개의 트렌치(10a)를 이용하는 것도 가능하다.
그리고, 증착 중단 시기 검출 패턴(20)의 트렌치(10a)의 폭(D)은 제조하는 반도체 소자의 가장 넓은 패턴의 폭보다 넓게 형성한다. 증착 중단 시기 검출 패턴(20)은 스크라이브 라인 상에 형성한다. 이러한 증착 중단 시기 검출 패턴(20)은 소자 제조 공정 진행 시 함께 절연 기판(10)에 형성할 수 있다.(S100)
다음으로, 증착 중단 시기 검출 패턴(20)을 형성한 후에 복수개의 트렌치(10a) 사이의 절연 기판(10) 상에 증착 중단 시기 검출 장치를 위치시킨다.
즉, 절연 기판(10) 상에 가이드 장치(100)를 위치시킨다. 이 때 가이드 장치(100)의 가이드 핀(40)은 트렌치(10a) 사이의 절연 기판(10) 상에 위치시킨다. 이러한 가이드 핀(40)은 검출 전극(30)의 높이를 일정하게 유지시키는 기준이 된다.
그리고, 가이드 핀(40)의 가이드 홀(60a)에 검출 전극(30)을 위치시킨다. 이 경우 증착 중단 시기 검출 패턴(20)에 검출 전극(30)이 위치하도록 한다. 즉, 검출 전극(30)은 트렌치(10a)의 측면으로부터 소정 간격 이격되어 트렌치(10a)의 내부에 위치하며, 절연 기판(10)의 수평선보다 소정 간격 높게 위치하고 있다. 일반적으로 500Å 정도 높게 위치한다. 그리고, 검출 전극(30)의 두께는 상기 트렌치(10a)의 폭보다 좁게 제작되어 있다.(S200)
그리고, 구리 증착 공정을 진행한다. 구리 도금법(EP)에 의한 증착이 이루어지면 절연 기판(10) 위 및 트렌치(10a)에 구리가 쌓이게 된다.(S300)
그리고, 증착 중단 시기 검출 패턴(20)의 두 개의 트렌지 구조에 구리가 증 착되어 검출 전극(30)이 서로 전기적으로 연결되어 전기 신호를 전달하면 구리 증착 공정을 중단한다.
즉, 도 3에 도시된 바와 같이, 반도체 소자의 패턴보다 폭이 넓은 증착 중단 시기 검출 패턴(20)의 트렌치(10a)에 구리 박막(50)이 다 채워지면 두 개의 검출 전극(30)이 증착된 구리 박막(50)에 의해 연결되고, 전기가 통하게 된다. 따라서, 이 때 구리 도금 장치에 피드백(Feed Back) 전기 신호를 보내 구리 증착 공정을 중단하게 한다.(S400)
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.
본 발명에 따른 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의 구리 배선 형성 방법은 검출 전극을 증착 중단 시기 검출 패턴에 위치시켜 증착 중단 시점을 찾아냄으로써 트렌치나 비아에 구리가 두껍게 증착하는 것을 방지할 수 있다는 장점이 있다.
또한, EP 공정과 CMP 공정에서 모두 시간과 원가를 절감할 수 있고, 구리 CMP 공정에서 발생하는 불순물을 줄일 수 있어 동작불능의 소자를 줄일 수 있다.

Claims (8)

  1. 서로 전기적으로 연결되어 있는 복수개의 검출 전극;
    상기 검출 전극의 수직 위치를 가이드하는 가이드 장치
    를 포함하고,
    상기 가이드 장치는 복수개의 가이드 핀과, 상기 가이드 핀을 서로 연결하며 중앙부에 상기 검출 전극이 통과하는 가이드 홀이 형성되어 있는 가이드 판을 포함하는 증착 중단 시기 검출 장치.
  2. 제1항에서,
    상기 가이드 장치는 절연체인 증착 중단 시기 검출 장치.
  3. 절연 기판 상에 두 개의 트렌치 구조가 소정 간격으로 이격되어 위치하는 증착 중단 시기 검출 패턴을 형성하는 단계;
    상기 증착 중단 시기 검출 패턴에 검출 전극 및 가이드 장치를 포함하는 증착 중단 시기 검출 장치를 위치시키는 단계;
    구리 증착 공정을 진행하는 단계;
    상기 증착 중단 시기 검출 패턴의 두 개의 트렌치 구조에 구리가 증착되어 상기 검출 전극이 서로 전기적으로 연결되어 전기 신호를 전달하면 구리 증착 공정을 중단하는 단계
    를 포함하는 반도체 소자의 구리 배선 형성 방법.
  4. 제3항에서,
    상기 증착 중단 시기 검출 패턴은 스크라이브 라인 상에 형성하는 반도체 소자의 구리 배선 형성 방법.
  5. 제3항에서,
    상기 트렌치의 폭은 제조하는 반도체 소자의 가장 넓은 패턴의 폭보다 넓게 형성하는 반도체 소자의 구리 배선 형성 방법.
  6. 제3항에서,
    상기 검출 전극은 상기 트렌치의 측면으로부터 소정 간격 이격되어 상기 트렌치의 내부에 위치하도록 하는 반도체 소자의 구리 배선 형성 방법.
  7. 제3항에서,
    상기 검출 전극의 두께는 상기 트렌치의 폭보다 좁은 반도체 소자의 구리 배선 형성 방법.
  8. 제3항에서,
    상기 검출 전극은 상기 절연 기판의 수평선보다 소정 간격 높게 위치하고 있 는 반도체 소자의 구리 배선 형성 방법.
KR1020030039907A 2003-06-19 2003-06-19 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의구리 배선 형성 방법 KR100545192B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030039907A KR100545192B1 (ko) 2003-06-19 2003-06-19 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의구리 배선 형성 방법
US10/869,263 US7122387B2 (en) 2003-06-19 2004-06-16 Deposition stop time detection apparatus and methods for fabricating copper wiring using the same
US11/520,303 US7498604B2 (en) 2003-06-19 2006-09-12 Deposition stop time detection apparatus and methods for fabricating copper using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030039907A KR100545192B1 (ko) 2003-06-19 2003-06-19 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20040110557A KR20040110557A (ko) 2004-12-31
KR100545192B1 true KR100545192B1 (ko) 2006-01-24

Family

ID=33516407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030039907A KR100545192B1 (ko) 2003-06-19 2003-06-19 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의구리 배선 형성 방법

Country Status (2)

Country Link
US (2) US7122387B2 (ko)
KR (1) KR100545192B1 (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5184398A (en) * 1991-08-30 1993-02-09 Texas Instruments Incorporated In-situ real-time sheet resistance measurement method
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US6187164B1 (en) * 1997-09-30 2001-02-13 Symyx Technologies, Inc. Method for creating and testing a combinatorial array employing individually addressable electrodes
US6818110B1 (en) * 1997-09-30 2004-11-16 Symyx Technologies, Inc. Combinatorial electrochemical deposition and testing system
CA2320278C (en) * 1998-02-12 2006-01-03 Acm Research, Inc. Plating apparatus and method
TW593731B (en) * 1998-03-20 2004-06-21 Semitool Inc Apparatus for applying a metal structure to a workpiece
US6022465A (en) * 1998-06-01 2000-02-08 Cutek Research, Inc. Apparatus and method utilizing an electrode adapter for customized contact placement on a wafer
US6432282B1 (en) * 2000-03-02 2002-08-13 Applied Materials, Inc. Method and apparatus for supplying electricity uniformly to a workpiece
JP4384825B2 (ja) * 2001-04-26 2009-12-16 上村工業株式会社 電着塗膜の膜厚算出方法
JP3664669B2 (ja) * 2001-06-27 2005-06-29 株式会社荏原製作所 電解めっき装置
DE10229005B4 (de) * 2002-06-28 2007-03-01 Advanced Micro Devices, Inc., Sunnyvale Vorrichtung und Verfahren zur elektrochemischen Metallabscheidung

Also Published As

Publication number Publication date
US20040259354A1 (en) 2004-12-23
US7498604B2 (en) 2009-03-03
US20070010034A1 (en) 2007-01-11
KR20040110557A (ko) 2004-12-31
US7122387B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
US6605861B2 (en) Semiconductor device
KR100801077B1 (ko) 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼
TWI685938B (zh) 跳孔結構
US11996358B2 (en) Semiconductor packages having first and second redistribution patterns
KR100967565B1 (ko) 반도체 부품
CN101534607B (zh) 打线基板及其制作方法
KR20120088181A (ko) 도전 패턴 구조물 및 이의 형성 방법
KR100545192B1 (ko) 증착 중단 시기 검출 장치 및 이를 이용한 반도체 소자의구리 배선 형성 방법
US7098133B2 (en) Method of forming copper wiring in a semiconductor device
US6774039B1 (en) Process scheme for improving electroplating performance in integrated circuit manufacture
KR100591179B1 (ko) 반도체 소자의 금속 배선 형성 방법
WO2011044833A1 (en) Semiconductor device structure and method for manufacturing the same
US7876547B2 (en) Vertical parallel plate capacitor structures
KR100552811B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100600043B1 (ko) 금속배선의 형성 방법
KR20100078150A (ko) 반도체 소자 및 그의 제조 방법
KR100943485B1 (ko) 반도체소자의 제조방법
US20110248402A1 (en) Semiconductor device and method for manufacturing the same
KR100490837B1 (ko) 반도체 칩의 ｇｏｉ 데미지를 검출하기 위한 장치
KR100463172B1 (ko) 반도체 칩 및 이의 제조방법
KR101161665B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR100613382B1 (ko) 반도체 소자의 제조 방법
KR20110137523A (ko) 반도체 칩 및 그의 제조방법 및 이를 이용한 스택 패키지
KR20010063639A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee