CN101534607B - 打线基板及其制作方法 - Google Patents

打线基板及其制作方法 Download PDF

Info

Publication number
CN101534607B
CN101534607B CN2008100835655A CN200810083565A CN101534607B CN 101534607 B CN101534607 B CN 101534607B CN 2008100835655 A CN2008100835655 A CN 2008100835655A CN 200810083565 A CN200810083565 A CN 200810083565A CN 101534607 B CN101534607 B CN 101534607B
Authority
CN
China
Prior art keywords
substrate
conductive pad
layer
routing
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100835655A
Other languages
English (en)
Other versions
CN101534607A (zh
Inventor
李孟翰
许宏恩
蓝蔚文
白云翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANYA CIRCUIT BOARD CO Ltd
Nan Ya Printed Circuit Board Corp
Original Assignee
NANYA CIRCUIT BOARD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANYA CIRCUIT BOARD CO Ltd filed Critical NANYA CIRCUIT BOARD CO Ltd
Priority to CN2008100835655A priority Critical patent/CN101534607B/zh
Publication of CN101534607A publication Critical patent/CN101534607A/zh
Application granted granted Critical
Publication of CN101534607B publication Critical patent/CN101534607B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种打线基板及其制作方法,所述方法包括以下步骤:提供基板,包括第一表面和第二表面,于基板中形成穿孔,形成导电层于基板的第一表面和第二表面上,并覆盖穿孔的侧壁,图形化基板第一表面的导电层,形成至少第一导电垫,并图形化基板第二表面的导电层,形成至少一个第二导电垫,形成绝缘层,覆盖基板的第一表面和第二表面,且覆盖第一导电垫和第二导电垫。接着,消减(recess)绝缘层至暴露第一导电垫和第二导电垫的顶部表面,通过基板的第二导电垫,经由通过穿孔的导电层,施加电流于第一导电垫,电镀第一金属层于第一导电垫上。本发明可节省镍金的使用量,由于镍金的单价较高,本发明可有效降低产品的制造成本。

Description

打线基板及其制作方法
技术领域
本发明涉及一种印刷电路板及其制作方法,特别涉及一种印刷电路板的金手指与其相关单元的制作方法。
背景技术
印刷电路板(Printed circuit board,PCB)广泛的使用于各种电子设备中,且随着技术的演进,印刷电路板的布线愈加致密化,如何提高印刷电路板的布线密度,同时兼顾工艺的稳定可靠度、低成本以及产品的合格率,已成为制作印刷电路板的重要课题。
印刷电路板的制作过程中,除了于打线基板上形成细密的导线图案外,各导线上的金手指需再镀镍金层,以提升打线基板与晶片的间进行打线过程中稳定的电连接。
一般来说,已知技术于打线基板上电镀镍金的工艺,需要制作从线路延伸至打线基板周围的电镀延伸导线(plating bus),以作为电镀时的导线路径。如此,才能在基板上外露防焊层的区域电镀镍金层。然而,此方法使用的电镀延伸导线势必占据可利用的基板布线空间,影响到基板布线密度的提升。
另外,如图1所示,随着打线基板108布线密度的提高,其金手指102的布线线距P要求越来越小。金手指102上部有效打线宽度W与底部间距S是评断一般打线基板108规格的重要指标,必须在有限的布线线距P内,并在维持足够的底部间距S前提下,将打线宽度W尽量做大。然而,一般在制作金手指102时,镍金层106包覆铜垫104的顶部和侧壁,因此,当镍金层106厚度增加时,布线线距P会缩小,便容易造成短路或开路的问题,亦使打线宽度W的增加受到限制。另外,若底部间距S过小亦会造成信赖性(migration)的问题。
发明内容
根据上述问题,本发明提出一种打线基板的制作方法,包括以下步骤:提供基板,包括第一表面和第二表面,于基板中形成穿孔,形成导电层于基板的第一表面和第二表面上,并覆盖穿孔的侧壁,图形化基板第一表面的导电层,形成至少一个第一导电垫,并图形化基板第二表面的导电层,形成至少一个第二导电垫,形成绝缘层,覆盖基板的第一表面和第二表面,且覆盖第一导电垫和第二导电垫。接着,消减(recess)绝缘层至暴露第一导电垫和第二导电垫的顶部表面,通过基板的第二导电垫,经由通过穿孔的导电层,施加电流于第一导电垫,电镀第一金属层于第一导电垫上。
根据本发明的打线基板的制作方法,其中在电镀形成所述第一金属层之前,还包括形成防焊层于所述基板的第一表面上,所述防焊层至少暴露欲进行电镀的第一导电垫。
根据本发明的打线基板的制作方法,还包括形成防焊层于所述基板的第二表面上,所述防焊层至少暴露欲进行电镀的第二导电垫。
根据本发明的打线基板的制作方法,其中所述第一金属层为镍金层。
根据本发明的打线基板的制作方法,其中所述第一导电垫和所述第一金属层构成用以进行打线的金手指。
根据本发明的打线基板的制作方法,还包括通过所述基板的第一导电垫,经由通过所述穿孔的导电层,施加电流于所述第二导电垫,电镀第二金属层于所述第二导电垫上。
根据本发明的打线基板的制作方法,其中所述第二金属层为镍金层。
根据本发明的打线基板的制作方法,其中所述绝缘层为树脂、氧化物或氮化物所组成。
根据本发明的打线基板的制作方法,其中消减所述绝缘层的步骤采用刷膜或研磨工艺。
根据本发明的打线基板的制作方法,其中所述绝缘层填入所述穿孔。
本发明提出一种根据上述打线基板制作方法所制作出的打线基板,包括以下单元:基板,包括第一表面和第二表面,且基板包括穿孔;至少一个金手指,设置于基板的第二表面上,其中金手指包括第一金属垫和位于第一金属垫顶部表面上的第一金属层,第一金属垫的侧壁覆盖绝缘层;第二金属垫,设置于基板的第一表面上;及穿过穿孔的导电层,电连接金手指和第二金属垫。
根据本发明的打线基板,其中所述第一金属层覆盖部分所述绝缘层。
根据本发明的打线基板,其中所述绝缘层填入所述穿孔中。
根据本发明的打线基板,还包括防焊层于所述基板的第一表面上,所述防焊层至少暴露部分的第一导电垫。
根据本发明的打线基板,其中所述第一金属层为镍金层。
根据本发明的打线基板,其中所述绝缘层还覆盖所述第二金属垫的侧壁。
根据本发明的打线基板,其中所述第二金属垫的顶部表面形成第二金属层。
根据本发明的打线基板,其中所述第二金属层为镍金层。
根据本发明的打线基板,其中所述绝缘层为树脂、氧化物或氮化物所组成。
本发明可节省镍金的使用量,由于镍金的单价较高,本发明可有效减低产品的制造成本。
附图说明
图1显示已知打线基板的剖面图。
图2显示本发明一个实施例打线基板的立体图。
图3A本发明一个实施例沿着图2打线基板I-I’剖面线中间工艺步骤的剖面图。
图3B本发明一个实施例沿着图2打线基板II-II’剖面线中间工艺步骤的剖面图。
图4A本发明一个实施例沿着图2打线基板I-I’剖面线中间工艺步骤的剖面图。
图4B本发明一个实施例沿着图2打线基板II-II’剖面线中间工艺步骤的剖面图。
图5A本发明一个实施例沿着图2打线基板I-I’剖面线中间工艺步骤的剖面图。
图5B本发明一个实施例沿着图2打线基板II-II’剖面线中间工艺步骤的剖面图。
图6A本发明一个实施例沿着图2打线基板I-I’剖面线中间工艺步骤的剖面图。
图6B本发明一个实施例沿着图2打线基板II-II’剖面线中间工艺步骤的剖面图。
其中,附图标记说明如下:
102~金手指;      104~铜垫;
106~镍金层;      108~打线基板;
202~基板;        204~第一表面;
206~第二表面;    207~金手指;
208~焊锡球垫;    210~导电层;
210a~第一导电垫; 210b~第二导电垫;
212~穿孔;        214~绝缘层;
216~防焊层;      218~第一金属层;
220~第二金属层;  222~侧壁。
具体实施方式
图2示出本发明一个实施例打线基板202的立体图,其于基板202的第一表面204上形成多个打线垫(也可称为金手指207),于基板202的第二表面206上形成多个焊锡球垫208,金手指207和焊锡球垫208的底部则镶嵌在绝缘层214中,且基板202中形成穿孔212。请注意,此图为概要图,金手指207和焊锡球垫208详细的结构以后续图为准,且此图式省略防焊层。
以下配合图3A~图6B描述本实施例打线基板202的制作方法。首先,请参照图3A和图3B,图3A为沿着图2I-I’剖面线的剖面图,图3B为沿着图2II-II’剖面线的剖面图,提供基板202,并进行钻孔工艺于基板202中形成多个穿孔212(为方便描述,以下仅以穿孔进行说明)。接着,沉积例如铜的导电层210于基板202的第一表面204和第二表面206上,并覆盖通孔212的侧壁。对导电层210进行光刻及蚀刻工艺,于基板202的第一表面204上形成第一导电垫210a,于基板202的第二表面206上形成第二导电垫210b。值得注意的是,至少部分的第一导电垫210a经由位于穿孔212侧壁上的导电层210电连接第二导电垫210b。
请参照图4A和图4B,图4A为沿着图2I-I’剖面线的剖面图,图4B为沿着图2II-II’剖面线的剖面图,于基板202的第一表面204和第二表面206分别沉积绝缘层214,绝缘层214填满穿孔212,并覆盖第一导电垫210a间和第二导电垫210b间的侧壁。在本实施例中,绝缘层214填满第一导电垫210a间和第二导电垫210b间的间隙。接着,进行刷膜的回蚀刻工艺或研磨工艺,削减绝缘层214,直到暴露第一导电垫210a和第二导电垫210b的顶部表面。本实施例的绝缘层214可以为任何具绝缘特性的有机材料或无机材料所组成,例如树脂、氧化物或氮化物。
请参照图5A和图5B,以例如网版印刷的方式于基板202的第一表面204和第二表面206上形成防焊层216,其中防焊层216暴露后续步骤欲进行打线或电连接的部分第一导电垫210a和第二导电垫210b。
请参照图6A和图6B,进行例如电镀镍金的电镀工艺,于暴露的第一导电垫210a上形成第一金属层218。本实施例采用无导线(busless)设计,在电镀工艺中,可通过基板202的第二导电垫210b,经由通过穿孔212的导电层210,施加电流于第一导电垫210a,于其上电镀第一金属层218。由于本实施例采用无导线设计,不需于基板202周围设置电镀延伸导线,因此可提升基板202布线密度。另外,由于本实施例第一导电垫210a的侧壁222已被绝缘层214覆盖,在电镀工艺中不会沉积金属等导电物,因此第一金属层218仅形成于第一导电垫210a的上表面(第一金属层218可稍微延伸至部分的绝缘层214上)。在本实施例中,第一金属层218和第一导电垫210a的结合可用作打线用的金手指207。
请再参照图6A和图6B,本实施例还可通过基板202的第一导电垫210a,经由通过穿孔212的导电层210,施加电流于第二导电垫210b,于其上电镀例如镍金的第二金属层220,以两次电镀工艺分别完成基板202第一表面204和第二表面206的镍金电镀。
本实施例制作金手指207的方法和传统直接电镀镍金生产金手指的方法比较起来,可增加有效顶部打线宽度和面积,金手指207的第一导电垫210a的底部由于已被绝缘材料214覆盖,在电镀工艺中,不会于其上沉积导电物,因而可避免金手指207间短路或开路的问题,进而提升产品的合格率。另一方面,由于本实施例的镍金层218仅形成于第一导电垫210a的上表面,可在维持足够的金手指间底部间距前提下,将打线宽度尽量做大,因此可解决金手指207底部间距过小造成信赖性(migration)的问题。此外,本实施例仅于金手指207的第一导电垫210a的表面电镀镍金,相较于传统于第一导电垫210a的侧面和顶部皆电镀镍金的技术比较起来,可节省镍金的使用量,由于镍金的单价较高,本实施例可有效减低产品的制造成本。
以上提供的实施例用以描述本发明不同的技术特征,但根据本发明的概念,其可包括或运用于更广泛的技术范围。须注意的是,实施例仅用以揭示本发明工艺、装置、组成、制造和使用的特定方法,并不用以限定本发明,本领域技术人员在不脱离本发明的精神和范围内,当可作些许的变化与修改。因此,本发明的保护范围,当视后附的权利要求所界定者为准。

Claims (18)

1.一种打线基板的制作方法,包括:
提供基板,包括第一表面和第二表面;
于所述基板中形成穿孔;
形成导电层于所述基板的第一表面和第二表面上,并覆盖所述穿孔的侧壁;
图形化所述基板第一表面的导电层,形成至少一个第一导电垫,并图形化所述基板第二表面的导电层,形成至少一个第二导电垫;
形成绝缘层,覆盖所述基板的第一表面和第二表面,且覆盖所述第一导电垫和所述第二导电垫;
消减所述绝缘层至暴露所述第一导电垫和所述第二导电垫的顶部表面;及
通过所述基板的第二导电垫,经由通过所述穿孔的导电层,施加电流于所述第一导电垫,电镀第一金属层于所述第一导电垫上,
其中所述第一导电垫和所述第一金属层构成用以进行打线的金手指。
2.如权利要求1所述的打线基板的制作方法,其中在电镀形成所述第一金属层之前,还包括形成防焊层于所述基板的第一表面上,所述防焊层至少暴露欲进行电镀的第一导电垫。
3.如权利要求1所述的打线基板的制作方法,还包括形成防焊层于所述基板的第二表面上,所述防焊层至少暴露欲进行电镀的第二导电垫。
4.如权利要求1所述的打线基板的制作方法,其中所述第一金属层为镍金层。
5.如权利要求1所述的打线基板的制作方法,还包括通过所述基板的第一导电垫,经由通过所述穿孔的导电层,施加电流于所述第二导电垫,电镀第二金属层于所述第二导电垫上。
6.如权利要求5所述的打线基板的制作方法,其中所述第二金属层为镍金层。
7.如权利要求1所述的打线基板的制作方法,其中所述绝缘层为树脂、氧化物或氮化物所组成。
8.如权利要求1所述的打线基板的制作方法,其中消减所述绝缘层的步骤采用刷膜的回蚀刻工艺或研磨工艺。
9.如权利要求1所述的打线基板的制作方法,其中所述绝缘层填入所述穿孔。
10.一种打线基板,包括:
基板,包括第一表面和第二表面,且所述基板包括穿孔;
至少一个金手指,设置于所述基板的第一表面上,其中所述金手指包括第一导电垫和位于所述第一导电垫顶部表面上的第一金属层,所述第一导电垫的侧壁覆盖绝缘层;
第二导电垫,设置于所述基板的第二表面上;及
导电层,穿过所述穿孔,电连接所述金手指和所述第二导电垫。
11.如权利要求10所述的打线基板,其中所述第一金属层覆盖部分所述绝缘层。
12.如权利要求10所述的打线基板,其中所述绝缘层填入所述穿孔中。
13.如权利要求10所述的打线基板,还包括防焊层于所述基板的第一表面上,所述防焊层至少暴露部分的第一导电垫。
14.如权利要求10所述的打线基板,其中所述第一金属层为镍金层。
15.如权利要求10所述的打线基板,其中所述绝缘层还覆盖所述第二导电垫的侧壁。
16.如权利要求10所述的打线基板,其中所述第二导电垫的顶部表面形成第二金属层。
17.如权利要求16所述的打线基板,其中所述第二金属层为镍金层。
18.如权利要求10所述的打线基板,其中所述绝缘层为树脂、氧化物或氮化物所组成。
CN2008100835655A 2008-03-12 2008-03-12 打线基板及其制作方法 Expired - Fee Related CN101534607B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100835655A CN101534607B (zh) 2008-03-12 2008-03-12 打线基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100835655A CN101534607B (zh) 2008-03-12 2008-03-12 打线基板及其制作方法

Publications (2)

Publication Number Publication Date
CN101534607A CN101534607A (zh) 2009-09-16
CN101534607B true CN101534607B (zh) 2011-03-23

Family

ID=41104928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100835655A Expired - Fee Related CN101534607B (zh) 2008-03-12 2008-03-12 打线基板及其制作方法

Country Status (1)

Country Link
CN (1) CN101534607B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6453622B2 (ja) * 2014-11-21 2019-01-16 デクセリアルズ株式会社 配線基板の製造方法、及び配線基板
TWI576030B (zh) * 2016-06-24 2017-03-21 南亞電路板股份有限公司 印刷電路板及其製作方法
CN107703662A (zh) * 2017-09-26 2018-02-16 惠科股份有限公司 显示基板及其制作方法
CN110933862A (zh) * 2019-10-08 2020-03-27 广合科技(广州)有限公司 一种阻焊零净空度的pcb板制备方法
CN110809364A (zh) * 2019-11-15 2020-02-18 广州兴森快捷电路科技有限公司 Pcb制作方法和pcb
CN113552674B (zh) * 2020-04-26 2022-08-26 青岛海信宽带多媒体技术有限公司 一种光模块
WO2021218463A1 (zh) * 2020-04-26 2021-11-04 青岛海信宽带多媒体技术有限公司 一种光模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427469A (zh) * 2001-12-20 2003-07-02 全懋精密科技股份有限公司 芯片封装基板电性接触垫的电镀镍/金制作方法与结构
CN1801469A (zh) * 2005-01-06 2006-07-12 健鼎科技股份有限公司 芯片构装基板金手指与接触垫电镀镍金制程

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427469A (zh) * 2001-12-20 2003-07-02 全懋精密科技股份有限公司 芯片封装基板电性接触垫的电镀镍/金制作方法与结构
CN1801469A (zh) * 2005-01-06 2006-07-12 健鼎科技股份有限公司 芯片构装基板金手指与接触垫电镀镍金制程

Also Published As

Publication number Publication date
CN101534607A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
CN101534607B (zh) 打线基板及其制作方法
CN101911291A (zh) 具有用于镀敷芯片下方的垫的迹线的球栅阵列封装
US7877873B2 (en) Method for forming a wire bonding substrate
US11019731B2 (en) Printed circuit board and method of fabricating the same
TW200618212A (en) Semiconductor device and semiconductor device producing substrate and production method for semiconductor device producing substrate
TW200515568A (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
CN106548985A (zh) 封装载板及其制作方法
EP1942711B1 (en) Method of manufacturing a wiring board including electroplating
CN101305453A (zh) 细间距互连及制造方法
CN103416108A (zh) 印刷电路板及其制造方法
CN106304662A (zh) 电路板及其制作方法
CN104425286A (zh) Ic载板、具有该ic载板的半导体器件及制作方法
KR20210133190A (ko) 회로기판
CN103781292B (zh) 电路板及其制作方法
CN104105340A (zh) 一种封装基板导通孔结构及制作方法
KR20040024381A (ko) 인쇄회로기판의 도금방법
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
TW200948232A (en) Manufacturing method of leadless packaging substrate
CN213752692U (zh) 封装基座和封装基座组合板
JPH10233563A (ja) プリント配線基板及びその製造方法
JP7412305B2 (ja) パッケージ基板およびパッケージ基板の製造方法
JP2018088442A (ja) プリント配線板およびその製造方法
CN101110366A (zh) 具有裸露导电线路的半导体基板及其形成方法
KR101048253B1 (ko) 메탈에 도금선을 구비한 인쇄회로기판 제조방법 및 이에 따른 인쇄회로기판
JP3929302B2 (ja) 大型回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110323

Termination date: 20140312