CN101305453A - 细间距互连及制造方法 - Google Patents

细间距互连及制造方法 Download PDF

Info

Publication number
CN101305453A
CN101305453A CNA2006800415484A CN200680041548A CN101305453A CN 101305453 A CN101305453 A CN 101305453A CN A2006800415484 A CNA2006800415484 A CN A2006800415484A CN 200680041548 A CN200680041548 A CN 200680041548A CN 101305453 A CN101305453 A CN 101305453A
Authority
CN
China
Prior art keywords
contact pad
opening
layer
contact
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800415484A
Other languages
English (en)
Other versions
CN101305453B (zh
Inventor
R·J·温泽尔
G·R·雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101305453A publication Critical patent/CN101305453A/zh
Application granted granted Critical
Publication of CN101305453B publication Critical patent/CN101305453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本发明在接触焊盘(contact pads)处不需要定位焊盘(capturepads)的情况下通过使用延伸到触点的走线(70、72、74、76)实现细间距接触(42、44、46、48)。理想地避免了使用定位焊盘，因为它们的直径大于其所附着的线路。相邻的接触焊盘更适宜地出现在介电层的相同开口中。到接触焊盘(42、44、46、48)的走线(70、72、74、76)在一条直线上，使得在线路与接触焊盘接触的位置不需要加宽。线路(70、72、74、76)在到达接触焊盘之前可以加宽，但在接触焊盘处不可以，它们基本上在线路的最小宽度处。因此，接触焊盘的间距可以比使用定位焊盘时小得多。

Description

细间距互连及制造方法
技术领域
本公开涉及半导体，特别是涉及用于电气连接的半导体互连技术。
背景技术
一个集成电路包含多个焊盘。集成电路的一些应用包括将诸如介电层等薄膜放置在集成电路上。薄膜存在时，集成电路的多个焊盘需要在覆盖的层级内的一个位置处互连。这些焊盘经常布置得尽量相互接近。这些互连(interconnects)通常被称为过孔(via)。过孔由被填充或镀有导电体的介电层中的孔构成，以便实现从被称为“焊垫(land)”的低层级焊盘到被称为过孔定位焊盘(via capture pad)的高层级焊盘的接触。因此，焊垫与定位焊盘中心对齐。制造设计规则要求定位焊盘的预定尺寸至少大于过孔的开口。较大的尺寸要求定位焊盘在各个方向延伸超过过孔的开口。因此，定位焊盘尺寸明显大于电介质开口的尺寸。此外，重叠的定位焊盘之间要求有最短的距离，这进一步增大定位焊盘之间的最小间距，并因此增大焊垫之间的最小间距。
例如在图1中，示出了带有互连的已知集成电路10。焊盘12位于与另一个焊盘14相邻的位置。在一种形式中，焊盘12与焊盘14中的每一个都可以实现为焊垫(land)。覆盖焊盘12和焊盘14的是介电层22。覆盖介电层22的是导电走线或起走线作用的金属互连16和金属互连18。金属互连16被连接到定位焊盘17，该定位焊盘17通过直径为d1的洞或过孔被进一步连接到焊盘14。同样，互连18通过直径为d1的洞或过孔被连接到焊盘12，该直径为d1的洞或过孔由直径为d2的过孔定位焊盘19定位，直径d2明显大于直径d1。
定位焊盘17与定位焊盘19相隔要求的最小长度，该长度标记为L1。结果，定位焊盘17与定位焊盘19之间的中心距离为L2。缺点是L2限制沿集成电路10侧边的焊盘总数。换句话说，在现有技术中，距离L2是阻止集成电路焊盘间距变得更小的限制因素。
图2中图解沿图1中的线2-2截取的定位焊盘19、单元芯片焊盘(die pad)12和相关过孔的截面图。焊盘12位于集成电路10的衬底20内部。应该了解，除在块体(bulk)或主体层(body layer)之外，衬底20还可以在集成电路10内的不同层级实现。介电层22覆盖在衬底20上并有一个宽度为d1的开口用来限定过孔。覆盖介电层22的是金属互连18，该金属互连18贯穿过孔定位焊盘19并被电学地连接到焊盘12。
附图说明
本发明在附图中以示例的方式但并非限制性地示出，附图中相同的标号表示相似的组成部分，其中：
图1以拓扑结构形式图解了带有受限焊盘间距的已知集成电路；
图2以截面图形式图解了带有重叠互连的图1中集成电路的焊盘；
图3-18以拓扑结构形式或截面图形式图解了根据本发明具有细间距互连的集成电路。
熟练的技术人员知道图中图解组成部分，是为简明和清晰起见，没有一定地按比例绘制。例如，图中一些组成部分的尺寸相对于其他组成部分可能被放大，以帮助提高对本发明实施例的理解。
具体实施方式
图3中图解根据本发明带有互连的集成电路40。在图解形式中，提供了多个单元芯片焊盘，例如单元芯片焊盘42、单元芯片焊盘44、单元芯片焊盘46和单元芯片焊盘48。应该了解，术语“单元芯片焊盘”是接触焊盘的一种形式。此处描述的结构，除了单元芯片(die)以外，还可以容易地在表面上的半导体或电子器件中实现。例如，此处描述的结构可以在覆盖着多个层的一层上实现，所述的多个层覆盖着芯片，或者可以在印刷电路板上实现。单元芯片焊盘42、44、46和48中的每一个都相互横向平行放置并尽量在物理上相互靠近以便可靠地制造集成电路10。在一种形式中，单元芯片焊盘42、44、46和48的间距或间隔距离为100微米(microns)或更小。在图解形式中，单元芯片焊盘42、44、46和48位于与集成电路40的边缘相邻的位置。但是，应该了解，可以选择集成电路40内的其他位置放置单元芯片焊盘42、44、46和48。
覆盖集成电路40和单元芯片焊盘42、44、46和48的一部分的是介电层50。在图解形式中，单元芯片焊盘42、44、46和48有两个边缘与平行于相邻的集成电路周线的两条线路对齐。在图解形式中，单元芯片焊盘42、44、46和48基本上为长方形。应该了解，接触焊盘的其他几何形状也可以实现，包括圆形、正方形、八边形和其他多边形。
图4中图解沿直线4-4截取的单元芯片焊盘46的截面图。单元芯片焊盘46在集成电路40的衬底52内部形成。覆盖单元芯片焊盘46的是介电层50。介电层50可以由多种绝缘材料中的任何一种制成，例如氧化物、氮化物、来自三菱气体和化学品公司的双马来酰亚胺三嗪(BT)、来自陶氏化学公司(Dow Chemical)的双苯并环丁烯、罗门哈斯(Rohm and Haas)制造的Intervia 8010、或聚合体基干膜电介质。选用的材料可以是也可以不是可光限定(photodefinable)的，可以通过诸如层压或旋涂等多种技术施用。
图5中图解集成电路40的进一步加工。沟槽或开口54在介电层50中形成。开口54的长度沿集成电路周线方向，宽度在单元芯片焊盘42、44、46和48沿其对齐的两条线路之内。沟槽或开口54可以通过例如光限定(photodefinition)或激光烧蚀等方法形成。
图6中图解大体上沿图5中的线6-6截取的集成电路40的截面图。在图解形式中，开口54的位置仅与单元芯片焊盘46宽度的一部分重叠。虽然开口54的侧壁以倾斜的方式图解，但应该了解，形成开口54的侧壁时可以使其基本竖直。
图7中图解集成电路40的进一步加工。开口54形成之后，种子层56(因另一层从该层形成而得名)覆盖在介电层50和单元芯片焊盘42、44、46和48上形成。种子层56又可称为用于电镀的总线层(bus layer)。在一个实施例中，种子层56通过沉积钛、钨、铜、钛铜、钛钨铜或适合用作种子层的其他金属或金属组合中的一种而形成。在另一种形式中，种子层56可以通过化学镀铜形成。
图8中图解大体上沿图7中的线8-8截取的集成电路40的截面图。在图解形式中，种子层56相对于介电层50的厚度是一层薄膜。种子层56是沉积的覆盖层，因此在开口54中及介电层50上形成。
图9中图解集成电路40的进一步加工。一层光刻胶58覆盖在集成电路40上形成，并直接形成到种子层56上。在一个实施例中，光刻胶58通过旋转操作或喷涂形成。在其他形式中，可以形成一光刻胶58的片状膜(laminar film)。
图10中图解大体上沿图9中的线10-10截取的集成电路40的截面图。光刻胶58的膜以基本上充满开口54的方式图解。光刻胶58中的小坑或凹陷区域可以直接出现在开口54上。
图11中图解集成电路40的进一步加工，其中多个走线开口60、62、64和66通过图案化光刻胶58而形成。光刻胶58的图案化产生尺寸基本均匀的走线开口60、62、64和66，所述走线开口分别使单元芯片焊盘42、44、46和48暴露。图案化形成走线开口60、62、64和66，每个走线开口均有走线开口宽度68。为了使被定义为两相邻走线之间间隔的间距最小化，在一种形式中，开口60、62、64和66中每个开口的最小宽度发生在单元芯片焊盘上。虽然开口60、62、64和66中每个开口都以基本相同的尺寸图解，但应该了解，光刻胶58可以按预定的图形图案化使得开口60、62、64和66的尺寸是不同的。开口60、62、64和66以在由开口54形成的沟槽内一点处右侧结束的方式图解。但是，如果需要的话，开口60、62、64和66可以向右延伸超过开口54。
图12中图解沿图11中的线12-12截取的集成电路40的截面图。在图解形式中，开口64从图的左侧延伸到开口54内的一点。在一种替代形式中，如果需要的话，开口64也可以向右延伸超过开口54，使得一个开口出现在图12最右侧部分的介电层50和种子层56上。但是，如图12中所示，右侧的一部分光刻胶58保留完好，覆盖着种子层56，以便继续掩蔽种子层56。
图13中图解集成电路40的进一步加工，其中，开口60、62、64和66中的每个开口中形成导电材料以便形成诸如金属走线70、72、74和76等导电线路。金属走线70、72、74和76分别与单元芯片焊盘42、44、46和48直接接触，但仍然通过金属走线70、72、74和76之间的种子层56一起保持电学短路。在一种形式中，该金属为铜，但是应该了解，也可以形成其他金属和其他导电材料。在图解的工艺中，金属是通过用种子层56在开口60、62、64和66中镀金属的电镀法形成的。应该了解，可以使用诸如化学镀等其他金属化工艺。
图14中图解沿图13中的线14-14截取的截面图。金属走线74覆盖一部分种子层56并延伸到开口54以便与单元芯片焊盘46接触。应注意到的是，金属走线74的厚度沿长度方向是基本均匀的。由于种子层56和金属走线74都可导电，因此形成到单元芯片焊盘46的电学连接。请注意，如图13所示，种子层56继续使金属走线70、72、74和76电学短路。图解的金属走线74延伸到图14左侧并可以被进一步图案化以便连接到同一层级中的其他电路(未示出)或连接到集成电路40的其他层级(未示出)。在另一种形式中，金属走线74可以延伸到开口54的右侧以便敷设在图14右侧的介电层50之上。在这样一种替代形式中，右侧的光刻胶58被除去以便允许金属在种子层56上形成。
图15中图解集成电路40的进一步加工，其中，剩余的光刻胶58和种子层56已经被除去。此去除步骤除去金属走线70、72、74和76之间的种子层56，将走线隔离并形成各个走线到其各自的单元芯片焊盘的触点。在一种形式中，光刻胶58剩余部分用化学剥离工艺剥离，种子层56剩余部分用刻蚀法除去。
图16中图解大体上沿图15中的线16-16截取的集成电路40的截面图。在图解形式中，开口54图解与单元芯片焊盘46的预定部分进行电接触的金属走线74。在图解形式中，目前只暴露了单元芯片焊盘46的大体上靠左侧的一部分，这是光刻胶58之前所在之处。在另一种形式中，暴露了整个单元芯片焊盘46以便允许导线延伸出入单元芯片焊盘46的相对两侧。
图17中图解集成电路40的进一步加工，其中，形成介电层80覆盖并接触所有金属走线70、72、74和76、单元芯片焊盘42、44、46和48的暴露部分以及介电层50的一部分。介电层80进一步起隔离金属走线70、72、74和76的作用。应该了解，在该工艺方法的这一点上，可以添加附加电路层(未示出)以便实现需要的电路功能。请注意，金属走线70、72、74和76中任何两者之间的间距都是从导电走线中心到相邻导电走线中心的距离。因此，金属走线70、72、74和76中的任何两者之间的间距都等于两根相邻导电走线之间的间隔距离加上一根导电走线的宽度，假定每根导电走线的宽度基本相同。在图解结构中金属走线70、72、74和76中任何两者之间的间距基本上小于图1所示金属互连16和18之间的间距。
图18中图解沿图17中的线18-18截取的集成电路结构40的截面图。在图18中，介电层80覆盖并接触金属走线74、单元芯片焊盘46的暴露部分及介电层50的一部分。从图中可以很容易地看出，介电层80可以在开口54内轻微凹陷。可以用传统的平整化技术使介电层80的暴露表面进一步平整化。
在一种形式中，图3-18中所图解结构的间距是图1中集成电路的间距的三分之一。这是单元芯片空间中显著的节约，能使电路基本上变得更加小型化。通过使用沟槽式过孔，其中过孔的上半部分中没有焊盘，实现了显著地缩小两个接触焊盘之间的间距。
现在应该意识到，已经提供了半导体互连和制造半导体互连的方法。连续的沟槽跨越两个或更多个焊盘在第一方向上形成。在第二方向上，对于每个焊盘，形成一个导电排或金属走线，该导电排或金属走线是连续的并从焊盘之上的一个抬高的层级(即在焊盘平面以外)过渡到一个较低的层级以便与焊盘接触。如果需要的话，此结构也可以以颠倒的形式使用(即上下翻转)。应注意到的是，覆盖电介质开口的那部分导电线路不需要覆盖开口的全部周线或区域。
此处讲授的方法对制造与半导体器件的互连非常有用。例如，当互连结构被附着于半导体芯片时，可能有与通过工具执行的对准有关的芯片漂移，所述工具被用来形成到芯片焊盘的导电走线。由于金属走线70、72、74和76的宽度小于与之相连的单元芯片焊盘的宽度，因此，只要芯片漂移不超过最大漂移值，芯片漂移误差就被自动补偿。此处已经公开一种不需要过孔(亦即使将被接触的下层焊盘暴露的电介质中的开口)具有覆盖或过孔定位焊盘的互连结构。介电层上表面上的导电走线被图案化以便在不使用覆盖焊盘(cover pad)的情况下脱离导电走线所在的平面之外并落入开口内。导电走线互连可以沿集成电路的周线或边缘放置，或者可以放在集成电路内部的任何其他位置。
在前述说明书中，已经参照具体实施例对本发明进行了描述。但是，一名本领域的普通技术人员知道，可以做出多种变更和修改而不脱离权利要求中阐述的本发明的范围。例如，虽然金属走线70、72、74和76是以与沟槽或开口54的方向垂直的形式图解的，但金属走线可以与开口54成其他角度形成。虽然金属走线70、72、74和76被描述为通过传统电镀工艺形成，但也可以用其他已知工艺来形成金属走线。单元芯片焊盘46在其他应用中可以用作导电焊盘。例如，可以使用集成电路板或其他类型衬底上的焊盘。可以使用各种类型的金属和金属合金。还应该了解，可以使用诸如导电环氧树脂等各种导电材料。因此，说明书和附图应将被视为说明性的而不是限制性的，意在使所有此类修改都包含在本发明范围内。
在一种形式中，此处提供了一种用于接触集成电路接触焊盘的方法。集成电路和接触焊盘上提供有介电层。介电层中形成开口以便使接触焊盘暴露，由此除去相邻接触焊盘之间的一部分介电层。开口形成之后，种子层在介电层和接触焊盘上形成。光刻胶层在种子层上形成。光刻胶层被图案化以便在剩余部分的光刻胶层中形成到接触焊盘的开口。这些开口形成有宽度的线路，剩余部分的光刻胶层掩蔽第一部分种子层。剩余部分的光刻胶层及第一部分种子层被除去。
在一种形式中，光刻胶层的图案化使开口中的种子层暴露并用剩余部分的光刻胶层覆盖第一部分种子层。剩余部分的光刻胶层被除去以及第一部分种子层被除去。在一种形式中，接触焊盘的间距不大于70微米。
在一种形式中，接触焊盘沿着集成电路的周线，种子层含有钛、钨或铜中的至少一种。在另一种形式中，这三种金属全部在种子层中使用。
在一种形式中，线路的最小宽度发生在接触焊盘上。在另一种形式中，剩余部分的光刻胶层覆盖一部分接触焊盘。在另一种形式中，接触焊盘有两个边缘沿着与相邻的集成电路周线平行的两条线路对齐，介电层中开口的长度是沿着集成电路的周线方向，而宽度在两条线路之内。
在另一种形式中，集成电路结构上提供有互连结构，其中，集成电路结构有多个接触焊盘。有多个线路布在集成电路结构上，这些线路具有在与接触焊盘相邻的区域中的走线部分和在接触焊盘上的接触部分。接触部分与接触焊盘电接触。走线部分在介电层上，接触焊盘在介电层的一个单独开口中。在一种形式中，接触焊盘是相邻的，其间距不大于70微米。在一种形式中，走线部分有一个宽度，接触部分的宽度不超过走线部分的最小宽度。接触焊盘有两个边缘沿着与相邻的集成电路周线平行的两条线路对齐，其中，介电层中开口的长度沿着集成电路的周线方向，而宽度在两条线路之内。
在另一种形式中，提供了一种形成到第一接触焊盘的第一导电线路的方法。第一接触焊盘在一部分第一介电层上。种子层在第一介电层和第一接触焊盘上形成。光刻胶层在第一介电层上形成。光刻胶层被图案化以便在光刻胶层中形成第一开口并留下剩余部分的光刻胶层。该开口具有在与第一接触焊盘相邻的区域中的第一走线部分和在第一接触焊盘上的第一接触部分。第一接触部分与第一接触焊盘电接触。第一走线部分有一个宽度，第一接触部分的宽度基本上不超过第一走线部分的最小宽度。导电材料在第一开口中形成以便与第一接触部分中的第一接触焊盘电接触并在第一走线部分中形成第一导电走线，由此形成第一导电线路。在另一种形式中，第二介电层在第一介电层上形成。第二介电层中形成一个开口，其中，第一接触焊盘在第二介电层的开口中。第一走线部分在第二介电层上。
在另一种形式中，光刻胶层被图案化以便使开口中的种子层暴露并用剩余部分的光刻胶层覆盖种子层的第一部分。剩余部分的光刻胶层被除去以及种子层的第一部分被除去。在一种形式中，种子层至少为钛、钨或铜中的一种。在另一种形式中，第二导电线路与第二接触焊盘接触，其中，第二接触焊盘在第一介电层的第二部分上。种子层在第二接触焊盘上形成。光刻胶层被图案化以便在光刻胶层中形成第二开口。第二开口具有在与第二接触焊盘相邻的区域中的第二走线部分和在第二接触焊盘上的第二接触部分。第二接触部分与第二接触焊盘电接触。第二走线部分有一个宽度，第二接触焊盘的宽度基本上不超过第二走线部分的最小宽度。在一种形式中，导电材料在第二开口中形成以便与第二接触部分中的第二接触焊盘电接触，第二导电走线在第二走线部分中形成，由此形成第二导电线路。在另一种形式中，第一接触焊盘与第二接触焊盘以不大于70微米的间距被隔开。在又一种形式中，第二介电层在第一介电层上形成。第二介电层中形成一个开口，其中，第一接触焊盘和第二接触焊盘在第二介电层的开口中。直接在第一接触焊盘与第二接触焊盘之间有一个区域。第一走线部分和第二走线部分在第二介电层上，第二介电层中的开口包含直接在第一接触焊盘与第二接触焊盘之间的区域。
益处、其他好处和解决方案已经在上文中针对具体实施例进行了描述。但是所述益处、好处、问题解决方案及可能导致任何益处、好处和解决方案发生或变得更明显的任何组成部分均不得解释成任何一项或全部权利要求的决定性的、必需的或本质性的特征或组成部分。如此处所使用的，术语“包含”，“包括”或其任何其他变体旨在包括非排他性的包含，使得包含一个组成部分列表的工艺、方法、物件、或装置不仅包括列表中的那些组成部分，而且可以包括未明确列出或为此类工艺、方法、物件或装置所固有的其他组成部分。如此处所使用的，术语“一个”被定义为一个或多个。如此处所使用的，术语“多个”被定义为两个或两个以上。如此处所使用的，术语“另一个”被定义为至少有第二个或更多。如此处所使用的，术语“包括”和/或“具有”被定义为“包含”(即开放型语言)。如此处所使用的，术语“耦合”被定义为连接，但不一定是直接连接，也不一定是机械连接。

Claims (20)

1.一种用于与集成电路的接触焊盘接触的方法，其包括：
在集成电路和接触焊盘之上提供介电层；
在介电层中形成开口以便使接触焊盘暴露，由此除去相邻接触焊盘之间的一部分介电层。
在形成开口之后，在介电层和接触焊盘之上形成种子层；
在种子层之上形成光刻胶层；
将光刻胶层图案化以便在光刻胶层中形成到接触焊盘的开口，其中，光刻胶层中的开口形成有宽度的线路，其中光刻胶层的剩余部分掩蔽种子层的第一部分；
在光刻胶层的开口中形成金属以便与接触焊盘实现电接触；
除去光刻胶层的剩余部分；和
除去种子层的第一部分。
2.如权利要求1所述的方法，其中，将光刻胶层图案化的步骤使光刻胶层的开口中的种子层暴露并用光刻胶层的剩余部分覆盖种子层的第一部分。
3.如权利要求1所述的方法，其中，接触焊盘的间距不大于70微米。
4.如权利要求1所述的方法，其中，接触焊盘沿着集成电路的周线。
5.如权利要求1所述的方法，其中，种子层包含钛、钨或铜中的至少一种。
6.如权利要求1所述的方法，其中，线路的最小宽度发生在接触焊盘之上。
7.如权利要求1所述的方法，其中，光刻胶层的剩余部分覆盖接触焊盘的一部分。
8.如权利要求1所述的方法，其中，接触焊盘有两个边缘沿着与相邻的集成电路周线平行的两条线路对齐，其中，介电层中开口的长度沿着集成电路的周线，而宽度在所述两条线路之内。
9.一种集成电路结构之上的互连结构，其中，集成电路结构具有多个接触焊盘，其包括：
多个布在集成电路之上的线路，其具有在与多个接触焊盘相邻的区域中的走线部分和在多个接触焊盘之上的接触部分，其中：
接触部分与多个接触焊盘电接触；和
走线部分在介电层之上，多个接触焊盘在介电层的一个单
独开口中。
10.如权利要求9所述的互连结构，其中，多个接触焊盘相邻且间距不大于70微米。
11.如权利要求9所述的互连结构，其中：
走线部分有一个宽度；和
接触部分的宽度不超过走线部分的最小宽度。
12.如权利要求11所述的互连结构，其中，多个接触焊盘有两个边缘沿着与相邻的集成电路结构周线平行的两条线路对齐，其中，介电层中的单独开口的长度沿着集成电路结构的周线，而宽度在所述两条线路之内。
13.一种形成到第一接触焊盘的第一导线线路的方法，其中，第一接触焊盘在第一介电层的一部分之上，其包括：
在第一介电层和第一接触焊盘之上形成种子层；
在第一介电层之上形成光刻胶层；
将光刻胶层图案化以便在光刻胶层中形成第一开口并留下光刻胶层的剩余部分，其中：
第一开口具有在与第一接触焊盘相邻的区域中的第一走线部分，且第一开口具有在第一接触焊盘之上的第一接触部分，第一接触部分与第一接触焊盘实现电接触；
第一走线部分有一个宽度；和
第一接触部分的宽度基本上不超过第一走线部分的最小宽度；和
在第一开口中形成导电材料以便与第一接触部分中的第一接触焊盘实现电接触并在第一走线部分中形成第一导电走线，由此形成第一导电线路。
14.如权利要求13所述的方法，进一步包括：
在第一介电层之上形成第二介电层；和
在第二介电层中形成开口；其中
第一接触焊盘在第二介电层中的开口内；和
第一走线部分在第二介电层之上。
15.如权利要求13所述的方法，其中，将光刻胶层图案化的步骤使光刻胶层的第一开口中的种子层暴露并用光刻胶层的剩余部分覆盖种子层的第一部分，其进一步包括：
除去光刻胶层的剩余部分；和
除去种子层的第一部分。
16.如权利要求13所述的方法，其中，种子层包含钛、钨和铜。
17.如权利要求13所述的方法，其中：
该方法进一步用于形成到第二接触焊盘的第二导电线路，其中，第二接触焊盘在第一介电层的第二部分之上，
形成种子层的步骤的进一步特征在于其在第二接触焊盘之上；
将光刻胶层图案化的步骤的进一步特征在于在光刻胶层中形成第二开口，其中：
第二开口具有在与第二接触焊盘相邻的区域中的第二走线部分，且第二开口具有在第二接触焊盘之上的第二接触部分；
第二接触部分与第二接触焊盘电接触；
第二走线部分有一个宽度；和
第二接触部分的宽度基本上不超过第二走线部分的最小宽度；和
形成导电材料的步骤的进一步特征在于在第二开口中形成导电材料以便与第二接触部分中的第二接触焊盘实现电接触，并在第二走线部分中形成第二导电走线，由此形成第二导电线路。
18.如权利要求17所述的方法，其中，第一接触焊盘与第二接触焊盘以不大于70微米的间距被隔开。
19.如权利要求17所述的方法，其进一步包括：
在第一介电层之上形成第二介电层；和
在第二介电层中形成开口；其中
第一接触焊盘和第二接触焊盘在第二介电层中的开口内；
直接在第一接触焊盘与第二接触焊盘之间有一个区域；
第一接触部分和第二接触部分在第二介电层之上；和
第二介电层中的开口包括直接在第一接触焊盘与第二接触焊盘之间的区域。
20.如权利要求17所述的方法，其中，第一接触焊盘和第二接触焊盘沿着集成电路的周线。
CN2006800415484A 2005-11-07 2006-10-11 细间距互连及制造方法 Active CN101305453B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/267,975 2005-11-07
US11/267,975 US7528069B2 (en) 2005-11-07 2005-11-07 Fine pitch interconnect and method of making
PCT/US2006/040020 WO2007055863A2 (en) 2005-11-07 2006-10-11 Fine pitch interconnect and method of making

Publications (2)

Publication Number Publication Date
CN101305453A true CN101305453A (zh) 2008-11-12
CN101305453B CN101305453B (zh) 2010-10-27

Family

ID=38002924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800415484A Active CN101305453B (zh) 2005-11-07 2006-10-11 细间距互连及制造方法

Country Status (7)

Country Link
US (1) US7528069B2 (zh)
EP (1) EP1949426A4 (zh)
JP (1) JP2009515361A (zh)
KR (1) KR101452791B1 (zh)
CN (1) CN101305453B (zh)
TW (1) TWI408775B (zh)
WO (1) WO2007055863A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681473A (zh) * 2012-09-11 2014-03-26 飞思卡尔半导体公司 具有沟槽通路的微电子封装及其制造方法
CN107731787A (zh) * 2016-08-11 2018-02-23 日月光半导体制造股份有限公司 包含高密度互连的半导体装置封装和堆叠封装组合件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750250B1 (en) * 2006-12-22 2010-07-06 Amkor Technology, Inc. Blind via capture pad structure
US20080272496A1 (en) * 2007-05-02 2008-11-06 Starkey Laboratories, Inc. Planar interconnect structure for hybrid circuits
US9202713B2 (en) 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
JP5898699B2 (ja) 2011-01-13 2016-04-06 タマラック サイエンティフィック カンパニー インコーポレイテッド 導電性シード層のレーザ除去
US9171793B2 (en) 2011-05-26 2015-10-27 Hewlett-Packard Development Company, L.P. Semiconductor device having a trace comprises a beveled edge
US9281293B2 (en) 2013-10-30 2016-03-08 Freescale Semiconductor Inc. Microelectronic packages having layered interconnect structures and methods for the manufacture thereof
US9312206B2 (en) 2014-03-04 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package with thermal via and method for fabrication thereof
US9589909B1 (en) 2015-10-23 2017-03-07 Nxp Usa, Inc. Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753253B1 (en) * 1986-06-18 2004-06-22 Hitachi, Ltd. Method of making wiring and logic corrections on a semiconductor device by use of focused ion beams
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
JPH01176936U (zh) * 1988-05-31 1989-12-18
US5019997A (en) * 1989-06-05 1991-05-28 General Electric Company Adaptive lithography accommodation of tolerances in chip positioning in high density interconnection structures
US5933752A (en) * 1996-11-28 1999-08-03 Sony Corporation Method and apparatus for forming solder bumps for a semiconductor device
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JP2004502296A (ja) 2000-06-26 2004-01-22 スリーエム　イノベイティブ　プロパティズ　カンパニー バイアのない印刷回路板
JP3440070B2 (ja) * 2000-07-13 2003-08-25 沖電気工業株式会社 ウェハー及びウェハーの製造方法
US6258705B1 (en) * 2000-08-21 2001-07-10 Siliconeware Precision Industries Co., Ltd. Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
JP2003243394A (ja) * 2002-02-19 2003-08-29 Fuji Electric Co Ltd 半導体装置の製造方法
JP2003282698A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置の製造方法および半導体装置
JP3551961B2 (ja) * 2002-04-10 2004-08-11 松下電器産業株式会社 半導体装置およびその製造方法
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
TW200410377A (en) * 2002-12-02 2004-06-16 Shen Yu Nung Semiconductor chip package and the packaging method
DE10258081A1 (de) * 2002-12-11 2004-07-08 Infineon Technologies Ag Verfahren zum Herstellen einer Lötstopp-Anordnung
TWI241700B (en) * 2003-01-22 2005-10-11 Siliconware Precision Industries Co Ltd Packaging assembly with integrated circuits redistribution routing semiconductor die and method for fabrication
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
JP2005129665A (ja) * 2003-10-22 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7087517B2 (en) * 2003-12-24 2006-08-08 Intel Corporation Method to fabricate interconnect structures
KR100588904B1 (ko) * 2003-12-31 2006-06-09 동부일렉트로닉스 주식회사 구리 배선 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681473A (zh) * 2012-09-11 2014-03-26 飞思卡尔半导体公司 具有沟槽通路的微电子封装及其制造方法
CN103681473B (zh) * 2012-09-11 2018-06-05 恩智浦美国有限公司 具有沟槽通路的微电子封装及其制造方法
CN107731787A (zh) * 2016-08-11 2018-02-23 日月光半导体制造股份有限公司 包含高密度互连的半导体装置封装和堆叠封装组合件

Also Published As

Publication number Publication date
WO2007055863A3 (en) 2007-07-12
US7528069B2 (en) 2009-05-05
KR20080066773A (ko) 2008-07-16
TW200729403A (en) 2007-08-01
US20070102828A1 (en) 2007-05-10
CN101305453B (zh) 2010-10-27
TWI408775B (zh) 2013-09-11
WO2007055863A2 (en) 2007-05-18
JP2009515361A (ja) 2009-04-09
KR101452791B1 (ko) 2014-10-21
EP1949426A4 (en) 2012-07-25
EP1949426A2 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
CN101305453B (zh) 细间距互连及制造方法
US6992376B2 (en) Electronic package having a folded package substrate
KR100721489B1 (ko) 회로 장치 및 그 제조 방법
CN100435299C (zh) 布线基板的制备方法
US7256490B2 (en) Test carrier for semiconductor components having conductors defined by grooves
EP1267402A2 (en) Semiconductor device and method of production of same
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
CN104851812A (zh) 半导体元件及其制作方法
US20150282317A1 (en) Edge contacts of circuit boards, and related apparatus and methods
US20090140419A1 (en) Extended plating trace in flip chip solder mask window
TW200936000A (en) Wire bonding substrate and fabrication thereof
KR20050035161A (ko) 반도체 부품
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
US7067907B2 (en) Semiconductor package having angulated interconnect surfaces
US6896173B2 (en) Method of fabricating circuit substrate
EP1003209A1 (en) Process for manufacturing semiconductor device
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
KR101057607B1 (ko) 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
CN107230640A (zh) 具散热座及双增层电路的散热增益型半导体组件及其制法
CN100505189C (zh) Ic封装基板的电镀引线布设处理方法及电镀引线结构
CN112786560A (zh) 半导体装置封装及其制造方法
JP5464633B2 (ja) パッケージ基板の製造方法
TWI242399B (en) Method of selected plating
TW202415170A (zh) 具有內埋式晶片的電路板及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder