CN100505189C - Ic封装基板的电镀引线布设处理方法及电镀引线结构 - Google Patents
Ic封装基板的电镀引线布设处理方法及电镀引线结构 Download PDFInfo
- Publication number
- CN100505189C CN100505189C CN 03139676 CN03139676A CN100505189C CN 100505189 C CN100505189 C CN 100505189C CN 03139676 CN03139676 CN 03139676 CN 03139676 A CN03139676 A CN 03139676A CN 100505189 C CN100505189 C CN 100505189C
- Authority
- CN
- China
- Prior art keywords
- lead wire
- electroplate lead
- wire
- electroplate
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明涉及一种IC封装基板的电镀引线布设处理方法,包括:a、在封装基板单元内的导线图形之间设置电镀引线,使导线图形的所有导线通过电镀引线彼此连通,电镀引线或导线图形与封装基板内的金属电源层连通;b、对封装基板进行电镀处理,通过化学蚀刻工艺去除电镀引线。本发明在封装基板单元内导线图形之间布设厚度小于导线图形厚度或宽度小于最窄导线图形宽度的电镀公用引线,通过蚀刻工艺去除电镀公用引线部分,控制蚀刻工艺条件可以使导线图形的形状改变达到最小,有利于基板电性能的改善,保证信号的完整,并能减小布线面积,特别适用于制作高频、高速IC的封装基板。
Description
技术领域
本发明涉及半导体电路封装基板制造技术,具体是一种集成电路封装基板的电镀引线布设处理方法,及基板上的电镀引线结构。
背景技术
随着集成电路发展的小型化和薄形化,对集成电路封装的要求也随之提高,其中对封装基板的要求更向着轻,薄,短,小的方向发展,以保证良好的电性能。为达到以上的要求,很高的布线密度是必需的,其中封装基板外层线路电镀引线的结构对布线的密度和封装后的电性能有着很大的影响。
目前,印刷半导体电路封装基板电镀公用连接线的布置方法通常采用以下两种方法:
1.通过布线将独立的需电镀的导线引出到封装基板单元之间的公用连接线以实现电镀时的导通,这种方法的封装基板线路结构示例如图1,其中基板(1)为多个基板单元(2)组成的矩阵条。基板单元(2)之间布设电镀总线(3),电镀总线(3)通过基板单元(2)内的电镀引线(4)与基板单元(2)内的导线图形(5)相连接,从而使所有需要电镀的导线图形(5)都与电镀总线相连接。基板中间的网格导线图形(6)也通过电镀引线(4)与电镀总线(3)相连通。电镀总线(3)一直延伸到基板板边,电镀时电镀设备上的电镀夹具触点与基板板边的电镀总线(3)连通,完成电镀过程。
2.第二种布置方法的示例如图2,除采用与1中类似的方法,在基板单元(7)之间布设与基板单元(7)内的电镀引线(9)连通的电镀总线(8),从而实现单元内部分导线图形(10)与电镀总线(8)的导通外,还在封装基板单元内布置内电镀总线(11),内电镀总线作为单元间电镀总线的补充部分,实现靠近单元中心部位的内部导线图形(12)通过电镀引线(9)、内电镀总线(11)与电镀总线(8)的导通。
上述两种布线方法在实现电镀后,都是通过去掉基板上电镀总线的方式将电镀引线彼此间分离,这种方式在基板的导线图形上留下如图3a所示的对应图1基板单元上的剩余电镀引线(4)和图3b所示的对应图2基板单元上的剩余电镀引线(9)。此种剩余的电镀引线情况对用于高频、高速的封装基板上的高速信号线形成信号的损失和干扰,影响信号的完整性。同时增加了布线的难度,甚至在甚高密度布线的情况下不可能实现电镀引线的排布。
发明内容
鉴于现有集成电路封装基板的电镀引线布线技术存在的上述问题,本发明提供一种封装基板的电镀引线布置处理方法及基板上的电镀引线结构,通过在基板单元内布置电镀引线,实现电镀时独立导线相互间的导通,并最大限度地保持电镀引线去除后所有信号导线的形状,以保证信号的传输完整,实现高密度布线。
本发明集成电路(IC)封装基板的电镀引线布设处理方法是这样实现的,它包括:
a、在封装基板单元内的导线图形之间设置电镀引线,将大致方形的电镀引线设置在所有的导线图形的之间,将导线图形的每一条就近连接到电镀引线上,使导线图形的所有导线通过电镀引线彼此连通,电镀引线或导线图形与封装基板内的金属电源层连通;
其中,电镀引线或导线图形的某些导线通过微孔与封装基板内的金属电源层连通。
电镀引线也可以通过电源导线图形等非信号导线图形与基板内的金属电源层连通。
b、对封装基板上需要电镀的导线图形进行电镀处理后,再通过化学蚀刻工艺去除电镀引线,使最终的信号线最大限度地保持设计时的形状。
一种集成电路封装基板单元内的电镀引线结构,其特征是包括集成电路封装基板单元,在封装基板单元内导线图形之间设置电镀引线,将大致方形的电镀引线设置在所有的导线图形的之间,导线图形的每一条导线就近连接到所述电镀引线,电镀引线或导线图形与封装基板底层内的电源层连通。
本发明在封装基板单元内导线图形之间布设电镀引线,在对特定图形,如键合指状物、球拍等完成所需电镀,如镍金电镀后,通过蚀刻工艺去除电镀公用引线部分,控制蚀刻工艺条件可以使导线图形的单元导线形状改变达到最小,有利于基板电性能的改善,保证信号的完整,并能减小布线面积。
本发明避免了在封装基板的传统电镀公用引线布线中切断电镀公用引线后,在基板的真正导线图形上留下大量多余的公用线段的缺陷,特别适用于制作高频、高速IC的封装基板。
附图说明
图1是现有的IC封装基板电镀总线和电镀引线结构示例;
图2是现有的另一种IC封装基板电镀总线和电镀引线结构示例;
图3是图1和图2所示封装去掉电镀总线后的线路结构示例;
图4是本发明的封装基板单元导线图形和电镀引线的结构示意图;
图5(a)是图4封装基板单元中电镀引线的I局部放大图,(b)是电镀引线与金属化微孔连接处M局部放大图,(c)是金属化微孔处的A—A剖面图;
图6、图7表示电源层上绝缘介质层和绝缘介质层上金属化微孔的形成示意图;
图8一图11为采用图形电镀形成减薄的电镀引线结构示意图;
图12一图16为采用预蚀刻方法形成减薄的电镀引线结构示意图;
图17为采用窄细导线条的电镀引线结构示意图;
图18为阻焊层的形成示意图;
图19为电镀引线的阻焊层开窗在后续电镀过程的保护示意图;
图20为电镀引线蚀刻时的其它区域保护示意图;
图21a、b为电镀引线蚀刻前后的示意图。
具体实施方式
以下结合附图进一步说明。
图4是应用本发明的封装基板单元线路结构示意图,图5是图4封装基板单元中电镀引线的局部放大图、电镀引线与金属化微孔连接处局部放大图、以及金属化过孔处的的剖面图。图示集成电路封装基板单元内的电镀引线结构,包括IC封装基板单元(13),在封装基板单元(13)内导线图形(14)之间设置电镀引线(15),将大致方形的电镀引线(15)设置在所有的导线图形的之间,导线图形(14)的每一条导线就近连接到所述电镀引线(15),电镀引线(15)再通过金属化微孔(16)穿过绝缘介质层(17)与封装基板内的金属电源层(18)连通。
电镀引线也可以通过非信号导线图形与基板内的金属电源层连通,该非信号导线图形是电源导线图形等。
本发明电镀引线的具体实施过程如下:
(一)、参照图6、图7,对电源层上绝缘介质层和绝缘介质层上金属化微孔的形成说明如下:
电源层(18)可以利用基板底铜电源层(见图6)或积层生长法形成的多层结构内的某一电源层(见图7)。电源层上的绝缘介质层(17)可以是丝印的可感光绝缘树脂,也可以是丝印的非感光绝缘树脂。对于可感光绝缘树脂,其上用作连接电镀引线(15)和电源层(18)的金属化微孔(16)是通过光刻工艺(即掩膜、曝光、显影)形成;对于非感光绝缘树脂,其上的金属化微孔(16)是通过激光打孔的方法形成。在绝缘介质层形成后,通过化学金属沉积技术在绝缘介质层表面形成一层很薄的金属沉积层(19)便于后续的线路金属层的电镀形成。
(二)、在封装基板单元(13)内导线图形(14)和电镀引线(15)的形成
考虑到减少后续用化学蚀刻去除电镀引线(15)的过程对导线图形(14)的侧向蚀刻,从而减小导线图形(14)的形变,必须将电镀引线(15)的厚度尽量减薄,或电镀引线(15)需切断部分的宽度尽量的小。
本发明的电镀引线是减薄的电镀引线结构,它的厚度小于导线图形的厚度,或电镀引线的宽度足够的小,使后续电镀引线的去除蚀刻工艺对导线图形不产生影响。
实现以上减薄的电镀引线(15)结构的方法有以下两种:
a)图形电镀的方法参照图8一图11,在导线图形(14)蚀刻之前的线路金属层的生长过程分两步进行。首先是通过全板电镀方法生长出所需的电镀引线金属层厚度(20)(见图8),然后通过图形转移技术将感光抗蚀膜(21)留在以后需要去除的电镀引线(15)部位的上表面,之后通过图形电镀技术将感光抗蚀膜之外区域的导线图形金属层(22)电镀到所需的厚度(见图9)。最后通过图形转移技术将包含电镀引线(15)的导线图形(14)转移到的感光抗蚀膜(21)上(见图10),用蚀刻工艺蚀刻出包含电镀引线(15)的导线图形(14)(见图11)。
b)预蚀刻的方法参照图12一图16,在导线图形(14)蚀刻之前的导线图形金属层(22)生长过程为一步电镀完成,即一步全板电镀达到所需的金属层厚度(见图12)。然后通过图形转移技术将感光抗蚀膜(21)留在除最后需要去除的电镀引线(15)部位之外的区域(见图13),之后利用化学蚀刻技术对感光抗蚀膜(21)开窗处的金属层进行减薄蚀刻至所需的电镀引线金属层厚度(20)(见图14)。再通过图形转移技术将包含电镀引’线(15)的导线图形(14)转移到感光抗蚀膜(21)上(见图15),用蚀刻工艺蚀刻出包含电镀引线(15)的导线图形(14)(见图16)。
实现电镀引线需切断部分的宽度尽量小的方法是通过在蚀刻掩膜版上设计符合工艺能力的细线条,然后通过图形转移感光抗蚀膜和蚀刻工艺同时实现导线图形(14)和最后易于蚀刻切断的细电镀引线(15)(图见17)。
(三)、阻焊层的形成
在完成(一)和(二)中的工艺过程后,进行阻焊层(23)的形成。如图18所示,阻焊层(23)是通过图形转移(即丝印,曝光,显影)将可感光阻焊树脂形成的到基板单元面上的。阻焊层(23)形成对线路的保护层并暴露出导线图形(14)上需要后续电镀的开口(24),以及暴露出最后用来蚀刻切断电镀引线(15)而对应的蚀刻开口(25),以便在后续实现电镀引线(15)的去除(见图18)。
(四)后续电镀金属层
在进行对阻焊层后续电镀开口(24)区域进行后续电镀前需要通过图形转移技术将感光抗蚀膜(21)覆盖住最后用来蚀刻切断电镀引线(15)的蚀刻开口(25)(见图19)。然后对电镀开口(24)进行后续电镀。
(五)、电镀引线(15)的化学蚀刻去除
通过图形转移技术将感光抗蚀膜(21)覆盖在除电镀引线(15)的蚀刻开口(25)之外的所有区域(见图20),然后通过化学蚀刻工艺将将电镀引线(15)蚀刻去除。通过控制化学蚀刻的时间可以对电镀引线(15)的去除的进行控制,以达到完全去除电镀引线(15),并最大限度地保持导线图形(14)的原始形状(见图21)。
Claims (10)
1、IC封装基板的电镀引线布设处理方法,其特征是包括:
a、在封装基板单元内的导线图形之间设置电镀引线,将大致方形的电镀引线设置在所有的导线图形的之间,将导线图形的每一条就近连接到电镀引线上,使导线图形的所有导线通过电镀引线彼此连通,电镀引线或导线图形与封装基板内的金属电源层连通;
b、对封装基板进行后续电镀,再通过化学蚀刻工艺去除电镀引线。
2、根据权利要求1的电镀引线布设处理方法,其特征是:电镀引线或导线图形的某些导线通过微孔与封装基板内的金属电源层连通。
3、根据权利要求2的电镀引线布设处理方法,其特征是:所述的微孔是通过孔金属化方法制成的。
4、根据权利要求1的电镀引线布设处理方法,其特征是:电镀引线通过非信号导线图形与基板内的金属电源层连通。
5、根据权利要求4的电镀引线布设处理方法,其特征是:所述的非信号导线图形是电源导线图形。
6、根据权利要求1的电镀引线布设处理方法,其特征是:所述电镀引线是减薄的电镀引线结构,它的厚度小于导线图形的厚度,或电镀引线的宽度足够的小,使电镀引线的去除蚀刻工艺对信号导线图形不产生影响。
7、根据权利要求6的电镀引线布设处理方法,其特征是所述减薄的电镀引线结构形成过程是:
1)、全板电镀生长出所需的电镀引线金属层厚度(20),通过图形转移将感光抗蚀膜(21)留在以后需要去除的电镀引线(15)部位的上表面,采用图形电镀技术将感光抗蚀膜之外区域的导线图形金属层(22)电镀到所需的厚度;
2)、通过图形转移技术将包含电镀引线(15)的导线图形(14)转移到的感光抗蚀膜(21)上,用蚀刻工艺蚀刻出包含电镀引线(15)的导线图形(14)。
8、根据权利要求6的电镀引线布设处理方法,其特征是所述减薄的电镀引线结构形成过程是:
1)、一步全板电镀形成所需的导线图形金属层(22),采用图形转移将感光抗蚀膜(21)留在除最后需要去除的电镀引线(15)部位之外的区域,对感光抗蚀膜(21)开窗处的金属层进行减薄蚀刻至所需的电镀引线金属层厚度(20);
2)、通过图形转移将包含电镀引线(15)的导线图形(14)转移到感光抗蚀膜(21)上,用蚀刻工艺蚀刻出包含电镀引线(15)的导线图形(14)。
9、一种集成电路封装基板单元内的电镀引线结构,其特征是:包括集成电路封装基板单元,在封装基板单元内导线图形之间设置电镀引线,将大致方形的电镀引线设置在所有的导线图形的之间,导线图形的每一条导线就近连接到所述电镀引线,电镀引线与封装基板内的金属电源层连通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03139676 CN100505189C (zh) | 2003-06-30 | 2003-06-30 | Ic封装基板的电镀引线布设处理方法及电镀引线结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03139676 CN100505189C (zh) | 2003-06-30 | 2003-06-30 | Ic封装基板的电镀引线布设处理方法及电镀引线结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1567552A CN1567552A (zh) | 2005-01-19 |
CN100505189C true CN100505189C (zh) | 2009-06-24 |
Family
ID=34470662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03139676 Expired - Fee Related CN100505189C (zh) | 2003-06-30 | 2003-06-30 | Ic封装基板的电镀引线布设处理方法及电镀引线结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100505189C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102427681B (zh) * | 2011-12-05 | 2013-11-27 | 深圳市五株科技股份有限公司 | 金手指电路板制作方法 |
CN103165560B (zh) * | 2013-02-06 | 2016-12-28 | 日月光半导体制造股份有限公司 | 基板及应用其的半导体结构 |
CN108875250B (zh) * | 2018-07-02 | 2023-03-24 | 广州美维电子有限公司 | 一种电镀软金均匀性的改善方法、电子设备、存储介质 |
CN113471165B (zh) * | 2020-03-31 | 2024-05-17 | 深南电路股份有限公司 | 一种封装基板和封装基板母板 |
-
2003
- 2003-06-30 CN CN 03139676 patent/CN100505189C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1567552A (zh) | 2005-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100271838B1 (ko) | 평면재분배구조및그의제조방법 | |
EP0365783B1 (en) | Multilevel integrated circuit packaging structures | |
US7365006B1 (en) | Semiconductor package and substrate having multi-level vias fabrication method | |
CA1143862A (en) | High performance semiconductor package assembly | |
CN102111968B (zh) | 多层布线基板的制造方法及多层布线基板 | |
US7874065B2 (en) | Process for making a multilayer circuit board | |
US5768108A (en) | Multi-layer wiring structure | |
JPH06181283A (ja) | 多チップモジュールのための架橋式プログラミングの方法 | |
US4289575A (en) | Method of making printed wiringboards | |
CN101305453B (zh) | 细间距互连及制造方法 | |
US7384566B2 (en) | Fabrication method for printed circuit board | |
US7045460B1 (en) | Method for fabricating a packaging substrate | |
KR20050035161A (ko) | 반도체 부품 | |
US3568312A (en) | Method of making printed circuit boards | |
EP0399768B1 (en) | Mehod of manufacturing a surface-mounted wiring board | |
EP1344435B1 (en) | Parallel plane substrate | |
US6930044B1 (en) | Method for fabricating a packaging substrate | |
CN100505189C (zh) | Ic封装基板的电镀引线布设处理方法及电镀引线结构 | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
KR101057607B1 (ko) | 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스 | |
CN102149255B (zh) | 多引线通孔的形成方法 | |
JP3721299B2 (ja) | 半導体パッケージの製造方法 | |
CN100505195C (zh) | 集成电路封装基板的实心导电过孔成形方法 | |
JP3994312B2 (ja) | プリント配線板およびその製造方法およびインターポーザ基板 | |
CN218333849U (zh) | 一种芯片封装载板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20200630 |