CN218333849U - 一种芯片封装载板 - Google Patents
一种芯片封装载板 Download PDFInfo
- Publication number
- CN218333849U CN218333849U CN202222484914.2U CN202222484914U CN218333849U CN 218333849 U CN218333849 U CN 218333849U CN 202222484914 U CN202222484914 U CN 202222484914U CN 218333849 U CN218333849 U CN 218333849U
- Authority
- CN
- China
- Prior art keywords
- layer
- lead
- electrode
- chip package
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开了一种芯片封装载板，包括承载片、基板和复数个按矩阵布置在基板上的单元电路，承载片可剥离地粘贴在基板的底面上，单元电路之间包括栅格形的切割道；单元电路包括复数个电极，电极包括顶电极和底电极；在竖直方向包括顶电极层、引线层和底电极层，顶电极布置在顶电极层中，底电极布置在底电极层中；引线层布置在顶电极层与底电极层之间，包括与单元电路电极对应的引线和复数根连接线，连接线布置在切割道中；引线的第一端与对应的电极连接，引线的另一端与连接线连接。本实用新型在电极蚀刻制作完成后，各电极通过引线层保持电连接，仍然可以方便地对电极进行电处理。
Description
技术领域
本实用新型涉及芯片封装，尤其涉及一种芯片封装载板。
背景技术
封装载板是集成电路先进封装的关键基材，集成电路的封装所涉及的各个方面几乎都是在封装载板上进行或与封装载板相关。
传统的芯片封装载板包括承载片、基板和多个按矩阵布置在基板上的单元电路，承载片可剥离地粘贴在基板的底面上，单元电路之间有栅格形的切割道。单元电路包括复数个电极，电极包括顶电极和底电极。封装载板在竖直方向包括顶电极层和底电极层，顶电极布置在顶电极层中，底电极布置在底电极层中。封装载板通常在铜层上制作，例如，可以在铜层的底面上印刷感光油墨作为基板层，在感光油墨层上制作出所有单元电路的底电极孔，再在所有单元电路的底电极孔中进行电镀，形成所有单元电路的底电极，承载片可剥离地粘贴在基板和底电极的底面上。顶电极的制作通过在铜层上蚀刻进行，顶电极制作完成后，每个电极成为相互绝缘的独立个体，难以对电极再进行电处理。例如因为电极布局的原因，底电极的顶面较大，部分超出顶电极的底面。顶电极无法全部覆盖底电极的顶面，底电极金属的顶面反光，底电极顶部的反光面无法通过电泳方式覆盖，通过印刷阻光面，难以对位准确。又如，顶电极顶面的可焊金属层只能在蚀刻前电镀，无法在顶电极蚀刻完成后再对电极进行电镀。
发明内容
本实用新型要解决的技术问题是提供一种在电极蚀刻完成后还能方便地对电极进行电处理的芯片封装载板。
为了解决上述技术问题，本实用新型采用的技术方案是，一种芯片封装载板，包括承载片、基板和复数个按矩阵布置在基板上的单元电路，承载片可剥离地粘贴在基板的底面上，单元电路之间包括栅格形的切割道；单元电路包括复数个电极，电极包括顶电极和底电极；在竖直方向包括顶电极层、引线层和底电极层，顶电极布置在顶电极层中，底电极布置在底电极层中；引线层布置在顶电极层与底电极层之间，包括与单元电路电极对应的引线和复数根连接线，连接线布置在切割道中；引线的第一端与对应的电极连接，引线的另一端与连接线连接。
以上所述的芯片封装载板，基板包括与单元电路电极对应的底电极孔，底电极布置在基板中，引线层布置在基板的顶面上；承载片可剥离地粘贴在基板和底电极的底面上。
以上所述的芯片封装载板，底电极的顶面沿横向部分超出顶电极的底面，引线的第一端覆盖底电极的顶面；引线层外露的顶面覆盖电泳层。
以上所述的芯片封装载板，基板包括感光阻焊层和感光油墨层，感光油墨层包括所述的底电极孔，底电极布置在感光油墨层中；感光阻焊层包括与引线层对应的镂空图形，所述的引线和所述的连接线布置在感光阻焊层的镂空图形中
以上所述的芯片封装载板，顶电极的顶面和底电极的底面分别覆盖可焊金属电镀层。
以上所述的芯片封装载板，所述的芯片封装载板为RGB LED芯片封装载板，单元电路包括4个所述的电极，单元电路的4个底电极布置在单元电路的四角部位；所述的复数根连接线包括复数根纵向连接线和复数根横向连接线，复数根纵向连接线和复数根横向连接线组成连接线栅格。
以上所述的芯片封装载板，所述的引线包括横向引线和纵向引线，每个所述的电极通过横向引线与纵向连接线连接，通过纵向引线与横向连接线连接。
以上所述的芯片封装载板，底电极的顶面部分超出顶电极的底面，引线的第一端覆盖底电极的顶面；引线层外露的顶面覆盖电泳层。
以上所述的芯片封装载板，所述的引线层与芯片封装载板边缘的导电触点连接。
本实用新型的芯片封装载板在电极蚀刻制作完成后，各电极通过引线层保持电连接，芯片封装载板各电极直到封装完成，分割成独立的封装体后，单元电路中的各电极才相互独立、绝缘。所以，本实用新型的芯片封装载板在封装前后都可以方便地对电极进行电处理，包括电镀和/或电泳处理。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
图1是本实用新型实施例1芯片封装载板的俯视的示意图。
图2是本实用新型实施例1芯片封装载板封装单元的剖面结构图。
图3是本实用新型实施例1芯片封装载板封装单元的俯视图。
图4是本实用新型实施例2芯片封装载板局部区域的俯视图。
图5是本实用新型实施例2芯片封装载板局部区域顶电极的投影图。
图6是本实用新型实施例2芯片封装载板局部区域电泳层的投影图。
图7是本实用新型实施例2芯片封装载板局部区域引线层的投影图。
图8是本实用新型实施例2芯片封装载板局部区域底电极的投影图。
具体实施方式
本实用新型实施例1芯片封装载板的结构如图1至图3所示，包括承载片10、基板20和多个近矩阵布置在基板20上的单元电路30，承载片10通过可剥离胶粘11贴在基板20的底面上，单元电路30之间具有栅格形、纵横交错的切割道70。单元电路30包括两个电极31，电极31包括顶电极31A和底电极31B。顶电极31A的顶面覆盖有可焊金属电镀层32。底电极31B的底面覆盖有可焊金属电镀层33。
芯片封装载板在竖直方向包括顶电极层40、引线层50和底电极层60，顶电极31A布置在顶电极层40中，底电极31B布置在底电极层60中。引线层50布置在顶电极层40与底电极层60之间，引线层50包括与单元电路30电极对应的引线51和多根连接线52，连接线52布置在切割道70中，连接线52的宽度小于或等于切割道70的宽度。连接线52可以沿纵向布置、沿横向布置，或与切割道70一样，为纵横交错的栅格形。引线51的第一端与对应的电极31连接，引线的另一端与连接线52连接，连接线52与芯片封装载板边缘的导电触点53电连接。芯片封装载板在芯片封装完毕，进行切割时，连接线52全部切除。连接线52全部切除后，芯片封装载板上的电极31相互电绝缘。
基板20包括感光阻焊层21和感光油墨层22，引线层50布置在基板20顶面的感光阻焊层21中，底电极31B布置在感光油墨层22中。感光油墨层22中有与与单元电路30底电极31B对应的底电极孔，底电极31B布置在感光油墨层22的底电极孔中。感光阻焊层21中有与引线层对应的镂空图形，引线51和连接线52布置在感光阻焊层21的镂空图形中。
承载片10通过可剥离胶11粘贴在感光油墨层22和底电极31B可焊金属电镀层33的底面上。
底电极31B的横向尺寸较大，底电极31B的顶面沿横向部分超出顶电极31A的底面，引线51的第一端完全覆盖底电极31B的顶面。引线层50外露的顶面覆盖了电泳层80。
本实用新型实施例2芯片封装载板的结构如图4至图8所示，实施例2的芯片封装载板与实施例1芯片封装载板的区别在于，芯片封装载板为RGB LED芯片封装载板，单元电路30包括4个电极，单元电路30的4个底电极31B布置在单元电路30的四角部位。连接线52包括多根纵向连接线52B和多根横向连接线52A，多根纵向连接线52B和多根横向连接线52A与切割道70一样，布置成纵横交错的栅格形。
引线51包括横向引线51A和纵向引线51B，每个电极31通过横向引线51A与纵向连接线52B连接，通过纵向引线51B与横向连接线52A连接。
单元电路30的4个电极包括R电极、G电极、B电极和公共电极，由于单元电路30的4个底电极31B布置在单元电路30的四角部位，而公共电极的顶电极有三个焊盘，需要斜向布置，顶电极31A沿横向不可能全部覆盖底电极31B，为了防止底电极31B的顶面反光，引线51的第一端完全覆盖底电极31B的顶面。在引线层50外露的顶面覆盖电泳层80，可以完全遮挡底电极31B顶部的金属反光面。
本实用新型以上实施例的芯片封装载板在电极蚀刻制作完成后，各电极通过引线层保持电连接，芯片封装载板各电极直到封装完成，分割成独立的封装体后，单元电路中的各电极才相互独立、绝缘。所以，本实用新型以上实施例的芯片封装载板在封装前后都可以方便地对电极进行电处理，包括电镀和/或电泳处理。
Claims (9)
1.一种芯片封装载板，包括承载片、基板和复数个按矩阵布置在基板上的单元电路，承载片可剥离地粘贴在基板的底面上，单元电路之间包括栅格形的切割道；单元电路包括复数个电极，电极包括顶电极和底电极；在竖直方向包括顶电极层和底电极层，顶电极布置在顶电极层中，底电极布置在底电极层中；其特征在于，包括引线层，引线层布置在顶电极层与底电极层之间，引线层包括与单元电路电极对应的引线和复数根连接线，连接线布置在切割道中；引线的第一端与对应的电极连接，引线的另一端与连接线连接。
2.根据权利要求1所述的芯片封装载板，其特征在于，基板包括与单元电路电极对应的底电极孔，底电极布置在基板中，引线层布置在基板的顶面上；承载片可剥离地粘贴在基板和底电极的底面上。
3.根据权利要求2所述的芯片封装载板，其特征在于，底电极的顶面沿横向部分超出顶电极的底面，引线的第一端覆盖底电极的顶面；引线层外露的顶面覆盖电泳层。
4.根据权利要求2所述的芯片封装载板，其特征在于，基板包括感光阻焊层和感光油墨层，感光油墨层包括所述的底电极孔，底电极布置在感光油墨层中；感光阻焊层包括与引线层对应的镂空图形，所述的引线和所述的连接线布置在感光阻焊层的镂空图形中。
5.根据权利要求1所述的芯片封装载板，其特征在于，顶电极的顶面和底电极的底面分别覆盖可焊金属电镀层。
6.根据权利要求1所述的芯片封装载板，其特征在于，所述的芯片封装载板为RGB LED芯片封装载板，单元电路包括4个所述的电极，单元电路的4个底电极布置在单元电路的四角部位；所述的复数根连接线包括复数根纵向连接线和复数根横向连接线，复数根纵向连接线和复数根横向连接线组成连接线栅格。
7.根据权利要求6所述的芯片封装载板，其特征在于，所述的引线包括横向引线和纵向引线，每个所述的电极通过横向引线与纵向连接线连接，通过纵向引线与横向连接线连接。
8.根据权利要求6所述的芯片封装载板，其特征在于，底电极的顶面部分超出顶电极的底面，引线的第一端覆盖底电极的顶面；引线层外露的顶面覆盖电泳层。
9.根据权利要求1所述的芯片封装载板，其特征在于，所述的引线层与芯片封装载板边缘的导电触点连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222484914.2U CN218333849U (zh) | 2022-09-20 | 2022-09-20 | 一种芯片封装载板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222484914.2U CN218333849U (zh) | 2022-09-20 | 2022-09-20 | 一种芯片封装载板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218333849U true CN218333849U (zh) | 2023-01-17 |
Family
ID=84837849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222484914.2U Active CN218333849U (zh) | 2022-09-20 | 2022-09-20 | 一种芯片封装载板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218333849U (zh) |
-
2022
- 2022-09-20 CN CN202222484914.2U patent/CN218333849U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475264A (en) | Arrangement having multilevel wiring structure used for electronic component module | |
| TW544883B (en) | Manufacturing method of semiconductor device | |
| US20040125577A1 (en) | Low loss, high density array interconnection | |
| US20070132066A1 (en) | Substrate having minimum kerf width | |
| US10790225B1 (en) | Chip package structure and chip package method including bare chips with capacitor polar plate | |
| CN102270619B (zh) | 用于电子封装组件的焊盘配置 | |
| US8552534B2 (en) | Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same | |
| KR100738134B1 (ko) | 회로 장치의 제조 방법 | |
| CN110223925A (zh) | 制造半导体器件的方法 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN218333849U (zh) | 一种芯片封装载板 | |
| US20230076966A1 (en) | Semiconductor device | |
| CN215342591U (zh) | 基于防静电的封装结构 | |
| KR20070050597A (ko) | 태양전지 모듈 및 그 제작방법 | |
| CN113571434B (zh) | 一种新型的面板级封装方法及结构 | |
| CN114975130A (zh) | 一种垂直型mosfet芯片的封装结构的封装方法 | |
| JPH0712071B2 (ja) | ハイブリッド集積回路製作方法 | |
| CN112951797A (zh) | 指纹模组、电子设备及指纹模组加工方法 | |
| EP1604401B1 (en) | Semiconductor device, semiconductor body and method of manufacturing thereof | |
| CN215527728U (zh) | 一种防静电的封装结构 | |
| CN100505189C (zh) | Ic封装基板的电镀引线布设处理方法及电镀引线结构 | |
| CN214898443U (zh) | 一种四合一mini-led模组和线路板 | |
| CN111883439B (zh) | 一种芯片封装方法 | |
| JP2000340732A (ja) | 半導体装置用リードフレーム及びこれを用いた半導体装置 | |
| CN111554624B (zh) | 一种芯片封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |