CN111554624B - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN111554624B
CN111554624B CN202010367748.0A CN202010367748A CN111554624B CN 111554624 B CN111554624 B CN 111554624B CN 202010367748 A CN202010367748 A CN 202010367748A CN 111554624 B CN111554624 B CN 111554624B
Authority
CN
China
Prior art keywords
chip
main chip
packaging
package
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010367748.0A
Other languages
English (en)
Other versions
CN111554624A (zh
Inventor
李红雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202010367748.0A priority Critical patent/CN111554624B/zh
Publication of CN111554624A publication Critical patent/CN111554624A/zh
Application granted granted Critical
Publication of CN111554624B publication Critical patent/CN111554624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片封装方法，包括：提供第一封装体和第二封装体；其中，第一封装体包含至少一个第一封装单元，第一封装单元包括相邻设置的第一主芯片和第二主芯片、以及第一塑封层，其中，第一主芯片和第二主芯片的信号传输区相邻设置；第二封装体包含至少一个连接芯片、多个第一导电柱、第二塑封层，其中，每个连接芯片的外围设置有多个第一导电柱；将第一导电柱靠近连接芯片的非功能面的一侧表面与封装基板电连接；将第一主芯片和第二主芯片的非信号传输区与第一导电柱远离封装基板的一侧表面电连接，将第一主芯片和第二主芯片的信号传输区域与连接芯片的功能面电连接。本申请提供的芯片封装方法，能够降低封装成本，提高封装器件的性能。

Description

一种芯片封装方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。
背景技术
现有的基于聚合物的2D封装技术是最基本、应用最广泛的封装形式，技术成熟，成本也较低，但是没有第三方向的连接，且线宽较大。近期发展起来的基于硅中介板的封装技术线宽较小，形成的封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅材料脆性较高，导致封装器件的稳定性较低。因此，需要结合现有封装技术的优点，发展一种新的封装技术，能够降低成本，且形成的封装器件的性能优异。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法，能够降低封装成本，提高封装器件的性能。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种芯片封装方法，包括：提供第一封装体和第二封装体；其中，所述第一封装体中包含至少一个第一封装单元，所述第一封装单元包括相邻设置的第一主芯片和第二主芯片、以及第一塑封层，其中，所述第一主芯片和所述第二主芯片的信号传输区相邻设置，所述第一塑封层覆盖所述第一主芯片和所述第二主芯片的侧面；所述第二封装体中包含至少一个连接芯片、多个第一导电柱、第二塑封层，其中，每个所述连接芯片的外围设置有多个所述第一导电柱，所述第二塑封层覆盖所述连接芯片和所述第一导电柱的侧面；将所述第一导电柱靠近所述连接芯片的非功能面的一侧表面与封装基板电连接；将所述第一主芯片和所述第二主芯片的非信号传输区与所述第一导电柱远离所述封装基板的一侧表面电连接，将所述第一主芯片和所述第二主芯片的信号传输区域与所述连接芯片的功能面电连接。
其中，所述提供第一封装体，包括：提供可移除的第一载板，所述第一载板上定义有至少一个区域；在每个所述区域黏贴所述第一主芯片和所述第二主芯片，且所述第一主芯片和所述第二主芯片的功能面朝向所述第一载板，所述第一主芯片和所述第二主芯片的信号传输区相邻设置；在所述第一载板设置有所述第一主芯片和所述第二主芯片的一侧形成所述第一塑封层；移除所述第一载板。
或者，所述提供第一封装体，包括：提供可移除的第一载板，所述第一载板上定义有至少一个区域；在每个所述区域黏贴所述第一主芯片和所述第二主芯片，且所述第一主芯片和所述第二主芯片的非功能面朝向所述第一载板，所述第一主芯片和所述第二主芯片的信号传输区相邻设置；在所述第一载板设置有所述第一主芯片和所述第二主芯片的一侧形成所述第一塑封层，所述第一主芯片和所述第二主芯片的所述功能面从所述第一塑封层中露出；移除所述第一载板。
其中，所述提供第二封装体，包括：提供可移除的第二载板，所述第二载板上定义有至少一个区域；在每个所述区域边缘形成多个所述第一导电柱；在每个所述区域的内侧黏贴所述连接芯片，且所述连接芯片的所述非功能面朝向所述第二载板，所述连接芯片的所述功能面上的焊盘位置处分别设置有第二导电柱；在所述第二载板设置有所述连接芯片的一侧形成第二塑封层，所述第一导电柱和所述第二导电柱远离所述第二载板的一侧表面从所述第二塑封层中露出；移除所述第二载板。
或者，所述提供第二封装体，包括：提供可移除的第二载板，所述第二载板上定义有至少一个区域；在每个所述区域边缘形成多个所述第一导电柱；在每个所述区域的内侧黏贴所述连接芯片，且所述连接芯片的所述功能面朝向所述第二载板，所述连接芯片的所述功能面上的焊盘位置处分别设置有第二导电柱；在所述第二载板设置有所述连接芯片的一侧形成第二塑封层，所述第一导电柱远离所述第二载板的一侧表面从所述第二塑封层中露出，且所述第一导电柱的高度大于等于所述连接芯片的非功能面与所述第二载板靠近所述第一导电柱一侧表面之间的距离；移除所述第二载板。
其中，所述将所述第一主芯片和所述第二主芯片的非信号传输区与所述第一导电柱远离所述封装基板的一侧表面电连接，将所述第一主芯片和所述第二主芯片的信号传输区域与所述连接芯片的功能面电连接，之后，所述第一主芯片的功能面与所述封装基板靠近所述第二封装体的一侧表面之间的距离大于等于所述第一主芯片的功能面与所述连接芯片的非功能面之间的距离。
其中，所述将所述第一导电柱靠近所述连接芯片的非功能面的一侧表面与封装基板电连接，之后，包括：在所述第二封装体和所述封装基板之间形成第一底填胶。
其中，所述将所述第一主芯片和所述第二主芯片的非信号传输区与所述第一导电柱远离所述封装基板的一侧表面电连接，将所述第一主芯片和所述第二主芯片的信号传输区域与所述连接芯片的功能面电连接，之后，包括：在所述第一主芯片和所述第二主芯片的功能面与所述第二封装体之间形成第二底填胶。
其中，所述第一封装体中包含至少两个所述第一封装单元，相邻所述第一封装单元的所述第一塑封层相互连接；所述提供所述第一封装体之后，包括：切割掉相邻所述第一封装单元之间的区域，以获得包含单个所述第一封装单元的结构。
其中，所述第二封装体中包含至少两个第二封装单元，每个所述第二封装单元包括至少一个所述连接芯片以及位于所述连接芯片外围的多个所述第一导电柱、以及所述第二塑封层，相邻所述第二封装单元的所述第二塑封层相互连接；所述提供所述第二封装体之后，包括：切割掉相邻所述第二封装单元之间的区域，以获得包含单个所述第二封装单元的结构。
本申请的有益效果是：区别于现有技术的情况，本申请提供的芯片封装方法对于主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接两个主芯片，提高主芯片之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用普通的导电柱与封装基板连接，能够降低封装成本。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片封装方法一实施方式的流程示意图；
图2a为第一封装体一实施方式的结构示意图；
图2b为第二封装体一实施方式的结构示意图；
图3为提供第一封装体一实施方式的流程示意图；
图4a为图3中步骤S201对应的一实施方式的结构示意图；
图4b为图3中步骤S202对应的一实施方式的结构示意图；
图4c为图3中步骤S203对应的一实施方式的结构示意图；
图5为提供第一封装体另一实施方式的流程示意图；
图6a为图5中步骤S302对应的一实施方式的结构示意图；
图6b为图5中步骤S303对应的一实施方式的结构示意图；
图6c为图5中步骤S303对应的另一实施方式的结构示意图；
图6d为图5中步骤S304对应的一实施方式的结构示意图；
图7为提供第一封装体之后包括的步骤对应的一实施方式的结构示意图；
图8是第一封装体另一实施方式的结构示意图；
图9为提供第二封装体一实施方式的流程示意图；
图10a为图9中步骤S402对应的一实施方式的结构示意图；
图10b为图9中步骤S403对应的一实施方式的结构示意图；
图10c为图9中步骤S404对应的一实施方式的结构示意图；
图11为提供第二封装体另一实施方式的流程示意图；
图12a为图11中步骤S503对应的一实施方式的结构示意图；
图12b为图11中步骤S504对应的一实施方式的结构示意图；
图12c为图11中步骤S505对应的一实施方式的结构示意图；
图13是第二封装体另一实施方式的结构示意图；
图14为图1中步骤S102对应的一实施方式的结构示意图；
图15为图1中步骤S102之后包括的步骤对应的一实施方式的结构示意图；
图16为图1中步骤S103对应的一实施方式的结构示意图；
图17为图1中步骤S103之后包括的步骤对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1为本申请芯片封装方法一实施方式的流程示意图，该芯片封装方法包括如下步骤：
S101，提供第一封装体和第二封装体；其中，第一封装体中包含至少一个第一封装单元，第一封装单元包括相邻设置的第一主芯片和第二主芯片、以及第一塑封层，其中，第一主芯片和第二主芯片的信号传输区相邻设置，第一塑封层覆盖第一主芯片和第二主芯片的侧面；第二封装体中包含至少一个连接芯片、多个第一导电柱、第二塑封层，其中，每个连接芯片的外围设置有多个第一导电柱，第二塑封层覆盖连接芯片和第一导电柱的侧面。
具体地，请参阅图2a和图2b，图2a为第一封装体一实施方式的结构示意图，图2b为第二封装体一实施方式的结构示意图。图2a中仅示意性画出第一封装体中包含一个第一封装单元的情况，第一封装单元包括相邻设置的第一主芯片11和第二主芯片12、以及第一塑封层13；其中，第一主芯片11和第二主芯片12的信号传输区600相邻设置，第一塑封层13覆盖第一主芯片11和第二主芯片12的侧面。图2b中仅示意性画出第二封装体中包含一个连接芯片31的情况，在其他实施方式中，第二封装体可以包含多个连接芯片31。图2b中第二封装体还包括多个第一导电柱32、第二塑封层33，其中，连接芯片31的外围设置有多个第一导电柱32，第二塑封层33覆盖连接芯片31的侧面和第一导电柱32的侧面。
在一个实施方式中，请参阅图3，图3为提供第一封装体一实施方式的流程示意图，上述步骤S101中所述的提供第一封装体具体包括如下步骤：
S201，提供可移除的第一载板，第一载板上定义有至少一个区域。
具体地，请参阅图4a，图4a为图3中步骤S201对应的一实施方式的结构示意图。图中示意性地画出第一载板10上定义有一个区域，其中，第一载板10由金属、塑料等硬性材质形成。
S202，在每个区域黏贴第一主芯片和第二主芯片，且第一主芯片和第二主芯片的功能面朝向第一载板，第一主芯片和第二主芯片的信号传输区相邻设置。
具体地，请参阅图4b，图4b为图3中步骤S202对应的一实施方式的结构示意图。本实施方式中，在定义有一个区域的第一载板10上黏贴第一主芯片11和第二主芯片12，且第一主芯片11和第二主芯片12的功能面110和120朝向第一载板10，第一主芯片11和第二主芯片12的信号传输区600相邻设置。具体可以通过双面胶等可剥离胶将第一主芯片11和第二主芯片12黏贴在第一载板10上。
S203，在第一载板设置有第一主芯片和第二主芯片的一侧形成第一塑封层。
具体地，请参阅图4c，图4c为图3中步骤S203对应的一实施方式的结构示意图。在第一载板10设置有第一主芯片11和第二主芯片12的一侧形成第一塑封层13。第一塑封层13覆盖第一主芯片11和第二主芯片12的侧面，第一主芯片11和第二主芯片12的非功能面111和121可以从第一塑封层13中露出，也可以不露出。第一塑封层13的材质可以为环氧树脂等，可对第一主芯片11和第二主芯片12起到保护作用。
在进行上述步骤S203时，可以先在第一载板10一侧形成第一塑封层13，第一塑封层13覆盖第一主芯片11和第二主芯片12的非功能面111和121；然后对第一塑封层13远离第一载板10的一侧表面进行研磨处理，以使得第一塑封层13的表面平整，并使第一主芯片11和第二主芯片12的非功能面111和121从第一塑封层13中露出；或者控制研磨处理过程，使第一塑封层13的表面平整，同时第一主芯片11和第二主芯片12的非功能面111和121不从第一塑封层13中露出。图4c示意性画出第一主芯片11和第二主芯片12的非功能面111和121不从第一塑封层13中露出的情况。
S204，移除第一载板。
具体可继续参阅图2a，移除载板10之后，形成的第一封装体包含一个第一封装单元，第一封装单元包括相邻设置的第一主芯片11和第二主芯片12、以及第一塑封层13；其中，第一主芯片11和第二主芯片12的信号传输区600相邻设置，第一塑封层13覆盖第一主芯片11和第二主芯片12的侧面。
另一实施方式中，请参阅图5，图5为提供第一封装体另一实施方式的流程示意图，上述步骤S101中所述的提供第一封装体具体还可以包括如下步骤：
S301，提供可移除的第一载板，第一载板上定义有至少一个区域。
S302，在每个区域黏贴第一主芯片和第二主芯片，且第一主芯片和第二主芯片的非功能面朝向第一载板，第一主芯片和第二主芯片的信号传输区相邻设置。
具体地，请参阅图6a，图6a为图5中步骤S302对应的一实施方式的结构示意图。本实施方式中，在定义有一个区域的第一载板20上黏贴第一主芯片21和第二主芯片22，且第一主芯片21和第二主芯片22的非功能面211和221朝向第一载板20，第一主芯片21和第二主芯片22的信号传输区600相邻设置。具体可以通过双面胶等可剥离胶将第一主芯片21和第二主芯片22黏贴在第一载板20上。
S303，在第一载板设置有第一主芯片和第二主芯片的一侧形成第一塑封层，第一主芯片和第二主芯片的功能面从第一塑封层中露出。
具体地，请参阅图6b，图6b为图5中步骤S303对应的一实施方式的结构示意图。在定义有一个区域的第一载板20上黏贴第一主芯片21和第二主芯片22之后，在第一载板20设置有第一主芯片21和第二主芯片22的一侧形成第一塑封层23。第一塑封层23覆盖第一主芯片21和第二主芯片22的侧面，第一主芯片21和第二主芯片22的功能面210和220从第一塑封层23中露出。第一塑封层23的材质可以为环氧树脂等，可对第一主芯片21和第二主芯片22起到保护作用。
在另一实施方式中，请参阅图6c，图6c为图5中步骤S303对应的另一实施方式的结构示意图。第一主芯片21’的厚度小于第二主芯片22’的厚度，则第一塑封层23’的高度小于等于第一主芯片21’和第二主芯片22’的最小厚度，即第一塑封层23’的高度小于或等于第一主芯片21’的厚度，图6c示意性画出第一塑封层23’的高度等于第一主芯片21’的厚度的情况，第二主芯片22’处于半塑封状态，以保证第一主芯片21’和第二主芯片22’的功能面210’和220’从第一塑封层23’中露出。
S304，移除第一载板。
具体地，请参阅图6d，图6d为图5中步骤S304对应的一实施方式的结构示意图。移除第一载板20之后，形成的第一封装体包含一个第一封装单元，第一封装单元包括相邻设置的第一主芯片21和第二主芯片22、以及第一塑封层23；其中，第一主芯片21和第二主芯片22的信号传输区600相邻设置，第一塑封层23覆盖第一主芯片21和第二主芯片22的侧面，第一主芯片21和第二主芯片22的功能面210和220从第一塑封层23中露出。
进一步地，请参阅图7，图7为提供第一封装体之后包括的步骤对应的一实施方式的结构示意图，在形成如图2a或者图6d所示的第一封装体之后，此处以图2a所示结构为例，还包括：在第一主芯片11和第二主芯片12的位于非信号传输区700的焊盘上形成第三导电柱14，以及在第一主芯片11和第二主芯片12的位于信号传输区600的焊盘上形成第四导电柱15。在此之前，可以先将图2a所示的结构整体翻转。第三导电柱14和第四导电柱15的高度没有具体限制，只要后续可以与第二封装体连接即可。形成第三导电柱14和第四导电柱15的时间节点的先后顺序无限制，例如可以先形成第三导电柱14，也可以先形成第四导电柱15，也可以同时形成。第三导电柱14和第四导电柱15的材质为含铜的合金，其可通过电镀等方式形成。例如，可以先在第一塑封层13的表面形成图案化的第一掩膜层，第一掩膜层上设置有过孔，然后在过孔内形成第三导电柱14，最后去除第一掩膜层；再在第一塑封层13的表面形成图案化的第二掩膜层，第二掩膜层上设置有过孔，然后在过孔内形成第四导电柱15，最后去除第二掩膜层。
进一步地，请继续参阅图7，在形成第三导电柱14和第四导电柱15之后，可以在第三导电柱14和第四导电柱15远离第一主芯片11的一侧表面形成第一焊料16，第一焊料16的材质为导电导热材料，便于后续与第二封装体电连接。
在另一实施方式中，请参阅图8，图8是第一封装体另一实施方式的结构示意图，第一封装体中包含至少两个第一封装单元100，相邻第一封装单元100的第一塑封层13相互连接，即第一封装体中的第一塑封层13为一个整体；提供第一封装体之后，包括：切割掉相邻第一封装单元100之间的区域，例如沿图中虚线800进行切割，以获得如图2a所示的包含单个第一封装单元100的结构。
在一个实施方式中，请参阅图9，图9为提供第二封装体一实施方式的流程示意图，上述步骤S101中所述的提供第二封装体具体包括如下步骤：
S401，提供可移除的第二载板，第二载板上定义有至少一个区域。
S402，在每个区域边缘形成多个第一导电柱。
具体地，请参阅图10a，图10a为图9中步骤S402对应的一实施方式的结构示意图。本实施方式中，在定义有一个区域的第二载板30的区域的边缘形成多个第一导电柱32，第一导电柱32的材质为含铜的合金，其可通过电镀等方式形成。例如，可以先在第二载板30的表面形成图案化的掩膜层，掩膜层上设置有过孔，然后在过孔内形成第一导电柱32，最后去除掩膜层。
S403，在每个区域的内侧黏贴连接芯片，且连接芯片的非功能面朝向第二载板，连接芯片的功能面上的焊盘位置处分别设置有第二导电柱。
具体地，请参阅图10b，图10b为图9中步骤S403对应的一实施方式的结构示意图。本实施方式中，在定义有一个区域的第二载板30的区域的内侧黏贴连接芯片31，且连接芯片31的非功能面311朝向第二载板30，连接芯片31的功能面310上的焊盘位置处分别设置有第二导电柱34。具体可以通过双面胶等可剥离胶将连接芯片31的非功能面311与第二载板30黏贴。
此外，本申请对于第二导电柱34形成的时间点无限制。例如，可以在上述步骤S401或步骤S402之前预先在连接芯片31的功能面310上形成，或者，也可在进行步骤S403时，先将连接芯片31的非功能面311与第二载板30黏贴，然后在连接芯片31的功能面310上形成第二导电柱34。第二导电柱34的材质可以与第一导电柱32类似，例如，为铜等，其形成方式也类似。
S404，在第二载板设置有连接芯片的一侧形成第二塑封层，第一导电柱和第二导电柱远离第二载板的一侧表面从第二塑封层中露出。
具体地，请参阅图10c，图10c为图9中步骤S404对应的一实施方式的结构示意图。在第二载板30设置有连接芯片31的一侧形成第二塑封层33，第二导电柱34和第一导电柱32远离第二载板30的一侧表面从第二塑封层33中露出。第二塑封层33的材质可以为环氧树脂等，可对连接芯片31、第一导电柱32和第二导电柱34起到保护作用。图10c所示的结构即为图2b所示的结构与第二载板30脱离之前的结构。
另外，在上述步骤S403中，第一导电柱32的高度可以大于连接芯片31的厚度，第一导电柱32的高度可以大于等于连接芯片31的厚度与第二导电柱34的高度之和，较为优选地，第一导电柱32的高度等于连接芯片31的厚度与第二导电柱34的高度之和。在进行上述步骤S404时，可以先在第二载板30一侧形成第二塑封层33，第二塑封层33覆盖第一导电柱32和第二导电柱34远离第二载板30的一侧表面；然后对第二塑封层33远离第二载板30一侧表面进行研磨处理，以使得第一导电柱32和第二导电柱34远离第二载板30的一侧表面齐平且从第二塑封层33中露出。
S405，移除第二载板。
具体地，请继续参阅图2b，移除第二载板30之后，得到第二封装体，包括一个连接芯片31、多个第一导电柱32、第二塑封层33，其中，连接芯片31的外围设置有多个第一导电柱32，第二塑封层33覆盖连接芯片31的侧面和第一导电柱32的侧面。
进一步地，请继续参阅图2b，移除第二载板30之后，可以在第一导电柱靠近连接芯片31的非功能面311的一侧表面形成第二焊料36，第二焊料36的材质为导电导热材料，便于后续与封装基板电连接。
在另一个实施方式中，请参阅图11，图11为提供第二封装体另一实施方式的流程示意图，上述步骤S101中所述的提供第二封装体具体还可以包括如下步骤：
S501，提供可移除的第二载板，第二载板上定义有至少一个区域。
S502，在每个区域边缘形成多个第一导电柱。
步骤S501和步骤S502分别与步骤S401和步骤S402相同，在此不再赘述。
S503，在每个区域的内侧黏贴连接芯片，且连接芯片的功能面朝向第二载板，连接芯片的功能面上的焊盘位置处分别设置有第二导电柱。
具体地，请参阅图12a，图12a为图11中步骤S503对应的一实施方式的结构示意图。图中示意性地画出第二载板40上定义有一个区域，在此区域的边缘形成多个第一导电柱42，在此区域的内侧黏贴连接芯片41，且连接芯片41的功能面410朝向第二载板40，连接芯片41的功能面410上的焊盘位置处分别设置有第二导电柱44，连接芯片41的非功能面411则远离第二载板40。
此外，在本实施方式中第二导电柱44形成的时间点可以在上述步骤S503之前预先在连接芯片41的功能面410上形成。
S504，在第二载板设置有连接芯片的一侧形成第二塑封层，第一导电柱远离第二载板的一侧表面从第二塑封层中露出，且第一导电柱的高度大于等于连接芯片的非功能面与第二载板靠近第一导电柱一侧表面之间的距离。
具体地，请参阅图12b，图12b为图11中步骤S504对应的一实施方式的结构示意图。本实施方式中，在第二载板40设置有连接芯片41的一侧形成第二塑封层43，第二塑封层43的厚度优选和第一导电柱42的高度相同，第一导电柱42的高度大于等于连接芯片41的非功能面411与第二载板40靠近第一导电柱42一侧表面之间的距离，此时第一导电柱42远离第二载板40的一侧表面从第二塑封层43中露出。连接芯片41的非功能面411可以从第二塑封层43中露出，也可以不露出。第二塑封层43的材质可以为环氧树脂等，可对连接芯片41、第一导电柱42和第二导电柱44起到保护作用。
S505，移除第二载板。
具体地，请继续参阅图12c，图12c为图11中步骤S505对应的一实施方式的结构示意图。移除第二载板40之后，得到第二封装体，包括连接芯片41和设置在连接芯片41外围的多个第一导电柱42、以及第二塑封层43，第二塑封层43覆盖连接芯片41的侧面和第一导电柱42的侧面。
在另一实施方式中，请参阅图13，图13是第二封装体另一实施方式的结构示意图，第二封装体中包含至少两个第二封装单元300，每个第二封装单元300包括至少一个连接芯片31以及位于连接芯片31外围的多个第一导电柱32、以及第二塑封层33，相邻第二封装单元300的第二塑封层33相互连接，即第二封装体中的第二塑封层33为一个整体；提供第二封装体之后，包括：切割掉相邻第二封装单元300之间的区域，例如沿图中虚线900进行切割，以获得包含如图2b所示的单个第二封装单元300的结构。
S102，将第一导电柱靠近连接芯片的非功能面的一侧表面与封装基板电连接。
具体地，请参阅图14，图14为图1中步骤S102对应的一实施方式的结构示意图。形成如图2b所示的第二封装体之后，将第一导电柱32靠近连接芯片31的非功能面311的一侧表面与封装基板500电连接。其中，第一导电柱32通过第二焊料36与封装基板500电连接。
进一步地，请参阅图15，图15为图1中步骤S102之后包括的步骤对应的一实施方式的结构示意图，在将第一导电柱32远离第一封装体的一侧表面与封装基板500电连接之后，可以在第二封装体和封装基板500之间形成第一底填胶37。第一底填胶37可以对第一导电柱32起保护作用，使第二封装体与封装基板500之间的连接更加稳固。
S103，将第一主芯片和第二主芯片的非信号传输区与第一导电柱远离封装基板的一侧表面电连接，将第一主芯片和第二主芯片的信号传输区域与连接芯片的功能面电连接。
具体地，请参阅图16，图16为图1中步骤S103对应的一实施方式的结构示意图。在形成第一封装体、以及将第二封装体与封装基板500电连接之后，以图7所示的包含第一封装体的结构和图15所示的包含第二封装体和封装基板500的结构为例，先将图7所示的结构整体翻转，再将第一封装体中的第一主芯片11和第二主芯片12的非信号传输区700与第二封装体中的第一导电柱32靠近连接芯片31的功能面310的一侧表面电连接，将第一主芯片11和第二主芯片12的信号传输区600与连接芯片31的功能面310电连接。其中，第一主芯片11和第二主芯片12的非信号传输区700可以通过第三导电柱14及第一焊料16与第一导电柱32电连接，第一主芯片11和第二主芯片12的信号传输区600可以通过第四导电柱15、第二导电柱34及第一焊料16与连接芯片31的功能面310电连接。
请继续参阅图16，在执行步骤S103之后，即将第一封装体、第二封装体以及基板500电连接之后，第一主芯片11的功能面110与封装基板500靠近第二封装体的一侧表面之间的距离h1大于等于第一主芯片11的功能面110与连接芯片31的非功能面311之间的距离h2。图16中示意性画出h1大于h2的情况。
此外，上述第一主芯片11可以为CPU等，第二主芯片12可以为GPU等，一个第一主芯片11可以与至少一个第二主芯片12通过连接芯片31电连接。例如第一主芯片11的四个角部均设置有信号传输区焊盘，此时一个第一主芯片11对应的第二主芯片12的个数可以为四个，四个第二主芯片12的芯片类型可以相同或不同。
进一步地，请参阅图17，图17为图1中步骤S103之后包括的步骤对应的一实施方式的结构示意，执行步骤S103之后，即将第一封装体、第二封装体以及基板500电连接之后，可以在第一主芯片11和第二主芯片12的功能面110和120与第二封装体之间形成第二底填胶17。第二底填胶17可以对第二导电柱34、第三导电柱14和第四导电柱15起到保护作用，使第一封装体与第二封装体之间的连接更加稳固。
本实施方式最后形成的封装器件中，两个主芯片的信号传输区采用连接芯片进行连接，能够提高主芯片之间的信号传输速率，提高封装器件的性能；主芯片的非信号传输区则采用普通的导电柱与封装基板连接，能够降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (8)

1.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
提供第一封装体和第二封装体；其中，所述第一封装体中包含至少一个第一封装单元，所述第一封装单元包括相邻设置的第一主芯片和第二主芯片、以及第一塑封层，其中，所述第一主芯片和所述第二主芯片的信号传输区相邻设置，所述第一塑封层覆盖所述第一主芯片和所述第二主芯片的侧面；所述第二封装体中包含至少一个连接芯片、多个第一导电柱、第二塑封层，其中，每个所述连接芯片的外围设置有多个所述第一导电柱，所述第二塑封层覆盖所述连接芯片和所述第一导电柱的侧面；
将所述第一导电柱靠近所述连接芯片的非功能面的一侧表面与封装基板电连接；
将所述第一主芯片和所述第二主芯片的非信号传输区与所述第一导电柱远离所述封装基板的一侧表面电连接，将所述第一主芯片和所述第二主芯片的信号传输区域与所述连接芯片的功能面电连接；
所述将所述第一主芯片和所述第二主芯片的非信号传输区与所述第一导电柱远离所述封装基板的一侧表面电连接，将所述第一主芯片和所述第二主芯片的信号传输区域与所述连接芯片的功能面电连接，之后，所述第一主芯片的功能面与所述封装基板靠近所述第二封装体的一侧表面之间的距离大于等于所述第一主芯片的功能面与所述连接芯片的非功能面之间的距离；
所述将所述第一主芯片和所述第二主芯片的非信号传输区与所述第一导电柱远离所述封装基板的一侧表面电连接，将所述第一主芯片和所述第二主芯片的信号传输区域与所述连接芯片的功能面电连接，之后，包括：在所述第一主芯片和所述第二主芯片的功能面与所述第二封装体之间形成第二底填胶。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述提供第一封装体，包括：
提供可移除的第一载板，所述第一载板上定义有至少一个区域；
在每个所述区域黏贴所述第一主芯片和所述第二主芯片，且所述第一主芯片和所述第二主芯片的功能面朝向所述第一载板，所述第一主芯片和所述第二主芯片的信号传输区相邻设置；
在所述第一载板设置有所述第一主芯片和所述第二主芯片的一侧形成所述第一塑封层；
移除所述第一载板。
3.根据权利要求1所述的芯片封装方法，其特征在于，所述提供第一封装体，包括：
提供可移除的第一载板，所述第一载板上定义有至少一个区域；
在每个所述区域黏贴所述第一主芯片和所述第二主芯片，且所述第一主芯片和所述第二主芯片的非功能面朝向所述第一载板，所述第一主芯片和所述第二主芯片的信号传输区相邻设置；
在所述第一载板设置有所述第一主芯片和所述第二主芯片的一侧形成所述第一塑封层，所述第一主芯片和所述第二主芯片的所述功能面从所述第一塑封层中露出；
移除所述第一载板。
4.根据权利要求1所述的芯片封装方法，其特征在于，所述提供第二封装体，包括：
提供可移除的第二载板，所述第二载板上定义有至少一个区域；
在每个所述区域边缘形成多个所述第一导电柱；
在每个所述区域的内侧黏贴所述连接芯片，且所述连接芯片的所述非功能面朝向所述第二载板，所述连接芯片的所述功能面上的焊盘位置处分别设置有第二导电柱；
在所述第二载板设置有所述连接芯片的一侧形成第二塑封层，所述第一导电柱和所述第二导电柱远离所述第二载板的一侧表面从所述第二塑封层中露出；
移除所述第二载板。
5.根据权利要求1所述的芯片封装方法，其特征在于，所述提供第二封装体，包括：
提供可移除的第二载板，所述第二载板上定义有至少一个区域；
在每个所述区域边缘形成多个所述第一导电柱；
在每个所述区域的内侧黏贴所述连接芯片，且所述连接芯片的所述功能面朝向所述第二载板，所述连接芯片的所述功能面上的焊盘位置处分别设置有第二导电柱；
在所述第二载板设置有所述连接芯片的一侧形成第二塑封层，所述第一导电柱远离所述第二载板的一侧表面从所述第二塑封层中露出，且所述第一导电柱的高度大于等于所述连接芯片的非功能面与所述第二载板靠近所述第一导电柱一侧表面之间的距离；
移除所述第二载板。
6.根据权利要求1所述的芯片封装方法，其特征在于，所述将所述第一导电柱靠近所述连接芯片的非功能面的一侧表面与封装基板电连接，之后，包括：
在所述第二封装体和所述封装基板之间形成第一底填胶。
7.根据权利要求1所述的芯片封装方法，其特征在于，
所述第一封装体中包含至少两个所述第一封装单元，相邻所述第一封装单元的所述第一塑封层相互连接；
所述提供所述第一封装体之后，包括：切割掉相邻所述第一封装单元之间的区域，以获得包含单个所述第一封装单元的结构。
8.根据权利要求1所述的芯片封装方法，其特征在于，
所述第二封装体中包含至少两个第二封装单元，每个所述第二封装单元包括至少一个所述连接芯片以及位于所述连接芯片外围的多个所述第一导电柱、以及所述第二塑封层，相邻所述第二封装单元的所述第二塑封层相互连接；
所述提供所述第二封装体之后，包括：切割掉相邻所述第二封装单元之间的区域，以获得包含单个所述第二封装单元的结构。
CN202010367748.0A 2020-04-30 2020-04-30 一种芯片封装方法 Active CN111554624B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010367748.0A CN111554624B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010367748.0A CN111554624B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Publications (2)

Publication Number Publication Date
CN111554624A CN111554624A (zh) 2020-08-18
CN111554624B true CN111554624B (zh) 2022-10-28

Family

ID=72006029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010367748.0A Active CN111554624B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN111554624B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
CN105355569A (zh) * 2015-11-05 2016-02-24 南通富士通微电子股份有限公司 封装方法
TWI652778B (zh) * 2016-01-27 2019-03-01 艾馬克科技公司 半導體封裝以及其製造方法
US10475747B2 (en) * 2017-08-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same

Also Published As

Publication number Publication date
CN111554624A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
KR100407472B1 (ko) 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법
US7772679B2 (en) Magnetic shielding package structure of a magnetic memory device
TWI646607B (zh) 無芯積體電路封裝系統及其製造方法
TW201133666A (en) Integrated circuit packaging system with conductive pillars and method of manufacture thereof
CN111554622B (zh) 一种芯片封装方法
CN102456663B (zh) 半导体器件及其制造方法
CN111554613A (zh) 一种芯片封装方法
TW201250942A (en) Integrated circuit packaging system with routed circuit lead array and method of manufacture thereof
CN102054714B (zh) 封装结构的制法
CN111863791A (zh) 一种半导体封装体和芯片封装体
CN111554617A (zh) 一种芯片封装方法
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
CN111554620A (zh) 一种芯片封装方法
CN111554624B (zh) 一种芯片封装方法
CN111554625A (zh) 一种芯片封装方法
CN111554616B (zh) 一种芯片封装方法
CN111554632B (zh) 一种芯片封装方法
CN111554614B (zh) 一种芯片封装方法
CN111554627B (zh) 一种芯片封装方法
CN111554626A (zh) 一种芯片封装方法
CN111554618A (zh) 一种芯片封装方法
CN111554629A (zh) 一种芯片封装方法
CN111554619A (zh) 一种芯片封装方法
CN111554631A (zh) 一种芯片封装方法
CN111883439B (zh) 一种芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant