CN111554632B - 一种芯片封装方法 - Google Patents

一种芯片封装方法 Download PDF

Info

Publication number
CN111554632B
CN111554632B CN202010367795.5A CN202010367795A CN111554632B CN 111554632 B CN111554632 B CN 111554632B CN 202010367795 A CN202010367795 A CN 202010367795A CN 111554632 B CN111554632 B CN 111554632B
Authority
CN
China
Prior art keywords
chip
conductive
packaging
carrier plate
main chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010367795.5A
Other languages
English (en)
Other versions
CN111554632A (zh
Inventor
夏鑫
李红雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202010367795.5A priority Critical patent/CN111554632B/zh
Publication of CN111554632A publication Critical patent/CN111554632A/zh
Application granted granted Critical
Publication of CN111554632B publication Critical patent/CN111554632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种芯片封装方法，包括：提供第一封装体，第一封装体中包含至少一个连接芯片、多个第一导电柱、第一塑封层；其中，连接芯片的外围设置有多个第一导电柱，第一塑封层覆盖连接芯片的侧面以及第一导电柱的侧面；分别将第一主芯片和第二主芯片设置于连接芯片的功能面一侧，且第一主芯片和第二主芯片的信号传输区相邻设置，第一主芯片和第二主芯片的信号传输区的焊盘与连接芯片电连接，第一主芯片和第二主芯片的非信号传输区的焊盘与第一导电柱电连接；将连接芯片的非功能面朝向表面平整的封装基板，并使第一导电柱通过第一焊料与封装基板电连接。本申请提供的芯片封装方法，能够降低封装成本，提高封装器件的性能。

Description

一种芯片封装方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。
背景技术
现有的基于聚合物的2D封装技术是最基本、应用最广泛的封装形式，技术成熟，成本也较低，但是没有第三方向的连接，且线宽较大。近期发展起来的基于硅中介板的封装技术线宽较小，形成的封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅材料脆性较高，导致封装器件的稳定性较低。因此，需要结合现有封装技术的优点，发展一种新的封装技术，能够降低成本，且形成的封装器件的性能优异。
发明内容
本申请主要解决的技术问题是提供一种芯片封装方法，能够降低封装成本，提高封装器件的性能。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装方法，包括：提供第一封装体，所述第一封装体中包含至少一个连接芯片、多个第一导电柱、第一塑封层；其中，所述连接芯片的外围设置有多个所述第一导电柱，所述第一塑封层覆盖所述连接芯片的侧面以及所述第一导电柱的侧面；分别将第一主芯片和第二主芯片设置于所述连接芯片的功能面一侧，且所述第一主芯片和所述第二主芯片的信号传输区相邻设置，所述第一主芯片和所述第二主芯片的所述信号传输区的焊盘与所述连接芯片电连接，所述第一主芯片和所述第二主芯片的非信号传输区的焊盘与所述第一导电柱电连接；将所述连接芯片的非功能面朝向表面平整的封装基板，并使所述第一导电柱通过第一焊料与所述封装基板电连接。
其中，所述提供第一封装体，包括：提供可移除的第一载板，所述第一载板定义有至少一个区域；在每个所述区域的边缘形成多个所述第一导电柱；在每个所述区域的内侧黏贴所述连接芯片，且所述连接芯片的所述非功能面朝向所述第一载板，所述连接芯片的所述功能面上的焊盘位置处分别设置有第二导电柱；在所述第一载板设置有所述连接芯片的一侧形成第一塑封层，所述第二导电柱和所述第一导电柱远离所述第一载板的一侧表面从所述第一塑封层中露出。
其中，所述将所述连接芯片的非功能面朝向表面平整的封装基板之前，还包括：移除所述第一载板；在所述第一导电柱朝向所述封装基板的一侧表面形成所述第一焊料，或者，在所述封装基板的一侧表面形成所述第一焊料。
或者，所述提供第一封装体，包括：提供可移除的第二载板，所述第二载板定义有至少一个区域；在每个所述区域边缘形成多个所述第一导电柱；在每个所述区域的内侧黏贴所述连接芯片，且所述连接芯片的所述功能面朝向所述第二载板，所述连接芯片的所述功能面上的焊盘位置处分别设置有第二导电柱；在所述第二载板设置有所述连接芯片的一侧形成第一塑封层，所述第一导电柱远离所述第二载板的一侧表面从所述第一塑封层中露出。
其中，所述在所述第二载板设置有所述连接芯片的一侧形成第一塑封层，之后，还包括：在所述第一导电柱远离所述第二载板的一侧表面形成所述第一焊料；移除所述第二载板；将所述第一导电柱形成有所述第一焊料的一侧表面黏贴于可移除的第三载板上；其中，在所述将所述连接芯片的非功能面朝向表面平整的封装基板的步骤之前，移除所述第三载板。
或者，所述在所述第二载板设置有所述连接芯片的一侧形成第一塑封层，之后，还包括：移除所述第二载板；将所述第一导电柱靠近所述连接芯片的非功能面的一侧表面黏贴于可移除的第三载板上。
其中，所述将所述连接芯片的非功能面朝向表面平整的封装基板之前，还包括：移除所述第三载板；在所述第一导电柱朝向所述封装基板的一侧表面形成所述第一焊料，或者，在所述封装基板的一侧表面形成所述第一焊料。
其中，所述分别将第一主芯片和第二主芯片设置于所述连接芯片的功能面一侧，之后，包括：在所述第一主芯片和所述第二主芯片的所述功能面与所述第一塑封层之间形成底填胶；在所述第一塑封层和所述底填胶上形成第二塑封层，所述第二塑封层覆盖所述第一主芯片和所述第二主芯片的侧面。
其中，所述分别将第一主芯片和第二主芯片设置于所述连接芯片的功能面一侧，之前，包括：在所述第一主芯片和所述第二主芯片的所述信号传输区的焊盘和所述非信号传输区的焊盘上分别形成第三导电柱；在所述第三导电柱上形成第二焊料。
其中，所述第一封装体中包含至少两个封装单元，每个所述封装单元包括至少一个所述连接芯片以及位于所述连接芯片外围的多个所述第一导电柱，所述第一塑封层连续覆盖所有所述封装单元；所述将所述连接芯片的非功能面朝向表面平整的封装基板，并使所述第一导电柱通过第一焊料与所述封装基板电连接之前，还包括：切割掉相邻所述封装单元之间的区域，以获得包含单个封装单元的封装器件。
本申请的有益效果是：区别于现有技术的情况，本申请提供的芯片封装方法对于主芯片的信号传输区和非信号传输区采用不同的连接方式：对于信号传输区，采用连接芯片连接两个主芯片，提高主芯片之间的信号传输速率，提高封装器件的性能；对于非信号传输区，采用普通的导电柱与封装基板连接，能够降低封装成本。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请芯片封装方法一实施方式的流程示意图；
图2为图1中步骤S101对应的一实施方式的结构示意图；
图3为图1中步骤S101对应的一实施方式的流程示意图；
图4a为图3中步骤S201对应的一实施方式的结构示意图；
图4b为图3中步骤S202对应的一实施方式的结构示意图；
图4c为图3中步骤S203对应的一实施方式的结构示意图；
图4d为图3中步骤S204对应的一实施方式的结构示意图；
图5为图1中步骤S101对应的另一实施方式的流程示意图；
图6a为图5中步骤S303对应的一实施方式的结构示意图；
图6b为图5中步骤S304对应的一实施方式的结构示意图；
图7为图5中步骤S304之后包括的步骤的一实施方式的流程示意图；
图8a为图7中步骤S401对应的一实施方式的结构示意图；
图8b为图7中步骤S402对应的一实施方式的结构示意图；
图8c为图7中步骤S403对应的一实施方式的结构示意图；
图9为图5中步骤S304之后包括的步骤的另一实施方式的流程示意图；
图10为图9中步骤S502对应的一实施方式的结构示意图；
图11为图1中步骤S102对应的一实施方式的结构示意图；
图12为图1中步骤S102之前包括的步骤的一实施方式的流程示意图；
图13为图12中步骤S602对应的一实施方式的结构示意图；
图14为图1中步骤S102之后包括的步骤的一实施方式的流程示意图；
图15a为图14中步骤S701对应的一实施方式的结构示意图；
图15b为图14中步骤S702对应的一实施方式的结构示意图；
图16为图1中步骤S103对应的一实施方式的结构示意图；
图17为图1中步骤S103之前包括的步骤的一实施方式的流程示意图；
图18为图17中步骤S802对应的一实施方式结构示意图；
图19为本申请芯片封装方法所获得的封装器件一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请芯片封装方法一实施方式的流程示意图，该芯片封装方法包括如下步骤：
S101，提供第一封装体，第一封装体中包含至少一个连接芯片、多个第一导电柱、第一塑封层；其中，连接芯片的外围设置有多个第一导电柱，第一塑封层覆盖连接芯片的侧面以及第一导电柱的侧面。
具体地，请参阅图2，图2为图1中步骤S101对应的一实施方式的结构示意图，图2中仅示意性画出第一封装体20包含一个连接芯片21的情况，在其他实施方式中，第一封装体20可以包含多个连接芯片21。图2中第一封装体20还包括多个第一导电柱22、第一塑封层23，其中，连接芯片21的外围设置有多个第一导电柱22，第一塑封层23覆盖连接芯片21的侧面以及第一导电柱22的侧面。
在一个实施方式中，请参阅图3，图3为图1中步骤S101对应的一实施方式的流程示意图，上述步骤S101具体包括：
S201，提供可移除的第一载板，第一载板定义有至少一个区域。
具体地，请参阅图4a，图4a为图3中步骤S201对应的一实施方式的结构示意图。图中示意性地画出第一载板24上定义有一个区域，其中，第一载板24由金属、塑料等硬性材质形成。
S202，在每个区域的边缘形成多个第一导电柱。
具体地，请参阅图4b，图4b为图3中步骤S202对应的一实施方式的结构示意图。本实施方式中，在定义有一个区域的第一载板24的区域的边缘形成多个第一导电柱22，第一导电柱22的材质为含铜的合金，其可通过电镀等方式形成。例如，可以先在第一载板24的表面形成图案化的掩膜层，掩膜层上设置有过孔，然后在过孔内形成第一导电柱22，最后去除掩膜层。
S203，在每个区域的内侧黏贴连接芯片，且连接芯片的非功能面朝向第一载板，连接芯片的功能面上的焊盘位置处分别设置有第二导电柱。
具体地，请参阅图4c，图4c为图3中步骤S203对应的一实施方式的结构示意图。本实施方式中，在定义有一个区域的第一载板24的区域的内侧黏贴连接芯片21，且连接芯片21的非功能面210朝向第一载板24，连接芯片21的功能面211上的焊盘位置处分别设置有第二导电柱25。具体可以通过双面胶等可剥离胶将连接芯片21的非功能面210与第一载板24黏贴。
此外，本申请对于第二导电柱25形成的时间点无限制。例如，可以在上述步骤S201或步骤S202之前预先在连接芯片21的功能面211上形成，或者，也可在进行步骤S203时，先将连接芯片21的非功能面210与第一载板24黏贴，然后在连接芯片21的功能面211上形成第二导电柱25。第二导电柱25的材质可以与第一导电柱22类似，例如，为铜等，其形成方式也类似。
S204，在第一载板设置有连接芯片的一侧形成第一塑封层，第二导电柱和第一导电柱远离第一载板的一侧表面从第一塑封层中露出。
具体地，请参阅图4d，图4d为图3中步骤S204对应的一实施方式的结构示意图。在第一载板24设置有连接芯片21的一侧形成第一塑封层23，第二导电柱25和第一导电柱22远离第一载板24的一侧表面从第一塑封层23中露出。第一塑封层23的材质可以为环氧树脂等，可对连接芯片21、第一导电柱22和第二导电柱25起到保护作用。
另外，在上述步骤S203中，第一导电柱22的高度可以大于连接芯片21的厚度，第一导电柱22的高度可以大于等于连接芯片21的厚度与第二导电柱25的高度之和，较为优选地，第一导电柱22的高度等于连接芯片21的厚度与第二导电柱25的高度之和。在进行上述步骤S204时，可以先在第一载板24一侧形成第一塑封层23，第一塑封层23覆盖第一导电柱22和第二导电柱25远离第一载板24的一侧表面；然后对第一塑封层23远离第一载板24一侧表面进行研磨处理，以使得第一导电柱22和第二导电柱25远离第一载板24的一侧表面齐平且从第一塑封层23中露出。
在另一个实施方式中，请参阅图5，图5为图1中步骤S101对应的另一实施方式的流程示意图，上述步骤S101具体包括：
S301，提供可移除的第二载板，第二载板定义有至少一个区域。
S302，在每个区域边缘形成多个第一导电柱。
步骤S301和步骤S302分别与步骤S201和步骤S202相同，在此不再赘述。
S303，在每个区域的内侧黏贴连接芯片，且连接芯片的功能面朝向第二载板，连接芯片的功能面上的焊盘位置处分别设置有第二导电柱。
具体地，请参阅图6a，图6a为图5中步骤S303对应的一实施方式的结构示意图。图中示意性地画出第二载板34上定义有一个区域，在此区域的边缘形成多个第一导电柱32，在此区域的内侧黏贴连接芯片31，且连接芯片31的功能面311朝向第二载板34，连接芯片31的功能面311上的焊盘位置处分别设置有第二导电柱35，连接芯片31的非功能面310则远离第二载板34。
此外，在本实施方式中第二导电柱35形成的时间点可以在上述步骤S303之前预先在连接芯片31的功能面311上形成。
S304，在第二载板设置有连接芯片的一侧形成第一塑封层，第一导电柱远离第二载板的一侧表面从第一塑封层中露出。
具体地，请参阅图6b，图6b为图5中步骤S304对应的一实施方式的结构示意图。本实施方式中，在第二载板34设置有连接芯片31的一侧形成第一塑封层33，第一塑封层33的厚度和第一导电柱32的高度相同，第一导电柱32的高度大于等于连接芯片31的厚度与第二导电柱35的高度之和，此时第一导电柱32远离第二载板34的一侧表面从第一塑封层33中露出。连接芯片31的非功能面310可以从第一塑封层33中露出，也可以不露出。第一塑封层33的材质可以为环氧树脂等，可对连接芯片31、第一导电柱32和第二导电柱35起到保护作用。
进一步地，请参阅图7，图7为图5中步骤S304之后包括的步骤的一实施方式的流程示意图，步骤S304之后还包括如下步骤：
S401，在第一导电柱远离第二载板的一侧表面形成第一焊料。
具体地，请参阅图8a，图8a为图7中步骤S401对应的一实施方式的结构示意图。在第一导电柱32远离第二载板34的一侧表面形成第一焊料36，第一焊料36能够导电，以实现传输。
S402，移除第二载板。
具体地，请参阅图8b，图8b为图7中步骤S402对应的一实施方式的结构示意图。移除第二载板34之后，第一导电柱32和第二导电柱35的原来与第二载板34连接的一侧表面均露出，移除之后可以将第一封装体整体翻转，使连接芯片31的非功能面310朝下，便于后续处理。
S403，将第一导电柱形成有第一焊料的一侧表面黏贴于可移除的第三载板上；其中，在将连接芯片的非功能面朝向表面平整的封装基板的步骤之前，移除第三载板。
具体地，请参阅图8c，图8c为图7中步骤S403对应的一实施方式的结构示意图。移除第二载板34之后，将第一导电柱32形成有第一焊料36的一侧表面黏贴于可移除的第三载板37上，即将第一焊料36通过双面胶等可剥离胶与第三载板37相连。后续在将连接芯片31的非功能面310朝向表面平整的封装基板的步骤之前，移除第三载板37，便于将第一封装体与封装基板连接。
在另一实施方式中，请参阅图9，图9为图5中步骤S304之后包括的步骤的另一实施方式的流程示意图，步骤S304之后还包括如下步骤：
S501，移除第二载板。
S502，将第一导电柱靠近连接芯片的非功能面的一侧表面黏贴于可移除的第三载板上。
请参阅图10，图10为图9中步骤S502对应的一实施方式的结构示意图，本实施方式与步骤S401至步骤S403的区别在于，在第一导电柱42远离第二载板的一侧表面不需要形成第一焊料，而是直接移除第二载板，移除之后，第一导电柱42和第二导电柱45的原来与第二载板连接的一侧表面均露出，之后可以将包括连接芯片41、第一导电柱42、第一塑封层43和第二导电柱45的第一封装体整体翻转，使连接芯片41的非功能面410朝下，便于将第一导电柱42靠近连接芯片41的非功能面410的一侧表面黏贴于可移除的第三载板47上。
S102，分别将第一主芯片和第二主芯片设置于连接芯片的功能面一侧，且第一主芯片和第二主芯片的信号传输区相邻设置，第一主芯片和所述第二主芯片的信号传输区的焊盘与连接芯片电连接，第一主芯片和第二主芯片的非信号传输区的焊盘与第一导电柱电连接。
具体地，请参阅图11，图11为图1中步骤S102对应的一实施方式的结构示意图，分别将第一主芯片300和第二主芯片400设置于连接芯片21的功能面一侧，且第一主芯片300和第二主芯片400的信号传输区600相邻设置，第一主芯片300和第二主芯片400的信号传输区600的焊盘与连接芯片21电连接，第一主芯片300和第二主芯片400的非信号传输区700的焊盘与第一导电柱22电连接。在其他的实施方式中，也可以分别将第一主芯片300和第二主芯片400设置于如图8c所示的连接芯片31或者如图10所示的连接芯片41的功能面一侧，具体操作相同，在此不再赘述。
此外，上述第一主芯片300可以为CPU等，第二主芯片400可以为GPU等，一个第一主芯片300可以与至少一个第二主芯片400通过连接芯片21电连接。例如，第一主芯片300的四个角部均设置有信号传输区焊盘，此时一个第一主芯片300对应的第二主芯片400的个数可以为四个，四个第二主芯片400的芯片类型可以相同或者不同。
另外，请参阅图12，图12为图1中步骤S102之前包括的步骤的一实施方式的流程示意图，步骤S102之前还包括如下步骤：
S601，在第一主芯片和第二主芯片的信号传输区的焊盘和非信号传输区的焊盘上分别形成第三导电柱。
S602，在第三导电柱上形成第二焊料。
具体请参阅图13，图13为图12中步骤S602对应的一实施方式的结构示意图，仅示意性画出以第一主芯片300为例，在其信号传输区600的焊盘和非信号传输区700的焊盘上形成第三导电柱301，然后在第三导电柱301上形成第二焊料302。在第一主芯片300和第二主芯片400的焊盘上形成第三导电柱和第二焊料之后，便于将第一主芯片300和第二主芯片400分别与连接芯片21连接。
进一步地，请参阅图14，图14为图1中步骤S102之后包括的步骤的一实施方式的流程示意图，步骤S102之后还包括如下步骤：
S701，在第一主芯片和第二主芯片的功能面与第一塑封层之间形成底填胶。
具体地，请结合图13参阅图15a，图15a为图14中步骤S701对应的一实施方式的结构示意图，本实施方式以第一封装体20为例，在第一主芯片300和第二主芯片400的功能面与第一塑封层23之间形成底填胶330。底填胶330可以对第三导电柱301起到保护作用，使第一主芯片300或者第二主芯片400与第一封装体20的连接更加稳固。优选地，从第一主芯片300至连接芯片21的方向上，底填胶330的竖截面为梯形，该结构形式的底填胶330更为稳固。
S702，在第一塑封层和底填胶上形成第二塑封层，第二塑封层覆盖第一主芯片和第二主芯片的侧面。
具体地，请参阅图15b，图15b为图14中步骤S702对应的一实施方式的结构示意图，形成底填胶330之后，在第一塑封层23和底填胶330上形成第二塑封层340，第二塑封层340覆盖第一主芯片300和第二主芯片400的侧面。第二塑封层340可以对第一主芯片300和第二主芯片400起到保护作用，第一主芯片300和第二主芯片400的非功能面可以从第二塑封340中露出，也可以不露出。
S103，将连接芯片的非功能面朝向表面平整的封装基板，并使第一导电柱通过第一焊料与封装基板电连接。
具体地，请参阅图16，图16为图1中步骤S103对应的一实施方式的结构示意图，分别将第一主芯片300和第二主芯片400与连接芯片21连接之后，将连接芯片21的非功能面210朝向表面平整的封装基板500，并使第一导电柱22通过第一焊料510与封装基板500电连接。
本实施方式中，请参阅图17，图17为图1中步骤S103之前包括的步骤的一实施方式的流程示意图，步骤S103之前还包括如下步骤：
S801，移除第一载板。
S802，在第一导电柱朝向封装基板的一侧表面形成第一焊料，或者，在封装基板的一侧表面形成第一焊料。
具体请参阅图18，图18为图17中步骤S802对应的一实施方式结构示意图。在将连接芯片21的非功能面210朝向表面平整的封装基板500之前，先移除第一载板24，再在第一导电柱22朝向封装基板500的一侧表面形成第一焊料26，或者在封装基板500的一侧表面形成第一焊料26，然后执行步骤S103。图18中示意地画出了在第一导电柱22朝向封装基板500的一侧表面形成第一焊料26的情况。在其他的实施方式中，当图10所示的第一导电柱42与第三载板47连接时，操作过程与图17所述步骤相同，在此不再赘述。在另一实施方式中，当图8c所示的第一导电柱32与第三载板37通过第一焊料36连接时，则直接移除第三载板37，然后执行步骤S103。
在另一实施方式中，请参阅图19，图19为本申请芯片封装方法所获得的封装器件一实施方式的结构示意图，第一封装体中包含至少两个封装单元50，每个封装单元50包括至少一个连接芯片51以及位于连接芯片51外围的多个第一导电柱52，第一塑封层53连续覆盖所有封装单元50；将连接芯片51的非功能面510朝向表面平整的封装基板，并使第一导电柱52通过第一焊料56与封装基板电连接之前，还包括：切割掉相邻封装单元50之间的区域，例如，沿图中虚线800进行切割，以获得包含单个封装单元50的封装器件。图19示意性画出第一封装体包含两个封装单元50的情况，切割掉相邻封装单元50之间的区域之前，分别将第一主芯片300和第二主芯片400的功能面与连接芯片51的功能面电连接，然后形成第二塑封层340，连续覆盖所有第一主芯片300和第二主芯片400。切割获得包含单个封装单元50的封装器件之后，再执行步骤S103，将包含单个封装单元50的封装器件通过第一导电柱52和第一焊料56与封装基板电连接。本实施方式可以在晶圆级别上获取第一封装体，能够提高封装效率，而且最后形成的封装器件中，两个主芯片的信号传输区采用连接芯片进行连接，能够提高主芯片之间的信号传输速率，提高封装器件的性能；主芯片的非信号传输区则采用普通的导电柱与封装基板连接，能够降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (6)

1.一种芯片封装方法，其特征在于，所述芯片封装方法包括：
提供第一封装体，所述第一封装体中包含至少一个连接芯片、多个第一导电柱、第一塑封层；其中，所述连接芯片的外围设置有多个所述第一导电柱，所述第一塑封层覆盖所述连接芯片的侧面以及所述第一导电柱的侧面；
分别将第一主芯片和第二主芯片设置于所述连接芯片的功能面一侧，且所述第一主芯片和所述第二主芯片的信号传输区相邻设置，所述第一主芯片和所述第二主芯片的所述信号传输区的焊盘与所述连接芯片电连接，所述第一主芯片和所述第二主芯片的非信号传输区的焊盘与所述第一导电柱电连接；
将所述连接芯片的非功能面朝向表面平整的封装基板，并使所述第一导电柱通过第一焊料与所述封装基板电连接；
其中，所述提供第一封装体包括：提供可移除的第一载板，所述第一载板定义有至少一个区域；在每个所述区域的边缘形成多个所述第一导电柱；在每个所述区域的内侧黏贴所述连接芯片，且所述连接芯片的所述非功能面朝向所述第一载板，所述连接芯片的所述功能面上的焊盘位置处分别设置有第二导电柱；在所述第一载板设置有所述连接芯片的一侧形成第一塑封层，所述第二导电柱和所述第一导电柱远离所述第一载板的一侧表面从所述第一塑封层中露出；所述将所述连接芯片的非功能面朝向表面平整的封装基板之前，还包括：移除所述第一载板；在所述第一导电柱朝向所述封装基板的一侧表面形成所述第一焊料，或者，在所述封装基板的一侧表面形成所述第一焊料；
或者，所述提供第一封装体，包括：提供可移除的第二载板，所述第二载板定义有至少一个区域；在每个所述区域边缘形成多个所述第一导电柱；在每个所述区域的内侧黏贴所述连接芯片，且所述连接芯片的所述功能面朝向所述第二载板，所述连接芯片的所述功能面上的焊盘位置处分别设置有第二导电柱；在所述第二载板设置有所述连接芯片的一侧形成第一塑封层，所述第一导电柱远离所述第二载板的一侧表面从所述第一塑封层中露出；所述在所述第二载板设置有所述连接芯片的一侧形成第一塑封层，之后，还包括：在所述第一导电柱远离所述第二载板的一侧表面形成第一焊料；移除所述第二载板；将所述第一导电柱形成有所述第一焊料的一侧表面黏贴于可移除的第三载板上；其中，在所述将所述连接芯片的非功能面朝向表面平整的封装基板的步骤之前，移除所述第三载板。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述在所述第二载板设置有所述连接芯片的一侧形成第一塑封层，之后，还包括：
移除所述第二载板；
将所述第一导电柱靠近所述连接芯片的非功能面的一侧表面黏贴于可移除的第三载板上。
3.根据权利要求2所述的芯片封装方法，其特征在于，所述将所述连接芯片的非功能面朝向表面平整的封装基板之前，还包括：
移除所述第三载板；
在所述第一导电柱朝向所述封装基板的一侧表面形成所述第一焊料，或者，在所述封装基板的一侧表面形成所述第一焊料。
4.根据权利要求1所述的芯片封装方法，其特征在于，所述分别将第一主芯片和第二主芯片设置于所述连接芯片的功能面一侧，之后，包括：
在所述第一主芯片和所述第二主芯片的所述功能面与所述第一塑封层之间形成底填胶；
在所述第一塑封层和所述底填胶上形成第二塑封层，所述第二塑封层覆盖所述第一主芯片和所述第二主芯片的侧面。
5.根据权利要求1所述的芯片封装方法，其特征在于，所述分别将第一主芯片和第二主芯片设置于所述连接芯片的功能面一侧，之前，包括：
在所述第一主芯片和所述第二主芯片的所述信号传输区的焊盘和所述非信号传输区的焊盘上分别形成第三导电柱；
在所述第三导电柱上形成第二焊料。
6.根据权利要求1-5任一项所述的芯片封装方法，其特征在于，
所述第一封装体中包含至少两个封装单元，每个所述封装单元包括至少一个所述连接芯片以及位于所述连接芯片外围的多个所述第一导电柱，所述第一塑封层连续覆盖所有所述封装单元；
所述将所述连接芯片的非功能面朝向表面平整的封装基板，并使所述第一导电柱通过第一焊料与所述封装基板电连接之前，还包括：切割掉相邻所述封装单元之间的区域，以获得包含单个封装单元的封装器件。
CN202010367795.5A 2020-04-30 2020-04-30 一种芯片封装方法 Active CN111554632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010367795.5A CN111554632B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010367795.5A CN111554632B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Publications (2)

Publication Number Publication Date
CN111554632A CN111554632A (zh) 2020-08-18
CN111554632B true CN111554632B (zh) 2022-10-28

Family

ID=72006028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010367795.5A Active CN111554632B (zh) 2020-04-30 2020-04-30 一种芯片封装方法

Country Status (1)

Country Link
CN (1) CN111554632B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4380130B2 (ja) * 2002-09-13 2009-12-09 ソニー株式会社 半導体装置
US9601463B2 (en) * 2014-04-17 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) and the methods of making the same
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
TWI701782B (zh) * 2016-01-27 2020-08-11 美商艾馬克科技公司 半導體封裝以及其製造方法
US10475747B2 (en) * 2017-08-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge

Also Published As

Publication number Publication date
CN111554632A (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
KR102078781B1 (ko) 코어리스 집적회로 패키지 시스템 및 그 제조 방법
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
KR20090128376A (ko) 적층형 패키지
CN103489802B (zh) 芯片封装结构及形成方法
CN101150118A (zh) 半导体装置
CN111863791A (zh) 一种半导体封装体和芯片封装体
CN111554622B (zh) 一种芯片封装方法
CN111554617A (zh) 一种芯片封装方法
US6339247B1 (en) Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device
CN111554613A (zh) 一种芯片封装方法
CN111554632B (zh) 一种芯片封装方法
CN111554624B (zh) 一种芯片封装方法
CN111554619A (zh) 一种芯片封装方法
CN111554616B (zh) 一种芯片封装方法
CN111554627B (zh) 一种芯片封装方法
CN111554620A (zh) 一种芯片封装方法
CN111554618A (zh) 一种芯片封装方法
CN114464541A (zh) 扇出型封装方法
CN203521394U (zh) 芯片封装结构
CN111554626A (zh) 一种芯片封装方法
CN111554631A (zh) 一种芯片封装方法
CN111554629A (zh) 一种芯片封装方法
CN111883439B (zh) 一种芯片封装方法
CN111554625A (zh) 一种芯片封装方法
CN111863792B (zh) 一种半导体封装体和芯片封装体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant