JP4380130B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4380130B2 JP4380130B2 JP2002267846A JP2002267846A JP4380130B2 JP 4380130 B2 JP4380130 B2 JP 4380130B2 JP 2002267846 A JP2002267846 A JP 2002267846A JP 2002267846 A JP2002267846 A JP 2002267846A JP 4380130 B2 JP4380130 B2 JP 4380130B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- insulating substrate
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特には複数の半導体チップが一つの電子部品として組み立てられている、いわゆるマルチチップモジュール技術を適用した半導体装置に関する。
【０００２】
【従来の技術】
電気製品の小型、軽量、低消費電力化といった要求に応えるため、半導体素子の高集積化技術と共に、これらの半導体素子を高密度に組み付ける実装技術も展開してきている。そのような実装技術のうち、さらなる高密度実装を実現するため、多層配線支持基板やベアチップ実装等に加え、複数の半導体素子（半導体チップ）を予め一つの電子部品として同一の支持基板に搭載して実装するマルチチップモジュール（Multi-Chip Module；以下ＭＣＭと記す）技術が開発されている。このＭＣＭ技術は、１つの基板上に２つ以上の半導体チップを組み込むことで、実質的な多機能化を実現している。
【０００３】
このようなＭＣＭ技術を用いた半導体装置としては、例えば日経マイクロデバイス（２００１−３−１）日経ＢＰ社ｐ．１１３−１３２に記載されているように、ＣＯＣ（chip on chip）型、チップ・スタック型、パッケージ積層型、基板接続型等の様々な形態が提案、実用化されている。
【０００４】
このうち、基板接続型の半導体装置は、配線が形成された回路基板上に複数の半導体チップを搭載してなり、各半導体チップ間の接続および半導体チップと外部回路との接続は、回路基板上に形成された配線によって行われる。回路基板としては、樹脂基板やセラミック基板が用いられてきたが、近年、これらの基板に換えて半導体基板からなる回路基板（いわゆるシリコンインターポーザ）が用いられるようになってきている。
【０００５】
回路基板として半導体基板を用いた場合、半導体プロセスを適用した微細配線の形成により、半導体チップ間を接続する配線（チップ間配線）数の増加が可能である。
【０００６】
【発明が解決しようとする課題】
ところが、上述した基板接続型の半導体装置において用いられる回路基板は、搭載される半導体チップの総面積と同等か、それ以上の面積を備える必要がある。したがって、半導体基板を回路基板に用いた場合には、樹脂基板やセラミック基板を回路基板として用いた場合と比較して、部品コストが高くなると言った問題があった。
【０００７】
そこで本発明は、半導体チップの接続用に用いる半導体基板を縮小することで、チップ間配線数を確保しつつも、より部品コストを低く抑えることが可能な半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するための本発明の回路基板は、複数の半導体チップを搭載するためのものであり、半導体チップを外部回路に接続するための外部引出配線を一主面側に設けてなる絶縁性基板と、絶縁性基板における一主面側の中央部に埋め込まれた半導体基板とを備えている。そして、半導体基板における、絶縁性基板の一主面側に露出している面側に、半導体チップ間を接続するためのチップ間配線を設けた構成としている。
【０００９】
上述した構成の回路基板では、半導体チップ間を接続するためチップ間配線が半導体基板に設けられた構成となっているため、半導体プロセスを適用して微細に形成したチップ間配線を備えることができる。また、半導体チップと外部回路とを接続するための外部引出配線を絶縁性基板に設けた構成とすることで、半導体基板の大きさは、特に微細化が要求されるチップ間配線のみを形成するための必要最小限の大きさとすることができる。したがって、半導体基板にチップ間配線および外部引出配線の全てを形成してなる回路基板と比較して、半導体基板の使用面積が削減される。
【００１０】
また本発明は、このような回路基板を用いた半導体装置でもあり、外部引出配線を一主面側に設けてなる絶縁性基板と、この絶縁性基板の一主面側の中央部に埋め込まれ、当該絶縁性基板の一主面側に露出している面にチップ間配線を設けてなる半導体基板とで構成される回路基板を備えている。そして、半導体基板に形成されたチップ間配線によって相互に接続されると共に、絶縁性基板に形成された外部引出配線に対して外部回路接続用端子を当接させた状態で、回路基板に搭載された複数の半導体チップを備えている。
【００１１】
上述した構成の半導体装置においては、複数の半導体チップの外部回路接続用端子が、これらの半導体チップに対向して配置された半導体基板から露出させており、半導体チップ間のみが半導体基板に形成されたチップ間配線によって接続されることになる。したがって、半導体基板は、チップ間配線のみが形成される必要最小限の大きさで有れば良く、半導体基板上に複数の半導体チップを全面で搭載する場合と比較して、半導体基板の使用面積が削減される。
【００１２】
また本発明は、上述した回路基板を製造する方法でもある。このうち、第１の方法は、次のように行う。先ず、絶縁性基板の中央に形成された貫通孔を塞ぐ状態で、当該絶縁性基板に支持基板を貼り合わせる。次いで、チップ間配線が形成された半導体基板を、チップ間配線の形成面を支持基板に対向させた状態で貫通孔内に挿入して当該支持基板に貼り合わせる。その後、半導体基板が挿入された貫通孔内を絶縁物で埋め込むことで絶縁性基板の一主面側に半導体基板を埋め込んだ状態とした後、当該絶縁性基板および半導体基板から前記支持基板を剥離する。また、絶縁性基板に支持基板を貼り合わせる前、または絶縁性基板から支持基板を剥離した後には、絶縁性基板の一主面側に外部引出配線を形成する工程を行う。
【００１３】
また、第２の方法は、次のように行う。先ず、チップ間配線が形成された半導体基板を、チップ間配線の形成面を支持基板に対向させた状態で当該支持基板に貼り合わせる。次いで、半導体基板を埋め込む状態で支持基板上に絶縁物を被着してこれを絶縁性基板とした後、当該絶縁性基板および半導体基板から支持基板を剥離する。次に、絶縁性基板における半導体基板が埋め込まれている側の面に外部引出配線を形成する。
【００１４】
また、本発明の半導体装置の製造方法は、上述した第１の方法または第２の方法で回路基板を形成した後、半導体基板のチップ間配線を介して複数の半導体チップを接続させると共に、これらの半導体チップの外部回路接続用端子を絶縁性基板の外部引出配線に接続させる状態で、これらの半導体チップを当該絶縁性基板および半導体基板上に搭載する工程を行う。
【００１５】
以上のような第１の方法または第２の方法およびこれに続けて行われる工程によって、上述した構成の回路基板および半導体装置を得ることができる。
【００１６】
【発明の実施の形態】
以下、本発明の回路基板およびその製造方法、並びに半導体装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。
【００１７】
＜第１実施形態＞
図１は本発明を適用した回路基板の第１実施形態を示す断面図であり、図２は図１に示す回路基板を用いた半導体装置の断面図である。以下、図１および図２を用いて、第１実施形態の回路基板とこれを用いた半導体装置を、この順に説明する。尚、回路基板の説明においては、図１に基づき図２を参照しつつ説明を行い、図２にのみ示されている部材には符号にカッコを付すこととする。
【００１８】
これらの図に示す回路基板１は、複数の半導体チップ（２），（３）を搭載してなる、いわゆるＭＣＭ型の半導体装置（４）を構成するものである。この回路基板１は、絶縁性基板５、絶縁性基板５の一主面（第１面５ａ）側に埋め込まれた半導体基板７、絶縁性基板５と半導体基板７との間に充填され、絶縁性基板７と一体化して絶縁性基板７の一部を構成する絶縁物９で構成されている。
【００１９】
このうち、絶縁性基板５は、セラミックや樹脂で構成され、その中央部に半導体基板７が嵌入される貫通孔１１が設けられている。そして、半導体基板７が埋め込まれている側の第１面５ａには、半導体チップ（２），（３）と外部回路とを接続するための外部引出配線１３が形成されている。尚、ここでの図示は省略したが、この外部引出配線１３は、絶縁性基板５を貫通して設けられたビアホール内を介して、絶縁性基板５の第１面５ａ側から第２面５ｂ側に引き出されても良い。
【００２０】
そして、半導体基板７は、絶縁性基板５の第１面５ａ側に、一方の面を露出させた状態で埋め込まれている。特に、埋め込まれた状態において、絶縁性基板５の第１面５ａ側に露出している半導体基板７の露出面７ａが、絶縁性基板５の第１面５ａと同一面（同一高さ）に配置されることが好ましい。また、この露出面７ａには、半導体チップ（２），（３）間を接続するための配線や電極パッド等として、いわゆるチップ間配線１５が設けられていることとする。
【００２１】
ここで、半導体基板７は、上述したチップ間配線１５が露出面７ａに設けられるだめの必要最小限の大きさで構成されることが好ましい。
【００２２】
次に、図２に基づいて、上述した構成の回路基板１を用いた半導体装置４の構成を説明する。
【００２３】
この図に示す半導体装置４は、回路基板１上に複数の半導体チップ２，３を搭載してなるＭＣＭ型の半導体装置であり、例えばロジック用の半導体チップやメモリ用の半導体チップ等、異なる機能の半導体チップ２，３が１つの回路基板１上に組み合わせて搭載され、システムインパッケージを構成している。
【００２４】
ここで、各半導体チップ２，３には、それぞれの機能を備えた機能回路と共に、この内部回路から引き出された端子が形成されている。例えば、半導体チップ２には、もう一方の半導体チップ３との接続を図るための内部回路用端子２０ａと、外部回路との接続を図るための外部回路接続用端子２０ｂとが、端子形成面２ａ側に露出した状態で設けられている。同様に、半導体チップ３には、もう一方の半導体チップ２との接続を図るための内部回路用端子３０ａと、外部回路との接続を図るための外部回路接続用端子３０ｂとが、端子形成面３ａ側に露出した状態で設けられている。
【００２５】
そして、このような半導体チップ２，３は、突起電極４１を介して半導体チップ２，３の各端子２０ａ，２０ｂ，３０ａ，３０ｂと、回路基板１の配線１３，１５とを接続させた状態で回路基板１上に搭載されている。具体的には、半導体チップ２，３は、回路基板１を構成する半導体基板７のチップ間配線１５に内部回路用端子２０ａ，３０ａを接続させると共に、回路基板１を構成する絶縁性基板５の外部引出配線１３に外部回路接続用端子２０ｂ，３０ｂを接続させる状態で、回路基板１上に搭載されていることとする。
【００２６】
尚、ここでの図示は省略したが、回路基板１と半導体チップ２，３との間には、接続強度を補うためのアンダーフィルが充填されていても良い。
【００２７】
また、このように構成された半導体装置４を、ここでの図示を省略した外部回路に接続するには、回路基板１を構成する絶縁性基板５に形成された外部引出電極１３に対してワイヤーボンディング(図示省略）を行うこととする。ただし、この外部引出配線１３が、絶縁性基板５の第１面５ａ側から第２面５ｂ側に引き出されている場合、第２面５ｂ側に引き出された外部引出配線部分に突起電極を形成することで、外部回路に対して半導体装置４をフリップチップ接続させることとする。
【００２８】
次に、上述した構成の回路基板１および半導体装置４の製造方法を、図３に基づいて説明する。
【００２９】
先ず、図３（ａ）に示すように、中央部に貫通孔１１を備えると共に一主面（第１面５ａ側に外部引出配線１３が形成された絶縁性基板５を作製する。この絶縁性基板５は、例えば通常のセラミック回路基板や樹脂回路基板の中央部に貫通孔１１を形成した構成であって、外部引出配線１３は例えばプリント配線やメッキ法によって形成される。また、絶縁性基板５に対する貫通孔１１の形成と外部引出配線１３の形成とは、どちらを先に行っても良い。
【００３０】
次に、図３（ｂ）に示すように、貫通孔１１を塞ぐように、絶縁性基板５の第１面５ａ側に支持基板１０１を貼り合わせる。この際、例えば、接着剤１０２を介して絶縁性基板５と支持基板１０１とを貼り合わせることとする。ここで、支持基板１０１は、貫通孔１１を塞ぐ大きさよりも一回り大きな貼り合わせ面を有していれば良く、図示したように絶縁性基板５よりも大きく形成されている必要はない。また、接着剤１０２は、紫外線のような光照射によって粘着力が低下する材料や、絶縁性基板５に対して選択的に薬液除去可能な材料で構成されることとする。特に、光照射によって粘着力が低下する材料で接着剤１０２が構成されている場合、支持基板１０１には石英やガラス等の光透過性材料を用いることが好ましい。また、この接着剤１０２は、例えば図示したように、支持基板１０１の貼り合わせ面側の全面にあらかじめ設けられていても良く、また絶縁性基板５の第１面５ａ側に設けられていても良い。
【００３１】
以上の後、図３（ｃ）に示すように、一主面側にチップ間配線１５が形成された半導体基板７を用意する。このチップ間配線１５は、半導体プロセスによって形成された微細な配線であることとする。
【００３２】
そして、この半導体基板７のチップ間配線１５が設けられた面を支持基板１０１の接着剤１０２が設けられた面に対向させた状態で、この半導体基板７を絶縁性基板５の貫通孔１１内に挿入し、接着剤１０２を介して支持基板１０１に貼り合わせる。尚、接着剤１０２が、あらかじめ支持基板１０１の貼り合わせ面側の全面に設けられていない場合には、半導体基板７のチップ間配線１５が設けられた面側に接着剤１０２を設けておくこととする。
【００３３】
次に、図３（ｄ）に示すように、半導体基板７が挿入された貫通孔１１内を樹脂材料などからなる絶縁物９で埋め込み、硬化させる。これにより、絶縁物９と一体化させた絶縁性基板５の第１面５ａ側に半導体基板７を埋め込んだ状態とする。
【００３４】
その後、図３（ｅ）に示すように、絶縁性基板５および半導体基板７から支持基板１０１を剥離する。この際、接着剤１０２が、光照射によって粘着力が低下する材料からなる場合、支持基板１０１側からの光照射によって接着剤１０２の接着力を低下させ、支持基板１０１と共に接着剤１０２を絶縁性基板５および半導体基板７から剥離する。一方、接着剤１０２が、絶縁性基板５に対して選択的に薬液除去可能な材料からなる場合には、選択された薬液を用いたウェット処理によって、支持基板１０１と共に接着剤１０２を絶縁性基板５および半導体基板７から剥離する。この際、同時に支持基板１０１をエッチング除去しても良い。
【００３５】
以上により、図１を用いて説明した第１実施形態の回路基板１が得られる。尚、図３（ｅ）と図１とは、上下方向が逆であることとする。
【００３６】
そして、回路基板１を用いた半導体装置を得るためには、図２に示したように、先ず、半導体チップ２，３の内部回路用端子２０ａ，３０ａや外部回路接続用端子２０ｂ，３０ｂ、および回路基板１の外部取出取配線１３やチップ間配線１５の少なくとも一方に突起電極４０を形成する。そして、これらの突起電極４１を介して、半導体基板７のチップ間配線１５に半導体チップ２，３の内部回路用端子２０ａ，３０ａを接続させ、絶縁性基板５の外部取出配線１３に半導体チップの外部回路接続用端子２０ｂ，３０ｂを接続させるように、回路基板１上に半導体チップ２，３を搭載する。
【００３７】
以上により、図２を用いて説明した第１実施形態の半導体装置４を完成させる。
【００３８】
以上説明した第１実施形態の回路基板１および半導体装置４では、半導体チップ２，３間を接続するためチップ間配線１５を半導体基板７に設けた構成となっているため、半導体プロセスを適用して微細に形成したチップ間配線１５が用いられる。したがって、大容量のチップ間配線１５によって複数の半導体チップ２，３を接続することが可能になる。しかも、半導体チップ２，３と外部回路とを接続するための外部引出配線１３を絶縁性基板５に設けた構成とすることで、上述した半導体基板７は、特に微細化が要求されるチップ間配線１５のみが形成される必要最小限の大きさで有れば良い。したがって、半導体基板にチップ間配線および外部引出配線の全てを形成してなる回路基板（例えばシリコンインターポーザ）と比較して、半導体基板７の使用面積を削減することができる。
【００３９】
この結果、微細な配線によって半導体チップ２，３間を接続可能であるといった高機能性を維持しながらも、回路基板１および半導体装置４の部品コストの低下を図ることが可能になる。
【００４０】
尚、上述した第１実施形態の製造方法では、図３（ｂ）を用いて説明したように、外部引出配線１３が形成された絶縁性基板５を支持基板１０１に貼り合わせる手順としたが、外部引出配線１３の形成は、図３（ｅ）を用いて説明したように、絶縁性基板５から支持基板１０１を剥離した後に行っても良い。
【００４１】
また、外部引出配線は、先に説明したように、絶縁性基板５の第１面５ａ側から第２面５ｂ側に引き出されたものであっても良い。この場合、例えば、レーザ光により絶縁性基板５にヴィアホールを形成し、この内部にめっき法によって導電性材料（銅）を埋め込むことで、第１面５ａ側から第２面５ｂに引き出された外部引出配線を形成する。このような外部引出配線を形成した場合には、第１面５ａ側のみに外部引出配線１３を形成した場合よりも、回路基板１および半導体装置４の小型化を図ることができる。
【００４２】
＜第２実施形態＞
図４は本発明を適用した回路基板の第２実施形態を示す断面図であり、図５は図４に示す回路基板を用いた半導体装置の断面図である。以下、図４および図５を用いて、第２実施形態の回路基板とこれを用いた半導体装置を、この順に説明する。尚、回路基板の説明においては、図４に基づき図５を参照しつつ説明を行い、図５にのみ示されている部材には符号にカッコを付すこととする。また、第１実施形態と同様の構成要素には同一の符号を付し、重複する説明は省略する。
【００４３】
これらの図に示す第２実施形態の回路基板１’と、第１実施形態で図１および図２を用いて説明した回路基板との異なるところは、絶縁性基板５’の構成にあり、他の構成は第１実施形態と同様であることとする。
【００４４】
すなわち、絶縁性基板５’は、その一主面（第１面５ａ’）側に半導体基板７を埋め込む状態に形成された一体物であり、例えば樹脂からなる。そして、半導体基板７が埋め込まれている側の第１面５ａ’には、半導体チップ（２），（３）と外部回路とを接続するための外部引出配線１３’が形成されている。この外部引出配線１３’は、絶縁性基板５’を貫通するビアホール内に充填された状態で、絶縁性基板５’の第１面５ａ’側から第２面５ｂ’側に引き出されていることとする。尚、ここでの図示は省略したが、この外部引出配線１３’は、絶縁性基板５’の第１面５ａ’側のみに配置されていても良い。この場合、外部引出配線１３’の一端部は、絶縁性基板５’の周縁側に引き出されていることとする。
【００４５】
そして、このような構成の絶縁性基板５’の第１面５ａ’側に、第１実施形態で説明したと同様の半導体基板７が露出面７ａを露出させた状態で埋め込まれていることとする。
【００４６】
次に、図５に基づいて、上述した構成の回路基板１’を用いた半導体装置４’の構成を説明する。
【００４７】
この図に示す第２実施形態の半導体装置４’と、第１実施形態で図２を用いて説明した半導体装置との異なるところは、上述したような回路基板１’を用いた点にあり、他の構成は第１実施形態と同様であることとする。
【００４８】
すなわち、この半導体装置４’は、回路基板１’上に複数の半導体チップ２，３を搭載してなるＭＣＭ型の半導体装置である。そして、半導体チップ２，３は、突起電極４１を介して、半導体チップ２，３の各端子２０ａ，２０ｂ，３０ａ，３０ｂと、回路基板１’の配線１３’，１５とを接続させた状態で回路基板１’上に搭載されている。具体的には、半導体チップ２，３は、回路基板１’を構成する半導体基板７のチップ間配線１５に内部回路用端子２０ａ，３０ａを接続させると共に、回路基板１’を構成する絶縁性基板５’の外部引出配線１３’に外部回路接続用端子２０ｂ，３０ｂを接続させる状態で、回路基板１’上に搭載されているのである。
【００４９】
尚、ここでの図示は省略したが、回路基板１’と半導体チップ２，３との間には、接続強度を補うためにアンダーフィルが充填された構成であっても良い。
【００５０】
また、このように構成された半導体装置４’を、ここでの図示を省略した外部回路に接続させるには、回路基板１’の第２面５ｂ’側に引き出された外部引出配線１３’部分に突起電極を形成することで、外部回路に対して半導体装置４’をフリップチップ接続させることとする。ただし、この外部引出配線１３’が、絶縁性基板５’の第１面５ａ’側のみに配置されていている場合、半導体チップ２，３よりも絶縁性基板５’の周縁側に引き出されている外部引出配線部分に対してワイヤーボンディングを行うこととする。
【００５１】
次に、上述した構成の回路基板１’および半導体装置４’の製造方法を、図６に基づいて説明する。
【００５２】
先ず、図６（ａ）に示すように、第１実施形態と同様の半導体基板７を用意する。そして、半導体基板７のチップ間配線１５が形成された面を支持基板１０１側に対向させた状態で、接着剤１０２を介して半導体基板７と支持基板１０１とを貼り合わせる。この際、支持基板１０１の中央に半導体基板７を貼り合わせることとする。また支持基板１０１および接着剤１０２は、第１実施形態と同様のものが用いられる。ただし、支持基板１０１は、その貼り合わせ面が、ここで形成する回路基板の配線が形成される面と同様の形状であることとする。また、接着剤１０２は、支持基板１０１側の全面に設けられていることとする。
【００５３】
次いで、図６（ｂ）に示すように、支持基板１０２上に、例えばスピンコート法のような塗布法によって、半導体基板７を埋め込む状態で表面平坦に樹脂などからなる絶縁物を被着させ、次いでこれを硬化させて絶縁性基板５’とする。またこれにより、絶縁性基板５’の第１面５ａ’側に半導体基板７を埋め込んだ状態とする。
【００５４】
その後、図６（ｃ）に示すように、絶縁性基板５’および半導体基板７から支持基板１０２を剥離する。この工程は、第１実施形態において図３（ｅ）を用いて説明したと同様に行うこととする。尚、以上の図６（ａ）〜図６（ｃ）の工程には、特開２００１−３０８１１６に開示されている疑似ウェハの製造方法を適用することができる。
【００５５】
次に、図６（ｄ）に示すように、絶縁性基板５’における半導体基板７が埋め込まれている側の面に外部引出配線１３’を形成する。この際、例えば、レーザ光により絶縁性基板５’にヴィアホールを形成し、この内部にめっき法によって導電性材料（銅）を埋め込むことで、第１面５ａ’側から第２面５ｂ’に引き出された外部引出配線１３’を形成する。また、絶縁性基板５’の第１面５’側のみに、通常のプリント配線やメッキ法によって外部引出配線を形成しても良い。
【００５６】
以上により、図４を用いて説明した第２実施形態の回路基板１’が得られる。尚、図６（ｄ）と図４とは、上下方向が逆であることとする。
【００５７】
また、このような回路基板１’を用いた半導体装置を得るためには、図５に示したように、先ず、半導体チップ２，３の内部回路用端子２０ａ，３０ａや外部回路接続用端子２０ｂ，３０ｂ、および回路基板１の外部取出取配線１３’やチップ間配線１５の少なくとも一方に接続させた突起電極４１を形成する。そして、これらの突起電極４１を介して、半導体基板７のチップ間配線１５に半導体チップ２，３の内部回路用端子２０ａ，３０ａを接続させ、絶縁性基板５の外部取出配線１３’に半導体チップの外部回路接続用端子２０ｂ，３０ｂを接続させるように、回路基板１’上に半導体チップ２，３を搭載する。
【００５８】
以上により図５を用いて説明した第２実施形態の半導体装置４’を完成させる。
【００５９】
以上説明した構成の回路基板１’および半導体装置４’であっても、第１実施形態と同様に、半導体チップ２，３間を接続するためチップ間配線１５を半導体基板７に設けた構成となっているため、微細な配線によって半導体チップ２，３間を接続可能であるといった高機能化を維持しながらも、回路基板１’および半導体装置４’の部品コストの低下を図ることが可能になる。尚、回路基板１’における外部引出配線１３’を、図示したような第１面５ａ’側から第２面５ｂ’に引き出された構成とすることで、第１面側のみに外部引出配線を形成した場合よりも、回路基板および半導体装置の小型化を図ることができる。
【００６０】
【発明の効果】
以上説明したように本発明の回路基板および半導体装置によれば、半導体チップ間を接続するためのチップ間配線を設けた半導体基板を、絶縁性基板の外部引出配線の形成面側に埋め込んだ回路基板の構成を採用したことで、半導体プロセスを適用した微細配線によって半導体チップ間を接続可能であるといった高機能化を維持しながらも、半導体基板を必要最小限の大きさに抑えることで、回路基板および半導体装置の部品コストの低下を図ることが可能である。
また、本発明の回路基板の製造方法によれば上述した構成の回路基板を得ることが可能であり、同様に本発明の半導体装置の製造方法によればこのような回路基板を用いた半導体装置を得ることが可能である。
【図面の簡単な説明】
【図１】第１実施形態の回路基板の断面構成図である。
【図２】第１実施形態の半導体装置の断面構成図である。
【図３】第１実施形態の回路基板の製造手順を示す断面工程図である。
【図４】第２実施形態の回路基板の断面構成図である。
【図５】第２実施形態の半導体装置の断面構成図である。
【図６】第２実施形態の回路基板の製造手順を示す断面工程図である。
【符号の説明】
１，１’…回路基板、２，３…半導体チップ、２ａ，３ａ…端子形成面（半導体チップ）、４，４’…半導体装置、５，５’…絶縁性基板、５ａ，５ａ’…第１面（絶縁性基板の一主面）、７…半導体基板、９…絶縁物、１１…貫通孔、１３，１３’…外部引出配線、１５…チップ間配線、２０ｂ，３０ｂ…外部回路接続用端子（半導体チップ）、１０１，１０２…支持基板
【発明の属する技術分野】
本発明は半導体装置に関し、特には複数の半導体チップが一つの電子部品として組み立てられている、いわゆるマルチチップモジュール技術を適用した半導体装置に関する。
【０００２】
【従来の技術】
電気製品の小型、軽量、低消費電力化といった要求に応えるため、半導体素子の高集積化技術と共に、これらの半導体素子を高密度に組み付ける実装技術も展開してきている。そのような実装技術のうち、さらなる高密度実装を実現するため、多層配線支持基板やベアチップ実装等に加え、複数の半導体素子（半導体チップ）を予め一つの電子部品として同一の支持基板に搭載して実装するマルチチップモジュール（Multi-Chip Module；以下ＭＣＭと記す）技術が開発されている。このＭＣＭ技術は、１つの基板上に２つ以上の半導体チップを組み込むことで、実質的な多機能化を実現している。
【０００３】
このようなＭＣＭ技術を用いた半導体装置としては、例えば日経マイクロデバイス（２００１−３−１）日経ＢＰ社ｐ．１１３−１３２に記載されているように、ＣＯＣ（chip on chip）型、チップ・スタック型、パッケージ積層型、基板接続型等の様々な形態が提案、実用化されている。
【０００４】
このうち、基板接続型の半導体装置は、配線が形成された回路基板上に複数の半導体チップを搭載してなり、各半導体チップ間の接続および半導体チップと外部回路との接続は、回路基板上に形成された配線によって行われる。回路基板としては、樹脂基板やセラミック基板が用いられてきたが、近年、これらの基板に換えて半導体基板からなる回路基板（いわゆるシリコンインターポーザ）が用いられるようになってきている。
【０００５】
回路基板として半導体基板を用いた場合、半導体プロセスを適用した微細配線の形成により、半導体チップ間を接続する配線（チップ間配線）数の増加が可能である。
【０００６】
【発明が解決しようとする課題】
ところが、上述した基板接続型の半導体装置において用いられる回路基板は、搭載される半導体チップの総面積と同等か、それ以上の面積を備える必要がある。したがって、半導体基板を回路基板に用いた場合には、樹脂基板やセラミック基板を回路基板として用いた場合と比較して、部品コストが高くなると言った問題があった。
【０００７】
そこで本発明は、半導体チップの接続用に用いる半導体基板を縮小することで、チップ間配線数を確保しつつも、より部品コストを低く抑えることが可能な半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような目的を達成するための本発明の回路基板は、複数の半導体チップを搭載するためのものであり、半導体チップを外部回路に接続するための外部引出配線を一主面側に設けてなる絶縁性基板と、絶縁性基板における一主面側の中央部に埋め込まれた半導体基板とを備えている。そして、半導体基板における、絶縁性基板の一主面側に露出している面側に、半導体チップ間を接続するためのチップ間配線を設けた構成としている。
【０００９】
上述した構成の回路基板では、半導体チップ間を接続するためチップ間配線が半導体基板に設けられた構成となっているため、半導体プロセスを適用して微細に形成したチップ間配線を備えることができる。また、半導体チップと外部回路とを接続するための外部引出配線を絶縁性基板に設けた構成とすることで、半導体基板の大きさは、特に微細化が要求されるチップ間配線のみを形成するための必要最小限の大きさとすることができる。したがって、半導体基板にチップ間配線および外部引出配線の全てを形成してなる回路基板と比較して、半導体基板の使用面積が削減される。
【００１０】
また本発明は、このような回路基板を用いた半導体装置でもあり、外部引出配線を一主面側に設けてなる絶縁性基板と、この絶縁性基板の一主面側の中央部に埋め込まれ、当該絶縁性基板の一主面側に露出している面にチップ間配線を設けてなる半導体基板とで構成される回路基板を備えている。そして、半導体基板に形成されたチップ間配線によって相互に接続されると共に、絶縁性基板に形成された外部引出配線に対して外部回路接続用端子を当接させた状態で、回路基板に搭載された複数の半導体チップを備えている。
【００１１】
上述した構成の半導体装置においては、複数の半導体チップの外部回路接続用端子が、これらの半導体チップに対向して配置された半導体基板から露出させており、半導体チップ間のみが半導体基板に形成されたチップ間配線によって接続されることになる。したがって、半導体基板は、チップ間配線のみが形成される必要最小限の大きさで有れば良く、半導体基板上に複数の半導体チップを全面で搭載する場合と比較して、半導体基板の使用面積が削減される。
【００１２】
また本発明は、上述した回路基板を製造する方法でもある。このうち、第１の方法は、次のように行う。先ず、絶縁性基板の中央に形成された貫通孔を塞ぐ状態で、当該絶縁性基板に支持基板を貼り合わせる。次いで、チップ間配線が形成された半導体基板を、チップ間配線の形成面を支持基板に対向させた状態で貫通孔内に挿入して当該支持基板に貼り合わせる。その後、半導体基板が挿入された貫通孔内を絶縁物で埋め込むことで絶縁性基板の一主面側に半導体基板を埋め込んだ状態とした後、当該絶縁性基板および半導体基板から前記支持基板を剥離する。また、絶縁性基板に支持基板を貼り合わせる前、または絶縁性基板から支持基板を剥離した後には、絶縁性基板の一主面側に外部引出配線を形成する工程を行う。
【００１３】
また、第２の方法は、次のように行う。先ず、チップ間配線が形成された半導体基板を、チップ間配線の形成面を支持基板に対向させた状態で当該支持基板に貼り合わせる。次いで、半導体基板を埋め込む状態で支持基板上に絶縁物を被着してこれを絶縁性基板とした後、当該絶縁性基板および半導体基板から支持基板を剥離する。次に、絶縁性基板における半導体基板が埋め込まれている側の面に外部引出配線を形成する。
【００１４】
また、本発明の半導体装置の製造方法は、上述した第１の方法または第２の方法で回路基板を形成した後、半導体基板のチップ間配線を介して複数の半導体チップを接続させると共に、これらの半導体チップの外部回路接続用端子を絶縁性基板の外部引出配線に接続させる状態で、これらの半導体チップを当該絶縁性基板および半導体基板上に搭載する工程を行う。
【００１５】
以上のような第１の方法または第２の方法およびこれに続けて行われる工程によって、上述した構成の回路基板および半導体装置を得ることができる。
【００１６】
【発明の実施の形態】
以下、本発明の回路基板およびその製造方法、並びに半導体装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。
【００１７】
＜第１実施形態＞
図１は本発明を適用した回路基板の第１実施形態を示す断面図であり、図２は図１に示す回路基板を用いた半導体装置の断面図である。以下、図１および図２を用いて、第１実施形態の回路基板とこれを用いた半導体装置を、この順に説明する。尚、回路基板の説明においては、図１に基づき図２を参照しつつ説明を行い、図２にのみ示されている部材には符号にカッコを付すこととする。
【００１８】
これらの図に示す回路基板１は、複数の半導体チップ（２），（３）を搭載してなる、いわゆるＭＣＭ型の半導体装置（４）を構成するものである。この回路基板１は、絶縁性基板５、絶縁性基板５の一主面（第１面５ａ）側に埋め込まれた半導体基板７、絶縁性基板５と半導体基板７との間に充填され、絶縁性基板７と一体化して絶縁性基板７の一部を構成する絶縁物９で構成されている。
【００１９】
このうち、絶縁性基板５は、セラミックや樹脂で構成され、その中央部に半導体基板７が嵌入される貫通孔１１が設けられている。そして、半導体基板７が埋め込まれている側の第１面５ａには、半導体チップ（２），（３）と外部回路とを接続するための外部引出配線１３が形成されている。尚、ここでの図示は省略したが、この外部引出配線１３は、絶縁性基板５を貫通して設けられたビアホール内を介して、絶縁性基板５の第１面５ａ側から第２面５ｂ側に引き出されても良い。
【００２０】
そして、半導体基板７は、絶縁性基板５の第１面５ａ側に、一方の面を露出させた状態で埋め込まれている。特に、埋め込まれた状態において、絶縁性基板５の第１面５ａ側に露出している半導体基板７の露出面７ａが、絶縁性基板５の第１面５ａと同一面（同一高さ）に配置されることが好ましい。また、この露出面７ａには、半導体チップ（２），（３）間を接続するための配線や電極パッド等として、いわゆるチップ間配線１５が設けられていることとする。
【００２１】
ここで、半導体基板７は、上述したチップ間配線１５が露出面７ａに設けられるだめの必要最小限の大きさで構成されることが好ましい。
【００２２】
次に、図２に基づいて、上述した構成の回路基板１を用いた半導体装置４の構成を説明する。
【００２３】
この図に示す半導体装置４は、回路基板１上に複数の半導体チップ２，３を搭載してなるＭＣＭ型の半導体装置であり、例えばロジック用の半導体チップやメモリ用の半導体チップ等、異なる機能の半導体チップ２，３が１つの回路基板１上に組み合わせて搭載され、システムインパッケージを構成している。
【００２４】
ここで、各半導体チップ２，３には、それぞれの機能を備えた機能回路と共に、この内部回路から引き出された端子が形成されている。例えば、半導体チップ２には、もう一方の半導体チップ３との接続を図るための内部回路用端子２０ａと、外部回路との接続を図るための外部回路接続用端子２０ｂとが、端子形成面２ａ側に露出した状態で設けられている。同様に、半導体チップ３には、もう一方の半導体チップ２との接続を図るための内部回路用端子３０ａと、外部回路との接続を図るための外部回路接続用端子３０ｂとが、端子形成面３ａ側に露出した状態で設けられている。
【００２５】
そして、このような半導体チップ２，３は、突起電極４１を介して半導体チップ２，３の各端子２０ａ，２０ｂ，３０ａ，３０ｂと、回路基板１の配線１３，１５とを接続させた状態で回路基板１上に搭載されている。具体的には、半導体チップ２，３は、回路基板１を構成する半導体基板７のチップ間配線１５に内部回路用端子２０ａ，３０ａを接続させると共に、回路基板１を構成する絶縁性基板５の外部引出配線１３に外部回路接続用端子２０ｂ，３０ｂを接続させる状態で、回路基板１上に搭載されていることとする。
【００２６】
尚、ここでの図示は省略したが、回路基板１と半導体チップ２，３との間には、接続強度を補うためのアンダーフィルが充填されていても良い。
【００２７】
また、このように構成された半導体装置４を、ここでの図示を省略した外部回路に接続するには、回路基板１を構成する絶縁性基板５に形成された外部引出電極１３に対してワイヤーボンディング(図示省略）を行うこととする。ただし、この外部引出配線１３が、絶縁性基板５の第１面５ａ側から第２面５ｂ側に引き出されている場合、第２面５ｂ側に引き出された外部引出配線部分に突起電極を形成することで、外部回路に対して半導体装置４をフリップチップ接続させることとする。
【００２８】
次に、上述した構成の回路基板１および半導体装置４の製造方法を、図３に基づいて説明する。
【００２９】
先ず、図３（ａ）に示すように、中央部に貫通孔１１を備えると共に一主面（第１面５ａ側に外部引出配線１３が形成された絶縁性基板５を作製する。この絶縁性基板５は、例えば通常のセラミック回路基板や樹脂回路基板の中央部に貫通孔１１を形成した構成であって、外部引出配線１３は例えばプリント配線やメッキ法によって形成される。また、絶縁性基板５に対する貫通孔１１の形成と外部引出配線１３の形成とは、どちらを先に行っても良い。
【００３０】
次に、図３（ｂ）に示すように、貫通孔１１を塞ぐように、絶縁性基板５の第１面５ａ側に支持基板１０１を貼り合わせる。この際、例えば、接着剤１０２を介して絶縁性基板５と支持基板１０１とを貼り合わせることとする。ここで、支持基板１０１は、貫通孔１１を塞ぐ大きさよりも一回り大きな貼り合わせ面を有していれば良く、図示したように絶縁性基板５よりも大きく形成されている必要はない。また、接着剤１０２は、紫外線のような光照射によって粘着力が低下する材料や、絶縁性基板５に対して選択的に薬液除去可能な材料で構成されることとする。特に、光照射によって粘着力が低下する材料で接着剤１０２が構成されている場合、支持基板１０１には石英やガラス等の光透過性材料を用いることが好ましい。また、この接着剤１０２は、例えば図示したように、支持基板１０１の貼り合わせ面側の全面にあらかじめ設けられていても良く、また絶縁性基板５の第１面５ａ側に設けられていても良い。
【００３１】
以上の後、図３（ｃ）に示すように、一主面側にチップ間配線１５が形成された半導体基板７を用意する。このチップ間配線１５は、半導体プロセスによって形成された微細な配線であることとする。
【００３２】
そして、この半導体基板７のチップ間配線１５が設けられた面を支持基板１０１の接着剤１０２が設けられた面に対向させた状態で、この半導体基板７を絶縁性基板５の貫通孔１１内に挿入し、接着剤１０２を介して支持基板１０１に貼り合わせる。尚、接着剤１０２が、あらかじめ支持基板１０１の貼り合わせ面側の全面に設けられていない場合には、半導体基板７のチップ間配線１５が設けられた面側に接着剤１０２を設けておくこととする。
【００３３】
次に、図３（ｄ）に示すように、半導体基板７が挿入された貫通孔１１内を樹脂材料などからなる絶縁物９で埋め込み、硬化させる。これにより、絶縁物９と一体化させた絶縁性基板５の第１面５ａ側に半導体基板７を埋め込んだ状態とする。
【００３４】
その後、図３（ｅ）に示すように、絶縁性基板５および半導体基板７から支持基板１０１を剥離する。この際、接着剤１０２が、光照射によって粘着力が低下する材料からなる場合、支持基板１０１側からの光照射によって接着剤１０２の接着力を低下させ、支持基板１０１と共に接着剤１０２を絶縁性基板５および半導体基板７から剥離する。一方、接着剤１０２が、絶縁性基板５に対して選択的に薬液除去可能な材料からなる場合には、選択された薬液を用いたウェット処理によって、支持基板１０１と共に接着剤１０２を絶縁性基板５および半導体基板７から剥離する。この際、同時に支持基板１０１をエッチング除去しても良い。
【００３５】
以上により、図１を用いて説明した第１実施形態の回路基板１が得られる。尚、図３（ｅ）と図１とは、上下方向が逆であることとする。
【００３６】
そして、回路基板１を用いた半導体装置を得るためには、図２に示したように、先ず、半導体チップ２，３の内部回路用端子２０ａ，３０ａや外部回路接続用端子２０ｂ，３０ｂ、および回路基板１の外部取出取配線１３やチップ間配線１５の少なくとも一方に突起電極４０を形成する。そして、これらの突起電極４１を介して、半導体基板７のチップ間配線１５に半導体チップ２，３の内部回路用端子２０ａ，３０ａを接続させ、絶縁性基板５の外部取出配線１３に半導体チップの外部回路接続用端子２０ｂ，３０ｂを接続させるように、回路基板１上に半導体チップ２，３を搭載する。
【００３７】
以上により、図２を用いて説明した第１実施形態の半導体装置４を完成させる。
【００３８】
以上説明した第１実施形態の回路基板１および半導体装置４では、半導体チップ２，３間を接続するためチップ間配線１５を半導体基板７に設けた構成となっているため、半導体プロセスを適用して微細に形成したチップ間配線１５が用いられる。したがって、大容量のチップ間配線１５によって複数の半導体チップ２，３を接続することが可能になる。しかも、半導体チップ２，３と外部回路とを接続するための外部引出配線１３を絶縁性基板５に設けた構成とすることで、上述した半導体基板７は、特に微細化が要求されるチップ間配線１５のみが形成される必要最小限の大きさで有れば良い。したがって、半導体基板にチップ間配線および外部引出配線の全てを形成してなる回路基板（例えばシリコンインターポーザ）と比較して、半導体基板７の使用面積を削減することができる。
【００３９】
この結果、微細な配線によって半導体チップ２，３間を接続可能であるといった高機能性を維持しながらも、回路基板１および半導体装置４の部品コストの低下を図ることが可能になる。
【００４０】
尚、上述した第１実施形態の製造方法では、図３（ｂ）を用いて説明したように、外部引出配線１３が形成された絶縁性基板５を支持基板１０１に貼り合わせる手順としたが、外部引出配線１３の形成は、図３（ｅ）を用いて説明したように、絶縁性基板５から支持基板１０１を剥離した後に行っても良い。
【００４１】
また、外部引出配線は、先に説明したように、絶縁性基板５の第１面５ａ側から第２面５ｂ側に引き出されたものであっても良い。この場合、例えば、レーザ光により絶縁性基板５にヴィアホールを形成し、この内部にめっき法によって導電性材料（銅）を埋め込むことで、第１面５ａ側から第２面５ｂに引き出された外部引出配線を形成する。このような外部引出配線を形成した場合には、第１面５ａ側のみに外部引出配線１３を形成した場合よりも、回路基板１および半導体装置４の小型化を図ることができる。
【００４２】
＜第２実施形態＞
図４は本発明を適用した回路基板の第２実施形態を示す断面図であり、図５は図４に示す回路基板を用いた半導体装置の断面図である。以下、図４および図５を用いて、第２実施形態の回路基板とこれを用いた半導体装置を、この順に説明する。尚、回路基板の説明においては、図４に基づき図５を参照しつつ説明を行い、図５にのみ示されている部材には符号にカッコを付すこととする。また、第１実施形態と同様の構成要素には同一の符号を付し、重複する説明は省略する。
【００４３】
これらの図に示す第２実施形態の回路基板１’と、第１実施形態で図１および図２を用いて説明した回路基板との異なるところは、絶縁性基板５’の構成にあり、他の構成は第１実施形態と同様であることとする。
【００４４】
すなわち、絶縁性基板５’は、その一主面（第１面５ａ’）側に半導体基板７を埋め込む状態に形成された一体物であり、例えば樹脂からなる。そして、半導体基板７が埋め込まれている側の第１面５ａ’には、半導体チップ（２），（３）と外部回路とを接続するための外部引出配線１３’が形成されている。この外部引出配線１３’は、絶縁性基板５’を貫通するビアホール内に充填された状態で、絶縁性基板５’の第１面５ａ’側から第２面５ｂ’側に引き出されていることとする。尚、ここでの図示は省略したが、この外部引出配線１３’は、絶縁性基板５’の第１面５ａ’側のみに配置されていても良い。この場合、外部引出配線１３’の一端部は、絶縁性基板５’の周縁側に引き出されていることとする。
【００４５】
そして、このような構成の絶縁性基板５’の第１面５ａ’側に、第１実施形態で説明したと同様の半導体基板７が露出面７ａを露出させた状態で埋め込まれていることとする。
【００４６】
次に、図５に基づいて、上述した構成の回路基板１’を用いた半導体装置４’の構成を説明する。
【００４７】
この図に示す第２実施形態の半導体装置４’と、第１実施形態で図２を用いて説明した半導体装置との異なるところは、上述したような回路基板１’を用いた点にあり、他の構成は第１実施形態と同様であることとする。
【００４８】
すなわち、この半導体装置４’は、回路基板１’上に複数の半導体チップ２，３を搭載してなるＭＣＭ型の半導体装置である。そして、半導体チップ２，３は、突起電極４１を介して、半導体チップ２，３の各端子２０ａ，２０ｂ，３０ａ，３０ｂと、回路基板１’の配線１３’，１５とを接続させた状態で回路基板１’上に搭載されている。具体的には、半導体チップ２，３は、回路基板１’を構成する半導体基板７のチップ間配線１５に内部回路用端子２０ａ，３０ａを接続させると共に、回路基板１’を構成する絶縁性基板５’の外部引出配線１３’に外部回路接続用端子２０ｂ，３０ｂを接続させる状態で、回路基板１’上に搭載されているのである。
【００４９】
尚、ここでの図示は省略したが、回路基板１’と半導体チップ２，３との間には、接続強度を補うためにアンダーフィルが充填された構成であっても良い。
【００５０】
また、このように構成された半導体装置４’を、ここでの図示を省略した外部回路に接続させるには、回路基板１’の第２面５ｂ’側に引き出された外部引出配線１３’部分に突起電極を形成することで、外部回路に対して半導体装置４’をフリップチップ接続させることとする。ただし、この外部引出配線１３’が、絶縁性基板５’の第１面５ａ’側のみに配置されていている場合、半導体チップ２，３よりも絶縁性基板５’の周縁側に引き出されている外部引出配線部分に対してワイヤーボンディングを行うこととする。
【００５１】
次に、上述した構成の回路基板１’および半導体装置４’の製造方法を、図６に基づいて説明する。
【００５２】
先ず、図６（ａ）に示すように、第１実施形態と同様の半導体基板７を用意する。そして、半導体基板７のチップ間配線１５が形成された面を支持基板１０１側に対向させた状態で、接着剤１０２を介して半導体基板７と支持基板１０１とを貼り合わせる。この際、支持基板１０１の中央に半導体基板７を貼り合わせることとする。また支持基板１０１および接着剤１０２は、第１実施形態と同様のものが用いられる。ただし、支持基板１０１は、その貼り合わせ面が、ここで形成する回路基板の配線が形成される面と同様の形状であることとする。また、接着剤１０２は、支持基板１０１側の全面に設けられていることとする。
【００５３】
次いで、図６（ｂ）に示すように、支持基板１０２上に、例えばスピンコート法のような塗布法によって、半導体基板７を埋め込む状態で表面平坦に樹脂などからなる絶縁物を被着させ、次いでこれを硬化させて絶縁性基板５’とする。またこれにより、絶縁性基板５’の第１面５ａ’側に半導体基板７を埋め込んだ状態とする。
【００５４】
その後、図６（ｃ）に示すように、絶縁性基板５’および半導体基板７から支持基板１０２を剥離する。この工程は、第１実施形態において図３（ｅ）を用いて説明したと同様に行うこととする。尚、以上の図６（ａ）〜図６（ｃ）の工程には、特開２００１−３０８１１６に開示されている疑似ウェハの製造方法を適用することができる。
【００５５】
次に、図６（ｄ）に示すように、絶縁性基板５’における半導体基板７が埋め込まれている側の面に外部引出配線１３’を形成する。この際、例えば、レーザ光により絶縁性基板５’にヴィアホールを形成し、この内部にめっき法によって導電性材料（銅）を埋め込むことで、第１面５ａ’側から第２面５ｂ’に引き出された外部引出配線１３’を形成する。また、絶縁性基板５’の第１面５’側のみに、通常のプリント配線やメッキ法によって外部引出配線を形成しても良い。
【００５６】
以上により、図４を用いて説明した第２実施形態の回路基板１’が得られる。尚、図６（ｄ）と図４とは、上下方向が逆であることとする。
【００５７】
また、このような回路基板１’を用いた半導体装置を得るためには、図５に示したように、先ず、半導体チップ２，３の内部回路用端子２０ａ，３０ａや外部回路接続用端子２０ｂ，３０ｂ、および回路基板１の外部取出取配線１３’やチップ間配線１５の少なくとも一方に接続させた突起電極４１を形成する。そして、これらの突起電極４１を介して、半導体基板７のチップ間配線１５に半導体チップ２，３の内部回路用端子２０ａ，３０ａを接続させ、絶縁性基板５の外部取出配線１３’に半導体チップの外部回路接続用端子２０ｂ，３０ｂを接続させるように、回路基板１’上に半導体チップ２，３を搭載する。
【００５８】
以上により図５を用いて説明した第２実施形態の半導体装置４’を完成させる。
【００５９】
以上説明した構成の回路基板１’および半導体装置４’であっても、第１実施形態と同様に、半導体チップ２，３間を接続するためチップ間配線１５を半導体基板７に設けた構成となっているため、微細な配線によって半導体チップ２，３間を接続可能であるといった高機能化を維持しながらも、回路基板１’および半導体装置４’の部品コストの低下を図ることが可能になる。尚、回路基板１’における外部引出配線１３’を、図示したような第１面５ａ’側から第２面５ｂ’に引き出された構成とすることで、第１面側のみに外部引出配線を形成した場合よりも、回路基板および半導体装置の小型化を図ることができる。
【００６０】
【発明の効果】
以上説明したように本発明の回路基板および半導体装置によれば、半導体チップ間を接続するためのチップ間配線を設けた半導体基板を、絶縁性基板の外部引出配線の形成面側に埋め込んだ回路基板の構成を採用したことで、半導体プロセスを適用した微細配線によって半導体チップ間を接続可能であるといった高機能化を維持しながらも、半導体基板を必要最小限の大きさに抑えることで、回路基板および半導体装置の部品コストの低下を図ることが可能である。
また、本発明の回路基板の製造方法によれば上述した構成の回路基板を得ることが可能であり、同様に本発明の半導体装置の製造方法によればこのような回路基板を用いた半導体装置を得ることが可能である。
【図面の簡単な説明】
【図１】第１実施形態の回路基板の断面構成図である。
【図２】第１実施形態の半導体装置の断面構成図である。
【図３】第１実施形態の回路基板の製造手順を示す断面工程図である。
【図４】第２実施形態の回路基板の断面構成図である。
【図５】第２実施形態の半導体装置の断面構成図である。
【図６】第２実施形態の回路基板の製造手順を示す断面工程図である。
【符号の説明】
１，１’…回路基板、２，３…半導体チップ、２ａ，３ａ…端子形成面（半導体チップ）、４，４’…半導体装置、５，５’…絶縁性基板、５ａ，５ａ’…第１面（絶縁性基板の一主面）、７…半導体基板、９…絶縁物、１１…貫通孔、１３，１３’…外部引出配線、１５…チップ間配線、２０ｂ，３０ｂ…外部回路接続用端子（半導体チップ）、１０１，１０２…支持基板
Claims (6)
- 外部引出配線を一主面側に設けてなる絶縁性基板と、
前記絶縁性基板の一主面側の中央部に埋め込まれ、当該絶縁性基板の一主面側に露出している面にチップ間配線のみを設けてなる半導体基板と、
前記半導体基板に形成されたチップ間配線によって相互に接続されると共に、前記絶縁性基板に形成された外部引出配線に対して外部回路接続用端子を当接させた状態で、当該絶縁性基板と半導体基板とを用いて構成された回路基板に搭載された複数の半導体チップとを備えた
ことを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記絶縁性基板の一主面と前記半導体基板における前記チップ間配線の形成面とは、同一面に配置されている
ことを特徴とする半導体装置。 - 請求項１または２記載の半導体装置において、
前記外部引出配線は、前記絶縁性基板を貫通して設けられたビアホール内を介して、当該絶縁性基板の一主面側から他主面側に引き出されている
ことを特徴とする半導体装置。 - 請求項１〜３のうちの何れか１項に記載の半導体装置において、
前記絶縁性基板の中央部には前記半導体基板が嵌入される貫通孔が設けられ、当該貫通孔内に樹脂が充填されている
ことを特徴とする半導体装置。 - 請求項１〜３のうちの何れか１項に記載の半導体装置において、
前記絶縁性基板は、前記半導体基板を一体に埋め込む樹脂で構成されている
ことを特徴とする半導体装置。 - 請求項１〜５のうちの何れか１項に記載の半導体装置において、
前記半導体基板は、前記チップ間配線を設けるのに必要最小限の大きさで構成されている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002267846A JP4380130B2 (ja) | 2002-09-13 | 2002-09-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002267846A JP4380130B2 (ja) | 2002-09-13 | 2002-09-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111415A JP2004111415A (ja) | 2004-04-08 |
| JP4380130B2 true JP4380130B2 (ja) | 2009-12-09 |
Family
ID=32266229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002267846A Expired - Fee Related JP4380130B2 (ja) | 2002-09-13 | 2002-09-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4380130B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887289A (zh) * | 2012-12-20 | 2014-06-25 | 英特尔公司 | 高密度互连器件及方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7326592B2 (en) * | 2005-04-04 | 2008-02-05 | Infineon Technologies Ag | Stacked die package |
| JP4648230B2 (ja) * | 2006-03-24 | 2011-03-09 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| US8064224B2 (en) | 2008-03-31 | 2011-11-22 | Intel Corporation | Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same |
| US8227904B2 (en) | 2009-06-24 | 2012-07-24 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
| JP5282005B2 (ja) * | 2009-10-16 | 2013-09-04 | 富士通株式会社 | マルチチップモジュール |
| JP2012169440A (ja) * | 2011-02-14 | 2012-09-06 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| JP2013110264A (ja) * | 2011-11-21 | 2013-06-06 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| KR101891862B1 (ko) * | 2012-02-08 | 2018-08-24 | 자일링크스 인코포레이티드 | 다수의 인터포저를 갖는 적층형 다이 조립체 |
| JP6056186B2 (ja) * | 2012-05-08 | 2017-01-11 | 株式会社ニコン | 撮像素子 |
| US9136236B2 (en) | 2012-09-28 | 2015-09-15 | Intel Corporation | Localized high density substrate routing |
| KR101420514B1 (ko) * | 2012-10-23 | 2014-07-17 | 삼성전기주식회사 | 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법 |
| US9190380B2 (en) | 2012-12-06 | 2015-11-17 | Intel Corporation | High density substrate routing in BBUL package |
| US9236366B2 (en) | 2012-12-20 | 2016-01-12 | Intel Corporation | High density organic bridge device and method |
| JP6409575B2 (ja) | 2013-01-30 | 2018-10-24 | パナソニック株式会社 | 積層型半導体装置 |
| US8901748B2 (en) * | 2013-03-14 | 2014-12-02 | Intel Corporation | Direct external interconnect for embedded interconnect bridge package |
| WO2015079551A1 (ja) * | 2013-11-29 | 2015-06-04 | 株式会社日立製作所 | 半導体装置および情報処理装置 |
| CN104952838B (zh) * | 2014-03-26 | 2019-09-17 | 英特尔公司 | 局部高密度基底布线 |
| US10468352B2 (en) | 2014-09-19 | 2019-11-05 | Intel Corporation | Semiconductor packages with embedded bridge interconnects |
| JP2018041750A (ja) * | 2015-01-21 | 2018-03-15 | ソニー株式会社 | インターポーザ、モジュールおよびインターポーザの製造方法 |
| US10510721B2 (en) * | 2017-08-11 | 2019-12-17 | Advanced Micro Devices, Inc. | Molded chip combination |
| CN108091629B (zh) * | 2017-12-08 | 2020-01-10 | 华进半导体封装先导技术研发中心有限公司 | 一种光电芯片集成结构 |
| CN110544674A (zh) * | 2018-05-28 | 2019-12-06 | 浙江清华柔性电子技术研究院 | 芯片集成结构 |
| CN111554619A (zh) * | 2020-04-30 | 2020-08-18 | 通富微电子股份有限公司 | 一种芯片封装方法 |
| CN111554632B (zh) * | 2020-04-30 | 2022-10-28 | 通富微电子股份有限公司 | 一种芯片封装方法 |
| CN111554627B (zh) * | 2020-04-30 | 2022-10-11 | 通富微电子股份有限公司 | 一种芯片封装方法 |
| WO2023190611A1 (ja) * | 2022-03-30 | 2023-10-05 | 株式会社村田製作所 | 高周波モジュール |
-
2002
- 2002-09-13 JP JP2002267846A patent/JP4380130B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887289A (zh) * | 2012-12-20 | 2014-06-25 | 英特尔公司 | 高密度互连器件及方法 |
| US10446499B2 (en) | 2012-12-20 | 2019-10-15 | Intel Corporation | High density interconnect device and method |
| US11158578B2 (en) | 2012-12-20 | 2021-10-26 | Intel Corporation | High density interconnect device and method |
| US11664320B2 (en) | 2012-12-20 | 2023-05-30 | Tahoe Research, Ltd. | High density interconnect device and method |
| US12094831B2 (en) | 2012-12-20 | 2024-09-17 | Tahoe Research, Ltd. | High density interconnect device and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111415A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4380130B2 (ja) | 半導体装置 | |
| US7291929B2 (en) | Semiconductor device and method of manufacturing thereof | |
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| US7795721B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7145225B2 (en) | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods | |
| JP4505983B2 (ja) | 半導体装置 | |
| TWI647790B (zh) | 以聚合物部件爲主的互連體 | |
| JP5091221B2 (ja) | 半導体装置 | |
| EP1119049A2 (en) | Laminate type semiconductor apparatus | |
| US8294253B2 (en) | Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure | |
| JP2006286677A (ja) | 半導体装置及びその製造方法 | |
| JPH11262537A (ja) | 能動植え込み型医療装置の電子回路ならびにその製造方法 | |
| US6916682B2 (en) | Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing | |
| JP3687435B2 (ja) | 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器 | |
| KR20110043788A (ko) | 적어도 부분적인 패키징을 갖는 디바이스 | |
| JP2006522461A (ja) | ３次元デバイスの製造方法 | |
| TW544876B (en) | Semiconductor device and process for fabricating the same | |
| US7276800B2 (en) | Carrying structure of electronic components | |
| TW200910561A (en) | Packaging substrate structure with capacitor embedded therein and method for fabricating the same | |
| JP5171726B2 (ja) | 半導体装置 | |
| CN115527975A (zh) | 一种芯片封装结构及芯片封装方法 | |
| EP1848029A1 (en) | Carrying structure of electronic components | |
| JP4168494B2 (ja) | 半導体装置の製造方法 | |
| JP2002231856A (ja) | 半導体装置及びその製造方法 | |
| JP2003258196A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |