JP6056186B2

JP6056186B2 - 撮像素子

Info

Publication number: JP6056186B2
Application number: JP2012106848A
Authority: JP
Inventors: 大河内　直紀; 直紀大河内
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2012-05-08
Filing date: 2012-05-08
Publication date: 2017-01-11
Anticipated expiration: 2032-05-08
Also published as: JP2013235933A

Description

本発明は、撮像素子および撮像素子の製造方法に関する。

回路チップが設けられたガラス基板と画素チップとが対向して配置された撮像素子が知られている（特許文献１）。画素チップと回路チップは、バンプによって電気的に接続される。
［先行技術文献］
［特許文献］
［特許文献１］特開２０１１−０２３５９５号公報

ガラス基板から放出されるα線の影響により、画素チップの画素領域には、画素欠陥が生じ得る。撮像画像において欠陥画素に対応する画像点は、あたかも白飛びした画像点のように白点になる。白点の発生を抑制するために、α線放出抑制の加工が施されたガラス基板が用いられる。しかしながら、α線放出抑制の加工が施されたガラス基板の線膨張係数は、画素チップの線膨張係数とは異なる。このため、ガラス基板と画素チップが接合されてから、加熱あるいは冷却されると、撮像素子に反りが発生する。これは、加熱あるいは冷却による膨張量あるいは収縮量が、ガラス基板と画素チップとで異なることに起因する。撮像素子の反りによって、バンプに応力がかかるという問題があった。

本発明の第１の態様における撮像素子は、第１線膨張係数を有し、光電変換された電荷により第１信号を生成する第１画素と、光電変換された電荷により第２信号を生成する第１画素とは異なる第２画素と、を含む画素領域を有する画素チップと、α線放出抑制の加工が施された第２線膨張係数を有するガラスであって、画素チップに接着剤により固定され、画素領域を封止するカバーガラスと、画素チップにバンプにより固定され、第１画素から出力された第１信号をデジタル信号に変換する第１ＡＤ変換器を含む、第３線膨張係数を有する第１回路チップと、画素チップにバンプにより固定され、第２画素から出力された第２信号をデジタル信号に変換する第２ＡＤ変換器を含む、第３線膨張係数を有する第２回路チップと、第１回路チップ及び第２回路チップにバンプにより固定され、第１ＡＤ変換器でデジタル信号に変換された第１信号と、第２ＡＤ変換器でデジタル信号に変換された第２信号と、を外部回路へ出力する、第４線膨張係数を有する配線基板と、を備え、配線基板は、画素チップに対向する第１面と、第１回路チップ及び第２回路チップに対向する第２面と、第１面の端部と第２面の端部とを接続する第３面と、により画素チップを収容する凹部を有し、第１線膨張係数及び第２線膨張係数の差は、第１線膨張係数及び第３線膨張係数の差と第３線膨張係数及び第４線膨張係数の差とのいずれよりも大きい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態の撮像素子の構成を示す図である。フレキシブル基板と接続された場合の撮像素子の構成を示す図である。撮像素子の製造方法を説明する図である。撮像素子の製造方法を説明する図である。第１回路チップと第２回路チップが配線基板に固定された状態を模式的に示す断面図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態の撮像素子１０の構成を示す図である。図１（ａ）は、撮像素子１０の模式的な上視図である。図１（ｂ）は、図１（ａ）のＡ−Ａ断面を模式的に示す断面図である。図１（ａ）では、後述する画素領域１０１、接着層４００、接着剤５０１、５０２について、図１（ｂ）の各要素との対応関係を明確にすべく、図１（ｂ）と同一のハッチングを施している。撮像素子１０は、画素チップ１００、カバーガラス２００、および回路チップ３００を含んで構成される。

画素チップ１００は、図１（ａ）に示すように、上視した場合に矩形であり、中央部分に画素領域１０１を有する。画素領域１０１は、受光した被写体像を光電変換する複数の画素を含む。画素領域１０１は、オプティカルブラック領域を形成する画素を含んでいてもよい。画素領域１０１の形状は、図１（ａ）に示すように、矩形である。

画素チップ１００は、画素領域１０１における対向する一対の辺の外縁部に電極パッド１０４、１０５を有する。図１（ａ）、（ｂ）に示すように、電極パッド１０４は、画素領域１０１の第１辺１０２の外縁部に設けられ、電極パッド１０５は、第１辺に対向する第２辺１０３の外縁部に設けられる。電極パッド１０４、１０５は、後述する回路チップ３００と電気的に接続するために用いられる。

画素領域１０１の周縁部には、画素領域１０１を取り囲むように接着層４００が形成されている。接着層４００は、画素チップ１００とカバーガラス２００を接着する。

カバーガラス２００は、画素領域１０１に対向して接着層４００上に配置され、接着層４００を介して画素チップ１００に接着されている。図１（ａ）に示すように、カバーガラス２００の面積は、画素領域１０１の面積より大きく、カバーガラス２００が画素領域１０１の全体を覆っている。また、図１（ａ）、（ｂ）に示すように、接着層４００は、画素チップ１００とカバーガラス２００の間に介在し、画素領域１０１を取り囲むように形成されている。したがって、カバーガラス２００は、接着層４００の厚みにより画素チップ１００と離間しつつ、画素領域１０１を封止することができる。

カバーガラス２００は、α線放出抑制の加工が施されたカバーガラスである。カバーガラス２００に施されたα線放出抑制の加工は、カバーガラス中のウラン、トリウムを取り除くことによって実現される。例えば、カバーガラス２００のα線放出量を、０．０１カウント／（ｃｍ・ｈｒ）以下にするとともに、厚さを２０μｍ以上にすれば、α線の放出を効果的に抑制することができる。α線放出抑制の加工が施されたカバーガラス２００を用いることによって、α線の影響による画素欠陥の発生を抑制できる。したがって、撮像画像に白点が発生するのを抑制できる。

α線放出抑制の加工が施されたカバーガラス２００の線膨張係数は、画素チップ１００の線膨張係数と異なる場合がある。そこで、本実施形態では、接着層４００の材料として、弾性接着剤を用いるとよい。弾性接着剤として、アクリル系樹脂、シリコーン系樹脂、エポキシ系樹脂を挙げることができる。接着層４００として弾性接着剤を用いることにより、カバーガラス２００と画素チップ１００の線膨張係数の差に起因する反りによって画素チップ１００にかかる応力を低減することができる。したがって、撮像素子の反りを抑制することができる。

回路チップ３００は、画素チップ１００にカバーガラス２００と並列して固定される。ただし、回路チップ３００とカバーガラス２００は、並列していなくてもよく、互いにずれていてもよい。回路チップ３００とカバーガラス２００は、隣接していればよい。回路チップ３００は、画素チップ１００から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器を少なくとも含む。回路チップ３００は、ＡＤ変換器に加えて、画素チップで生成されたアナログ信号を読み出す読み出し回路、読み出し回路を駆動するタイミング制御回路、読み出した信号のノイズを除去するための除去回路等を含んでもよい。また、回路チップ３００と画素チップ１００の線膨張係数の差に起因する反りを抑制する観点から、回路チップ３００は、画素チップ１００と略同一の線膨張係数を有するのが好ましい。

回路チップ数は、画素信号の読み出し方式に応じて適宜決定される。本実施形態では、画素信号の読み出し方式として２チャンネル読み出しを採用する。したがって、本実施形態では、回路チップ３００は、第１回路チップ３１０と第２回路チップ３２０を含む。第１回路チップ３１０は、第１ＡＤ変換器を含む。第２回路チップ３２０は、第２ＡＤ変換器を含む。第１ＡＤ変換器と第２ＡＤ変換器は、互いに異なる画素信号を受信する。これにより、ＡＤ変換処理を高速化できる。

第１回路チップ３１０は、画素領域１０１の第１辺１０２の外縁部に固定されている。具体的には、第１回路チップの電極パッド３１１が、バンプ６０１を介して、画素チップの電極パッド１０４に電気的に接続される。そして、画素チップ１００と第１回路チップ３１０は、接続部分を取り囲むように形成された接着剤５０１により接着されている。

第２回路チップ３２０は、第１辺に対向する第２辺１０３の外縁部に固定される。具体的には、第２回路チップの電極パッド３２１が、バンプ６０２を介して、画素チップの電極パッド１０５に電気的に接続される。そして、画素チップ１００と第２回路チップ３２０は、接続部分を取り囲むように形成された接着剤５０２により接着されている。

本実施形態の撮像素子１０では、カバーガラス２００は、画素領域１０１を覆い、かつ、回路チップ３００とは別に独立して設けられている。画素チップ１００とカバーガラス２００の間で電気的な接続は必要ないので、画素チップ１００とカバーガラス２００の間にバンプ６０１、６０２は形成されない。バンプ６０１は、画素領域１０１の外縁部に形成され、画素チップ１００と第１回路チップ３１０を電気的に接続する。同様に、バンプ６０２は、画素領域１０１の外縁部に形成され、画素チップ１００と第２回路チップ３２０を電気的に接続する。画素チップ１００と回路チップ３００の線膨張係数は略同一であるので、画素チップ１００と回路チップ３００の線膨張係数の差に起因する反りを低減できる。したがって、バンプ６０１、６０２の破損を抑制できる。

以上のように、本実施形態の撮像素子１０では、α線の影響による画素欠陥の発生を抑制しつつ、撮像素子の反りによるバンプの破損を回避できる。また、撮像素子の撮像面に反りが生じると、像が歪んでしまい画質が劣化するが、本実施形態では、撮像素子の撮像面の反りが抑制されるので、良好な結像を実現でき、画質の劣化を防止できる。

撮像素子はさらに、フレキシブル基板を備えてもよい。図２は、フレキシブル基板と接続された場合の撮像素子の構成を示す図である。図２において、図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。図２に示すように、撮像素子２０における第１回路チップ３１０および第２回路チップ３２０はそれぞれ、フレキシブル基板７１０、７２０を介して外部回路と接続される。

具体的には、第１回路チップ３１０の電極パッド３１２は、バンプ６０３を介して、フレキシブル基板７１０の電極パッド７１１に電気的に接続される。第２回路チップ３２０の電極パッド３２２は、バンプ６０４を介して、フレキシブル基板７２０の電極パッド７２１に電気的に接続される。また、第１回路チップ３１０とフレキシブル基板７１０の接続部分は、接着剤５０３によって接着される。同様に、第２回路チップ３２０とフレキシブル基板７２０の接続部分は、接着剤５０４によって接着される。

図３は、撮像素子の製造方法を説明する図である。具体的には、図３は、ウェハレベルでの処理工程を示す。なお、図３では、図示の簡略化の観点から、図３（ａ）より前の工程においてウェハ上に形成された電極パッド１０４、１０５を省略している。

まず、図３（ａ）に示すように、受光した被写体像を光電変換する複数の画素からなる画素領域１０１が複数形成されたウェハ１１０を準備し、当該ウェハ１１０上に弾性を有する接着材料層２１０を形成する。接着材料層２１０は、例えば、ウェハ１１０上に弾性接着剤を均一に塗布することにより形成される。また、ウェハ１１０上に弾性を有するダイアタッチシートを貼り付けることによって、接着材料層２１０を形成してもよい。

次に、接着材料層２１０の一部を除去することにより、図３（ｂ）に示すように、複数の画素領域１０１のそれぞれを取り囲む接着層４００を形成する（接着層形成工程）。接着層４００は、接着材料層２１０を例えばフォトリソグラフィを利用してパターニングすることにより形成される。

次に、複数の画素領域１０１のそれぞれに対してカバーガラス２００を例えば熱圧着により貼着する（貼着工程）。これにより、図３（ｃ）に示すように、複数の画素領域１０１のそれぞれが接着層４００を介してカバーガラス２００によって封止されるので、貼着工程以降の工程において、画素領域１０１にパーティクルが付着することを防止することができる。

次に、ウェハを、画素領域１０１を含む単位回路領域ごとに切り出すことによって、図３（ｄ）に示すように、カバーガラス２００が貼着された画素チップ１００に個片化する（個片化工程）。

図４は、撮像素子の製造方法を説明する図である。具体的には、個片化以降の工程を示す。個片化以降の工程については、各画素チップに対する処理は共通しているので、一つの画素チップに着目して説明する。

図４（ａ）に示すように、画素チップ１００の紙面左側の電極パッド１０４に、接着剤５０１をディスペンサにより形成する。接着剤５０１として、熱硬化性樹脂を用いることができる。接着剤５０１が形成された画素チップ１００と、予め電極パッド３１１にバンプ６０１が形成された第１回路チップ３１０とを位置合わせした後、画素チップ１００上に第１回路チップ３１０を貼り合わせる。画素チップ１００と第１回路チップ３１０の貼り合わせは、加熱状態で行われる。これにより、図４（ｂ）に示すように、第１回路チップ３１０が、バンプ６０１を介して画素チップ１００と電気的に接続されるとともに、接着剤５０１によって画素チップ１００に固定される（固定工程）。

同様に、画素チップ１００の紙面右側の電極パッド１０５に、接着剤５０２をディスペンサにより形成する。そして、接着剤５０２が形成された画素チップ１００と、予め電極パッド３２１にバンプ６０２が形成された第２回路チップ３２０とを位置合わせした後、画素チップ１００上に第２回路チップ３２０を貼り合わせる。画素チップ１００と第２回路チップ３２０の貼り合わせも、加熱状態で行われる。これにより、図４（ｃ）に示すように、第２回路チップ３２０が、バンプ６０２を介して画素チップ１００と電気的に接続されるとともに、接着剤５０２によって画素チップ１００に固定される（固定工程）。

次に、図４（ｄ）に示すように、外部回路と接続されるフレキシブル基板７１０を第１回路チップ３１０に接続し、フレキシブル基板７２０を第２回路チップ３２０に接続する（接続工程）。具体的には、予め電極パッド７１１にバンプ６０３が形成されたフレキシブル基板７１０と、第１回路チップ３１０の電極パッド３１２を位置合わせした後、フレキシブル基板７１０と第１回路チップ３１０を貼り合わせる。フレキシブル基板７１０と第１回路チップ３１０の貼り合わせは、加熱状態で行われる。さらに、フレキシブル基板７１０と第１回路チップ３１０の間を接着剤５０３で接着する。

同様に、予め電極パッド７２１にバンプ６０４が形成されたフレキシブル基板７２０と、第２回路チップ３２０の電極パッド３２２を位置合わせした後、フレキシブル基板７２０と第２回路チップ３２０を貼り合わせる。フレキシブル基板７２０と第２回路チップ３２０の貼り合わせも、加熱状態で行われる。さらに、フレキシブル基板７２０と第２回路チップ３２０の間を接着剤５０４で接着する。

以上の説明では、第１回路チップ３１０および第２回路チップ３２０はそれぞれ、その一端が画素チップ１００に固定され、他端が自由である構造であった。撮像素子は、第１回路チップ３１０および第２回路チップ３２０をより強固に固定するために、第１回路チップ３１０および第２回路チップ３２０の他端を固定するための補助基板を備えていてもよい。この場合、補助基板として配線基板を用いることもできる。

図５は、第１回路チップ３１０と第２回路チップ３２０が配線基板８００に固定された状態を模式的に示す断面図である。配線基板８００は例えば枡形状であり、中央部分に画素チップ１００を収容する凹部８０１を有する。配線基板８００は、凹部８０１を取り囲むリブの表面のうち凹部８０１の第１辺に隣接する周縁部に形成された第１周縁部８０２と、第１辺に対向する第２辺に沿った第２周縁部８０３を有する。配線基板８００は、画素チップ１００に対してカバーガラス２００とは反対側において、第１回路チップ３１０と第２回路チップ３２０に架設されている。具体的には、配線基板８００の第１周縁部８０２がバンプ６０３を介して第１回路チップ３１０に接しており、接着剤５０３によって固定されている。同様に、配線基板８００の第２周縁部８０３がバンプ６０４を介して第２回路チップ３２０に接しており、接着剤５０４によって固定されている。

第１回路チップ３１０および第２回路チップ３２０は、配線基板８００を介してフレキシブル基板と接続されている。具体的には、図５に示すように、第１回路チップ３１０の電極パッド３１２は、バンプ６０３を介して、配線基板８００の電極パッド８０４に電気的に接続されている。さらに、配線基板８００の電極パッド８０５は、バンプ６０５を介して、フレキシブル基板９１０の電極パッド９１１に電気的に接続されている。フレキシブル基板９１０と配線基板８００の間は、接着剤５０５で接着されている。

同様に、第２回路チップ３２０の電極パッド３２２は、バンプ６０４を介して、配線基板８００の電極パッド８０６に電気的に接続されている。さらに、配線基板８００の電極パッド８０７は、バンプ６０６を介して、フレキシブル基板９２０の電極パッド９２１に電気的に接続されている。フレキシブル基板９２０と配線基板８００の間は、接着剤５０６で接着されている。

配線基板８００は、第１回路チップ３１０および第２回路チップ３２０と略同一の線膨張係数を有する。第１回路チップ３１０および第２回路チップ３２０がシリコンチップである場合には、配線基板８００として、単結晶シリコン配線基板、柱状晶シリコン配線基板等を用いることができる。配線基板８００は、画素チップ１００における画素領域１０１の反対側に配されるので、カバーガラス２００のように、画素領域１０１に対して直接対向するわけではない。したがって、配線基板８００には、α線放出抑制の加工が施されていなくてもよい。

画素チップ１００は、配線基板８００の凹部８０１に収容される。画素チップ１００と配線基板８００の間には、空間が形成されている。したがって、画素チップ１００が熱膨張したとしても、配線基板８００との接触による画素チップ１００の破損を抑制できる。

画素チップ１００と配線基板８００の間の空間に、空気よりも熱伝導性の高い樹脂が充填されていてもよい。これにより、放熱性を高めることができる。また、配線基板の変わりに金属プレートを用いてもよい。この場合には、さらに放熱性を高めることができる。

以上の説明では、接着層として弾性接着剤を用いることにより、カバーガラス２００と画素チップ１００の線膨張係数の差に起因する反りによって画素チップ１００にかかる応力を低減させた。しかしながら、カバーガラス２００と画素チップ１００の間に弾性を有するスペーサを介在させれば、弾性接着剤を用いた場合と同様、カバーガラス２００と画素チップ１００の線膨張係数の差に起因して生じる応力を吸収することができる。この場合には、接着層として非弾性接着剤を用いることもできる。カバーガラス２００がスペーサを介して固定される場合には、スペーサは、カバーガラス２００を取り囲むように環状形状であることが好ましい。これにより、カバーガラス２００は、スペーサの厚みにより画素チップ１００と離間しつつ画素領域を封止することができる。弾性を有するスペーサは、例えばゴム部材によって形成することができる。

以上の説明では、２つの回路チップが画素チップに固定されていたが、回路チップの数は２つに限らず１つであってもよい。また、回路チップが３つ以上固定されていてもよい。回路チップを３つ以上固定する場合には、画素領域１０１の第１辺１０２に直交する辺の外縁部に回路チップを固定することができる。

以上の説明では、画素チップ１００および画素領域１０１の形状は矩形であると説明したが、他の形状であってもよい。例えば、画素チップ１００および画素領域１０１の形状は、正方形でもよい。

カバーガラス２００として水晶ローパスフィルタを用いることもできる。なお、撮像素子１０、２０、３０は、例えばデジタルカメラに適用される場合が想定されるが、デジタルカメラに水晶ローパスフィルタが複数配置されている場合には、そのうちの一つがカバーガラス２００であってもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中の製造工程の手順に関して、便宜上「まず、」、「次に、」等を用いて説明しているが、この順で実施することが必須であることを意味するものではない。

１０撮像素子、２０撮像素子、３０撮像素子、１００画素チップ、１０１画素領域、１０２第１辺、１０３第２辺、１０４電極パッド、１０５電極パッド、１１０ウェハ、２００カバーガラス、２１０接着材料層、３００回路チップ、３１０第１回路チップ、３１１電極パッド、３１２電極パッド、３２０第２回路チップ、３２１電極パッド、３２２電極パッド、４００接着層、５０１接着剤、５０２接着剤、５０３接着剤、５０４接着剤、５０５接着剤、５０６接着剤、６０１バンプ、６０２バンプ、６０３バンプ、６０４バンプ、６０５バンプ、６０６バンプ、７１０フレキシブル基板、７１１電極パッド、７２０フレキシブル基板、７２１電極パッド、８００配線基板、８０１凹部、８０２第１周縁部、８０３第２周縁部、８０４電極パッド、８０５電極パッド、８０６電極パッド、８０７電極パッド、９１０フレキシブル基板、９１１電極パッド、９２０フレキシブル基板、９２１電極パッド

Claims

第１線膨張係数を有し、光電変換された電荷により第１信号を生成する第１画素と、光電変換された電荷により第２信号を生成する前記第１画素とは異なる第２画素と、を含む画素領域を有する画素チップと、
α線放出抑制の加工が施された第２線膨張係数を有するガラスであって、前記画素チップに接着剤により固定され、前記画素領域を封止するカバーガラスと、
前記画素チップにバンプにより固定され、前記第１画素から出力された前記第１信号をデジタル信号に変換する第１ＡＤ変換器を含む、第３線膨張係数を有する第１回路チップと、
前記画素チップにバンプにより固定され、前記第２画素から出力された前記第２信号をデジタル信号に変換する第２ＡＤ変換器を含む、前記第３線膨張係数を有する第２回路チップと、
前記第１回路チップ及び前記第２回路チップにバンプにより固定され、前記第１ＡＤ変換器でデジタル信号に変換された前記第１信号と、前記第２ＡＤ変換器でデジタル信号に変換された前記第２信号と、を外部回路へ出力する、第４線膨張係数を有する配線基板と、を備え、
前記配線基板は、前記画素チップに対向する第１面と、前記第１回路チップ及び前記第２回路チップに対向する第２面と、前記第１面の端部と前記第２面の端部とを接続する第３面と、により前記画素チップを収容する凹部を有し、
前記第１線膨張係数及び前記第２線膨張係数の差は、前記第１線膨張係数及び前記第３線膨張係数の差と前記第３線膨張係数及び前記第４線膨張係数の差とのいずれよりも大きい撮像素子。
前記配線基板の前記凹部は、前記画素チップ及び前配線基板の間の空間に、空気よりも熱伝導性の高い樹脂が充填されている請求項１に記載の撮像素子。
前記配線基板は、前記第１回路チップ及び前記第２回路チップを、前記画素チップとともに固定するための第１基板と、前記第１基板及び前記外部回路を接続し、前記第１ＡＤ変換器でデジタル信号に変換された前記第１信号を出力する第２基板と、前記第１基板及び前記外部回路を接続し、前記第２ＡＤ変換器でデジタル信号に変換された前記第２信号を出力する第３基板と、を有する請求項１又は請求項２に記載の撮像素子。
前記配線基板の前記第２面は、前記第１回路チップと接続するための電極と、前記第２基板と接続するための電極と、前記第２回路チップと接続するための電極と、前記第３基板と接続するための電極と、を有する請求項３に記載の撮像素子。
前記第１回路チップ及び前記第２回路チップは、前記画素チップにおいて、前記カバーガラスを挟むように配置されている請求項１から請求項４のいずれか一項に記載の撮像素子。
前記カバーガラスは、弾性を有する接着剤により前記画素チップに固定され、前記接着剤の厚みにより前記画素チップと離間しつつ前記画素領域を封止する請求項１から請求項５のいずれか一項に記載の撮像素子。
前記カバーガラスは、弾性を有するスペーサを介して前記画素チップに固定され、前記スペーサの厚みにより前記画素チップと離間しつつ前記画素領域を封止する請求項１から請求項５のいずれか一項に記載の撮像素子。
前記第１回路チップは、矩形からなる前記画素領域の第１辺の外縁部に固定され、
前記第２回路チップは、前記第１辺に対向する第２辺の外縁部に固定されている請求項１から請求項７のいずれか一項に記載の撮像素子。
前記画素領域は、オプティカルブラックの画素領域を含む請求項１から請求項８のいずれか一項に記載の撮像素子。
前記カバーガラスは、ローパスフィルタの少なくとも一部を構成する請求項１から請求項９のいずれか一項に記載の撮像素子。
前記カバーガラスは、α線放出量は、０．０１カウント／（ｃｍ^２・ｈｒ）以下であって、厚さが２０μｍ以上である請求項１から請求項１０のいずれか一項に記載の撮像素子。