JP2013175540A

JP2013175540A - 固体撮像装置および固体撮像装置の製造方法

Info

Publication number: JP2013175540A
Application number: JP2012038335A
Authority: JP
Inventors: Tomohisa Ishida; 知久石田
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2012-02-24
Filing date: 2012-02-24
Publication date: 2013-09-05

Abstract

【課題】固体撮像装置における信号の読み出しで、信号処理回路で発生して、配線および接続部分を介して固体撮像装置の受光素子に伝わる熱を低減して、暗電流を低減し、白点欠陥を少なくする。
【解決手段】入射光に応じた画像信号を出力する画素チップと、画像信号を処理する回路チップと、画素チップおよび回路チップが搭載されたインターポーザと、インターポーザの、少なくとも一部に接して設けられた放熱部材と、を備える固体撮像装置を提供する。
【選択図】図１

Description

本発明は、固体撮像装置および固体撮像装置の製造方法に関する。

アナログフロントエンド（ＡＦＥ）などの信号処理回路が形成された支持基板に、ＣＣＤセンサ本体を積層した裏面照射型固体撮像装置が知られている（例えば、特許文献１参照）。
特許文献１特開２００８−２１０８４６号公報

固体撮像素子では、信号の読み出し、および、信号処理の動作周波数が高い。例えば、一般的にＣＣＤ撮像素子では、垂直電荷転送路で転送された電荷が、水平電荷転送路で転送されるので、水平電荷転送路の動作周波数は垂直電荷転送路より高い。また、ＣＣＤ撮像素子から出力された画像信号を信号処理する回路では、さらに動作周波数が高い。これは、ＣＭＯＳ撮像素子でも同様である。

動作周波数が高いと、消費電力が大きくなり、発熱量が増える。そして、固体撮像装置が備える受光素子に熱が伝わると、暗電流の増加、および、白点欠陥の原因となる。したがって、受光素子に伝わる熱を低減することが望まれていた。例えば、特許文献１に記載された裏面照射型固体撮像装置のように、信号処理回路と受光素子を備えたセンサ本体が積層されると、配線および接続部分を介して信号処理回路で発した熱が受光素子に伝わるので、暗電流が増加し、白点欠陥が発生するという課題があった。

本発明の第１の態様においては、入射光に応じた画像信号を出力する画素チップと、画像信号を処理する回路チップと、画素チップおよび回路チップが搭載されたインターポーザと、インターポーザの、少なくとも一部に接して設けられた放熱部材と、を備える固体撮像装置を提供する。

本発明の第２の態様においては、複数の受光素子および配線層が積層して形成された画素半導体基板が、配線層が形成された配線面でインターポーザ基板に貼り合わされるインターポーザ貼合せ段階と、画素半導体基板の、配線面とは反対側の面の、少なくとも一部が除去されて、複数の受光素子の受光面が形成される受光面形成段階と、画素半導体基板およびインターポーザ基板が切断されて、インターポーザに搭載された画素チップとする切断段階と、画素チップから出力された画像信号を処理する回路チップが、インターポーザに搭載される回路チップ搭載段階と、インターポーザの少なくとも一部に接して、放熱部材が設けられる放熱部材搭載段階と、備える固体撮像装置の製造方法を提供する。

本発明の第３の態様においては、複数の受光素子および配線層が積層して形成された画素半導体基板が、配線層が形成された配線面で、支持基板に貼り合わされる支持基板貼合せ段階と、画素半導体基板の、配線面とは反対側の面の、少なくとも一部が除去されて、複数の受光素子の受光面が形成される受光面形成段階と、受光面で、画素半導体基板が透光性を有する透光性基板に貼り合わされる透光性部材貼合せ段階と、画素半導体基板から、支持基板が除去される支持基板除去段階と、画素半導体および透光性基板が切断されて、透光性部材を有する画素チップとする切断段階と、画素チップが配線面で、インターポーザに搭載されるインターポーザ搭載段階と、画素チップから出力された画像信号を処理する回路チップが、インターポーザに搭載される回路チップ搭載段階と、インターポーザの少なくとも一部に接して、放熱部材が設けられる放熱部材搭載段階と、を備える固体撮像装置の製造方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の実施形態に係る固体撮像装置の模式的な斜視図である。固体撮像装置の模式的な上面図である。固体撮像装置の模式的な断面図である。画素チップの配線の一例を示す図である。画素チップの一部を拡大した模式的な上面図である。画素チップの模式的な断面図である。固体撮像装置の製造方法の一例を示す概略図である。固体撮像装置の製造方法の他の一例を示す概略図である。固体撮像装置の他の一例の模式的な断面図である。固体撮像装置の他の一例の模式的な断面図である。画素チップの配線の他の一例を示す図である。画素チップの配線の他の一例を示す図である。固体撮像装置の他の一例の模式的な断面図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る固体撮像装置１００の模式的な斜視図である。固体撮像装置１００は、画素チップ１１０および回路チップ１５０が、搭載面１６１に搭載されたインターポーザ１６０を備える。画素チップ１１０は、入射光に応じた画像信号を出力する。回路チップ１５０は、画素チップ１１０から出力された画像信号を処理する。また、固体撮像装置１００は、インターポーザ１６０の少なくとも一部に接して設けられた放熱部材１７０を備える。回路チップ１５０から発した熱は、放熱部材１７０により効率よく放熱されるので、画素チップ１１０が過熱されることがない。

回路チップ１５０が搭載されたインターポーザ１６０の搭載面１６１とは、反対の面である非搭載面に放熱部材１７０が設けられる。また、画素チップ１１０および回路チップ１５０が、インターポーザ１６０の同一の面に搭載される。そして、画素チップ１１０および回路チップ１５０が搭載されたインターポーザ１６０の面とは、反対の面の全面を覆って、放熱部材１７０が設けられる。

放熱部材１７０は、熱伝導率がインターポーザ１６０より高い材料で形成される。例えば、放熱部材１７０は、金属、セラミック、および、シリコンの、いずれかまたは組み合わせによって形成される。これにより、回路チップ１５０から発した熱が、インターポーザ１６０を介して画素チップ１１０に伝達されることを防止して、放熱部材１７０から効率よく放熱することができる。放熱部材１７０が、放熱効率の高い他の部材に、熱的に結合されてもよい。例えば、撮像装置のボディ、あるいは、金属部材に放熱部材１７０が熱的に結合される。

インターポーザ１６０は、例えば、ガラスエポキシで形成される。インターポーザ１６０が、回路チップ１５０と同じか、あるいは、回路チップ１５０より高い熱伝導率を有する材料からなってもよい。一例として、回路チップ１５０およびインターポーザ１６０がシリコンからなる。これにより、画素チップ１１０から、放熱部材１７０への熱の伝達効率が高くなる。

インターポーザ１６０には、外部入出力配線１６４、および、外部入出力パッド１６２が設けられる。外部入出力パッド１６２は外部入出力配線１６４に電気的に接続する。回路チップ１５０が、外部入出力配線１６４に電気的に接続される。これによって、外部入出力パッド１６２が、回路チップ１５０と電気的に接続されて、固体撮像装置１００と外部との信号の入出力端子となる。回路チップ１５０は、例えば、アナログフロントエンド、ＡＤ変換信号処理回路およびタイミングジェネレータのいずれか一つを少なくとも有する。

図２は、固体撮像装置１００の模式的な上面図である。固体撮像装置１００は、画素チップ１１０および回路チップ１５０を電気的に接続する複数の接続用配線１６６を備える。画素チップ１１０が出力した画像信号が、接続用配線１６６を介して並列に、画素チップ１１０から回路チップ１５０に出力される。回路チップ１５０は、画像信号を信号処理して出力する。回路チップ１５０から出力された信号は、外部入出力配線１６４を介して外部入出力パッド１６２から、固体撮像装置１００の外部に出力される。接続用配線１６６はインターポーザ１６０上に形成される。

固体撮像装置１００の外部から、外部入出力パッド１６２に信号が入力される。外部入出力パッド１６２に入力された信号は、外部入出力配線１６４を介して回路チップ１５０に入力される。また、回路チップ１５０から、接続用配線１６６を介して画素チップ１１０に信号が入力される。別の例として、外部入出力パッド１６２から、回路チップ１５０を介さずに、外部入出力配線１６４および接続用配線１６６を介して、画素チップ１１０に信号が入出力されてもよい。

図３は、固体撮像装置１００のＡ−Ａ'における模式的な断面図を示す。画素チップ１１０は受光面２１６、および、受光面２１６とは反対の配線面２１８を有する、いわゆる裏面照射型のＣＣＤである。画素チップ１１０が、配線面２１８でインターポーザ１６０の搭載面１６１に搭載されて、画素出力端子１１２と、接続用配線１６６がマイクロバンプ１６８を介して電気的に接続される。画素チップ１１０の配線面２１８と、インターポーザ１６０との間が、接着剤２０６で結合されてもよい。

回路チップ１５０は、接続端子１５２を備える。固体撮像装置１００側の接続端子１５２と、接続用配線１６６とがマイクロバンプ１６８を介して電気的に接続される。また、外部入出力パッド１６２側の接続端子１５２がマイクロバンプ１６８を介して外部入出力配線１６４に電気的に接続される。回路チップ１５０とインターポーザ１６０との間が、封止剤２０８で結合されてもよい。封止剤２０８が、熱伝導性樹脂であってもよい。また別の例として、回路チップ１５０がインターポーザ１６０に異方性導電膜で搭載されてもよい。

図４は画素チップ１１０の配線の一例を示す図である。画素チップ１１０は、受光して電荷を蓄積する複数の受光素子１１４をマトリックス状に備える。本例では、一つの受光素子１１４が一つの画素に対応する。また、画素チップ１１０は、受光素子１１４の列ごとに、複数の垂直転送路１２２を備える。同じ列に配置された受光素子１１４は共通の垂直転送路１２２に電気的に接続される。アンプ１３４がそれぞれの垂直転送路１２２の端に設けられて、並列に配置される。

受光素子１１４に蓄積された電荷が、垂直転送路１２２に転送される。垂直転送路１２２に転送された電荷は、第１転送電極１１６、第２転送電極１１８および第３転送電極１２０によって、垂直方向に転送される。第１転送電極１１６、第２転送電極１１８および第３転送電極１２０は、接続用配線１６６に電気的に接続された駆動端子１３２に電気的に接続される。垂直転送路１２２を転送された電荷による信号は、アンプ１３４で増幅されて、画素出力端子１１２に送られる。画素チップ１１０は、垂直転送路１２２を有し、垂直転送路１２２より動作周波数が高く発熱量が大きい水平電荷転送路を有していない。このため、画素チップ１１０での発熱量が少なくなる。

図５は画素チップ１１０の、受光素子１１４が形成された画素領域の一部を拡大した模式的な上面図である。画素チップ１１０の受光面に、受光素子１１４が形成される。画素チップ１１０は受光面にカラーフィルタおよびマイクレンズを備えてもよい。受光素子１１４から垂直転送路１２２に転送された電荷は、第３転送電極１２０（φ２）の電位を第１転送電極１１６（φ１）と同じ電位に上げてから、第１転送電極１１６（φ１）の電位を下げることによって、第１転送電極１１６の裏面側に蓄積された電荷が、第３転送電極１２０の裏面側に転送される。その後、第１転送電極１１６、第２転送電極１１８および第３転送電極１２０の電位を順次変化させることによって、電荷が図５の上方に向かって転送される。

図６は、画素チップ１１０の、受光素子１１４が形成された画素領域の一部を拡大した模式的な断面図を示す。図６（ａ）はＢ−Ｂ'における画素チップ１１０の模式的な断面図である。画素チップ１１０は、受光面２１６に反射防止膜１２８を備える。反射防止膜１２８上に、受光素子１１４が設けられた領域を除いて遮光膜１３０が形成される。反射防止膜１２８および遮光膜１３０により、受光面２１６から受光素子１１４に入射される光を多くしつつ、垂直転送路１２２に光が入射することを防止する。

垂直転送路１２２が設けられた配線面２１８に、ゲート酸化膜１２６が形成される。ゲート酸化膜１２６上に第１転送電極１１６が形成される。垂直転送路１２２の端部に分離領域１２４が形成されて、隣接する画素と分離される。

図６（ｂ）は、画素チップ１１０のＣ−Ｃ'における模式的な断面図である。第２転送電極１１８の裏面側では、垂直転送路１２２の両側の端部に形成された分離領域１２４によって、垂直転送路１２２が受光素子１１４から分離される。

図７は固体撮像装置１００の製造方法の一例を示す概略図である。図７（ａ）に画素半導体基板２０２、および、インターポーザ基板２０４を示す。画素半導体基板２０２は、複数の受光素子１１４および配線層が、図７（ａ）における下側の配線面２１８に、積層して形成されている。画素半導体基板２０２の配線面２１８には、画素出力端子１１２が形成されている。画素半導体基板２０２が、裏面照射型ＣＣＤ撮像素子となる撮像素子領域２２０を複数有して、それぞれの撮像素子領域２２０に複数の受光素子１１４を有する。他の例として、画素半導体基板２０２が一つの裏面照射型ＣＣＤ撮像素子に対応して形成されることもできる。

インターポーザ基板２０４には、画素半導体基板２０２の画素出力端子１１２の位置に対応して、接続用配線１６６が形成される。インターポーザ基板２０４には、接続用配線１６６に隣接して、外部入出力配線１６４および外部入出力パッド１６２が形成される。接続用配線１６６と、外部入出力配線１６４および外部入出力パッド１６２との間では、配線パターンが切れて相互に絶縁されている。接続用配線１６６上に、マイクロバンプ１６８が形成される。

画素半導体基板２０２は、シリコン基板上に、半導体プロセスを用いて、複数の受光素子１１４、配線層および画素出力端子１１２が形成された裏面照射型ＣＣＤの半導体基板である。ただし、画素半導体基板２０２は、支持基板に貼り付ける工程、および、受光面を露出させる工程が行われる前の基板である。画素出力端子１１２は、例えば金属で形成される。接続用配線１６６、外部入出力配線１６４、および、外部入出力パッド１６２が、インターポーザ基板２０４上に金属で設けられる。マイクロバンプ１６８は、例えばＡｕからなるマイクロバンプである。

図７（ｂ）に示すように、画素半導体基板２０２が、複数の受光素子１１４および配線層が積層して形成された配線面２１８で、インターポーザ基板２０４に、接着剤２０６によって貼り合わされる。画素出力端子１１２が、マイクロバンプ１６８を介して電気的に結合される。

図７（ｃ）に示すように、画素半導体基板２０２の、配線面２１８とは反対側の面、すなわち裏面の、少なくとも一部が除去される。これによって、画素半導体基板２０２に形成された複数の受光素子１１４に光が入射する受光面２１６が形成される。受光面２１６に反射防止膜１２８および遮光膜１３０が形成される。画素半導体基板２０２の裏面全体が、例えば、ＣＭＰによって研磨されて、受光面２１６が形成される。画素半導体基板２０２の裏面の、受光素子１１４に対応する領域のみが除去されて、受光面２１６が形成されてもよい。また、受光面２１６に受光素子１１４のパターンに応じてカラーフィルタおよびマイクロレンズが形成されてもよい。

図７（ｄ）に示すように、画素半導体基板２０２およびインターポーザ基板２０４が、切断されて、インターポーザ１６０に搭載された画素チップ１１０が複数得られる。例えば、画素半導体基板２０２、インターポーザ基板２０４および接着剤２０６が、ダイシングで切断される。別の例として、画素半導体基板２０２が一つの裏面照射型ＣＣＤ撮像素子に対応して形成されるときは、画素半導体基板２０２およびインターポーザ基板２０４の周辺の不要な部分を切断することができる。

図７（ｅ）に示すように、画素チップ１１０および接着剤２０６の一部が除去されて、画素チップ１１０が搭載されたインターポーザ１６０の上面の、少なくとも一部が露出される。第１転送電極１１６のマイクロバンプ１６８が設けられていない領域の上方から、外部入出力配線１６４および外部入出力パッド１６２が設けられた領域の上方にわたって、画素チップ１１０および接着剤２０６が除去される。これにより、第１転送電極１１６のマイクロバンプ１６８が形成されていない領域、外部入出力配線１６４、および、外部入出力パッド１６２が露出される。

図７（ｆ）に示すように、回路チップ１５０が、インターポーザ１６０の上面の露出された面に搭載される。このとき回路チップ１５０が、封止剤２０８で固定される。回路チップ１５０に形成された接続端子１５２の少なくとも一部は、マイクロバンプ１６８を介して第１転送電極１１６に電気的に接続される。接続端子１５２の他の一部は、また、マイクロバンプ１６８を介して外部入出力配線１６４に電気的に接続される。

図７（ｇ）に示すように、インターポーザ１６０に接して、放熱部材１７０が設けられる。換言すれば、インターポーザ１６０の、画素チップ１１０および回路チップ１５０が搭載された上面とは、反対側の面を覆って、放熱部材１７０が設けられる。

図８は固体撮像装置１００の製造方法の他の一例を示す概略図である。図８において、図７と同一の符号を付した要素は、図７において説明した要素と同一の機能および構成を有する。画素半導体基板２０２には、複数の受光素子１１４および配線層が積層して形成されている。図８（ａ）に示すように、画素半導体基板２０２は、配線層が形成された配線面２１８で、樹脂２１０により、支持基板２１２に貼り合わされる。画素半導体基板２０２の配線面２１８には、画素出力端子１１２が形成されている。支持基板２１２は、例えば、シリコン基板である。

図８（ｂ）に示すように、画素半導体基板２０２の、配線面２１８とは反対側の面、すなわち裏面の、少なくとも一部が除去されて、受光素子１１４の受光面２１６が形成される。本例では、画素半導体基板２０２の裏面全体が、例えば、ＣＭＰによって研磨される。受光面２１６に、受光素子１１４に対応して、カラーフィルタおよびマイクロレンズが形成されてもよい。

図８（ｃ）に示すように、画素半導体基板２０２が、受光面２１６で、透光性を有する透光性部材２１４に貼り合わされる。透光性部材２１４は、支持基板２１２が除去されても画素半導体基板２０２が破損せずに取り扱いできる剛性を有する。透光性部材２１４は、例えば、ガラスで形成される。

図８（ｄ）に示すように、画素半導体基板２０２から、支持基板２１２が除去される。樹脂２１０も除去されて、画素半導体基板２０２の配線面２１８および画素出力端子１１２が露出する。支持基板２１２は再使用することができる。

図８（ｅ）に示すように、画素半導体基板２０２および透光性部材２１４が切断されて、透光性部材２１４が設けられた画素チップ１１０が得られる。図８（ｆ）に示すように、画素チップ１１０が配線面２１８で、接着剤２０６によってインターポーザ１６０に搭載される。画素出力端子１１２がマイクロバンプ１６８を介して、接続用配線１６６に電気的に接続される。

図８（ｇ）に示すように、回路チップ１５０が、インターポーザ１６０の画素チップ１１０が搭載された面と同一の面に搭載される。回路チップ１５０は、インターポーザ１６０に封止剤２０８で搭載される。回路チップ１５０に形成された接続端子１５２の少なくとも一部は、マイクロバンプ１６８を介して第１転送電極１１６に電気的に接続される。接続端子１５２の他の一部は、また、マイクロバンプ１６８を介して外部入出力配線１６４に電気的に接続される。

図８（ｈ）に示すように、インターポーザ１６０の少なくとも一部に接して、放熱部材１７０が設けられる。インターポーザ１６０の、画素チップ１１０および回路チップ１５０が搭載された上面とは、反対側の面を覆って、放熱部材１７０が設けられる。

図９は固体撮像装置１００の他の一例の画素チップの模式的な断面図である。本例では、画素チップ１１０および回路チップ１５０が搭載されたインターポーザ１６０の搭載面１６１とは反対の裏面に放熱部材１７０が設けられる。放熱部材１７０は、インターポーザ１６０の裏面の全体を覆っていない。インターポーザ１６０の、回路チップ１５０が搭載された領域の裏面に放熱部材１７０が設けられる。回路チップ１５０から放熱部材１７０を介して効率的に放熱され、かつ、固体撮像装置１００が小型化できる。

図１０は固体撮像装置１００の他の一例の断面図を示す図である。本例では、インターポーザ１６０の回路チップ１５０が搭載された搭載面１６１とは反対の裏面に、画素チップ１１０が搭載される。画素チップ１１０に設けられた画素出力端子１１２は、マイクロバンプ１６８を介して、インターポーザ１６０の裏面に形成された接続パッド１６７に電気的に接続される。

接続パッド１６７は、インターポーザ１６０に形成されたビア１６９を介して、接続用配線１６６に電気的に接続される。接続パッド１６７およびビア１６９は、金属で形成されてよい。インターポーザ１６０の裏面に、放熱部材１７０が設けられている。インターポーザ１６０の、回路チップ１５０が搭載された領域の裏面の領域に放熱部材１７０が設けられる。

図１１は画素チップ１１０の配線の他の一例を示す図である。画素チップ１１０は、接続用配線１６６に対応して、複数の画素出力端子１１２およびアンプ１３４を備える。複数の垂直転送路１２２が列切り替えスイッチ１３８を介して、共通のアンプ１３４および画素出力端子１１２に電気的に接続される。列切り替えスイッチ１３８は、列切り替え端子１３６を介して接続用配線１６６から画素チップ１１０に入力された信号によって、切り替えられる。垂直転送路１２２からアンプ１３４への電荷の読み出しは、列切り替えスイッチ１３８を切り替えて、列ごとに行われる。

本例では、３列の垂直転送路１２２が、共通のアンプ１３４および画素出力端子１１２に接続されるので、垂直転送路１２２の数が垂直転送路１２２の数の１／３になる。これにより、画素チップ１１０とインターポーザ１６０の接続点数が減少して、信頼性が向上し、かつ、製造コストが減少する。また、画素チップ１１０は、垂直転送路１２２を有し、垂直転送路１２２より動作周波数が高く発熱量が大きい水平電荷転送路を有していない。このため、画素チップ１１０での発熱量が少なくなる。

図１２は画素チップ１１０の配線の他の一例を示す図である。垂直転送路１２２が中央の垂直転送路分割領域１２３で上下の二つの領域に分かれる。垂直転送路１２２の、上下の領域はそれぞれ、画素チップ１１０の上端および下端に形成されたアンプ１３４に電気的に接続される。アンプ１３４はそれぞれ画素出力端子１１２に電気的に接続される。画像信号が画素チップ１１０の上下に設けられた画素出力端子１１２を介して出力されるときに、それぞれのアンプ１３４および画素出力端子１１２が担う受光素子１１４の数が、図４の画素チップ１１０の場合の半分になるので、高速に読み出しができる。垂直転送路分割領域１２３は、物理的に形成されていなくてよいが、酸化膜などの絶縁膜で形成してもよい。

図１３は固体撮像装置１００の他の一例の断面図を示す図である。画素チップ１１０が、図１２に示した構成を有する。画素チップ１１０の両側に、画素出力端子１１２が形成される。二つの回路チップ１５０が、画素チップ１１０の両側で、インターポーザ１６０に搭載される。それぞれの回路チップ１５０の、画素チップ１１０側の接続端子１５２が、マイクロバンプ１６８および接続用配線１６６を介して、画素チップ１１０の画素出力端子１１２に電気的に接続される。それぞれの回路チップ１５０の、他の側の接続端子１５２がマイクロバンプ１６８を介して、インターポーザ１６０の両端に形成された外部入出力配線１６４および外部入出力パッド１６２に電気的に接続される。画素チップ１１０は、接着剤２０６によりインターポーザ１６０に搭載される。

インターポーザ１６０の画素チップ１１０および回路チップ１５０が形成された搭載面１６１と反対側の裏面に放熱部材１７０が設けられる。インターポーザ１６０の、二つの回路チップ１５０が搭載された領域の裏面の領域に放熱部材１７０がそれぞれ設けられる。本例において、回路チップ１５０の数は二つではなく、回路構成に応じて、３つ以上であり、インターポーザ１６０の、回路チップ１５０が搭載された領域の裏面の領域に放熱部材１７０がそれぞれ設けられてもよい。

以上では接続用配線１６６がインターポーザ１６０上に形成された例を説明したが、接続用配線１６６はこれに限らず、画素チップ１１０と回路チップ１５０との間を電気的に接続すればよい。例えば、接続用配線１６６は、画素チップ１１０と回路チップ１５０とにワイヤボンディングされるワイヤからなる。また別の例として、接続用配線１６６は、画素チップ１１０および回路チップ１５０の側面に形成されたバンプからなり、当該バンプが画素チップ１１０と回路チップ１５０とを直接接続する。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。裏面照射型のＣＣＤ撮像素子を備える固体撮像装置を例として説明したが、これに限らず、裏面照射型のＣＭＯＳ撮像素子、表面照射型のＣＣＤ撮像素子、または、表面照射型のＣＭＯＳ撮像素子を備える固体撮像装置にも、本発明が適用可能である。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００固体撮像装置、１１０画素チップ、１１２画素出力端子、１１４受光素子、１１６第１転送電極、１１８第２転送電極、１２０第３転送電極、１２２垂直転送路、１２３垂直転送路分割領域、１２４分離領域、１２６ゲート酸化膜、１２８反射防止膜、１３０遮光膜、１３２駆動端子、１３４アンプ、１３６列切り替え端子、１３８列切り替えスイッチ、１５０回路チップ、１５２接続端子、１６０インターポーザ、１６１搭載面、１６２外部入出力パッド、１６４外部入出力配線、１６６接続用配線、１６７接続パッド、１６８マイクロバンプ、１６９ビア、１７０放熱部材、２０２画素半導体基板、２０４インターポーザ基板、２０６接着剤、２０８封止剤、２１０樹脂、２１２支持基板、２１４透光性部材、２１６受光面、２１８配線面、２２０撮像素子領域

Claims

入射光に応じた画像信号を出力する画素チップと、
前記画像信号を処理する回路チップと、
前記画素チップおよび前記回路チップが搭載されたインターポーザと、
前記インターポーザの、少なくとも一部に接して設けられた放熱部材と、
を備える固体撮像装置。
前記画素チップおよび前記回路チップが、前記インターポーザの同一の面に搭載された請求項１に記載の固体撮像装置。
前記インターポーザの、前記回路チップが搭載された搭載面とは反対の面である非搭載面に、前記放熱部材が設けられた請求項１または２に記載の固体撮像装置。
前記画素チップと前記回路チップとを電気的に接続する複数の接続部を備え、
前記画像信号が前記複数の接続部を介して並列に前記画素チップから前記回路チップに出力される
請求項１から３のいずれか一項に記載の固体撮像装置。
前記画素チップが裏面照射型のＣＣＤである請求項１から４のいずれか一項に記載の固体撮像装置。
前記画素チップは、前記複数の接続部に対応して、並列に複数のアンプを有する請求項４に記載の固体撮像装置。
前記回路チップが、アナログフロントエンド、ＡＤ変換信号処理回路およびタイミングジェネレータのいずれか一つを少なくとも有する請求項１から６のいずれか一項に記載の固体撮像装置。
前記インターポーザの、前記画素チップおよび前記回路チップが搭載された面とは反対の面の全面を覆って、前記放熱部材が設けられた請求項２に記載の固体撮像装置。
複数の受光素子および配線層が積層して形成された画素半導体基板が、前記配線層が形成された配線面でインターポーザ基板に貼り合わされるインターポーザ貼合せ段階と、
前記画素半導体基板の、前記配線面とは反対側の面の、少なくとも一部が除去されて、前記複数の受光素子の受光面が形成される受光面形成段階と、
前記画素半導体基板および前記インターポーザ基板が切断されて、インターポーザに搭載された画素チップとする切断段階と、
前記画素チップから出力された画像信号を処理する回路チップが、前記インターポーザに搭載される回路チップ搭載段階と、
前記インターポーザの少なくとも一部に接して、放熱部材が設けられる放熱部材搭載段階と、
を備える固体撮像装置の製造方法。
前記切断段階と前記回路チップ搭載段階との間に、前記画素チップの一部が除去されて、前記インターポーザの前記画素チップが搭載された面の少なくとも一部が露出される露出段階をさらに備え、
前記回路チップ搭載段階で、前記インターポーザの前記露出段階で露出された面に、前記回路チップが搭載される
請求項９に記載の固体撮像装置の製造方法。
複数の受光素子および配線層が積層して形成された画素半導体基板が、前記配線層が形成された配線面で、支持基板に貼り合わされる支持基板貼合せ段階と、
前記画素半導体基板の、前記配線面とは反対側の面の、少なくとも一部が除去されて、前記複数の受光素子の受光面が形成される受光面形成段階と、
前記受光面で、前記画素半導体基板が透光性を有する透光性基板材に貼り合わされる透光性基板貼合せ段階と、
前記画素半導体基板から、前記支持基板が除去される支持基板除去段階と、
前記画素半導体基板および前記透光性基板が切断されて、透光性部材が設けられた画素チップとする切断段階と、
前記画素チップが前記配線面で、インターポーザに搭載されるインターポーザ搭載段階と、
前記画素チップから出力された画像信号を処理する回路チップが、前記インターポーザに搭載される回路チップ搭載段階と、
前記インターポーザの少なくとも一部に接して、放熱部材が設けられる放熱部材搭載段階と、
を備える固体撮像装置の製造方法。
前記回路チップ搭載段階で、前記インターポーザの前記画素チップが搭載された面に、前記回路チップが搭載される請求項１１に記載の固体撮像装置の製造方法。
前記放熱部材搭載段階で、前記インターポーザの前記回路チップが搭載された面とは反対の面に、前記放熱部材が設けられる請求項９から１２のいずれか一項に記載の固体撮像装置の製造方法。
前記インターポーザは前記画素チップと前記回路チップとを電気的に接続する複数の接続部を有し、
前記回路チップ搭載段階で、前記複数の接続部を介して前記画素チップと並列に前記回路チップが搭載される
請求項９から１３のいずれか一項に記載の固体撮像装置の製造方法。
前記画素チップが前記複数の接続部に対応して、並列に複数のアンプを有する請求項１４に記載の固体撮像装置の製造方法。
前記回路チップが、アナログフロントエンド、ＡＤ変換信号処理回路およびタイミングジェネレータのいずれか一つを少なくとも有する請求項９から１５のいずれか一項に記載の固体撮像装置の製造方法。