JP2014022573A - 撮像素子の製造方法、α線対策ガラスの製造方法、および撮像素子 - Google Patents

Abstract

【課題】α線遮光材をガラス基板に直接コーティングすると、α線遮光材の応力によってガラス基板が反ってしまうという問題があった。
【解決手段】シリコン基板上にα線遮蔽膜を形成する膜形成工程と、α線遮蔽膜をガラス基板に接触させてシリコン基板とガラス基板とを接合する接合工程と、シリコン基板を除去する除去工程と、画素が複数配列された撮像領域を含む撮像チップに対し、α線遮蔽膜が撮像領域に対向するようにガラス基板を固着する固着工程とを有する撮像素子の製造方法。
【選択図】図４

Description

本発明は、撮像素子の製造方法、α線対策ガラスの製造方法、および撮像素子に関する。

ガラス基板にα線遮光材をコーティングした後に、当該ガラス基板をウェハと貼り合わせることによって撮像素子を製造する方法が知られている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００７−２５８７５０号公報

α線遮光材をガラス基板に直接コーティングすると、α線遮光材の応力によってガラス基板が反ってしまうという問題があった。

本発明の第１の態様における撮像素子の製造方法は、シリコン基板上にα線遮蔽膜を形成する膜形成工程と、α線遮蔽膜をガラス基板に接触させてシリコン基板とガラス基板とを接合する接合工程と、シリコン基板を除去する除去工程と、画素が複数配列された撮像領域を含む撮像チップに対し、α線遮蔽膜が撮像領域に対向するようにガラス基板を固着する固着工程とを有する。

本発明の第２の態様におけるα線対策ガラスの製造方法は、シリコン基板上にα線遮蔽膜を形成する膜形成工程と、α線遮蔽膜をガラス基板に接触させてシリコン基板とガラス基板とを接合する接合工程と、シリコン基板を除去する除去工程とを含む。

本発明の第３の態様における撮像素子は、画素が複数配列された撮像領域を含む撮像チップと、撮像チップに対向して配置されたガラス基板と、ガラス基板のうち撮像チップに対向する面に撮像領域を覆うように形成されたシリコン酸化膜とを備える。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態の撮像素子の構成を示す図である。 金属配線層が２層の場合の撮像素子の構成を示す図である。 信号処理チップが２つの場合の撮像素子の構成を示す図である。 撮像素子の製造方法を説明する図である。 撮像素子の製造方法を説明する図である。 撮像素子の製造方法を説明する図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、後述する本実施形態の製造方法によって製造された撮像素子１０の構成を示す図である。図１（ａ）は、撮像素子１０の模式的な上視図である。図１（ｂ）は、図１（ａ）のＡ−Ａ断面を模式的に示す断面図である。図１（ａ）では、後述する撮像領域１０１と接着層３００について、図１（ｂ）との対応関係を明確にすべく、図１（ｂ）と同一のハッチングを施している。撮像素子１０は、撮像チップ１００およびα線対策ガラス２００を含んで構成される。本実施形態では、α線対策ガラス２００は、ガラス基板２１０に、シリコン酸化膜２２０および金属配線層２３０がこの順に積層されて構成される。

撮像チップ１００は、図１（ａ）に示すように、上視した場合に矩形であり、中央部分に撮像領域１０１を有する。撮像領域１０１は、受光した被写体像を光電変換する複数の画素を含む。撮像領域１０１は、オプティカルブラック領域を形成する画素を含んでいてもよい。撮像領域１０１の形状は、図１（ａ）に示すように、矩形である。

撮像チップ１００は、撮像領域１０１における対向する一対の辺の外縁部に電極パッド１０４、１０５を有する。図１（ａ）、（ｂ）に示すように、電極パッド１０４は、撮像領域１０１の第１辺１０２の外縁部に設けられ、電極パッド１０５は、第１辺１０２に対向する第２辺１０３の外縁部に設けられる。電極パッド１０４、１０５は、金属配線層２３０と電気的に接続するために用いられる。

撮像チップ１００は、電極パッド１０４、１０５に電気的に接続された信号線に加え、撮像領域１０１から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器を含む。ＡＤ変換器は、撮像領域１０１の周縁部に形成される。さらに、撮像領域１０１の周縁部には、ＡＤ変換器に加えて、撮像領域１０１で生成されたアナログ信号を読み出す読み出し回路、読み出し回路を駆動するタイミング制御回路、読み出した信号のノイズを除去するための除去回路等が形成されていてもよい。

撮像領域１０１の周縁部には、図１（ａ）に示すように、撮像領域１０１を取り囲むように接着層３００が形成されている。接着層３００は、撮像チップ１００とα線対策ガラス２００を接着する。接着層３００の材料として、熱硬化性接着剤等を用いることができる。

α線対策ガラス２００は、図１（ｂ）に示すように、撮像チップ１００に対向して接着層３００上に配置され、接着層３００を介して撮像チップ１００に接着されている。図１（ａ）、（ｂ）に示すように、α線対策ガラス２００の面積は、撮像領域１０１の面積より大きく、α線対策ガラス２００が撮像領域１０１の全体を覆っている。また、接着層３００は、撮像チップ１００とα線対策ガラス２００の間に介在し、撮像領域１０１を取り囲むように形成されている。したがって、α線対策ガラス２００は、接着層３００の厚みにより撮像チップ１００と離間しつつ、撮像領域１０１を封止することができる。

ガラス基板２１０は、撮像チップ１００と略同一の線膨張係数を持つ無アルカリのガラス基板である。ガラス基板２１０のうち撮像チップ１００に対向する面には、シリコン酸化膜２２０が積層されている。

シリコン酸化膜２２０は、撮像領域１０１より広い領域に亘って形成され、撮像領域１０１の全体を覆っている。シリコン酸化膜２２０は、ガラス基板２１０と撮像チップ１００の間に介在されているので、ガラス基板２１０から放出されるα線を遮蔽する遮蔽膜として機能する。α線を遮蔽するシリコン酸化膜２２０が撮像領域１０１を覆っているので、撮像領域１０１に入射するα線を低減することができる。したがって、撮像チップ１００の撮像領域１０１に、α線の影響による画素欠陥が生じ難くなるので、撮像画像にあたかも白飛びした画像点のような白点が発生することを抑制できる。加えて、シリコン酸化膜２２０は、撮像領域１０１より広い領域に亘って形成されているので、撮像領域１０１に対して斜め方向から入射するα線も低減することができる。

シリコン酸化膜２２０のうち撮像チップ１００に対向する面には、金属配線層２３０がさらに積層されている。金属配線層２３０は、金属配線２３１、２３３とシリコン酸化膜２３５を含んで構成される。金属配線２３１、２３３は、被写体像の撮像領域１０１への入射を妨げないように、撮像領域１０１の周縁部に相当する領域に形成されている。一方、シリコン酸化膜２３５の少なくとも一部は、撮像領域１０１を覆うように形成されている。

金属配線層２３０の金属配線２３１、２３３の一部である電極パッド２３２、２３４は、撮像領域１０１を取り囲む周縁部において撮像チップ１００に電気的に接続されている。具体的には、金属配線層２３０の金属配線２３１の一部である電極パッド２３２が、バンプ６０１を介して、撮像チップ１００の端子である電極パッド１０４に電気的に接続される。同様に、金属配線層２３０の金属配線２３３の一部である電極パッド２３４が、バンプ６０２を介して、撮像チップ１００の端子である電極パッド１０５に電気的に接続される。

接着層３００は、少なくともバンプ６０１、６０２の一部を埋めるように形成されている。少なくともバンプ６０１、６０２の一部を埋めるように接着層３００が形成されているので、バンプ６０１、６０２を接着層３００の土台として利用できる。したがって、撮像チップ１００とα線対策ガラス２００が貼り合わされた場合に、バンプ６０１、６０２の高さによって撮像チップ１００とα線対策ガラス２００が対向する空間の高さを確保できるので、当該空間を確保し易い。ガラス基板２１０にゴミ、異物等が付着したり、ガラス基板２１０に傷がついたりする場合には、撮像画像にそれらが映りこむ恐れがあるが、空間を確保することによって、映りこみによる影響を低減できる。

以上のように本実施形態の撮像素子１０では、α線放出抑制の加工が施されたカバーガラスを用いることなく、シリコン酸化膜２２０によってα線対策を行っている。α線放出抑制の加工が施されたカバーガラスを用いる場合には、当該カバーガラスの線膨張係数と撮像チップ１００の線膨張係数とが異なる場合がある。この場合には、カバーガラスと撮像チップ１００が接合されてから、加熱あるいは冷却されると、撮像素子に反りが発生する。撮像素子の撮像面に反りが生じると、像が歪んでしまい画質が劣化してしまう。これに対し、シリコン酸化膜２２０によってα線対策を行う場合には、ガラス基板の選択の自由度が高いので、ガラス基板として撮像チップ１００と略同一の線膨張係数を持つガラス基板２１０を用いることができる。したがって、α線の影響による画素欠陥の発生を抑制しつつ、撮像素子１０の反りを回避することができる。撮像素子１０の撮像面の反りが抑制されるので、良好な結像を実現でき、画質の劣化を防止できる。加えて、本実施形態では、ガラス基板２１０として、無アルカリのガラス基板を用いているので、撮像素子１０の腐食を防止することができる。

以上の説明では、金属配線層２３０は金属配線単層であるとして説明したが、金属配線層２３０は多層配線層でもよい。金属配線層２３０が例えば２層の場合に、２層のうちの一方を電源層とし、他方をグラウンド層とすることによって、電源とグラウンドを強化することができる。また、信号線を２層のうちの一方の層に、電源を他方の層にそれぞれ纏めれば、配線の幅およびレイアウト等の自由度を高めることができる。

図２は、金属配線層が２層の場合の撮像素子２０の構成を示す図である。図２において、図１と同一の符号を付した要素は、図１において説明した要素と同一の機能および構成を有してよい。撮像素子２０は、金属配線層が２層配線である点、およびフレキシブル基板７１０、７２０を有する点で撮像素子１０の構成と異なる。ここでは、金属配線層の２層配線は、金属配線層２４０および金属配線層２５０がこの順に積層されることによって構成される。

金属配線層２４０は、金属配線２４１、２４３とシリコン酸化膜２４５を含んで構成される。金属配線２４１、２４３は、被写体像の撮像領域１０１への入射を妨げないように、撮像領域１０１の周縁部に相当する領域に形成されている。一方、シリコン酸化膜２４５の少なくとも一部は、撮像領域１０１を覆うように形成されている。金属配線層２４０の金属配線２４１、２４３の一部である電極パッド２４２、２４４は、フレキシブル基板７１０、７２０を介して外部回路と接続される。具体的には、金属配線層２４０の金属配線２４１の一部である電極パッド２４２は、バンプ６０５を介して、フレキシブル基板７１０の電極パッド７１１に電気的に接続される。金属配線層２４０の金属配線２４３の一部である電極パッド２４４は、バンプ６０６を介して、フレキシブル基板７２０の電極パッド７２１に電気的に接続される。また、金属配線層２４０とフレキシブル基板７１０の接続部分は、接着剤４０１によって接着される。同様に、金属配線層２４０とフレキシブル基板７２０の接続部分は、接着剤４０２によって接着される。

金属配線層２５０は、金属配線２５１、２５３とシリコン酸化膜２５５を含んで構成される。金属配線２５１、２５３は、被写体像の撮像領域１０１への入射を妨げないように、撮像領域１０１の周縁部に相当する領域に形成されている。一方、シリコン酸化膜２５５の少なくとも一部は、撮像領域１０１を覆うように形成されている。金属配線層２５０の金属配線２５１、２５３の一部である電極パッド２５２、２５４は、撮像領域１０１を取り囲む周縁部において撮像チップ１００に電気的に接続されている。具体的には、金属配線層２５０の金属配線２５１の一部である電極パッド２５２が、バンプ６０３を介して、撮像チップ１００の電極パッド１０４に電気的に接続される。同様に、金属配線層２５０の金属配線２５３の一部である電極パッド２５４が、バンプ６０４を介して、撮像チップ１００の電極パッド１０５に電気的に接続される。

以上の説明では、撮像チップ１００は、撮像領域１０１に加えてＡＤ変換器等の回路を含むとして説明したが、ＡＤ変換器等の回路が形成された信号処理チップを撮像チップ１００とは別に設けてもよい。信号処理チップ数は、画素信号の読み出し方式に応じて適宜決定される。ここでは、画素信号の読み出し方式として２チャンネル読み出しを採用した場合について説明する。

図３は、信号処理チップが２つの場合の撮像素子３０の構成を示す図である。図３において、図１、２と同一の符号を付した要素は、図１、２において説明した要素と同一の機能および構成を有してよい。撮像素子３０は、第１信号処理チップ８１０および第２信号処理チップ８２０を有する点、およびα線対策ガラス２００ａがガラス基板２１０およびシリコン酸化膜２２０によって構成される点で撮像素子１０の構成と異なる。さらに、図３に示すように、第１信号処理チップ８１０にフレキシブル基板７１０が接続され、第２信号処理チップ８２０にフレキシブル基板７２０が接続されていてもよい。

撮像素子３０では、撮像領域１０１から出力されるアナログ信号は、第１信号処理チップ８１０、第２信号処理チップ８２０によって処理された後、フレキシブル基板７１０、７２０を介して外部装置に送られる。したがって、α線対策ガラス２００ａに金属配線層は形成されていない。

撮像領域１０１の周縁部には、撮像領域１０１を取り囲むように接着層４００が形成されている。接着層４００は、撮像チップ１００とα線対策ガラス２００ａを接着する。接着層４００の材料として、例えば弾性接着剤を用いることができる。弾性接着剤として、アクリル系樹脂、シリコーン系樹脂、エポキシ系樹脂を挙げることができる。

α線対策ガラス２００ａは、撮像領域１０１に対向して接着層４００上に配置され、接着層４００を介して撮像チップ１００に接着されている。α線対策ガラス２００ａの面積は、撮像領域１０１の面積より大きく、α線対策ガラス２００ａが撮像領域１０１の全体を覆っている。また、接着層４００は、撮像チップ１００とα線対策ガラス２００ａの間に介在し、撮像領域１０１を取り囲むように形成されている。したがって、α線対策ガラス２００ａは、接着層４００の厚みにより撮像チップ１００と離間しつつ、撮像領域１０１を封止することができる。

第１信号処理チップ８１０は、第１ＡＤ変換器を含む。第２信号処理チップ８２０は、第２ＡＤ変換器を含む。第１ＡＤ変換器と第２ＡＤ変換器は、互いに異なる画素信号を受信する。これにより、ＡＤ変換処理を高速化できる。また、第１信号処理チップ８１０、第２信号処理チップ８２０と撮像チップ１００の線膨張係数の差に起因する反りを抑制する観点から、第１信号処理チップ８１０および第２信号処理チップ８２０は、撮像チップ１００と略同一の線膨張係数を有するのが好ましい。

第１信号処理チップの電極パッド８１１は、バンプ６０７を介して、撮像チップ１００の電極パッド１０４に電気的に接続される。そして、撮像チップ１００と第１信号処理チップ８１０は、接続部分を取り囲むように形成された接着剤４０３により接着されている。

第２信号処理チップの電極パッド８２１は、バンプ６０８を介して、撮像チップ１００の電極パッド１０５に電気的に接続される。そして、撮像チップ１００と第２信号処理チップ８２０は、接続部分を取り囲むように形成された接着剤４０４により接着されている。

第１信号処理チップ８１０および第２信号処理チップ８２０はそれぞれ、フレキシブル基板７１０、７２０を介して外部回路と接続される。具体的には、第１信号処理チップ８１０の電極パッド８１２は、バンプ６０９を介して、フレキシブル基板７１０の電極パッド７１１に電気的に接続される。第２信号処理チップ８２０の電極パッド８２２は、バンプ６１０を介して、フレキシブル基板７２０の電極パッド７２１に電気的に接続される。また、第１信号処理チップ８１０とフレキシブル基板７１０の接続部分は、接着剤４０５によって接着される。同様に、第２信号処理チップ８２０とフレキシブル基板７２０の接続部分は、接着剤４０６によって接着される。

図４は、撮像素子１０の製造方法を説明する図である。図４は、撮像素子１０のうち特に図１で示したα線対策ガラス２００の製造方法を示す図である。まず、図４（ａ）に示すように、シリコン基板１１０を準備し、シリコン基板１１０上に金属配線層２３０を形成する（配線層形成工程）。具体的には、まず、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等によりシリコン酸化膜を形成し、シリコン酸化膜に金属配線を形成するための溝をエッチングにより形成する。次に、溝内部にシード層となるバリアメタル膜を形成する。その後、溝内部のバリアメタル膜上に電解めっきにより銅を堆積し、溝の外部に堆積した導電材料をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去する。以上の工程によって金属配線２３１、２３３とシリコン酸化膜２３５を含む金属配線層２３０を形成することができる。なお、金属配線層２３０が多層配線層の場合には、配線層形成工程を繰り返せばよい。

次に、図４（ｂ）に示すように、金属配線層２３０上にα線遮蔽膜を形成する（膜形成工程）。上述したように、α線遮蔽膜としてシリコン酸化膜２２０を用いることができる。シリコン酸化膜２２０は、例えばＣＶＤ法等により形成することができる。

次に、図４（ｃ）に示すように、シリコン酸化膜２２０をガラス基板２１０に接触させてシリコン基板１１０とガラス基板２１０を接合する（接合工程）。例えばシリコン基板１１０とガラス基板２１０を熱圧着することによって、シリコン基板１１０とガラス基板２１０を接合することができる。

次に、シリコン基板１１０を除去する（除去工程）。図４（ｄ）に示すように、例えば研磨によりシリコン基板１１０を除去することができる。研磨方法として、ＣＭＰ、ＢＧ（Ｂａｃｋ Ｇｒｉｎｄｉｎｇ）を利用することができる。以上の工程を経ることによって、図４（ｅ）に示すように、ガラス基板２１０にシリコン酸化膜２２０と金属配線層２３０がこの順に積層されたα線対策ガラス２００を製造することができる。

以上のように、本実施形態のα線対策ガラス２００の製造方法では、シリコン酸化膜２２０をガラス基板２１０に直接形成するのではなく、シリコン基板１１０上に形成する。ガラス基板２１０へのシリコン酸化膜２２０の形成は、シリコン酸化膜２２０が形成されたシリコン基板１１０を接合することによって行う。したがって、シリコン酸化膜２２０の応力によってガラス基板２１０が反ってしまうという問題を回避することができる。なお、シリコン基板１１０がシリコン酸化膜２２０の応力によって反ることが考えられるが、シリコン基板１１０は、図４（ｄ）に示したように、ガラス基板２１０に接合された後に除去される。したがって、シリコン基板１１０に生じた反りは、撮像素子１０の形状に影響を与えるものではない。

図５は、図１で示した撮像素子１０の製造方法を説明する図である。図５は、特にα線対策ガラス２００と撮像チップ１００の貼り合わせ方法を示す図である。まず、図５（ａ）に示すように、受光した被写体像を光電変換する画素が複数配列された撮像領域１０１が形成された撮像チップ１００を準備し、当該撮像チップ１００上に接着材料層２０１を形成する。接着材料層２０１は、例えば、撮像チップ１００上に接着剤を塗布することにより形成される。接着剤として、熱硬化性樹脂を用いることができる。

次に、図５（ｂ）に示すように、接着材料層２０１の一部を除去することにより、撮像領域１０１を取り囲む接着層３００を形成する（接着層形成工程）。接着層３００は、接着材料層２０１を例えばフォトリソグラフィを利用してパターニングすることにより形成される。

次に、図５（ｃ）に示すように、接着層３００が形成された撮像チップ１００と、金属配線２３１の一部である電極パッド２３２にバンプ６０１、金属配線２３３の一部である電極パッド２３４にバンプ６０２が予め形成されたα線対策ガラス２００とを位置合わせした後、撮像チップ１００上にα線対策ガラス２００を貼り合わせる。撮像チップ１００とα線対策ガラス２００の貼り合わせは、加熱状態で行われる。これにより、図５（ｄ）に示すように、α線対策ガラス２００の金属配線層２３０の金属配線２３１、２３３の一部である電極パッド２３２、２３４が、バンプ６０１、６０２を介して撮像チップ１００の電極パッド１０４、１０５と電気的に接続される。金属配線２３１、２３３の一部である電極パッド２３２、２３４と撮像チップ１００の電極パッド１０４、１０５との電気的な接続とともに（配線接続工程）、シリコン酸化膜２２０が撮像領域１０１に対向するようにガラス基板２１０を固着する（固着工程）。固着工程では、接着層３００により撮像領域１０１をガラス基板２１０で封止する。

図６は、図３で示した撮像素子３０の製造方法を説明する図である。図６は、特に撮像チップ１００を第１信号処理チップ８１０、第２信号処理チップ８２０に接続する工程を示す。

図６（ａ）に示すように、撮像チップ１００の紙面左側の電極パッド１０４に、接着剤４０３をディスペンサにより形成する。接着剤４０３として、熱硬化性樹脂を用いることができる。接着剤４０３が形成された撮像チップ１００と、予め電極パッド８１１にバンプ６０７が形成された第１信号処理チップ８１０とを位置合わせした後、撮像チップ１００上に第１信号処理チップ８１０を貼り合わせる。撮像チップ１００と第１信号処理チップ８１０の貼り合わせは、加熱状態で行われる。これにより、図６（ｂ）に示すように、第１信号処理チップ８１０が、バンプ６０７を介して撮像チップ１００と電気的に接続されるとともに、接着剤４０３によってガラス基板２１０と隣接して撮像チップ１００に固定される（チップ間接続工程）。

同様に、撮像チップ１００の紙面右側の電極パッド１０５に、接着剤４０４をディスペンサにより形成する。そして、接着剤４０４が形成された撮像チップ１００と、予め電極パッド８２１にバンプ６０８が形成された第２信号処理チップ８２０とを位置合わせした後、撮像チップ１００上に第２信号処理チップ８２０を貼り合わせる。撮像チップ１００と第２信号処理チップ８２０の貼り合わせも、加熱状態で行われる。これにより、図６（ｃ）に示すように、第２信号処理チップ８２０が、バンプ６０８を介して撮像チップ１００と電気的に接続されるとともに、接着剤４０４によってガラス基板２１０と隣接して撮像チップ１００に固定される。

次に、図６（ｄ）に示すように、外部回路と接続されるフレキシブル基板７１０、７２０を第１信号処理チップ８１０、第２信号処理チップ８２０に接続する。具体的には、予め電極パッド７１１にバンプ６０９が形成されたフレキシブル基板７１０と、第１信号処理チップ８１０の電極パッド８１２を位置合わせした後、フレキシブル基板７１０と第１信号処理チップ８１０を貼り合わせる。フレキシブル基板７１０と第１信号処理チップ８１０の貼り合わせは、加熱状態で行われる。さらに、フレキシブル基板７１０と第１信号処理チップ８１０の間を接着剤４０５で接着する。

同様に、予め電極パッド７２１にバンプ６１０が形成されたフレキシブル基板７２０と、第２信号処理チップ８２０の電極パッド８２２を位置合わせした後、フレキシブル基板７２０と第２信号処理チップ８２０を貼り合わせる。フレキシブル基板７２０と第２信号処理チップ８２０の貼り合わせも、加熱状態で行われる。さらに、フレキシブル基板７２０と第２信号処理チップ８２０の間を接着剤４０６で接着する。

以上の説明では、シリコン基板１１０上に金属配線層２３０を形成した後、金属配線層２３０上にα線遮蔽膜としてシリコン酸化膜２２０を形成した。しかしながら、金属配線層２３０におけるシリコン酸化膜２３５は、撮像領域１０１を覆うように形成されているので、α線遮蔽膜としてシリコン酸化膜２２０を形成しなくても、撮像領域１０１は、すでにシリコン酸化膜２３５によって覆われている。したがって、金属配線層２３０のシリコン酸化膜２３５が、α線を遮蔽するのに十分な膜厚を有する場合には、シリコン酸化膜２２０の形成を省略することができる。

以上の説明では、２つの信号処理チップが撮像チップ１００に固定されていたが、信号処理チップの数は２つに限らず１つであってもよい。また、信号処理チップが３つ以上固定されていてもよい。信号処理チップを３つ以上固定する場合には、撮像領域１０１の第１辺１０２に直交する辺の外縁部に信号処理チップを固定することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中の製造工程の手順に関して、便宜上「まず、」、「次に、」等を用いて説明しているが、この順で実施することが必須であることを意味するものではない。

１０ 撮像素子、２０ 撮像素子、３０ 撮像素子、１００ 撮像チップ、１０１ 撮像領域、１０２ 第１辺、１０３ 第２辺、１０４ 電極パッド、１０５ 電極パッド、１１０ シリコン基板、２００ α線対策ガラス、２０１ 接着材料層、２１０ ガラス基板、２２０ シリコン酸化膜、２３０ 金属配線層、２３１ 金属配線、２３２ 電極パッド、２３３ 金属配線、２３４ 電極パッド、２３５ シリコン酸化膜、２４０ 金属配線層、２４１ 金属配線、２４２ 電極パッド、２４３ 金属配線、２４４ 電極パッド、２４５ シリコン酸化膜、２５０ 金属配線層、２５１ 金属配線、２５２ 電極パッド、２５３ 金属配線、２５４ 電極パッド、２５５ シリコン酸化膜、３００ 接着層、４００ 接着層、４０１ 接着剤、４０２ 接着剤、４０３ 接着剤、４０４ 接着剤、４０５ 接着剤、４０６ 接着剤、６０１ バンプ、６０２ バンプ、６０３ バンプ、６０４ バンプ、６０５ バンプ、６０６ バンプ、６０７ バンプ、６０８ バンプ、６０９ バンプ、６１０ バンプ、７１０ フレキシブル基板、７１１ 電極パッド、７２０ フレキシブル基板、７２１ 電極パッド、８１０ 第１信号処理チップ、８１１ 電極パッド、８１２ 電極パッド、８２０ 第２信号処理チップ、８２１ 電極パッド、８２２ 電極パッド

Claims (11)

1. シリコン基板上にα線遮蔽膜を形成する膜形成工程と、
   前記α線遮蔽膜をガラス基板に接触させて前記シリコン基板と前記ガラス基板とを接合する接合工程と、
   前記シリコン基板を除去する除去工程と、
   画素が複数配列された撮像領域を含む撮像チップに対し、前記α線遮蔽膜が前記撮像領域に対向するように前記ガラス基板を固着する固着工程と
   を有する撮像素子の製造方法。
2. 前記除去工程では、研磨により前記シリコン基板を除去する請求項１に記載の撮像素子の製造方法。
3. 前記膜形成工程では、前記α線遮蔽膜としてシリコン酸化膜を形成する請求項１または２に記載の撮像素子の製造方法。
4. 前記固着工程では、介在する接着層により前記撮像領域を前記ガラス基板で封止する請求項１から３のいずれか１項に記載の撮像素子の製造方法。
5. 前記撮像チップの出力を外部回路へ中継する金属配線層を前記シリコン基板上に形成する配線層形成工程を有し、
   前記固着工程は、前記金属配線層と前記撮像チップの端子とを電気的に接続する配線接続工程を含む請求項１から４のいずれか１項に記載の撮像素子の製造方法。
6. 前記画素から出力されるアナログ信号を受信してデジタル信号に変換するＡＤ変換器を少なくとも含む信号処理チップを、前記ガラス基板と隣接して前記撮像チップに接続するチップ間接続工程を有する請求項１から４のいずれか１項に記載の撮像素子の製造方法。
7. シリコン基板上にα線遮蔽膜を形成する膜形成工程と、
   前記α線遮蔽膜をガラス基板に接触させて前記シリコン基板と前記ガラス基板とを接合する接合工程と、
   前記シリコン基板を除去する除去工程と
   を含むα線対策ガラスの製造方法。
8. 画素が複数配列された撮像領域を含む撮像チップと、
   前記撮像チップに対向して配置されたガラス基板と、
   前記ガラス基板のうち前記撮像チップに対向する面に前記撮像領域を覆うように形成されたシリコン酸化膜と、
   を備える撮像素子。
9. 前記撮像チップの端子と電気的に接続される、前記ガラス基板に積層された金属配線層を備える請求項８に記載の撮像素子。
10. 前記金属配線層は、多層配線層である請求項９に記載の撮像素子。
11. 前記ガラス基板を前記撮像チップに固着して、前記撮像領域を前記ガラス基板で封止する接着層を備える請求項８から１０のいずれか１項に記載の撮像素子。

Images