WO2015079551A1 - 半導体装置および情報処理装置 - Google Patents

半導体装置および情報処理装置 Download PDF

Info

Publication number
WO2015079551A1
WO2015079551A1 PCT/JP2013/082145 JP2013082145W WO2015079551A1 WO 2015079551 A1 WO2015079551 A1 WO 2015079551A1 JP 2013082145 W JP2013082145 W JP 2013082145W WO 2015079551 A1 WO2015079551 A1 WO 2015079551A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
glass
semiconductor device
interposer
chip
Prior art date
Application number
PCT/JP2013/082145
Other languages
English (en)
French (fr)
Inventor
植松　裕
智子 依田
秦　昌平
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2013/082145 priority Critical patent/WO2015079551A1/ja
Priority to JP2015550282A priority patent/JP6159820B2/ja
Publication of WO2015079551A1 publication Critical patent/WO2015079551A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6694—Optical signal interface included within high-frequency semiconductor device housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Definitions

  • the present invention relates to a semiconductor device and an information processing device, and more particularly to a semiconductor device and an information processing device in which a plurality of types of semiconductor chips are mounted on the same substrate.
  • CPU Central Processing Unit
  • DRAM Dynamic Random Access Memory
  • fine wiring of the order of ⁇ m is formed in the plane of Si or glass interposer, and the LSIs are electrically connected with high density, and the lower package (organic or ceramic) is
  • Si or glass interposer is used as a high-density wiring board.
  • Si and glass interposers have different problems due to their material properties and processing processes. The issues are described below.
  • the problems when using the Si interposer are that the material cost is high, the transmission loss is large, the high-speed transmission performance is limited, and heat conduction is performed between a plurality of semiconductor chips via the interposer. .
  • the problems when using a glass interposer are that the thermal conductivity is not good, the heat dissipation through the interposer is poor, the cost of forming a through-hole is high, and the power supply noise is generated due to cavity resonance. is there.
  • An object of the present invention is to provide a technique capable of improving the performance of a semiconductor device and an information processing device.
  • the semiconductor device of the present invention supports a plurality of semiconductor chips having different functions, a plurality of chip support substrates that support the plurality of semiconductor chips, each of which has a through-hole wiring formed therein, and supports the plurality of chip support substrates. And a plurality of external terminals provided on the wiring board. Furthermore, a silicon substrate made of silicon and a glass substrate made of glass are mixed in the plurality of chip support substrates of the semiconductor device.
  • An information processing apparatus includes a semiconductor device including a plurality of semiconductor chips having different functions, a plurality of chip support substrates that support the plurality of semiconductor chips, and a wiring substrate that supports the plurality of chip support substrates.
  • a silicon substrate made of silicon and a glass substrate made of glass are mixed in the plurality of chip support substrates in the semiconductor device.
  • the performance of semiconductor devices and information processing devices can be improved.
  • FIG. 2 is a cross-sectional view showing a structure cut along line AA in FIG. 1. It is a top view which permeate
  • FIG. 6 is a plan view showing an example of a layout of bumps provided on a first semiconductor chip mounted on the semiconductor device shown in FIG. 5. It is a top view which permeate
  • FIG. 13 is a cross-sectional view showing a structure cut along line AA in FIG. 12. It is sectional drawing which shows an example of the structure of the semiconductor device of Embodiment 7 of this invention.
  • the constituent elements are not necessarily indispensable unless otherwise specified and clearly considered essential in principle. Needless to say.
  • FIG. 1 is a plan view showing an example of the structure of the semiconductor device according to the first embodiment of the present invention through a semiconductor chip.
  • FIG. 2 is a cross-sectional view showing the structure cut along the line AA in FIG. 3 is a plan view showing the structure of the semiconductor device of the comparative example through the semiconductor chip, and
  • FIG. 4 is a cross-sectional view showing an example of the structure of the information processing apparatus according to the first embodiment of the present invention.
  • the semiconductor device according to the first embodiment shown in FIGS. 1 and 2 is a multichip module 10 having a plurality of semiconductor chips (silicon chips) having different functions.
  • an ASIC Application Specific Integrated Circuit
  • the ASIC and the optical IC 2 may be other ICs.
  • the ASIC may be an FPGA (Field Programmable Gate Array), a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), or the optical IC 2 may be a signal conditioner (electric signal relay LSI).
  • FPGA Field Programmable Gate Array
  • CPU Central Processing Unit
  • GPU Graphics Processing Unit
  • the optical IC 2 may be a signal conditioner (electric signal relay LSI).
  • the processor IC1 (dotted line portion shown in FIG. 1) having a large number of power supply / ground pins has a power supply / ground / low speed signal pins concentrated immediately below the area (center).
  • Si interposer (solid line portion in FIG. 1, chip support substrate, silicon substrate) 6 is used (arranged).
  • a glass interposer (solid line portion in FIG. 1, chip support substrate, glass substrate) 5 is provided immediately below the high-speed interface of the processor IC 1 and directly below the optical IC 2 (dotted line portion shown in FIG. 1) which is an LSI for optical interconnection. Use (place).
  • the Si interposer (silicon substrate) 6 and the glass interposer (glass substrate) 5 are mixed as a chip support substrate that is an interposer.
  • the multichip module 10 includes one processor IC1 disposed substantially at the center of the multichip module 10 in a plan view shown in FIG. Are provided with four optical ICs 2 respectively.
  • the processor IC1 Since the processor IC1 performs logical processing on various signals input as described above, it is a semiconductor chip with high power consumption and a large number of logic circuits are incorporated. Large and has many pins (number of electrodes).
  • a large number of power supply / ground pins (for example, 1000 pins or more) are arranged at the center of the chip. And since power consumption is large, there is also much calorific value.
  • the signal pins are arranged at the peripheral edge of the chip so that they can be easily pulled out.
  • the optical IC 2 is provided with only the minimum necessary signals, power supply, and ground pins for transmitting and receiving high-speed signals, the number of pins and the power consumption are small. Therefore, the chip generates less heat.
  • the optical IC 2 is vulnerable to heat due to its characteristics, and its performance deteriorates when the ambient heat fluctuates.
  • the multi-chip module 10 includes the processor IC 1 and the optical IC 2 having the characteristics described above.
  • the processor IC1 having a square shape in plan view is disposed in the center of the module, and four optical ICs 2 are respectively provided corresponding to the four sides of the processor IC1. Has been placed.
  • the Si interposer 6 is arranged immediately below the area (central part) where the power supply / ground / low speed signal pins of the processor IC1 are concentrated. Furthermore, as shown in FIG. 1, the plan view of the Si interposer 6 is also quadrangular, and four glass interposers 5 are arranged corresponding to each side of the Si interposer 6.
  • the four optical ICs 2 are supported by the glass interposer 5 disposed immediately below each optical IC 2, and the processor IC 1 and the optical IC 2 are supported by the Si interposer 6 and the glass interposer 5.
  • the Si interposer 6 and the glass interposer 5 are used as the chip support substrate.
  • the four glass interposers 5 are divided into two large rectangular glass interposers 5x (5) and two small rectangular glass interposers 5y (5). Divided.
  • the large glass interposers 5x are arranged so as to face each other with the Si interposer 6 interposed therebetween, and the small glass interposers 5y are arranged so as to face each other with the Si interposer 6 interposed therebetween.
  • the length of the large rectangular glass interposer 5x in the longitudinal direction is substantially equal to the length of the two short sides of the small rectangular glass interposer 5y and the length of one side of the Si interposer 6. It is like this.
  • the five interposers are arranged so as to form a rectangle with the smallest area in plan view.
  • the five interposers are arranged via a minute gap (about 5 to 10 ⁇ m) described later.
  • each of the Si interposer 6 and the glass interposer 5 is formed with a plurality of through vias 5c and 6c which are wirings in the through holes.
  • the Si interposer 6 is formed with a plurality of through vias 6c that electrically connect the electrode on the upper surface 6a side and the electrode on the lower surface 6b side, and the glass interposer 5 also has an upper surface 5a side.
  • a plurality of through vias 5c are formed to electrically connect the electrodes and the electrodes on the lower surface 5b side.
  • the one Si interposer 6 and the four glass interposers 5 are supported on the upper surface 3a of the ceramic substrate (wiring substrate) 3 which is a package substrate.
  • the Si interposer 6 and the glass interposer 5 are mounted on the upper surface 3a of the ceramic substrate 3 via the plurality of bumps 4, respectively.
  • the Si interposer 6 is mounted on the upper surface 3a of the ceramic substrate 3 via a plurality of bumps 4c arranged in a lattice pattern, and each of the four glass interposers 5 is provided around the Si interposer 6. It is mounted via the bump 4d.
  • optical IC 2 is mounted on each glass interposer 5 via a plurality of bumps 4b
  • processor IC 1 is mounted on the Si interposer 6 via a plurality of bumps 4a.
  • the central power supply / ground pin is connected to the Si interposer 6 via a plurality of bumps 4 a, while the signal pins in the peripheral part (herein, the outer two rows) have a plurality of bumps 4 a.
  • the glass interposer 5 To the glass interposer 5.
  • the high-speed signal pins of the processor IC1 and the signal pins of the optical IC 2 are connected via a high-speed wiring 5d formed on the upper surface 5a.
  • a plurality of internal wirings 3c and a plurality of vias 3d are formed on the ceramic substrate 3 as a package substrate, and a plurality of electrodes on the upper surface 3a side and electrodes on the lower surface 3b side are provided. Are electrically connected via the via 3d and the internal wiring 3c.
  • a plurality of solder balls 8 which are external terminals of the multichip module 10 are provided on the lower surface 3b of the ceramic substrate 3.
  • the processor IC 1 and the optical IC 2 are connected to the lower surface of the ceramic substrate 3 via the through via 6c of the Si interposer 6, the through via 5c of the glass interposer 5, the bump 4, the via 3d of the ceramic substrate 3, the internal wiring 3c, and the like. It is electrically connected to a plurality of solder balls 8 provided on 3b.
  • the Si interposer 6 and the glass interposer 5 are mixed as the chip support substrate.
  • Si silicon
  • glass have a thermal expansion coefficient close to that of silicon forming a semiconductor chip.
  • the wiring between chips is thin and high. Can be formed to a density.
  • the multichip module 10 of the first embodiment has a structure in which the heat generated here is transmitted to the Si interposer 6 directly below in the power supply / ground / low-speed signal pin area in the center of the processor IC1, A heat shielding structure is provided so that the heat of the processor IC1 does not reach the optical IC2.
  • a glass interposer 5 is disposed around the Si interposer 6 through a gap 7 and an optical IC 2 is mounted on the glass interposer 5 so that high-speed electrical signals from the optical IC 2 are not easily lost.
  • the optical IC 2 has a small number of pins, the number of through holes for the through vias 5c formed in the glass interposer 5 is small, and the processing cost of the interposer can be reduced.
  • the processor IC (first semiconductor chip) 1 is mounted across the Si interposer 6 and the glass interposer 5, and is electrically connected to both the Si interposer 6 and the glass interposer 5.
  • the power supply / ground / low-speed signal pins at the center of the processor IC 1 are electrically connected to the Si interposer 6, and the high-speed signal pins at the periphery (for example, two rows from the outside here) are connected to the Si interposer. 6 is electrically connected to a glass interposer 5 disposed around the periphery of the glass 6.
  • one Si interposer 81 is used as an interposer that is a chip support substrate, and the processor IC1 and the optical IC2 are mounted on the Si interposer 81. Further, a high-speed wiring 81 b that is an electrical wiring for connecting the processor IC 1 and the optical IC 2 is formed on the upper surface 81 a of the Si interposer 81.
  • the processor IC 1 consumes a large amount of power, a large number of power supply / ground pins are concentrated in the center for the purpose of improving the power supply performance. Therefore, the I / O pins (high-speed signal pins) are basically arranged at the peripheral edge. And since power consumption is large, it is a semiconductor chip which becomes a heat source in the module.
  • the optical IC 2 most of the electric signal pins are composed of high-speed signal I / O pins for optical conversion and a small number of power supply / ground pins.
  • the optical IC 2 has a characteristic that it is weak against heat.
  • the processor IC1 and the optical IC2 are mounted on the Si interposer 81 in the multichip module 80 of the comparative example shown in FIG.
  • the heat generated from the processor IC1 is transmitted to the optical IC2 through the Si interposer 81.
  • the optical IC 2 is easily damaged.
  • the Si interposer 81 is used as the interposer, the transmission loss is large and the high-speed transmission performance is deteriorated.
  • the use of the Si interposer 81 having a large area causes problems such as an increase in material cost.
  • the Si interposer 6 is arranged immediately below the central region where the power supply, ground, and low-speed signal pins of the processor IC1 are concentrated. Further, a glass interposer 5 is disposed immediately below the high-speed interface of the processor IC1 and immediately below the optical IC 2 for optical interconnection.
  • the Si interposer 6 and the glass interposer 5 are mixed as an interposer.
  • the Si interposer 6 immediately below the processor IC1, the heat of the processor IC1 can be conducted to the Si interposer 6. As a result, the thermal characteristics of the multichip module 10 can be improved.
  • the Si interposer 6 is disposed immediately below the processor IC 1 through which a large power supply current, which is a requirement for generating cavity resonance in a glass material, does not cause cavity resonance, power noise is generated due to cavity resonance. This problem can be avoided.
  • the electrical wiring (high-speed wiring 5d) for the ultra-high-speed signal (for example, 10 Gbps or more) between the processor IC1 and the optical IC 2 is formed on the glass interposer 5, so High speed can be maintained.
  • the thermal characteristics. -Performance such as power supply performance and high-speed transmission performance can be improved.
  • the information processing apparatus 11 according to the first embodiment shown in FIG. 4 is an information device such as a server or a router, and is an example in which the multichip module 10 according to the first embodiment is incorporated in the information device.
  • the information processing apparatus 11 connects a plurality of processing boards 12 and a switch board (control board) 13 for switching the connection between the processing boards 12 to the backplane board 14 via the connectors 16, respectively.
  • the board 12 and the switch board 13 are connected by a backplane board 14.
  • the substrates are connected to each other by a signal wiring with a transmission path of about 60 cm to 100 cm.
  • FIG. 4 shows an example in which the multichip module 10 of the first embodiment is applied to the information processing apparatus 11 when the optical interconnection is applied to backplane transmission.
  • the multi-chip module 10 according to the first embodiment shown in FIG. 1 is mounted on each of the plurality of processing substrates 12 and the switch substrate 13.
  • each multi-chip module 10 supports the processor IC 1, the optical IC 2 having a function different from that of the processor IC 1, a plurality of interposers (chip support substrates) that support a plurality of semiconductor chips, and a plurality of interposers. And a ceramic substrate (wiring substrate) 3.
  • Si interposer 6 made of silicon and the glass interposer 5 made of glass are mixed in the plurality of interposers in the multichip module 10.
  • each of the plurality of processing substrates 12 and the switch substrate 13 are optically connected by a plurality of optical fibers (wiring units) 15, and a plurality of processings are performed by the switch substrate 13 based on input signals. Which of the substrates 12 is connected is controlled at high speed (switched).
  • the processing capability on each substrate can be improved.
  • the performance such as the transmission throughput of the information processing apparatus 11 can be improved.
  • FIG. 5 is a plan view showing an example of the structure of the semiconductor device according to the second embodiment of the present invention through a semiconductor chip.
  • FIG. 6 is an enlarged partial sectional view showing the structure of a semiconductor device according to a modification of the second embodiment.
  • FIG. 7 is a plan view showing an example of the layout of bumps provided on the first semiconductor chip mounted on the semiconductor device shown in FIG.
  • the multi-chip module 20 of the second embodiment shown in FIG. 5 has a plurality of semiconductor chips (processor IC1 and optical IC 2) having different functions, as with the multi-chip module 10 of the first embodiment, and has chip support.
  • a Si interposer 6 and a glass interposer 5 are mixed as a substrate (interposer).
  • the multichip module 20 of the second embodiment is different from the multichip module 10 of the first embodiment in the shape and structure of the glass interposer 5 arranged around the Si interposer 6 and the processor IC1 shown in FIG. This is an arrangement of the bumps 4 provided on the main surface 1a.
  • bumps are not used at the four corners (corner portions) of the processor IC 1, and the planar size of the four glass interposers 5 (upper, lower, left and right of the Si interposer 6) is the same. Size (size).
  • bumps are not provided at the four corners of the main surface 1a of the processor IC 1, and the four glass interposers 5 have the same planar size. That is, one side of the upper surface 6a shown in FIG. 6 of the Si interposer 6 and one side of the upper surface 5a shown in FIG. 6 of each of the four glass interposers 5 have substantially the same length.
  • each of the four glass interposers 5 and the one side of the upper surface 6a of the Si interposer 6 have substantially the same length, four glass interposers are provided around the Si interposer 6 as shown in FIG. When 5 is arranged, the interposer is not arranged at positions facing the four corners of the main surface 1a of the processor IC1.
  • bumps are not provided at the four corners of the main surface 1a of the processor IC1.
  • the multichip module 20 according to the second embodiment is assembled using the four glass interposers 5 having the same plane size (one type), the cost of components can be reduced.
  • FIG. 6 shows the detailed structure of the cross section of the interposer in the multichip module 20 of the modification of the second embodiment.
  • the multi-chip module 20 shown in FIG. 6 has a structure in which a high-speed signal 5e for high-speed signals is provided in a wiring layer inside the glass interposer 5.
  • the glass interposer 5 that supports the optical IC 2 is formed thin, and a glass core 5 g is disposed below the glass interposer 5.
  • the glass core 5g is also formed with a plurality of through vias (in-hole wiring) 5h.
  • the front and back terminals 5f are electrically connected by the through vias 5c, and the through vias 5h of the glass core 5g electrically connect the terminals 5f and 5i.
  • the bump 4b can be electrically connected to the terminal 3e of the ceramic substrate 3 directly below via the bump 4d.
  • the front and back terminals 6d are electrically connected by the through vias 6c, and further electrically connected to the terminals 3e of the ceramic substrate 3 directly below via the bumps 4c.
  • a plurality of terminals 3e are formed on the upper surface 3a of the ceramic substrate 3, while a plurality of lands (electrodes) 3f are formed on the lower surface 3b.
  • a plurality of lands 3f serve as external terminals of the multichip module 20.
  • Solder balls 8 are provided.
  • the terminal 3e on the upper surface 3a and the land 3f on the lower surface 3b corresponding to the terminal 3e are electrically connected through a plurality of vias 3d and internal wirings 3c formed therein.
  • bumps (and power / ground bumps) 4 for high-speed transmission are concentrated in the number of rows (two rows in the second embodiment) from the outermost periphery of the module.
  • the bumps 4 for low-speed signal / power supply / ground are arranged in the central portion.
  • the set of bumps 4 for the high speed transmission (high speed signal) and the surrounding power supply / ground arranged at the peripheral portion of the main surface 1a is arranged in the bump group 4e and the central portion.
  • a set of bumps 4 for the low-speed signal / power source / ground to be used is represented as a bump group 4f.
  • V of each bump 4 indicates a power source
  • G indicates a ground
  • L indicates a low speed signal
  • H indicates a high speed signal (differential).
  • the processor IC1 of the second embodiment is characterized in that the bump pitch between the two sets (bump 4 installation pitch: Q) is the bump pitch (bump 4) of the adjacent bumps 4 in the central bump group 4f. (Q> P) which is larger than the installation pitch of P.
  • the bump 4 on the outermost periphery of the central bump group 4f connected to the Si interposer 6 is provided adjacent to the bump 4 and glass.
  • the installation pitch of the bump group 4e connected to the interposer 5 with the bump 4 is defined as Q.
  • the installation pitch Q is larger than the installation pitch P (Q> P).
  • the bump pitch Q between the groups varies depending on how far the distance ⁇ (see FIG. 5) of the gap 7 shown in FIG. 1 between the Si interposer 6 and the glass interposer 5 can be reduced. Is about 5 ⁇ m to several tens of ⁇ m, for example.
  • Q P + ⁇ .
  • the bump pitch Q between the two sets is made larger than the bump pitch P in the bump group 4f in the central portion, so that the three members of the Si interposer 6, the glass interposer 5 and the processor IC1 are arranged. It is possible to absorb the positional deviation of the mounting.
  • Another feature of the processor IC 1 of the second embodiment is that there are no bumps 4 at the four corners of the main surface 1a.
  • the shape (planar surface) of the four glass interposers 5 arranged around the Si interposer 6 can be obtained.
  • the size) can be made the same as described above, and the component cost can be reduced.
  • FIG. 8 is a plan view showing an example of the structure of the semiconductor device according to the third embodiment of the present invention through a semiconductor chip
  • FIG. 9 is a cross-sectional view showing the structure cut along the line AA in FIG. .
  • the multichip module 30 of the third embodiment is a semiconductor device on which three types of semiconductor chips having different functions are mounted.
  • three types of semiconductor chips having different functions are a processor IC (first semiconductor chip) 1, an optical IC (second semiconductor chip) 2, and a stacked memory chip (third semiconductor).
  • the case of the chip) 31 will be described as an example, but the same effect can be obtained even if the functions of the three types of semiconductor chips are other than those described above.
  • the processor IC1 is a central element of processing and is characterized by high power consumption.
  • the optical IC 2 is an element for high-speed communication used for an external interconnect, and has low power consumption.
  • the memory chip 31 is a storage element, and the power consumption is not as high as that of the processor IC1, but is relatively large.
  • the processor IC1 is an element that is the center of processing, it is necessary to electrically connect both the optical IC2 and the stacked memory chip 31 with high density, and therefore, the processor IC1 is connected by interposer wiring.
  • the electrical connection between the memory chip 31 and the processor IC 1 is a transmission speed equivalent to 1 Gbps as in the wide I / O and HEM (High Bandwidth Memory) standards discussed in JEDEC (Joint Electron Device Engineering Council standards). Is used.
  • the stacked memory chips 31 are electrically connected via the through vias (wirings in the through holes) 31a of the stacked memory chips 31, and the lowermost memory chip 31 is connected via the bumps 4g. Are electrically connected. And as above-mentioned, there exists the characteristic that power consumption is comparatively large. Furthermore, the stacked memory chip 31 tends to have a relatively large number of pins.
  • the stacked memory chip 31 and the processor IC1 are connected by the Si interposer 6 as shown in FIG. 9, while the optical IC2 and the processor IC1 are connected as shown in FIG.
  • the gap is connected by the high-speed wiring 5d of the glass interposer 5.
  • both the processor IC1 and the stacked memory chip 31 have high power consumption, they are mounted on one elongated Si interposer 6, and the processor IC1 and the stacked memory chip 31 31 is electrically connected by wiring of the Si interposer 6.
  • the Si interposer 6 is disposed corresponding to the central portion of the processor IC1 and extends (protrudes) as shown in FIG. 8 so as to protrude from the two opposite sides of the main surface 1a of the processor IC1. It has a base 6e.
  • the stacked memory chip 31 is mounted on the extending portion 6e of the Si interposer 6 protruding from the processor IC1.
  • the stacked memory chip 31 can be mounted on the extending portion 6e.
  • the transmission speed between the memory chip 31 and the processor IC 1 is not high, so that the signal is transmitted between the memory chip 31 and the processor IC 1 without being affected by the loss by the wiring of the Si interposer 6. be able to.
  • the optical IC 2 is not affected by heat. It can be carried out.
  • the stacked memory chip 31 has a relatively large number of pins, it is not necessary to increase the number of through holes formed in the glass interposer 5 by stacking the memory chip 31 on the extending portion 6e of the Si interposer 6. Therefore, it is possible to suppress the cost increase.
  • FIG. 10 is a plan view showing an example of the structure of the semiconductor device according to the fourth embodiment of the present invention through a semiconductor chip.
  • the multichip module 40 of the fourth embodiment shown in FIG. 10 is a semiconductor device having a structure in which an opening 5j is formed in the center of the glass interposer 5 and the Si interposer 6 is disposed in the opening 5j.
  • the glass interposer 5 can be formed by one sheet, the number of mountings when the interposer is mounted at the time of module assembly can be reduced, and the risk of displacement between the interposers can be reduced.
  • the shape of the opening 5j formed in the glass interposer 5 is preferably a quadrilateral that is slightly larger than the Si interposer 6 corresponding to the Si interposer 6, but is not limited to a quadrilateral.
  • FIG. 11 is a plan view showing an example of the structure of the semiconductor device according to the fifth embodiment of the present invention through a semiconductor chip.
  • the multichip module 50 of the fifth embodiment shown in FIG. 11 includes a processor IC1, an optical IC 2 for optical interconnection, and a stacked memory chip 31 mixedly mounted. It is a semiconductor device.
  • the difference between the multichip module 50 and the multichip module 30 is the layout of the optical IC 2 and the stacked memory chip 31 and the arrangement angle of the interposer in the planar direction with respect to the ceramic substrate (wiring substrate) 3.
  • the bumps 4 for the memory interface of the processor IC1 and the bumps 4 for the optical IC interface are in the vicinity of a pair of corners (corners) facing the processor IC1 in the diagonal direction. They are arranged (collected) in each. Further, the optical IC 2 is disposed in the vicinity of one corner (corner), and the stacked memory chip 31 is disposed in the vicinity of the other corner (corner).
  • the stacked memory chip 31 is mounted on the Si interposer 6 and the optical IC 2 is mounted on the single glass interposer 5.
  • the Si interposer 6 and the glass interposer 5 are arranged so that the arrangement angle in the plane direction with respect to each ceramic substrate 3 is rotated by 45 ° ⁇ (along the diagonal direction of the ceramic substrate 3).
  • the cost reduction of the multichip module 50 can be aimed at.
  • FIG. 12 is a plan view showing an example of the structure of the semiconductor device according to the sixth embodiment of the present invention through a semiconductor chip.
  • FIG. 13 is a cross-sectional view showing the structure cut along the line AA in FIG. .
  • a multichip module 60 of the sixth embodiment shown in FIGS. 12 and 13 is a semiconductor device having a structure substantially similar to that of the multichip module 30 of the third embodiment.
  • the difference between the multi-chip module 30 of the multi-chip module 60 of the sixth embodiment shown in FIG. 12 is that a part of the electrical connection between the glass interposer 5 and the ceramic substrate 3 is a wire (conductive thin wire) 61. That is.
  • the glass interposer 5 is more difficult to form a through hole than the Si interposer 6, and therefore it is preferable to reduce the number of through holes as much as possible.
  • the low-speed signal / power / ground terminal of the glass interposer 5 connected to the bump 4 of the bump group 4h for the low-speed signal / power / ground of the optical IC 2 is used instead of the through via.
  • a wire 61 is formed at the periphery, and the wire 61 is electrically connected to the ceramic substrate 3.
  • the electrical connection between the glass interposer 5 and the ceramic substrate 3 is realized by the wire 61.
  • the bump 4 of the high-speed signal bump group 4 i of the optical IC 2 is connected to the bump 4 a of the processor IC 1 via the high-speed wiring 5 d of the glass interposer 5.
  • the number of through holes formed in the glass interposer 5 can be reduced by electrically connecting the glass interposer 5 and the ceramic substrate 3 using the wire 61.
  • a glass core 5g is disposed below the glass interposer 5, and the glass interposer 5 and the glass core 5g are removed from the glass core 5g by completely eliminating the through vias. It can be fixed with.
  • the number of through holes formed in the glass interposer 5 can be reduced by partially connecting the glass interposer 5 and the ceramic substrate 3 with the wires 61.
  • the cost of the multichip module 60 can be reduced.
  • FIG. 14 is a sectional view showing an example of the structure of the semiconductor device according to the seventh embodiment of the present invention.
  • a multichip module 70 according to the seventh embodiment shown in FIG. 14 is a semiconductor device having a structure substantially similar to that of the multichip module 10 according to the first embodiment.
  • the difference of the multichip module 70 of the seventh embodiment from the multichip module 10 is that cooling fins are independently attached to the processor IC1 and the optical IC2.
  • the radiating fins 71 are attached to the back side of the processor IC 1 of the multichip module 70, and the radiating fins 72 are also attached to the back side of each optical IC 2.
  • the heat radiating fins 71 and 72 are attached to the respective chips via conductive adhesives 73 and the like.
  • the optical IC 2 has a heat-sensitive property
  • a structure that suppresses heat conduction from the processor IC 1 is preferable.
  • the thermal conductivity of both can be suppressed by dividing the interposer into the Si interposer 6 and the glass interposer 5.
  • heat radiation via the heat radiation fins is suppressed by attaching independent heat radiation fins 71 and 72 to the processor IC1 and the optical IC2, respectively.
  • the heat dissipation of the multichip module 70 can be further enhanced.
  • the multichip modules of the first to seventh embodiments have been described as semiconductor devices mounted on information processing devices such as servers, routers, and network devices.
  • the semiconductor devices are mounted with high density as a response to miniaturization needs. It is also possible to apply to a mobile device in which is used.
  • Processor IC (first semiconductor chip) 1a Main surface 2 Optical IC (second semiconductor chip) 3 Ceramic substrate (wiring board) 3a Upper surface 3b Lower surface 3c Internal wiring 3d Via 3e Terminal 3f Land 4, 4a, 4b, 4c, 4d Bump 4e, 4f Bump group 4g Bump 4h, 4i Bump group 5 Glass interposer (chip support substrate, glass substrate) 5a Upper surface 5b Lower surface 5c Through via (wiring in through hole) 5d, 5e High-speed wiring 5f Terminal 5g Glass core 5h Through-via (through-hole wiring) 5i terminal 5j opening 5x, 5y glass interposer (chip support substrate, glass substrate) 6 Si interposer (chip support substrate, silicon substrate) 6a Upper surface 6b Lower surface 6c Through via (wiring in through hole) 6d terminal 6e extension 7 gap 8 solder ball (external terminal) 10 Multichip module (semiconductor device) 11 Information processing device 12 Processing board 13 Switch board (control board) 14 Backplane board 15

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　プロセッサＩＣ１を支持するＳｉインターポーザ６と、光ＩＣ２を支持するガラスインターポーザ５と、Ｓｉインターポーザ６およびガラスインターポーザ５を支持するセラミック基板３と、セラミック基板３に設けられた複数の半田ボール８と、を有したマルチチップモジュール１０である。さらに、インターポーザとして、Ｓｉインターポーザ６とガラスインターポーザ５とが混在しており、プロセッサＩＣ１は、Ｓｉインターポーザ６とガラスインターポーザ５の両者に跨がって実装されている。

Description

半導体装置および情報処理装置
　本発明は、半導体装置および情報処理装置に関し、特に、複数種類の半導体チップを同一の基板上に実装した半導体装置および情報処理装置に関する。
　サーバ等の情報処理装置の分野では、この装置の高性能化に向けて装置内の伝送スループット向上のニーズがある。例えば、処理ノードとスイッチノードを繋ぐ基板間伝送（距離：６０ｃｍ程度）では、高速化に伴って損失が増大する。そこで、伝送性能トレンドを維持するために、シグナルコンディショナや光モジュールのような伝送距離を延長するための中継ＬＳＩ(Large Scale Integration）を用いている。
　また、ＣＰＵ（Central Processing Unit)のマルチコア化に伴い、ＣＰＵ－メモリ（ＤＲＡＭ（Dynamic Random Access Memory) ）間の要求スループットも年々向上しており、これらの間を高密度に接続する技術が必要となってきている。
　前述のような技術を実現するためには基板内の伝送スループットを向上する必要があり、これまでは伝送速度の向上によりそれを実現してきたが、２５Ｇｂｐｓ超ではその技術の困難度が増す。そこで、配線密度を増やすことにより伝送密度を向上させて伝送スループットを向上させる技術が提案されている。
　例えば、プロセッサと光モジュール間、あるいはプロセッサとメモリ間を高密度な電気配線で繋ぐ技術として、特許文献１のようなＳｉ（シリコン）インターポーザを用いた実装が提案されている。
　上記特許文献１の実装方式は、Ｓｉまたはガラスインターポーザの平面内にμｍオーダーの微細な配線を形成して、ＬＳＩ間を高密度に電気接続し、また下側のパッケージ（有機またはセラミック）とはＴＳＶ（Through Si Via）またはＴＧＶ（Through Glass Via)等の貫通孔内配線を介して電気的に接続する実装方式である（このような実装方式を２.5Ｄ実装とも呼ぶ）。
米国特許第４２７９５号明細書
　上述の特許文献１に記載された実装方式では、Ｓｉまたはガラスインターポーザを高密度配線基板として用いている。しかしながら、Ｓｉおよびガラスインターポーザは、その材料特性や加工プロセスから、それぞれ異なる課題を有している。以下にその課題を述べる。
　Ｓｉインターポーザを用いた場合の課題は、その材料コストが高いこと、伝送損失が大きいため、高速伝送性能に制約があること、インターポーザを介して複数の半導体チップ間で熱伝導が行われることである。
　一方、ガラスインターポーザを用いた場合の課題は、熱伝導性が良くないため、インターポーザを介した放熱性が悪いこと、貫通孔を形成するコストが高いこと、空洞共振によって電源雑音が発生することである。
　本発明の目的は、半導体装置および情報処理装置における性能を向上させることができる技術を提供することにある。
　本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
　本発明の半導体装置は、機能が異なる複数の半導体チップと、上記複数の半導体チップを支持し、それぞれに貫通孔内配線が形成された複数のチップ支持基板と、上記複数のチップ支持基板を支持する配線基板と、上記配線基板に設けられた複数の外部端子と、を有するものである。さらに、上記半導体装置の上記複数のチップ支持基板には、シリコンからなるシリコン基板と、ガラスからなるガラス基板とが混在している。
　本発明の情報処理装置は、機能が異なる複数の半導体チップと、上記複数の半導体チップを支持する複数のチップ支持基板と、上記複数のチップ支持基板を支持する配線基板とを備えた半導体装置が、それぞれに搭載された複数の処理基板と、上記半導体装置が搭載され、上記複数の処理基板の何れと接続するかを制御する制御基板と、上記複数の処理基板のそれぞれと上記制御基板とを接続する複数の配線部と、を有するものである。さらに、上記半導体装置における上記複数のチップ支持基板には、シリコンからなるシリコン基板と、ガラスからなるガラス基板とが混在している。
　本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
　半導体装置および情報処理装置の性能を向上させることができる。
本発明の実施の形態１の半導体装置の構造の一例を半導体チップを透過して示す平面図である。 図１のＡ－Ａ線に沿って切断した構造を示す断面図である。 比較例の半導体装置の構造を半導体チップを透過して示す平面図である。 本発明の実施の形態１の情報処理装置の構造の一例を示す断面図である。 本発明の実施の形態２の半導体装置の構造の一例を半導体チップを透過して示す平面図である。 本発明の実施の形態２の変形例の半導体装置の構造を示す拡大部分断面図である。 図５に示す半導体装置に搭載される第１半導体チップに設けられたバンプのレイアウトの一例を示す平面図である。 本発明の実施の形態３の半導体装置の構造の一例を半導体チップを透過して示す平面図である。 図８のＡ－Ａ線に沿って切断した構造を示す断面図である。 本発明の実施の形態４の半導体装置の構造の一例を半導体チップを透過して示す平面図である。 本発明の実施の形態５の半導体装置の構造の一例を半導体チップを透過して示す平面図である。 本発明の実施の形態６の半導体装置の構造の一例を半導体チップを透過して示す平面図である。 図１２のＡ－Ａ線に沿って切断した構造を示す断面図である。 本発明の実施の形態７の半導体装置の構造の一例を示す断面図である。
　以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
　さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
　また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
　また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
　また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲等についても同様である。
　以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
　＜実施の形態１＞
　図１は本発明の実施の形態１の半導体装置の構造の一例を半導体チップを透過して示す平面図、図２は図１のＡ－Ａ線に沿って切断した構造を示す断面図、図３は比較例の半導体装置の構造を半導体チップを透過して示す平面図、図４は本発明の実施の形態１の情報処理装置の構造の一例を示す断面図である。
　図１および図２に示す本実施の形態１の半導体装置は、機能が異なる複数の半導体チップ（シリコンチップ）を有するマルチチップモジュール１０であり、本実施の形態１では、ＡＳＩＣ（Application Specific Integrated Circuit)等のプロセッサＩＣ（第１半導体チップ）１と、高速通信可能な光ＩＣ（第２半導体チップ）２とを同一のモジュールに実装した例を示す。
　ただし、ＡＳＩＣや光ＩＣ２は、それ以外のＩＣであってもよい。例えば、ＡＳＩＣは、ＦＰＧＡ(Field Programmable Gate Array) やＣＰＵ（Central Processing Unit)、ＧＰＵ（Graphics Processing Unit) 等でもよいし、光ＩＣ２はシグナルコンディショナ（電気信号用中継ＬＳＩ）等でもよい。
　本実施の形態１では、大電力を消費し、かつ多数の電源・グランドピンを有するプロセッサＩＣ１（図１示す点線部分）の電源・グランド・低速信号ピンが集中する領域（中央部）の直下に、Ｓｉインターポーザ（図１の実線部分、チップ支持基板、シリコン基板）６を用いる（配置する）。
　そして、プロセッサＩＣ１の高速インタフェースの直下および光インタコネクション用のＬＳＩである光ＩＣ２（図１に示す点線部分）の直下に、ガラスインターポーザ（図１の実線部分、チップ支持基板、ガラス基板）５を用いる（配置する）。
　つまり、インターポーザであるチップ支持基板として、Ｓｉインターポーザ（シリコン基板）６とガラスインターポーザ（ガラス基板）５とが混在している。
　詳細に構造を説明すると、本実施の形態１のマルチチップモジュール１０は、図１に示す平面視で、マルチチップモジュール１０の略中央部に配置された１つのプロセッサＩＣ１と、このプロセッサＩＣ１の周囲にそれぞれ配置された４つの光ＩＣ２とを備えている。
　なお、プロセッサＩＣ１は、上述のように入力された様々な信号に対して論理的処理を行うため、消費電力が大きな半導体チップであり、かつ多くの論理回路が組み込まれているため、平面サイズも大きく、そしてピン数（電極数）も多い。
　さらに、消費電力が大きいため、電源・グランドピンがチップの中央部に多数（例えば、１０００ピン以上）配置されている。そして、消費電力が大きいため、発熱量も多い。なお、信号用ピンは、外部に引き出し易いようにチップの周縁部に配置されている。
　一方、光ＩＣ２は、高速信号を送受信するための必要最小限の信号・電源・グランドピンしか設けられていないため、ピン数が少なく、かつ消費電力も小さい。したがって、発熱量も少ないチップである。なお、光ＩＣ２は、その特性上、熱に弱く、周囲の熱が変動すると性能が劣化する。
　本実施の形態１のマルチチップモジュール１０は、以上のような特徴のプロセッサＩＣ１と光ＩＣ２とを有している。
　また、本実施の形態１のマルチチップモジュール１０では、平面視が四角形を成すプロセッサＩＣ１がモジュールの中央部に配置され、このプロセッサＩＣ１の４つの各辺のそれぞれに対応して４つの光ＩＣ２が配置されている。
　そして、図２に示すように、プロセッサＩＣ１の電源・グランド・低速信号ピンが集中する領域（中央部）の直下に、Ｓｉインターポーザ６が配置されている。さらに、図１に示すように、Ｓｉインターポーザ６の平面視も四角形であり、Ｓｉインターポーザ６の各辺に対応して４枚のガラスインターポーザ５が配置されている。
　つまり、４つの光ＩＣ２は、各光ＩＣ２それぞれの直下に配置されたガラスインターポーザ５によって支持されており、これらプロセッサＩＣ１および光ＩＣ２が、Ｓｉインターポーザ６やガラスインターポーザ５によって支持されている。
　すなわち、チップ支持基板としてＳｉインターポーザ６とガラスインターポーザ５とが用いられている。
　また、本実施の形態１のマルチチップモジュール１０では、４枚のガラスインターポーザ５が、大きな長方形の２枚のガラスインターポーザ５ｘ（５）と、小さな長方形の２枚のガラスインターポーザ５ｙ（５）とに分けられる。そして、大きなガラスインターポーザ５ｘ同士がＳｉインターポーザ６を挟んで対向するように配置され、かつ小さなガラスインターポーザ５ｙ同士が、同様にＳｉインターポーザ６を挟んで対向するように配置されている。
　この時、大きな長方形のガラスインターポーザ５ｘの長手方向の長さは、小さな長方形のガラスインターポーザ５ｙの短辺の２つ分の長さと、Ｓｉインターポーザ６の一辺の長さとを合わせた長さと略等しくなるような関係となっている。
　したがって、図１に示すように、Ｓｉインターポーザ６の周囲に４枚のガラスインターポーザ５を配置する上で、２枚の大きなガラスインターポーザ５ｘをＳｉインターポーザ６を挟んで対向して配置し、かつ２枚の大きなガラスインターポーザ５ｘの間に、同様にＳｉインターポーザ６を挟んで対向するように２枚の小さなガラスインターポーザ５ｙを配置している。
　これにより、５枚のインターポーザが、平面視で最小の面積の四角形を形成するように配置されている。なお、５枚のインターポーザは、それぞれ後述する微小（５～１０μｍ程度）な隙間７を介して配置されている。
　また、図２に示すように、Ｓｉインターポーザ６およびガラスインターポーザ５のそれぞれには、貫通孔内配線である貫通ビア５ｃ，６ｃが複数形成されている。
　つまり、Ｓｉインターポーザ６においては、その上面６ａ側の電極と下面６ｂ側の電極とを電気的に接続する複数の貫通ビア６ｃが形成されており、また、ガラスインターポーザ５においても、その上面５ａ側の電極と下面５ｂ側の電極とを電気的に接続する複数の貫通ビア５ｃが形成されている。
　なお、これら１枚のＳｉインターポーザ６と４枚のガラスインターポーザ５は、パッケージ基板であるセラミック基板（配線基板）３の上面３ａに支持されている。
　すなわち、セラミック基板３の上面３ａには、それぞれ複数のバンプ４を介してＳｉインターポーザ６とガラスインターポーザ５が実装されている。詳細には、セラミック基板３の上面３ａに格子状に配置された複数のバンプ４ｃを介してＳｉインターポーザ６が実装され、さらに、Ｓｉインターポーザ６の周囲に４枚のガラスインターポーザ５のそれぞれが、複数のバンプ４ｄを介して実装されている。
　また、各ガラスインターポーザ５上には、それぞれ光ＩＣ２が複数のバンプ４ｂを介して搭載され、さらに、Ｓｉインターポーザ６上には、プロセッサＩＣ１が複数のバンプ４ａを介して搭載されている。
　なお、プロセッサＩＣ１においては、中央部の電源・グランドピンが複数のバンプ４ａを介してＳｉインターポーザ６に接続され、一方、周縁部（ここでは外側２列）の信号用ピンが複数のバンプ４ａを介してガラスインターポーザ５に接続されている。
　そして、図１に示すように、各ガラスインターポーザ５上において、プロセッサＩＣ１の高速の信号用ピンと光ＩＣ２の信号用ピンとが、上面５ａに形成された高速配線５ｄを介して接続されている。
　また、パッケージ基板であるセラミック基板３には、図２に示すように、複数の内部配線３ｃや複数のビア３ｄが形成されており、上面３ａ側の電極と下面３ｂ側の電極とが、複数のビア３ｄや内部配線３ｃを介して電気的に接続されている。
　そして、セラミック基板３の下面３ｂには、マルチチップモジュール１０の外部端子である複数の半田ボール８が設けられている。
　以上の構成により、プロセッサＩＣ１および光ＩＣ２は、Ｓｉインターポーザ６の貫通ビア６ｃ、ガラスインターポーザ５の貫通ビア５ｃ、バンプ４、セラミック基板３のビア３ｄ、内部配線３ｃ等を介してセラミック基板３の下面３ｂに設けられた複数の半田ボール８に電気的に接続されている。
　なお、本実施の形態１のマルチチップモジュール１０では、チップ支持基板として、Ｓｉインターポーザ６とガラスインターポーザ５とが混在している。
　これは、Ｓｉ（シリコン）およびガラスは、半導体チップを形成するシリコンと熱膨張係数が近いためであり、シリコン基板およびガラス基板をインターポーザとして用いることにより、チップ間の配線を細い配線で、かつ高密度に形成することができる。
　つまり、本実施の形態１のマルチチップモジュール１０は、プロセッサＩＣ１の中央部の電源・グランド・低速信号ピンの領域では、ここで発生する熱が直下のＳｉインターポーザ６に伝わる構造となっており、プロセッサＩＣ１の熱が光ＩＣ２には到達しないような熱遮蔽の構造を備えている。
　一方、Ｓｉインターポーザ６の周囲には、隙間７を介してガラスインターポーザ５を配置し、このガラスインターポーザ５上に光ＩＣ２を搭載することにより、光ＩＣ２による高速の電気信号が損失しにくいようにしている。なお、光ＩＣ２は、ピン数が少ないため、ガラスインターポーザ５に形成する貫通ビア５ｃ用の貫通孔の数も少なくて済み、インターポーザの加工コストの低減化を図ることができる。
　そして、プロセッサＩＣ（第１半導体チップ）１は、Ｓｉインターポーザ６とガラスインターポーザ５とに跨がって実装されており、Ｓｉインターポーザ６とガラスインターポーザ５との両者に電気的に接続されている。
　詳細には、プロセッサＩＣ１の中央部の電源・グランド・低速信号ピンはＳｉインターポーザ６に電気的に接続され、周縁部（例えば、ここでは外側から２列）の高速信号用のピンは、Ｓｉインターポーザ６の周囲に配置されたガラスインターポーザ５に電気的に接続されている。
　これにより、プロセッサＩＣ１の放熱性を高め、モジュールのコストの低減化を図り、電源性能および高速伝送性を向上させたマルチチップモジュール１０を実現することができる。
　次に、図３を用いて、本発明者が比較検討を行った比較例のマルチチップモジュール８０について説明する。
　図３に示すマルチチップモジュール８０では、チップ支持基板であるインターポーザとして、１枚のＳｉインターポーザ８１を用い、このＳｉインターポーザ８１上にプロセッサＩＣ１および光ＩＣ２が搭載されている。さらに、プロセッサＩＣ１と光ＩＣ２とを接続する電気配線である高速配線８１ｂがＳｉインターポーザ８１の上面８１ａに形成されている。
　なお、プロセッサＩＣ１は大電力を消費するため、給電性能の向上を目的として中央部に電源・グランドピンが多数集中して配置されている。したがって、Ｉ／Ｏピン（高速信号ピン）は基本的に周縁部に配置されている。そして、消費電力が大きいため、モジュール内では熱源となる半導体チップである。
　一方、光ＩＣ２は、電気信号ピンのほとんどは光変換のための高速信号用Ｉ／Ｏピンと少数の電源・グランドピンとから構成される。そして、光ＩＣ２は熱に弱いという特性を有している。
　以上のような特性の２種類の半導体チップ（シリコンチップ）を有する構造において、図３に示す比較例のマルチチップモジュール８０では、Ｓｉインターポーザ８１上にプロセッサＩＣ１と光ＩＣ２とが搭載されているため、プロセッサＩＣ１から発せられる熱がＳｉインターポーザ８１を介して光ＩＣ２に伝わる。
　その結果、光ＩＣ２が損傷し易い。
　また、インターポーザとしてＳｉインターポーザ８１を用いているため、伝送損失が大きく、高速伝送性能が低下してしまう。
　さらに、面積が大きなＳｉインターポーザ８１を用いることにより、材料コストが高くなる等の課題が発生する。
　これに対して、本実施の形態１の図１および図２に示すマルチチップモジュール１０では、プロセッサＩＣ１の電源・グランド・低速信号ピンが集中する中央部の領域の直下にＳｉインターポーザ６を配置し、さらに、プロセッサＩＣ１の高速インタフェースの直下および光インタコネクション用の光ＩＣ２の直下にガラスインターポーザ５を配置している。
　すなわち、インターポーザとして、Ｓｉインターポーザ６とガラスインターポーザ５とが混在している。
　これにより、モジュールの熱特性、電源性能、高速伝送性能等の性能を向上させて比較例で発生する上記課題を解決することができる。
　具体的には、熱に関しては、プロセッサＩＣ１の一部と光ＩＣ２とをガラスインターポーザ５上に配置することにより、プロセッサＩＣ１と光ＩＣ２間の熱伝導を回避することができる。これにより、プロセッサＩＣ１の熱によって光ＩＣ２が損傷することを阻止できる。
　そして、プロセッサＩＣ１の直下にＳｉインターポーザ６を配置することにより、プロセッサＩＣ１の熱をＳｉインターポーザ６に伝導することができる。その結果、マルチチップモジュール１０の熱特性を向上できる。
　また、電源性能に関しては、ガラス材における空洞共振が発生する要件である大電源電流が流れるプロセッサＩＣ１の直下にＳｉインターポーザ６を配置することにより、空洞共振が起こらないため、空洞共振による電源雑音発生の課題を回避することができる。
　また、高速伝送性に関しては、プロセッサＩＣ１と光ＩＣ２との間の超高速信号（例えば、１０Ｇｂｐｓ以上）の電気配線（高速配線５ｄ）がガラスインターポーザ５上に形成されていることにより、高速信号における高速性を維持することができる。
　以上、本実施の形態１のマルチチップモジュール１０によれば、Ｓｉまたはガラスの何れか１種類のインターポーザで構成したマルチチップモジュール（例えば、比較例のマルチチップモジュール８０）と比較して、熱特性・電源性能・高速伝送性能等の性能を向上させることができる。
　次に、本実施の形態１の情報処理装置について説明する。
　図４に示す本実施の形態１の情報処理装置１１は、サーバやルータ等の情報機器であり、本実施の形態１のマルチチップモジュール１０を情報機器に組み込んだ一例である。
　情報処理装置１１は、複数の処理基板１２と、それら処理基板１２との接続を切り替えるためのスイッチ基板（制御基板）１３とをそれぞれコネクタ１６を介してバックプレーン基板１４に接続し、複数の処理基板１２とスイッチ基板１３とをバックプレーン基板１４で接続する構成のものである。
　このような情報処理装置１１では、各基板間を６０ｃｍ～１００ｃｍ程度の伝送路で信号配線によって接続している。
　また、信号の高速化により電気インターコネクションでの伝送が物理（特性）的に困難な箇所には光インターコネクションが適用されるようになっている。図４では、光インターコネクションがバックプレーン伝送に適用された場合の情報処理装置１１に、本実施の形態１のマルチチップモジュール１０が適用された例を示している。
　すなわち、複数の処理基板１２およびスイッチ基板１３のそれぞれには、図１に示す本実施の形態１のマルチチップモジュール１０が搭載されている。
　各マルチチップモジュール１０は、上述したように、プロセッサＩＣ１と、プロセッサＩＣ１とは機能が異なる光ＩＣ２と、複数の半導体チップを支持する複数のインターポーザ（チップ支持基板）と、複数のインターポーザを支持するセラミック基板（配線基板）３とを備えている。
　そして、マルチチップモジュール１０における複数のインターポーザには、シリコンからなるＳｉインターポーザ６と、ガラスからなるガラスインターポーザ５とが混在している。
　図４に示す情報処理装置１１では、複数の処理基板１２のそれぞれとスイッチ基板１３とが複数の光ファイバー（配線部）１５によって光接続されており、スイッチ基板１３によって入力信号に基づいて複数の処理基板１２の何れと接続するかを高速で制御している（切り替えている）。
　本実施の形態１の情報処理装置１１によれば、各基板に本実施の形態１のマルチチップモジュール１０が搭載されているため、各基板における処理能力を向上させることができる。
　その結果、情報処理装置１１の伝送スループット等の性能を向上させることができる。
　＜実施の形態２＞
　図５は本発明の実施の形態２の半導体装置の構造の一例を半導体チップを透過して示す平面図、図６は実施の形態２の変形例の半導体装置の構造を示す拡大部分断面図、図７は図５に示す半導体装置に搭載される第１半導体チップに設けられたバンプのレイアウトの一例を示す平面図である。
　図５に示す本実施の形態２のマルチチップモジュール２０は、実施の形態１のマルチチップモジュール１０と同様に、機能が異なる複数の半導体チップ（プロセッサＩＣ１と光ＩＣ２）を有し、かつチップ支持基板（インターポーザ）としてＳｉインターポーザ６とガラスインターポーザ５とが混在しているものである。
　本実施の形態２のマルチチップモジュール２０における実施の形態１のマルチチップモジュール１０との相違点は、Ｓｉインターポーザ６の周囲に配置されたガラスインターポーザ５の形状および構造と、図７に示すプロセッサＩＣ１の主面１ａに設けられたバンプ４の配置である。
　図５および図７に示すように、プロセッサＩＣ１の４つの隅部（角部）ではバンプを使用せずに、かつガラスインターポーザ５の平面サイズを４枚（Ｓｉインターポーザ６の上下左右）ともに同一のサイズ（大きさ）としている。
　すなわち、図７に示すように、プロセッサＩＣ１の主面１ａの４つの隅部にはバンプが設けられておらず、さらに４枚のガラスインターポーザ５を同一の平面サイズとしている。つまり、Ｓｉインターポーザ６の図６に示す上面６ａの一辺と、４枚のガラスインターポーザ５のそれぞれの図６に示す上面５ａの一辺とが略同じ長さとなっている。
　４枚のガラスインターポーザ５のそれぞれの上面５ａの一辺とＳｉインターポーザ６の上面６ａの一辺とを略同じ長さとすることで、図５に示すように、Ｓｉインターポーザ６の周囲に４枚のガラスインターポーザ５を配置した際に、プロセッサＩＣ１の主面１ａの４つの隅部に対向する位置にはインターポーザは配置されない構造となる。
　したがって、図７に示すように、プロセッサＩＣ１の主面１ａの４つの隅部にはバンプが設けられていない。
　このように本実施の形態２のマルチチップモジュール２０は、同一の平面サイズ（１種類）の４枚のガラスインターポーザ５を用いて組み立てるため、部品コストの削減が可能となる。
　また、図６は、本実施の形態２の変形例のマルチチップモジュール２０におけるインターポーザの断面の詳細構造を示している。
　図６に示すマルチチップモジュール２０では、ガラスインターポーザ５の内部の配線層に高速信号用の高速配線５ｅを設ける構造をとっている。なお、光ＩＣ２を支持するガラスインターポーザ５を薄く形成し、ガラスインターポーザ５の下方にガラスコア５ｇが配置されている。ガラスコア５ｇにも複数の貫通ビア（貫通孔内配線）５ｈが形成されている。これにより、ガラスインターポーザ５ではその表裏面の端子５ｆが貫通ビア５ｃによって電気的に接続され、さらにガラスコア５ｇの貫通ビア５ｈが端子５ｆと端子５ｉとを電気的に接続することで、光ＩＣ２のバンプ４ｂを直下のセラミック基板３の端子３ｅにバンプ４ｄを介して電気的に接続させることができる。
　また、Ｓｉインターポーザ６では、その表裏面の端子６ｄが貫通ビア６ｃによって電気的に接続され、さらにバンプ４ｃを介して直下のセラミック基板３の端子３ｅに電気的に接続されている。
　なお、セラミック基板３にはその上面３ａに複数の端子３ｅが形成され、一方、下面３ｂには複数のランド（電極）３ｆが形成され、各ランド３ｆにマルチチップモジュール２０の外部端子となる複数の半田ボール８が設けられている。セラミック基板３においては、上面３ａの端子３ｅと、これに対応する下面３ｂのランド３ｆとが、内部に形成された複数のビア３ｄや内部配線３ｃを介して電気的に接続されている。
　次に、本実施の形態２のマルチチップモジュール２０におけるプロセッサＩＣ１のバンプ４ｃの配置について、図７を用いて説明する。
　マルチチップモジュール２０では、高速伝送（高速信号）用のバンプ（およびその周囲の電源／グランドバンプ）４は、モジュールの最外周から何列（本実施の形態２では２列）かに集中して配列され、一方、低速信号・電源・グランド用のバンプ４は、中央部に配列されている。
　ここで、図７に示すプロセッサＩＣ１において、主面１ａの周縁部に配置される上記高速伝送（高速信号）用とその周囲の電源／グランドのバンプ４の集合をバンプ群４ｅ、中央部に配置される低速信号・電源・グランド用のバンプ４の集合をバンプ群４ｆとして表す。
　また、図７において、各バンプ４の記号Ｖは電源、Ｇはグランド、Ｌは低速信号、Ｈは高速信号（差動）であることをそれぞれ示している。
　そして、本実施の形態２のプロセッサＩＣ１の特徴は、上記２つの集合間のバンプピッチ（バンプ４の設置ピッチ：Ｑ）が、中央部のバンプ群４ｆにおける隣り合うバンプ４のバンプピッチ（バンプ４の設置ピッチ：Ｐ）より大きい（Ｑ＞Ｐ）ことである。
　すなわち、プロセッサＩＣ１の主面１ａに設けられた複数のバンプ４のうち、Ｓｉインターポーザ６に接続する中央部のバンプ群４ｆの最外周のバンプ４と、このバンプ４の隣りに設けられ、かつガラスインターポーザ５に接続するバンプ群４ｅのバンプ４との設置ピッチをＱとする。さらに、Ｓｉインターポーザ６に接続する中央部のバンプ群４ｆの複数のバンプ４のうちの隣り合うバンプ間の設置ピッチをＰとすると、設置ピッチＱは設置ピッチＰより大きい（Ｑ＞Ｐ）。
　この集合間のバンプピッチＱは、Ｓｉインターポーザ６とガラスインターポーザ５の間の図１に示す隙間７の距離α（図５参照）をどこまで狭くできるかにより変わってくるが、実装の位置精度からαは、例えば５μｍ～数十μｍ程度である。ここで、Ｑ＝Ｐ＋αである。
　すなわち、プロセッサＩＣ１のバンプ配置において、上記２つの集合間のバンプピッチＱを、中央部のバンプ群４ｆにおけるバンプピッチＰより大きくすることにより、Ｓｉインターポーザ６、ガラスインターポーザ５およびプロセッサＩＣ１の３者間の実装の位置ずれを吸収することができる。
　また、本実施の形態２のプロセッサＩＣ１の他の特徴は、主面１ａの４隅にバンプ４が存在しないことである。
　これにより、プロセッサＩＣ１の主面１ａの４つの隅部には、これに対応させてインターポーザを配置する必要がないため、Ｓｉインターポーザ６の周囲に配置する４枚のガラスインターポーザ５の形状（平面の大きさ）を、上述のように同一にすることができ、部品コストの削減が可能となる。
　なお、本実施の形態２のマルチチップモジュール２０のその他の構造とその他の効果については、実施の形態１のマルチチップモジュール１０のものと同様であるため、その重複説明は省略する。
　＜実施の形態３＞
　図８は本発明の実施の形態３の半導体装置の構造の一例を半導体チップを透過して示す平面図、図９は図８のＡ－Ａ線に沿って切断した構造を示す断面図である。
　本実施の形態３のマルチチップモジュール３０は、機能が異なる３種類の半導体チップが搭載された半導体装置である。なお、本実施の形態３では、機能が異なる３種類の半導体チップが、プロセッサＩＣ（第１半導体チップ）１と、光ＩＣ（第２半導体チップ）２と、積層型のメモリチップ（第３半導体チップ）３１の場合を一例として説明するが、３種類の半導体チップの機能は、上記以外のものであっても同様の効果を得ることができる。
　ここで、３種類の半導体チップの関係を説明すると、プロセッサＩＣ１は、処理の中心となる素子であり、消費電力が大きいことが特徴である。光ＩＣ２は、外部インターコネクトに利用する高速通信用の素子であり、消費電力は小さい。また、メモリチップ３１は、記憶素子であり、消費電力はプロセッサＩＣ１ほどではないが、比較的大きい。
　そして、プロセッサＩＣ１は、処理の中心となる素子であるため、光ＩＣ２と積層型のメモリチップ３１の両者と電気的に高密度に接続する必要があり、したがって、インターポーザの配線で接続する。
　このとき、光ＩＣ２とプロセッサＩＣ１との間は、例えば１０Ｇｂｐｓ超の高速信号が必要である。一方、メモリチップ３１とプロセッサＩＣ１との間の電気接続は、ＪＥＤＥＣ（Joint Electron Device Engineering Council standards)で議論されているwide I/OやＨＥＭ（High Bandwidth Memory)規格のように１Ｇｂｐｓ相当の伝送速度が用いられる。
　さらに、積層型のメモリチップ３１は、積層されたそれぞれのメモリチップ３１の貫通ビア（貫通孔内配線）３１ａを介して電気的に接続されており、最下段のメモリチップ３１がバンプ４ｇを介して電気的に接続されている。そして、上述のように比較的消費電力が大きいという特徴がある。さらに、積層型のメモリチップ３１は、比較的ピン数が多い傾向がある。
　以上の特徴を考慮し、図９に示すように、積層型のメモリチップ３１とプロセッサＩＣ１との間はＳｉインターポーザ６で接続し、一方、図８に示すように、光ＩＣ２とプロセッサＩＣ１との間はガラスインターポーザ５の高速配線５ｄで接続する構造としている。
　なお、図９に示すように、プロセッサＩＣ１と積層型のメモリチップ３１は、両者とも消費電力が大きいため、１枚の細長いＳｉインターポーザ６上に実装されており、プロセッサＩＣ１と積層型のメモリチップ３１との間は、Ｓｉインターポーザ６の配線によって電気的に接続されている。
　詳細には、Ｓｉインターポーザ６が、プロセッサＩＣ１の中央部に対応して配置され、かつプロセッサＩＣ１の主面１ａの対向する２辺それぞれから迫り出すように延在（突出）した図８に示す延在部６ｅを有している。そして、プロセッサＩＣ１から突出した、Ｓｉインターポーザ６の延在部６ｅに積層型のメモリチップ３１が搭載されている。
　本実施の形態３のマルチチップモジュール３０によれば、Ｓｉインターポーザ６が延在部６ｅを有していることにより、この延在部６ｅに積層型のメモリチップ３１を搭載することができる。
　これにより、メモリチップ３１とプロセッサＩＣ１との間の伝送速度は高速ではないため、Ｓｉインターポーザ６の配線によって、損失による影響を受けることなくメモリチップ３１とプロセッサＩＣ１との間で信号の伝送を行うことができる。
　また、Ｓｉインターポーザ６の延在部６ｅに積層型のメモリチップ３１を搭載することにより、比較的消費電力が大きなメモリチップ３１であっても、光ＩＣ２に対して熱の影響を付与しない実装を行うことができる。
　また、積層型のメモリチップ３１は比較的ピン数が多いが、Ｓｉインターポーザ６の延在部６ｅにメモリチップ３１を積層することにより、ガラスインターポーザ５に形成する貫通孔の数を増やさなくて済むため、コスト上昇に対して抑制化を図ることができる。
　なお、本実施の形態３のマルチチップモジュール３０のその他の構造とその他の効果については、実施の形態１のマルチチップモジュール１０のものと同様であるため、その重複説明は省略する。
　＜実施の形態４＞
　図１０は本発明の実施の形態４の半導体装置の構造の一例を半導体チップを透過して示す平面図である。
　図１０に示す本実施の形態４のマルチチップモジュール４０は、ガラスインターポーザ５の中央部に開口部５ｊを形成し、この開口部５ｊにＳｉインターポーザ６を配置する構造の半導体装置である。
　これにより、ガラスインターポーザ５を１枚で形成することができ、モジュール組み立て時におけるインターポーザ実装時の実装回数の低減化を図り、インターポーザ間の位置ずれリスクを低くすることができる。
　なお、ガラスインターポーザ５に形成する開口部５ｊの形状は、Ｓｉインターポーザ６に対応してＳｉインターポーザ６より僅かに大きい程度の四角形が好ましいが、四角形に限定されるものではない。
　本実施の形態４のマルチチップモジュール４０のその他の構造とその他の効果については、実施の形態１のマルチチップモジュール１０のものと同様であるため、その重複説明は省略する。
　＜実施の形態５＞
　図１１は本発明の実施の形態５の半導体装置の構造の一例を半導体チップを透過して示す平面図である。
　図１１に示す本実施の形態５のマルチチップモジュール５０は、実施の形態３のマルチチップモジュール３０と同様に、プロセッサＩＣ１、光インターコネクション用の光ＩＣ２および積層型のメモリチップ３１が混載された半導体装置である。
　そこで、マルチチップモジュール５０のマルチチップモジュール３０との相違点は、光ＩＣ２および積層型のメモリチップ３１のレイアウトと、セラミック基板（配線基板）３に対するインターポーザの平面方向の配置角度である。
　すなわち、本実施の形態５のマルチチップモジュール５０では、プロセッサＩＣ１のメモリ用インタフェースのバンプ４および光ＩＣ用インタフェースのバンプ４を、プロセッサＩＣ１の対角線方向に対向する一対の角部（隅部）近傍それぞれに配置している（集めている）。さらに、一方の上記角部（隅部）の近傍に光ＩＣ２を配置し、かつ他方の上記角部（隅部）の近傍に積層型のメモリチップ３１を配置している。
　この時、積層型のメモリチップ３１はＳｉインターポーザ６上に搭載され、光ＩＣ２は１枚のガラスインターポーザ５上に搭載されている。
　また、Ｓｉインターポーザ６とガラスインターポーザ５は、それぞれのセラミック基板３に対する平面方向の配置角度が、４５°θ回転した角度で（セラミック基板３の対角線方向に沿って）配置されている。
　これにより、ガラスインターポーザ５を１枚使用する構造とすることができるため、マルチチップモジュール５０のコストの低減化を図ることができる。
　なお、本実施の形態５のマルチチップモジュール５０のその他の構造とその他の効果については、実施の形態１のマルチチップモジュール１０のものと同様であるため、その重複説明は省略する。
　＜実施の形態６＞
　図１２は本発明の実施の形態６の半導体装置の構造の一例を半導体チップを透過して示す平面図、図１３は図１２のＡ－Ａ線に沿って切断した構造を示す断面図である。
　図１２および図１３に示す本実施の形態６のマルチチップモジュール６０は、実施の形態３のマルチチップモジュール３０と略同様の構造の半導体装置である。
　図１２に示す本実施の形態６のマルチチップモジュール６０のマルチチップモジュール３０との相違点は、ガラスインターポーザ５とセラミック基板３との電気的接続を一部ワイヤ（導電性細線）６１を用いたことである。
　これは、ガラスインターポーザ５は、貫通孔を形成する技術がＳｉインターポーザ６に比較して困難であるため、貫通孔の数をなるべく少なくした方が好ましいためである。
　そして、本実施の形態６では、光ＩＣ２の低速信号・電源・グランド用のバンプ群４ｈのバンプ４と接続するガラスインターポーザ５の低速信号・電源・グランド端子を、貫通ビアではなくガラスインターポーザ５の周縁部にワイヤ６１を形成し、このワイヤ６１によってセラミック基板３と電気的に接続している。
　つまり、ワイヤ６１によってガラスインターポーザ５とセラミック基板３との電気的接続を実現している。なお、光ＩＣ２の高速信号用のバンプ群４ｉのバンプ４は、プロセッサＩＣ１のバンプ４ａとガラスインターポーザ５の高速配線５ｄを介して接続されている。
　上述のようにワイヤ６１を用いてガラスインターポーザ５とセラミック基板３との電気的接続を図ることにより、ガラスインターポーザ５に形成する貫通孔の数を減らすことができる。
　なお、図１３に示すように、ガラスインターポーザ５の下方にガラスコア５ｇが配置されており、このガラスコア５ｇから貫通ビアを完全になくすことにより、ガラスインターポーザ５やガラスコア５ｇを接着剤６２等で固定することができる。
　ただし、ビアが残る場合は、電気的な接続を行うため、バンプ等で接続することが好ましい。
　本実施の形態６のマルチチップモジュール６０によれば、ガラスインターポーザ５とセラミック基板３との電気的接続を一部ワイヤ６１で行うことにより、ガラスインターポーザ５に形成する貫通孔の数を減らすことができ、マルチチップモジュール６０のコストの低減化を図ることができる。
　なお、本実施の形態６のマルチチップモジュール６０のその他の構造とその他の効果については、実施の形態１のマルチチップモジュール１０のものと同様であるため、その重複説明は省略する。
　＜実施の形態７＞
　図１４は本発明の実施の形態７の半導体装置の構造の一例を示す断面図である。
　図１４に示す本実施の形態７のマルチチップモジュール７０は、実施の形態１のマルチチップモジュール１０と略同様の構造の半導体装置である。
　本実施の形態７のマルチチップモジュール７０のマルチチップモジュール１０との相違点は、プロセッサＩＣ１および光ＩＣ２に、冷却用の放熱フィンがそれぞれ独立して取り付けられていることである。
　すなわち、マルチチップモジュール７０のプロセッサＩＣ１の裏面側に放熱フィン７１が取り付けられ、さらに、それぞれの光ＩＣ２の裏面側にも放熱フィン７２が取り付けられている。放熱フィン７１，７２は、それぞれ導電性接着剤７３等を介して各チップに取り付けられている。
　なお、光ＩＣ２は熱に弱い性質を有しているため、プロセッサＩＣ１からの熱の伝導を抑える構造が好ましい。実施の形態１のマルチチップモジュール１０においては、インターポーザをＳｉインターポーザ６とガラスインターポーザ５とに分けることで両者の熱伝導性は抑えることができる。
　したがって、プロセッサＩＣ１と光ＩＣ２の放熱性をさらに高めることを考慮する場合、プロセッサＩＣ１と光ＩＣ２とに同一（一体型）の放熱フィンを取り付けると、この放熱フィンから熱伝導が起こってしまう。
　そこで、図１４に示すように、本実施の形態７のマルチチップモジュール７０では、プロセッサＩＣ１と光ＩＣ２とに、それぞれ独立した放熱フィン７１，７２を取り付けることにより、放熱フィン経由の熱伝導を抑えることができ、マルチチップモジュール７０の放熱性をさらに高めることができる。
　なお、本実施の形態７のマルチチップモジュール７０のその他の構造とその他の効果については、実施の形態１のマルチチップモジュール１０のものと同様であるため、その重複説明は省略する。
　以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
　なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
　また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる。
　上記実施の形態１～７のマルチチップモジュールは、サーバ、ルータ、ネットワーク機器等の情報処理装置に実装する半導体装置として説明したが、上記半導体装置は、小型化ニーズへの対応として、高密度実装が用いられるモバイル機器に適用することも可能である。
　　　１　プロセッサＩＣ（第１半導体チップ）
　　１ａ　主面
　　　２　光ＩＣ（第２半導体チップ）
　　　３　セラミック基板（配線基板）
　　３ａ　上面
　　３ｂ　下面
　　３ｃ　内部配線
　　３ｄ　ビア
　　３ｅ　端子
　　３ｆ　ランド
　　　４，４ａ，４ｂ，４ｃ，４ｄ　バンプ
　　４ｅ，４ｆ　バンプ群
　　４ｇ　バンプ
　　４ｈ，４ｉ　バンプ群
　　　５　ガラスインターポーザ（チップ支持基板、ガラス基板）
　　５ａ　上面
　　５ｂ　下面
　　５ｃ　貫通ビア（貫通孔内配線）
　　５ｄ，５ｅ　高速配線
　　５ｆ　端子
　　５ｇ　ガラスコア
　　５ｈ　貫通ビア（貫通孔内配線）
　　５ｉ　端子
　　５ｊ　開口部
　　５ｘ，５ｙ　ガラスインターポーザ（チップ支持基板、ガラス基板）
　　　６　Ｓｉインターポーザ（チップ支持基板、シリコン基板）
　　６ａ　上面
　　６ｂ　下面
　　６ｃ　貫通ビア（貫通孔内配線）
　　６ｄ　端子
　　６ｅ　延在部
　　　７　隙間
　　　８　半田ボール（外部端子）
　　１０　マルチチップモジュール（半導体装置）
　　１１　情報処理装置
　　１２　処理基板
　　１３　スイッチ基板（制御基板）
　　１４　バックプレーン基板
　　１５　光ファイバー（配線部）
　　１６　コネクタ
　　２０，３０，４０，５０，６０，７０　マルチチップモジュール（半導体装置）
　　３１　メモリチップ（第３半導体チップ）
　３１ａ　貫通ビア（貫通孔内配線）
　　６１　ワイヤ（導電性細線）
　　６２　接着剤
　　７１，７２　放熱フィン
　　７３　導電性接着剤
　　８０　マルチチップモジュール
　　８１　Ｓｉインターポーザ
　８１ａ　上面
　８１ｂ　高速配線

Claims (13)

  1. 　機能が異なる複数の半導体チップと、
    　前記複数の半導体チップを支持し、それぞれに貫通孔内配線が形成された複数のチップ支持基板と、
    　前記複数のチップ支持基板を支持する配線基板と、
    　前記配線基板に設けられた複数の外部端子と、
    　を有し、
    　前記複数のチップ支持基板には、シリコンからなるシリコン基板と、ガラスからなるガラス基板とが混在している、半導体装置。
  2. 　請求項１に記載の半導体装置において、
    　前記複数の半導体チップのうちの１つは、前記シリコン基板と前記ガラス基板とに電気的に接続されている、半導体装置。
  3. 　請求項１に記載の半導体装置において、
    　前記複数の半導体チップのうちの１つは、前記シリコン基板と前記ガラス基板とに電気的に接続された第１半導体チップであり、
    　前記シリコン基板は、前記第１半導体チップの中央部に対応して配置され、
    　前記シリコン基板の周囲に複数の前記ガラス基板が配置されている、半導体装置。
  4. 　請求項３に記載の半導体装置において、
    　前記第１半導体チップの主面の４つの隅部にはバンプが設けられておらず、
    　前記複数の前記ガラス基板は、それぞれ平面サイズが同じである、半導体装置。
  5. 　請求項４に記載の半導体装置において、
    　前記第１半導体チップの前記主面に設けられた複数の前記バンプのうち、前記シリコン基板に接続する最外周のバンプと、このバンプの隣りに設けられ、かつ前記ガラス基板に接続するバンプとの設置ピッチは、前記シリコン基板に接続する複数のバンプの設置ピッチより大きい、半導体装置。
  6. 　請求項３に記載の半導体装置において、
    　前記複数の前記ガラス基板のそれぞれに、前記第１半導体チップとは機能が異なる第２半導体チップが搭載されている、半導体装置。
  7. 　請求項１に記載の半導体装置において、
    　前記複数の半導体チップのうちの１つは、前記シリコン基板と前記ガラス基板とに電気的に接続された第１半導体チップであり、
    　前記シリコン基板は、前記第１半導体チップの中央部に対応して配置され、かつ前記第１半導体チップの主面の対向する２辺それぞれから迫り出すように延在した延在部を有し、
    　前記ガラス基板は、前記第１半導体チップの前記主面の対向する他の２辺それぞれに対応して前記シリコン基板の周囲に配置されている、半導体装置。
  8. 　請求項７に記載の半導体装置において、
    　前記ガラス基板に前記第１半導体チップとは機能が異なる第２半導体チップが搭載され、
    　前記シリコン基板の前記延在部に、前記第１半導体チップおよび前記第２半導体チップとは機能が異なる第３半導体チップが搭載されている、半導体装置。
  9. 　請求項１に記載の半導体装置において、
    　前記ガラス基板と前記配線基板とが、導電性細線によって電気的に接続されている、半導体装置。
  10. 　請求項１に記載の半導体装置において、
    　前記複数の半導体チップのうちの１つは、前記シリコン基板と前記ガラス基板とに電気的に接続された第１半導体チップであり、
    　前記シリコン基板は、前記第１半導体チップの中央部に対応して配置され、
    　前記シリコン基板の周囲に複数の前記ガラス基板が配置され、
    　前記複数の前記ガラス基板のそれぞれに、前記第１半導体チップとは機能が異なる第２半導体チップが搭載され、
    　前記第１および前記第２半導体チップに、放熱フィンがそれぞれ独立して取り付けられている、半導体装置。
  11. 　機能が異なる複数の半導体チップと、前記複数の半導体チップを支持する複数のチップ支持基板と、前記複数のチップ支持基板を支持する配線基板とを備えた半導体装置が、それぞれに搭載された複数の処理基板と、
    　前記半導体装置が搭載され、前記複数の処理基板の何れと接続するかを制御する制御基板と、
    　前記複数の処理基板のそれぞれと前記制御基板とを接続する複数の配線部と、
    　を有し、
    　前記半導体装置における前記複数のチップ支持基板には、シリコンからなるシリコン基板と、ガラスからなるガラス基板とが混在している、情報処理装置。
  12. 　請求項１１に記載の情報処理装置において、
    　前記複数の半導体チップのうちの１つは、前記シリコン基板と前記ガラス基板とに電気的に接続されている、情報処理装置。
  13. 　請求項１１に記載の情報処理装置において、
    　前記複数の半導体チップのうちの１つは、前記シリコン基板と前記ガラス基板とに電気的に接続された第１半導体チップであり、
    　前記シリコン基板は、前記第１半導体チップの中央部に対応して配置され、
    　前記シリコン基板の周囲に複数の前記ガラス基板が配置されている、情報処理装置。
PCT/JP2013/082145 2013-11-29 2013-11-29 半導体装置および情報処理装置 WO2015079551A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2013/082145 WO2015079551A1 (ja) 2013-11-29 2013-11-29 半導体装置および情報処理装置
JP2015550282A JP6159820B2 (ja) 2013-11-29 2013-11-29 半導体装置および情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/082145 WO2015079551A1 (ja) 2013-11-29 2013-11-29 半導体装置および情報処理装置

Publications (1)

Publication Number Publication Date
WO2015079551A1 true WO2015079551A1 (ja) 2015-06-04

Family

ID=53198539

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/082145 WO2015079551A1 (ja) 2013-11-29 2013-11-29 半導体装置および情報処理装置

Country Status (2)

Country Link
JP (1) JP6159820B2 (ja)
WO (1) WO2015079551A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038904A1 (ja) * 2015-08-31 2017-03-09 アイシン・エィ・ダブリュ株式会社 半導体装置及び半導体モジュール
JP2017092094A (ja) * 2015-11-04 2017-05-25 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
EP3644359A1 (en) * 2018-10-23 2020-04-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Z-axis interconnection with protruding component
NL2034848A (en) * 2020-12-16 2023-07-19 Intel Corp Microelectronic structures including glass cores

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618460B1 (ko) 2019-03-26 2023-12-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116167A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体装置とその製造方法
JPH11289047A (ja) * 1998-04-02 1999-10-19 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2004111415A (ja) * 2002-09-13 2004-04-08 Sony Corp 回路基板およびその製造方法、並びに半導体装置およびその製造方法
JP2011515842A (ja) * 2008-03-31 2011-05-19 インテル・コーポレーション 高密度インターコネクトのためのシリコンパッチ含有マイクロエレクトロニクスパッケージおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02116167A (ja) * 1988-10-25 1990-04-27 Nec Corp 半導体装置とその製造方法
JPH11289047A (ja) * 1998-04-02 1999-10-19 Hitachi Ltd マルチチップモジュールおよびその製造方法
JP2004111415A (ja) * 2002-09-13 2004-04-08 Sony Corp 回路基板およびその製造方法、並びに半導体装置およびその製造方法
JP2011515842A (ja) * 2008-03-31 2011-05-19 インテル・コーポレーション 高密度インターコネクトのためのシリコンパッチ含有マイクロエレクトロニクスパッケージおよびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038904A1 (ja) * 2015-08-31 2017-03-09 アイシン・エィ・ダブリュ株式会社 半導体装置及び半導体モジュール
JPWO2017038904A1 (ja) * 2015-08-31 2018-05-24 アイシン・エィ・ダブリュ株式会社 半導体装置及び半導体モジュール
US10734314B2 (en) 2015-08-31 2020-08-04 Aisin Aw Co., Ltd. Semiconductor device and semiconductor module
JP2017092094A (ja) * 2015-11-04 2017-05-25 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
EP3644359A1 (en) * 2018-10-23 2020-04-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Z-axis interconnection with protruding component
US11864319B2 (en) 2018-10-23 2024-01-02 AT&SAustria Technologie &Systemtechnik AG Z-axis interconnection with protruding component
NL2034848A (en) * 2020-12-16 2023-07-19 Intel Corp Microelectronic structures including glass cores

Also Published As

Publication number Publication date
JP6159820B2 (ja) 2017-07-05
JPWO2015079551A1 (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
US9570375B2 (en) Semiconductor device having silicon interposer on which semiconductor chip is mounted
US7611924B2 (en) Integrated circuit package with chip-side signal connections
US8102663B2 (en) Proximity communication package for processor, cache and memory
US9622339B2 (en) Routing design for high speed input/output links
JP6159820B2 (ja) 半導体装置および情報処理装置
JP2016006776A (ja) マウントされたプロセッサの入出力アーキテクチャ
KR20130094805A (ko) 램프-스택 칩 패키지의 광 통신
US7851809B2 (en) Multi-chip assembly with optically coupled die
KR100389225B1 (ko) 반도체 장치
JP2009038112A (ja) プリント配線板構造および電子機器
US20080277786A1 (en) Semiconductor package substrate
TW202044496A (zh) 電子封裝
US8493765B2 (en) Semiconductor device and electronic device
JP2003324183A (ja) 半導体装置
TW202005013A (zh) 電子封裝
TWI450370B (zh) 具有連結凸塊之電子裝置
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
JP2016092303A (ja) 並列光モジュール
JPH04290258A (ja) マルチチップモジュール
JP2006324646A (ja) モジュール基板
JP2009129960A (ja) 半導体装置およびその製造方法
CN211376635U (zh) 一种嵌入式无源桥接芯片及其封装结构
WO2018157314A1 (zh) 光电混合封装组件
US20220238498A1 (en) Semiconductor package and three-dimensional stacked integrated circuit using liquid immersion cooling system by perforated interpozer
JP7183693B2 (ja) マルチチップパッケージ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13898153

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015550282

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13898153

Country of ref document: EP

Kind code of ref document: A1