TW202005013A - 電子封裝 - Google Patents

電子封裝 Download PDF

Info

Publication number
TW202005013A
TW202005013A TW108116862A TW108116862A TW202005013A TW 202005013 A TW202005013 A TW 202005013A TW 108116862 A TW108116862 A TW 108116862A TW 108116862 A TW108116862 A TW 108116862A TW 202005013 A TW202005013 A TW 202005013A
Authority
TW
Taiwan
Prior art keywords
package
interface circuit
speed interface
circuit die
item
Prior art date
Application number
TW108116862A
Other languages
English (en)
Inventor
林岷臻
李怡慧
周哲雅
陳南誠
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202005013A publication Critical patent/TW202005013A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供了一種電子封裝。該電子封裝包括矩形的封裝基板和晶片封裝。該晶片封裝包括第一高速介面電路裸晶，安裝在封裝基板的上表面上，其中晶片封裝與封裝基板具有同軸配置，且晶片封裝相對於封裝基板具有角度偏移。根據本發明的電子封裝，可以減輕信號扭曲和改善信號延遲，提高晶片封裝的電性能。

Description

電子封裝
本發明總體上涉及用於高資料速率（high-data rate）通信應用的半導體封裝領域。更具體地，本發明涉及一種電子封裝，其包括具有高速信號處理電路的晶片封裝，高速信號處理電路可諸如用於從串列通信鏈路（serial communication link）發送和接收資料的串聯器／解串器（serializer/deserializer，SerDes）電路。
通常，資料通信網路包括多個通信設備和用於將這些通信設備互連或聯網的連接基礎設施或介質。通信設備可以包括嵌入式控制器。通信設備可以與操作在千兆每秒（Gigabit-per-second，Gbps）資料速率（例如，56Gbps或112Gbps）下的高速類比串列資料介面（serial data interface）或埠連接。根據已知的資料傳輸標準配置串列資料介面。連接基礎設施能夠與這種高速類比串列資料介面交互。
在電子系統中使用高速串列通信鏈路的情況在持續增長。如本領域中已知的，高速資料鏈路經由傳輸線（transmission line）從一個位置向另一個位置傳輸資料。這些資料鏈路可以包括串聯器／解串器（即SerDes）資料鏈路，其以並行格式（parallel format）接收資料並將資料轉換為串列格式（serial format）以進行高速傳輸。 SerDes資料鏈路可以是通信系統中底板（backplane）的一部分。
然而，包含SerDes電路的用於高資料速率通信應用的現有技術晶片封裝，通常遭受由信號扭曲（signal skew）或信號延遲引起的所謂的SerDes損耗，這反過來惡化了晶片封裝的電性能。
本發明的一個目的是提供一種用於高資料速率通信應用的改進的半導體電子封裝，其能夠減少信號扭曲或信號延遲，從而改善半導體電子封裝的電性能。
根據一個實施例，公開了一種電子封裝。該電子封裝包括矩形的封裝基板和晶片封裝。該晶片封裝包括第一高速介面電路裸晶，安裝在封裝基板的上表面上，其中晶片封裝與封裝基板具有同軸配置，且晶片封裝相對於封裝基板具有角度偏移。
根據一個實施例，晶片封裝在與上表面正交的垂直軸上相對於封裝基板旋轉大致45度。
第一高速介面電路裸晶包括第一串聯器／解串器（SerDes）電路塊。
根據一個實施例，封裝基板的上表面在二維平面中被兩個正交軸劃分成四個象限。第一高速介面電路裸晶包括直接面向封裝基板的頂點的第一邊緣，其中沿著第一邊緣設置有第一排輸入/輸出（I/O）焊盤。第一高速介面電路裸晶包括垂直於第一邊緣的第二邊緣，其中沿著第二邊緣設置有第二排I/O焊盤。
沿著在封裝基板的頂點處接合的兩個側邊佈置有第一組焊球，並且其中在封裝基板的上表面上的四個象限中的其中一個象限內，第一排I/O焊盤分別通過多個第一跡線電連接到第一組焊球。
沿著在封裝基板的頂點處接合的兩個側邊其中之一佈置有第二組焊球，並且其中在封裝基板的上表面上的四個象限中的其中一個象限內，第二排I/O焊盤分別通過多個第二跡線電連接到第二組焊球。
電子封裝還包括靠近所述第一高速介面電路裸晶的第二高速介面電路裸晶。第二高速介面電路裸晶包括第二SerDes電路塊。第一高速介面電路裸晶通過再分配層結構電連接到第二高速介面電路裸晶。
根據一個實施例，公開了一種電子封裝。該電子封裝包括矩形封裝基板以及包括第一高速介面電路裸晶的晶片封裝。該晶片封裝安裝在封裝基板的上表面上，其中第一高速介面電路裸晶的多個I/O焊盤分別通過所述封裝基板的所述上表面上的四個象限中的其中一個象限內的多個跡線電連接到所述封裝基板的焊球。
根據本發明的電子封裝，可以減輕信號扭曲和改善信號延遲，提高晶片封裝的電性能。
在閱讀了在附圖中示出的優選實施例的以下詳細描述之後，本領域習知技藝者無疑能夠清楚瞭解本發明的目的。
在下面對本發明實施例的詳細描述中，參考了構成本發明一部分的附圖，並且其中通過圖示的方式示出了可以實現本發明的特定優選實施例。
充分詳細地描述了本發明的實施例以使得本領域習知技藝者能夠實施，應該理解，也可以利用其他實施例並且可以在不脫離本發明的精神和範圍的情況下進行機械上、結構上和程式上的改變。因此，以下詳細描述不應被視為具有限制意義，本發明的實施例的範圍僅由所附申請專利範圍限定。
應當理解，儘管這裡可以使用術語第一、第二、第三、主要、次要等來描述各種元件、元件、區域、層和/或部分，但是這些元件、元件、區域、層和/或部分不應受這些術語的限制。這些術語僅用於將一個元件、元件、區域、層或部分與另一個元件、元件、區域、層或部分區分開。因此，在不脫離本發明的思想的教導下，下面討論的第一或主要元件、元件、區域、層或部分也可以稱為第二或次要元件、元件、區域、層或部分。
為了便於描述附圖中所示的一個元件或特徵與另一個元件或特徵的關係，本文中使用了空間相對術語，諸如“之下”、“下方”、“下部”、“低於”、“之上”、“上部”、“上方”等。應當理解，除了圖中所示的方位（orientation）之外，空間相對術語旨在包括使用或操作中的器件的不同方位。例如，如果圖中的器件被翻轉，那麼被描述為位於其他元件或特徵“之下”或“下方”或“下面”的元件將被定向位於其他元件或特徵“之上”或“上方”。因此，示例性術語“下面”和“下方”可以包括上方和下方兩個方位。器件可以以其他方式定向（旋轉90度或以其他方位），並相應地解釋本文使用的空間相對描述語。另外，還應理解，當某個層被稱為在兩個層“之間”時，它可以是兩個層之間的唯一層，或者也可以存在一個或多個中間層。
本文使用的術語僅用於描述特定實施例，並不旨在限制本發明的思想。本文使用的單數形式“一”和“該”旨在也包括複數形式，除非上下文中另有明確說明。將進一步理解，當在本說明書中使用術語“包括”時，是指存在所述特徵、整數、步驟、操作、元件和/或元件，但不排除存在或者添加一個或多個其他特徵、整數、步驟、操作、元件、元件和/或組。本文所使用的術語“和/或”包括所列相關項目中一個或多個專案的任何和所有組合，並且可以縮寫為“/”。
應當理解，當某元件或層被稱為“位於……上”、“連接到”、“耦接到”或“鄰近”另一個元件或層時，它可以直接位於該另一個元件或層其上、與該另一個元件或層直接連接、耦接或相鄰，或者可以存在中間元件或層。相反，當元件被稱為“直接位於另一元件或層上”、或“直接連接到”、“直接耦接到”或“緊鄰”另一元件或層時，則不存在中間元件或層。
串聯器／解串器（SerDes）是高速通信中常用的一對功能塊，以補償有限的輸入/輸出。這些塊在串列資料和並行介面之間在每個方向上轉換資料。術語“SerDes”通常指在各種技術和應用中使用的介面（interface）。 SerDes的主要用途是在單個線路或差動對線路上提供資料傳輸，以使I/O引腳（pin）和互連（interconnect）的數量最小化。SerDes資料傳輸實現可以用於各種通信系統和設備，例如移動設備、臺式電腦和伺服器、電腦網路和電信網路。
所公開的操作在千兆每秒（Gigabit-per-second，Gbps）資料速率的電子封裝，能夠減少信號扭曲並因此改善晶片封裝的電性能，這適用於高資料速率通信應用，包括但不限於，超大規模資料中心、超高性能網路交換機、路由器或計算應用程式以及4G和5G服務提供者（回程（backhaul））基礎設施、AI /深度學習應用和新穎的計算應用。
參照第1圖至第3圖。第1圖是根據本發明一個實施例的電子封裝的透視頂視圖。第2圖是沿著第1圖中的線I-I'截取的示意性橫截面圖。第3圖是根據本發明一個實施例的電子封裝的透視圖。
如第1圖至第3圖所示，根據一個實施例，電子封裝包括晶片封裝（chip package）10，晶片封裝10以倒裝晶片方式（flip-chip manner）安裝在封裝基板20的上表面201上。當從上面觀察時，晶片封裝10和封裝基板20都具有矩形形狀。例如，晶片封裝10和封裝基板20都可以具有四個邊長度相等的正方形形狀。晶片封裝10具有四個側邊（side）10a~10d。封裝基板20具有四個頂點A~D，以及分別在四個頂點A~D之間的四個側邊20a~20d。
如第1圖所示，封裝基板20的上表面201可以在二維平面（平行於上表面201）中由兩個正交軸（參考X和Y軸）劃分為四個90度象限Q1 ~Q4 。象限Q1 和Q3 彼此對角地相對。象限Q2 和Q4 彼此對角地相對。參照第1圖至第3圖，示出了與上表面201或X-Y平面正交的參考Z軸。
根據一個實施例，封裝基板20可以是包括層壓有機材料（laminated organic material）或核心（core）200（諸如環氧樹脂等）的有機基板。如第2圖所示，多個焊球（solder ball）230可以設置在封裝基板20的底表面202上。晶片封裝10通過多個焊點（solder joint）或凸塊（bump）30安裝在封裝基板20的上表面201上。提供底部填充物（underfill）40，以填充晶片封裝10和封裝基板20之間的間隙（或間隔）。封裝基板20可以包括多個跡線（traces）層，例如跡線211和221。
在第2圖中，跡線211旨在設置在封裝基板20的多個跡線層的最頂層中。通常，跡線211被諸如焊接掩模（solder mask）等的保護層280覆蓋，但是不限於此。凸塊30接合到位於跡線211的一個遠端處的對應凸塊焊盤210，並與之對齊。跡線211朝向頂點A處的拐角延伸或朝向拐角處的兩個相鄰側邊20a和20b延伸。
用於電連接對應凸塊焊盤210的跡線211通常設置在示例性呈現的象限Q2內。跡線211電耦接到連接焊盤212。可以提供電鍍通孔（plated through hole，PTH）213，將連接焊盤212電連接到封裝基板20的底表面202處的焊球焊盤214。焊球230焊接在焊球焊盤214上，以進一步與系統板或印刷電路板（printed circuit board，PCB）連接。
為了簡單起見，在如第1圖所示的透視圖中僅僅呈現了在象限Q2 內的跡線和焊球佈置。焊球230在第1圖中未明確示出。然而，應該理解的是，由於連接焊盤212與焊球焊盤214對齊並因而與焊球230對齊，所以第1圖中每個連接焊盤212的位置，總體上表示每個焊球230的位置。應當理解，在其他實施例中，在象限Q2 中的配置可以用在其他象限Q1 、Q3 和Q4 中。
如第1圖和第3圖所示，晶片封裝10和封裝基板20可以具有相同的中心點CP，因此封裝基板20與晶片封裝10具有同軸配置（concentric configuration），其中該晶片封裝10相對於封裝基板20具有角度偏移。根據一個實施例，優選地，晶片封裝10相對於封裝基板20繞Z軸旋轉大致45度。這裡大致45度是指晶片封裝10相對於封裝基板20的角度偏移與45度之間的差異在本領域習知技藝者能夠理解的預定誤差範圍內，即使晶片封裝10相對於封裝基板20的角度偏移不是非常精確的45度，只要在可接受的誤差範圍內，也基本上能夠實現本發明的預定目的和技術效果。根據一個實施例，晶片封裝10的四個側邊10a~10d中任何一個都不與封裝基板20的四個側邊20a~20d中的任何一個平行。
旋轉晶片封裝10，使得其一個側邊10a直接面向封裝基板20的頂點A處的拐角。封裝基板20的兩個側邊20a和20b在頂點A處連接。兩個側邊20a和20b限定90度象限Q2的邊界。
根據一個實施例，晶片封裝10包括第一高速介面電路裸晶（die）11，其可以在高於500MHz的頻率下以至少1000Mbps的高速資料傳輸速率操作。如第2圖所示，第一高速介面電路裸晶11可以封裝在模塑膠50內。根據一個實施例，第一高速介面電路裸晶11包括第一串聯器／解串器（SerDes）電路塊,該第一SerDes電路塊靠近直接面向封裝基板20的頂點A處拐角的側邊10a。
根據一個實施例，如第1圖所示，第一高速介面電路裸晶11包括直接面向封裝基板20的頂點A處拐角的第一邊緣11a、垂直於第一邊緣11a並接合到第一邊緣11a的第二邊緣11b、垂直於第一邊緣11a並接合到第一邊緣11a的第三邊緣11c。根據一個實施例，第一邊緣11a與晶片封裝10的側邊10a平行，第二邊緣11b與晶片封裝10的側邊10d平行，第三邊緣11c與晶片封裝10的側邊10b平行。第二邊緣11b和第三邊緣11c與在頂點A和頂點C之間延伸的對角線DL平行。
根據一個實施例，如第1圖所示，第一排輸入/輸出（I/O）焊盤111a沿第一邊緣11a設置，第二排I/O焊盤111b沿第二邊緣11b設置，第三排I/O焊盤111c沿第三邊緣11c設置。可以理解，這些I/O焊盤設置在第一高速介面電路裸晶11的底部。
根據一個實施例，可以在第一高速介面電路裸晶11和封裝基板20的上表面201之間提供再分配層（redistribution layer，RDL）結構100，以扇出（fan-out）I/O焊盤。本領域已知的RDL結構100可以由電介質層以及電介質層中的互連結構組成，該互連結構用於將高速介面電路裸晶11的I/O焊盤電連接到形成焊點（solder joint）30的相應凸塊焊盤101。根據一個實施例，晶片封裝10可以是扇出式晶圓級封裝（fan-out wafer level package，FOWLP）。
根據一個實施例，第一高速介面電路裸晶11的第一SerDes電路塊、邊緣11a~11c、I/O焊盤排111a~111c通常設置在示例性象限Q2 內。可以理解，晶片封裝10被翻轉為其有效表面（active surface）以倒裝晶片的方式安裝在封裝基板20的上表面201上。
如第1圖所示，根據一個實施例，第一組焊球P1 （焊球在第1圖中未明確示出，但與連接焊盤212a對齊）沿著在封裝基板20的頂點A處接合的兩個側邊20a和20b佈置。設置在高速介面電路裸晶11的第一邊緣11a處的第一排I/O焊盤111a分別通過封裝基板20的上表面201上的象限Q2 內的跡線211a電連接到第一組焊球P1 。
根據一個實施例，第二組焊球P2 （焊球在第1圖中未明確示出，但與連接焊盤212b對齊）沿著與頂點A處的拐角相鄰的側邊20a佈置。第二排I/O焊盤111b分別通過封裝基板20的上表面201上的象限Q2 內的跡線211b電連接到第二組焊球P2 。
根據一個實施例，第三組焊球P3 （焊球在第1圖中未明確示出，但與連接焊盤212c對齊）沿著與頂點A處的拐角相鄰的側邊20b佈置。第三排I/O焊盤111c分別通過封裝基板20的上表面201上的象限Q2 內的跡線211c電連接到第三組焊球P3 。
根據一個實施例，如第2圖所示，晶片封裝10還可以包括靠近第一高速介面電路裸晶11的第二高速介面電路裸晶12。第二高速介面電路裸晶12可以包括SerDes電路塊並且可以在封裝基板20的上表面201的象限Q4 中具有類似的跡線和球佈置。第一高速介面電路裸晶11可以通過RDL結構100電連接到第二高速介面電路裸晶12。例如，第一高速介面電路裸晶11的I/O焊盤111c通過RDL結構100中的互連線路103電連接到第二高速介面電路裸晶12的I/O焊盤121c。
使用本發明是有利的，因為通過提供旋轉的晶片封裝配置，封裝基板上的相應跡線和球佈置集中在四個象限Q1 ~Q4 中其中一個中，導致最大信號長度減少14.3％（例如，對於60×60mm~90×90mm的封裝基板，從約35mm到約30mm）以及跡線長度差異（最大長度減去最小長度）從20mm到13mm的顯著減小。因此，可以減輕扭曲，並且可以顯著改善電子封裝的SerDes電路的信號延遲以及電性能（例如，改善18％或約-0.5dB）。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧晶片封裝20‧‧‧封裝基板 201‧‧‧上表面10a~10d、20a~20d‧‧‧側邊 A~D‧‧‧頂點200‧‧‧層壓有機材料或核心 230‧‧‧焊球202‧‧‧底表面 30‧‧‧焊點或凸塊40‧‧‧底部填充物 211、221、211a、211b、211c‧‧‧跡線 210‧‧‧凸塊焊盤280‧‧‧保護層 214‧‧‧焊球焊盤 CP‧‧‧中心點 50‧‧‧模塑膠DL‧‧‧對角線 11‧‧‧第一高速介面電路裸晶 11a‧‧‧第一邊緣11c‧‧‧第三邊緣 11b‧‧‧第二邊緣111a‧‧‧第一排I/O焊盤 111b‧‧‧第二排I/O焊盤 111c‧‧‧第三排I/O焊盤 100‧‧‧RDL結構101‧‧‧凸塊焊盤 212、212a、212b、212c‧‧‧連接焊盤 12‧‧‧第二高速介面電路裸晶 103‧‧‧互連線路121c‧‧‧I/O焊盤
第1圖是根據本發明一個實施例的電子封裝的透視頂視圖。 第2圖是沿著第1圖中的線I-I'截取的示意性橫截面圖。 第3圖是根據本發明一個實施例的電子封裝的透視圖。
10‧‧‧晶片封裝
20‧‧‧封裝基板
201‧‧‧上表面
10a~10d、20a~20d‧‧‧側邊
A~D‧‧‧頂點
211、211a、211b、211c‧‧‧跡線
212、212a、212b、212c‧‧‧連接焊盤
CP‧‧‧中心點
DL‧‧‧對角線
11‧‧‧第一高速介面電路裸晶
11a‧‧‧第一邊緣
11c‧‧‧第三邊緣
11b‧‧‧第二邊緣
111a‧‧‧第一排I/O焊盤
111b‧‧‧第二排I/O焊盤
111c‧‧‧第三排I/O焊盤

Claims (21)

  1. 一種電子封裝，包括： 矩形的封裝基板；以及 包括第一高速介面電路裸晶的晶片封裝，所述晶片封裝安裝在所述封裝基板的上表面上，其中所述晶片封裝與所述封裝基板具有同軸配置，且所述晶片封裝相對於所述封裝基板具有角度偏移。
  2. 如申請專利範圍第1項所述的電子封裝，其中所述封裝基板的所述上表面在二維平面中被兩個正交軸劃分成四個象限，其中所述第一高速介面電路裸晶的邊緣與所述晶片封裝的邊緣彼此平行。
  3. 如申請專利範圍第2項所述的電子封裝，其中所述第一高速介面電路裸晶包括直接面向所述封裝基板的頂點的第一邊緣，其中沿著所述第一邊緣設置有第一排輸入/輸出I/O焊盤。
  4. 如申請專利範圍第3項所述的電子封裝，其中所述第一高速介面電路裸晶包括垂直於所述第一邊緣的第二邊緣，其中沿著所述第二邊緣設置有第二排I/O焊盤。
  5. 如申請專利範圍第4項所述的電子封裝，其中沿著在所述封裝基板的所述頂點處接合的兩個側邊佈置有第一組焊球，並且其中所述第一排I/O焊盤分別通過所述封裝基板的所述上表面上的所述四個象限中的其中一個象限內的多個第一跡線電連接到所述第一組焊球。
  6. 如申請專利範圍第5項所述的電子封裝，其中沿著在所述封裝基板的所述頂點處接合的所述兩個側邊其中之一佈置有第二組焊球，並且其中所述第二排I/O焊盤分別通過所述封裝基板的所述上表面上的所述四個象限中的所述其中一個象限內的多個第二跡線電連接到所述第二組焊球。
  7. 如申請專利範圍第1項所述的電子封裝，其中所述晶片封裝在與所述上表面正交的垂直軸上相對於所述封裝基板旋轉大致45度。
  8. 如申請專利範圍第1項所述的電子封裝，其中所述第一高速介面電路裸晶包括第一串聯器／解串器電路塊。
  9. 如申請專利範圍第1項所述的電子封裝，還包括： 靠近所述第一高速介面電路裸晶的第二高速介面電路裸晶。
  10. 如申請專利範圍第9項所述的電子封裝，其中所述第二高速介面電路裸晶包括第二串聯器／解串器電路塊。
  11. 如申請專利範圍第9項所述的電子封裝，其中所述第一高速介面電路裸晶通過再分配層結構電連接到所述第二高速介面電路裸晶。
  12. 一種電子封裝，包括： 矩形的封裝基板；以及 包括第一高速介面電路裸晶的晶片封裝，所述晶片封裝安裝在所述封裝基板的上表面上，其中所述第一高速介面電路裸晶的多個輸入/輸出I/O焊盤分別通過所述封裝基板的所述上表面上的四個象限中的其中一個象限內的多個跡線電連接到所述封裝基板的焊球。
  13. 如申請專利範圍第12項所述的電子封裝，其中所述封裝基板的所述上表面在二維平面中被兩個正交軸劃分成所述四個象限。
  14. 如申請專利範圍第12項所述的電子封裝，其中所述晶片封裝與所述封裝基板具有同軸配置，且所述晶片封裝相對於所述封裝基板具有角度偏移。
  15. 如申請專利範圍第14項所述的電子封裝，其中所述晶片封裝在與所述上表面正交的垂直軸上相對於所述封裝基板旋轉大致45度。
  16. 如申請專利範圍第14項所述的電子封裝，其中所述第一高速介面電路裸晶包括直接面向所述封裝基板的頂點的第一邊緣，並且沿著所述第一邊緣設置有第一排I/O焊盤，所述第一高速介面電路裸晶包括垂直於所述第一邊緣的第二邊緣，其中沿著所述第二邊緣設置有第二排I/O焊盤。
  17. 如申請專利範圍第16項所述的電子封裝，其中沿著在所述封裝基板的所述頂點處接合的兩個側邊佈置有第一組焊球，並且其中所述第一排I/O焊盤分別通過所述封裝基板的所述上表面上的所述四個象限的其中一個象限內的多個第一跡線電連接到所述第一組焊球。
  18. 如申請專利範圍第17項所述的電子封裝，其中沿著在所述封裝基板的所述頂點處接合的所述兩個側邊其中之一佈置有第二組焊球，並且其中所述第二排I/O焊盤分別通過所述封裝基板的所述上表面上的所述四個象限中的所述其中一個象限內的多個第二跡線電連接到所述第二組焊球。
  19. 如申請專利範圍第12項所述的電子封裝，其中所述第一高速介面電路裸晶包括第一串聯器／解串器電路塊。
  20. 如申請專利範圍第12項所述的電子封裝，還包括： 靠近所述第一高速介面電路裸晶的第二高速介面電路裸晶，其中所述第二高速介面電路裸晶包括第二串聯器／解串器電路塊。
  21. 如申請專利範圍第20項所述的電子封裝，其中所述第一高速介面電路裸晶通過再分配層結構電連接到所述第二高速介面電路裸晶。
TW108116862A 2018-05-18 2019-05-16 電子封裝 TW202005013A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862673194P 2018-05-18 2018-05-18
US62/673,194 2018-05-18
US16/398,228 2019-04-29
US16/398,228 US20190355697A1 (en) 2018-05-18 2019-04-29 Electronic package for high-data rate communication applications

Publications (1)

Publication Number Publication Date
TW202005013A true TW202005013A (zh) 2020-01-16

Family

ID=66542011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108116862A TW202005013A (zh) 2018-05-18 2019-05-16 電子封裝

Country Status (4)

Country Link
US (1) US20190355697A1 (zh)
EP (1) EP3582260A3 (zh)
CN (1) CN110504221A (zh)
TW (1) TW202005013A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222850B2 (en) * 2019-05-15 2022-01-11 Mediatek Inc. Electronic package with rotated semiconductor die
US11289398B2 (en) * 2019-09-27 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20220148992A1 (en) * 2020-11-12 2022-05-12 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method of forming the package structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118670A (en) * 1998-06-30 2000-09-12 Hewlett-Packard Company PCB mounting arrangement for two components requiring high-speed connections to a third component
DE10202878A1 (de) * 2002-01-25 2003-08-07 Infineon Technologies Ag Schaltungsplatine mit integrierter Schaltung zur Hochgeschwindigkeitsdatenverarbeitung
US7341887B2 (en) * 2004-10-29 2008-03-11 Intel Corporation Integrated circuit die configuration for packaging
US8237289B2 (en) * 2007-01-30 2012-08-07 Kabushiki Kaisha Toshiba System in package device
WO2008149508A1 (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co., Ltd. 半導体モジュールおよび携帯機器
JP5511823B2 (ja) * 2009-08-07 2014-06-04 パナソニック株式会社 半導体装置および電子装置
US10159144B2 (en) * 2015-08-20 2018-12-18 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
CN110504221A (zh) 2019-11-26
US20190355697A1 (en) 2019-11-21
EP3582260A2 (en) 2019-12-18
EP3582260A3 (en) 2020-01-22

Similar Documents

Publication Publication Date Title
TWI719897B (zh) 電子封裝
US8823172B2 (en) Semiconductor package and method for fabricating the same
US8823177B2 (en) Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal
TWI565026B (zh) 晶片封裝結構
EP3442314A1 (en) Ic package
TW202005013A (zh) 電子封裝
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
WO2016165074A1 (zh) 一种芯片
JP6159820B2 (ja) 半導体装置および情報処理装置
US8493765B2 (en) Semiconductor device and electronic device
TWI773971B (zh) 積體電路晶片、封裝基板及電子總成
US7078812B2 (en) Routing differential signal lines in a substrate
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
US9331370B1 (en) Multilayer integrated circuit packages with localized air structures
WO2020024115A1 (zh) 一种芯片组合件及终端设备
US11735502B2 (en) Integrated circuit chip, package substrate and electronic assembly
US11901300B2 (en) Universal interposer for a semiconductor package
WO2024066617A1 (zh) 一种半导体封装及电子设备
TW202117943A (zh) 扇出型多晶片立體堆疊模組封裝架構
JP2004063753A (ja) チップオンチップ接続用半導体チップ及びその接続方法
CN113614914A (zh) 一种半导体器件、芯片封装结构以及电子设备