WO2017038904A1 - 半導体装置及び半導体モジュール - Google Patents

半導体装置及び半導体モジュール Download PDF

Info

Publication number
WO2017038904A1
WO2017038904A1 PCT/JP2016/075577 JP2016075577W WO2017038904A1 WO 2017038904 A1 WO2017038904 A1 WO 2017038904A1 JP 2016075577 W JP2016075577 W JP 2016075577W WO 2017038904 A1 WO2017038904 A1 WO 2017038904A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal group
module
semiconductor
substrate
terminal
Prior art date
Application number
PCT/JP2016/075577
Other languages
English (en)
French (fr)
Inventor
成瀬峰信
Original Assignee
アイシン・エィ・ダブリュ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイシン・エィ・ダブリュ株式会社 filed Critical アイシン・エィ・ダブリュ株式会社
Priority to EP16841934.9A priority Critical patent/EP3309831B1/en
Priority to US15/742,228 priority patent/US10734314B2/en
Priority to CN201680047950.7A priority patent/CN107960134B/zh
Priority to JP2017538090A priority patent/JP6443556B2/ja
Publication of WO2017038904A1 publication Critical patent/WO2017038904A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
    • G01C21/26—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 specially adapted for navigation in a road network
    • G01C21/34—Route searching; Route guidance
    • G01C21/36—Input/output arrangements for on-board computers
    • G01C21/3688—Systems comprising multiple parts or multiple output devices (not client-server), e.g. detachable faceplates, key fobs or multiple output screens
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Definitions

  • the present invention relates to a semiconductor device including a circuit board having a plurality of wiring layers and through holes and a semiconductor module, and a semiconductor module.
  • a system LSI also called SOC (System on a Chip)
  • SOC System on a Chip
  • MCM Multi Chip Module
  • Patent Document 1 describes the ease of wiring design on a motherboard or a module substrate of a semiconductor module when configuring a circuit board (motherboard) on which such a semiconductor module is mounted. Techniques for realizing it are disclosed.
  • Japanese Patent Application Laid-Open No. H10-260260 discloses performing optimization of power supply to a memory mounted on a semiconductor module (multichip module). (Patent Document 1: FIG. 8, [0045] to [0047], etc.).
  • FIG. 9 schematically shows an arrangement example of input / output terminals in the system LSI.
  • VO1 and VO2 shown in FIG. 9
  • these two image output terminals are arranged in the vicinity.
  • these two types of image output terminals may need to be pulled out in different directions depending on the arrangement of the apparatus using the image output signal.
  • image quality has been improved, and image signals have also been speeded up.
  • the semiconductor module and the semiconductor device mounted with the semiconductor module are designed in consideration of the use environment.
  • a semiconductor device includes: A rectangular plate-like support substrate that supports and fixes at least one semiconductor element on the upper surface, and a semiconductor including a plurality of connection terminals that are arranged in a plane along the lower surface of the support substrate and are electrically connected to the semiconductor element Module, A main board having a plurality of wiring layers, the semiconductor module being surface-mounted via the plurality of connection terminals, The plurality of connection terminals are arranged in a plurality of rows of rectangular rings along each side of the support substrate, and are a first module terminal that is a terminal group having one of an image output function and a communication interface function A group and a second module terminal group, The first module terminal group is disposed on a module first side which is one side of the support substrate, The second module terminal group is disposed on the side of the module second side which is the opposite side of the module first side, The main board includes a first board terminal group and a second board terminal group connected to any one of the image display device and the communication device, The first board terminal group is disposed on a
  • the first module terminal group and the first substrate terminal group are connected by a first surface layer wiring pattern formed on the surface layer wiring layer, and the second module terminal group and the second substrate terminal group are Are connected by a second surface layer wiring pattern formed on the surface layer wiring layer.
  • a rectangular plate-like support substrate that supports and fixes at least one semiconductor element on the upper surface, and a plurality of plane substrates arranged along the lower surface of the support substrate and electrically connected to the semiconductor element
  • the semiconductor module including the connection terminal includes a first module terminal group and a second module terminal group in which the connection terminal is a terminal group having one of an image output function and a communication interface function.
  • the first module terminal group is disposed on the side of the module first side which is one side of the support substrate, and the second module terminal group is on the side of the module second side which is the opposite side of the module first side. Is arranged.
  • a terminal group having a plurality of types of image output functions in the semiconductor module corresponds to each function on the main board on which the semiconductor module is mounted.
  • the circuit (including terminals such as connectors) is arranged in accordance with the position where the circuit is arranged. For this reason, when the semiconductor module is mounted on the main substrate, the wiring can be performed using the wiring pattern formed on the surface wiring layer. As a result, the number of wiring patterns formed on the inner layer of the main substrate can be reduced, and an increase in the number of layers of the main substrate can be suppressed.
  • the mounting efficiency on the circuit board can be improved by arranging the terminals on the assumption that the circuit board is a mounting destination.
  • a semiconductor device mounted with a semiconductor module in which input / output terminals suitable for the use environment are arranged and such a semiconductor module.
  • the semiconductor device 1 includes a circuit board (main board 3) having a plurality of layers (30a, 30b, 30c, 30z) having wiring layers on the surface layers (30a, 30z) and the inner layers (30b, 30c). And a semiconductor module 5 mounted on the main board 3.
  • the semiconductor module 5 is mounted on the main board 3 together with other circuit components (not shown), for example, and becomes the core of an ECU (Electronic Control Unit) as the semiconductor device 1.
  • ECU Electronic Control Unit
  • the ECU is a control device for the in-vehicle information terminal.
  • the semiconductor device 1 includes a front seat monitor device 71 installed on a front seat console, a rear seat monitor device 72 installed on the rear seat side, a navigation system map database, and the like. Are connected to a hard disk device 73, a DVD (Digital Versatile Disk) player 74, a rear camera 76, and the like to control these devices.
  • a front seat monitor device 71 installed on a front seat console
  • a rear seat monitor device 72 installed on the rear seat side
  • a navigation system map database and the like.
  • a hard disk device 73 a hard disk device 73
  • DVD (Digital Versatile Disk) player 74 Digital Versatile Disk) player
  • a rear camera 76 and the like to control these devices.
  • the semiconductor module 5 includes at least one semiconductor element 51 and a support substrate 21 that supports and fixes the semiconductor element 51 to the upper surface 21a.
  • a plurality of terminals 10 (connection terminals) electrically connected to the semiconductor element 51 are arranged on the lower surface 21b of the support substrate 21 so as to protrude from the lower surface 21b.
  • FIG. 2 schematically shows a general structure of a semiconductor module 5 (system LSI (SOC (System on a Chip) 5C)) configured to include a single semiconductor element 51 (semiconductor die 51d).
  • FIG. 10 schematically shows the structure of a semiconductor module 5 (system LSI 5C) in which a plurality of semiconductor elements 51 (semiconductor die 51d) are enclosed in one package. The semiconductor die 51d is supported and fixed to the upper surface 21a of the support substrate 21 (package substrate).
  • Reference numeral “51C” represents the semiconductor element 51 in the system LSI 5C.
  • the semiconductor module 5 is configured to include a single semiconductor element 51 (semiconductor die 51d), a plurality of circuit blocks (megacells) having a specific function can be combined into a single semiconductor element 51 (semiconductor die 51).
  • the system LSI 5C may be configured as a large scale LSI (Large Scale Integration Circuit) integrated thereon.
  • FIG. 11 illustrates an example in which the semiconductor module 5 is configured as a hybrid IC called a multichip module 5M (MCM (Multi Chip Module)).
  • the multichip module 5M is configured as a module in which a plurality of semiconductor elements 51 (such as a semiconductor chip indicated by reference numeral “51M”) having a specific function are mounted on one support substrate 21 (module substrate).
  • a processor 51b such as a microcomputer or DSP (Digital Signal Processor) and a peripheral chip such as a memory 51q are mounted on the support substrate 21 as a plurality of semiconductor elements 51 (51M) having specific functions.
  • FIG. 11 illustrates an example in which the semiconductor module 5 is configured as a hybrid IC called a multichip module 5M (MCM (Multi Chip Module)).
  • the multichip module 5M is configured as a module in which a plurality of semiconductor elements 51 (such as a semiconductor chip indicated by reference numeral “51M”) having a specific function are mounted on one support substrate 21 (module substrate).
  • the semiconductor module 5 is configured as a hybrid IC called a SIP (System in Package) 5P.
  • the semiconductor module 5 as the SIP 5P is configured as, for example, a hybrid IC in which a plurality of semiconductor elements 51 (such as a semiconductor chip indicated by reference numeral “51P”) having a specific function are integrated in one package.
  • the semiconductor element 51 has a terminal arrangement corresponding to the internal cell structure.
  • the terminal arrangement is changed on the support substrate 21. can do. That is, the arrangement of the terminals 10 of the semiconductor module 5 can be set on the support substrate 21 so that the terminal arrangement is suitable when mounted on the main board 3.
  • terminals connected only between the semiconductor elements 51 can be reduced from the terminals 10 of the semiconductor module 5.
  • the terminals 10 can be arranged more appropriately.
  • the multichip module 5M illustrated in FIG. 11 includes a processor 51b and a memory 51q. In many cases, the processor 51b is provided with a terminal connected to the memory 51q.
  • terminals connected to the memory 51q include bus signals such as an address bus and a data bus, the number of terminals is large.
  • bus signal terminals can be reduced from the terminals 10 of the semiconductor module 5.
  • FIG. 8 is a simplified reproduction of a block diagram showing the functional configuration of the on-vehicle information terminal SOC (SOC 500). As shown in the figure, this SOC is provided with a plurality of (three outputs) function blocks (Display Out) for image output. The SOC 500 is also provided with a plurality of high-speed communication interface function blocks (USB 2.0 Host, USB 3.0 Host) such as USB (Universal Serial Bus) (for a total of 4 systems).
  • USB 2.0 Host USB 3.0 Host
  • USB Universal Serial Bus
  • FIG. 9 schematically shows an arrangement example of input / output terminals in the system LSI.
  • VO1, VO2 when two image output terminals (VO1, VO2) are provided, these two output terminals are arranged in the vicinity.
  • FT1, FT2 when two input / output terminals of the high-speed communication interfaces (FT1, FT2) are provided, the two input / output terminals are arranged in the vicinity.
  • the image output terminal is installed on the front seat monitor device (Front Monitor) installed on the front seat console or the like and on the rear seat side. It is connected to the rear seat monitor device (Rear Monitor).
  • An ECU (Electronic Control Unit) on which the SOC 500 is mounted is often installed in the center of the vehicle, for example, between the front seat and the rear seat.
  • FIG. 9 if two image output terminals are provided at one location, there is a possibility that the wiring distance between either the front seat monitor device or the rear seat monitor device and the SOC 500 may be increased. is there.
  • the wiring board of the ECU may be increased in size. Further, radiation noise may increase due to a long wiring, affecting other circuits, or the wiring may receive external noise and signal reliability may be reduced. For this reason, it is preferable that the semiconductor module such as the SOC 500 is designed in consideration of the use environment of the semiconductor module.
  • FIGS. 13 to 15 show configuration examples of the semiconductor device 1 configured by mounting the semiconductor module 5 illustrated in FIGS. 10 to 12 on the main substrate 3.
  • FIG. 13 schematically shows a configuration in which the system LSI 5C as the semiconductor module 5 is surface-mounted on the main substrate 3 to constitute the semiconductor device 1 (1C).
  • FIG. 14 schematically shows a configuration in which a multichip module 5M as the semiconductor module 5 is surface-mounted on the main substrate 3 to constitute the semiconductor device 1 (1M).
  • FIG. 15 schematically shows a configuration in which the SIP 5P as the semiconductor module 5 is surface-mounted on the main substrate 3 to constitute the semiconductor device 1 (1P).
  • the semiconductor module 5 is illustrated as including a single semiconductor element 51.
  • the semiconductor element 51 is a system LSI (also referred to as an SOC (System-on-a-Chip)) in which a plurality of circuit blocks (megacells) having specific functions are integrated on a single semiconductor element.
  • the semiconductor module 5 includes a support substrate 21, a bonding wire 25, an electrode pattern 26, and a mold part 22.
  • the semiconductor element 51 is mounted on an upper surface 21 a (mounting surface) that is a surface on one side of the support substrate 21.
  • electrode patterns 26 corresponding to the respective electrode pads (not shown) formed on the semiconductor element 51 are formed. Each electrode pad and each electrode pattern 26 are wired by a bonding wire 25.
  • the electrode pattern 26 is electrically connected to the lower surface 21b (terminal surface) on the back surface side with respect to the upper surface 21a through the through hole 27.
  • spherical bumps serving as the terminals 10 (connection terminals) of the semiconductor module 5 are formed so as to be electrically connected to the electrode patterns 26.
  • the semiconductor element 51 and the bonding wire 25 are molded by a resin material, for example.
  • the support substrate 21 and the mold part 22 correspond to the package 2 that houses the semiconductor element 51.
  • the terminals 10 are formed by projecting ball-shaped terminals (spherical bumps), and the BGA (Ball Grid Array) type semiconductor module 5 is formed.
  • the semiconductor modules 5 (5C, 5M, 5P) illustrated in FIGS. 10 to 12 are also BGA type semiconductor modules 5.
  • FIG. 3 schematically shows a perspective view of the lower surface 21b (terminal surface, lower surface 2r of the package 2) when the semiconductor module 5 is viewed from the upper surface 21a (mounting surface of the support substrate 21) side.
  • the broken-line circle indicates the terminal 10, but the number and size of the terminals 10, the interval between the terminals 10, and the like are schematic.
  • the terminals 10 are arranged in a plurality of rows (in this case, three rows) in a rectangular ring shape along the outer peripheral portion of the package 2 and the inner peripheral terminal group 15 arranged in a rectangular shape at the center portion of the package 2.
  • the inner peripheral side terminal group 15 is assigned with terminals 10 mainly connected to the power supply electrode pads of the semiconductor element 51.
  • the inner peripheral side terminal group 15 has the terminal 10 also in the center portion, and has no gap in the center portion.
  • the inner peripheral side terminal group 15 having 36 terminals 10 has four terminals 10 at the center, 20 terminals 10 at the outermost periphery, and 12 terminals therebetween in a rectangular ring shape. It can be said that they are arranged side by side (three rounds of rectangular rings are arranged side by side). Therefore, even if the terminals 10 are densely laid like the inner peripheral terminal group 15 illustrated in FIG. 3, it can be said that the terminals 10 are arranged in a rectangular ring shape.
  • the inner peripheral terminal group 15 is disposed almost directly below the semiconductor element 51 (at a position at least partially overlapping with the semiconductor element 51 when viewed in a direction orthogonal to the plate surface of the support substrate 21 (a direction orthogonal to the support substrate)). ing.
  • the direction orthogonal to the board surface of the main board 3 (main board orthogonal direction) is substantially the same as the direction orthogonal to the support board if component tolerances and mounting errors are ignored. It is synonymous. Therefore, unless otherwise specified, in the present specification and drawings, the main substrate orthogonal direction and the support substrate orthogonal direction are treated as a common direction.
  • the inner peripheral side terminal group 15 is arranged almost immediately below the semiconductor element 51, and the power supply terminals are allocated to the inner peripheral side terminal group 15, so that the electric power is supplied to the semiconductor element 51 in a state where the influence of electric resistance and inductance is minimized. Can be supplied. 10 to 12, when the semiconductor module 5 has a plurality of semiconductor elements 51, the semiconductor element 51 to be supplied with power through the inner peripheral terminal group 15 is used.
  • the inner peripheral side terminal group 15 is arranged directly under (target semiconductor element).
  • a signal terminal connected to an in-vehicle information terminal (a monitor device, a camera, a disk device, etc.) is assigned to the terminal 10 of the outer peripheral side terminal group 17.
  • the semiconductor module 5 mounted on the semiconductor device 1 is connected to a front seat monitor device 71, a rear seat monitor device 72, a hard disk device 73, a DVD player 74, a rear camera 76, and the like.
  • the front seat monitor device 71 includes a first image output terminal group 31 (VO1) described later with reference to FIG. 4 and the like, and a first surface wiring pattern 311 and a first substrate terminal group 301 described later.
  • the rear seat monitor device 72 is connected to the second image output terminal group 32 (VO2) via a second surface wiring pattern 312 and a second board terminal group 302 described later.
  • the hard disk device 73 is connected to the first high-speed communication interface (IF) terminal group 33 (FT1), and the DVD player 74 is connected to the second high-speed communication interface (IF) terminal group 34 (FT2), the first surface wiring pattern 311 and The first substrate terminal group 301 is connected.
  • the rear camera 76 is connected to the image input terminal group 39 (VI).
  • two image output terminal groups that is, the first image output terminal group 31 (VO1) and the second image output terminal group 32 (VO2) are provided at one place as illustrated in FIG.
  • the wiring distance between any one of the front seat monitor device 71 and the rear seat monitor device 72 and the semiconductor module 5 becomes long.
  • two high-speed communication interface terminal groups that is, a first high-speed communication interface terminal group 33 (FT1) and a second high-speed communication interface terminal group 34 (FT2) are provided at one place as illustrated in FIG. If so, there is a possibility that the wiring distance between one of the hard disk device 73 and the DVD player 74 and the semiconductor module 5 becomes long.
  • the main substrate 3 of the semiconductor device 1 it is necessary to extend the wiring to either one of the devices for a long time, so that the main substrate 3 of the semiconductor device 1 may be increased in size. Further, radiation noise may increase due to a long wiring, affecting other circuits, or the wiring may receive external noise and signal reliability may be reduced.
  • the first image output terminal group 31 (VO1) is arranged on the module first side 2a side of the support substrate 21, and the second image output terminal group 32 (VO2).
  • the first image output terminal group 31 (VO1) is on the front seat monitor device 71 side
  • the second image output terminal group 32 (VO2) is for the rear seat. It arrange
  • 4 and the drawings illustrating the assignment of the terminals 10 are also perspective views of the semiconductor module 5 as viewed from the upper surface 21a (mounting surface of the support substrate 21) as in FIG.
  • the first image output terminal group 31 (VO1) and the second image output terminal group 32 (VO2) conform to, for example, the HDMI (registered trademark) (High-Definition Multimedia Interface) standard or the LVDS (Low Voltage Differential Differential) standard. Terminal group.
  • the first image output terminal group 31 (VO1) and the second image output terminal group 32 (VO2) may conform to the same or different standards.
  • the first high-speed communication interface terminal group 33 (FT1) is arranged on the module first side 2a side
  • the second high-speed communication interface terminal group 34 (FT2) is the module. It is arranged on the side of the module second side 2c that is the opposite side of the first side 2a. That is, as shown in FIGS. 1 and 4, the first high-speed communication interface terminal group 33 (FT1) is on the hard disk device 73 side, and the second high-speed communication interface terminal group 34 (FT2) is on the DVD player 74. It is arranged to be on the side. Thereby, the wiring distance between both the hard disk device 73 and the DVD player 74 and the semiconductor module 5 can be set to an appropriate length.
  • the first high-speed communication interface terminal group 33 (FT1) and the second high-speed communication interface terminal group 34 (FT2) are, for example, SATA (Serial AT Component Attachment), PCIe (Peripheral Component Interconnect Express), USB (Universal Serial Bus) 2. It is a terminal group based on standards such as 0 and 3.0. Similar to the image output terminal group, the first high-speed communication interface terminal group 33 (FT1) and the second high-speed communication interface terminal group 34 (FT2) may have the same or different standards. .
  • the image input terminal group 39 (VI) is also arranged on the module second side 2c side, and the wiring distance between the rear camera 76 arranged on the rear side of the vehicle and the semiconductor module 5 is set. It can be an appropriate length.
  • a card interface (IF) terminal group 36 (CRD) is a terminal group connected to a reader / writer of a memory card such as an SD memory card or a multimedia card (MMC). In recent years, such a memory card reader / writer may be installed in a front seat console. Therefore, in the present embodiment, the card interface terminal group 36 (CRD) is disposed on the module first side 2a side.
  • the wireless communication interface (IF) terminal group 38 is a terminal group connected to a communication device (such as a router) compatible with WiFi or Ethernet (registered trademark) AVB (Audio / Video Bridging).
  • the communication device is preferably arranged in the vicinity of the windshield or the like.
  • the wireless communication interface terminal group 38 (WLT) is arranged on the module first side 2a side. .
  • terminal groups for example, the medium / low speed communication interface (IF) terminal group 37 (SMT) and the audio interface (IF) terminal group 41 (AU) have lower priority than the above-described terminal group, It is arranged at an appropriate position in consideration of wiring with the device to be connected.
  • IF medium / low speed communication interface
  • SMT medium / low speed communication interface
  • IF audio interface
  • the semiconductor element 51 corresponds to a signal processing unit that performs signal processing for realizing a function corresponding to the first high-speed communication interface terminal group 33 (FT1), and corresponds to the second high-speed communication interface terminal group 34 (FT2).
  • FT1 first high-speed communication interface terminal group 33
  • FT2 second high-speed communication interface terminal group 34
  • a signal processing unit having the same function (similar function) and a power supply unit (power supply unit) for supplying power to the signal processing unit are close to each other. .
  • FIG. 5 shows a signal processing unit (53, 54, 55, 56) and a power supply unit (57, 58) related to the image output terminal group (31, 32) and the high-speed communication interface terminal group (33, 34). 31, 32, 33, 34) are schematically shown.
  • the first image output processing unit 53 (B-VO1) is a signal processing unit that performs signal processing for realizing a function corresponding to the first image output terminal group 31 (VO1)
  • the second image output processing unit 54 (B -VO2) is a signal processing unit that performs signal processing for realizing a function corresponding to the second image output terminal group 32 (VO2).
  • the first high-speed communication processing unit 55 (B-FT1) is a signal processing unit that performs signal processing for realizing a function corresponding to the first high-speed communication interface terminal group 33 (FT1).
  • the second high-speed communication processing unit Reference numeral 56 (B-FT2) denotes a signal processing unit that performs signal processing for realizing a function corresponding to the second high-speed communication interface terminal group 34 (FT2).
  • the image output power supply unit 57 (PW-VO) is a power supply unit that supplies common operation power to the first image output processing unit 53 (B-VO1) and the second image output processing unit 54 (B-VO2).
  • the high-speed communication power supply unit 58 (PW-FT) is a power supply unit that supplies common operating power to the first high-speed communication processing unit 55 (B-FT1) and the second high-speed communication processing unit 56 (B-FT2). is there.
  • the first image output processing unit 53 (B-VO1), the second image output processing unit 54 (B-VO2), and the image output power supply unit 57 (PW-VO) are in a continuous area in the semiconductor element 51. Closely arranged.
  • the first high-speed communication processing unit 55 (B-FT1), the second high-speed communication processing unit 56 (B-FT2), and the high-speed communication power supply unit 58 (PW-FT) are also continuous in the semiconductor element 51. Closely located in the area.
  • the first image output processing unit 53 (B-VO1) is electrically connected to the first image output electrode group 81 (electrode pad group) (E-VO1) on the semiconductor element 51, and the first image output electrode group 81 (E-VO1) and the electrode pattern 26 on the back surface side of the first image output terminal group 31 (VO1) are electrically connected in the package 2 by, for example, a bonding wire 25.
  • the second image output processing unit 54 (B-VO2) is electrically connected to the second image output electrode group 82 (electrode pad group) (E-VO2) on the semiconductor element 51, and the second image output electrode The group 82 (E-VO2) and the electrode pattern 26 on the back side of the second image output terminal group 32 (VO2) are electrically connected in the package 2 by, for example, bonding wires 25.
  • the second image output processing unit 54 (B-VO2) and the second image output electrode group 82 (E-VO2) are close to each other, but the first image output processing unit 53 (B-VO1).
  • the first image output electrode group 81 (E-VO1) are separated from each other. Therefore, the first image output processing unit 53 (B-VO1) and the first image output electrode group 81 (E-VO1) pass through circuits of other functions formed in the central portion of the semiconductor element 51. Electrically connected.
  • the first high-speed communication processing unit 55 (B-FT1) is electrically connected to the first high-speed communication electrode group 83 (electrode pad group) (E-FT1) on the semiconductor element 51, so that the first high-speed communication
  • the electrode group 83 (E-FT1) and the electrode pattern 26 on the back surface side of the first high-speed communication interface terminal group 33 (FT1) are electrically connected in the package 2 by, for example, bonding wires 25.
  • the second high-speed communication processing unit 56 (B-FT2) is electrically connected to the second high-speed communication electrode group 84 (electrode pad group) (E-FT2) on the semiconductor element 51, and the second high-speed communication electrode The group 84 (E-FT2) and the electrode pattern 26 on the back side of the second high-speed communication interface terminal group 34 (FT2) are electrically connected within the package 2 by, for example, bonding wires 25.
  • the second high-speed communication processing unit 56 (B-FT2) and the second high-speed communication electrode group 84 (E-FT2) are close to each other, but the first high-speed communication processing unit 55 (B-FT1) And the first high-speed communication electrode group 83 (E-VO1) are separated from each other. Therefore, the first high-speed communication processing unit 55 (B-FT1) and the first high-speed communication electrode group 83 (E-FT1) pass through circuits of other functions formed in the central portion of the semiconductor element 51. Electrically connected.
  • the semiconductor element 51 is mounted on the mounting surface (upper surface 21 a) of the support substrate 21, and the terminals 10 are formed on the lower surface 21 b that is the back surface side of the upper surface 21 a.
  • the semiconductor element 51 and the terminal 10 are connected via the wiring (including the through hole 27) formed on the support substrate 21.
  • FIG. 5 illustrates an example in which the electrode pad group is arranged in another region in the semiconductor element 51 and each electrode pad group and each terminal group (electrode pattern 26) close to each other are connected by the bonding wire 25.
  • the terminal groups can be arranged in different regions (opposite sides) by the wiring on the support substrate 21.
  • the first image output electrode group 81 (E-VO1) arranged on the opposite side of the second image output electrode group 82 (E-VO2) is replaced with the second image output electrode group 82 (electrode pad group). ).
  • the first image output electrode group 81 (E-VO1) and the electrode pattern 26 provided on the upper surface 21a of the support substrate 21 are connected to the bonding wire 25. Connected by.
  • the electrode pattern 26 is provided at a position that is not the same side as the first image output terminal group 31 (VO1). Therefore, a wiring pattern passing through the support substrate 21 (the upper surface 21a or the inner wiring layer) is provided between the electrode pattern 26 and the back surface of the first image output terminal group 31 (VO1).
  • the signal processing unit having the same function is supplied with a common operating power supply from a common power supply unit. An increase in the circuit scale of the element 51 is suppressed.
  • the semiconductor module 5 includes a single rectangular package 2 having a plurality of terminals 10 and a first module terminal group that is a terminal group having one of an image output function and a communication interface function. 11 and a second module terminal group 12.
  • the first image output terminal group 31 (VO1) and the first high-speed communication interface terminal group 33 (FT1) correspond to the first module terminal group 11.
  • the second image output terminal group 32 (VO2) and the second high-speed communication interface terminal group 34 (FT2) correspond to the second module terminal group 12.
  • the first module terminal group 11 (31, 33) is arranged on the module first side 2a side
  • the second module terminal group 12 (32, 34) is the opposite side of the module first side 2a. It is arranged on the side of a certain module second side 2c.
  • the terminal group having the image output function and the terminal group having the communication interface function are exemplified by the first module terminal group 11 and the second module terminal group 12. It is only necessary to have a plurality of terminal groups having one of these functions.
  • the terminal group having the image output function may be the first module terminal group 11 and the second module terminal group 12, or the terminal module having the communication interface function may be the first module terminal.
  • the aspect which has the group 11 and the 2nd module terminal group 12 may be sufficient.
  • the semiconductor module 5 performs a signal processing for realizing a function corresponding to the second module terminal group 12 and a first signal processing unit 61 for performing a signal processing realizing a function corresponding to the first module terminal group 11.
  • the first image output processing unit 53 (B-VO1) and the first high-speed communication processing unit 55 (B-FT1) correspond to the first signal processing unit 61
  • the second image output processing unit 54 ( B-VO2) and the second high-speed communication processing unit 56 (B-FT2) correspond to the second signal processing unit 62.
  • the image output power supply unit 57 (PW-VO) and the high-speed communication power supply unit 58 (PW-FT) correspond to the power supply unit 63.
  • FIG. 6 illustrates a mode in which the semiconductor module 5 includes a third module terminal group 13 in addition to the first module terminal group 11 and the second module terminal group 12.
  • the third module terminal group 13 is a terminal group having either an image output function or a communication interface function, and has the same function (similar function) as the first module terminal group 11 and the second module terminal group 12. It is a terminal group having.
  • the third module terminal group 13 includes a module third side (“2b” different from the module first side 2a and the module second side 2c. "Or” 2d ”) is preferable. Since terminal groups having equivalent functions (similar functions) are distributed and arranged on three of the four sides of the rectangular support substrate 21, peripheral devices connected to the semiconductor module 5, and the semiconductor module The degree of freedom of arrangement with 5 is increased. Also, the wiring efficiency between the semiconductor module 5 and each peripheral device is improved.
  • FIG. 6 illustrates an example in which the third module terminal group 13 having a high-speed communication interface function includes a third high-speed communication interface (IF) terminal group 35 (FT3).
  • the third high-speed communication interface terminal group 35 is arranged on the side indicated by the symbol “2d”, and the side “2d” is the module third side.
  • the third high-speed communication interface terminal group 35 (FT3) may be arranged on the side indicated by the reference numeral “2b”. In this case, the side “2b” is the third side of the module.
  • the first module terminal group 11 is arranged side by side along the module first side 2a, and the second module terminal group 12 is arranged on the module second side 2c.
  • positioned along with was illustrated.
  • efficient wiring can be realized when the connection destination device is arranged across the semiconductor module 5.
  • the first module terminal group 11 only needs to be relatively disposed on the module first side 2a side, and the second module terminal group 12 is relatively disposed on the module second side 2c side. good. Even with such an arrangement, there is an effect in improving the wiring efficiency.
  • the first high-speed communication interface terminal group 33 (FT1) in FIG. 7 they are arranged in a direction orthogonal to the module first side 2a, and the side between the module first side 2a and the module second side 2c. Even if it is arranged along “2d”, it may be arranged on the module first side 2a side relative to the second high-speed communication interface terminal group 34 (FT2).
  • the second high-speed communication interface terminal group 34 (FT2) in FIG. 7 they are arranged in a direction orthogonal to the module second side 2c, and between the module second side 2c and the module first side 2a.
  • the module second side 2c side may be arranged on the module second side 2c side relative to the first high-speed communication interface terminal group 33 (FT1). More preferably, as shown in FIG. 7, at least a part of the terminals 10 in the first high-speed communication interface terminal group 33 (FT1) may be arranged along the module first side 2a. Similarly, at least a part of the terminals 10 in the second high-speed communication interface terminal group 34 (FT2) may be arranged along the module second side 2c.
  • the semiconductor element 51 has a terminal arrangement corresponding to the semiconductor element 51, but the terminal arrangement can be changed in the support substrate 21. That is, the arrangement of the terminals 10 of the semiconductor module 5 can be set on the support substrate 21 so that the terminal arrangement is suitable when mounted on the main board 3. Further, by connecting a plurality of semiconductor elements 51 on the support substrate 21, the terminals connected only between the semiconductor elements 51 can be reduced from the terminals 10 of the semiconductor module 5. By reducing the total number of terminals 10, the terminals 10 can be arranged more appropriately.
  • FIG. 16 shows the terminal arrangement of the processor 51b (semiconductor chip) and the terminal arrangement of the multichip module 5M when the processor 51b and the memory 51q are provided as in the multichip module 5M illustrated in FIG. The relationship is illustrated.
  • each terminal group (a plurality of element terminals) of the processor 51b corresponds to the following.
  • MEM1 and MEM2 are terminal groups connected to the memory 51q
  • VO1, VO2, VO3, and VO4 are image output terminal groups
  • FT1, FT2, FT3, and FT4 are high-speed communication interface terminal groups
  • VI is an image input terminal group. Yes.
  • the processor 51b four types of image output terminal groups are arranged on the same side of the chip, and similarly, four types of high-speed communication interface terminal groups are also arranged on the same side of the chip.
  • VO1, VO2, VO3, VO4, FT1, FT2, FT3, and FT4 are a first element terminal group that is a terminal group (a plurality of element terminals) having one of an image output function and a communication interface function. And the second element terminal group. Specifically, when the first element terminal group and the second element terminal group are terminal groups having an image output function, the first element terminal group includes three from any one of VO1, VO2, VO3, and VO4. The second element terminal group corresponds to any one or three of VO1, VO2, VO3, and VO4 that do not correspond to the first element terminal group.
  • the first element terminal group and the second element terminal group are terminal groups having a communication interface function
  • the first element terminal group corresponds to any one to three of FT1, FT2, FT3, and FT4.
  • the second element terminal group corresponds to any one or three of FT1, FT2, FT3, and FT4 that do not correspond to the first element terminal group.
  • the first element terminal group and the second element terminal group are arranged on the same side of the package. Specifically, when the first element terminal group and the second element terminal group are terminal groups having an image output function, a terminal group VO1 having an image output function is provided on the side indicated by reference numeral “50b”. , VO2, VO3, and VO4 are all arranged. When the first element terminal group and the second element terminal group are terminal groups having a communication interface function, terminal groups FT1, FT2 having a communication interface function are provided on the side indicated by reference numeral “50d”. All of FT3 and FT4 are arranged.
  • the semiconductor module 5 is the multi-chip module 5M in which at least the processor 51b (semiconductor chip) is mounted on the support substrate 21.
  • the arrangement of the plurality of element terminals and the arrangement of the plurality of terminals 10 (connection terminals) are rearranged on the support substrate 21.
  • at least the first element terminal group (VO1 of the processor 51b) is connected to the first module terminal group (first image output terminal group 31 (VO1)), and the second element terminal group (VO2, of the processor 51b).
  • VO3 and VO4 are rearranged so as to be connected to the second module terminal group (second image output terminal group 32 (32a, 32b, 32c) (VO2)).
  • VO1 is the first side of the module.
  • the VO2, VO3, and VO3 are arranged on the module second side 2c opposite to the module first side 2a.
  • the terminal group having the high-speed communication interface function is also arranged in a distributed manner on different sides of the semiconductor module, although it does not have the opposite side relationship.
  • FIG. 17 schematically shows the terminal arrangement corresponding to the semiconductor module 5 of FIG.
  • the terminal arrangement is illustrated in the form of a perspective view of the lower surface (the lower surface 21b of the support substrate 21) when the semiconductor module 5 is viewed from the upper surface (the upper surface 21a of the support substrate 21).
  • the navigation unit 70 is a so-called display-integrated unit including the front seat monitor device 71 and is accommodated, for example, in the center (console) of the dashboard of the vehicle.
  • the front seat monitor device 71 corresponds to a first display device installed on the dashboard of the vehicle, and is installed so that its display surface faces the rear R in the front-rear direction FR of the vehicle. That is, the navigation unit 70 is accommodated in the center of the dashboard on the front side F with respect to the passenger in the passenger compartment, and is installed so that the passenger can see the front seat monitor device 71.
  • the navigation unit 70 includes a display unit 70a having a front seat monitor device 71 and a card slot 701, and a main body unit 70b for housing the semiconductor device 1 shown in FIG.
  • the display unit 70a and the main body unit 70b are configured to have different housings, and are mechanically coupled using a metal fitting or the like.
  • the display unit 70a and the main body unit 70b are electrically connected via a display connector 702 described later.
  • the display unit 70a is disposed on the rear R side with respect to the main body unit 70b.
  • the main body portion 70b is provided with a display connector 702 for connecting the display portion 70a and the semiconductor device 1 so as to protrude from the main body portion 70b. Further, the main body 70b is provided with a connector group 700 for electrically connecting the semiconductor device 1 and other devices so as to protrude from the main body 70b. Examples of other devices include a rear-seat monitor device 72, a sub-display installed on a vehicle meter panel, and installed on a dashboard to display operation information of in-vehicle devices such as an air conditioner, an outside temperature, and an audio device. A center display, a rear camera 76, an in-vehicle communication device using a mobile phone network, and the like are included. The sub display, the center display, the rear seat monitor device 72, and the like correspond to a second display device.
  • FIG. 21 schematically shows the main substrate 3 on which the semiconductor module 5 is mounted.
  • a thick solid line arrow and a thick broken line arrow schematically show the direction of wiring from the semiconductor module 5 to the board terminal group (301, 302) of the main board 3.
  • surface wiring patterns (311 and 312) are formed on the surface wiring layer 30a of the main substrate 3 along these arrows.
  • the main board 3 includes a board 1st side 3a located on the rear R side in the vehicle front-rear direction FR and a board located on the front F side in the vehicle front-rear direction FR. Terminals are respectively provided on the second side 3c side. That is, the main substrate 3 has a terminal group on the side of the substrate first side 3a and the substrate second side 3c that are opposite to each other along the front-rear direction FR. As described above, in a state where the navigation unit 70 is installed on the dashboard, the display unit 70a is disposed on the rear R side with respect to the main body unit 70b.
  • the display connector 702 for transmitting signals to and from the display unit 70a is arranged on the first board side 3a located on the rear R side when the navigation unit 70 is installed on the dashboard.
  • a connector group 700 (703, 704, 706, etc.) is disposed on the board second side 3c side.
  • the display connector 702 corresponds to the first board terminal group 301 and transmits an image output signal and a communication interface signal such as PCIe or USB to the front seat monitor device 71.
  • an image output (A 1) to the front seat monitor device 71 is provided on the board first side 3 a side (display connector 702 side) of the main board 3.
  • Terminals corresponding to communication interfaces (A2, A3) such as PCIe and USB are provided.
  • Terminal groups corresponding to the image output (C1, C2) and the communication interface (C4) compliant with the LVDS standard are provided. These terminal groups are connected to a device other than the navigation unit 70 through the connectors (703, 704, 706) as described above.
  • the connector group 700 corresponds to the second board terminal group 302.
  • a terminal group corresponding to the interface (C5) with the LTE module for mobile phone communication is provided along the substrate third side 3b on the substrate second side 3c side with respect to the substrate first side 3a. ing.
  • the first module terminal group 11 and the second module terminal group 12 are module terminal groups having an image output function.
  • the first substrate terminal group 301 and the second substrate terminal group 302 are substrate terminal groups connected to the image display device.
  • the main board 3 is provided in a navigation unit 70 (image display unit) including a front seat monitor device 71 (first display device).
  • the first board terminal group 301 is connected to the front seat monitor device 71 (first display device) in the navigation unit 70 (image display unit).
  • the second board terminal group 302 is connected to a connector group 700 (external output terminal) provided in the navigation unit 70 (image display unit).
  • the second substrate terminal group 302 includes an image display device (second display device such as a meter display, a center display, and a rear seat monitor device 72) provided independently of the navigation unit 70 (image display unit) and a connector group. It is connected via 700 (external output terminal).
  • image display device second display device such as a meter display, a center display, and a rear seat monitor device 72
  • 700 external output terminal
  • the 22 to 25 show a multimedia unit 80 (image display unit) on which the semiconductor device 1 is mounted.
  • the multimedia unit 80 is accommodated in, for example, a lower part of a vehicle seat or a lower part of a trunk room (cargo room).
  • the multimedia unit 80 includes a navigation unit 810 and an audio unit 820.
  • the navigation unit 810 houses the semiconductor device 1 shown in FIG.
  • the navigation unit 810 includes a connector group 800 as shown in FIG.
  • connection connector 802. As shown in FIG. 23, the connection connector 802 on the audio unit 820 side is indicated by reference numeral “802b”, and as shown in FIG. 25, the connection connector 802 on the navigation part 810 (semiconductor device 1) side is indicated by reference numeral “802a”. Show. As shown in FIG. 24, the audio unit 820 includes a display connector 801a (including 801b and 801c). The display connector 801a transmits an image output signal to the front seat monitor device 71, and the connectors 801b and 801c transmit a communication interface signal such as PCIe or USB to the front seat monitor device 71.
  • a communication interface signal such as PCIe or USB
  • FIG. 25 schematically shows the main substrate 3 on which the semiconductor module 5 is mounted. Also in FIG. 25, the thick solid line arrow and the thick broken line arrow schematically show the direction of wiring from the semiconductor module 5 to the board terminal group (301, 302) of the main board 3. In general, surface wiring patterns (311 and 312) are formed on the surface wiring layer 30a of the main substrate 3 along these arrows.
  • the semiconductor module 5 is mounted on the main board 3, on the board first side 3 a side (connection connector 802 side) of the main board 3, to the front seat monitor device 71.
  • Terminals corresponding to the image output (A1) and communication interfaces (A2, A3, A4) such as PCIe and USB.
  • these signals are transmitted to the sub board 821 (separate board) accommodated in the audio unit 820 via the connection connector 802, and the display connector 801a (and 801b, 801c) mounted on the sub board 821.
  • the connector “802 a” on the main board 3 corresponds to the first board terminal group 301.
  • an image output (C1, C2) to a meter display, a center display, or the like is provided on a side different from the first substrate side 3a, that is, on the second substrate side 3c side (connector group 800 side) which is the opposite side in this embodiment. , C3), and a terminal group corresponding to the communication interface (C4) compliant with the LVDS standard.
  • These terminal groups are connected to a device other than the multimedia unit 80 via connectors (803, 804, 805, 806).
  • the connector group 800 corresponds to the second board terminal group 302.
  • a terminal group corresponding to the interface (C5) with the LTE module for mobile phone communication mounted on the main board 3 is also provided on the side of the board second side 3c.
  • the first module terminal group 11 and the second module terminal group 12 are module terminal groups having an image output function.
  • the first substrate terminal group 301 and the second substrate terminal group 302 are substrate terminal groups connected to the image display device.
  • the main board 3 is provided in the multimedia unit 80 (image display unit).
  • One of the first board terminal group 301 and the second board terminal group 302 (the first board terminal group 301 in the above example) is a display connector (first external terminal) provided in the multimedia unit 80 (image display unit).
  • Output terminals: 801a, 801b, 801c) are connected to a front seat monitor device 71 (first display device) provided independently of the multimedia unit 80 (image display unit).
  • One of the first board terminal group 301 and the second board terminal group 302 is a connector group 800 (second external unit) provided in the multimedia unit 80 (image display unit).
  • An image display device (meter display, center display, rear seat) provided independently of both the multimedia unit 80 (image display unit) and the front seat monitor device 71 (first display device) via the output terminal). 2nd display device such as the monitor device 72 for use.
  • the multimedia unit 80 (image display unit) includes at least one substrate (sub-substrate 821) different from the main substrate 3.
  • One of the first substrate terminal group 301 and the second substrate terminal group 302 (the first substrate terminal group 301 in the above example) is connected to the image display device (in the above example in the previous example) via the other substrate (sub substrate 821). Connected to a seat monitor device 71 (first display device).
  • one of the first substrate terminal group 301 and the second substrate terminal group 302 (first substrate terminal group 301) is different from the multimedia unit 80 (image display unit). ) May be connected to the front seat monitor device 71 (first display device) via a connector group 800 (second external output terminal).
  • one of the first board terminal group 301 and the second board terminal group 302 (second board terminal group 302) is connected to display connectors 801a, 801b, 801b provided in the multimedia unit 80 (image display unit).
  • An image display device (meter display, which is provided independently of both the multimedia unit 80 (image display unit) and the front seat monitor device 71 (first display device) via 801c (first external output terminal).
  • a second display device such as a center display and rear seat monitor device 72 may be connected.
  • the semiconductor device (1) includes: A rectangular plate-like support substrate (21) for supporting and fixing at least one semiconductor element (51) to the upper surface (21a), and a planar arrangement along the lower surface (21b) of the support substrate (21).
  • a semiconductor module (5) comprising a plurality of connection terminals (10) electrically connected to (51);
  • a main substrate (3) having a plurality of wiring layers (30a, 30b, 30c, 30z), on which the semiconductor module (5) is surface-mounted via the plurality of connection terminals (10),
  • the plurality of connection terminals (10) are arranged in a plurality of rows and columns along each side of the support substrate (21) and have a function of either an image output function or a communication interface function.
  • the main board (3) includes a first board terminal group (301) and a second board terminal group (302) connected to any one of the image display devices (71, 72) and the communication devices (73, 74).
  • the first board terminal group (301) is disposed on the side of the board first side (3a) which is one side of the main board (3)
  • the second substrate terminal group (302) is disposed on the side of the substrate second side (3c) which is the opposite side of the substrate first side (3a)
  • the module first side (2a) is closer to the substrate first side (3a) than the module second side (2c)
  • the module second side (2c) is Surface-mounted on the surface wiring layer (30a) of the main substrate (3) so as to be closer to the substrate second side (3c) than the module first side (2a)
  • the first module terminal group (11) and the first substrate terminal group (301) are connected by a first surface layer wiring pattern (311) formed in the surface layer wiring layer (30a)
  • the second The module terminal group (12) and the second substrate terminal group (302) are connected by the second surface layer wiring pattern (312) formed on the surface layer wiring layer (30a).
  • a rectangular plate-like support substrate that supports and fixes at least one semiconductor element on the upper surface, and a plurality of plane substrates arranged along the lower surface of the support substrate and electrically connected to the semiconductor element
  • the connection terminal (10) is a terminal group having one of an image output function and a communication interface function.
  • 2 module terminal group (12) wherein the first module terminal group (11) is disposed on the side of the module first side (2a) which is one side of the support substrate (21), A two-module terminal group (12) is arranged on the module second side (2c) side which is the opposite side of the module first side (2a).
  • a terminal group having a plurality of types of image output functions (or a terminal group having a plurality of types of communication interface functions) is mounted on the main board on which the semiconductor module (5) is mounted.
  • the circuit (including terminals such as connectors) corresponding to each function is arranged according to the position. Therefore, when the semiconductor module (5) is mounted on the main substrate (3), the wiring patterns (first surface wiring pattern (311) and second surface wiring pattern (312) formed on the surface wiring layer (30a) are formed. ) Can be used for connection.
  • the mounting efficiency on the circuit board can be improved by arranging the terminals on the assumption that the circuit board is the mounting destination.
  • the semiconductor element (51) is a semiconductor chip (51b) in which at least one semiconductor die is enclosed in a package, and the semiconductor chip (51b) is electrically connected to the support substrate (21).
  • a plurality of element terminals connected to each other, and the plurality of element terminals are terminal groups having one of an image output function and a communication interface function (VO1 (FT1)).
  • the semiconductor module (5) includes at least the semiconductor chip (51b) mounted on the support substrate (21), and at least the first An element terminal group (VO1 (FT1)) is connected to the first module terminal group (31 (33)), and the second element terminal group (VO2 (FT2)) is connected to the second module terminal group (32 (34)).
  • the multi-chip module (5M) in which the arrangement of the plurality of element terminals and the arrangement of the plurality of connection terminals (10) are rearranged on the support substrate (21) so as to be connected to each other. It is.
  • the semiconductor chip (5) having an appropriate terminal arrangement can be realized by changing the terminal arrangement of the semiconductor chip (51M).
  • the first module terminal group (11) and the second module terminal group (12) are module terminal groups having an image output function
  • the first substrate terminal group (301) and the The second substrate terminal group (302) is a substrate terminal group connected to the image display device
  • the main substrate (3) is an image display provided with a first display device (71) as the image display device.
  • the first substrate terminal group (301) is provided in the unit (70), and is connected to the first display device (71) in the image display unit (70), and the second substrate terminal group (302). Is connected to an external output terminal (700) provided in the image display unit (70), and is a second display device that is the image display device provided independently of the image display unit (70), and the Outside It is connected via an output terminal (700).
  • a display-integrated image display unit (70) that can be accommodated in the center (console) of the dashboard can be appropriately constructed.
  • the first module terminal group (11) and the second module terminal group (12) are module terminal groups having an image output function
  • the first substrate terminal group (301) and the The second board terminal group (302) is a board terminal group connected to the image display device, and the main board (3) is provided in the image display unit (80), and the first board terminal group (301).
  • the second substrate terminal group (302) are independent of the image display unit (80) via a first external output terminal (801) provided in the image display unit (80).
  • the other one of the first substrate terminal group (301) and the second substrate terminal group (302) is connected to the first display device (71) which is the image display device provided as the image display device.
  • a second display device which is the image display device provided independently of the image display unit (80) and the first display device (71) via a second external output terminal (800) provided in The image display unit (80) includes at least one substrate (821) different from the main substrate (3), and includes the first substrate terminal group (301) and the second substrate terminal group ( 302) is connected to the image display device via the other substrate (821).
  • a display-separated image display unit (80) can be appropriately constructed in a vehicle, for example.
  • the first display device (71) is a display installed on a dashboard of a vehicle
  • the second display device is a sub-display installed on a meter panel of the vehicle, or the dashboard.
  • a center display that is installed and displays operation information of the in-vehicle device is preferable.
  • an image display system can be efficiently constructed by properly connecting one image display unit (70, 80) to a plurality of display devices.
  • the semiconductor module (5) is a terminal group having either an image output function or a communication interface function
  • a third module terminal group (13), which is a terminal group having the same function as the group (12), and the third module terminal group (13) includes the first side (2a) of the support substrate (21); It is preferable that the second side (2c) is disposed on the side of the module third side (2d) different from the second side (2c).
  • the semiconductor module (5) since the terminal groups having the same function (similar function) are distributed and arranged on three of the four sides of the rectangular support substrate (21), the semiconductor module (5) The degree of freedom of arrangement of the peripheral device connected to the semiconductor module and the semiconductor module (5) is increased. Also, the wiring efficiency between the semiconductor module (5) and each peripheral device is improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Automation & Control Theory (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

使用環境に適応して入出力端子を配置する。半導体モジュール（５）は、主基板（３）の表層配線層（３０ａ）に表面実装される。半導体モジュール（５）のモジュール第１辺（２ａ）の側に配置された第１モジュール端子群（１１）と、主基板（３）の基板第１辺（３ａ）の側に配置された第１基板端子群（３０１）とが、表層配線層（３０ａ）に形成された第１表層配線パターン（３１１）により接続され、モジュール第２辺（２ｃ）の側に配置された第２モジュール端子群（１２）と、基板第２辺（３ｃ）の側に配置された第２基板端子群（３０２）とが、表層配線層（３０ａ）に形成された第２表層配線パターン（３１２）により接続される。

Description

半導体装置及び半導体モジュール
　本発明は、複数層の配線層及びスルーホールを有する回路基板と半導体モジュールとを備えた半導体装置、及び半導体モジュールに関する。
　特有の機能を有する複数の回路ブロック（メガセル）を単一の半導体素子上に集積した大規模ＬＳＩ（Large Scale Integration Circuit）であるシステムＬＳＩ（ＳＯＣ（System on a Chip）とも称される）や、特有の機能を有する複数の半導体素子をモジュール化したマルチチップモジュール（ＭＣＭ（Multi Chip Module）とも称される）などの半導体モジュールが実用化されている。特開２０１１－９６２６８号公報（特許文献１）には、このような半導体モジュールを実装した回路基板（マザーボード）を構成するに際して、マザーボード上や、半導体モジュールのモジュール基板上における配線設計の容易性を実現する技術が開示されている。特許文献１には、半導体モジュール（マルチチップモジュール）に搭載されるメモリへの電源供給の最適化等を行うことが開示されている。（特許文献１：図８、［００４５］～［００４７］等）。
　ところで、このようなマルチチップモジュールには、メモリの他、マイクロコンピュータなどのプロセッサも搭載されている。一般的にマイクロコンピュータなどのシステムＬＳＩにおけるメガセルと、入出力端子とは、半導体素子上での配線距離が短くなるように、近接して配置される。図９は、システムＬＳＩにおける入出力端子の配置例を模式的に示している。図９に示す“ＶＯ１，ＶＯ２”のように、画像出力端子を２系統有する場合には、それら２系統の画像出力端子は近傍に配置される。しかし、これら２系統の画像出力端子は、画像出力信号を利用する装置の配置によっては、別々の方向へ引き出す必要がある場合がある。近年、高画質化等が進み、画像信号も高速化されている。高速な信号に対応しつつ、適切に信号を引き出すためには、複数層の配線層を有するマザーボードなどの回路基板の層数の増加や回路基板の面積の拡大が必要となる場合がある。さらに、長い配線によって放射ノイズが大きくなって他の回路に影響を与えたり、配線が外来ノイズを受けて信号の信頼性が低下したりするおそれもある。このため、半導体モジュール並びに半導体モジュールを搭載した半導体装置は、使用環境も考慮して設計されることが好ましい。
特開２０１１－９６２６８号公報
　上記背景に鑑みて、使用環境に適応した入出力端子が配置された半導体モジュールを搭載した半導体装置やそのような半導体モジュールの提供が望まれる。
　１つの態様として、半導体装置は、
　少なくとも１つの半導体素子を上面に支持固定する矩形板状の支持基板、及び、前記支持基板の下面に沿って平面配置されて前記半導体素子と電気的に接続される複数の接続端子を備えた半導体モジュールと、
　複数層の配線層を有し、前記半導体モジュールが複数の前記接続端子を介して表面実装される主基板と、を備え、
　複数の前記接続端子は、前記支持基板の各辺に沿って複数列の矩形環状に配列されると共に、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群である第１モジュール端子群及び第２モジュール端子群とを含み、
　前記第１モジュール端子群は、前記支持基板の１つの辺であるモジュール第１辺の側に配置され、
　前記第２モジュール端子群は、前記モジュール第１辺の対辺であるモジュール第２辺の側に配置され、
　前記主基板は、画像表示装置及び通信装置の何れか一方と接続される第１基板端子群及び第２基板端子群を備え、
　前記第１基板端子群は、前記主基板の１つの辺である基板第１辺の側に配置され、
　前記第２基板端子群は、前記基板第１辺の対辺である基板第２辺の側に配置され、
　前記半導体モジュールは、前記モジュール第１辺が前記モジュール第２辺よりも前記基板第１辺に近い側となり、前記モジュール第２辺が前記モジュール第１辺よりも前記基板第２辺に近い側となるように、前記主基板の表層配線層に表面実装され、
　前記第１モジュール端子群と前記第１基板端子群とが、前記表層配線層に形成された第１表層配線パターンにより接続されると共に、前記第２モジュール端子群と前記第２基板端子群とが、前記表層配線層に形成された第２表層配線パターンにより接続される。
　また、１つの態様として、少なくとも１つの半導体素子を上面に支持固定する矩形板状の支持基板、及び、前記支持基板の下面に沿って平面配置されて前記半導体素子と電気的に接続される複数の接続端子を備えた半導体モジュールは、前記接続端子が、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群である第１モジュール端子群及び第２モジュール端子群と、を含み、前記第１モジュール端子群が、前記支持基板の１つの辺であるモジュール第１辺の側に配置され、前記第２モジュール端子群が、前記モジュール第１辺の対辺であるモジュール第２辺の側に配置されている。
　この構成によれば、半導体モジュールにおいて複数種の画像出力機能を有する端子群（或いは、複数種の通信インターフェイス機能を有する端子群）が、当該半導体モジュールが搭載される主基板において各機能に対応する回路（コネクタ等の端子も含む）が配置される位置に応じて、配置されている。このため、主基板に半導体モジュールを搭載する際に、表層配線層に形成される配線パターンを用いて結線を行うことができる。その結果、主基板の内層に形成される配線パターンの数を少なく抑えることができるので、主基板の層数が増加することを抑制することができる。尚、半導体モジュールの単体においても、実装先の回路基板を想定した端子配置とすることで、当該回路基板への実装効率を向上させることができる。このように、上記構成によれば、使用環境に適応した入出力端子が配置された半導体モジュールを搭載した半導体装置やそのような半導体モジュールを提供することができる。
半導体装置及び半導体モジュールのさらなる特徴と利点は、図面を参照して説明する半導体モジュール実施形態についての以下の記載から明確となる。
半導体モジュールと周辺機器との関係を示す模式図 半導体モジュールの構造を示す模式的な断面図 半導体モジュールの概略端子配置を示す模式的な透視図 半導体モジュールの機能別の端子割り当ての一例を模式的に示す説明図 半導体素子と半導体モジュールの端子との関係を模式的に示す説明図 半導体モジュールの機能別の端子割り当ての他の例を模式的に示す説明図 半導体モジュールの機能別の端子割り当ての他の例を模式的に示す説明図 システムＬＳＩの一例を示す機能ブロック図 一般的なシステムＬＳＩの機能別の端子割り当ての例を示す説明図 半導体モジュール（ＳＯＣ）の構造を示す模式的な断面図 半導体モジュール（ＭＣＭ）の構造を示す模式的な断面図 半導体モジュール（ＳＩＰ）の構造を示す模式的な断面図 ＳＯＣを備えた半導体装置の構造を示す模式的な断面図 ＭＣＭを備えた半導体装置の構造を示す模式的な断面図 ＳＩＰを備えた半導体装置の構造を示す模式的な断面図 支持基板上での端子配置の変換例を示す説明図 半導体モジュールの端子配置の一例を示す透視図 ナビゲーションユニットの斜視図 ナビゲーションユニットの本体部の斜視図 ナビゲーションユニットの本体部の別方向からの斜視図 ナビゲーションユニットに搭載される主基板の配置図と信号の流れを示す図 マルチメディアユニットの斜視図 マルチメディアユニットの分解斜視図 ナビゲーションユニットの背面図 マルチメディアユニットに搭載される主基板の配置図と信号の流れを示す図
　以下、単一の半導体素子又は複数の半導体素子を備え、複数の機能が集積された半導体モジュール並びに当該半導体モジュールを備えた半導体装置の実施形態を図面に基づいて説明する。図１に示すように、半導体装置１は、表層（３０ａ、３０ｚ）及び内層（３０ｂ，３０ｃ）に配線層を有した複数層（３０ａ，３０ｂ，３０ｃ，３０ｚ）の回路基板（主基板３）と、主基板３に実装される半導体モジュール５とを備えている。半導体モジュール５は、例えば、不図示の他の回路部品と共に主基板３に実装されて、半導体装置１としてのＥＣＵ（Electronic Control Unit）の中核となる。本実施形態では、ＥＣＵは、車載情報端末の制御装置である。図１に示すように、半導体装置１は、前部座席のコンソール等に設置された前席用モニタ装置７１、後部座席の側に設置された後席用モニタ装置７２、ナビゲーションシステムの地図データベース等が格納されたハードディスク装置７３、ＤＶＤ（Digital Versatile Disk ）プレイヤー７４、後方カメラ７６等に接続され、これらの装置を制御する。
　 半導体モジュール５は、例えば、図２、及び図１０から図１２に示すように、少なくとも１つの半導体素子５１と、半導体素子５１を上面２１ａに支持固定する支持基板２１とを備えて構成されている。支持基板２１の下面２１ｂには半導体素子５１と電気的に接続される複数の端子１０（接続端子）が、下面２１ｂから突出して平面配置されている。
　図２は、単一の半導体素子５１（半導体ダイ５１ｄ）を備えて構成されている半導体モジュール５（システムＬＳＩ（ＳＯＣ（System on a Chip）５Ｃ））の一般的な構造を模式的に示している。図１０は、複数の半導体素子５１（半導体ダイ５１ｄ）が１つのパッケージに封入された半導体モジュール５（システムＬＳＩ５Ｃ）の構造を模式的に示している。半導体ダイ５１ｄは支持基板２１（パッケージ基板）の上面２１ａに支持固定されている。符号“５１Ｃ”は、システムＬＳＩ５Ｃにおける半導体素子５１を示している。尚、半導体モジュール５が、単一の半導体素子５１（半導体ダイ５１ｄ）を備えて構成されている場合でも、特有の機能を有する複数の回路ブロック（メガセル）を単一の半導体素子５１（半導体ダイ５１ｄ）上に集積した大規模ＬＳＩ（Large Scale Integration Circuit）として、システムＬＳＩ５Ｃが構成されてもよい。
　図１１は、半導体モジュール５が、マルチチップモジュール５Ｍ（ＭＣＭ（Multi Chip Module））と称されるハイブリッドＩＣとして構成されている形態を例示している。マルチチップモジュール５Ｍは、特有の機能を有する複数の半導体素子５１（符号“５１Ｍ”で示す半導体チップなど）を１つの支持基板２１（モジュール基板）の上に実装したモジュールとして構成されている。図１１では、例えばマイクロコンピュータやＤＳＰ（Digital Signal Processor）などのプロセッサ５１ｂと、メモリ５１ｑなどの周辺チップとが、特有の機能を有する複数の半導体素子５１（５１Ｍ）として支持基板２１に実装されている形態を例示している。図１２は、半導体モジュール５が、ＳＩＰ（System in a Package）５Ｐと称されるハイブリッドＩＣとして構成されている形態を例示している。ＳＩＰ５Ｐとしての半導体モジュール５は、例えば、特有の機能を有する複数の半導体素子５１（符号“５１Ｐ”で示す半導体チップなど）を１つのパッケージ内に集積したハイブリッドＩＣとして構成される。
　半導体素子５１は、内部のセル構造などに応じた端子配置を有しているが、当該半導体素子５１を用いて半導体モジュール５を構成する際には、その端子配置を支持基板２１の上で変更することができる。つまり、主基板３に実装された場合に適した端子配置となるように、半導体モジュール５の端子１０の配置を支持基板２１において設定することができる。また、複数の半導体素子５１を支持基板２１に搭載して結線することによって、それらの半導体素子５１の間でのみ接続される端子を、半導体モジュール５の端子１０から削減することができる。端子１０の総数が削減されることによって、より適切に端子１０を配列することができる。例えば、図１１に例示するマルチチップモジュール５Ｍは、プロセッサ５１ｂとメモリ５１ｑとを備えている。多くの場合、プロセッサ５１ｂには、メモリ５１ｑと接続される端子が設けられている。メモリ５１ｑと接続される端子は、アドレスバスやデータバスなどのバス信号を含むため、その本数は多い。プロセッサ５１ｂとメモリ５１ｑとが支持基板２１の上で接続されると、そのようなバス信号の端子を、半導体モジュール５の端子１０から削減することができる。
ところで、半導体ベンダーのウェブページ＜http://japan.renesas.com/applications/automotive/cis/cis_highend/rcar_h2/index.jsp＞［２０１５年８月２５日検索］には、車載情報端末用ＳＯＣの一例が開示されている。図８は、当該車載情報端末用ＳＯＣ（ＳＯＣ５００）の機能構成を示すブロック図を簡略化して転載したものである。図に示すように、このＳＯＣには、画像出力用の機能ブロック（Display Out）が複数（３系統分）設けられている。また、ＳＯＣ５００には、ＵＳＢ（Universal Serial Bus）などの高速通信用インターフェイスの機能ブロック（USB 2.0 Host, USB 3.0 Host）も複数（合計４系統分）設けられている。
　一般的には、システムＬＳＩにおけるメガセルと、入出力端子とは、半導体素子上での配線距離が短くなるように、近接して配置される。図９は、システムＬＳＩにおける入出力端子の配置例を模式的に示している。図９に示すように、画像出力端子（ＶＯ１，ＶＯ２）を２系統有する場合には、それら２系統の出力端子は近傍に配置される。同様に、高速通信用インターフェイス（ＦＴ１，ＦＴ２）の入出力端子を２系統有する場合にも、それら２系統の入出力端子は近傍に配置される。
　しかし、図８のブロック図を参照すると、例えば車載用途において、画像出力端子は、前部座席のコンソール等に設置された前席用モニタ装置（Front Monitor）と、後部座席の側に設置された後席用モニタ装置（Rear Monitor）とに接続される。ＳＯＣ５００を搭載するＥＣＵ（Electronic Control Unit）は、車両の中央部、例えば前部座席と後部座席との中間に設置されることも多い。図９に例示したように、２系統の画像出力端子が一箇所に設けられていると、前席用モニタ装置及び後席用モニタ装置の何れかと、ＳＯＣ５００との配線距離が長くなる可能性がある。また、ＥＣＵの配線基板上において、何れか一方のモニタ装置への配線が長く引き回されるので、ＥＣＵの配線基板が大型化する可能性がある。さらに、長い配線によって放射ノイズが大きくなって他の回路に影響を与えたり、配線が外来ノイズを受けて信号の信頼性が低下したりする可能性もある。このため、ＳＯＣ５００のような半導体モジュールは、当該半導体モジュールの使用環境も考慮した設計がなされることが好ましい。
　図１３から図１５は、図１０から図１２に例示した半導体モジュール５を主基板３に搭載して構成された半導体装置１の構成例を示している。図１３は、半導体モジュール５としてのシステムＬＳＩ５Ｃが、主基板３に表面実装されて半導体装置１（１Ｃ）が構成されている形態を模式的に示している。図１４は、半導体モジュール５としてのマルチチップモジュール５Ｍが、主基板３に表面実装されて半導体装置１（１Ｍ）が構成されている形態を模式的に示している。図１５は、半導体モジュール５としてのＳＩＰ５Ｐが、主基板３に表面実装されて半導体装置１（１Ｐ）が構成されている形態を模式的に示している。
　本実施形態では、図２に示すように、半導体モジュール５が、単一の半導体素子５１を備えて構成されている形態を例示する。半導体素子５１は、特有の機能を有する複数の回路ブロック（メガセル）を単一の半導体素子上に集積したシステムＬＳＩ（ＳＯＣ（System on a Chip）とも称される）である。半導体モジュール５は、支持基板２１、ボンディングワイヤー２５、電極パターン２６、モールド部２２を備えている。半導体素子５１は、支持基板２１の一方側の面である上面２１ａ（実装面）に実装されている。上面２１ａには、半導体素子５１に形成された各電極パッド（不図示）に対応する電極パターン２６が形成されている。各電極パッドと各電極パターン２６とは、ボンディングワイヤー２５によって配線される。電極パターン２６は、スルーホール２７を介して、上面２１ａに対して裏面側の下面２１ｂ（端子面）と導通される。下面２１ｂには、各電極パターン２６と導通するように、半導体モジュール５の端子１０（接続端子）となる球状バンプが形成されている。
　半導体素子５１及びボンディングワイヤー２５は、例えば樹脂材料によってモールドされる。図２に示す半導体モジュール５において、支持基板２１及びモールド部２２は、半導体素子５１を収容するパッケージ２に相当する。上述したように、パッケージ２の下面２ｒには、ボール状の端子（球状バンプ）を突出させて端子１０が形成されており、ＢＧＡ（Ball Grid Array）タイプの半導体モジュール５が形成されている。尚、図１０から図１２に例示された半導体モジュール５（５Ｃ，５Ｍ，５Ｐ）も、ＢＧＡタイプの半導体モジュール５である。
　図３は、半導体モジュール５を上面２１ａ（支持基板２１の実装面）の側から見た下面２１ｂ（端子面、パッケージ２の下面２ｒ）の透視図を模式的に示している。図３において、破線の丸は端子１０を示しているが、端子１０の数や大きさ、端子１０の間隔等については、模式的なものである。本実施形態では、端子１０は、パッケージ２の中央部に矩形状に配列された内周側端子群１５と、パッケージ２の外周部に沿って矩形環状に複数列（ここでは３列）配列された外周側端子群１７とを含む。内周側端子群１５は、主に半導体素子５１の電源電極パッドと接続される端子１０が割り当てられている。
　ところで、内周側端子群１５は、中心部分にも端子１０が存在して、中央部に隙間を有していない。しかし、図３において３６本の端子１０を有する内周側端子群１５は、中央部の４本の端子１０、最も外周の２０本の端子１０、その間の１２本の端子が、それぞれ矩形環状に並んで（３周分の矩形状の環が並んで）配列されているということができる。従って、図３に例示する内周側端子群１５のように端子１０が密に敷き詰められた状態であっても、端子１０は矩形環状に配列されているということができる。
　内周側端子群１５は、半導体素子５１のほぼ直下に（支持基板２１の板面に直交する方向（支持基板直交方向）に見て半導体素子５１と少なくとも一部が重複する位置に）配置されている。尚、半導体モジュール５が主基板３に実装された状態で、主基板３の基板面に直交する方向（主基板直交方向）は、部品公差や実装誤差を無視すれば、ほぼ支持基板直交方向と同義である。従って、特に断らない限り、本明細書及び図面において、主基板直交方向と支持基板直交方向とは、共通する方向として扱う。
　内周側端子群１５が半導体素子５１のほぼ直下に配置され、内周側端子群１５に電源端子が割り当てられることによって、電気抵抗やインダクタンスの影響ができるだけ小さくなる状態で半導体素子５１に電力を供給することができる。尚、図１０～図１２に例示するように、半導体モジュール５が複数の半導体素子５１を有している場合には、内周側端子群１５を介して電力を供給される対象の半導体素子５１（対象半導体素子）の直下に、内周側端子群１５が配置される。外周側端子群１７の端子１０には、車載情報端末（モニター装置やカメラ、ディスク装置など）と接続される信号端子が割り当てられている。
　図１に示すように、半導体装置１に搭載された半導体モジュール５は、前席用モニタ装置７１、後席用モニタ装置７２、ハードディスク装置７３、ＤＶＤプレイヤー７４、後方カメラ７６等に接続される。本実施形態において、前席用モニタ装置７１は、図４等を参照して後述する第１画像出力端子群３１（ＶＯ１）と、後述する第１表層配線パターン３１１及び第１基板端子群３０１を介して接続され、後席用モニタ装置７２は、第２画像出力端子群３２（ＶＯ２）と、後述する第２表層配線パターン３１２及び第２基板端子群３０２を介して接続される。ハードディスク装置７３は、第１高速通信インターフェイス（ＩＦ）端子群３３（ＦＴ１）と接続され、ＤＶＤプレイヤー７４は、第２高速通信インターフェイス（ＩＦ）端子群３４（ＦＴ２）と第１表層配線パターン３１１及び第１基板端子群３０１を介して接続される。また、後方カメラ７６は、画像入力端子群３９（ＶＩ）と接続される。
　ところで、２系統の画像出力端子群、即ち、第１画像出力端子群３１（ＶＯ１）及び第２画像出力端子群３２（ＶＯ２）が、図９に例示したように一箇所に設けられていると、前席用モニタ装置７１及び後席用モニタ装置７２の何れかと、半導体モジュール５との配線距離が長くなる可能性がある。同様に、２系統の高速通信インターフェイス端子群、即ち、第１高速通信インターフェイス端子群３３（ＦＴ１）及び第２高速通信インターフェイス端子群３４（ＦＴ２）が、図９に例示したように一箇所に設けられていると、ハードディスク装置７３及びＤＶＤプレイヤー７４の何れかと、半導体モジュール５との配線距離が長くなる可能性がある。また、半導体装置１の主基板３において、何れか一方の装置への配線を長く引き回す必要が生じるので、半導体装置１の主基板３が大型化する可能性がある。さらに、長い配線によって放射ノイズが大きくなって他の回路に影響を与えたり、配線が外来ノイズを受けて信号の信頼性が低下したりする可能性もある。
　そこで、本実施形態では、図４に示すように、第１画像出力端子群３１（ＶＯ１）が支持基板２１のモジュール第１辺２ａの側に配置され、第２画像出力端子群３２（ＶＯ２）がモジュール第１辺２ａの対辺であるモジュール第２辺２ｃの側に配置されている。即ち、図１及び図４に示すように、第１画像出力端子群３１（ＶＯ１）は前席用モニタ装置７１の側となるように、第２画像出力端子群３２（ＶＯ２）は後席用モニタ装置７２の側となるように配置されている。これによって、前席用モニタ装置７１及び後席用モニタ装置７２の双方と、半導体モジュール５との配線距離を適切な長さとすることができる。尚、図４以下において端子１０の割り当てを例示する図も、図３と同様に半導体モジュール５を上面２１ａ（支持基板２１の実装面）の側から見た透視図である。
　第１画像出力端子群３１（ＶＯ１）及び第２画像出力端子群３２（ＶＯ２）は、例えば、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）規格や、ＬＶＤＳ（Low Voltage Differential Signaling）規格に準拠した端子群である。第１画像出力端子群３１（ＶＯ１）と、第２画像出力端子群３２（ＶＯ２）とは、準拠する規格が同じであっても良いし、異なっていても良い。
　本実施形態では、さらに、図４に示すように、第１高速通信インターフェイス端子群３３（ＦＴ１）がモジュール第１辺２ａの側に配置され、第２高速通信インターフェイス端子群３４（ＦＴ２）がモジュール第１辺２ａの対辺であるモジュール第２辺２ｃの側に配置されている。即ち、図１及び図４に示すように、第１高速通信インターフェイス端子群３３（ＦＴ１）はハードディスク装置７３の側となるように、第２高速通信インターフェイス端子群３４（ＦＴ２）はＤＶＤプレイヤー７４の側となるように配置されている。これによって、ハードディスク装置７３及びＤＶＤプレイヤー７４の双方と、半導体モジュール５との配線距離を適切な長さとすることができる。
　第１高速通信インターフェイス端子群３３（ＦＴ１）及び第２高速通信インターフェイス端子群３４（ＦＴ２）は、例えば、ＳＡＴＡ（Serial AT Attachment）、ＰＣＩｅ（Peripheral Component Interconnect Express）、ＵＳＢ（Universal Serial Bus）２．０、同３．０、等の規格に準拠した端子群である。画像出力端子群と同様に、第１高速通信インターフェイス端子群３３（ＦＴ１）及び第２高速通信インターフェイス端子群３４（ＦＴ２）も、準拠する規格が同じであっても良いし、異なっていても良い。
　尚、本実施形態では、画像入力端子群３９（ＶＩ）もモジュール第２辺２ｃの側に配置されており、車両の後方に配置されている後方カメラ７６と、半導体モジュール５との配線距離を適切な長さとすることができる。図４において、カードインターフェイス（ＩＦ）端子群３６（ＣＲＤ）は、ＳＤメモリーカード、マルチメディアカード（ＭＭＣ）などのメモリーカードのリーダー／ライターと接続される端子群である。近年、このようなメモリーカードのリーダー／ライターは、前部座席のコンソールに設置される場合がある。このため、本実施形態では、カードインターフェイス端子群３６（ＣＲＤ）は、モジュール第１辺２ａの側に配置されている。
　ワイヤレス通信インターフェイス（ＩＦ）端子群３８（ＷＬＴ）は、ＷｉＦｉやイーサネット（登録商標）ＡＶＢ（Audio/Video Bridging）に対応する通信機器（ルーター等）に接続される端子群である。送受信環境を考慮すると、通信機器はフロントガラスの近傍等に配置されることが好ましく、本実施形態では、ワイヤレス通信インターフェイス端子群３８（ＷＬＴ）は、モジュール第１辺２ａの側に配置されている。
　そのほかの端子群、例えば、中低速通信インターフェイス（ＩＦ）端子群３７（ＳＭＴ）や、オーディオインターフェイス（ＩＦ）端子群４１（ＡＵ）は、上述した端子群よりも優先順位は低下するが、それぞれ、接続対象の機器との配線を考慮して適切な位置に配置されている。
　ところで、半導体素子５１の中において、第１画像出力端子群３１（ＶＯ１）に対応する機能を実現する信号処理を行う信号処理部と、第２画像出力端子群３２（ＶＯ２）に対応する機能を実現する信号処理を行う信号処理部とは、回路構成が共通する部分も多い。同様に、半導体素子５１の中において、第１高速通信インターフェイス端子群３３（ＦＴ１）に対応する機能を実現する信号処理を行う信号処理部と、第２高速通信インターフェイス端子群３４（ＦＴ２）に対応する機能を実現する信号処理を行う信号処理部とも、回路構成が共通する部分は多い。従って、半導体素子５１の中においては、同一の機能（類似の機能）を有する信号処理部や、当該信号処理部へ電源を供給する電源部（電源供給部）が近接していると好適である。
　図５は、画像出力端子群（３１，３２）及び高速通信インターフェイス端子群（３３，３４）に関する信号処理部（５３，５４，５５，５６）及び電源部（５７，５８）と、端子群（３１，３２，３３，３４）との関係を模式的に示している。第１画像出力処理部５３（Ｂ－ＶＯ１）は、第１画像出力端子群３１（ＶＯ１）に対応する機能を実現する信号処理を行う信号処理部であり、第２画像出力処理部５４（Ｂ－ＶＯ２）は、第２画像出力端子群３２（ＶＯ２）に対応する機能を実現する信号処理を行う信号処理部である。また、第１高速通信処理部５５（Ｂ－ＦＴ１）は、第１高速通信インターフェイス端子群３３（ＦＴ１）に対応する機能を実現する信号処理を行う信号処理部であり、第２高速通信処理部５６（Ｂ－ＦＴ２）は、第２高速通信インターフェイス端子群３４（ＦＴ２）に対応する機能を実現する信号処理を行う信号処理部である。画像出力電源部５７（ＰＷ－ＶＯ）は、第１画像出力処理部５３（Ｂ－ＶＯ１）及び第２画像出力処理部５４（Ｂ－ＶＯ２）に共通の動作電源を供給する電源供給部であり、高速通信電源部５８（ＰＷ－ＦＴ）は、第１高速通信処理部５５（Ｂ－ＦＴ１）及び第２高速通信処理部５６（Ｂ－ＦＴ２）に共通の動作電源を供給する電源供給部である。
　第１画像出力処理部５３（Ｂ－ＶＯ１）、第２画像出力処理部５４（Ｂ－ＶＯ２）、画像出力電源部５７（ＰＷ－ＶＯ）は、半導体素子５１の中において、連続する領域内に近接して配置されている。同様に、第１高速通信処理部５５（Ｂ－ＦＴ１）、第２高速通信処理部５６（Ｂ－ＦＴ２）、高速通信電源部５８（ＰＷ－ＦＴ）も、半導体素子５１の中において、連続する領域内に近接して配置されている。
　第１画像出力処理部５３（Ｂ－ＶＯ１）は、半導体素子５１上において第１画像出力電極群８１（電極パッド群）（Ｅ－ＶＯ１）と電気的に接続され、第１画像出力電極群８１（Ｅ－ＶＯ１）と第１画像出力端子群３１（ＶＯ１）の裏面側の電極パターン２６とが、パッケージ２内において例えばボンディングワイヤー２５によって電気的に接続される。また、第２画像出力処理部５４（Ｂ－ＶＯ２）は、半導体素子５１上において第２画像出力電極群８２（電極パッド群）（Ｅ－ＶＯ２）と電気的に接続され、第２画像出力電極群８２（Ｅ－ＶＯ２）と第２画像出力端子群３２（ＶＯ２）の裏面側の電極パターン２６とが、パッケージ２内において例えばボンディングワイヤー２５によって電気的に接続される。本実施形態では、第２画像出力処理部５４（Ｂ－ＶＯ２）と第２画像出力電極群８２（Ｅ－ＶＯ２）とは近接しているが、第１画像出力処理部５３（Ｂ－ＶＯ１）と第１画像出力電極群８１（Ｅ－ＶＯ１）とは離間している。従って、第１画像出力処理部５３（Ｂ－ＶＯ１）と第１画像出力電極群８１（Ｅ－ＶＯ１）とは半導体素子５１の中央部に形成されている他の機能の回路の中を通って電気的に接続されている。
　同様に、第１高速通信処理部５５（Ｂ－ＦＴ１）は、半導体素子５１上において第１高速通信電極群８３（電極パッド群）（Ｅ－ＦＴ１）と電気的に接続され、第１高速通信電極群８３（Ｅ－ＦＴ１）と第１高速通信インターフェイス端子群３３（ＦＴ１）の裏面側の電極パターン２６とが、パッケージ２内において例えばボンディングワイヤー２５によって電気的に接続される。また、第２高速通信処理部５６（Ｂ－ＦＴ２）は、半導体素子５１上において第２高速通信電極群８４（電極パッド群）（Ｅ－ＦＴ２）と電気的に接続され、第２高速通信電極群８４（Ｅ－ＦＴ２）と第２高速通信インターフェイス端子群３４（ＦＴ２）の裏面側の電極パターン２６とが、パッケージ２内において例えばボンディングワイヤー２５によって電気的に接続される。本実施形態では、第２高速通信処理部５６（Ｂ－ＦＴ２）と第２高速通信電極群８４（Ｅ－ＦＴ２）とは近接しているが、第１高速通信処理部５５（Ｂ－ＦＴ１）と第１高速通信電極群８３（Ｅ－ＶＯ１）とは離間している。従って、第１高速通信処理部５５（Ｂ－ＦＴ１）と第１高速通信電極群８３（Ｅ－ＦＴ１）とは半導体素子５１の中央部に形成されている他の機能の回路の中を通って電気的に接続されている。
　尚、図２を参照して上述したように、半導体モジュール５は、支持基板２１の実装面（上面２１ａ）に半導体素子５１を実装し、上面２１ａの裏面側である下面２１ｂに端子１０が形成されて構成されている。つまり、半導体素子５１と端子１０とは、支持基板２１に形成された配線（スルーホール２７等を含む）を介して接続されている。図５では、半導体素子５１の中で電極パッド群を別の領域に配置し、互いに近接する各電極パッド群と各端子群（電極パターン２６）とをボンディングワイヤー２５で接続する形態を例示した。しかし、各電極パッド群と各端子群とが近接していなくとも、支持基板２１上の配線によって、端子群を異なる領域（対辺同士）に配置することができる。
　例えば、図５において、第２画像出力電極群８２（Ｅ－ＶＯ２）の対辺に配置されている第１画像出力電極群８１（Ｅ－ＶＯ１）が、第２画像出力電極群８２（電極パッド群）に隣接して配置されてもよい。この場合、第１画像出力電極群８１（Ｅ－ＶＯ１）の近傍において、第１画像出力電極群８１（Ｅ－ＶＯ１）と支持基板２１の上面２１ａに設けられた電極パターン２６とがボンディングワイヤー２５によって接続される。この電極パターン２６は、第１画像出力端子群３１（ＶＯ１）と同じ側の辺ではない位置に設けられている。従って、この電極パターン２６と、第１画像出力端子群３１（ＶＯ１）の裏面との間には、支持基板２１（上面２１ａ或いは内層の配線層）を通る配線パターンが設けられる。
　何れの形態を適用しても、同一の機能（類似の機能）を有する信号処理部は、共通の電源供給部から共通の動作電源を供給されるので、端子１０を分割配置したことにより、半導体素子５１の回路規模が増大することは抑制される。
　以上説明したように、半導体モジュール５は、複数の端子１０を有する矩形状の１つのパッケージ２と、画像出力機能及び通信インターフェイス機能のいずれか一方の機能を有する端子群である第１モジュール端子群１１及び第２モジュール端子群１２と、を有する。上記の説明において、第１画像出力端子群３１（ＶＯ１）及び第１高速通信インターフェイス端子群３３（ＦＴ１）が、第１モジュール端子群１１に相当する。また、上記の説明において、第２画像出力端子群３２（ＶＯ２）及び第２高速通信インターフェイス端子群３４（ＦＴ２）が、第２モジュール端子群１２に相当する。上述したように、第１モジュール端子群１１（３１，３３）は、モジュール第１辺２ａの側に配置され、第２モジュール端子群１２（３２，３４）は、モジュール第１辺２ａの対辺であるモジュール第２辺２ｃの側に配置されている。
　尚、上記の説明においては、画像出力機能を有する端子群、及び通信インターフェイス機能を有する端子群の双方が、第１モジュール端子群１１及び第２モジュール端子群１２を有する態様を例示したが、何れか一方の機能を有する端子群を複数組有していればよい。つまり、画像出力機能を有する端子群として、第１モジュール端子群１１及び第２モジュール端子群１２を有している態様であっても良いし、通信インターフェイス機能を有する端子群として、第１モジュール端子群１１及び第２モジュール端子群１２を有している態様であっても良い。
　また、半導体モジュール５は、第１モジュール端子群１１に対応する機能を実現する信号処理を行う第１信号処理部６１と、第２モジュール端子群１２に対応する機能を実現する信号処理を行う第２信号処理部６２と、第１信号処理部６１及び第２信号処理部６２に共通の動作電源を供給する電源供給部６３と、を有する。上記の説明において、第１画像出力処理部５３（Ｂ－ＶＯ１）及び第１高速通信処理部５５（Ｂ－ＦＴ１）が、第１信号処理部６１に相当し、第２画像出力処理部５４（Ｂ－ＶＯ２）及び第２高速通信処理部５６（Ｂ－ＦＴ２）が、第２信号処理部６２に相当する。また、画像出力電源部５７（ＰＷ－ＶＯ）及び高速通信電源部５８（ＰＷ－ＦＴ）が、電源供給部６３に相当する。
　ところで、上記の説明においては、同一の（類似の）機能を有する端子群として、第１モジュール端子群１１と、第２モジュール端子群１２とを有する態様を例示した。しかし、端子群は２つに限らず、３以上設けられていてもよい。図６は、半導体モジュール５が、第１モジュール端子群１１及び第２モジュール端子群１２に加えて、第３モジュール端子群１３を有する態様を例示している。第３モジュール端子群１３は、画像出力機能又は通信インターフェイス機能の何れかの機能を有する端子群であって、第１モジュール端子群１１及び第２モジュール端子群１２と同じ機能（類似の機能）を有する端子群である。半導体モジュール５と接続される周辺機器と、半導体モジュール５との配置を考慮すると、第３モジュール端子群１３は、モジュール第１辺２ａ及びモジュール第２辺２ｃとは異なるモジュール第３辺（“２ｂ”或いは“２ｄ”）の側に配置されていると好適である。矩形状の支持基板２１の４辺の内の３辺に、同等の機能（類似の機能）を有する端子群が分配して配置されるので、半導体モジュール５に接続される周辺機器と、半導体モジュール５との配置の自由度が高くなる。また、半導体モジュール５と各周辺機器との配線効率も向上する。
　図６では、高速通信インターフェイス機能を有する第３モジュール端子群１３として、第３高速通信インターフェイス（ＩＦ）端子群３５（ＦＴ３）を有する態様を例示している。図６では、第３高速通信インターフェイス端子群３５が、符号“２ｄ”で示される辺の側に配置されており、当該辺“２ｄ”がモジュール第３辺となる。当然ながら、第３高速通信インターフェイス端子群３５（ＦＴ３）は、符号“２ｂ”で示される辺の側に配置されていてもよい。この場合には、当該辺“２ｂ”がモジュール第３辺となる。
また、図４及び図６等を参照して上述した態様においては、第１モジュール端子群１１がモジュール第１辺２ａに沿って並んで配置され、第２モジュール端子群１２がモジュール第２辺２ｃに沿って並んで配置されている態様を例示した。このように互いに対辺となる辺に沿って端子群が並んで配置されていると、半導体モジュール５を挟んで、接続先の装置が配置される場合に効率のよい配線が実現できる。しかし、第１モジュール端子群１１は相対的にモジュール第１辺２ａの側に配置されていれば良く、第２モジュール端子群１２は相対的にモジュール第２辺２ｃの側に配置されていれば良い。このように配置であっても、配線効率の向上には効果がある。
　即ち、図７における第１高速通信インターフェイス端子群３３（ＦＴ１）のように、モジュール第１辺２ａに対して直交する方向に並び、モジュール第１辺２ａとモジュール第２辺２ｃとの間の辺“２ｄ”に沿って配置されていても、第２高速通信インターフェイス端子群３４（ＦＴ２）に対して相対的にモジュール第１辺２ａの側に配置されていれば良い。同様に、図７における第２高速通信インターフェイス端子群３４（ＦＴ２）のように、モジュール第２辺２ｃに対して直交する方向に並び、モジュール第２辺２ｃとモジュール第１辺２ａとの間の辺“２ｄ”に沿って配置されていても、第１高速通信インターフェイス端子群３３（ＦＴ１）に対して相対的にモジュール第２辺２ｃの側に配置されていれば良い。より好ましくは、図７に示すように、第１高速通信インターフェイス端子群３３（ＦＴ１）の内の少なくとも一部の端子１０がモジュール第１辺２ａに沿って配置されていると良い。同様に、第２高速通信インターフェイス端子群３４（ＦＴ２）の内の少なくとも一部の端子１０がモジュール第２辺２ｃに沿って配置されていると良い。
　上述したように、半導体素子５１は、半導体素子５１に応じた端子配置を有しているが、その端子配置は支持基板２１において変更することができる。つまり、主基板３に実装された場合に適した端子配置となるように、半導体モジュール５の端子１０の配置を支持基板２１において設定することができる。また、複数の半導体素子５１を支持基板２１の上で接続することによって、それらの半導体素子５１の間でのみ接続される端子を、半導体モジュール５の端子１０から削減することができる。端子１０の総数が削減されることによって、より適切に端子１０を配列することができる。図１６は、図１１に例示するマルチチップモジュール５Ｍのように、プロセッサ５１ｂとメモリ５１ｑとを備えている場合の、プロセッサ５１ｂ（半導体チップ）の端子配置と、マルチチップモジュール５Ｍの端子配置との関係を例示している。
　図１６において、プロセッサ５１ｂの各端子群（複数の素子端子）は以下に対応する。ＭＥＭ１及びＭＥＭ２はメモリ５１ｑと接続される端子群、ＶＯ１、ＶＯ２、ＶＯ３、ＶＯ４は、画像出力端子群、ＦＴ１、ＦＴ２、ＦＴ３、ＦＴ４は高速通信インターフェイス端子群、ＶＩは画像入力端子群を示している。プロセッサ５１ｂでは、４種類の画像出力端子群はチップの同じ側に配置されており、同様に４種類の高速通信インターフェイス端子群もチップの同じ側に配置されている。
　ここで、ＶＯ１、ＶＯ２、ＶＯ３、ＶＯ４、ＦＴ１、ＦＴ２、ＦＴ３、ＦＴ４は、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群（複数の素子端子）である第１素子端子群及び第２素子端子群に対応する。具体的には、第１素子端子群及び第２素子端子群が画像出力機能を有する端子群である場合、第１素子端子群は、ＶＯ１、ＶＯ２、ＶＯ３、ＶＯ４の何れか１つから３つに対応し、第２素子端子群は、ＶＯ１、ＶＯ２、ＶＯ３、ＶＯ４の内、第１素子端子群に対応しない何れか１つ又は３つに対応する。同様に、第１素子端子群及び第２素子端子群が通信インターフェイス機能を有する端子群である場合、第１素子端子群は、ＦＴ１、ＦＴ２、ＦＴ３、ＦＴ４の何れか１つから３つに対応し、第２素子端子群は、ＦＴ１、ＦＴ２、ＦＴ３、ＦＴ４の内、第１素子端子群に対応しない何れか１つ又は３つに対応する。
　そして、第１素子端子群及び第２素子端子群は、パッケージの同一の辺の側に配置されている。具体的には、第１素子端子群及び第２素子端子群が画像出力機能を有する端子群である場合には、符号“５０ｂ”で示される辺の側に、画像出力機能を有する端子群ＶＯ１、ＶＯ２、ＶＯ３、ＶＯ４の全てが配置されている。また、第１素子端子群及び第２素子端子群が通信インターフェイス機能を有する端子群である場合には、符号“５０ｄ”で示される辺の側に、通信インターフェイス機能を有する端子群ＦＴ１、ＦＴ２、ＦＴ３、ＦＴ４の全てが配置されている。
　上述したように、半導体モジュール５は、少なくともプロセッサ５１ｂ（半導体チップ）が支持基板２１に実装されたマルチチップモジュール５Ｍである。そして、マルチチップモジュール５Ｍでは、複数の素子端子の配置と複数の端子１０（接続端子）の配置とが支持基板２１において並び替えられている。図１６では、少なくとも第１素子端子群（プロセッサ５１ｂのＶＯ１）が第１モジュール端子群（第１画像出力端子群３１（ＶＯ１）、）に接続され、第２素子端子群（プロセッサ５１ｂのＶＯ２，ＶＯ３，ＶＯ４）が第２モジュール端子群（第２画像出力端子群３２（３２ａ，３２ｂ，３２ｃ）（ＶＯ２））に接続されるように並び替えられている形態を例示している。プロセッサ５１ｂでは、画像出力機能を有する端子群ＶＯ１、ＶＯ２、ＶＯ３、ＶＯ４の全てが符号“５０ｂ”で示される辺の側に配置されているが、マルチチップモジュール５Ｍでは、ＶＯ１がモジュール第１辺２ａの側に配置され、ＶＯ２、ＶＯ３、ＶＯ３がモジュール第１辺２ａの対辺のモジュール第２辺２ｃの側に配置されている。尚、高速通信インターフェイス機能を有する端子群も、対辺の関係ではないが、半導体モジュールの異なる辺の側に分散して配置されている。
　このように、半導体モジュール５では、４種類の画像出力端子群はチップの異なる辺の側に分散して配置され、４種類の高速通信インターフェイス端子群も分散して配置されている。プロセッサ５１ｂのＭＥＭ１及びＭＥＭ２は、半導体モジュール５の支持基板２１上において、メモリ５１ｑと接続されるので、ＭＥＭ１及びＭＥＭ２は半導体モジュール５の端子群から除外することができる。従って、半導体モジュール５における端子配置の自由度が向上する。尚、図１７は、図１６の半導体モジュール５に対応する端子配置を模式的に示している。図１７では、半導体モジュール５を上面（支持基板２１の上面２１ａ）の側から見た下面（支持基板２１の下面２１ｂ）の透視図の形態で端子配置を例示している。
　図１８から図２１は、半導体装置１が搭載されるナビゲーションユニット７０（画像表示ユニット）を示している。このナビゲーションユニット７０は、前席用モニタ装置７１を備えた、いわゆるディスプレイ一体型のユニットであり、例えば、車両のダッシュボードの中央（コンソール）に収容される。前席用モニタ装置７１は、車両のダッシュボードに設置される第１表示装置に相当し、その表示面が車両の前後方向ＦＲにおいて後方Ｒを向くように設置されている。つまり、ナビゲーションユニット７０は、車室内において乗員よりも前方Ｆの側のダッシュボードの中央に収容され、乗員が前席用モニタ装置７１を見ることができるように設置されている。ナビゲーションユニット７０は、前席用モニタ装置７１及びカードスロット７０１を有するディスプレイ部７０ａ、及び、図２１に示す半導体装置１を収容する本体部７０ｂを備えている。ディスプレイ部７０ａと本体部７０ｂとは、それぞれ異なる筐体を有して構成されており、金具等を用いて機械的に結合される。ディスプレイ部７０ａと本体部７０ｂとは、電気的には後述するディスプレイ用コネクタ７０２を介して接続される。ナビゲーションユニット７０がダッシュボードに設置された状態において、ディスプレイ部７０ａは本体部７０ｂに対して、後方Ｒの側に位置するように配置されている。
　図１９に示すように、本体部７０ｂには、ディスプレイ部７０ａと半導体装置１とを接続するディスプレイ用コネクタ７０２が本体部７０ｂから突出するように備えられている。さらに、本体部７０ｂには、半導体装置１と他の装置とを電気的に接続するコネクタ群７００も本体部７０ｂから突出するように備えられている。他の装置とは、例えば、後席用モニタ装置７２、車両のメーターパネルに設置されるサブディスプレイ、ダッシュボードに設置されてエアコンディショナーや外気温、オーディオ装置などの車載装置の動作情報を表示するセンターディスプレイ、後方カメラ７６、携帯電話網を利用した車載通信装置などを含む。サブディスプレイ、センターディスプレイ、後席用モニタ装置７２などは、第２表示装置に相当する。
　図２１は、半導体モジュール５が搭載される主基板３を模式的に示している。図２１において太い実線の矢印、及び太い破線の矢印は、半導体モジュール５から主基板３の基板端子群（３０１，３０２）への配線の方向を模式的に示している。概ね、これらの矢印に沿うように、主基板３の表層配線層３０ａに表層配線パターン（３１１，３１２）が形成される。
　図２１に示すように、主基板３には、車両の前後方向ＦＲにおいて後方Ｒの側に位置する基板第１辺３ａの側、及び、車両の前後方向ＦＲにおいて前方Ｆの側に位置する基板第２辺３ｃの側に、それぞれ端子が設けられている。つまり、主基板３は、前後方向ＦＲに沿って互いに対辺である基板第１辺３ａ及び基板第２辺３ｃの側に端子群を有している。上述したように、ナビゲーションユニット７０がダッシュボードに設置された状態において、ディスプレイ部７０ａは本体部７０ｂに対して、後方Ｒの側に位置するように配置されている。従って、ディスプレイ部７０ａとの間での信号を伝送するためのディスプレイ用コネクタ７０２は、ナビゲーションユニット７０がダッシュボードに設置された状態において後方Ｒの側に位置する基板第１辺３ａの側に配置されている。基板第２辺３ｃの側には、コネクタ群７００（７０３，７０４，７０６等）が配置されている。ディスプレイ用コネクタ７０２は、第１基板端子群３０１に相当し、画像出力信号、ＰＣＩｅやＵＳＢ等の通信インターフェイス信号を前席用モニタ装置７１へ伝達する。半導体モジュール５には、主基板３に実装された状態で、主基板３の基板第１辺３ａの側（ディスプレイ用コネクタ７０２の側）に、前席用モニタ装置７１への画像出力（Ａ１）、ＰＣＩｅやＵＳＢ等の通信インターフェイス（Ａ２，Ａ３）に対応する端子が設けられている。
　また、基板第１辺３ａとは異なる辺の側、本形態では対辺である基板第２辺３ｃの側（コネクタ群７００の側）に、メータディスプレイやセンターディスプレイ、後席用モニタ装置７２などへの画像出力（Ｃ１，Ｃ２）、ＬＶＤＳ規格に準拠した通信インターフェイス（Ｃ４）に対応する端子群が設けられている。これらの端子群は、コネクタ（７０３，７０４，７０６）を介して、上述したように、ナビゲーションユニット７０とは別の装置と接続される。コネクタ群７００は、第２基板端子群３０２に相当する。尚、基板第１辺３ａに対して基板第２辺３ｃの側において、基板第３辺３ｂに沿って、携帯電話通信のためのＬＴＥモジュールとのインターフェイス（Ｃ５）に対応する端子群が設けられている。
　上述したように、第１モジュール端子群１１及び第２モジュール端子群１２は、画像出力機能を有するモジュール端子群である。第１基板端子群３０１及び第２基板端子群３０２は、画像表示装置に接続される基板端子群である。主基板３は、前席用モニタ装置７１（第１表示装置）を備えたナビゲーションユニット７０（画像表示ユニット）に備えられている。第１基板端子群３０１は、ナビゲーションユニット７０（画像表示ユニット）内において、前席用モニタ装置７１（第１表示装置）と接続されている。第２基板端子群３０２は、ナビゲーションユニット７０（画像表示ユニット）に設けられたコネクタ群７００（外部出力端子）に接続される。第２基板端子群３０２は、ナビゲーションユニット７０（画像表示ユニット）とは独立して設けられた画像表示装置（メータディスプレイ、センターディスプレイ、後席用モニタ装置７２などの第２表示装置）とコネクタ群７００（外部出力端子）を介して接続される。
　図２２から図２５は、半導体装置１が搭載されるマルチメディアユニット８０（画像表示ユニット）を示している。このマルチメディアユニット８０は、例えば、車両のシートの下部やトランクルーム（カーゴルーム）の下部に収容される。マルチメディアユニット８０は、ナビゲーション部８１０と、オーディオ部８２０とを備えている。ナビゲーション部８１０には、図２５に示す半導体装置１が収容されている。ナビゲーション部８１０には、図２４に示すように、コネクタ群８００が備えられている。
　ナビゲーション部８１０の半導体装置１と、オーディオ部８２０とは、接続コネクタ８０２によって接続される。図２３に示すようにオーディオ部８２０の側の接続コネクタ８０２を符号“８０２ｂ”で示し、図２５に示すように、ナビゲーション部８１０（半導体装置１）の側の接続コネクタ８０２を符号“８０２ａ”で示している。オーディオ部８２０には、図２４に示すように、ディスプレイ用コネクタ８０１ａ（８０１ｂ，８０１ｃも含む）が備えられている。ディスプレイ用コネクタ８０１ａは、前席用モニタ装置７１への画像出力信号を伝達し、コネクタ８０１ｂ及び８０１ｃは、ＰＣＩｅやＵＳＢ等の通信インターフェイス信号を前席用モニタ装置７１へ伝達する。
　図２１と同様に、図２５は、半導体モジュール５が搭載される主基板３を模式的に示している。図２５においても、太い実線の矢印、及び太い破線の矢印は、半導体モジュール５から主基板３の基板端子群（３０１，３０２）への配線の方向を模式的に示している。概ね、これらの矢印に沿うように、主基板３の表層配線層３０ａに表層配線パターン（３１１，３１２）が形成される。
　図２５に示すように、半導体モジュール５には、主基板３に実装された状態で、主基板３の基板第１辺３ａの側（接続コネクタ８０２の側）に、前席用モニタ装置７１への画像出力（Ａ１）、ＰＣＩｅやＵＳＢ等の通信インターフェイス（Ａ２，Ａ３，Ａ４）に対応する端子が設けられている。本実施形態では、これらの信号は、接続コネクタ８０２を介してオーディオ部８２０に収容された副基板８２１（別基板）に伝達され、副基板８２１に実装されたディスプレイ用コネクタ８０１ａ（及び８０１ｂ，８０１ｃ）を介して、前席用モニタ装置７１へ伝達される。接続コネクタ８０２の内、主基板３におけるコネクタ“８０２ａ”は、第１基板端子群３０１に相当する。
　また、基板第１辺３ａとは異なる辺の側、本形態では対辺である基板第２辺３ｃの側（コネクタ群８００の側）に、メータディスプレイやセンターディスプレイなどへの画像出力（Ｃ１，Ｃ２，Ｃ３）、ＬＶＤＳ規格に準拠した通信インターフェイス（Ｃ４）に対応する端子群が設けられている。これらの端子群は、コネクタ（８０３，８０４，８０５，８０６）を介して、マルチメディアユニット８０とは別の装置と接続される。コネクタ群８００は、第２基板端子群３０２に相当する。また、基板第２辺３ｃの側には、主基板３に実装された携帯電話通信のためのＬＴＥモジュールとのインターフェイス（Ｃ５）に対応する端子群も設けられている。
　上述したように、第１モジュール端子群１１及び第２モジュール端子群１２は、画像出力機能を有するモジュール端子群である。第１基板端子群３０１及び第２基板端子群３０２は、画像表示装置に接続される基板端子群である。主基板３は、マルチメディアユニット８０（画像表示ユニット）に備えられる。第１基板端子群３０１及び第２基板端子群３０２の何れか一方（上記例では第１基板端子群３０１）は、マルチメディアユニット８０（画像表示ユニット）に設けられたディスプレイ用コネクタ（第１外部出力端子：８０１ａ，８０１ｂ，８０１ｃ）を介して、マルチメディアユニット８０（画像表示ユニット）とは独立して設けられた前席用モニタ装置７１（第１表示装置）と接続される。第１基板端子群３０１及び第２基板端子群３０２の何れか他方（上記例では第２基板端子群３０２）は、マルチメディアユニット８０（画像表示ユニット）に設けられたコネクタ群８００（第２外部出力端子）を介して、マルチメディアユニット８０（画像表示ユニット）及び前席用モニタ装置７１（第１表示装置）の双方と独立して設けられた画像表示装置（メータディスプレイ、センターディスプレイ、後席用モニタ装置７２などの第２表示装置）と接続される。マルチメディアユニット８０（画像表示ユニット）は、主基板３とは別の基板（副基板８２１）を少なくとも１つ備える。第１基板端子群３０１及び第２基板端子群３０２の何れか一方（上記例では第１基板端子群３０１）は、当該別の基板（副基板８２１）を介して画像表示装置（上記例では前席用モニタ装置７１（第１表示装置））に接続される。
　尚、図２２から図２５に例示した形態とは異なり、第１基板端子群３０１及び第２基板端子群３０２の何れか一方（第１基板端子群３０１）が、マルチメディアユニット８０（画像表示ユニット）に設けられたコネクタ群８００（第２外部出力端子）を介して、前席用モニタ装置７１（第１表示装置）と接続されてもよい。この場合、第１基板端子群３０１及び第２基板端子群３０２の何れか他方（第２基板端子群３０２）は、マルチメディアユニット８０（画像表示ユニット）に設けられたディスプレイ用コネクタ８０１ａ，８０１ｂ，８０１ｃ（第１外部出力端子）を介して、マルチメディアユニット８０（画像表示ユニット）及び前席用モニタ装置７１（第１表示装置）の双方と独立して設けられた画像表示装置（メータディスプレイ、センターディスプレイ、後席用モニタ装置７２などの第２表示装置）と接続されてもよい。
〔実施形態の概要〕
　以下、上記において説明した半導体装置（１）及び半導体モジュール（５）の概要について簡単に説明する。
　１つの態様として、半導体装置（１）は、
　少なくとも１つの半導体素子（５１）を上面（２１ａ）に支持固定する矩形板状の支持基板（２１）、及び、前記支持基板（２１）の下面（２１ｂ）に沿って平面配置されて前記半導体素子（５１）と電気的に接続される複数の接続端子（１０）を備えた半導体モジュール（５）と、
　複数層の配線層（３０ａ，３０ｂ，３０ｃ，３０ｚ）を有し、前記半導体モジュール（５）が複数の前記接続端子（１０）を介して表面実装される主基板（３）と、を備え、
　複数の前記接続端子（１０）は、前記支持基板（２１）の各辺に沿って複数列の矩形環状に配列されると共に、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群である第１モジュール端子群（１１）及び第２モジュール端子群（１２）とを含み、
　前記第１モジュール端子群（１１）は、前記支持基板（２１）の１つの辺であるモジュール第１辺（２ａ）の側に配置され、
　前記第２モジュール端子群（１２）は、前記モジュール第１辺（２ａ）の対辺であるモジュール第２辺（２ｃ）の側に配置され、
　前記主基板（３）は、画像表示装置（７１，７２）及び通信装置（７３，７４）の何れか一方と接続される第１基板端子群（３０１）及び第２基板端子群（３０２）を備え、
　前記第１基板端子群（３０１）は、前記主基板（３）の１つの辺である基板第１辺（３ａ）の側に配置され、
　前記第２基板端子群（３０２）は、前記基板第１辺（３ａ）の対辺である基板第２辺（３ｃ）の側に配置され、
　前記半導体モジュール（５）は、前記モジュール第１辺（２ａ）が前記モジュール第２辺（２ｃ）よりも前記基板第１辺（３ａ）に近い側となり、前記モジュール第２辺（２ｃ）が前記モジュール第１辺（２ａ）よりも前記基板第２辺（３ｃ）に近い側となるように、前記主基板（３）の表層配線層（３０ａ）に表面実装され、
　前記第１モジュール端子群（１１）と前記第１基板端子群（３０１）とが、前記表層配線層（３０ａ）に形成された第１表層配線パターン（３１１）により接続されると共に、前記第２モジュール端子群（１２）と前記第２基板端子群（３０２）とが、前記表層配線層（３０ａ）に形成された第２表層配線パターン（３１２）により接続される。
　また、１つの態様として、少なくとも１つの半導体素子を上面に支持固定する矩形板状の支持基板、及び、前記支持基板の下面に沿って平面配置されて前記半導体素子と電気的に接続される複数の接続端子を備えた半導体モジュール（５）は、前記接続端子（１０）が、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群である第１モジュール端子群（１１）及び第２モジュール端子群（１２）と、を含み、前記第１モジュール端子群（１１）が、前記支持基板（２１）の１つの辺であるモジュール第１辺（２ａ）の側に配置され、前記第２モジュール端子群（１２）が、前記モジュール第１辺（２ａ）の対辺であるモジュール第２辺（２ｃ）の側に配置されている。
　この構成によれば、半導体モジュール（５）において複数種の画像出力機能を有する端子群（或いは、複数種の通信インターフェイス機能を有する端子群）が、当該半導体モジュール（５）が搭載される主基板（３）において各機能に対応する回路（コネクタ等の端子も含む）が配置される位置に応じて、配置されている。このため、主基板（３）に半導体モジュール（５）を搭載する際に、表層配線層（３０ａ）に形成される配線パターン（第１表層配線パターン（３１１）、第２表層配線パターン（３１２））を用いて結線を行うことができる。その結果、主基板（３）の内層に形成される配線パターンの数を少なく抑えることができるので、主基板（３）の層数が増加することを抑制することができる。尚、半導体モジュール（５）の単体においても、実装先の回路基板を想定した端子配置とすることで、当該回路基板への実装効率を向上させることができる。このように、上記構成によれば、使用環境に適応した入出力端子が配置された半導体モジュールを搭載した半導体装置やそのような半導体モジュールを提供することができる。
　また、１つの態様として、前記半導体素子（５１）は、少なくとも１つの半導体ダイがパッケージに封入された半導体チップ（５１ｂ）であり、前記半導体チップ（５１ｂ）は、前記支持基板（２１）と電気的に接続される複数の素子端子を有し、複数の前記素子端子は、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群である第１素子端子群（ＶＯ１（ＦＴ１））及び第２素子端子群（ＶＯ２（ＦＴ２））とを含み、前記第１素子端子群（ＶＯ１（ＦＴ１））及び前記第２素子端子群（ＶＯ２（ＦＴ２））は、前記パッケージの同一の辺（５０ｂ（５０ｄ））の側に配置され、前記半導体モジュール（５）は、少なくとも前記半導体チップ（５１ｂ）が前記支持基板（２１）に実装され、少なくとも前記第１素子端子群（ＶＯ１（ＦＴ１））が前記第１モジュール端子群（３１（３３））に接続され、前記第２素子端子群（ＶＯ２（ＦＴ２））が前記第２モジュール端子群（３２（３４））に接続されるように、複数の前記素子端子の配置と複数の前記接続端子（１０）の配置とが前記支持基板（２１）において並び替えられているマルチチップモジュール（５Ｍ）であると好適である。
　支持基板（２１）上において、半導体チップ（５１Ｍ）の端子配置を入れ替えて適切な端子配置の半導体モジュール（５）を実現することができる。
　１つの好適な態様として、前記第１モジュール端子群（１１）及び前記第２モジュール端子群（１２）は、画像出力機能を有するモジュール端子群であり、前記第１基板端子群（３０１）及び前記第２基板端子群（３０２）は、前記画像表示装置に接続される基板端子群であり、前記主基板（３）は、前記画像表示装置としての第１表示装置（７１）を備えた画像表示ユニット（７０）に備えられ、前記第１基板端子群（３０１）は、前記画像表示ユニット（７０）内において、前記第１表示装置（７１）と接続され、前記第２基板端子群（３０２）は、前記画像表示ユニット（７０）に設けられた外部出力端子（７００）に接続され、前記画像表示ユニット（７０）とは独立して設けられた前記画像表示装置である第２表示装置と前記外部出力端子（７００）を介して接続される。
　この構成によれば、例えば車両において、ダッシュボードの中央（コンソール）に収容されるようなディスプレイ一体型の画像表示ユニット（７０）を適切に構築することができる。
　１つの好適な態様として、前記第１モジュール端子群（１１）及び前記第２モジュール端子群（１２）は、画像出力機能を有するモジュール端子群であり、前記第１基板端子群（３０１）及び前記第２基板端子群（３０２）は、前記画像表示装置に接続される基板端子群であり、前記主基板（３）は、画像表示ユニット（８０）に備えられ、前記第１基板端子群（３０１）及び前記第２基板端子群（３０２）の何れか一方は、前記画像表示ユニット（８０）に設けられた第１外部出力端子（８０１）を介して、前記画像表示ユニット（８０）とは独立して設けられた前記画像表示装置である第１表示装置（７１）と接続され、前記第１基板端子群（３０１）及び前記第２基板端子群（３０２）の何れか他方は、前記画像表示ユニット（８０）に設けられた第２外部出力端子（８００）を介して、前記画像表示ユニット（８０）及び前記第１表示装置（７１）とは独立して設けられた前記画像表示装置である第２表示装置と接続され、前記画像表示ユニット（８０）は、前記主基板（３）とは別の基板（８２１）を少なくとも１つ備え、前記第１基板端子群（３０１）及び前記第２基板端子群（３０２）の何れか一方は、当該別の基板（８２１）を介して前記画像表示装置に接続される。
　この構成によれば、例えば車両において、ディスプレイ分離型の画像表示ユニット（８０）を適切に構築することができる。
　ここで、前記第１表示装置（７１）は、車両のダッシュボードに設置されるディスプレイであり、前記第２表示装置は、前記車両のメーターパネルに設置されるサブディスプレイ、又は、前記ダッシュボードに設置されて車載装置の動作情報を表示するセンターディスプレイであると好適である。
　この構成によれば、例えば車両において、１つの画像表示ユニット（７０，８０）を複数の表示装置に適切に接続して、効率的に画像表示システムを構築することができる。
　また、１つの態様として、前記半導体モジュール（５）が、画像出力機能又は通信インターフェイス機能の何れかの機能を有する端子群であって、前記第１モジュール端子群（１１）及び前記第２モジュール端子群（１２）と同じ機能を有する端子群である第３モジュール端子群（１３）を更に備え、前記第３モジュール端子群（１３）が、前記支持基板（２１）における前記第１辺（２ａ）及び前記第２辺（２ｃ）とは異なるモジュール第３辺（２ｄ）の側に配置されていると好適である。
　この構成によれば、矩形状の支持基板（２１）の４辺の内の３辺に、同等の機能（類似の機能）を有する端子群が分配して配置されるので、半導体モジュール（５）に接続される周辺機器と、半導体モジュール（５）との配置の自由度が高くなる。また、半導体モジュール（５）と各周辺機器との配線効率も向上する。
１　　　　：半導体装置
２ａ　　　：モジュール第１辺
２ｃ　　　：モジュール第２辺
２ｂ，２ｄ：モジュール第３辺
３　　　　：主基板
３ａ　　　：基板第１辺
３ｃ　　　：基板第２辺
５　　　　：半導体モジュール
５Ｍ　　　：マルチチップモジュール
１０　　　：端子（接続端子）
１１　　　：第１モジュール端子群
１２　　　：第２モジュール端子群
１３　　　：第３モジュール端子群
２１　　　：支持基板
２１ａ　　：上面
２１ｂ　　：下面
３０ａ　　：表層配線層
３１　　　：第１画像出力端子群（第１モジュール端子群）
３２　　　：第２画像出力端子群（第２モジュール端子群）
３３　　　：第１高速通信インターフェイス端子群（第１モジュール端子群）
３４　　　：第２高速通信インターフェイス端子群（第２モジュール端子群）
３５　　　：第３高速通信インターフェイス端子群（第３モジュール端子群）
５１　　　：半導体素子
７０　　　：ナビゲーションユニット（画像表示ユニット）
７１　　　：前席用モニタ装置（画像表示装置、第１表示装置）
８０　　　：マルチメディアユニット（画像表示ユニット）
３０１　　：第１基板端子群
３０２　　：第２基板端子群
３１１　　：第１表層配線パターン
３１２　　：第２表層配線パターン
８２１　　：副基板

Claims (8)

  1. 　少なくとも１つの半導体素子を上面に支持固定する矩形板状の支持基板、及び、前記支持基板の下面に沿って平面配置されて前記半導体素子と電気的に接続される複数の接続端子を備えた半導体モジュールと、
    　複数層の配線層を有し、前記半導体モジュールが複数の前記接続端子を介して表面実装される主基板と、を備え、
    　複数の前記接続端子は、前記支持基板の各辺に沿って複数列の矩形環状に配列されると共に、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群である第１モジュール端子群及び第２モジュール端子群とを含み、
    　前記第１モジュール端子群は、前記支持基板の１つの辺であるモジュール第１辺の側に配置され、
    　前記第２モジュール端子群は、前記モジュール第１辺の対辺であるモジュール第２辺の側に配置され、
    　前記主基板は、画像表示装置及び通信装置の何れか一方と接続される第１基板端子群及び第２基板端子群を備え、
    　前記第１基板端子群は、前記主基板の１つの辺である基板第１辺の側に配置され、
    　前記第２基板端子群は、前記基板第１辺の対辺である基板第２辺の側に配置され、
    　前記半導体モジュールは、前記モジュール第１辺が前記モジュール第２辺よりも前記基板第１辺に近い側となり、前記モジュール第２辺が前記モジュール第１辺よりも前記基板第２辺に近い側となるように、前記主基板の表層配線層に表面実装され、
    　前記第１モジュール端子群と前記第１基板端子群とが、前記表層配線層に形成された第１表層配線パターンにより接続されると共に、前記第２モジュール端子群と前記第２基板端子群とが、前記表層配線層に形成された第２表層配線パターンにより接続される、半導体装置。
  2. 　前記半導体素子は、少なくとも１つの半導体ダイが矩形状のパッケージに封入された半導体チップであり、
    　前記半導体チップは、前記支持基板と電気的に接続される複数の素子端子を有し、
    　複数の前記素子端子は、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群である第１素子端子群及び第２素子端子群を含み、
    　前記第１素子端子群及び前記第２素子端子群は、前記パッケージの同一の辺の側に配置され、
    　前記半導体モジュールは、少なくとも前記半導体チップが前記支持基板に実装され、少なくとも前記第１素子端子群が前記第１モジュール端子群に接続され、前記第２素子端子群が前記第２モジュール端子群に接続されるように、複数の前記素子端子の配置と複数の前記接続端子の配置とが前記支持基板において並び替えられているマルチチップモジュールである請求項１に記載の半導体装置。
  3. 　前記第１モジュール端子群及び前記第２モジュール端子群は、画像出力機能を有するモジュール端子群であり、
    　前記第１基板端子群及び前記第２基板端子群は、前記画像表示装置に接続される基板端子群であり、
    　前記主基板は、前記画像表示装置としての第１表示装置を備えた画像表示ユニットに備えられ、
    　前記第１基板端子群は、前記画像表示ユニット内において、前記第１表示装置と接続され、
    　前記第２基板端子群は、前記画像表示ユニットに設けられた外部出力端子に接続され、前記画像表示ユニットとは独立して設けられた前記画像表示装置である第２表示装置と前記外部出力端子を介して接続される、請求項１又は２に記載の半導体装置。
  4. 　前記第１モジュール端子群及び前記第２モジュール端子群は、画像出力機能を有するモジュール端子群であり、
    　前記第１基板端子群及び前記第２基板端子群は、前記画像表示装置に接続される基板端子群であり、
    　前記主基板は、画像表示ユニットに備えられ、
    　前記第１基板端子群及び前記第２基板端子群の何れか一方は、前記画像表示ユニットに設けられた第１外部出力端子を介して、前記画像表示ユニットとは独立して設けられた前記画像表示装置である第１表示装置と接続され、
    　前記第１基板端子群及び前記第２基板端子群の何れか他方は、前記画像表示ユニットに設けられた第２外部出力端子を介して、前記画像表示ユニット及び前記第１表示装置とは独立して設けられた前記画像表示装置である第２表示装置と接続され、
    　前記画像表示ユニットは、前記主基板とは別の基板を少なくとも１つ備え、前記第１基板端子群及び前記第２基板端子群の何れか一方は、当該別の基板を介して前記画像表示装置に接続される、請求項１又は２に記載の半導体装置。
  5. 　前記第１表示装置は、車両のダッシュボードに設置されるディスプレイであり、
    　前記第２表示装置は、前記車両のメーターパネルに設置されるサブディスプレイ、又は、前記ダッシュボードに設置されて車載装置の動作情報を表示するセンターディスプレイである、請求項３又は４に記載の半導体装置。
  6. 　前記半導体モジュールは、画像出力機能又は通信インターフェイス機能の何れかの機能を有する端子群であって、前記第１モジュール端子群及び前記第２モジュール端子群と同じ機能を有する端子群である第３モジュール端子群を更に備え、
    　前記第３モジュール端子群は、前記支持基板における前記モジュール第１辺及び前記モジュール第２辺とは異なるモジュール第３辺の側に配置されている請求項１から５の何れか一項に記載の半導体装置。
  7. 　少なくとも１つの半導体素子を上面に支持固定する矩形板状の支持基板、及び、前記支持基板の下面に沿って平面配置されて前記半導体素子と電気的に接続される複数の接続端子を備えた半導体モジュールであって、
    　前記接続端子は、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群である第１モジュール端子群及び第２モジュール端子群と、を含み、
    　前記第１モジュール端子群が、前記支持基板の１つの辺であるモジュール第１辺の側に配置され、前記第２モジュール端子群が、前記モジュール第１辺の対辺であるモジュール第２辺の側に配置されている半導体モジュール。
  8. 　前記半導体素子は、少なくとも１つの半導体ダイが矩形状のパッケージに封入された半導体チップであり、
    　前記半導体チップは、前記支持基板と電気的に接続される複数の素子端子を有し、
    　複数の前記素子端子は、画像出力機能及び通信インターフェイス機能の何れか一方の機能を有する端子群である第１素子端子群及び第２素子端子群を含み、
    　前記第１素子端子群及び前記第２素子端子群は、前記パッケージの同一の辺の側に配置され、
    　当該半導体モジュールは、少なくとも前記半導体チップが前記支持基板に実装され、少なくとも前記第１素子端子群が前記第１モジュール端子群に接続され、前記第２素子端子群が前記第２モジュール端子群に接続されるように、複数の前記素子端子の配置と複数の前記接続端子の配置とが前記支持基板において並び替えられているマルチチップモジュールである請求項７に記載の半導体モジュール。
PCT/JP2016/075577 2015-08-31 2016-08-31 半導体装置及び半導体モジュール WO2017038904A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP16841934.9A EP3309831B1 (en) 2015-08-31 2016-08-31 Image display system comprising semiconductor device and semiconductor module
US15/742,228 US10734314B2 (en) 2015-08-31 2016-08-31 Semiconductor device and semiconductor module
CN201680047950.7A CN107960134B (zh) 2015-08-31 2016-08-31 半导体装置以及半导体模块
JP2017538090A JP6443556B2 (ja) 2015-08-31 2016-08-31 半導体装置及び半導体モジュール

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-170408 2015-08-31
JP2015170408 2015-08-31

Publications (1)

Publication Number Publication Date
WO2017038904A1 true WO2017038904A1 (ja) 2017-03-09

Family

ID=58188923

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/075577 WO2017038904A1 (ja) 2015-08-31 2016-08-31 半導体装置及び半導体モジュール

Country Status (5)

Country Link
US (1) US10734314B2 (ja)
EP (1) EP3309831B1 (ja)
JP (1) JP6443556B2 (ja)
CN (1) CN107960134B (ja)
WO (1) WO2017038904A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012796A1 (ja) * 2018-07-10 2020-01-16 アイシン・エィ・ダブリュ株式会社 回路モジュール及び電源チップモジュール
US11425198B2 (en) 2018-07-12 2022-08-23 Daikin Industries, Ltd. Communication system for air conditioner, and air conditioner
JP7413832B2 (ja) 2020-02-27 2024-01-16 セイコーエプソン株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10277275B2 (en) 2015-09-08 2019-04-30 Google Llc Audio media streaming device
US9736531B2 (en) 2015-09-08 2017-08-15 Google Inc. Video media streaming device
JP7439719B2 (ja) 2020-10-05 2024-02-28 株式会社デンソー マルチチップモジュールおよび電子制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156291A (ja) * 2011-01-26 2012-08-16 Hitachi Ltd 半導体装置および半導体装置実装体
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
WO2015079551A1 (ja) * 2013-11-29 2015-06-04 株式会社日立製作所 半導体装置および情報処理装置
JP2015111360A (ja) * 2013-12-06 2015-06-18 ソニー株式会社 半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068284A1 (en) * 2004-10-27 2008-03-20 Fujitsu Ten Limited Display Device
JP4662474B2 (ja) 2006-02-10 2011-03-30 ルネサスエレクトロニクス株式会社 データ処理デバイス
JP4353976B2 (ja) * 2006-12-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 システムインパッケージ
JP4979097B2 (ja) 2010-12-06 2012-07-18 ルネサスエレクトロニクス株式会社 マルチチップモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156291A (ja) * 2011-01-26 2012-08-16 Hitachi Ltd 半導体装置および半導体装置実装体
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
WO2015079551A1 (ja) * 2013-11-29 2015-06-04 株式会社日立製作所 半導体装置および情報処理装置
JP2015111360A (ja) * 2013-12-06 2015-06-18 ソニー株式会社 半導体モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3309831A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020012796A1 (ja) * 2018-07-10 2020-01-16 アイシン・エィ・ダブリュ株式会社 回路モジュール及び電源チップモジュール
CN112335035A (zh) * 2018-07-10 2021-02-05 爱信艾达株式会社 电路模块及电源芯片模块
JPWO2020012796A1 (ja) * 2018-07-10 2021-05-13 アイシン・エィ・ダブリュ株式会社 回路モジュール及び電源チップモジュール
JP7120309B2 (ja) 2018-07-10 2022-08-17 株式会社アイシン 回路モジュール及び電源チップモジュール
US11425198B2 (en) 2018-07-12 2022-08-23 Daikin Industries, Ltd. Communication system for air conditioner, and air conditioner
JP7413832B2 (ja) 2020-02-27 2024-01-16 セイコーエプソン株式会社 半導体装置

Also Published As

Publication number Publication date
US20180204819A1 (en) 2018-07-19
CN107960134B (zh) 2021-01-05
EP3309831B1 (en) 2020-11-04
JP6443556B2 (ja) 2018-12-26
US10734314B2 (en) 2020-08-04
JPWO2017038904A1 (ja) 2018-05-24
EP3309831A4 (en) 2018-08-08
EP3309831A1 (en) 2018-04-18
CN107960134A (zh) 2018-04-24

Similar Documents

Publication Publication Date Title
JP6443556B2 (ja) 半導体装置及び半導体モジュール
CN107949909B (zh) 半导体装置、芯片模块及半导体模块
US6842347B2 (en) Data processing system and associated control chip and printed circuit board
US20060180905A1 (en) IC package with signal land pads
US7480748B2 (en) Printed circuit board (PCB) having a plurality of integrated circuits (ICS) interconnected through routing pins in one central integrated circuit
JPWO2008099711A1 (ja) 半導体装置
US9723731B2 (en) Electronic device for vehicle
US20040064628A1 (en) Improved backplane with an accelerated graphic port in industrial computer
US20070195505A1 (en) Memory module device
US6384346B1 (en) Trace layout of a printed circuit board with AGP and PCI slots
EP3057133A2 (en) Integrated circuit, electronic device and method for transmitting data in electronic device
CN113571480B (zh) 一种基板及其封装结构
US9245828B2 (en) High speed signal conditioning package
US11032910B2 (en) System-in-Package device ball map and layout optimization
JP2007173486A (ja) 小型マルチチップモジュールおよびその製造方法
EP3200569B1 (en) Electronic device and method for transmitting data in electronic device
CN219821355U (zh) 车身控制装置及车辆
CN217825534U (zh) 一种兼容多层端口的电路板
US10412831B2 (en) Circuit board and layout structure
US20220122954A1 (en) Semiconductor device
CN116743678A (zh) 交换系统及电子设备
JP2013229404A (ja) 回路装置、電子機器、および回路装置の実装方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16841934

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017538090

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15742228

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE