JPWO2008099711A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2008099711A1
JPWO2008099711A1 JP2008558048A JP2008558048A JPWO2008099711A1 JP WO2008099711 A1 JPWO2008099711 A1 JP WO2008099711A1 JP 2008558048 A JP2008558048 A JP 2008558048A JP 2008558048 A JP2008558048 A JP 2008558048A JP WO2008099711 A1 JPWO2008099711 A1 JP WO2008099711A1
Authority
JP
Japan
Prior art keywords
circuit
signal transmission
chip
signal processing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008558048A
Other languages
English (en)
Inventor
源洋 中川
源洋 中川
水野　正之
正之 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2008099711A1 publication Critical patent/JPWO2008099711A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

メインチップ１０は、信号処理を行う信号処理回路１１と、信号処理回路１１と信号伝送回路２２の間の信号伝送を行う複数の信号伝送回路１３と、信号処理回路１１の信号処理内容に応じて信号伝送回路１３の動作・非動作を制御する制御回路１４と、を有する。機能チップ２０Ａ〜２０Ｃは、信号処理回路１１とは異なる補助的な信号処理を行う信号処理回路２１と、信号処理回路２１と信号伝送回路１３の間の信号伝送を行う１又は複数の信号伝送回路２２と、を有する。メインチップ１０と機能チップ２０Ａ〜２０Ｃは、積層して配置される。信号伝送回路１３と信号伝送回路２２は、誘導性結合を利用した非接触型の信号伝送回路であり、積層方向から見て重なるように配置される。

Description

（関連出願）本願は、先の日本特許出願２００７−０３２２５５号（２００７年２月１３日出願）の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、複数の半導体チップを組合せた半導体装置に関し、特に、複数の機能を組合せ可能な半導体装置に関する。
半導体製造技術の進展に伴い半導体チップの微細加工が可能となり、同一チップ上にアナログ回路やデジタル回路、さまざまな装置とのインタフェース機能、その他さまざまな機能を搭載し、高度な信号処理を行うＳｏＣ（System on Chip）が実現できるようになった。
例えば、携帯電話機に用いられるＬＳＩチップが挙げられる。携帯電話機向けＬＳＩチップは無線通信制御用の機能ブロックと携帯電話機に組み込まれたさまざまなアプリケーションの演算を行う機能ブロックが１つのチップに搭載されることがある。その機能ブロック以外にも、外部記憶装置との間のインタフェースやカメラユニット制御機能ブロック、ＬＣＤドライバなどさまざまな機能ブロックが顧客要求に合わせて搭載される。
このように、同一チップ上に複数の機能ブロックを搭載することにより、以前の別々のチップに各機能を搭載し、複数のチップによって構成された従来のシステムに比べると占有面積が小さくなり、システムの製造コストの削減が可能となる。
特開昭６２−２４１３６５号公報 特開平４−３０５９６０号公報
以下の分析は、本発明者によりなされる。
なお、上記特許文献１、２の全開示内容はその引用をもって本書に繰込み記載する。
しかしながら、ＳｏＣは、製造時にその機能が限定されてしまうという欠点があった。ＳｏＣの用途が異なる場合、ＳｏＣの用途ごとに全て設計しなおす必要があり、同時に、チップ製造に必要なマスクセットを作り直さなければならない。そのため、設計コストの増大やマスクセット製造費などが増大し、チップ製造コストが増大していた。
また、ＳｏＣでは、各機能ブロックが同一チップ上に製造されるため、機能ブロックそれぞれに最適な製造プロセスを利用できないといった問題もあり、性能劣化、製造コストの増大を招いていた。
また、ＳｏＣにおける機能ブロックごとの電源電圧が異なる場合、ブロック間の電源を分離する必要があり、電源分離のためにチップ占有面積が増大し、更なる製造コストが大きくなっていた。
ところで、前述したＳｏＣの用途ごとにチップの再設計を要するという問題を、冗長に機能ブロックを搭載することで回避しようとする技術が開示されている（例えば、特許文献１、２参照）。すなわち、使用が予想される機能ブロックを予めチップに搭載した状態で設計しておき、その機能ブロックの中から用途に合わせて、選択器やヒューズなどを用いて必要な機能ブロックのみを動作させて要求にこたえようとするものである。このような構成をとれば、予想された機能ブロックの範囲内においてのみ、改めてチップの再設計をすることなく、顧客要求にこたえることが可能となる。
しかしながら、予想していた機能ブロック以外の機能が必要になった場合、チップには必要な機能ブロックが搭載されていないため、チップの再設計が必要となる。また、回路動作を行わない冗長な機能ブロックが搭載されているため、チップ面積が大きくなるという前述の問題はより一層大きくなり、製造コストの増大につながる。同様に、機能ブロック間の電源分離などの問題も解決できない。
本発明の主な課題は、搭載される機能ブロックを必要最低限とし、チップ面積を低減して、製造コストの低減を図ることである。
本発明の一視点においては、複数の半導体チップを組合せた半導体装置において、信号処理を行う第１信号処理回路と、前記第１信号処理回路と外部の間の信号伝送を行う複数の第１信号伝送回路と、前記第１信号処理回路の信号処理内容に応じて前記第１信号伝送回路の動作・非動作を制御する制御回路と、を有する第１の半導体チップと、前記第１信号処理回路とは異なる信号処理を行う第２信号処理回路と、前記第２信号処理回路と前記第１信号伝送回路の間の信号伝送を行う１又は複数の第２信号伝送回路と、を有する第２の半導体チップと、を備えることを特徴とする。
本発明の前記半導体装置において、前記第１の半導体チップは、前記制御回路の制御により前記第１信号伝送回路の動作・非動作を選択する選択回路と、を有することが好ましい。
本発明の前記半導体装置において、前記第１信号処理回路は、共通の信号線群を介して各前記第１信号伝送回路と接続されることが好ましい。
本発明の前記半導体装置において、前記第１信号処理回路は、共通の信号線群を介して各前記選択回路と接続されることが好ましい。
本発明の前記半導体装置において、前記第１の半導体チップと前記第２の半導体チップは、積層して配置され、前記第１信号伝送回路と前記第２信号伝送回路は、積層方向から見て重なるように配置され、前記第１信号伝送回路と前記第２信号伝送回路は、誘導性結合を利用した非接触型の信号伝送回路であることが好ましい。
本発明の前記半導体装置において、前記第１信号伝送回路と前記第２信号伝送回路の間の信号伝送路は、ボンディングワイヤ、ハンダバンプ、容量性結合、及びビアのいずれか１又は複数を含むことが好ましい。
本発明の前記半導体装置において、前記第１信号伝送回路は、前記第１の半導体チップの周縁領域に配置されることが好ましい。
本発明の前記半導体装置において、前記第１の半導体チップ内の回路は、前記第２の半導体チップの機能の種類を問わずに、前記第２の半導体チップ内の回路と組合せ可能に構成されていることが好ましい。
本発明の前記半導体装置において、前記第１の半導体チップと前記第２の半導体チップは、装置の機能や使用が決定される前にあらかじめ製造されていることが好ましい。
本発明によれば、下記の効果が達成される。即ち、新規に設計・製造が必要な回路が必要最低限であり、チップコストの低減が可能である。つまり、汎用的な機能チップをあらかじめ設計・製造しておくことが可能であるので、新規に設計・製造しなければならない回路を含んだチップを必要最低限に抑えられるので、チップの設計・製造・検証に要するコストの削減が可能である。また、製造される個々のチップ面積が小さくなるので、製造時の歩留まりが向上し、チップ製造コストの削減が可能である。さらに、各チップに最適な製造プロセスの選択が可能であるので、製造コストの削減が可能である。加えて、半導体装置の機能変更は、機能チップの追加や変更のみで対応可能であるので、容易に実現できる。
本発明の実施形態１に係る半導体装置の構成を模式的に示した平面図（ブロック図）である。 本発明の実施形態１に係る半導体装置を配線基板に搭載した状態の構成を模式的に示した図１のＸ−Ｘ´間に相当する断面図である。 本発明の実施形態１に係る半導体装置におけるメインチップ内の信号伝送回路と機能チップ内の信号伝送回路の関係を示した模式図である。 本発明の実施形態１に係る半導体装置におけるメインチップ及び機能チップの信号伝送回路における送信回路の回路構成の一例を示した回路図である。 本発明の実施形態１に係る半導体装置におけるメインチップ及び機能チップの信号伝送回路における受信回路の回路構成の一例を示した回路図である。 本発明の実施形態１に係る半導体装置におけるメインチップの信号伝送回路の第１の状態を模式的に示した平面図（ブロック図）である。 本発明の実施形態１に係る半導体装置におけるメインチップの信号伝送回路の第２の状態を模式的に示した平面図（ブロック図）である。 比較例に係る半導体装置の構成を模式的に示した平面図（ブロック図）である。
符号の説明
１ 半導体装置
１０、１１０ メインチップ（第１の半導体チップ）
１１ 信号処理回路
１２、１１２ 信号線
１３、１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１１３ 信号伝送回路
１３ｓ 送信回路
１３ｒ 受信回路
１４ 制御回路
１５、１１５ 選択回路
１６ パッド
２０、２０Ａ、２０Ｂ、２０Ｃ、１２０ 機能チップ（第２の半導体チップ）
２１、１２１ 信号処理回路
２２、１２２ 信号伝送回路
２２ｓ 送信回路
２２ｒ 受信回路
２３、１２３ パッド
３０ 接着部
４０ ハンダボール
４１ ボンディングワイヤ
５０ 配線基板
５１ パッド
５２ パッド
６１ 微笑パルス生成回路
６２ 送信インダクタ
６３ クロック信号
６４ 送信データ
６５ 反転送信データ
７１ 受信インダクタ
７２ クロック信号
７３ 制御信号
７４ 受信データ
７５ 受信反転データ
（実施形態１）
本発明の実施形態１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の構成を模式的に示した平面図（ブロック図）である。図２は、本発明の実施形態１に係る半導体装置を配線基板に搭載した状態の構成を模式的に示した図１のＸ−Ｘ´間に相当する断面図である。図３は、本発明の実施形態１に係る半導体装置におけるメインチップ内の信号伝送回路と機能チップ内の信号伝送回路の関係を示した模式図である。なお、図２では信号線１２を省略している。
半導体装置１は、異なる信号処理を行う半導体チップを組合せた半導体装置である。半導体装置１は、図１においては、半導体チップとしてメインチップ１０と機能チップ２０Ａ〜２０Ｃを有する。半導体装置１は、メインチップ１０と機能チップ２０Ａ〜２０Ｃを裏面（パッド面の反対面）同士を接着した構成となっており、機能チップ２０Ａ〜２０Ｃがメインチップ１０の外周にはみ出した配置となっている（図２参照）。
メインチップ１０は、半導体装置１を搭載する電子機器においてメインとなる機能の信号処理を行う半導体チップである。メインチップ１０は、ハンダボール４０を介して配線基板５０に表面実装され、チップ外からの信号を入出力し、同時に電源の供給を受ける。メインチップ１０は、信号処理回路１１と、信号線１２と、信号伝送回路１３と、制御回路１４と、選択回路１５と、パッド１６と、を有する。
なお、メインチップ１０では、信号の入出力と電源供給の伝送手段としてハンダボール４０を用いているが、これに限定されるものではなく、誘導性結合による伝送手段、容量性結合を利用した伝送手段、チップを貫通する伝送路を形成する貫通ビアを用いた伝送手段、マイクロバンプを用いた伝送手段、ワイヤボンドを用いた伝送手段、またはそれらのいずれかを組合せた信号伝送などでも可能である。
信号処理回路１１は、補助的な機能チップ２０（２０Ａ〜２０Ｃ）の信号処理回路２１との間でメインとなる機能の信号処理を行う回路であり、１個以上ある。信号処理回路１１は、共通の信号線１２（共通バス）を介して各信号伝送回路１３および各選択回路１５と接続されている。信号処理回路１１と各信号伝送回路１３および各選択回路１５との間の接続に共通バスを用いることで、各信号伝送回路１３の配設位置の自由度が増し、様々な機能チップ２０の配設位置や機能に対応することができる。信号線１２は、所定の回路間の信号を伝送する配線である。信号伝送回路１３は、対応する機能チップ２０Ａ〜２０Ｃの信号伝送回路２２と信号の伝送（送受信）を行う回路であり、複数ある。信号伝送回路１３は、対応する選択回路１５の選択により動作・非動作が切り換わる。信号伝送回路１３は、機能チップ２０の信号伝送回路２２との間で伝送されるデータ量に合わせて設計される。なお、信号伝送回路１３の詳細については後述する。制御回路１４は、信号処理回路１１の信号処理内容に応じて選択回路１５と信号線１２を制御する回路であり、間接的には信号伝送回路１３の動作・非動作を制御する。選択回路１５は、対応する制御回路１４の制御により、対応する信号伝送回路１３の動作・非動作を選択する回路である。パッド１６は、ハンダボール４０を介して配線基板５０のパッド５１と電気的に接続するための電極である。
機能チップ２０（２０Ａ〜２０Ｃ）は、メインチップ１０の信号処理回路１１の補助的な機能を実現する半導体チップである。機能チップ２０として、例えば、外部装置とのインタフェース、カメラユニット制御機能ブロック、ＬＣＤドライバ、記憶装置等の単一の機能のみの半導体チップが挙げられる。機能チップ２０は、ボンディングワイヤ４１によって信号の入出力と電源供給を受ける。機能チップ２０は、信号処理回路２１と、信号伝送回路２２と、パッド２３と、を有する。機能チップ２０Ａは、信号処理回路２１、信号伝送回路２２、及びパッド２３の組合せが１組の構成となっている。機能チップ２０Ｂは、信号処理回路２１、信号伝送回路２２、及びパッド２３の組合せが２組の構成となっている。機能チップ２０Ｃは、信号処理回路２１、信号伝送回路２２、及びパッド２３の組合せが４組の構成となっている。
なお、機能チップ２０では、信号の入出力と電源供給の伝送手段としてボンディングワイヤ４１を用いているが、これに限定されるものではなく、誘導性結合による伝送手段、容量性結合を利用した伝送手段、チップを貫通する伝送路を形成する貫通ビアを用いた伝送手段、マイクロバンプを用いた伝送手段、ハンダボールを用いた伝送手段、またはそれらのいずれかを組合せた信号伝送などでも可能である。
信号処理回路２１は、メインとなるメインチップ１０の信号処理回路１１との間で補助的な機能の信号処理（信号処理回路１１とは異なる信号処理）を行う回路である。信号伝送回路２２は、対応するメインチップ１０の信号伝送回路１３と信号の伝送（送受信）を行う回路であり、メインチップ１０における信号伝送回路１３の個数よりも少ない１又は複数個ある。信号伝送回路２２は、メインチップ１０の信号伝送回路１３との間で伝送されるデータ量に合わせて設計される。なお、信号伝送回路２２の詳細については後述する。パッド２３は、ボンディングワイヤ４１を介して配線基板５０のパッド５２と電気的に接続するための電極である。
メインチップ１０と機能チップ２０とは、メインチップ１０内の信号伝送回路１３と機能チップ２０内の信号伝送回路２２とがチップ積層方向にちょうど重なるように実装され、信号伝送回路１３と信号伝送回路２２の間で誘導性結合を用いた非接触信号伝送を利用して信号が伝送される（図２参照）。この時、この信号伝送回路１３及び信号伝送回路２２内の送信回路及び受信回路の位置と個数を予め標準的に決定しておくと、さまざまな機能チップ２０に対してであっても、標準化された信号伝送回路１３を用いることでチップ間の信号伝送が可能となる。
メインチップ１０内の信号伝送回路１３には送信回路１３ｓと受信回路１３ｒを有し、機能チップ２０内の信号伝送回路２２にも送信回路２２ｓと受信回路２２ｒを有する（図３参照）。チップ積層方向から見て、送信回路１３ｓ上に受信回路２２ｒを有し、受信回路１３ｒ上に送信回路２２ｓを有する。すなわち、信号伝送回路１３の送信回路１３ｓ・受信回路１３ｒと信号伝送回路２２の送信回路２２ｓ・受信回路２２ｒの配置は逆になっており、積層された状態で、それぞれの送信回路と受信回路が重なるようになっている。
ここで、送信回路１３ｓ、２２ｓの一例を図４に示す。受信回路１３ｒ、２２ｒの一例を図５に示す。この誘導性結合を利用した非接触信号伝送では、微笑パルス生成回路６１にてクロック信号６３に基づいて生成された微笑パルスと、送信データ６４と、反転送信データ６５とに依存した電流を送信インダクタ６２に流し、電磁誘導によって受信インダクタ７１に発生した誘導電流を観測することにより、クロック信号７２と制御信号７３によって信号復元した受信データ７４、受信反転データ７５として信号伝送を行う。
次に、本発明の実施形態１に係る半導体装置におけるメインチップ１０の信号線と信号伝送回路の搭載位置について比較例と対比しながら図面を用いて説明する。図８は、比較例に係る半導体装置の構成を模式的に示した平面図（ブロック図）である。
半導体装置では、設計の自由度を高めるために、なるべく多くの機能チップの搭載が可能であることが望まれる。そのため、信号伝送回路はメインチップの周縁領域に搭載すると、最も効果的である。例えば、図８のようにメインチップ１１０の中央部に信号伝送回路１１３が配置された場合、機能チップ１２０が他の機能チップ（図示せず）と干渉してしまい、複数の機能チップを搭載することが困難となり、機能チップの搭載個数に制限ができてしまう。一方、図１のようにメインチップ１０の周縁領域に信号伝送回路１３が配置されれば、より多くの機能チップ２０の搭載が可能となるので、メインチップ１０の周辺部に信号伝送回路１３を配置することが最も適している。
次に、本発明の実施形態１に係る半導体装置の動作について図面を用いて説明する。図６は、本発明の実施形態１に係る半導体装置におけるメインチップの信号伝送回路の第１の状態を模式的に示した平面図（ブロック図）である。図７は、本発明の実施形態１に係る半導体装置におけるメインチップの信号伝送回路の第２の状態を模式的に示した平面図（ブロック図）である。
メインチップ１０の信号処理回路１１が機能チップ２０Ａと信号のやり取りをする場合（図１参照）、図６に示すように制御回路１４によって機能チップ２０Ａに対応した信号伝送回路１３ａが動作するように選択回路１５と信号線１２を制御する。この時、信号伝送回路１３ａ以外の信号伝送回路１３ｂ〜１３ｄは動作しないように制御される。また、メインチップ１０が機能チップ２０Ａとの信号のやり取りをせず機能チップ２０Ｂとの信号のやり取りをするときは（図１参照）、図７に示すように制御回路１４によって、機能チップ２０Ａに対応した信号伝送回路１３ａの動作を止め、かつ、機能チップ２０Ｂに対応した信号伝送回路１３ｂ〜１３ｅを動作させるように選択回路１５と信号線１２を制御し、メインチップ１０と機能チップ２０Ｂを接続する。このように、制御回路１４によって信号線１２と選択回路１５を制御することで、信号処理回路１１は複数の機能チップ２０Ａ〜２０Ｃと信号のやり取りが可能となる。
次に、本発明の実施形態１に係る半導体装置の製造方法について説明する。
通常のＳｏＣとは異なり、信号処理回路の機能や仕様を決定する前に、各機能チップの設計・マスクセットの製造を完了させておく（図１参照）。ここで、マスクセットだけではなく、チップの製造を完了させていてもよい。
次に、半導体装置１の機能や仕様が決定した後に、あらかじめ製造していたメインチップ１０と各機能チップから必要な機能チップ２０Ａ〜２０Ｃを選択する（図１参照）。この時、信号処理回路１１の仕様・機能のうちあらかじめ製造しておいたメインチップ１０や機能チップ２０Ａ〜２０Ｃでは満たせないものや、機能チップ２０Ａ〜２０Ｃの制御や機能チップ２０Ａ〜２０Ｃの間の信号伝送のための伝送路などの機能を有するメインチップ１０の設計・マスクセット・チップの製造を行う。なお、メインチップ１０内の回路は、機能チップ２０Ａ〜２０Ｃの機能の種類を問わずに、機能チップ２０Ａ〜２０Ｃ内の回路と組合せ可能に構成する。
その後、メインチップ１０と各機能チップ２０Ａ〜２０Ｃを実装する。これにより、メインチップ１０内にある選択回路１５を制御することにより必要な機能を実現し、半導体装置を完成する。
実施形態１によれば、機能チップ２０Ａ〜２０Ｃは汎用的に用いることが可能となり、顧客要求によって細かくその仕様や性能を変化させる必要がない。そのため、予め大量に製造しておくことが可能となり、搭載される機能ブロック２０Ａ〜２０Ｃを必要最低限とし、チップ面積を低減して、チップ製造コストを低減させることが可能となる。
また、機能チップ２０Ａ〜２０Ｃは単一の機能のみを同一のチップ上に搭載できるので、その機能チップ２０Ａ〜２０Ｃに最適なプロセスを選択することができる。例えば、これまでのＳｏＣにおいてＤＲＡＭをメインチップ内に組み込むには、ロジック回路製造用のプロセスとメモリ製造プロセスを混在させた特別なチップ製造プロセスが必要となり、チップ製造コストの増加につながったが、実施形態１によれば、機能チップ２０Ａ〜２０Ｃをメモリ専用プロセスで製造されたＤＲＡＭチップを機能チップとして用いることでき、チップ製造コストを低減させることができる。
また、高速な信号処理を必要とするＭＰＵやＤＳＰなどを含む機能チップ２０Ａ〜２０Ｃやメインチップ１０は、微細加工が可能な先端プロセスを用いて製造し、また、高い電源電圧を必要とする回路や比較的低速動作のみの機能チップ２０Ａ〜２０Ｃなどは加工精度の落ちるプロセスを用いて製造することにより、チップ製造コストの低減が図れる。
また、半導体装置は、積層する機能チップ２０Ａ〜２０Ｃを置き換えたり追加したりすることのみで機能変更が可能であり、従来のＳｏＣのように機能変更毎にチップの再設計を必要とせず、製造コストの大きな低減が可能である。
なお、実施形態１では、機能チップ２０Ａ〜２０Ｃが３個の場合を示したが、もちろん機能チップの数は３個である必要がなく、顧客要求に合わせて変更することができる。また、各機能チップの機能はチップごとに同じであっても異なっていてもかまわない。
また、実施形態１では、チップ間の信号伝送手段を誘導性結合を利用した非接触信号伝送によって実現した例を示したが、必ずしもチップ間の信号伝送手段に誘導性結合を用いる必要はない。誘導性結合による信号伝送手段以外としては、チップ間のワイヤボンドを用いた信号伝送手段、容量性結合を利用した信号伝送手段、チップを貫通する信号伝送路を形成する貫通ビアを用いた信号伝送手段、マイクロバンプを用いた信号伝送手段、ハンダボールを用いた信号伝送手段、またはそれらのいずれかを組合せた信号伝送などでも可能である。また、もちろん、チップを積層せずに各チップを横に置いて実現してもかまわない。
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。

Claims (9)

  1. 信号処理を行う第１信号処理回路と、前記第１信号処理回路と外部の間の信号伝送を行う複数の第１信号伝送回路と、前記第１信号処理回路の信号処理内容に応じて前記第１信号伝送回路の動作・非動作を制御する制御回路と、を有する第１の半導体チップと、
    前記第１信号処理回路とは異なる信号処理を行う第２信号処理回路と、前記第２信号処理回路と前記第１信号伝送回路の間の信号伝送を行う１又は複数の第２信号伝送回路と、を有する第２の半導体チップと、
    を備えることを特徴とする半導体装置。
  2. 前記第１の半導体チップは、前記制御回路の制御により前記第１信号伝送回路の動作・非動作を選択する選択回路を有することを特徴とする請求項１記載の半導体装置。
  3. 前記第１信号処理回路は、共通の信号線群を介して各前記第１信号伝送回路と接続されることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記第１信号処理回路は、共通の信号線群を介して各前記選択回路と接続されることを特徴とする請求項２又は３記載の半導体装置。
  5. 前記第１の半導体チップと前記第２の半導体チップは、積層して配置され、
    前記第１信号伝送回路と前記第２信号伝送回路は、積層方向から見て重なるように配置され、
    前記第１信号伝送回路と前記第２信号伝送回路は、誘導性結合を利用した非接触型の信号伝送回路であることを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
  6. 前記第１信号伝送回路と前記第２信号伝送回路の間の信号伝送路は、ボンディングワイヤ、ハンダバンプ、容量性結合、及びビアのいずれか１又は複数を含むことを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
  7. 前記第１信号伝送回路は、前記第１の半導体チップの周縁領域に配置されることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
  8. 前記第１の半導体チップ内の回路は、前記第２の半導体チップの機能の種類を問わずに、前記第２の半導体チップ内の回路と組合せ可能に構成されていることを特徴とする請求項１乃至７のいずれか一に記載の半導体装置。
  9. 前記第１の半導体チップと前記第２の半導体チップは、装置の機能や使用が決定される前にあらかじめ製造されていることを特徴とする請求項１乃至８のいずれか一に記載の半導体装置。
JP2008558048A 2007-02-13 2008-02-05 半導体装置 Withdrawn JPWO2008099711A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007032255 2007-02-13
JP2007032255 2007-02-13
PCT/JP2008/051810 WO2008099711A1 (ja) 2007-02-13 2008-02-05 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2008099711A1 true JPWO2008099711A1 (ja) 2010-05-27

Family

ID=39689955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008558048A Withdrawn JPWO2008099711A1 (ja) 2007-02-13 2008-02-05 半導体装置

Country Status (3)

Country Link
US (1) US8243467B2 (ja)
JP (1) JPWO2008099711A1 (ja)
WO (1) WO2008099711A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8701743B2 (en) 2004-01-02 2014-04-22 Water Gremlin Company Battery parts and associated systems and methods
FR2920584B1 (fr) * 2007-08-29 2009-11-13 Commissariat Energie Atomique Memoire partagee
JP4977101B2 (ja) 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
US20100258035A1 (en) * 2008-12-24 2010-10-14 Brent Constantz Compositions and methods using substances containing carbon
EP2250127A4 (en) * 2009-03-02 2011-04-06 Calera Corp SYSTEMS AND METHODS FOR REMOVAL OF MULTI-POLLUTANTS FROM GASEOUS CURRENTS
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
PL2425478T3 (pl) 2009-04-30 2019-04-30 Water Gremlin Co Części akumulatora mające elementy utrzymujące i uszczelniające oraz powiązane z nimi sposoby wytwarzania i zastosowanie
CN101834177B (zh) * 2010-05-20 2011-11-16 锐迪科科技有限公司 Soc芯片器件
US9748551B2 (en) 2011-06-29 2017-08-29 Water Gremlin Company Battery parts having retaining and sealing features and associated methods of manufacture and use
US9954214B2 (en) 2013-03-15 2018-04-24 Water Gremlin Company Systems and methods for manufacturing battery parts
KR102104578B1 (ko) * 2013-08-30 2020-04-27 에스케이하이닉스 주식회사 데이터 비트 인버전 기능을 갖는 반도체 장치
JP2015069658A (ja) * 2013-09-26 2015-04-13 富士通株式会社 メモリ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173359A (ja) * 1984-09-18 1986-04-15 Fujitsu Ltd 半導体装置
JPS62241365A (ja) 1986-04-11 1987-10-22 Nec Corp システムｌｓｉ化方式
JPH04305960A (ja) 1991-03-14 1992-10-28 Mitsubishi Electric Corp 半導体装置
JP2003185710A (ja) * 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
JP4264640B2 (ja) * 2003-08-19 2009-05-20 ソニー株式会社 半導体装置の製造方法
JP4131544B2 (ja) * 2004-02-13 2008-08-13 学校法人慶應義塾 電子回路
JP4652703B2 (ja) * 2004-03-10 2011-03-16 ルネサスエレクトロニクス株式会社 半導体回路装置及びマルチ・チップ・パッケージ
US7067910B2 (en) * 2004-04-13 2006-06-27 Sun Microsystems, Inc. Method and apparatus for using capacitively coupled communication within stacks of laminated chips
JP4063796B2 (ja) * 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
US20060087013A1 (en) * 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
JP4216825B2 (ja) * 2005-03-22 2009-01-28 株式会社日立製作所 半導体パッケージ
US7649245B2 (en) * 2005-05-04 2010-01-19 Sun Microsystems, Inc. Structures and methods for a flexible bridge that enables high-bandwidth communication
US8190086B2 (en) * 2005-09-02 2012-05-29 Nec Corporation Transmission method, interface circuit, semiconductor device, semiconductor package, semiconductor module and memory module
US7952184B2 (en) * 2006-08-31 2011-05-31 Micron Technology, Inc. Distributed semiconductor device methods, apparatus, and systems
JP4913640B2 (ja) * 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20100033239A1 (en) 2010-02-11
WO2008099711A1 (ja) 2008-08-21
US8243467B2 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
JPWO2008099711A1 (ja) 半導体装置
US10832912B2 (en) Direct-bonded native interconnects and active base die
US10262972B2 (en) Semiconductor packages including stacked chips
US7834450B2 (en) Semiconductor package having memory devices stacked on logic device
US8981574B2 (en) Semiconductor package
CN105633063B (zh) 半导体封装件
CN108074912B (zh) 包括互连器的半导体封装
US20140048947A1 (en) System package
KR20100114421A (ko) 적층 패키지
US20100102434A1 (en) Semiconductor memory device having improved voltage transmission path and driving method thereof
KR20090000490A (ko) 반도체 소자 및 그 제조 방법, 및 반도체 소자를 포함하는스택 모듈, 카드 및 시스템
CN101552257A (zh) 能够切换操作模式的半导体器件
US20140374900A1 (en) Semiconductor package and method of fabricating the same
JP2002057270A (ja) チップ積層型半導体装置
EP1610383A1 (en) Semiconductor device
US20150270210A1 (en) Semiconductor Device
JP3669889B2 (ja) 半導体集積回路装置
US20140252606A1 (en) Integrated circuit, multicore processor apparatus, and method for manufacturing integrated circuit
US8692133B2 (en) Semiconductor package
US8698325B2 (en) Integrated circuit package and physical layer interface arrangement
TWI602278B (zh) 半導體裝置
US20230299051A1 (en) Semiconductor package having ordered wire arrangement between differential pair connection pads
JPH11111913A (ja) 機能変更可能な半導体装置
US11742340B2 (en) Semiconductor package including stacked semiconductor chips
US9236295B2 (en) Semiconductor chip, semiconductor apparatus having the same and method of arranging the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110405