JP5578797B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5578797B2
JP5578797B2 JP2009061276A JP2009061276A JP5578797B2 JP 5578797 B2 JP5578797 B2 JP 5578797B2 JP 2009061276 A JP2009061276 A JP 2009061276A JP 2009061276 A JP2009061276 A JP 2009061276A JP 5578797 B2 JP5578797 B2 JP 5578797B2
Authority
JP
Japan
Prior art keywords
inductor
circuit
semiconductor device
transmission
side inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009061276A
Other languages
English (en)
Other versions
JP2010219122A5 (ja
JP2010219122A (ja
Inventor
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009061276A priority Critical patent/JP5578797B2/ja
Priority to US12/722,092 priority patent/US8410493B2/en
Publication of JP2010219122A publication Critical patent/JP2010219122A/ja
Publication of JP2010219122A5 publication Critical patent/JP2010219122A5/ja
Priority to US13/788,542 priority patent/US20130181324A1/en
Application granted granted Critical
Publication of JP5578797B2 publication Critical patent/JP5578797B2/ja
Priority to US14/638,287 priority patent/US9922926B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、入力される電気信号の電位が互いに異なる２つの回路の間で電気信号を伝達することができる半導体装置に関する。
入力される電気信号の電位が互いに異なる２つの回路の間で電気信号を伝達する場合、フォトカプラを用いることが多い。フォトカプラは、発光ダイオードなどの発光素子とフォトトランジスタなどの受光素子を有しており、入力された電気信号を発光素子で光に変換し、この光を受光素子で電気信号に戻すことにより、電気信号を伝達している。
しかし、フォトカプラは発光素子と受光素子を有しているため、小型化が難しい。また、電気信号の周波数が高い場合には電気信号に追従できなくなる。これらの問題を解決する技術として、例えば特許文献１に記載されているように、２つのインダクタを誘導結合させることにより、電気信号を伝達する技術が開発されている。
なお、特許文献２及び３には、平面視において、アンテナとして使用されるインダクタの内側に回路を配置することが記載されている。
特表２００１−５１３２７６号公報 特開２００８−２８３１７２号公報 国際公開２００４−１１２１３８号公報
電気信号を、半導体装置に設けた２つのインダクタを誘導結合させることにより伝達する場合、この２つのインダクタを設けることにより半導体装置が大型化する可能性があった。
本発明によれば、第１基板と、
前記第１基板に形成された第１回路と、
前記第１基板上に形成された多層配線層と、
前記多層配線層に形成され、前記第１基板と平行な面内で巻かれた送信側インダクタと、
前記多層配線層に形成され、前記第１基板と平行な面内で巻かれており、平面視において前記送信側インダクタと重なっている受信側インダクタと、
を備え、
前記第１回路は、前記送信側インダクタ及び前記受信側インダクタの一方に接続されており、
平面視において、前記第１回路の少なくとも一部は、前記送信側インダクタ及び前記受信側インダクタの内側に位置する半導体装置が提供される。
本発明によれば、平面視において、第１回路の少なくとも一部は、送信側インダクタ及び受信側インダクタの内側に位置するため、送信側インダクタ及び受信側インダクタを設けることにより半導体装置が大型化することを抑制できる。
本発明によれば、送信側インダクタ及び受信側インダクタを設けても半導体装置が大型化することを抑制できる。
第１の実施形態に係る半導体装置の構成を示す断面図である。 図１に示した半導体装置の平面概略図である。 第２の実施形態に係る半導体装置の構成を示す平面概略図である。 第３の実施形態に係る半導体装置の構成を示す平面概略図である。 図４の変形例にかかる半導体装置の構成を示す平面概略図である。 第４の実施形態に係る半導体装置の構成を示す平面概略図である。 第５の実施形態に係る半導体装置の構成を示す平面概略図である。 第６の実施形態に係る半導体装置の構成を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は第１半導体チップ１０を有している。第１半導体チップ１０は、第１基板１０２、第１回路１００、多層配線層４００、第１インダクタ３１０（送信側インダクタ）、及び第２インダクタ３２０（受信側インダクタ）を備える。第１基板１０２は、例えばシリコン基板などの半導体基板である。第１回路１００は、第１基板１０２に形成されている。多層配線層４００は、第１基板１０２上に形成されている。第１インダクタ３１０は、多層配線層４００に形成され、第１基板１０２と平行な面内で巻かれている。第２インダクタ３２０は、多層配線層４００に形成され、第１基板１０２と平行な面内で巻かれており、平面視において第１インダクタ３１０と重なっている。第１回路１００は、第１インダクタ３１０及び第２インダクタ３２０の一方に接続されている。そして平面視において、第１回路１００の少なくとも一部は、第１インダクタ３１０及び第２インダクタ３２０の内側に位置している。
第１インダクタ３１０及び第２インダクタ３２０は、信号伝達素子３００を構成しており、相互に誘導結合することにより電気信号を相互に伝達する。電気信号は、例えばデジタル信号であるが、アナログ信号であっても良い。
本実施形態において、第１インダクタ３１０は第１回路１００に接続しており、第２インダクタ３２０は第２半導体チップ２０に接続している。第１回路１００は送信回路である。すなわち第１インダクタ３１０は送信側インダクタとして機能し、第２インダクタ３２０は受信側インダクタとして機能する。第２インダクタ３２０と第２半導体チップ２０を接続する配線は、例えばボンディングワイヤ５２０である。第２半導体チップ２０は、第２基板２０２、第２回路２００、および多層配線層６００を有している。第２回路２００は受信回路を含んでおり、多層配線層６００及びボンディングワイヤ５２０を介して第２インダクタ３２０に接続している。
第１回路１００は、図２に示すように、デジタル信号を送信用の信号に変調する変調処理部１５５と、変調された信号を第１インダクタ３１０に出力する送信側ドライバ回路１５０を含んでいる。第２回路２００は、第２インダクタ３２０に接続されている受信回路２６０、及び受信側ドライバ回路２５０（例えばゲートドライバ）を含んでいる。受信回路２６０は、変調された信号をデジタル信号に復調する。受信回路２６０で復調されたデジタル信号は、受信側ドライバ回路２５０に出力される。
第１回路１００及び第２回路２００は、入力される電気信号の電位が互いに異なるが、第１インダクタ３１０及び第２インダクタ３２０は誘導結合を用いて電気信号を送受信するため、第１回路１００及び第２回路２００に問題は生じない。なお図１の構成において、「入力される電気信号の電位が互いに異なる」場合として、電気信号の振幅（０を示す電位と１を示す電位の差）が互いに異なる場合、電気信号の基準電位（０を示す電位）が異なる場合、及び電気信号の振幅が互いに異なり、かつ電気信号の基準電位が異なる場合などがある。
第１半導体チップ１０の第１回路１００は第１トランジスタを有している。第１トランジスタには、第１導電型のトランジスタと、第２導電型のトランジスタがある。第１導電型の第１トランジスタ１２１は第２導電型のウェル１２０に形成されており、ソース及びドレインとなる２つの第１導電型の不純物領域１２４及びゲート電極１２６を有している。第２導電型の第１トランジスタ１４１は第１導電型のウェル１４０に形成されており、ソース及びドレインとなる２つの第２導電型の不純物領域１４４及びゲート電極１４６を有している。ゲート電極１２６，１４６それぞれの下にはゲート絶縁膜が位置している。これら２つのゲート絶縁膜は、厚さが略等しい。そして第１トランジスタ１２１，１４１は、上記した送信側ドライバ回路、例えばインバータを構成している。
ウェル１２０には第２導電型の不純物領域１２２が形成されており、ウェル１４０には第１導電型の不純物領域１４２が形成されている。不純物領域１２２には第１導電型の第１トランジスタ１２１の基準電位（グラウンド電位）を与える配線が接続されており、不純物領域１４２には第２導電型の第１トランジスタ１４１の基準電位を与える配線が接続されている。
第２半導体チップ２０の第２回路２００は第２トランジスタを有している。第２トランジスタにも、第１導電型のトランジスタと、第２導電型のトランジスタがある。第１導電型の第２トランジスタ２２１は第２導電型のウェル２２０に形成されており、ソース及びドレインとなる２つの第１導電型の不純物領域２２４及びゲート電極２２６を有している。第２導電型の第２トランジスタ２４１は第１導電型のウェル２４０に形成されており、ソース及びドレインとなる２つの第２導電型の不純物領域２４４及びゲート電極２４６を有している。ゲート電極２２６，２４６それぞれの下にはゲート絶縁膜が位置している。そして第２トランジスタ２２１，２４１は、上記した受信側ドライバ回路２５０及び受信回路２６０を構成している。
ウェル２２０には第２導電型の不純物領域２２２が形成されており、ウェル２４０には第１導電型の不純物領域２４２が形成されている。不純物領域２２２には第１導電型の第２トランジスタ２２１の基準電位を与える配線が接続されており、不純物領域２４２には第２導電型の第２トランジスタ２４１の基準電位を与える配線が接続されている。
本図に示す例において、第１トランジスタ１２１，１４１と第２トランジスタ２２１，２４１は、ゲート絶縁膜の厚さが互いに異なっているが、同じであっても良い。
本実施形態では、第１インダクタ３１０及び第２インダクタ３２０は、互いに異なる配線層に形成された渦巻き型の配線パターンである。第１インダクタ３１０は、例えば最下層の配線層４１２に位置しており、第２インダクタ３２０は、例えば最上層の配線層４４２に位置している。
平面視において、第１回路１００の全てが第１インダクタ３１０及び第２インダクタ３２０の内側に位置している。また第１インダクタ３１０と第２インダクタ３２０の間隔は、第１インダクタ３１０の直径及び第２インダクタ３２０の直径より小さい。これにより、第１インダクタ３１０と第２インダクタ３２０は誘導結合しやすくなる。
多層配線層４００は、絶縁層及び配線層をこの順にそれぞれｔ回（ｔ≧３）以上交互に積層したものである。第１インダクタ３１０は、多層配線層４００の第ｎ配線層に設けられている。第２インダクタ３２０は、多層配線層の第ｍ配線層（ｔ≧ｍ≧ｎ＋２）に設けられ、第１インダクタ３１０の上方に位置している。すなわち第１インダクタ３１０と第２インダクタ３２０は、互いに異なる配線層に形成されている。そして、第ｎ配線層と第ｍ配線層の間に位置するいずれの配線層にも、第１インダクタ３１０の上方に位置するインダクタが設けられていない。本実施形態において、多層配線層４００は、絶縁層４１０、配線層４１２、絶縁層４２０、配線層４２２、絶縁層４３０、配線層４３２、絶縁層４４０、及び配線層４４２をこの順に重ねた構成を有している。絶縁層４１０，４２０，４３０，４４０は、複数の絶縁膜を積層した構造であってもよいし、一つの絶縁膜であってもよい。
配線層４１２，４２２，４３２，４４２に位置する配線は、ダマシン法により形成されたＣｕ配線であり、それぞれ配線層４１２，４２２，４３２，４４２に形成された溝に埋め込まれている。最上層の配線には、パッド（図示せず）が形成されている。なお、上記した配線層４１２，４２２，４３２，４４２の少なくとも一つはＡｌ合金配線であっても良い。なお配線層４１２，４２２，４３２，４４２に形成された配線は、絶縁層４１０，４２０，４３０，４４０に埋め込まれたプラグを介して互いに接続している。
絶縁層及び配線層を構成する各絶縁膜はＳｉＯ２膜であっても良いし、低誘電率膜であってもよい。低誘電率膜は、例えば比誘電率が３．３以下、好ましくは２．９以下の絶縁膜とすることができる。低誘電率膜としては、ＳｉＯＣの他に、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリハイドロジェンシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサンービスーベンゾシクロブテン（ＢＣＢ）、またはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ、ＦＯＸ(ｆｌｏｗａｂｌｅ ｏｘｉｄｅ)、サイトップ、またはＢＣＢ（Ｂｅｎｓｏｃｙｃｌｏｂｕｔｅｎｅ）等を用いることもできる。また、低誘電率膜としては、これらの多孔質膜を用いることもできる。
図２は、図１に示した半導体装置の平面概略図である。上記したように、第１回路１００は、第１インダクタ３１０及び第２インダクタ３２０の内側に位置している。第１回路１００は、送信側ドライバ１５０を含んでいる。送信側ドライバ１５０は、上記したように第１トランジスタ１２１，１４１により少なくとも一部、例えばインバータが構成されている。送信側ドライバ１５０は、第１インダクタ３１０の一端３１２が接続されている。なお第１インダクタ３１０の他端３１４は、電源配線又はグラウンド配線に接続されている。
次に、第１半導体チップ１０の製造方法について説明する。まず第１基板１０２に第１回路１００を形成する。次いで、第１基板１０２上に多層配線層４００を形成する。多層配線層４００を形成するとき、第１インダクタ３１０及び第２インダクタ３２０が形成される。また多層配線層４００内に設けられた配線を介して、第１インダクタ３１０は、第１回路１００に接続する。
次に、本実施形態の作用効果について説明する。インダクタは比較的大きな面積（例えば直径５００μｍ）を必要とするため、電気信号を伝達するために第１インダクタ３１０及び第２インダクタ３２０を第１半導体チップ１０に設ける場合、第１半導体チップ１０が大型化しやすい。これに対して本実施形態では、第１回路１００の少なくとも一部は、平面視において第１インダクタ３１０及び第２インダクタ３２０の内側に位置している。このため、第１半導体チップ１０が大型化することが抑制される。この効果は、第１回路１００の全てが第１インダクタ３１０及び第２インダクタ３２０の内側に位置している場合、特に顕著になる。
また、第１インダクタ３１０と第２インダクタ３２０の間隔を、第１インダクタ３１０の直径及び第２インダクタ３２０の直径より小さくすることができる。第１インダクタ３１０と第２インダクタ３２０を誘導結合させる場合、第１インダクタ３１０と第２インダクタ３２０の直径を大きくすることが好ましく、また、第１インダクタ３１０と第２インダクタ３２０の間隔を狭くすることが望ましい。このため、本実施形態のように第１インダクタ３１０と第２インダクタ３２０の間隔を、第１インダクタ３１０の直径及び第２インダクタ３２０の直径より小さくすると、第１インダクタ３１０と第２インダクタ３２０が誘導結合しやすくなり、第１インダクタ３１０と第２インダクタ３２０の間の信号伝達効率が高くなる。
（第２の実施形態）
図３は、第２の実施形態に係る半導体装置の構成を示す平面概略図であり、第１の実施形態における図２に相当する図である。この半導体装置は、平面視において第１半導体チップ１０の外部接続端子（例えばパッド）１２が、第１インダクタ３１０及び第２インダクタ３２０の内側に位置している。なお、これ以外の構成については、第１の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第１半導体チップ１０の外部接続端子１２が第１インダクタ３１０及び第２インダクタ３２０の内側に位置しているため、第１半導体チップ１０に形成された回路と外部接続端子１２を接続する配線が、第１インダクタ３１０及び第２インダクタ３２０を跨ぐ必要がない。従って、配線の引き回しが容易になる。
（第３の実施形態）
図４は、第３の実施形態に係る半導体装置の構成を示す平面概略図である。この半導体装置は、第１半導体チップ１０と第２半導体チップ２０が双方向で信号の送受信を行い、それぞれ第１回路１００、第１インダクタ３１０、第２インダクタ３２０、及び第２回路２００を備えている点を除いて、第１又は第２の実施形態と同様の構成である。なお、図２及び図３に示した変調処理部１５５については、図示を省略している。
すなわち第１半導体チップ１０の第１回路１００は第１半導体チップ１０の第１インダクタ３１０、第２インダクタ３２０、及びボンディングワイヤ５２０を介して、第２半導体チップ２０の第２回路２００に接続している。また第２半導体チップ２０の第１回路１００は、第２半導体チップ２０の第１インダクタ３１０、第２インダクタ３２０、及びボンディングワイヤ５２０を介して第１半導体チップ１０の第２回路２００に接続している。
本実施形態によっても、第１又は第２の実施形態と同様の効果を得ることができる。なお本実施形態において、図５に示すように、第１半導体チップ１０及び第２半導体チップ２０それぞれにおいて、第１インダクタ３１０及び第２インダクタ３２０の内側に第１回路１００及び第２回路２００が位置していても良い。
（第４の実施形態）
図６は、第４の実施形態に係る半導体装置の構成を示す平面概略図である。この半導体装置は、２組の第１インダクタ３１０及び第２インダクタ３２０の双方が第１半導体チップ１０に形成されている点を除いて、第３の実施形態と同様の構成である。なお、変調処理部１５５については図示を省略している。
第１半導体チップ１０の第２回路２００には、受信側インダクタとしての第１インダクタ３１０が接続している。この第１インダクタ３１０と、この第１インダクタ３１０と誘導結合する第２インダクタ３２０の内側に、第２回路２００の少なくとも一部、好ましくは全部が位置している。
本実施形態によっても、第３の実施形態と同様の効果を得ることができる。
（第５の実施形態）
図７は、第５の実施形態に係る半導体装置の構成を示す平面概略図であり、第１の実施形態における図２に相当する図である。この半導体装置は、第１回路１００が受信回路１５２及び受信側ドライバ回路１５４（例えばゲートドライバ）を含んでおり、第２回路２００が送信回路である点を除いて、第１の実施形態に係る半導体装置と同様の構成である。本実施形態において、第２インダクタ３２０が送信側インダクタとして機能し、第１インダクタ３１０が受信側インダクタとして機能する。
第２回路２００は、デジタル信号を送信用の信号に変調する変調処理部と、変調された信号を第２インダクタ３２０に出力する送信側ドライバ回路を含んでいる。第１回路１００の受信回路１５２は、変調された信号をデジタル信号に復調する。受信回路１５２で復調されたデジタル信号は、受信側ドライバ回路１５４に出力される。
受信側ドライバ回路１５４は、第１の実施形態の図１に示した第１トランジスタ１２１，１４１を含んでいる。第１トランジスタ１２１，１４１はインバータを構成している。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
（第６の実施形態）
図８は、第６の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、第１基板１０２がＳＯＩ（Silicon On Insulator）基板である点、及び第１基板１０２に第２回路２００が形成されている点を除いて、第１〜第５の実施形態のいずれかに係る半導体装置と同様の構成である。すなわち第１〜第５の実施形態において半導体装置は２つの半導体チップに分けて形成されていたが、本実施形態において半導体装置は１つの半導体チップに形成されている。
第１基板１０２のシリコン層には、素子分離膜１０４が埋め込まれている。素子分離膜１０４の下端は第１基板１０２の絶縁層に達している。素子分離膜１０４は、第１回路１００と第２回路２００を絶縁している。このため、第１回路１００と第２回路２００の基準電圧が異なっていても、第１回路１００と第２回路２００が相互に影響を与えることが抑制される。
本実施形態によっても、第１〜第５の実施形態と同様の効果を得ることができる。また、第１回路１００と第２回路２００を一つの半導体チップに形成することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば、第１インダクタ３１０及び第２インダクタ３２０を平面視において重ならないように位置させても良い。この場合において、第１インダクタ３１０及び第２インダクタ３２０は、同一配線層に形成されても良いし、一方の半周が他方の内側に位置し、残りの半周が他方の外側に位置するようにしてもよい。なお、上記実施形態によれば、以下の発明が開示されている。
（付記１）
第１基板と、
前記第１基板に形成された第１回路と、
前記第１基板上に形成された多層配線層と、
前記多層配線層に形成され、前記第１基板と平行な面内で巻かれた送信側インダクタと、
前記多層配線層に形成され、前記第１基板と平行な面内で巻かれており、平面視において前記送信側インダクタと重なっている受信側インダクタと、
を備え、
前記第１回路は、前記送信側インダクタ及び前記受信側インダクタの一方に接続されており、
平面視において、前記第１回路の少なくとも一部は、前記送信側インダクタ及び前記受信側インダクタの内側に位置する半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記送信側インダクタと前記受信側インダクタの間隔が、前記送信側インダクタの直径及び前記受信側インダクタの直径より小さい半導体装置。
（付記３）
付記１又は２に記載の半導体装置において、
第２基板と、
前記第２基板に形成された第２回路と、
前記第１基板上の前記送信側インダクタ及び前記受信側インダクタの他方と、前記第２回路とを接続する配線と、
を備える半導体装置。
（付記４）
付記３に記載の半導体装置において、
前記配線はボンディングワイヤである半導体装置。
（付記５）
付記１又は２に記載の半導体装置において、
前記第１基板に形成され、前記第１回路と絶縁されており、前記送信側インダクタ及び前記受信側インダクタの他方に接続している第２回路を備える半導体装置。
（付記６）
付記１〜５のいずれか一つに記載の半導体装置において、
前記第１回路は送信回路であり、前記送信側インダクタに接続されている送信側ドライバ回路を含む半導体装置。
（付記７）
付記６に記載の半導体装置において、
前記送信側インダクタは、一端が前記送信側ドライバに接続されており、他端が電源配線又はグラウンド配線に接続されている半導体装置。
（付記８）
付記６又は７に記載の半導体装置において、
前記多層配線層に形成され、前記第１基板と平行な面内で巻かれた第２送信側インダクタと、
前記多層配線層に形成され、平面視において前記第２送信側インダクタと重なっており、前記第１基板と平行な面内で巻かれた第２受信側インダクタと、
前記第１基板に形成され、前記第２受信側インダクタに接続されている第２受信回路と、
を備え、
平面視において前記第２受信回路の少なくとも一部は、前記第２送信側インダクタ及び前記第２受信側インダクタの内側に位置する半導体装置。
（付記９）
付記１〜５のいずれか一つに記載の半導体装置において、
前記第１回路は、受信回路と、前記受信回路に接続されている受信側ドライバ回路を含む半導体装置。
（付記１０）
付記１〜９のいずれか一つに記載の半導体装置において、
前記送信側インダクタ及び前記受信側インダクタは互いに異なる配線層に形成されている半導体装置。
（付記１１）
付記１〜１０のいずれか一つに記載の半導体装置において、
平面視において、前記第１回路の全てが前記送信側インダクタ及び前記受信側インダクタの内側に位置する半導体装置。
１０ 第１半導体チップ
１２ 外部接続端子
２０ 第２半導体チップ
１００ 第１回路
１０２ 第１基板
１０４ 素子分離膜
１２０ ウェル
１２１ 第１トランジスタ
１２２，１２４ 不純物領域
１２６ ゲート電極
１４０ ウェル
１４１ 第１トランジスタ
１４２，１４４ 不純物領域
１４６ ゲート電極
１５０ 送信側ドライバ回路
１５２ 受信回路
１５４ 受信側ドライバ回路
１５５ 変調処理部
２００ 第２回路
２０２ 第２基板
２２０ ウェル
２２１ 第２トランジスタ
２２２，２２４ 不純物領域
２２６ ゲート電極
２４０ ウェル
２４１ 第２トランジスタ
２４２，２４４ 不純物領域
２４６ ゲート電極
２５０ 受信側ドライバ回路
２６０ 受信回路
３００ 信号伝達素子
３１０ 第１インダクタ
３１２ 一端
３１４ 他端
３２０ 第２インダクタ
４００ 多層配線層
４１０ 絶縁層
４１２ 配線層
４２０ 絶縁層
４２２ 配線層
４３０ 絶縁層
４３２ 配線層
４４０ 絶縁層
４４２ 配線層
５２０ ボンディングワイヤ
６００ 多層配線層

Claims (10)

  1. 第１基板と、
    前記第１基板に形成された第１回路と、
    前記第１基板上に形成された多層配線層と、
    前記多層配線層に形成され、前記第１基板と平行な面内で巻かれた送信側インダクタと、
    前記多層配線層に形成され、前記第１基板と平行な面内で巻かれており、平面視において前記送信側インダクタと重なっている受信側インダクタと、
    を備え、
    前記第１回路は、前記送信側インダクタ及び前記受信側インダクタの一方に接続されており、
    平面視において、前記第１回路の全ては、前記送信側インダクタ及び前記受信側インダクタの内側に位置し、
    前記多層配線層に形成された複数の外部接続端子を備え、
    前記外部接続端子の一つは前記送信側インダクタ及び前記受信側インダクタの他方の一端に接続しており、前記外部接続端子の他の一つは前記他方の他端に接続しており、
    前記複数の外部接続端子の全ては、前記送信側インダクタ及び前記受信側インダクタの内側に位置する半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記送信側インダクタと前記受信側インダクタの間隔が、前記送信側インダクタの直径及び前記受信側インダクタの直径より小さい半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    第２基板と、
    前記第２基板に形成された第２回路と、
    前記他方と、前記第２回路とを接続する配線と、
    を備える半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記配線はボンディングワイヤである半導体装置。
  5. 請求項１〜４のいずれか一つに記載の半導体装置において、
    前記第１回路は送信回路であり、前記送信側インダクタに接続されている送信側ドライバ回路を含む半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記送信側インダクタは、一端が前記送信側ドライバに接続されており、他端が電源配線又はグラウンド配線に接続されている半導体装置。
  7. 請求項５又は６に記載の半導体装置において、
    前記多層配線層に形成され、前記第１基板と平行な面内で巻かれた第２送信側インダクタと、
    前記多層配線層に形成され、平面視において前記第２送信側インダクタと重なっており、前記第１基板と平行な面内で巻かれた第２受信側インダクタと、
    前記第１基板に形成され、前記第２受信側インダクタに接続されている第２受信回路と、
    を備え、
    平面視において前記第２受信回路の全ては、前記第２送信側インダクタ及び前記第２受信側インダクタの内側に位置する半導体装置。
  8. 請求項１〜４のいずれか一つに記載の半導体装置において、
    前記第１回路は、受信回路と、前記受信回路に接続されている受信側ドライバ回路を含む半導体装置。
  9. 請求項１〜８のいずれか一つに記載の半導体装置において、
    前記送信側インダクタ及び前記受信側インダクタは互いに異なる配線層に形成されている半導体装置。
  10. 請求項１〜９のいずれか一項に記載の半導体装置において、
    前記他方に接続する前記外部接続端子は前記第１基板の第１辺に沿って配置されており、
    残りの前記外部接続端子は、前記第１基板の前記第１辺以外の辺に沿って配置されている半導体装置。
JP2009061276A 2009-03-13 2009-03-13 半導体装置 Expired - Fee Related JP5578797B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009061276A JP5578797B2 (ja) 2009-03-13 2009-03-13 半導体装置
US12/722,092 US8410493B2 (en) 2009-03-13 2010-03-11 Semiconductor device which can transmit electrical signals between two circuits
US13/788,542 US20130181324A1 (en) 2009-03-13 2013-03-07 Semiconductor device
US14/638,287 US9922926B2 (en) 2009-03-13 2015-03-04 Semiconductor device for transmitting electrical signals between two circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009061276A JP5578797B2 (ja) 2009-03-13 2009-03-13 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013230353A Division JP2014064015A (ja) 2013-11-06 2013-11-06 半導体装置

Publications (3)

Publication Number Publication Date
JP2010219122A JP2010219122A (ja) 2010-09-30
JP2010219122A5 JP2010219122A5 (ja) 2012-03-29
JP5578797B2 true JP5578797B2 (ja) 2014-08-27

Family

ID=42729998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009061276A Expired - Fee Related JP5578797B2 (ja) 2009-03-13 2009-03-13 半導体装置

Country Status (2)

Country Link
US (3) US8410493B2 (ja)
JP (1) JP5578797B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5435029B2 (ja) * 2009-06-04 2014-03-05 日本電気株式会社 半導体装置及び信号伝達方法
ITMI20111416A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
JP5819737B2 (ja) * 2012-01-20 2015-11-24 株式会社日立製作所 半導体装置
DE102013112220B4 (de) * 2013-11-06 2021-08-05 Intel Corporation (N.D.Ges.D. Staates Delaware) Spulenanordnung mit Metallfüllung und Verfahren zu deren Herstellung
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
US9711451B2 (en) 2014-01-29 2017-07-18 Renesas Electronics Corporation Semiconductor device with coils in different wiring layers
JP6371725B2 (ja) * 2015-03-13 2018-08-08 株式会社東芝 半導体モジュール
JP6237909B1 (ja) * 2015-07-03 2017-11-29 富士電機株式会社 アイソレータおよびアイソレータの製造方法
US10032850B2 (en) * 2016-05-11 2018-07-24 Texas Instruments Incorporated Semiconductor die with back-side integrated inductive component
JP7034031B2 (ja) 2018-08-01 2022-03-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7101627B2 (ja) 2019-01-29 2022-07-15 ルネサスエレクトロニクス株式会社 半導体モジュールおよびその製造方法
JP2021174955A (ja) * 2020-04-30 2021-11-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021184450A (ja) 2020-05-22 2021-12-02 ルネサスエレクトロニクス株式会社 半導体装置
US11605701B2 (en) * 2020-07-17 2023-03-14 Infineon Technologies Austria Ag Lateral coreless transformer

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384434A (en) * 1992-03-02 1995-01-24 Murata Manufacturing Co., Ltd. Multilayer ceramic circuit board
JPH0677407A (ja) * 1992-04-06 1994-03-18 Nippon Precision Circuits Kk 半導体装置
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US5370766A (en) * 1993-08-16 1994-12-06 California Micro Devices Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices
TW359019B (en) 1995-06-08 1999-05-21 Niigata Seimitsu Co Ltd Semiconductor device
JP2904086B2 (ja) * 1995-12-27 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
JP3456093B2 (ja) * 1996-06-25 2003-10-14 松下電工株式会社 非接触電力伝達装置
US5952849A (en) 1997-02-21 1999-09-14 Analog Devices, Inc. Logic isolator with high transient immunity
US6426267B2 (en) * 1998-06-19 2002-07-30 Winbond Electronics Corp. Method for fabricating high-Q inductance device in monolithic technology
TW386279B (en) * 1998-08-07 2000-04-01 Winbond Electronics Corp Inductor structure with air gap and method of manufacturing thereof
DE69931670T2 (de) * 1998-12-11 2006-09-21 Matsushita Electric Industrial Co., Ltd., Kadoma Hochfrequenzinduktivität mit hohem Q-Faktor
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6459343B1 (en) 1999-02-25 2002-10-01 Formfactor, Inc. Integrated circuit interconnect system forming a multi-pole filter
US6255714B1 (en) * 1999-06-22 2001-07-03 Agere Systems Guardian Corporation Integrated circuit having a micromagnetic device including a ferromagnetic core and method of manufacture therefor
JP4005762B2 (ja) * 1999-06-30 2007-11-14 株式会社東芝 集積回路装置及びその製造方法
US6097273A (en) * 1999-08-04 2000-08-01 Lucent Technologies Inc. Thin-film monolithic coupled spiral balun transformer
US6612852B1 (en) * 2000-04-13 2003-09-02 Molex Incorporated Contactless interconnection system
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
JP2003179148A (ja) * 2001-10-04 2003-06-27 Denso Corp 半導体基板およびその製造方法
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US6885090B2 (en) * 2001-11-28 2005-04-26 North Carolina State University Inductively coupled electrical connectors
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
US6864509B2 (en) * 2002-02-06 2005-03-08 Eugene Robert Worley Packaging optically coupled integrated circuits using flip-chip methods
US7271465B2 (en) * 2002-04-24 2007-09-18 Qualcomm Inc. Integrated circuit with low-loss primary conductor strapped by lossy secondary conductor
US6759937B2 (en) * 2002-06-03 2004-07-06 Broadcom, Corp. On-chip differential multi-layer inductor
US7091813B2 (en) * 2002-06-13 2006-08-15 International Business Machines Corporation Integrated circuit transformer for radio frequency applications
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US7039381B2 (en) * 2002-07-23 2006-05-02 Broadcom Corporation On-chip differential inductor and applications thereof
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
FR2844096A1 (fr) * 2002-08-30 2004-03-05 St Microelectronics Sa Procede de fabrication d'un circuit electrique comprenant une etape de polissage
US6841847B2 (en) * 2002-09-04 2005-01-11 Chartered Semiconductor Manufacturing, Ltd. 3-D spiral stacked inductor on semiconductor material
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
US6967555B2 (en) * 2002-10-17 2005-11-22 Via Technologies Inc. Multi-level symmetrical inductor
US7285867B2 (en) * 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
KR100466542B1 (ko) * 2002-11-13 2005-01-15 한국전자통신연구원 적층형 가변 인덕터
FR2851078A1 (fr) * 2003-02-07 2004-08-13 St Microelectronics Sa Inductance integree et circuit electronique l'incorporant
JP4012840B2 (ja) * 2003-03-14 2007-11-21 三菱電機株式会社 半導体装置
JP4141881B2 (ja) * 2003-04-04 2008-08-27 シャープ株式会社 集積回路
EP2302850A1 (en) 2003-04-30 2011-03-30 Analog Devices, Inc. Signal isolators using micro-transformers
JP2005006153A (ja) 2003-06-13 2005-01-06 Nec Electronics Corp 電圧制御発振器
WO2004112138A1 (ja) 2003-06-16 2004-12-23 Nec Corporation 半導体デバイスおよびその製造方法
US7068139B2 (en) * 2003-09-30 2006-06-27 Agere Systems Inc. Inductor formed in an integrated circuit
US6946928B2 (en) * 2003-10-30 2005-09-20 Agilent Technologies, Inc. Thin-film acoustically-coupled transformer
US6972658B1 (en) * 2003-11-10 2005-12-06 Rf Micro Devices, Inc. Differential inductor design for high self-resonance frequency
JP4444683B2 (ja) 2004-02-10 2010-03-31 株式会社日立製作所 コイル状アンテナを有する半導体チップ及びこれを用いた通信システム
US7242274B2 (en) * 2004-03-03 2007-07-10 Atheros Communications, Inc. Inductor layout using step symmetry for inductors
US7205632B2 (en) * 2004-04-05 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-scattering attenuator structure for high energy particle radiation into integrated circuits
US8169108B2 (en) 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
US7436281B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7612321B2 (en) * 2004-10-12 2009-11-03 Dcg Systems, Inc. Optical coupling apparatus for a dual column charged particle beam tool for imaging and forming silicide in a localized manner
CN101375197B (zh) * 2004-12-09 2012-05-16 维斯普瑞公司 微电子机械系统（mems）电容器、电感器及相关系统和方法
US7118925B2 (en) * 2004-12-10 2006-10-10 Texas Instruments Incorporated Fabrication of a ferromagnetic inductor core and capacitor electrode in a single photo mask step
US7265433B2 (en) * 2005-01-13 2007-09-04 International Business Machines Corporation On-pad broadband matching network
US7619296B2 (en) * 2005-02-03 2009-11-17 Nec Electronics Corporation Circuit board and semiconductor device
US7262681B2 (en) * 2005-02-11 2007-08-28 Semiconductor Components Industries, L.L.C. Integrated semiconductor inductor and method therefor
KR100698617B1 (ko) * 2005-02-15 2007-03-21 삼성전자주식회사 집적 인덕터를 포함한 집적회로
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
JP2006351859A (ja) * 2005-06-16 2006-12-28 Sharp Corp 光結合装置の製造方法
JP2007059878A (ja) * 2005-07-27 2007-03-08 Seiko Epson Corp 半導体装置、及び発振器
US7323948B2 (en) * 2005-08-23 2008-01-29 International Business Machines Corporation Vertical LC tank device
US7486167B2 (en) * 2005-08-24 2009-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Cross-coupled inductor pair formed in an integrated circuit
JP4784773B2 (ja) * 2005-09-02 2011-10-05 日本電気株式会社 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール
US7519328B2 (en) * 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
JP4725346B2 (ja) * 2006-02-08 2011-07-13 ソニー株式会社 半導体装置
CN101385039B (zh) * 2006-03-15 2012-03-21 株式会社半导体能源研究所 半导体器件
US7924131B2 (en) * 2006-05-19 2011-04-12 Freescale Semiconductor, Inc. Electrical component having an inductor and a method of formation
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
US8455350B2 (en) * 2006-08-18 2013-06-04 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing gate shield and/or ground shield
US7847666B2 (en) * 2006-09-27 2010-12-07 Agere Systems Inc. Differential inductor for use in integrated circuits
US8165552B2 (en) 2006-09-29 2012-04-24 Broadcom Corporation Method and system for identifying radio frequency identification (RFID) tag location using a switchable coil
US7656264B2 (en) * 2006-10-19 2010-02-02 United Microelectronics Corp. High coupling factor transformer and manufacturing method thereof
US20100328044A1 (en) * 2006-10-26 2010-12-30 Koninklijke Philips Electronics N.V. Inductive power system and method of operation
US7674646B2 (en) 2006-11-07 2010-03-09 Freescale Semiconductor, Inc. Three dimensional integrated passive device and method of fabrication
US8041227B2 (en) * 2006-11-16 2011-10-18 Silicon Laboratories Inc. Apparatus and method for near-field communication
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
US7602027B2 (en) * 2006-12-29 2009-10-13 Semiconductor Components Industries, L.L.C. Semiconductor component and method of manufacture
US8243467B2 (en) * 2007-02-13 2012-08-14 Nec Corporation Semiconductor device
JP5180625B2 (ja) * 2007-03-12 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置
US7750852B2 (en) 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100843243B1 (ko) * 2007-04-18 2008-07-02 삼성전자주식회사 신호의 전송파워를 최적화한 반도체 메모리 장치 및 그파워 초기화 방법
JP5366932B2 (ja) * 2007-05-08 2013-12-11 スキャニメトリクス，インコーポレイテッド 超高速信号送受信
US8362481B2 (en) * 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
WO2008156565A1 (en) * 2007-06-20 2008-12-24 Skyworks Solutions, Inc. Semiconductor die with backside passive device integration
WO2009030980A2 (en) * 2007-09-06 2009-03-12 Quantum Semiconductor Llc Photonic via waveguide for pixel arrays
JP2009064963A (ja) * 2007-09-06 2009-03-26 Nec Electronics Corp 電子デバイス
KR100882679B1 (ko) * 2007-09-14 2009-02-06 삼성모바일디스플레이주식회사 발광표시장치 및 그의 제조방법
JP5403903B2 (ja) * 2007-12-04 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法
US20090153229A1 (en) * 2007-12-14 2009-06-18 Andre Hanke Method for Signal Transmission between Semiconductor Substrates, and Semiconductor Component Comprising Such Semiconductor Substrates
JP2009147150A (ja) * 2007-12-14 2009-07-02 Nec Electronics Corp 半導体装置
JP5442950B2 (ja) * 2008-01-29 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置、その製造方法、当該半導体装置を用いた信号送受信方法、およびテスタ装置
US7710215B2 (en) * 2008-02-04 2010-05-04 Infineon Technologies Austria Ag Semiconductor configuration having an integrated coupler and method for manufacturing such a semiconductor configuration
JP2011513952A (ja) * 2008-02-25 2011-04-28 フェアチャイルド・セミコンダクター・コーポレーション 一体化薄膜インダクタを含むマイクロモジュール及びその製造方法
US7750435B2 (en) * 2008-02-27 2010-07-06 Broadcom Corporation Inductively coupled integrated circuit and methods for use therewith
US7795700B2 (en) * 2008-02-28 2010-09-14 Broadcom Corporation Inductively coupled integrated circuit with magnetic communication path and methods for use therewith
US20090218657A1 (en) * 2008-03-03 2009-09-03 Broadcom Corporation Inductively coupled integrated circuit with near field communication and methods for use therewith
JP5658429B2 (ja) * 2008-07-03 2015-01-28 ルネサスエレクトロニクス株式会社 回路装置
JPWO2009113373A1 (ja) * 2008-03-13 2011-07-21 日本電気株式会社 半導体装置
US7928525B2 (en) * 2008-04-25 2011-04-19 Qimonda Ag Integrated circuit with wireless connection
JP5085487B2 (ja) * 2008-05-07 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5324829B2 (ja) 2008-06-05 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
US20100022063A1 (en) * 2008-07-28 2010-01-28 Mete Erturk Method of forming on-chip passive element
JP4977101B2 (ja) * 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
US7772081B2 (en) * 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
JP5216532B2 (ja) * 2008-10-30 2013-06-19 株式会社日立製作所 半導体集積回路
EP2380415B1 (en) * 2008-12-26 2019-07-31 QUALCOMM Incorporated Chip packages with power management integrated circuits and related techniques
US8008125B2 (en) * 2009-03-06 2011-08-30 General Electric Company System and method for stacked die embedded chip build-up
JP5238562B2 (ja) * 2009-03-13 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置
JP5214525B2 (ja) * 2009-04-20 2013-06-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5496541B2 (ja) * 2009-04-20 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置
JP5390246B2 (ja) * 2009-04-20 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
TWI385680B (zh) * 2009-05-19 2013-02-11 Realtek Semiconductor Corp 螺旋電感之堆疊結構
US8350639B2 (en) * 2009-08-26 2013-01-08 Qualcomm Incorporated Transformer signal coupling for flip-chip integration
JP5646830B2 (ja) * 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
JP5970308B2 (ja) * 2012-09-19 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6266219B2 (ja) * 2013-03-18 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US8410493B2 (en) 2013-04-02
US9922926B2 (en) 2018-03-20
US20150179572A1 (en) 2015-06-25
US20100230783A1 (en) 2010-09-16
JP2010219122A (ja) 2010-09-30
US20130181324A1 (en) 2013-07-18

Similar Documents

Publication Publication Date Title
JP5578797B2 (ja) 半導体装置
JP5324829B2 (ja) 半導体装置
JP5496541B2 (ja) 半導体装置
JP5214525B2 (ja) 半導体装置
JP5435029B2 (ja) 半導体装置及び信号伝達方法
JP5238562B2 (ja) 半導体装置
JP2010016142A (ja) 回路装置
JP5749366B2 (ja) 半導体装置
US8350357B2 (en) Semiconductor device including an inductor that is inductively coupled to another inductor
JP6062486B2 (ja) 半導体装置
JP2014064015A (ja) 半導体装置
JP2013239731A (ja) 半導体装置
JP5968968B2 (ja) 半導体装置
JP5562459B2 (ja) 半導体装置
JP6081961B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140708

R150 Certificate of patent or registration of utility model

Ref document number: 5578797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees