JP2009064963A - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP2009064963A
JP2009064963A JP2007231564A JP2007231564A JP2009064963A JP 2009064963 A JP2009064963 A JP 2009064963A JP 2007231564 A JP2007231564 A JP 2007231564A JP 2007231564 A JP2007231564 A JP 2007231564A JP 2009064963 A JP2009064963 A JP 2009064963A
Authority
JP
Japan
Prior art keywords
straight line
loop
inductor
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007231564A
Other languages
English (en)
Inventor
Shinichi Uchida
慎一 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007231564A priority Critical patent/JP2009064963A/ja
Priority to CNA2008102134753A priority patent/CN101441934A/zh
Priority to US12/206,262 priority patent/US20090066457A1/en
Publication of JP2009064963A publication Critical patent/JP2009064963A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0046Printed inductances with a conductive path having a bridge

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】トランスフォーマのインピーダンスの対称性を向上させ、特性を良好にする。
【解決手段】電子デバイス100は、平面視で第1の直線150に対して線対称な構造を有する第1のインダクタ112と、第1のインダクタ112と同一形状を有する第2のインダクタとを含む。第1のインダクタ112と第2のインダクタ122とは、第1の直線150と直交する第2の直線152に対して線対称に配置される。第1のインダクタ112と第2のインダクタ122とは、平面視で第2の直線152上で交差するように配置される。
【選択図】図1

Description

本発明は、電子デバイスに関し、とくに、トランスフォーマを含む電子デバイスに関する。
非特許文献1には、2つの同じスパイラルコンダクタ(インダクタ)を含むトランスフォーマのレイアウトが記載されている。ここで、トランスフォーマを差動回路に使用している。
また、非特許文献2には、シリコン上に形成されたトランスフォーマのレイアウトが記載されている。当該文献に記載されたトランスフォーマのレイアウトを図10に示す。トランスフォーマ10は、2つのインダクタ12および14を含む。
特許文献1〜3には、基体上または基板に形成されたインダクタの構成が記載されている。
特表2005−509300号公報 特開平11−54705号公報 特開2000−124403号公報 Jianjun J. Zhou et. al., Monolithic Transformers and Their Application in a Differential CMOS RF Low-Noise Amplifier, IEEE Journal of Solid-State Circuits, USA, Oregon State Univ., Dec. 1998, Vol. 33, No 12, p. 2020-2027 Ouail EL-Gharniti et.al., Modeling of Integrated Monolithic Transformers for Silicon Rf IC, Electronics, Circuits and Systems, 2004. ICECS 2004. Proceedings of the 2004 11th IEEE International Conference on, France, Univ. of Bordeaux, 13-15 Dec. 2004, p. 137-140
しかし、以上の文献に記載されたトランスフォーマは、レイアウトの対称性が悪く、そのためトランスフォーマのインピーダンスの対称性も劣化し、差動回路に用いた場合やバランとして用いた場合に特性が劣化するという問題があった。たとえば、非特許文献1に記載の構成では、トランスフォーマを構成する各スパイラルコンダクタの一端と他端とがスパイラル形状の内側と外側に位置し、一端側から見た場合と、他端側から見た場合とで非対称な構造となっている。また、非特許文献2に記載の構成では、トランスフォーマを構成する2つのインダクタが異なる形状を有し、一方のトランジスタの端部から見た場合と、他方のトランジスタの端部から見た場合とで非対称な構造となっている。特許文献1〜3においても、対称な構造を有するトランスフォーマは記載されていない。
本発明によれば、
基板と、
当該基板上に形成され、平面視で第1の直線に対して線対称な構造を有する第1のインダクタと、前記第1のインダクタと同一形状を有する第2のインダクタとを含み、前記第1のインダクタと前記第2のインダクタとが前記第1の直線と直交する第2の直線に対して線対称に配置されたトランスフォーマと、
を含む電子デバイスが提供される。
トランスフォーマをこのようなレイアウトとすることにより、トランスフォーマを左右対称、上下対称な構造とすることができる。これにより、トランスフォーマを構成する各インダクタの入力端および出力端のどの部分から見ても、インピーダンスが等しくなるようにすることができ、トランスフォーマの電気的な特性の対称性を良好にすることができる。これにより、トランスフォーマを差動回路に用いた場合やバランとして用いた場合に特性を良好にすることができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、トランスフォーマのインピーダンスの対称性を向上させ、特性を良好にすることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施の形態における電子デバイス100の構成を示す模式図である。
電子デバイス100は、基板(不図示)と、基板上に形成されたトランスフォーマ102とを含む。トランスフォーマ102は、平面視で第1の直線150に対して線対称な構造を有する第1のインダクタ112と、第1のインダクタ112と同一形状を有する第2のインダクタ122とを含む。第2のインダクタ122も、平面視で第1の直線150に対して線対称な構造を有する。第1のインダクタ112と第2のインダクタ122とは、第1の直線150と直交する第2の直線152に対して線対称に配置される。
次に、トランスフォーマ102の具体的な形状を説明する。
ここで、基板上の平面を、第1の直線150および第2の直線152で区画される第1の領域154、第2の領域156、第3の領域158、および第4の領域160に分けて説明する。第2の領域156は、第1の領域154と第1の直線150に対して線対称な領域である。第3の領域158は、第2の領域156と第2の直線152に対して線対称な領域である。第4の領域160は、第3の領域158と第1の直線150に対して線対称な領域である。すなわち、図中、第1の直線150および第2の直線152で分割される右上の領域を第1の領域154とすると、左上の領域が第2の領域156、左下の領域が第3の領域158、右下の領域が第4の領域160である。また、第1の直線150と第2の直線152との交点をAとする。
第1のインダクタ112は、平面視で、第1の領域154に始点110aを有し、交点Aを中心として第2の直線152および第1の直線150上を通過して巻かれ、第2の領域156に終点110bを有する第1のループ状導電体110と、第1のループ状導電体110の始点110aに接続された第1の端子106と、第1のループ状導電体110の終点110bに接続された第2の端子108とを含む。第1の端子106は第1の領域154に配置され、第2の端子108は第2の領域156に配置されている。本実施の形態において、第1の端子106および第2の端子108は、第1の直線150に略平行に、第1の直線150から所定の間隔を隔てて配置される。また、第1の端子106および第2の端子108は、第1の直線150に対して線対称に配置されている。
本実施の形態において、第1のループ状導電体110は、始点110aから、第2の直線152上を通過する際に径が狭くなり、径を維持したまま第1の直線150を一度通過し、その後第2の直線152上を通過する際に径が広くなるように巻かれる。本実施の形態において、第1のループ状導電体110は平面視で矩形形状(四角形)を有する。本実施の形態において、第1のループ状導電体110は、径を維持したまま第1の直線150を一度通過する前は、第1の直線150上を通過する際にも径が狭くなるように巻かれ、また径を維持したまま第1の直線150を一度通過した後は、第1の直線150上を通過する際にも径が広くなるように巻かれる。
詳細には、第1のループ状導電体110は、第2の直線152および第1の直線150上を通過する度に径が狭くなるように、第2の直線152上および第1の直線150上を順にN回(Nは3以上の奇数)通過して内巻きに巻かれた後、径を維持したまま第1の直線150上を一度通過し、その後第2の直線152および第1の直線150上を通過する度に径が広くなるように、第2の直線152上および第1の直線150上を順にN回通過して外巻きに巻かれる。第1のループ状導電体110は、外巻きに巻かれる際に、第1の直線150上を通過するとき、内巻きにされた部分と交差するパターンを有する。図1では、N=3の例を示している。また、このとき、第1のループ状導電体110の巻き回数は2回である。
第2のインダクタ122は、第1のインダクタ112と同様の形状を有する。第2のインダクタ122は、第1のインダクタ112と、第2の直線152に対して線対称に配置される。すなわち、第2のインダクタ122は、平面視で、第3の領域158に始点120aを有し、第4の領域160に終点120bを有するとともに第1のループ状導電体110と同一形状を有する第2のループ状導電体120と、第2のループ状導電体120の120a点に接続された第3の端子116と、第2のループ状導電体120の終点120bに接続された第4の端子118とを含む。第3の端子116は、第3の領域158に配置され、第4の端子118は第4の領域160に配置されている。本実施の形態において、第3の端子116および第4の端子118は第1の直線150に略平行に、第1の直線150から所定の間隔を隔てて配置される。第3の端子116および第4の端子118は、第1の直線150に対して線対称に配置されている。
第1のインダクタ112の第1のループ状導電体110と第2のインダクタ122の第2のループ状導電体120とは、平面視で第2の直線152上で交差するように配置される。また、第1のループ状導電体110は、いずれの部分においても、内側または外側の一方に第2のループ状導電体120が並行するように配置されている。これにより、トランスフォーマ102の機能を実現することができる。
以上のように、本実施の形態において、トランスフォーマ102が、平面視で第1の直線150に対して線対称な構造を有する2つの同一形状を有するインダクタにより構成されるとともに、これらのインダクタが第2の直線152に対して線対称に配置された構成とすることにより、トランスフォーマ102を左右対称、上下対称な構造とすることができる。このような構造は、第1のインダクタ112の第1のループ状導電体110と第2のインダクタ122の第2のループ状導電体120とが第2の直線152上で交差するようなパターンとすることにより実現することができる。さらに、第1のループ状導電体110および第2のループ状導電体120が、それぞれ、内巻きに巻かれた後、内部で折り返して外巻きに巻かれ、第1の直線150上で交差するようにすることにより、第1のループ状導電体110および第2のループ状導電体120が複数回巻かれた構造とすることができる。
以上の構成により、トランスフォーマ102を構成する各インダクタ(第1のインダクタ112および第2のインダクタ122)の入力端および出力端のどの部分から見ても、インピーダンスが等しくなるようにすることができ、トランスフォーマ102の電気的な特性の対称性を良好にすることができる。これにより、トランスフォーマ102を差動回路に用いた場合やバランとして用いた場合に特性を良好にすることができる。
図2および図3を用いて、第1のループ状導電体110の形状を説明する。
ここで、第1の直線150と第2の直線152との交点Aを中心とする第1の正方形180a、第2の正方形180b、第3の正方形180c、および第4の正方形180dを補助線として用いる。第1の正方形180a〜第4の正方形180dは、この順で径が大きく、略等しい間隔で配置されている。
第1のループ状導電体110の始点110aと第1の端子106とは、第1の正方形180a上で接続されている。第1のループ状導電体110は、第1の端子106との接続点(110a)から、第1の正方形180a上を図中右方向に延在し、第1の正方形180aの角部で図中下方向に略垂直に曲がって下方向に延在する。ここで、第1のループ状導電体110は、第2の直線152上を通過する際に、第1の正方形180aの内側の第2の正方形180b上に移動してそのまま下方向に延在する(図2(a))。つづいて、第1のループ状導電体110は、第2の正方形180bの角部で図中左方向に略垂直に曲がって、左方向に延在する。ここで、第1のループ状導電体110は、第1の直線150上を通過する際に、第2の正方形180bの内側の第3の正方形180c上に移動してそのまま左方向に延在する(図2(b))。
次いで、第1のループ状導電体110は、第3の正方形180cの角部で図中上方向に略垂直に曲がって、上方向に延在する。ここで、第1のループ状導電体110は、第2の直線152上を通過する際に、第3の正方形180cの内側の第4の正方形180d上に移動してそのまま上方向に延在する。以上では、第1のループ状導電体110は、徐々に径が狭くなるように内巻きに巻かれている。さらに、第1のループ状導電体110は、第4の正方形180dの角部で図中右方向に略垂直に曲がって、右方向に延在する。このとき、第1のループ状導電体110は、第1の直線150上を通過する際には、そのまま第4の正方形180d上を延在して径を維持する(図2(c))。
この後、第1のループ状導電体110は、徐々に径が広くなるように外巻きに巻かれる。第1のループ状導電体110は、第4の正方形180dの角部で図中下方向に略垂直に曲がって、下方向に延在する。ここで、第1のループ状導電体110は、第2の直線152上を通過する際に、第4の正方形180dの外側の第3の正方形180c上に移動してそのまま下方向に延在する(図3(a))。つづいて、第1のループ状導電体110は、第3の正方形180cの角部で図中左方向に略垂直に曲がって、左方向に延在する。ここで、第1のループ状導電体110は、第1の直線150上を通過する際に、第3の正方形180cの外側の第2の正方形180b上に移動してそのまま左方向に延在する。なお、第1の直線150上で、内巻きに巻かれた部分と交差する(図3(b))。
次いで、第1のループ状導電体110は、第2の正方形180bの角部で図中上方向に略垂直に曲がって、上方向に延在する。ここで、第1のループ状導電体110は、第2の直線152上を通過する際に、第2の正方形180bの外側の第1の正方形180a上に移動してそのまま上方向に延在する。さらに、第1のループ状導電体110は、第1の正方形180aの角部で図中右方向に略垂直に曲がって、右方向に移動し、第1の正方形180a上で第2の端子108と接続する(図3(c))。
次に、トランスフォーマ102の立体構造を説明する。
図4は、トランスフォーマ102の平面図である。本実施の形態において、トランスフォーマ102は、基板上に形成された複数の多層配線構造により形成される。トランスフォーマ102の各交差部分は、異なる層に形成された配線により実現される。ここでは、交差部分(図中一点破線で囲んだ箇所)で下層に形成される配線を破線で示している。
図5は、図4の断面図の一例を示す図である。図5(a)は、図4のB−B’断面図、図5(b)は、図4のC−C’断面図、図5(c)は、図4のD−D’断面図である。
電子デバイス100は、基板170と、基板170上に下から順に形成された絶縁膜172、下層配線用絶縁膜174、ビア用絶縁膜176および上層配線用絶縁膜178とを含む。基板170は、たとえばシリコン基板等の半導体基板やガラス基板等とすることができる。
ここでは、第1のインダクタ112および第2のインダクタ122ともに、交差部分を除き、上層配線用絶縁膜178に形成された配線により構成される。すなわち、図4に実線で示した部分は、第1のインダクタ112および第2のインダクタ122も、上層配線用絶縁膜178に形成された配線により構成される(図5(a))。
一方、図4に破線で示した交差部分は、下層配線用絶縁膜174に形成された配線により構成される。なお、上層配線用絶縁膜178に形成された配線と下層配線用絶縁膜174に形成された配線とは、ビア用絶縁膜176に形成されたビアを介して電気的接続がとられる(図5(b)、図5(c))。
図6は、図4の断面図の他の例を示す図である。図6(a)は、図4のB−B’断面図、図6(b)は、図4のC−C’断面図、図6(c)は、図4のD−D’断面図である。
ここで、第1のインダクタ112および第2のインダクタ122ともに、交差部分を除き、下層配線用絶縁膜174に形成された配線、ビア用絶縁膜176に形成されたビア、および上層配線用絶縁膜178に形成された配線により構成される。すなわち、図4の交差部分以外は、第1のインダクタ112および第2のインダクタ122も、下層配線用絶縁膜174に形成された配線、ビア用絶縁膜176に形成されたビア、および上層配線用絶縁膜178に形成された配線の3層構造により構成される(図6(a))。
一方、交差部分では、第1のインダクタ112および第2のインダクタ122は、下層配線用絶縁膜174に形成された配線または上層配線用絶縁膜178に形成された配線のいずれか一方により構成される。図4の交差部分の破線で示した箇所は、下層配線用絶縁膜174に形成された配線により構成され、実線で示した箇所は、上層配線用絶縁膜178に形成された配線により構成される(図6(b)、図6(c))。
なお、図5に示した例でも、図6に示した例でも、配線およびビアは、多層配線構造の他の配線と同時に形成することができる。また、配線およびビアを構成する材料としては、たとえば、銅またはアルミニウム等を用いることができる。配線およびビアを構成する材料が銅である場合、これらはたとえばダマシン法によって形成することができる。
また、本実施の形態において、トランスフォーマ102は、種々の形状とすることができる。
たとえば、第1のループ状導電体110の巻き回数を増やした構成とすることができる。図1では、内巻き、外巻き時に第2の直線152および第1の直線150上を通過する回数N=3、巻き回数が2である場合を例として示したが、図7は、N=5、巻き回数が3の場合のトランスフォーマを示す平面図である。以下では、説明を簡略にするために、第1のインダクタ112および第2のインダクタ122を線で示しているが、これらは、図1に示したのと同様、配線等により構成される。
ここでは、第1のループ状導電体110は、第2の直線152および第1の直線150上を通過する度に径が狭くなるように、第2の直線152上および第1の直線150上を順に5回通過して内巻きに巻かれた後、径を維持したまま第1の直線150上を一度通過し、その後第2の直線152および第1の直線150上を通過する度に径が広くなるように、第2の直線152上および第1の直線150上を順に5回通過して外巻きに巻かれる。第2のループ状導電体120も、第1のループ状導電体110と同一形状を有する。
同様に、図8は、N=7、巻き回数が4の場合のトランスフォーマを示す平面図である。さらに、ここでは、電子デバイス100がセンタータップ140を含む例を示す。センタータップ140は、第2のループ状導電体120の径を維持したまま第1の直線150上を一度通過する部分Eを第2のループ状導電体120との接続点とするとともに、当該接続点(E)から、第2のループ状導電体120の始点および終点の間の位置まで、平面視で第1の直線150上に延在する。本実施の形態において、センタータップ140は、第3の端子116と第4の端子118との間に、これらに略平行に延在するように配置された構成とすることができる。このような配置とすることにより、トランスフォーマ102の対称性を良好に保ったまま、センタータップ140を有する電子デバイス100を実現することができる。
なお、図8に示した構成以外の構成においても、同様に、センタータップ140を組み合わせた構成とすることができる。
また、各インダクタのループ状導電体は種々の形状を有する構成とすることができる。
図9は、第1のループ状導電体110および第2のループ状導電体120が、平面視で八角形である例を示す平面図である。ここでは、N=3、巻き回数が2の場合のトランスフォーマを示す。このように、周囲の配置パターン等に応じて、第1のループ状導電体110および第2のループ状導電体120の平面視の形状を異ならせても、図1〜図4を参照して説明したのと同様の規則でパターンを決定することにより、同様の効果を得ることができる。また、たとえば、第1のループ状導電体110および第2のループ状導電体120は、平面視で円形状(不図示)とすることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
本発明の実施の形態における電子デバイスの構成を示す模式図である。 図1に示した第1のインダクタの第1のループ状導電体の形状を説明するための図である。 図1に示した第1のインダクタの第1のループ状導電体の形状を説明するための図である。 図1に示したトランスフォーマの平面図である。 図4に示したトランスフォーマの断面図の一例を示す図である。 図4に示したトランスフォーマの断面図の他の例を示す図である。 本発明の実施の形態におけるトランスフォーマの他の例を示す平面図である。 本発明の実施の形態におけるトランスフォーマの他の例を示す平面図である。 本発明の実施の形態におけるトランスフォーマの他の例を示す平面図である。 従来のトランスフォーマのレイアウトを示す図である。
符号の説明
100 電子デバイス
102 トランスフォーマ
106 第1の端子
108 第2の端子
110 第1のループ状導電体
110a 始点
110b 終点
112 第1のインダクタ
116 第3の端子
118 第4の端子
120 第2のループ状導電体
120a 始点
120b 終点
122 第2のインダクタ
140 センタータップ
150 第1の直線
152 第2の直線
154 第1の領域
156 第2の領域
158 第3の領域
160 第4の領域
170 基板
172 絶縁膜
174 下層配線用絶縁膜
176 ビア用絶縁膜
178 上層配線用絶縁膜
180a 第1の正方形
180b 第2の正方形
180c 第3の正方形
180d 第4の正方形

Claims (4)

  1. 基板と、
    当該基板上に形成され、平面視で第1の直線に対して線対称な構造を有する第1のインダクタと、前記第1のインダクタと同一形状を有する第2のインダクタとを含み、前記第1のインダクタと前記第2のインダクタとが前記第1の直線と直交する第2の直線に対して線対称に配置されたトランスフォーマと、
    を含む電子デバイス。
  2. 請求項1に記載の電子デバイスにおいて、
    前記第1のインダクタは、平面視で、前記第1の直線および前記第2の直線で区画される第1の領域を始点として、前記第1の直線と前記第2の直線との交点を中心として前記第2の直線および前記第1の直線上を順に通過して巻かれ、前記第1の領域と前記第1の直線に対して線対称な第2の領域を終点とする第1のループ状導電体を含み、
    当該第1のループ状導電体は、前記始点から、前記第2の直線上を通過する際に径が狭くなり、径を維持したまま前記第1の直線上を一度通過し、その後前記第2の直線上を通過する際に径が広くなるように巻かれ、
    前記第2のインダクタは、前記第2の領域と前記第2の直線に対して線対称な第3の領域を始点、前記第1の領域と前記第2の直線に対して線対称な第4の領域を終点とするとともに前記第1のループ状導電体と同一形状を有する第2のループ状導電体を含み、
    前記第1のループ状導電体と前記第2のループ状導電体とは、平面視で前記第2の直線上で交差するように配置された電子デバイス。
  3. 請求項2に記載の電子デバイスにおいて、
    前記第1のループ状導電体は、前記第2の直線および前記第1の直線上を通過する度に径が狭くなるように、前記第2の直線上および前記第1の直線上を順にN回(Nは3以上の奇数)通過して内巻きに巻かれた後、径を維持したまま前記第1の直線上を一度通過し、その後前記第2の直線および前記第1の直線上を通過する度に径が広くなるとともに前記第1の直線上を通過する際に内巻きにされた部分と交差するように、前記第2の直線上および前記第1の直線上を順に前記N回通過して外巻きに巻かれた電子デバイス。
  4. 請求項2または3に記載の電子デバイスにおいて、
    前記第2のループ状導電体の径を維持したまま前記第1の直線上を一度通過する部分を当該第2のループ状導電体との接続点とするとともに、当該接続点から、当該第2のループ状導電体の始点および終点の間の位置まで、平面視で前記第1の直線上に延在するセンタータップをさらに含む電子デバイス。
JP2007231564A 2007-09-06 2007-09-06 電子デバイス Pending JP2009064963A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007231564A JP2009064963A (ja) 2007-09-06 2007-09-06 電子デバイス
CNA2008102134753A CN101441934A (zh) 2007-09-06 2008-09-08 具有变量器的电子器件
US12/206,262 US20090066457A1 (en) 2007-09-06 2008-09-08 Electronic device having transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007231564A JP2009064963A (ja) 2007-09-06 2007-09-06 電子デバイス

Publications (1)

Publication Number Publication Date
JP2009064963A true JP2009064963A (ja) 2009-03-26

Family

ID=40431238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007231564A Pending JP2009064963A (ja) 2007-09-06 2007-09-06 電子デバイス

Country Status (3)

Country Link
US (1) US20090066457A1 (ja)
JP (1) JP2009064963A (ja)
CN (1) CN101441934A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158518A (ja) * 2007-12-25 2009-07-16 Seiko Epson Corp インダクタ
US8963671B2 (en) 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
WO2017169543A1 (ja) * 2016-03-29 2017-10-05 株式会社村田製作所 コイルアンテナ、給電装置、受電装置およびワイヤレス電力供給システム

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5324829B2 (ja) 2008-06-05 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
US8269575B2 (en) 2010-03-30 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming RF balun having reduced capacitive coupling and high CMRR
FR3049758B1 (fr) 2016-03-30 2018-04-27 Stmicroelectronics Sa Transformateur de puissance du type symetrique-dissymetrique a topologie completement equilibree
CN107293393B (zh) * 2016-04-11 2019-04-26 中芯国际集成电路制造(上海)有限公司 片上变压器巴伦
CN106876379B (zh) * 2016-07-07 2019-10-08 威盛电子股份有限公司 半导体装置
CN108074730A (zh) * 2016-11-11 2018-05-25 瑞昱半导体股份有限公司 变压器
TWI598899B (zh) * 2017-05-11 2017-09-11 瑞昱半導體股份有限公司 電感裝置
US10622136B2 (en) * 2017-10-26 2020-04-14 Arm Ltd Balanced-to-unbalanced (balun) transformer
TWI643219B (zh) * 2018-01-08 2018-12-01 瑞昱半導體股份有限公司 電感裝置
US11651887B2 (en) 2020-05-27 2023-05-16 Infineon Technologies Ag Stacked and interleaved transformer layout

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027406A (ja) * 1988-01-15 1990-01-11 Northern Telecom Ltd 平面変成器
US20030071706A1 (en) * 2001-10-15 2003-04-17 Christensen Kaare Tais Planar transformers
JP2005005685A (ja) * 2003-05-16 2005-01-06 Matsushita Electric Ind Co Ltd 相互誘導回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816784A (en) * 1988-01-19 1989-03-28 Northern Telecom Limited Balanced planar transformers
TWI238515B (en) * 2004-10-08 2005-08-21 Winbond Electronics Corp Integrated transformer with stack structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027406A (ja) * 1988-01-15 1990-01-11 Northern Telecom Ltd 平面変成器
US20030071706A1 (en) * 2001-10-15 2003-04-17 Christensen Kaare Tais Planar transformers
JP2005005685A (ja) * 2003-05-16 2005-01-06 Matsushita Electric Ind Co Ltd 相互誘導回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158518A (ja) * 2007-12-25 2009-07-16 Seiko Epson Corp インダクタ
US8963671B2 (en) 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
TWI482182B (zh) * 2012-08-31 2015-04-21 日月光半導體製造股份有限公司 半導體變壓器
WO2017169543A1 (ja) * 2016-03-29 2017-10-05 株式会社村田製作所 コイルアンテナ、給電装置、受電装置およびワイヤレス電力供給システム
JPWO2017169543A1 (ja) * 2016-03-29 2018-10-11 株式会社村田製作所 コイルアンテナ、給電装置、受電装置およびワイヤレス電力供給システム

Also Published As

Publication number Publication date
US20090066457A1 (en) 2009-03-12
CN101441934A (zh) 2009-05-27

Similar Documents

Publication Publication Date Title
JP2009064963A (ja) 電子デバイス
US9559053B2 (en) Compact vertical inductors extending in vertical planes
US7633368B2 (en) On-chip inductor
JP2008177486A (ja) トランス
US9373434B2 (en) Inductor assembly and method of using same
JP2005191217A (ja) スパイラルインダクタおよびそれを備えた回路装置または差動回路
JP2007165761A (ja) 半導体装置
US6940386B2 (en) Multi-layer symmetric inductor
CN112490360A (zh) 半导体装置
US11367773B2 (en) On-chip inductor structure
US7312683B1 (en) Symmetrical inductor
JP2006270026A (ja) 配線構造、プリント配線板、集積回路および電子機器
JPH0389548A (ja) 半導体集積回路
JP2006066769A (ja) インダクタ及びその製造方法
US20230127322A1 (en) Semiconductor device with polygonal inductive device
US20150340423A1 (en) Semiconductor device having inductor
JP5358460B2 (ja) 小型低損失インダクタ素子
JP2010114283A (ja) スパイラルインダクタ
JP2006310533A (ja) インダクタ素子
US11328859B2 (en) High isolation integrated inductor and method therof
US11069475B2 (en) Compact isolated inductors
JP2005333004A (ja) 半導体装置
JP2010034248A (ja) スパイラルインダクタ
JP2002050740A (ja) スパイラルインダクタ
JP2009252806A (ja) 半導体装置及びそのレイアウト方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228