JP4725346B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4725346B2
JP4725346B2 JP2006031271A JP2006031271A JP4725346B2 JP 4725346 B2 JP4725346 B2 JP 4725346B2 JP 2006031271 A JP2006031271 A JP 2006031271A JP 2006031271 A JP2006031271 A JP 2006031271A JP 4725346 B2 JP4725346 B2 JP 4725346B2
Authority
JP
Japan
Prior art keywords
plate
communication
silicon interposer
chip
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006031271A
Other languages
English (en)
Other versions
JP2007214274A (ja
Inventor
俊一 助川
賢一 重並
守 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006031271A priority Critical patent/JP4725346B2/ja
Priority to US11/627,527 priority patent/US7351068B2/en
Priority to TW096103713A priority patent/TW200805617A/zh
Priority to KR1020070011236A priority patent/KR101348742B1/ko
Priority to EP07101732A priority patent/EP1818986A3/en
Priority to CNB2007100028492A priority patent/CN100511670C/zh
Publication of JP2007214274A publication Critical patent/JP2007214274A/ja
Priority to US12/060,490 priority patent/US7578676B2/en
Application granted granted Critical
Publication of JP4725346B2 publication Critical patent/JP4725346B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
    • A61B17/30—Surgical pincettes without pivotal connections
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
    • A61B17/04—Surgical instruments, devices or methods, e.g. tourniquets for suturing wounds; Holders or packages for needles or suture materials
    • A61B17/0482—Needle or suture guides
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
    • A61B17/04—Surgical instruments, devices or methods, e.g. tourniquets for suturing wounds; Holders or packages for needles or suture materials
    • A61B17/06—Needles ; Sutures; Needle-suture combinations; Holders or packages for needles or suture materials
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F9/00—Methods or devices for treatment of the eyes; Devices for putting-in contact lenses; Devices to correct squinting; Apparatus to guide the blind; Protective devices for the eyes, carried on the body or in the hand
    • A61F9/007—Methods or devices for eye surgery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
    • A61B2017/00969—Surgical instruments, devices or methods, e.g. tourniquets used for transplantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Ophthalmology & Optometry (AREA)
  • Vascular Medicine (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は半導体装置に関し、特に、簡単かつ安価に製造でき、少ない消費電力で通信することができるようにした半導体装置に関する。
電子機器の普及に伴い、マルチチップモジュール（MCM）を積層したマルチチップパッケージ、或いはシステムインパッケージ（SIP）を低コストで実現する積層技術、チップ間配線技術などが提案されている。
図１は、従来のマルチチップモジュールの構造の例を表している。このマルチチップモジュールでは、シリコンインターポーザ１とシリコンインターポーザ21が組み合わされている。シリコンインターポーザ１の表面２には、チップ５がバンプ４を介して装着されている。同様に、シリコンインターポーザ21の表面22には、チップ25がバンプ24を介して装着されている。さらに、シリコンインターポーザ１の表面２と裏面３の間には貫通ホール６が形成されており、シリコンインターポーザ21の表面22と裏面23の間には貫通ホール26が形成されている。そして、貫通ホール６と貫通ホール26は、バンプ７を介して相互に接続されている。シリコンインターポーザ１上のチップ５と、シリコンインターポーザ21上のチップ25との間の通信は、シリコンインターポーザ１上に形成されたパターン、シリコンインターポーザ１の貫通ホール６、バンプ７、シリコンインターポーザ21の貫通ホール26、並びにシリコンインターポーザ21上のパターンを介して行なわれる。
しかしながら、貫通ホールを形成するには新たなプロセス開発が必要となるばかりでなく、シリコンインターポーザの裏面に電極形成が必要となり、さらに、微細な貫通ホールの形成は困難であるなどの課題がある。
そこで、例えば図2Aに示されるように、静電容量結合を利用して通信を行なうことが知られている（例えば、非特許文献１）。図2Aの例においては、シリコンインターポーザ１の表面２（チップ５が装着されている面）に電極41が形成され、同様にインターポーザ21の表面22（チップ25が装着されている面）に電極51が形成され、電極41と電極51が対向するようにシリコンインターポーザ１の表面２とシリコンインターポーザ21の表面22が配置されている。シリコンインターポーザ１の表面２上のチップ５と、シリコンインターポーザ21の表面22上のチップ25とは、それぞれ、電極41と電極51の静電誘導を利用した通信路を介して通信を行なう。
「日経エレクトロニクス」２００５年１０月１０日発行、p.92-99
しかしながら、図2Aに示されるように、電極41,51を対向して配置して無線通信を行なうのであれば、例えば図2Bに示されるように、シリコンインターポーザ１の表面２とシリコンインターポーザ21の表面22との間にバンプ61を配置し、このバンプ61を介して通信を行なうようにした方が、より安価で製造が容易となる。
本発明は、このような状況に鑑みてなされたものであり、簡単かつ安価に製造でき、少ない消費電力で通信することができる半導体装置を実現するものである。
本発明の一側面の半導体装置は、高抵抗の素材からなる板状部材であって、一方の面に回路が形成された第１の板状部材と、高抵抗の素材からなる板状部材であって、一方の面に回路が形成された第２の板状部材と、前記第１の板状部材の前記回路が形成された面に配置された通信用のアンテナとしての複数の第１の平板と、前記第１の板状部材の前記回路が形成された面に配置された、前記第１の平板を介して通信する第１の通信部と、前記第２の板状部材の前記回路が形成された面に配置された通信用のアンテナとしての複数の第２の平板と、前記第２の板状部材の前記回路が形成された面に配置された、前記第２の平板を介して通信する第２の通信部とにより構成される複合部材であって、前記第１の板状部材と前記第２の板状部材が、それぞれの前記回路が形成されていない方の面が対向するように配置されて構成される前記複合部材を少なくとも２組備え、前記第１の板状部材には、前記第１の通信部に電力を供給するためのボンディングワイヤが設けられており、前記２組の一方の組における前記第１の板状部材と他方の組における前記第２の板状部材が、それぞれの前記回路が形成されている方の面が対向するように配置され、一方の組における前記第１の板状部材と他方の組における前記第２の板状部材とが対向する面の間には、他方の組における前記第２の通信部の通信に用いるバンプが設けられており、前記バンプは、他方の組における前記第２の通信部に電力も供給する半導体装置である。
前記第１の板状部材と前記第２の板状部材は、シリコンインターポーザであり、その体積抵抗は、１ｋΩcm以上とすることができる。
本発明の側面においては、回路が形成された面に通信用のアンテナとしての複数の第１の平板が配置された第１の板状部材と、回路が形成された面に通信用のアンテナとしての複数の第２の平板が配置された第２の板状部材が、それぞれの回路が形成されていない方の面が対向するように配置される。第１の板状部材と第２の板状部材が間に介在された状態の第１の平板と第２の平板とによる静電誘導を利用して、第１の板状部材の第１の通信部と第２の板状部材の第２の通信部との間で通信が行われる。
以上のように、本発明の側面によれば、半導体装置を実現することができる。特に、簡単かつ安価に製造でき、少ない消費電力で通信することができる半導体装置を実現することができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の側面は、高抵抗の素材からなる板状部材であって、一方の面に回路(例えば、図４のチップ106,107)が形成された第１の板状部材(例えば、図４のシリコンインターポーザ101)と、高抵抗の素材からなる板状部材であって、一方の面に回路(例えば、図４のチップ206,207)が形成された第２の板状部材(例えば、図４のシリコンインターポーザ201)と、前記第１の板状部材の前記回路が形成された面(例えば、図４の表面102)に配置された通信用のアンテナとしての複数の第１の平板(例えば、図８の平板121-1)と、前記第１の板状部材の前記回路が形成された面に配置された、前記第１の平板を介して通信する第１の通信部(例えば、図10の送信部1001-1-1)と、前記第２の板状部材の前記回路が形成された面に配置された通信用のアンテナとしての複数の第２の平板(例えば、図８の平板221-1)と、前記第２の板状部材の前記回路が形成された面に配置された、前記第２の平板を介して通信する第２の通信部(例えば、図10の受信部2002-1-1)とにより構成される複合部材であって、前記第１の板状部材と前記第２の板状部材が、それぞれの前記回路が形成されていない方の面(例えば、図４の裏面103,203)が対向するように配置されて構成される前記複合部材を少なくとも２組備え、前記第１の板状部材には、前記第１の通信部に電力を供給するためのボンディングワイヤ（例えば、図４のボンディングワイヤ504）が設けられており、前記２組の一方の組における前記第１の板状部材（例えば、図４のシリコンインターポーザ301）と他方の組における前記第２の板状部材（例えば、図４のシリコンインターポーザ201）が、それぞれの前記回路が形成されている方の面が対向するように配置され、一方の組における前記第１の板状部材と他方の組における前記第２の板状部材とが対向する面の間には、他方の組における前記第２の通信部の通信に用いるバンプ（例えば、図４のバンプ505）が設けられており、前記バンプは、他方の組における前記第２の通信部に電力も供給する半導体装置である。
以下、図を参照して本発明の実施の形態について説明する。
図３は、本発明が適用されるマルチチップモジュールに組み込まれる高抵抗の素材からなる板状部材としてのシリコンインターポーザの構成を表している。シリコンインターポーザ101には、その表面102に複数のバンプ104を介して通信チップ105が配置されているとともに、チップ106,107が配置されている。通信チップ105は、その詳細は図６乃至図８を参照して後述するが、他のシリコンインターポーザとの間での通信を行なう。チップ106,107は、例えばCPU(Central Processing Unit)、或いはメモリなどにより構成され、それぞれ、あらかじめ定められた所定の機能に関する処理を実行する。シリコンインターポーザ101の表面102には、図示はしないが、配線パターンが形成されている。これに対して、表面102の反対側の裏面103には、チップは配置されていない。
シリコンインターポーザ201も同様に、表面202に通信チップ205、チップ206,207が複数のバンプ204を介して装着されている。シリコンインターポーザ201の裏面203にはチップは装着されていない。
シリコンインターポーザ301の表面302には、通信チップ305、チップ306,307が複数のバンプ304を介して配置されている。シリコンインターポーザ301の裏面303にはチップは配置されていない。
同様に、シリコンインターポーザ401の表面402には、通信チップ405、チップ406,407が複数のバンプ404を介して装着されている。シリコンインターポーザ401の裏面403にはチップは装着されていない。
チップ206,207,306,307,406,407もチップ106,107と同様に、通信以外の所定の機能を実行するチップである。
図４は、シリコンインターポーザ101乃至401を組み合わせて製造したマルチチップモジュールの構成を表している。このマルチチップモジュール501においては、シリコンインターポーザ101とシリコンインターポーザ201が組とされ、シリコンインターポーザ301とシリコンインターポーザ401が組とされている。
すなわち、シリコンインターポーザ101とシリコンインターポーザ201は、それぞれ通信チップ105と通信チップ205のアンテナとしての平板（図６を参照して後述する）が、それぞれ対向するように、かつ、それぞれの裏面103と裏面203が対向するように配置される。同様に、シリコンインターポーザ301とシリコインターポーザ401は、それぞれの裏面303と裏面403が対向するように、かつ、通信チップ305の平板と通信チップ405の平板が、それぞれ対向するように配置される。
基板502の表面503には配線パターンが形成されているとともに、必要に応じて各種のチップも装着されている（いずれも図示せず）。また、表面503は、ボンディングワイヤ506を介してシリコンインターポーザ301の表面302に接続されている。シリコンインターポーザ101の表面102も、ボンディングワイヤ504を介して基板502の表面503と接続されている。シリコンインターポーザ401の表面402は、複数のバンプ404を介して基板502の表面503に接続されている。また、シリコンインターポーザ301の表面302とシリコンインターポーザ201の表面202は、複数のバンプ505により接続されている。
このように構成することで、基板502の表面503に形成されている配線パターンから、バンプ404のうちの所定のものを介してシリコンインターポーザ401の表面402上に配置されている通信チップ405、チップ406,407に必要な電力が供給される。また同様に、所定の他のバンプ404を介して、基板502の表面503に形成された所定の配線パターンとシリコンインターポーザ401上の通信チップ405、チップ406,407との間で信号の授受が行われる。
シリコンインターポーザ301上の通信チップ305、チップ306,307には、基板502の表面503の配線パターンからボンディングワイヤ506を介して必要な電力が供給される。シリコンインターポーザ301上のチップ306,307は、通信チップ305と通信チップ405を介して、シリコンインターポーザ401上のチップ406,407と通信する。
シリコンインターポーザ201上の通信チップ205、チップ206,207には、基板500の表面503の配線パターンからボンディングワイヤ506、シリコンインターポーザ301上の配線パターン、所定のバンプ505、シリコンインターポーザ201の表面202の配線パターン、所定のバンプ204を介して電力が供給される。チップ206,207は、所定のバンプ204、シリコンインターポーザ201上の配線パターン、所定のバンプ505、シリコンインターポーザ301上の配線パターン、所定のバンプ304を介してシリコンインターポーザ301上のチップ306,307と通信する。
シリコンインターポーザ101の通信チップ105、チップ106,107には、基板502の表面503上の配線パターンからボンディングワイヤ504、シリコンインターポーザ101上の配線パターン、所定のバンプ104を介して必要な電力が供給される。チップ106,107と、チップ206,207との間の通信は、通信チップ105,205を介して行なわれる。
直接隣接していないシリコンインターポーザ間の通信は、直接隣接するシリコンインターポーザ間の通信を順次介することで行われる。例えば、チップ106,107とチップ306,307との間の通信は、通信チップ105、通信チップ205、バンプ505を介して行なわれる。さらに、チップ106,107とチップ406,407との間の通信は、通信チップ105、通信チップ205、バンプ505、通信チップ305、通信チップ405を介して行なわれる。チップ106,107と基板502の表面503上の図示されないチップとの通信は、通信チップ105、通信チップ205、バンプ505、通信チップ305、通信チップ405、バンプ404を介して行なわれる。
図５は、シリコンインターポーザ101とシリコンインターポーザ201の平面的構成を表している。シリコンインターポーザ101は、図5Aに示されるように、チップ106の左上にチップ108が配置され、チップ106の左下側にチップ107が配置されている。チップ106の右側の領域Ｑには通信領域111が形成されている。この通信領域111には、さらに通信チップ105-1乃至105-4が配置されている。
同様に、図5Bに示されるように、シリコンインターポーザ201上においては、チップ206の左下側にチップ207が配置され、左上側にチップ208が配置されている。チップ206の右側の領域Ｑには通信領域211が形成されており、通信領域211には、さらに通信チップ205-1乃至205-4が配置されている。
図示は省略するが、シリコンインターポーザ301,401も同様に構成されている。
図６は、通信チップ105-1乃至105-4の平面的構成を拡大して示している。通信チップ105-1は、その上側にアルミニウムなどの金属で構成されるアンテナとしての平板121-1-1,122-1-1が形成されている。平板121-1-1,122-1-1は、組となって送信または受信の通信が行われる。同様に、通信チップ105-1は、平板121-1-1,122-1-1の左から右に順番に、さらに平板121-1-2,122-1-2乃至121-1-8,122-1-8を有している。または、同様に、下側には左から右に順番に、平板121-1-9,122-1-9乃至121-1-16,122-1-16を有している（番号の図示は一部省略されている）。
同様に、通信チップ105-2は平板121-2-1,122-2-1乃至121-2-16,122-2-16を有し、通信チップ105-3は、平板121-3-1,122-3-1乃至121-3-16,122-3-16を有し、通信チップ105-4は、平板121-4-1,122-4-1乃至121-4-16,122-4-16を有している。
図７は、通信チップ105-1の断面構成を拡大して表している。同図に示されるように、通信チップ105-1の図中右側と左側には、バンプ104を介して平板121-1,121-9が配置されている。また、通信チップ105-1は、バンプ104を介してシリコンインターポーザ101上のパッド131と接続されている。このパッド131はさらに、図示せぬ配線パターンと接続されている。
シリコンインターポーザ101の平板121-1（121-1-1乃至121-1-16）と、シリコンインターポーザ201の平板221-1（221-1-1乃至221-1-16）は、図８に示されるように、対応するものが対向するように配置される。その結果、対向して配置される平板121-1と平板221-1の間に、高抵抗の材料で構成されるシリコンインターポーザ101,201が介在することになる。シリコンインターポーザ101,201は、高抵抗シリコン基板であるから誘電率が高く、平板121-1,221-1で構成されるコンデンサの容量が、図2Aに示されるように電極41,51を単に空気を介して対向配置する場合に比べて、極めて大きい値にすることができる。その結果、平板121-1,221-1の面積を小さくしたとしても、充分大きな静電結合を実現することが可能となる。
シリコンインターポーザ101乃至401の体積抵抗率は、具体的には、１ｋΩcm以上の値とされる。体積抵抗率は、例えば図９に示されるように、幅Ｗ、厚さｔ、長さＬの物質中に電流Ｉを流したとき、距離Ｌの両端に発生する電位差Ｖを測定することにより、次式から求めることができる。
体積抵抗率＝（Ｖ／Ｉ）×（Ｗ／Ｌ）×ｔ …（１）
高抵抗のシリコンインターポーザは、シリコンは本来非導電部材であるから不純物をシリコンにドープしないことで実現することができる。
通信チップ105,205,305,405は、それぞれ、各平板に対応して送信部または受信部の少なくとも一方からなる通信部を有している。すなわち、送信用の平板に対しては送信部が、受信用の平板に対しては受信部が、それぞれ設けられている。対応する平板が送信と受信の両方を行う場合には、送信部と受信部の両方が設けられている。通信チップ105と通信チップ205は、それぞれ送信用の平板に対して受信用の平板が対向するように配置される。例えば、送信用の平板121-1-1,122-1-1に対して受信用の平板221-1-1,222-1-1が対向するように配置された場合、送信用の平板121-1-1,122-1-1に対応する送信部1001-1-1と、受信用の平板221-1-1,222-1-1に対応する受信部2002-1-1が、図10に示されるように接続される。
送信部1001-1-1は、インバータ1011ないし1014により構成されている。端子INから入力された信号は、インバータ1011,1012,1013を介して端子N1から平板121-1-1に供給されるとともに、インバータ1011,1014を介して端子N2から平板122-1-1に供給される。
受信部2002-1-1の入力端子N3,N4には、平板221-1-1,222-1-1がそれぞれ接続されている。入力端子N3,N4は、増幅器2013の入力端子に接続されている。入力端子N3とN4の間には、抵抗2011,2012が接続されている。抵抗2011と抵抗2012の間には、基準電圧VREFが供給されている。増幅器2013の出力は、ヒステリシスコンパレータ（Hysteresis Comparator）2014の非反転入力端子と、ヒステリシスコンパレータ2016の反転入力端子に供給されている。コンパレータ2014の反転入力端子には、基準電圧VR1が供給され、コンパレータ2016の非反転入力端子には基準電圧VR2が供給されている。
コンパレータ2014の出力（ノードN5）は、インバータ2015を介して、NAND回路2019とともにクロスラッチ回路を構成するNAND回路2018の一方の入力に接続されている。コンパレータ2016の出力（ノードN6）は、インバータ2017を介してNAND回路2019の一方の入力に接続されている。NAND回路2018の出力はNAND回路2019の他方の入力に接続され、NAND回路2019の出力はNAND回路2018の他方の入力に接続されている。
送信部1001-1-1の端子INに信号（図11A）が入力されると、端子N1（平板121-1-1）には、インバータ1011,1012,1013を介して、端子N2（平板122-1-1）には、インバータ1011,1014を介して、それぞれ逆位相の電圧（図11Bの破線で表される電圧と実線で表される電圧）が発生する。静電誘導により受信側の平板221-1-1,222-1-1（入力端子N3,N4）には、逆位相の電圧が発生する（図11Cの破線で表される電圧と実線で表される電圧）。増幅器2013は、この静電誘導により供給された信号を増幅し、ノードVAに出力する（図11D）。
コンパレータ2014は、増幅器2013より入力された信号のレベルを基準電圧VR1と比較し、基準電圧VR1より大きい場合には、ノードN5に正のパルスを出力する（図11E）。同様に、コンパレータ2016は、増幅器2013より出力された信号のレベルを基準電圧VR2と比較し、基準電圧VR2より小さい場合には、ノードN6に正のパルスを出力する（図11F）。ノードN5,N6の出力がそれぞれインバータ2015,2017により反転され、負のパルスが入力される毎に出力を反転するクロスラッチ回路によりラッチされ、出力される（図11G）。
以上においては、２組の平板で信号を授受するようにしたが、充分なレベルの信号が得られる場合には、図12に示されるように、１組の平板121-1-1,122-1-1で信号を授受することもできる。この場合、送信部1001-1-1は、インバータ1031,1032で構成され、端子INに入力された信号が、ンバータ1031,1032を介して端子N1に接続されている平板121-1-1に供給される。
受信部2002-1-1は、インバータ2031,2032,2033により構成され、端子N2に接続されている平板221-1-1からの信号は、インバータ2031,2032を介して端子OUTから出力される。また、インバータ2031の出力は、インバータ2032を介してインバータ2031の入力に帰還される。
送信部1001-1-1の端子INに信号（図13A）が入力されると、端子N1（平板121-1-1）には、インバータ1031,1032を介して電圧（図13B）が発生する。静電誘導により受信側の平板221-1-1（入力端子Ｎ２）にも電圧が発生する（図13C）。端子N2の電圧が、インバータ2031の閾値Vthより大きくなると、インバータ2031の出力が反転し、インバータ2032の出力も反転して、インバータ2031の入力の変化を加速する。インバータ2031の出力はさらにインバータ2033により反転され、端子OUTから出力される（図13D）。
以上においては、シリコンインターポーザ101乃至401上に通信チップ105乃至405、チップ106乃至406,107乃至407をそれぞれ搭載することで、対応する回路を形成するようにしたが、各シリコンインターポーザ101乃至401上に直接組み込むことで対応する回路を形成するようにしてもよい。
図14に示される実施の形態においては、シリコンインターポーザ101上に通信回路151-1乃至151-4が直接組み込むことで形成されている。同様に、シリコンインターポーザ201上においても通信回路251-1乃至251-4が直接組み込むことで形成されている。
この場合、シリコンインターポーザ101とシリコンインターポーザ201を組み合わせると、図15に示されるようになる。この場合においては、シリコンインターポーザ101の表面102上に通信回路151-1乃至151-4に対応するCMOS(Complementary Mental-Oxide Semiconductor)回路161が形成されている。ただしこの場合においても、平板121-1は、図８における場合と同様に形成されている。
また、シリコンインターポーザ201上の表面202にも通信回路251-1乃至251-4に対応するCMOS回路261が形成されている。この場合においても、平板221-1は、図８における場合と同様に、シリコンインターポーザ201の表面202上に形成されている。
したがって、この場合においても、図８における場合と同様に通信処理を行なうことが可能となる。
図16は、シリコンインターポーザの通信領域111の内部の断面構成の例を表している（図14や図15に示される実施の形態におけるCMOS構造は図示しない）。Ｐ型シリコンバルク1511上には、フィールド酸化膜1512が形成されている。フィールド酸化膜1512上には、ポリサイド1513と、ポリサイド1513から所定の間隔を隔ててポリサイド1514が形成されている。ポリサイド1513,1514間の容量は電源の安定化に用いられる。ポリサイド1513は、コンタクト1515により金属層1516に接続されている。
金属層1516と、その上に酸化膜1518を介して形成されている金属層1519は、ビア1517により接続されている。金属層1519とその上に酸化膜1520を介して形成されている金属層1521とは、ビア1522で接続されている。金属層1521の上には酸化膜1523が形成され、さらにその上には、保護膜1524が形成されている。保護膜1524と酸化膜1523には、PAD開口1525が形成されている。
以上においては、本発明をマルチチップモジュールに適用した場合を例として説明したが、本発明はその他の半導体装置に適用することも可能である。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来のマルチチップモジュールの構成を示す断面図である。 従来のシリコンインターポーザ間の通信を説明する図である。 本発明を適用したマルチチップモジュールに適用するシリコンインターポーザの構成を説明する側断面図である。 本発明を適用したマルチチップモジュールの断面の構成を示す側断面図である。 シリコンインターポーザの平面の構成を示す平面図である。 通信チップの構成を示す平面図である。 通信チップの付近の構成を示す側断面図である。 シリコンインターポーザを組み合わせた状態の構成を示す側断面図である。 体積抵抗率を説明する図である。 通信部の構成を示す回路図である。 図10の回路図の動作を説明するタイミングチャートである。 他の通信部の構成を示す回路図である。 図12の通信部の動作を説明するタイミングチャートである。 シリコンインターポーザの平面の構成を示す平面図である。 シリコンインターポーザを組み合わせた状態を説明する側断面図である。 シリコンインターポーザの内部の構成を示す側断面図である。
符号の説明
101 シリコンインターポーザ， 102 表面， 103 裏面， 104 バンプ， 105 通信チップ， 106，107，108 チップ， 201 シリコンインターポーザ， 202 表面， 203 裏面， 204 バンプ， 205 通信チップ， 206，207，208 チップ， 301 シリコンインターポーザ， 302 表面， 303 裏面， 304 バンプ， 305 通信チップ， 306，307 チップ， 401 シリコンインターポーザ， 402 表面， 403 裏面， 404 バンプ， 405 通信チップ， 406，407 チップ

Claims (2)

  1. 高抵抗の素材からなる板状部材であって、一方の面に回路が形成された第１の板状部材と、
    高抵抗の素材からなる板状部材であって、一方の面に回路が形成された第２の板状部材と、
    前記第１の板状部材の前記回路が形成された面に配置された通信用のアンテナとしての複数の第１の平板と、
    前記第１の板状部材の前記回路が形成された面に配置された、前記第１の平板を介して通信する第１の通信部と、
    前記第２の板状部材の前記回路が形成された面に配置された通信用のアンテナとしての複数の第２の平板と、
    前記第２の板状部材の前記回路が形成された面に配置された、前記第２の平板を介して通信する第２の通信部と
    により構成される複合部材であって、
    前記第１の板状部材と前記第２の板状部材が、それぞれの前記回路が形成されていない方の面が対向するように配置されて構成される前記複合部材を少なくとも２組備え、
    前記第１の板状部材には、前記第１の通信部に電力を供給するためのボンディングワイヤが設けられており、
    前記２組の一方の組における前記第１の板状部材と他方の組における前記第２の板状部材が、それぞれの前記回路が形成されている方の面が対向するように配置され、
    一方の組における前記第１の板状部材と他方の組における前記第２の板状部材とが対向する面の間には、他方の組における前記第２の通信部の通信に用いるバンプが設けられており、
    前記バンプは、他方の組における前記第２の通信部に電力も供給する
    半導体装置。
  2. 前記第１の板状部材と前記第２の板状部材は、シリコンインターポーザであり、その体積抵抗は、１ｋΩcm以上である
    請求項１に記載の半導体装置。
JP2006031271A 2006-02-08 2006-02-08 半導体装置 Expired - Fee Related JP4725346B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006031271A JP4725346B2 (ja) 2006-02-08 2006-02-08 半導体装置
US11/627,527 US7351068B2 (en) 2006-02-08 2007-01-26 Semiconductor device
TW096103713A TW200805617A (en) 2006-02-08 2007-02-01 Semiconductor device
KR1020070011236A KR101348742B1 (ko) 2006-02-08 2007-02-02 반도체 장치
EP07101732A EP1818986A3 (en) 2006-02-08 2007-02-05 Semiconductor device
CNB2007100028492A CN100511670C (zh) 2006-02-08 2007-02-08 半导体装置
US12/060,490 US7578676B2 (en) 2006-02-08 2008-04-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006031271A JP4725346B2 (ja) 2006-02-08 2006-02-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2007214274A JP2007214274A (ja) 2007-08-23
JP4725346B2 true JP4725346B2 (ja) 2011-07-13

Family

ID=37966491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006031271A Expired - Fee Related JP4725346B2 (ja) 2006-02-08 2006-02-08 半導体装置

Country Status (6)

Country Link
US (2) US7351068B2 (ja)
EP (1) EP1818986A3 (ja)
JP (1) JP4725346B2 (ja)
KR (1) KR101348742B1 (ja)
CN (1) CN100511670C (ja)
TW (1) TW200805617A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
JP5216532B2 (ja) * 2008-10-30 2013-06-19 株式会社日立製作所 半導体集積回路
US8344503B2 (en) 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
JP5578797B2 (ja) * 2009-03-13 2014-08-27 ルネサスエレクトロニクス株式会社 半導体装置
JP5801531B2 (ja) * 2009-10-16 2015-10-28 ルネサスエレクトロニクス株式会社 半導体パッケージ及びその製造方法
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US20110168785A1 (en) * 2010-01-14 2011-07-14 Rfmarq, Inc. System and Method To Embed A Wireless Communication Device Into Semiconductor Packages
ITTO20100697A1 (it) * 2010-08-13 2012-02-14 St Microelectronics Srl Dispositivo elettronico con isolamento galvanico e procedimento per la fabbricazione di un dispositivo elettronico
US8491315B1 (en) * 2011-11-29 2013-07-23 Plastronics Socket Partners, Ltd. Micro via adapter socket
DE112011105905B4 (de) * 2011-12-02 2016-10-06 Intel Corporation Speichergerät mit gestapeltem Speicher, der Veränderlichkeit bei Zusammenschaltungen von Geräten erlaubt
KR20130071884A (ko) 2011-12-21 2013-07-01 삼성전자주식회사 다이 패키지 및 이를 포함하는 시스템
US20220189864A1 (en) * 2014-05-24 2022-06-16 Broadpak Corporation 3d integrations and methods of making thereof
KR102618460B1 (ko) 2019-03-26 2023-12-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211283A (ja) * 1991-08-06 1993-08-20 Internatl Business Mach Corp <Ibm> オプトエレクトロニクス・パッケージ
JPH08274124A (ja) * 1995-03-30 1996-10-18 Sharp Corp 樹脂封止型半導体装置
JPH11289024A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004186497A (ja) * 2002-12-04 2004-07-02 Sony Corp 半導体装置および半導体装置の製造方法
JP2005203657A (ja) * 2004-01-19 2005-07-28 Atsushi Iwata 半導体装置
JP2005303031A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786979A (en) * 1995-12-18 1998-07-28 Douglass; Barry G. High density inter-chip connections by electromagnetic coupling
JPH10320519A (ja) * 1997-05-19 1998-12-04 Rohm Co Ltd Ｉｃカード通信システムにおける応答器
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP4389471B2 (ja) * 2003-05-19 2009-12-24 パナソニック株式会社 電子回路の接続構造とその接続方法
US7173442B2 (en) * 2003-08-25 2007-02-06 Delaware Capital Formation, Inc. Integrated printed circuit board and test contactor for high speed semiconductor testing
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
US7248036B2 (en) * 2004-05-27 2007-07-24 Intel Corporation Method and apparatus to probe bus signals using repeaters
WO2006011960A1 (en) * 2004-06-25 2006-02-02 Sun Microsystems, Inc. Integrated circuit chip that supports through-chip electromagnetic communication
JP4403090B2 (ja) * 2005-03-02 2010-01-20 日東電工株式会社 配線回路基板
JP4784773B2 (ja) * 2005-09-02 2011-10-05 日本電気株式会社 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211283A (ja) * 1991-08-06 1993-08-20 Internatl Business Mach Corp <Ibm> オプトエレクトロニクス・パッケージ
JPH08274124A (ja) * 1995-03-30 1996-10-18 Sharp Corp 樹脂封止型半導体装置
JPH11289024A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004186497A (ja) * 2002-12-04 2004-07-02 Sony Corp 半導体装置および半導体装置の製造方法
JP2005203657A (ja) * 2004-01-19 2005-07-28 Atsushi Iwata 半導体装置
JP2005303031A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 電子回路モジュールと多層電子回路モジュールおよびそれらの製造方法

Also Published As

Publication number Publication date
US7578676B2 (en) 2009-08-25
TW200805617A (en) 2008-01-16
US20070184677A1 (en) 2007-08-09
EP1818986A3 (en) 2011-02-02
KR20070080828A (ko) 2007-08-13
EP1818986A2 (en) 2007-08-15
US20080188096A1 (en) 2008-08-07
JP2007214274A (ja) 2007-08-23
KR101348742B1 (ko) 2014-01-08
CN100511670C (zh) 2009-07-08
TWI349359B (ja) 2011-09-21
US7351068B2 (en) 2008-04-01
CN101017813A (zh) 2007-08-15

Similar Documents

Publication Publication Date Title
JP4725346B2 (ja) 半導体装置
US20220318172A1 (en) Stacked Semiconductor Device Assembly in Computer System
US9647715B2 (en) Contactless signal splicing using an extremely high frequency (EHF) communication link
CN107732651B (zh) 光发射器封装件
KR101139396B1 (ko) 반도체 장치 및 기판
US10229900B2 (en) Semiconductor memory device including stacked chips and memory module having the same
TWI479630B (zh) 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置
US7576421B2 (en) Semiconductor device having a multi-layered semiconductor substrate
US10607971B2 (en) Semiconductor package
US20170236809A1 (en) Chip package assembly with power management integrated circuit and integrated circuit die
US8907383B2 (en) Stack packages having token ring loops
JP2008294423A (ja) 半導体装置
US11682627B2 (en) Semiconductor package including an interposer
JP6449439B2 (ja) 半導体装置
US7795719B2 (en) Electro component package
JP2008147438A (ja) 半導体装置
CN110112113B (zh) 半导体封装件
CN217426744U (zh) 电组件
TW201426959A (zh) 晶片封裝體
CN105206602A (zh) 一种集成模块堆叠结构和电子设备
KR20130068485A (ko) 관통 전극을 구비하는 반도체 디바이스, 그것의 제조방법, 반도체 디바이스를 구비한 적층형 패키지 및 적층형 패키지의 제조방법
KR20170057563A (ko) 인터페이스 보드
WO2008142764A1 (ja) 積層型パッケージ、及び、積層型パッケージの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110328

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees