JP6266219B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6266219B2 JP6266219B2 JP2013054817A JP2013054817A JP6266219B2 JP 6266219 B2 JP6266219 B2 JP 6266219B2 JP 2013054817 A JP2013054817 A JP 2013054817A JP 2013054817 A JP2013054817 A JP 2013054817A JP 6266219 B2 JP6266219 B2 JP 6266219B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- circuit
- semiconductor
- substrate
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 120
- 239000000758 substrate Substances 0.000 claims description 73
- 230000015572 biosynthetic process Effects 0.000 claims description 39
- 238000007789 sealing Methods 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 102100023778 Corepressor interacting with RBPJ 1 Human genes 0.000 description 14
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 14
- 101000906759 Homo sapiens Corepressor interacting with RBPJ 1 Proteins 0.000 description 14
- 101000636811 Homo sapiens Neudesin Proteins 0.000 description 14
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 14
- 102100031903 Neudesin Human genes 0.000 description 14
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 14
- 101100049668 Arabidopsis thaliana WEL2 gene Proteins 0.000 description 11
- 101100049667 Arabidopsis thaliana WEL1 gene Proteins 0.000 description 10
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 8
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 8
- 101001107782 Homo sapiens Iron-sulfur protein NUBPL Proteins 0.000 description 8
- 102100021998 Iron-sulfur protein NUBPL Human genes 0.000 description 8
- 101150092599 Padi2 gene Proteins 0.000 description 8
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 8
- 101100072620 Streptomyces griseus ind2 gene Proteins 0.000 description 8
- 239000000725 suspension Substances 0.000 description 5
- 101100272964 Arabidopsis thaliana CYP71B15 gene Proteins 0.000 description 4
- 101100406797 Arabidopsis thaliana PAD4 gene Proteins 0.000 description 4
- 101100049669 Arabidopsis thaliana WEL3 gene Proteins 0.000 description 4
- 101150030164 PADI3 gene Proteins 0.000 description 4
- 101150094373 Padi4 gene Proteins 0.000 description 4
- 102100035734 Protein-arginine deiminase type-3 Human genes 0.000 description 4
- 102100035731 Protein-arginine deiminase type-4 Human genes 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000001902 propagating effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 101100448363 Arabidopsis thaliana GH3.10 gene Proteins 0.000 description 1
- 101100504411 Arabidopsis thaliana GH3.6 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置に関し、例えば基準電位が互いに異なる第１回路及び第２回路を有する半導体装置に適用可能な技術である。
基準電圧が異なる２つの回路の間で信号を送受信する場合、一般的にはフォトカプラが用いられている。これに対して近年は、２つのインダクタを誘導結合又は容量結合させることにより、２つの回路の間で信号を送受信する技術が開発されている（特許文献１参照）。この技術を用いると、例えば特許文献２に記載されているように、一つの半導体チップに上述した２つの回路を搭載することができる。
本発明者は、基準電位の差が大きい２つの回路を、一つのＳＯＩ（Silicon On Insulator）基板を用いて形成することを検討した。この場合、相対的に基準電位が大きい回路（以下、第１回路と記載）に入ってくるノイズは、相対的に基準電位が小さい回路（以下、第２回路と記載）にとっては非常に大きな値になる。このため、ＳＯＩ基板の半導体層において、第１回路が形成される領域と第２回路が形成される領域とを絶縁しても、ベースとなる半導体基板を介して第１回路から第２回路にノイズが伝播することが判明した。そこで本発明者は、このノイズの伝播を抑制することを検討した。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置の基板は、半導体基板、半導体基板上に形成された埋込絶縁層、及び埋込絶縁層上に形成された半導体層を有している。半導体層には、半導体層に埋込絶縁層に達するように埋め込まれ、半導体層の第１回路形成領域と第２回路形成領域との間を絶縁する分離用絶縁層が、埋め込み絶縁層に達するように埋め込まれている。第１回路は、第１回路形成領域を用いて形成されており、第２回路は、第２回路形成領域を用いて形成されている。第１回路形成領域は第１電極パッドに接続しており、第２回路形成領域には第２電極パッドが接続している。半導体基板は、第１電極パッド及び第２電極パッドに電気的に接続していない。
前記一実施の形態によれば、半導体基板を介して、第１回路から第２回路にノイズが伝播することを抑制できる。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置ＳＤの構成を示す平面図である。図２は図１のＡ−Ａ´断面図であり、図３は図１のＢ−Ｂ´断面図である。半導体装置ＳＤは、リードフレームのダイパッドＤＰ（基板搭載部材の一例）の上に矩形の半導体チップＳＣを搭載し、さらにダイパッドＤＰ及び半導体チップＳＣを封止樹脂ＭＤＲで封止したものである。リードフレームは、例えば銅などの導電性の材料によって形成されている。
図１は、第１の実施形態に係る半導体装置ＳＤの構成を示す平面図である。図２は図１のＡ−Ａ´断面図であり、図３は図１のＢ−Ｂ´断面図である。半導体装置ＳＤは、リードフレームのダイパッドＤＰ（基板搭載部材の一例）の上に矩形の半導体チップＳＣを搭載し、さらにダイパッドＤＰ及び半導体チップＳＣを封止樹脂ＭＤＲで封止したものである。リードフレームは、例えば銅などの導電性の材料によって形成されている。
リードフレームは、リード端子ＬＤ１，ＬＤ２を有している。複数のリード端子ＬＤ１は半導体チップＳＣの第１辺に対向しており、複数のリード端子ＬＤ２は半導体チップＳＣのうち第１辺とは逆側の辺（第２辺）に対向している。リード端子ＬＤ１，ＬＤ２と半導体チップＳＣは、ボンディングワイヤＷＩＲを用いて接続されている。なお、ボンディングワイヤＷＩＲも封止樹脂ＭＤＲで封止されている。
半導体チップＳＣは、第１回路ＣＩＲ１（詳細は後述）及び第２回路ＣＩＲ２（詳細は後述）を有している。第１回路ＣＩＲ１及び第２回路ＣＩＲ２は、互いに基準電位（接地電位）が異なっている。第１回路ＣＩＲ１の基準電位である第１電位は、複数のリード端子ＬＤ１のいずれかを介して半導体チップＳＣに印加されており、第２回路ＣＩＲ２の基準電位である第２電位は、複数のリード端子ＬＤ２のいずれかを介して半導体チップＳＣに印加されている。本図に示す例では、第１電位を印加するリード端子ＬＤ１及び第２電位を印加するリード端子ＬＤ２は、半導体チップＳＣを基準に互いに点対称な位置に配置されている。例えば、第１電位は、ダイパッドＤＰの角（第１角）に最も近いリード端子ＬＤ１を介して半導体チップＳＣに印加されており、第２電位は、第１角とは点対称の位置にある角（第２角）に最も近いリード端子ＬＤ２を介して半導体チップＳＣに印加されている。
リードフレームは、さらに、吊りリードＬＤ３及び基板電位用リード端子ＬＤ４（導通部材の一例）を有している。吊りリードＬＤ３及び基板電位用リード端子ＬＤ４は、ダイパッドＤＰに接続している。本図に示す例では、吊りリードＬＤ３及び基板電位用リード端子ＬＤ４は、ダイパッドＤＰと一体になっている。
吊りリードＬＤ３は、一端がダイパッドＤＰの角に接続しており、他端が封止樹脂ＭＤＲの端面に位置している。例えばダイパッドＤＰの平面形状が矩形である場合、吊りリードＬＤ３はダイパッドＤＰの４つの角それぞれに設けられている。
基板電位用リード端子ＬＤ４は、一端がダイパッドＤＰに接続しており、他端が封止樹脂ＭＤＲの外に位置しており、外部接続用の端子になっている。基板電位用リード端子ＬＤ４はダイパッドＤＰに基準電位を印加するための端子である。また、基板電位用リード端子ＬＤ４は、ダイパッドＤＰの４つの辺のうちリード端子ＬＤ１及びリード端子ＬＤ２のいずれも対向していない２つの辺に設けられている。基板電位用リード端子ＬＤ４は、これら２つの辺のそれぞれの中央に接続している。このようにすると、リード端子ＬＤ１，ＬＤ２から基板電位用リード端子ＬＤ４にノイズが伝播することを抑制できる。なお、基板電位用リード端子ＬＤ４の数は本図に示す例に限定されない。例えば基板電位用リード端子ＬＤ４の数を増やすと、基板ＳＵＢの半導体基板ＢＳＢの電位は安定し、後述するノイズの伝達抑制効果は大きくなる。
なお、ダイパッドＤＰを基準とした場合、基板電位用リード端子ＬＤ４が有する外部接続用の端子は、リード端子ＬＤ１，ＬＤ２が有する外部接続用の端子と同一の高さに位置しているのが好ましい。
図４は、半導体チップＳＣの構造を説明するための断面図である。半導体チップＳＣは、基板ＳＵＢを用いて形成されている。基板ＳＵＢは、ＳＯＩ基板など、半導体基板ＢＳＢの上に埋込絶縁層ＩＮＬ及び第１導電型（例えばｐ型）の半導体層ＳＬをこの順に形成した構造を有している。半導体基板ＢＳＢの厚さは、例えば１００μｍ以下、好ましくは５０μｍ以下である。また半導体基板ＢＳＢの厚さは、後述する第１ウェルＷＥＬ１と第２ウェルＷＥＬ２の間の幅より小さくなるように薄くなっている。
半導体基板ＢＳＢには、ダイパッドＤＰ及び基板電位用リード端子ＬＤ４を介して固定電位が印加されている。この固定電位は、後述する第１電位及び第２電位とは異なる経路で半導体チップＳＣに印加される。すなわち半導体基板ＢＳＢは、第１電極パッドＰＡＤ１（後述）及び第２電極パッドＰＡＤ２（後述）には電気的に接続していない。また、基板ＳＵＢ上には多層配線層ＭＩＮＣが形成されている。最上層の配線層には、電極パッドが形成されている。これら電極パッドには、ボンディングワイヤＷＩＲが接続している。
半導体チップＳＣは、第１回路ＣＩＲ１及び第２回路ＣＩＲ２を有している。第１回路ＣＩＲ１は埋込絶縁層ＩＮＬ上の半導体層ＳＬの第１回路形成領域ＡＲ１を用いて形成されており、第２回路ＣＩＲ２は埋込絶縁層ＩＮＬ上の半導体層ＳＬの第２回路形成領域ＡＲ２を用いて形成されている。
第１回路ＣＩＲ１は、第２導電型（例えばｎ型）のトランジスタＴＲ１及び第１導電型のトランジスタＴＲ３を有している。トランジスタＴＲ１は半導体層ＳＬの第１ウェルＷＥＬ１を用いて形成されており、トランジスタＴＲ３は半導体層ＳＬの第３ウェルＷＥＬ３を用いて形成されている。第１ウェルＷＥＬ１は第１導電型であり、第３ウェルＷＥＬ３は第２導電型である。
第１ウェルＷＥＬ１は、拡散層ＤＦＬ１並びにコンタクト、ビア、及び配線を介して、第１電極パッドＰＡＤ１に接続している。第１ウェルＷＥＬ１は半導体層ＳＬと同じ導電型を有しているため、第１回路形成領域ＡＲ１に位置する半導体層ＳＬには、第１ウェルＷＥＬ１及び第１電極パッドＰＡＤ１を介して、第１回路の基準電位（第１電位）が印加される。
また第３ウェルＷＥＬ３は、拡散層ＤＦＬ３並びにコンタクト、ビア、及び配線を介して第３電極パッドＰＡＤ３に接続している。第３電極パッドＰＡＤ３には、第１回路の電源電位が印加される。
第２回路ＣＩＲ２は、第２導電型のトランジスタＴＲ２及び第１導電型のトランジスタＴＲ４を有している。トランジスタＴＲ２は半導体層ＳＬの第２ウェルＷＥＬ２を用いて形成されており、トランジスタＴＲ４は半導体層ＳＬの第４ウェルＷＥＬ４を用いて形成されている。第２ウェルＷＥＬ２は第１導電型であり、第４ウェルＷＥＬ４は第２導電型である。
第２ウェルＷＥＬ２は、拡散層ＤＦＬ２並びにコンタクト、ビア、及び配線を介して、第２電極パッドＰＡＤ２に接続している。第２ウェルＷＥＬ２は半導体層ＳＬと同じ導電型を有しているため、第２回路形成領域ＡＲ２に位置する半導体層ＳＬには、第２ウェルＷＥＬ２及び第２電極パッドＰＡＤ２を介して、第２回路の基準電位（第２電位）が印加される。
また第４ウェルＷＥＬ４は、拡散層ＤＦＬ４並びにコンタクト、ビア、及び配線を介して第４電極パッドＰＡＤ４に接続している。第４電極パッドＰＡＤ４には、第２回路の電源電位が印加される。
なお、半導体基板ＢＳＢの厚さは、第１ウェルＷＥＬ１と第２ウェルＷＥＬ２の間隔、すなわちこれらの間に位置する領域の幅Ｗより小さい。半導体基板ＢＳＢの厚さは、幅Ｗの最小値よりも小さいのが好ましい。このように、本実施形態では、半導体基板ＢＳＢの厚さは薄く構成される。そしてこれにより、半導体基板ＢＳＢを介して第１ウェルＷＥＬ１と第２ウェルＷＥＬ２の間でノイズが伝播する前に、半導体基板ＢＳＢの外にノイズが逃げる。
また、第１電極パッドＰＡＤ１、第２電極パッドＰＡＤ２、第３電極パッドＰＡＤ３、及び第４電極パッドＰＡＤ４は、半導体装置ＳＤ内では互いに絶縁している。また、第１ウェルＷＥＬ１及び第２ウェルＷＥＬ２は形成されていなくても良い。
半導体層ＳＬのうち第１回路形成領域ＡＲ１と第２回路形成領域ＡＲ２の間の領域（インダクタ形成領域ＡＲ３）には、分離用絶縁層ＳＩＥが形成されている。分離用絶縁層ＳＩＥは、上端が半導体層ＳＬの上面に位置しており、下端が埋込絶縁層ＩＮＬに達している。このため、半導体層ＳＬのうち第１回路形成領域ＡＲ１と第２回路形成領域ＡＲ２は、分離用絶縁層ＳＩＥおよび埋込絶縁層ＩＮＬによって互いに絶縁されるともに、互いに分離されている。このため、第１回路ＣＩＲ１の基準電位である第１電位と第２回路ＣＩＲ２の基準電位である第２電位の差が大きく（例えば１００Ｖ以上）ても、第１回路ＣＩＲ１と第２回路ＣＩＲ２とがショートしない。本図に示す例では、分離用絶縁層ＳＩＥは、インダクタ形成領域ＡＲ３と第１回路形成領域ＡＲ１の間、及びインダクタ形成領域ＡＲ３と第２回路形成領域ＡＲ２の間のそれぞれに設けられている。
そして、多層配線層ＭＩＮＣのうちインダクタ形成領域ＡＲ３の上に位置する部分には、第１インダクタＩＮＤ１及び第２インダクタＩＮＤ２が形成されている。第１インダクタＩＮＤ１及び第２インダクタＩＮＤ２は、互いに異なる配線層に位置しており、平面視で互いに重なっている。本図に示す例において、第１インダクタＩＮＤ１は最も下の配線層に形成されており、第２インダクタＩＮＤ２は最上層の配線層に位置している。ただし、第１インダクタＩＮＤ１及び第２インダクタＩＮＤ２は、これら以外の配線層に形成されていても良い。また、インダクタの構造は、本実施の形態に限定されるものでないことは勿論である。
第１インダクタＩＮＤ１は第１回路ＣＩＲ１及び第２回路ＣＩＲ２の一方に接続しており、第２インダクタＩＮＤ２は第１回路ＣＩＲ１及び第２回路ＣＩＲ２の他方に接続している。そして第１回路ＣＩＲ１及び第２回路ＣＩＲ２の間の信号の伝達は、第１インダクタＩＮＤ１及び第２インダクタＩＮＤ２を介して行われる。なお、第１インダクタＩＮＤ１及び第２インダクタＩＮＤ２は、互いに誘導結合してもよいし、容量結合しても良い。
図５は、図４の変形例を示す断面図である。本図に示す例では、分離用絶縁層ＳＩＥは、インダクタ形成領域ＡＲ３と第１回路形成領域ＡＲ１の間、及びインダクタ形成領域ＡＲ３と第２回路形成領域ＡＲ２の間のいずれか一方に設けられている。
次に、本実施形態の作用及び効果について説明する。上記したように、第１回路ＣＩＲ１の基準電位（第１電位）及び第２回路ＣＩＲ２の基準電位（第２電位）は互いに異なる。以下の説明では、第１電位が第２電位よりも大きいとする。第１回路ＣＩＲ１の第１電極パッドＰＡＤ１にノイズが入った場合を考える。第１電極パッドＰＡＤ１に印加されている第１電位は大きいため、第１電極パッドＰＡＤ１に入ってくるノイズの絶対値は大きい場合がある。このため、一般的な回路のように、第１電極パッドＰＡＤ１及び第２電極パッドＰＡＤ２の一方を電気的に半導体基板ＢＳＢに接続しておくと、第１電極パッドＰＡＤ１に入ってきたノイズは、半導体基板ＢＳＢを介して半導体層ＳＬの第２回路形成領域ＡＲ２に伝播する可能性が出てくる。
これに対して本実施形態では、第１電極パッドＰＡＤ１及び第２電極パッドＰＡＤ２のいずれも、半導体基板ＢＳＢには電気的に接続していない。従って、上記した問題が生じることを抑制できる。
また、第１電極パッドＰＡＤ１に入ってくるノイズの絶対値は大きい場合、半導体層ＳＬのうち第１回路形成領域ＡＲ１の電位がノイズによって揺らぐと、その揺らぎが埋込絶縁層ＩＮＬを介して半導体基板ＢＳＢの電位にも伝播する恐れがある。半導体基板ＢＳＢの電位が揺らぐと、さらに半導体層ＳＬの第２回路形成領域ＡＲ２の電位も揺らぎ、第２回路ＣＩＲ２が誤動作する可能性が出てくる。このような問題は、第１電位と第２電位の差が大きくなるにつれて、顕著になる。
これに対して本実施形態では、半導体基板ＢＳＢには、ダイパッドＤＰ及び基板電位用リード端子ＬＤ４を介して電位が印加される。従って、第１回路形成領域ＡＲ１に入力されたノイズが半導体基板ＢＳＢに伝播しても、半導体基板ＢＳＢの電位が揺らぐことを抑制できる。従って、第２回路形成領域ＡＲ２にノイズが伝播することを抑制できる。
また本実施形態では、半導体基板ＢＳＢは薄い。従って、第１回路形成領域ＡＲ１から半導体基板ＢＳＢにノイズが伝播してきても、そのノイズは半導体基板ＢＳＢ内を伝播しにくい。従って、第２回路形成領域ＡＲ２にノイズが伝播することをさらに抑制できる。
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置ＳＤの構成を示す平面図である。図７は、図６のＡ−Ａ´断面図である。本実施形態に係る半導体装置ＳＤは、以下の点を除いて第１の実施形態に係る半導体装置ＳＤと同様の構成である。
図６は、第２の実施形態に係る半導体装置ＳＤの構成を示す平面図である。図７は、図６のＡ−Ａ´断面図である。本実施形態に係る半導体装置ＳＤは、以下の点を除いて第１の実施形態に係る半導体装置ＳＤと同様の構成である。
まず、リードフレームには基板電位用リード端子ＬＤ４が設けられていない。その代わりに、ダイパッドＤＰのうち半導体チップＳＣが搭載されている面とは逆側の面は、封止樹脂ＭＤＲから露出している。すなわち本実施形態においては、ダイパッドＤＰが電位伝達部になっており、半導体チップＳＣの半導体基板ＢＳＢには、ダイパッドＤＰの裏面を介して固定電位が印加される。なお、ダイパッドＤＰと半導体チップＳＣの電極パッドを接続するボンディングワイヤは設けられていない。このため、半導体基板ＢＳＢには、半導体チップＳＣの第１電位及び第２電位とは異なるルートで電位が印加されることになる。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
（第３の実施形態）
図８は、第３の実施形態に係る半導体装置ＳＤの構成を示す平面図である。図９は、図８のＡ−Ａ´断面図である。本実施形態に係る半導体装置ＳＤは、基板電位用リード端子ＬＤ４を有していない点を除いて、第１の実施形態に係る半導体装置ＳＤと同様の構成である。このため、本実施形態では、ダイパッドＤＰ及び半導体基板ＢＳＢはフローティングになる。
図８は、第３の実施形態に係る半導体装置ＳＤの構成を示す平面図である。図９は、図８のＡ−Ａ´断面図である。本実施形態に係る半導体装置ＳＤは、基板電位用リード端子ＬＤ４を有していない点を除いて、第１の実施形態に係る半導体装置ＳＤと同様の構成である。このため、本実施形態では、ダイパッドＤＰ及び半導体基板ＢＳＢはフローティングになる。
本実施形態によっても、第１電極パッドＰＡＤ１及び第２電極パッドＰＡＤ２のいずれも、電気的に半導体基板ＢＳＢに接続していない。従って、第１電極パッドＰＡＤ１に入ってきたノイズは、半導体基板ＢＳＢを介して半導体層ＳＬの第２回路形成領域ＡＲ２に伝播する可能性を低くできる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。そして、上述の実施の形態によれば、基準電位の差が大きい２つの回路を、一つのＳＯＩ基板を用いて構成した半導体装置において、半導体基板を介して、第１回路から第２回路にノイズが伝播することを抑制できる。
ＡＲ１ 第１回路形成領域
ＡＲ２ 第２回路形成領域
ＡＲ３ インダクタ形成領域
ＢＳＢ 半導体基板
ＣＩＲ１ 第１回路
ＣＩＲ２ 第２回路
ＤＰ ダイパッド
ＩＮＤ１ 第１インダクタ
ＩＮＤ２ 第２インダクタ
ＩＮＬ 埋込絶縁層
ＬＤ１ リード端子
ＬＤ２ リード端子
ＬＤ３ リード
ＬＤ４ 基板電位用リード端子
ＭＤＲ 封止樹脂
ＭＩＮＣ 多層配線層
ＰＡＤ１ 第１電極パッド
ＰＡＤ２ 第２電極パッド
ＰＡＤ３ 第３電極パッド
ＰＡＤ４ 第４電極パッド
ＳＣ 半導体チップ
ＳＤ 半導体装置
ＳＩＥ 分離用絶縁層
ＳＬ 半導体層
ＳＵＢ 基板
ＴＲ１ トランジスタ
ＴＲ２ トランジスタ
ＴＲ３ トランジスタ
ＴＲ４ トランジスタ
ＷＥＬ１ 第１ウェル
ＷＥＬ２ 第２ウェル
ＷＥＬ３ 第３ウェル
ＷＥＬ４ 第４ウェル
ＷＩＲ ボンディングワイヤ
ＡＲ２ 第２回路形成領域
ＡＲ３ インダクタ形成領域
ＢＳＢ 半導体基板
ＣＩＲ１ 第１回路
ＣＩＲ２ 第２回路
ＤＰ ダイパッド
ＩＮＤ１ 第１インダクタ
ＩＮＤ２ 第２インダクタ
ＩＮＬ 埋込絶縁層
ＬＤ１ リード端子
ＬＤ２ リード端子
ＬＤ３ リード
ＬＤ４ 基板電位用リード端子
ＭＤＲ 封止樹脂
ＭＩＮＣ 多層配線層
ＰＡＤ１ 第１電極パッド
ＰＡＤ２ 第２電極パッド
ＰＡＤ３ 第３電極パッド
ＰＡＤ４ 第４電極パッド
ＳＣ 半導体チップ
ＳＤ 半導体装置
ＳＩＥ 分離用絶縁層
ＳＬ 半導体層
ＳＵＢ 基板
ＴＲ１ トランジスタ
ＴＲ２ トランジスタ
ＴＲ３ トランジスタ
ＴＲ４ トランジスタ
ＷＥＬ１ 第１ウェル
ＷＥＬ２ 第２ウェル
ＷＥＬ３ 第３ウェル
ＷＥＬ４ 第４ウェル
ＷＩＲ ボンディングワイヤ
Claims (5)
- 第１主面を有する基板搭載部材と、
前記基板搭載部材から離間した第１リードと、
前記基板搭載部材から離間した第２リードと、
第１端及び前記第１端の反対側の第２端を有する導通部材と、
第１面を有し、前記第１面が前記第１主面に対向するように前記基板搭載部材に搭載された半導体チップと、
前記半導体チップを封止する封止樹脂と、
を備え、
前記半導体チップは、
前記第１面を有する半導体基板、前記半導体基板上に形成された埋込絶縁層、及び前記埋込絶縁層上に形成された半導体層を有する基板と、
前記半導体層に前記埋込絶縁層に達するように埋め込まれ、前記半導体層の第１回路形成領域と第２回路形成領域との間を絶縁する分離用絶縁層と、
前記第１回路形成領域を用いて形成された第１回路と、
前記第２回路形成領域を用いて形成された第２回路と、
前記第１回路形成領域に接続する第１電極パッドと、
前記第２回路形成領域に接続する第２電極パッドと、
を備え、
前記半導体基板は、前記基板搭載部材に電気的に接続し、
前記第１電極パッドは、前記第１リードに電気的に接続し、
前記第２電極パッドは、前記第２リードに電気的に接続し、
前記導通部材の前記第１端は、前記基板搭載部材に接続し、
前記導通部材の前記第２端は、前記封止樹脂の外側にあり、
前記第１リードには、前記半導体チップ及び前記第１リードの外部から第１電位が与えられ、
前記第２リードには、前記半導体チップ及び前記第２リードの外部から第２電位が与えられ、
前記導通部材には、前記半導体チップ及び前記導通部材の外部から第３電位が与えられ、
前記第１電位は、前記第１回路の基準電位であり、
前記第２電位は、前記第２回路の基準電位であり、
前記第３電位は、前記第１電位及び前記第２電位のいずれとも異なる固定電位である半導体装置。 - 請求項１に記載の半導体装置において、
前記第１回路形成領域に形成された第１ウェルと、
前記第２回路形成領域に形成された第２ウェルと、
を備え、
前記半導体基板の厚さは前記第１ウェルと前記第２ウェルの間の距離よりも小さい半導体装置。 - 請求項１に記載の半導体装置において、
前記半導体基板の厚さは１００μｍ以下である半導体装置。 - 請求項１に記載の半導体装置において、
前記第１電極パッドに印加される第１電位と前記第２電極パッドに印加される第２電位の差は１００Ｖ以上である半導体装置。 - 請求項４に記載の半導体装置において、
前記第１回路に接続している第１インダクタと、
前記第２回路に接続しており、且つ前記第１インダクタに対向している第２インダクタと、
を備える半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013054817A JP6266219B2 (ja) | 2013-03-18 | 2013-03-18 | 半導体装置 |
| US14/209,384 US9871036B2 (en) | 2013-03-18 | 2014-03-13 | Semiconductor device |
| US15/835,848 US20180102360A1 (en) | 2013-03-18 | 2017-12-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013054817A JP6266219B2 (ja) | 2013-03-18 | 2013-03-18 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017022798A Division JP6343047B2 (ja) | 2017-02-10 | 2017-02-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014183071A JP2014183071A (ja) | 2014-09-29 |
| JP6266219B2 true JP6266219B2 (ja) | 2018-01-24 |
Family
ID=51523812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013054817A Expired - Fee Related JP6266219B2 (ja) | 2013-03-18 | 2013-03-18 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9871036B2 (ja) |
| JP (1) | JP6266219B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5578797B2 (ja) * | 2009-03-13 | 2014-08-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6266219B2 (ja) * | 2013-03-18 | 2018-01-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6395304B2 (ja) * | 2013-11-13 | 2018-09-26 | ローム株式会社 | 半導体装置および半導体モジュール |
| JP6503264B2 (ja) | 2015-08-27 | 2019-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2019121640A (ja) * | 2017-12-28 | 2019-07-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN111430328B (zh) * | 2019-04-25 | 2021-07-27 | 合肥晶合集成电路股份有限公司 | 电容性半导体元件 |
| JP7232137B2 (ja) * | 2019-06-25 | 2023-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US20210057330A1 (en) * | 2019-08-22 | 2021-02-25 | Allegro Microsystems, Llc | Single chip signal isolator |
| JP2021174955A (ja) | 2020-04-30 | 2021-11-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US11515246B2 (en) | 2020-10-09 | 2022-11-29 | Allegro Microsystems, Llc | Dual circuit digital isolator |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3025093B2 (ja) * | 1992-02-03 | 2000-03-27 | 株式会社日立製作所 | 半導体装置およびその実装構造体 |
| JPH06120396A (ja) * | 1992-10-05 | 1994-04-28 | Hitachi Ltd | 半導体装置 |
| JP2570611B2 (ja) * | 1993-12-10 | 1997-01-08 | 日本電気株式会社 | 樹脂封止型半導体装置 |
| TW419810B (en) * | 1998-06-18 | 2001-01-21 | Hitachi Ltd | Semiconductor device |
| JP3504190B2 (ja) * | 1999-07-21 | 2004-03-08 | 株式会社ルネサステクノロジ | 半導体装置、およびこれを用いた回線インターフェイス装置および情報処理装置 |
| JP2001244416A (ja) * | 2000-02-29 | 2001-09-07 | Hitachi Ltd | 信号処理用半導体集積回路 |
| JP3759415B2 (ja) | 2001-02-23 | 2006-03-22 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7425756B2 (en) * | 2002-04-30 | 2008-09-16 | Renesas Technology Corp. | Semiconductor device and electronic device |
| US7582951B2 (en) * | 2005-10-20 | 2009-09-01 | Broadcom Corporation | Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages |
| JP2006165571A (ja) * | 2005-12-07 | 2006-06-22 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2009266934A (ja) * | 2008-04-23 | 2009-11-12 | Denso Corp | 半導体装置 |
| JP5324829B2 (ja) | 2008-06-05 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8071427B2 (en) * | 2009-01-29 | 2011-12-06 | Semiconductor Components Industries, Llc | Method for manufacturing a semiconductor component and structure therefor |
| JP5499716B2 (ja) | 2010-01-06 | 2014-05-21 | 日本電気株式会社 | 半導体装置 |
| JP5940257B2 (ja) | 2011-08-01 | 2016-06-29 | 株式会社三井ハイテック | リードフレーム及びリードフレームの製造方法並びにこれを用いた半導体装置 |
| US9524957B2 (en) * | 2011-08-17 | 2016-12-20 | Intersil Americas LLC | Back-to-back stacked dies |
| JP6266219B2 (ja) * | 2013-03-18 | 2018-01-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2013
- 2013-03-18 JP JP2013054817A patent/JP6266219B2/ja not_active Expired - Fee Related
-
2014
- 2014-03-13 US US14/209,384 patent/US9871036B2/en active Active
-
2017
- 2017-12-08 US US15/835,848 patent/US20180102360A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014183071A (ja) | 2014-09-29 |
| US20180102360A1 (en) | 2018-04-12 |
| US20140264722A1 (en) | 2014-09-18 |
| US9871036B2 (en) | 2018-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6266219B2 (ja) | 半導体装置 | |
| US9000554B2 (en) | Semiconductor device | |
| JP2015159147A (ja) | 半導体装置 | |
| CN103594440A (zh) | 半导体基板 | |
| WO2021070367A1 (ja) | 半導体装置 | |
| CN104051436A (zh) | 横向耦合的隔离器装置 | |
| JP2012039073A (ja) | 半導体装置 | |
| JP2007081044A (ja) | 半導体装置 | |
| WO2016157387A1 (ja) | 半導体装置 | |
| JP6517442B1 (ja) | 電子モジュール | |
| JP5088059B2 (ja) | アイソレータおよびアイソレータの製造方法 | |
| JP6343047B2 (ja) | 半導体装置 | |
| JP6535124B2 (ja) | 半導体装置 | |
| JP2010093018A (ja) | 配線基板 | |
| JP2008124072A (ja) | 半導体装置 | |
| US10014214B2 (en) | Electronic device including moat power metallization in trench | |
| US20220336339A1 (en) | Semiconductor device | |
| JP6062486B2 (ja) | 半導体装置 | |
| JP5401056B2 (ja) | 半導体装置 | |
| US20210366827A1 (en) | Semiconductor device | |
| TWI584473B (zh) | 高壓半橋電位移轉器及其製造方法 | |
| JP6081961B2 (ja) | 半導体装置 | |
| JP2015177059A (ja) | 半導体装置 | |
| JP5562459B2 (ja) | 半導体装置 | |
| JP4918652B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170210 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170222 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20170310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171023 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6266219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |