JPH06120396A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06120396A
JPH06120396A JP4265907A JP26590792A JPH06120396A JP H06120396 A JPH06120396 A JP H06120396A JP 4265907 A JP4265907 A JP 4265907A JP 26590792 A JP26590792 A JP 26590792A JP H06120396 A JPH06120396 A JP H06120396A
Authority
JP
Japan
Prior art keywords
lead
package
semiconductor device
tab
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4265907A
Other languages
English (en)
Inventor
Yukihiro Sato
幸弘 佐藤
Tatsutoshi Takagi
辰逸 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP4265907A priority Critical patent/JPH06120396A/ja
Publication of JPH06120396A publication Critical patent/JPH06120396A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】 【目的】 実装時水蒸気爆発の起き難い表面実装型樹脂
封止型半導体装置の提供 【構成】 半導体素子5を固定するタブ4に連なるタブ
吊りリード12は幅広の放熱リード13となり、かつこ
の放熱リードは途中で2本に分岐し、2本のアウターリ
ード10を構成する。これらアウターリードの付け根の
アウターリードとアウターリードを連結する連結部15
の連結部端16は、パッケージ2の外に露出しているこ
とから、半導体装置20のリフロー実装時に熱によって
パッケージ内部に発生した水蒸気ガスは、放熱リードの
表面全体を伝わってパッケージ外部に速やかに抜けるた
め、水蒸気爆発は発生しなくなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置、
特に表面実装型樹脂封止型半導体装置に関する。
【0002】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化,小型化,薄型化が要請されてい
る。このため、電子機器に組み込まれる電子部品の多く
は、表面実装が可能な構造に移行してきている。表面実
装型集積回路(IC)パッケージについては、たとえ
ば、工業調査会発行「電子材料」1984年9月号、昭
和59年9月1日発行、P55〜P64に記載されてい
る。この文献には、「チップを搭載するICパッケージ
は、小型化,多ピン化が進み、従来のDIP(デュアル
インラインパッケージ)からミニフラット(SOPとも
呼ばれている。スモールアウトラインパッケージ),Q
FP(クワッドフラットパッケージ),フイルムキャリ
ヤ,LCC(リードレスチップキャリヤ,セラミック基
板使用)などへ変わってきている。さらに最近はPLC
C(プラスチックリーディッドチップキャリヤ)も市場
に現れてきている。」旨記載されている。また、同文献
には、一般のフラットパッケージにおける端子形状の種
類としては、(a)J型リード(Rolled−und
er),(b)ガルウイング(Gull−wing,
(c), バットリード(Butt−lead),(d)
フラットリード(Flat−lead)がある旨記載さ
れている。
【0003】一方、日経BP社発行「日経エレクトロニ
クス」1988年6月13日号、P114〜P118に
は、表面実装型プラスチック・パッケージ封止LSI
(表面実装型樹脂封止型半導体装置)において、吸湿管
理が必要である旨記載されている。この文献には、吸湿
管理が重要なのは、「表面実装型パッケージは吸湿する
とハンダ付けで割れることがある」からであり、このこ
とはメーカーとユーザともに広く認識されてきた旨記載
されている。また、この文献には、実装時のリフロー・
ハンダ付け(約240℃の赤外線リフロー,約215℃
の蒸気相リフロー)において、チップ(半導体チップ)
周辺にすり鉢状にクラックが発生した状態や、チップ表
面とモールド樹脂およびダイ・パッドとモールド樹脂の
間で剥離が生じた状態が示されている。また、クラック
はチップの上縁から樹脂内に延びている状態も記載され
ている。
【0004】他方、特開昭59−16357号公報に
は、半導体ペレットを搭載するアイランドに孔(矩形
孔)を設けた構造が開示されている。この構造では、ア
イランドの孔部分に封止樹脂が充填されることから、こ
の孔部分に樹脂が充填された分だけ樹脂厚が厚くなるた
め、熱ストレスや水分等に強くなる。
【0005】他方、日立評論社発行「日立評論」199
2年第3号、平成4年3月25日発行、P75〜P80
には、熱放散効率の向上を図った半導体装置として、ダ
イパッドから引き出す幅広フィンリードによりICパッ
ケージ固有の低熱抵抗化を図った幅広フィンリードパッ
ケージ(HSOI)や、ダイパッドから引き出す放熱リ
ードによってチップの発熱を効率よく実装基板に伝導さ
せてシステムの低熱抵抗化を図った放熱リードパッケー
ジ(HQFP)が開示されている。前記の幅広フィンリ
ードパッケージにあっては、半導体素子が固定される幅
広リードがアウターリードに至るまで幅広となって熱を
外部に放散できるようになっている。また、後者の放熱
リードパッケージにおいては、半導体素子が固定される
タブを支持するタブ吊りリードを放熱リードとし、この
放熱リードをパッケージ内で分岐させるとともに、パッ
ケージ外ではこれら分岐した部分は他のリードのアウタ
ーリードと同様に所定ピッチのアウターリードを構成す
るようになっている。また、前記タブ吊りリード(放熱
リード)は矩形パッケージの対角線方向に沿って延在し
ているが、タブ吊りリードが放熱リードとなって矩形パ
ッケージの辺の中央部分に到達する構造も市販されてい
る。
【0006】
【発明が解決しようとする課題】表面実装型樹脂封止型
半導体装置は、図8に示すように、モールド樹脂1から
なるパッケージ2の周囲からリード3を突出させる外観
形状となっている。また、パッケージ2内においては、
タブ4の上面に半導体素子(半導体チップ)5が固定さ
れている。そして、前記半導体チップ5の図示しない電
極と前記リード3の内端が導電性のワイヤ6で電気的に
接続されている。このような半導体装置において、前記
モールド樹脂1内に吸湿されかつタブ4とモールド樹脂
1の間に溜まった水分は、半導体装置の実装時の熱によ
って気化しかつ急激に膨張する(水蒸気爆発)。この結
果、同図のようにモールド樹脂1がタブ4から剥離(剥
離による空隙7)したり、タブ4の端や半導体チップ5
の端からクラック9が延びてしまう。また、極端な場合
には、パッケージ2(モールド樹脂1)が割れてしま
う。
【0007】表面実装型樹脂封止型半導体装置における
実装時の水蒸気爆発によるタブと樹脂との剥離やクラッ
ク発生抑止は、タブ(アイランド)とパッケージを構成
する樹脂との接着強度を強くするだけでは充分ではな
く、水蒸気爆発が起きる前にパッケージ外に水蒸気を速
やかに逃がすことが重要であることが本発明者によって
確認された。半導体素子を搭載するタブに連なるタブ吊
りリード(放熱リード)を幅広くすることによって、水
蒸気を前記放熱リードの表面に沿って伝わらせてパッケ
ージ外に逃がすことが可能であるが、タブ吊りリード
(放熱リード)をパッケージ内で分岐させかつ分岐した
部分をアウターリードとする従来の構造では、放熱リー
ドにおけるアウターリードとアウターリードの付け根の
連結部の端を前記パッケージ内に位置させるため、この
連結部端はレジンで被われることから、連結部端での水
蒸気の抜けが阻止される。
【0008】本発明の目的は、実装時水蒸気爆発の起き
難い表面実装型樹脂封止型半導体装置を提供することに
ある。本発明の前記ならびにそのほかの目的と新規な特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の表面実装型樹脂
封止型半導体装置は、パッケージと、このパッケージ内
に設けられたタブと、このタブ上に固定された半導体素
子と、前記パッケージの内外に亘って延在しかつ外端の
アウターリードが所定ピッチで配列される複数のリード
と、内端が前記タブに連結されるとともに前記リード幅
よりも幅広でかつ外端が数本に分かれて前記アウターリ
ードを形成する放熱リードとを有する半導体装置であっ
て、前記放熱リードにおけるアウターリードとアウター
リードの付け根の連結部の端は、従来のようにパッケー
ジ内に位置することなく前記パッケージ周縁に露出して
いる。また、前記放熱リードの少なくともパッケージ内
に位置する面には銀メッキ膜が設けられている。
【0010】
【作用】本発明の表面実装型樹脂封止型半導体装置は、
半導体素子を固定するタブに連なるタブ吊りリードは幅
広の放熱リードとなり、かつこの放熱リードは途中で幾
つかに分岐し、これら分岐部分はアウターリードを構成
する構造となっているが、これらアウターリードの付け
根のアウターリードとアウターリードを連結する連結部
の端は、パッケージの外に露出していることから、半導
体装置のリフロー実装時に熱によってパッケージ内部に
発生した水蒸気ガスは、放熱リードの表面全体を伝わっ
てパッケージ外部に速やかに抜けるため、水蒸気爆発は
発生しなくなる。また、前記放熱リードの少なくともパ
ッケージ内に位置する面には銀メッキ膜が設けられてい
るが、この銀メッキ膜はパッケージを構成するレジンと
の密着性が必ずしも良好でないことから、前記水蒸気ガ
スの抜けを促進させることになる。
【0011】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による半導体装置
の平面図、図2は同じく断面図、図3は同じく連結部端
がパッケージ外に露出した半導体装置を示す断面図、図
4は本発明による半導体装置の製造に用いられるリード
フレームの平面図、図5は同じく半導体装置の製造にお
けるチップボンディング,ワイヤボンディングがなされ
たリードフレームを示す平面図、図6は同じく半導体装
置の製造においてパッケージが設けられたリードフレー
ムを示す平面図、図7は本発明の半導体装置において水
蒸気ガスが連結部表面から抜ける状態を示す断面図であ
る。
【0012】本発明による表面実装型樹脂封止型半導体
装置は、図1に示すように、外観的にはモールド樹脂1
によって形成されたパッケージ2と、このパッケージ2
の周囲から突出する複数のリード3とからなっている。
前記リード3は、図1および図2に示すように、パッケ
ージ2の内外に亘って延在する構造となっている。パッ
ケージ2から突出するアウターリード10の端子形状は
特に限定はされないが、ガルウイング型表面実装形状と
なっている。また、前記モールド樹脂1の中心部分に
は、タブ4が配置されるとともに、このタブ4上には半
導体チップ5が図示しない接着材を介して固定されてい
る。また、前記半導体チップ5の電極と、パッケージ2
内に位置するリード3部分、すなわちインナーリード1
1の内端は、図2に示すように導電性のワイヤ6で接続
されている。
【0013】一方、前記半導体チップ5を搭載するタブ
4を吊るタブ吊りリード12は、図1に示すように、幅
広の放熱リード13となっている。この放熱リード13
は、特に限定はされないが、隣合う2本のアウターリー
ド10を含む幅となり、途中で分岐して2本のアウター
リード10を形成している。これら2本のアウターリー
ド10は、タブ4に連結されない他のリード3のアウタ
ーリード10と同様に所定のピッチに配列されていて、
実装時、図7に示すように、図示しない配線基板のフッ
トプリント17上に載るようになっている。また、前記
放熱リード13における2本のアウターリード10の付
け根の連結部15の端(連結部端)16は、図1,図3
および図7に示すように、パッケージ2の外側に僅かに
突出し露出している。したがって、内端をタブ4に連結
するタブ吊りリード12(放熱リード13)の他端は、
図1に示すように、パッケージ2の外に全て露出する構
造となっている。
【0014】また、前記放熱リード13の少なくともパ
ッケージ内に位置する表裏面には図示しない銀メッキ膜
が設けられている。
【0015】このような表面実装型樹脂封止型半導体装
置20は、リフロー実装時、熱によってパッケージ内部
に発生した水蒸気ガス19は、図7の矢印に示すように
放熱リード13の表面全体を伝わってパッケージ外部に
速やかに抜ける。すなわち、水蒸気ガス19は放熱リー
ド13におけるアウターリード10の表面に沿って抜け
るとともに、放熱リード13における分岐した2本のア
ウターリード10を連結する連結部15の表面に沿って
抜けることができる。また、放熱リード13の表裏面に
は、銀メッキ膜が設けられている。この銀メッキ膜はパ
ッケージ2を構成するモールド樹脂(レジン)1との密
着性が必ずしも良好でないことから、前記水蒸気ガスの
抜けを促進させることになる。パッケージ2内の水分
は、リフロー実装時の熱によって水蒸気ガスに変わる
が、このように実質的に外部に抜ける路があることか
ら、水蒸気爆発を起こす前に水分はパッケージ2の外に
抜けてしまう。したがって、リフロー実装時に水蒸気爆
発を起こすことがないことから、タブ4とモールド樹脂
1との剥離、この剥離に伴う応力によるクラックの発
生,ワイヤの断線等の不良発生が抑止できることにな
る。
【0016】つぎに、このような半導体装置20の製造
方法について図4〜図6を用いて説明する。最初に図4
に示されるようなリードフレーム30が用意される。こ
のリードフレーム30は、0.1mm〜0.15mmの
厚さのFe−Ni系合金あるいはCu合金等からなる金
属板をエッチングまたは精密プレスによってパターニン
グすることによって形成される。リードフレーム30は
複数の単位リードパターンを一方向に直列に並べた形状
となっている。単位リードパターンは、一対の平行に延
在する外枠31と、この一対の外枠31を連結しかつ外
枠31に直交する方向に延在する一対の内枠32とによ
って形成される枠33内に形成されている。この枠33
の中央には、矩形状のタブ(支持体)4が配設されてい
る。また、このタブ4はその両端をタブ吊りリード12
で支持されている。
【0017】一方、前記枠33の各外枠31および内枠
32の内側からは、相互に平行となって枠33の中央に
延在する複数のリード3が所定ピッチで設けられてい
る。このリード3は、前記隣合う支持片35間に亘って
設けられた細いダム36と交差するパターンとなってい
る。そして、このダム36によって各リード3はその途
中を支持されている。前記ダム36は後述するレジンモ
ールド時、溶けたレジンの流出を阻止するダムとして作
用する。また、このダム36の内側の片持梁状のリード
部分をインナーリード11と呼称し、外側の部分をアウ
ターリード10と呼称している。前記インナーリード1
1の先端部分は前記タブ4に向かうように必要に応じて
屈曲しているが、前記ダム36の付け根部分のインナー
リード11およびアウターリード10は、外枠31また
は内枠32に平行に延在している。このアウターリード
10は所定ピッチで配列されている。なお、前記外枠3
1には、図示しないがガイド孔が設けられている。この
ガイド孔は、リードフレーム30の移送や位置決め等の
ガイドとして利用される。また、前記リードフレーム3
0のダム36の内側の表裏面には図示はしないが銀メッ
キ膜が設けられている。
【0018】他方、これが本発明の特徴の一つである
が、前記タブ吊りリード12は幅広くなっている。この
例では、タブ吊りリード12の幅は隣り合う2本のアウ
ターリード10を含む幅となっている。また、このタブ
吊りリード12は前記ダム36の近傍で二股に分岐して
いる。この分岐リード37はリード3のアウターリード
10と同じ寸法,ピッチとなっている。また、この分岐
リード37を連結する連結部15の端(連結部端)16
は、1乃至2mmの間隔を隔ててダム36に対面してい
る。この連結部15の表裏面にも銀メッキ膜が形成され
ている。
【0019】つぎに、図5に示すように、リードフレー
ム30のタブ4上に半導体チップ5が固定(チップボン
ディング)されるとともに、この半導体チップ5の図示
しない電極とインナーリード11端とは導電性のワイヤ
6で接続(ワイヤボンディング)される。
【0020】つぎに、このようなリードフレーム30は
常用のモールド(トランスファモールド)技術によっ
て、図6に示すように、前記タブ4,半導体チップ5,
ワイヤ6およびインナーリード11がレジンからなるパ
ッケージ2で封止される。この際、モールドはタブ吊り
リード12における連結部15の連結部端16が、パッ
ケージ2から僅かに突出するような状態で行われる。こ
のため、リードフレーム30のパターン設計において
は、モールド型との間で連結部端16がモールドされて
被われないように設計しておく必要がある。
【0021】つぎに、不要となるリードフレーム部分は
切断除去される。さらに、パッケージ2から突出するリ
ード3(アウターリード10)は成形されて、図2に示
されるようなガルウイング型の半導体装置20が製造さ
れる。
【0022】このような半導体装置20においては、半
導体装置20を配線基板に実装した場合、すなわち、図
7に示すように、図示しない配線基板上のフットプリン
ト17にアウターリード10の先端部分を重ね、半田リ
フローによってフットプリント17とアウターリード1
0との接合を図った場合、半田リフロー時の熱によって
パッケージ内部に発生した水蒸気ガス19は、放熱リー
ド13(タブ吊りリード12)の表面全体を伝わるが、
従来のように連結部端16がパッケージ2内に埋まるこ
となく連結部端16はパッケージ2の外に露出すること
から、放熱リード13の表裏面全体から水蒸気ガス19
はパッケージ外部に速やかに抜けるため、水蒸気爆発は
発生しなくなる。また、前記放熱リード13の少なくと
もパッケージ内に位置する表裏面には銀メッキ膜が設け
られているが、この銀メッキ膜はパッケージ2を構成す
るレジンとの密着性が必ずしも良好でないことから、界
面に隙間が多くなり、前記水蒸気ガス19の抜けを促進
させることになる。
【0023】
【発明の効果】(1)本発明の表面実装型樹脂封止型半
導体装置にあっては、幅広の放熱リードが全幅に亘って
パッケージの外に露出していることから、リフロー実装
時の熱によってパッケージ内で気化して発生した水蒸気
ガスは、前記幅広の放熱リードの表裏面を伝わってパッ
ケージ外に速やかに抜けるため、水蒸気爆発は発生しな
くなるという効果が得られる。
【0024】(2)本発明の表面実装型樹脂封止型半導
体装置にあっては、水蒸気ガスの抜け路となる放熱リー
ドの表裏面は、パッケージを構成するレジンとの接着性
が必ずしも良好でない銀メッキ膜で被われていることか
ら、リフロー実装時、水蒸気ガスがさらに抜け易くなる
という効果が得られる。
【0025】(3)上記(1)および(2)により、本
発明は、表面実装型樹脂封止型半導体装置は、実装時水
蒸気爆発が起き難くなることから、樹脂クラックの発生
抑止,ワイヤ断線抑止が図れるという効果が得られる。
【0026】(4)上記(1)〜(3)により、本発明
によれば、実装時水蒸気爆発が起き難い信頼度の高い表
面実装型樹脂封止型半導体装置を提供することができ
る。
【0027】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
放熱リードにおける連結部の連結部端は、パッケージか
ら露出すればよく、パッケージ2の周縁と同一面であっ
ても前記実施例同様な効果が得られる。
【0028】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である表面実
装型樹脂封止型半導体装置の製造技術に適用した場合に
ついて説明したが、それに限定されるものではない。本
発明は少なくとも樹脂封止型半導体装置の製造技術には
適用できる。
【図面の簡単な説明】
【図1】本発明の半導体装置の平面図である。
【図2】本発明の半導体装置の断面図である。
【図3】本発明の半導体装置における連結部端がパッケ
ージ外に露出した状態を示す断面図である。
【図4】本発明の半導体装置の製造に用いられるリード
フレームの平面図である。
【図5】本発明の半導体装置の製造におけるチップボン
ディング,ワイヤボンディングがなされたリードフレー
ムを示す平面図である。
【図6】本発明の半導体装置の製造においてパッケージ
が設けられたリードフレームを示す平面図である。
【図7】本発明の半導体装置において水蒸気ガスが連結
部表面から抜ける状態を示す断面図である。
【図8】従来の半導体装置における水蒸気爆発による破
損状態を示す模式的断面図である。
【符号の説明】
1…モールド樹脂、2…パッケージ、3…リード、4…
タブ、5…半導体素子(半導体チップ)、6…ワイヤ、
7…空隙、9…クラック、10…アウターリード、11
…インナーリード、12…タブ吊りリード、13…放熱
リード、15…連結部、16…連結部端、17…フット
プリント、19…水蒸気ガス、20…半導体装置、30
…リードフレーム、31…外枠、32…内枠、33…
枠、35…支持片、36…ダム、37…分岐リード。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 パッケージと、このパッケージ内に設け
    られたタブと、このタブ上に固定された半導体素子と、
    前記パッケージの内外に亘って延在しかつ外端のアウタ
    ーリードが所定ピッチで配列される複数のリードと、内
    端が前記タブに連結されるとともに前記リード幅よりも
    幅広でかつ外端が数本に分岐してアウターリードを形成
    する放熱リードとを有する半導体装置であって、前記放
    熱リードにおけるアウターリードとアウターリードの付
    け根の連結部の端は前記パッケージ周縁に露出している
    ことを特徴とする半導体装置。
  2. 【請求項2】 前記放熱リードの少なくともパッケージ
    内に位置する面には銀メッキ膜が設けられていることを
    特徴とする請求項1記載の半導体装置。
JP4265907A 1992-10-05 1992-10-05 半導体装置 Pending JPH06120396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4265907A JPH06120396A (ja) 1992-10-05 1992-10-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4265907A JPH06120396A (ja) 1992-10-05 1992-10-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH06120396A true JPH06120396A (ja) 1994-04-28

Family

ID=17423761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4265907A Pending JPH06120396A (ja) 1992-10-05 1992-10-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH06120396A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165818A (en) * 1997-05-21 2000-12-26 Nec Corporation Method of manufacturing a semiconductor device with a pair of radiating terminals and a plurality of lead terminals formed from a single lead frame
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
JP2014183071A (ja) * 2013-03-18 2014-09-29 Renesas Electronics Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165818A (en) * 1997-05-21 2000-12-26 Nec Corporation Method of manufacturing a semiconductor device with a pair of radiating terminals and a plurality of lead terminals formed from a single lead frame
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
JP2014183071A (ja) * 2013-03-18 2014-09-29 Renesas Electronics Corp 半導体装置
US9871036B2 (en) 2013-03-18 2018-01-16 Renesas Electronics Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
KR960006710B1 (ko) 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
JP2891607B2 (ja) 半導体集積回路装置の製造方法
US20020027297A1 (en) Semiconductor package
US7897438B2 (en) Method of making semiconductor package with plated connection
JP2001313363A (ja) 樹脂封止型半導体装置
JPH0750312A (ja) 半導体装置およびその製造方法
US7443010B2 (en) Matrix form semiconductor package substrate having an electrode of serpentine shape
JPH06120396A (ja) 半導体装置
JP3686047B2 (ja) 半導体装置の製造方法
JP2000150705A (ja) 半導体装置およびその製造方法
JPH06349973A (ja) 樹脂封止型半導体装置
JP2006049694A (ja) 二重ゲージ・リードフレーム
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
JP3101043B2 (ja) プラスチックicチップキャリア及びその製造方法
KR100320447B1 (ko) 반도체 패키지의 제조방법
JP3576228B2 (ja) 表面実装型半導体装置
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
KR200159861Y1 (ko) 반도체 패키지
JP4175339B2 (ja) 半導体装置の製造方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JPH07183425A (ja) 半導体装置とその製造方法
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법