JP2006049694A - 二重ゲージ・リードフレーム - Google Patents
二重ゲージ・リードフレーム Download PDFInfo
- Publication number
- JP2006049694A JP2006049694A JP2004230795A JP2004230795A JP2006049694A JP 2006049694 A JP2006049694 A JP 2006049694A JP 2004230795 A JP2004230795 A JP 2004230795A JP 2004230795 A JP2004230795 A JP 2004230795A JP 2006049694 A JP2006049694 A JP 2006049694A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die
- thickness
- frame portion
- leadframe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/4554—Coating
- H01L2224/45565—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体デバイス用のリードフレーム20であって、空洞部16を形成する周縁部と、周縁部から内部に向かって延びる複数のリード14とを有し、第1の厚さを有する第1のリードフレーム部分12を含む半導体デバイス用のリードフレーム。第2のリードフレーム部分18は、第1のリードフレーム部分16に取り付けられる。第2のリードフレーム部分18は、第1のリードフレーム部分12の空洞16内に収容されたダイ・パドル20を有する。第2のリードフレーム部分18は、第1のリードフレーム部分12の厚さより厚い第2の厚さを有する。このような二重ゲージ・リードフレームは、ダイ・パドルがヒートシンクとして機能する高出力デバイスに特に適している。
【選択図】図1
Description
第1のリードフレーム・パネルを供給するステップであって、第1のリードフレーム・パネルは、各々が空洞部を形成する周辺と、この周辺から内部に向かって延びる複数のリードとを有する複数の第1のリードフレーム部分を有し、かつ、第1および第2の側面ならびに第1の厚さを有する、供給ステップと、
第1のリードフレーム・パネルの外周縁部に沿って第1の係合構造を形成するステップと、
第1のリードフレーム・パネルの第1の側面に接着材を付けるステップと、
第2のリードフレーム・パネルを供給するステップであって、第2のリードフレーム・パネルは、各々が、第1および第2の表面および第2の厚さを有するダイ・パドルを含む複数の第2のリードフレーム部分を含む、供給ステップと、
第2のリードフレーム・パネルの外周縁部に沿って第2の係合構造を形成するステップと、
ダイ・パドルの第2の表面の各々に複数の半導体ダイを取り付けるステップであって、半導体ダイの各々が、その表面上に複数のボンディング・パッドを有する、取付けステップと、
第1のリードフレーム・パネル上に第2のリードフレーム・パネルを積み重ね、その結果、ダイ・パドルの第1の表面が空洞部の各々の内に収容され、接着材に接触し、第1および第2の係合構造が相互に係合するステップと、
複数のワイヤで、ダイの複数のダイ・ボンディング・パッドを各第2のリードフレーム部分の複数のリードの各々に電気的に接続するステップと、
第2のリードフレーム・パネルの第2の表面と、ダイと、電気的接続部の上に成形コンパウンドを形成するステップと、
リードフレーム・パネルから複数の第1および第2のリードフレーム部分を分離する切り離し作業を実行し、それにより個々のパッケージされたデバイスを形成するステップとを備える。
Claims (36)
- 半導体デバイス用のリードフレームであって、
空洞部を形成する周縁部と、前記周縁部から内部に向かって延びる複数のリードとを有し、第1の厚さを有する第1のリードフレーム部分と、
前記第1のリードフレーム部分に取り付けられ、前記第1のリードフレーム部分の前記空洞部内に収容されたダイ・パドルを有し、第2の厚さを有する第2のリードフレーム部分とを備えるリードフレーム。 - 前記第2の厚さが、前記第1の厚さよりも厚い、請求項1に記載のリードフレーム。
- 前記第1の厚さが、約8ミル(0.2032mm)であり、前記第2の厚さが、約20ミル(0.508mm)である、請求項2に記載のリードフレーム。
- 前記第1および第2のリードフレーム部分が、金属または金属合金から形成されている、請求項1に記載のリードフレーム。
- 第1および第2のリードフレーム部分が、銅から形成されている、請求項4に記載のリードフレーム。
- 前記第1および第2のリードフレーム部分が、相互に電気的に絶縁されている、請求項1に記載のリードフレーム。
- 半導体デバイス用のリードフレームであって、
空洞を形成する周縁部と、前記周縁部から内部に向かって延びる複数のリードとを有し、第1の厚さを有する第1のリードフレーム部分と、
前記第1のリードフレーム部分に取り付けられ、前記第1のリードフレーム部分の前記空洞部内に収容されたダイ・パドルを有し、前記第1の厚さの約2倍の第2の厚さを有する第2のリードフレーム部分とを備え、
前記第1および第2のリードフレーム部分が、銅から形成され、相互に電気的に絶縁されているリードフレーム。 - 半導体デバイスであって、
空洞部を囲む複数のリードを有し、第1の厚さを有する第1のリードフレーム部分と、
前記第1のリードフレーム部分に取り付けられ、前記第1のリードフレーム部分の前記空洞部内に収容されたダイ・パドルを有し、第2の厚さを有する第2のリードフレーム部分と、
前記ダイ・パドルに取り付けられ、前記空洞部内に位置し、前記複数のリードで囲まれ、複数のダイ・パッドを含む集積回路ダイと、
前記ダイ・パッドの各々を前記リードの対応するものに電気的に接続する複数のワイヤとを備える半導体デバイス。 - 前記集積回路ダイの頂部表面と、前記ワイヤと、前記リードの頂部表面とを覆う封止材料をさらに備え、少なくとも前記リードの底面および前記第2のリードフレーム部分の底面が露出している、請求項8に記載の半導体デバイス。
- 前記第1および第2のリードフレーム部分が、銅から形成されている、請求項9に記載の半導体デバイス。
- 前記第2の厚さが、前記第1の厚さよりも厚い、請求項8に記載の半導体デバイス。
- 前記第1の厚さが、前記第2の厚さの約半分である、請求項11に記載の半導体デバイス。
- 前記第1および第2のリードフレーム部分が、相互に電気的に絶縁されている、請求項8に記載の半導体デバイス。
- 半導体デバイスであって、
空洞部を囲む複数のリードを有し、第1の厚さを有する第1の金属リードフレーム部分と、
前記第1のリードフレーム部分に取り付けられ、前記第1のリードフレーム部分から電気的に絶縁され、前記空洞部内に収容されたダイ・パドルを有し、前記第1の厚さよりも厚い第2の厚さを有する第2の金属リードフレーム部分と、
前記ダイ・パドルに取り付けられ、前記空洞部内に位置し、前記複数のリードで囲まれ、複数のダイ・パッドを含む集積回路ダイと、
前記ダイ・パッドの各々を前記リードの対応するものに電気的に接続する複数のワイヤと、
前記集積回路ダイの頂部表面と、前記ワイヤと、前記リードの頂部表面とを覆う封止材料とを備え、少なくとも前記リードの底面および前記第2のリードフレームが露出する半導体デバイス。 - 前記第1および第2のリードフレーム部分が、銅から形成されている、請求項14に記載の半導体デバイス。
- 半導体デバイスをパッケージする方法であって、
空洞部を形成する周縁部と、この周縁部から内部に向かって延びる複数のリードとを有する第1のリードフレーム部分を供給するステップであって、前記第1のリードフレーム部分が、第1および第2の側面および第1の厚さを有する、前記供給ステップと、
前記第1のリードフレーム部分の第1の側面に接着材を付けるステップと、
第1および第2の表面および第2の厚さを有するダイ・パドルを含む第2のリードフレーム部分を供給するステップと、
前記ダイ・パドルの前記第2の表面に半導体ダイを取り付けるステップであって、前記半導体ダイが、その表面上に複数のボンディング・パッドを有する、前記取付けステップと、
前記第1のリードフレーム部分上に前記第2のリードフレーム部分を積み重ね、その結果、前記ダイ・パドルの前記第1の表面が、前記空洞部内に収容され、前記接着剤に接触するステップと、
複数のワイヤで、前記複数のダイ・ボンディング・パッドを前記複数のリードの各々に電気的に接続するステップと、
前記第2のリードフレーム部分の前記第2の側面と、前記半導体ダイと、電気的接続部の上に成形コンパウンドを形成するステップと、
前記第1のリードフレーム部分の前記第1の側面および前記第2のリードフレーム部分の前記第1の表面から前記接着材を除去し、その結果、前記リードおよび前記第2のリードフレーム部分の前記第1の表面が露出するステップとを備える方法。 - 前記電気的に接続するステップがワイヤ・ボンディング・プロセスを備える、請求項16に記載の半導体デバイスをパッケージする方法。
- 前記第2の厚さが、前記第1の厚さより厚い、請求項16に記載の半導体デバイスをパッケージする方法。
- 前記第1の厚さが、約8ミル(0.2032mm)であり、前記第2の厚さが、約20ミル(0.508mm)である、請求項16に記載の半導体デバイスをパッケージする方法。
- 前記第1および第2のリードフレーム部分が、金属または金属合金から形成される、請求項16に記載の半導体デバイスをパッケージする方法。
- 第1および第2のリードフレーム部分が、銅から形成される、請求項20に記載の半導体デバイスをパッケージする方法。
- 前記第1および第2のリードフレーム部分が、相互に電気的に絶縁されている、請求項16に記載の半導体デバイスをパッケージする方法。
- 前記接着材を付けるステップが、前記第1のリードフレーム部分の前記第1の側面に接着テープを貼付するステップを備える、請求項16に記載の半導体デバイスをパッケージする方法。
- 前記ダイ取付けステップが、はんだペーストにより前記ダイ・パドルに前記ダイを取り付けるステップを備える、請求項16に記載の半導体デバイスをパッケージする方法。
- 前記ダイを取り付けるステップが、エポキシにより前記ダイ・パドルに前記ダイを取り付けるステップを備える、請求項16に記載の半導体デバイスをパッケージする方法。
- 複数の半導体デバイスをパッケージする方法であって、
第1のリードフレーム・パネルを供給するステップであって、前記第1のリードフレーム・パネルは、各々が、空洞部を形成する周縁部と、この周縁部から内部に向かって延びる複数のリードとを有する複数の第1のリードフレーム部分を有し、かつ、第1および第2の側面ならびに第1の厚さを有する、前記供給ステップと、
前記第1のリードフレーム・パネルの外周縁部に沿って第1の係合構造を形成するステップと、
前記第1のリードフレーム・パネルの第1の側面に接着材を付けるステップと、
第2のリードフレーム・パネルを供給するステップであって、前記第2のリードフレーム・パネルは、各々が、第1および第2の表面ならびに第2の厚さを有するダイ・パドルを含む複数の第2のリードフレーム部分を含む、前記供給ステップと、
前記第2のリードフレーム・パネルの外周縁部に沿って第2の係合構造を形成するステップと、
前記ダイ・パドルの前記第2の表面の各々に複数の半導体ダイを取り付けるステップであって、前記半導体ダイの各々が、その表面上に複数のボンディング・パッドを有する、前記取付けステップと、
前記第1のリードフレーム・パネル上に前記第2のリードフレーム・パネルを積み重ね、その結果、前記ダイ・パドルの前記第1の表面が前記空洞部の各々の内に収容され、前記接着材に接触し、前記第1および第2の係合構造が相互に係合するステップと、
複数のワイヤで、前記ダイの前記複数のダイ・ボンディング・パッドを前記第1のリードフレーム部分の各々の前記複数のリードの各々に電気的に接続するステップと、
前記第2のリードフレーム・パネルの前記第2の表面と、前記ダイと、電気的接続部の上に成形コンパウンドを形成するステップと、
前記リードフレーム・パネルから前記複数の第1および第2のリードフレーム部分を分離する切り離し作業を実行し、それにより個々のパッケージされたデバイスを形成するステップとを備える複数の半導体デバイスをパッケージする方法。 - 前記第1のリードフレーム・パネルの前記第1の側面および前記第2のリードフレーム部分の前記第1の表面から前記接着材を除去し、その結果、前記リードおよび前記第2のリードフレーム部分の前記第1の表面が露出するステップをさらに含む、請求項26に記載の複数の半導体デバイスをパッケージする方法。
- 前記電気的に接続するステップが、ワイヤ・ボンディング・プロセスを備える、請求項26に記載の複数の半導体デバイスをパッケージする方法。
- 前記第2の厚さが、前記第1の厚さより厚い、請求項26に記載の複数の半導体デバイスをパッケージする方法。
- 前記第1の厚さが、約8ミル(0.2032mm)であり、前記第2の厚さが、約20ミル(0.508mm)である、請求項29に記載の複数の半導体デバイスをパッケージする方法。
- 前記第1および第2のリードフレーム・パネルが、金属または金属合金から形成される、請求項26に記載の複数の半導体デバイスをパッケージする方法。
- 第1および第2のリードフレーム・パネルが、銅から形成される、請求項31に記載の複数の半導体デバイスをパッケージする方法。
- 前記第1および第2のリードフレーム部分が、相互に電気的に絶縁されている、請求項26に記載の複数の半導体デバイスをパッケージする方法。
- 前記第1の係合構造が一連の溝を備え、前記第2の係合構造が一連のダムを備え、前記第1および第2のリードフレーム・パネルを積み重ねた際に、前記一連のダムの幾つかが前記一連の溝の幾つかに嵌合する、請求項33に記載の複数の半導体デバイスをパッケージする方法。
- 前記溝およびダム構造が、成形コンパウンド形成ステップ中に成形コンパウンドが流出するのを防止する、請求項34に記載の複数の半導体デバイスをパッケージする方法。
- 半導体デバイスであって、
空洞部を囲む複数のリードを有し、第1の厚さを有する第1の金属リードフレーム部分と、
前記第1のリードフレーム部分に取り付けられ、前記第1のリードフレーム部分から電気的に絶縁され、前記空洞部内に収容された一対の隣接するダイ・パドルを有し、前記第1の厚さより厚い第2の厚さを有する第2の金属リードフレーム部分と、
前記各ダイ・パドルに取り付けられ、前記空洞部内に位置し、前記複数のリードで囲まれ、各々が複数のダイ・パッドを含む第1および第2の集積回路ダイと、
前記第1および第2のダイの前記ダイ・パッドの各々を、前記リードのうちの対応するものに電気的に接続する複数のワイヤと、
前記第1および第2の集積回路ダイの頂部表面と、前記ワイヤと、前記リードの頂部表面とを覆う封止材料とを備え、少なくとも前記リードの底面および前記第2のリードフレームが露出している半導体デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004230795A JP2006049694A (ja) | 2004-08-06 | 2004-08-06 | 二重ゲージ・リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004230795A JP2006049694A (ja) | 2004-08-06 | 2004-08-06 | 二重ゲージ・リードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006049694A true JP2006049694A (ja) | 2006-02-16 |
Family
ID=36027883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004230795A Pending JP2006049694A (ja) | 2004-08-06 | 2004-08-06 | 二重ゲージ・リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006049694A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1947692A1 (en) * | 2005-11-11 | 2008-07-23 | Mitsui High-Tec, Inc. | Method for manufacturing laminated lead frame and laminated lead frame |
US7900521B2 (en) | 2009-02-10 | 2011-03-08 | Freescale Semiconductor, Inc. | Exposed pad backside pressure sensor package |
KR101115288B1 (ko) | 2010-03-05 | 2012-03-05 | 제엠제코(주) | 몰디드 리드리스 패키지 및 이를 이용한 led 패키지 |
JP2012112728A (ja) * | 2010-11-22 | 2012-06-14 | Asahi Kasei Electronics Co Ltd | 光センサ装置及びその製造方法 |
JP2014093498A (ja) * | 2012-11-07 | 2014-05-19 | Apic Yamada Corp | 半導体装置、半導体チップの実装用基板、および、それらの製造方法 |
KR101569855B1 (ko) * | 2007-09-18 | 2015-11-17 | 스태츠 칩팩 엘티디 | 이중 접속성 집적회로 패키지 시스템 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62205653A (ja) * | 1986-03-06 | 1987-09-10 | Mitsui Haitetsuku:Kk | リ−ドフレ−ムおよび半導体装置の製造方法 |
JPH01270336A (ja) * | 1988-04-22 | 1989-10-27 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0239462A (ja) * | 1988-07-28 | 1990-02-08 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPH0290663A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Cable Ltd | リードフレーム |
JPH0750384A (ja) * | 1993-03-26 | 1995-02-21 | Nec Corp | マルチチップ半導体装置およびその製造方法 |
JPH11312775A (ja) * | 1998-04-28 | 1999-11-09 | Ars Seimitsu Kk | 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ |
JPH11340409A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
JP2000077596A (ja) * | 1998-09-02 | 2000-03-14 | Matsushita Electronics Industry Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
JP2004207758A (ja) * | 2004-04-07 | 2004-07-22 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置 |
-
2004
- 2004-08-06 JP JP2004230795A patent/JP2006049694A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62205653A (ja) * | 1986-03-06 | 1987-09-10 | Mitsui Haitetsuku:Kk | リ−ドフレ−ムおよび半導体装置の製造方法 |
JPH01270336A (ja) * | 1988-04-22 | 1989-10-27 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0239462A (ja) * | 1988-07-28 | 1990-02-08 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPH0290663A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Cable Ltd | リードフレーム |
JPH0750384A (ja) * | 1993-03-26 | 1995-02-21 | Nec Corp | マルチチップ半導体装置およびその製造方法 |
JPH11312775A (ja) * | 1998-04-28 | 1999-11-09 | Ars Seimitsu Kk | 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ |
JPH11340409A (ja) * | 1998-05-27 | 1999-12-10 | Matsushita Electron Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
JP2000077596A (ja) * | 1998-09-02 | 2000-03-14 | Matsushita Electronics Industry Corp | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
JP2004207758A (ja) * | 2004-04-07 | 2004-07-22 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1947692A1 (en) * | 2005-11-11 | 2008-07-23 | Mitsui High-Tec, Inc. | Method for manufacturing laminated lead frame and laminated lead frame |
EP1947692A4 (en) * | 2005-11-11 | 2010-08-04 | Mitsui High Tec | PROCESS FOR MANUFACTURING LAMINATED BROKEN CHASSIS AND LAMINATED BINDING CHASSIS |
KR101569855B1 (ko) * | 2007-09-18 | 2015-11-17 | 스태츠 칩팩 엘티디 | 이중 접속성 집적회로 패키지 시스템 |
US7900521B2 (en) | 2009-02-10 | 2011-03-08 | Freescale Semiconductor, Inc. | Exposed pad backside pressure sensor package |
KR101115288B1 (ko) | 2010-03-05 | 2012-03-05 | 제엠제코(주) | 몰디드 리드리스 패키지 및 이를 이용한 led 패키지 |
JP2012112728A (ja) * | 2010-11-22 | 2012-06-14 | Asahi Kasei Electronics Co Ltd | 光センサ装置及びその製造方法 |
JP2014093498A (ja) * | 2012-11-07 | 2014-05-19 | Apic Yamada Corp | 半導体装置、半導体チップの実装用基板、および、それらの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6917097B2 (en) | Dual gauge leadframe | |
US7879653B2 (en) | Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same | |
KR100347706B1 (ko) | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 | |
US8163604B2 (en) | Integrated circuit package system using etched leadframe | |
KR101120733B1 (ko) | 플립칩 qfn 패키지 및 그 방법 | |
US8115299B2 (en) | Semiconductor device, lead frame and method of manufacturing semiconductor device | |
US7768112B2 (en) | Semiconductor package fabricated by cutting and molding in small windows | |
US8487424B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US20060001130A1 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
US20080029860A1 (en) | Semiconductor device with internal heat sink | |
US20210249337A1 (en) | Smds integration on qfn by 3d stacked solution | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
CN101312177A (zh) | 用于半导体器件的引线框 | |
US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
US20090206459A1 (en) | Quad flat non-leaded package structure | |
TWI274406B (en) | Dual gauge leadframe | |
JP2006049694A (ja) | 二重ゲージ・リードフレーム | |
US11869831B2 (en) | Semiconductor package with improved board level reliability | |
KR101120718B1 (ko) | 듀얼 게이지 리드프레임 | |
JP4207791B2 (ja) | 半導体装置 | |
KR20140147528A (ko) | 반도체 패키지, 반도체 패키지의 접속구조 및 반도체 패키지의 실장방법 | |
JPH0817975A (ja) | 半導体装置 | |
KR200179419Y1 (ko) | 반도체패키지 | |
KR200159861Y1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100415 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100420 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100518 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100521 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100618 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |