KR101120718B1 - 듀얼 게이지 리드프레임 - Google Patents

듀얼 게이지 리드프레임 Download PDF

Info

Publication number
KR101120718B1
KR101120718B1 KR1020040065729A KR20040065729A KR101120718B1 KR 101120718 B1 KR101120718 B1 KR 101120718B1 KR 1020040065729 A KR1020040065729 A KR 1020040065729A KR 20040065729 A KR20040065729 A KR 20040065729A KR 101120718 B1 KR101120718 B1 KR 101120718B1
Authority
KR
South Korea
Prior art keywords
leadframe
die
delete delete
panel
adhesive
Prior art date
Application number
KR1020040065729A
Other languages
English (en)
Other versions
KR20060017165A (ko
Inventor
초우와이웡
바이지-강
브라운클렘에이치.
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Priority to KR1020040065729A priority Critical patent/KR101120718B1/ko
Publication of KR20060017165A publication Critical patent/KR20060017165A/ko
Application granted granted Critical
Publication of KR101120718B1 publication Critical patent/KR101120718B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체 장치를 위한 리드 프레임은 공동(16)을 규정하는 경계, 및 경계로부터 내부로 연장하는 복수의 리드(14)와, 제1 두께를 갖는 제1 리드프레임 부분(12)을 포함한다. 제2 리드프레임 부분(18)은 제1 리드프레임 부분(12)에 부착된다. 제2 리드프레임 부분(18)은 제1 리드프레임 부분(12)의 공동(16) 내에 수용되는 다이 패들(20)을 갖는다. 제2 리드프레임 부분(18)은 제1 리드프레임 부분(12)의 두께보다 큰 제2 두께를 갖는다. 이러한 듀얼 게이지 리드프레임은, 다이 패들이 열 싱크로서 동작하는 고전력 장치에 특히 적당하다.
리드프레임, 패키징, 패들, 다이, 본딩 패드

Description

듀얼 게이지 리드프레임{DUAL GAUGE LEADFRAME}
도 1은 본 발명의 실시예에 따른 패키징된 반도체 장치의 확대 단면도.
도 2는 본 발명의 실시예에 따른 제1 리드프레임 패널의 평면도(top plan view).
도 3은 본 발명의 실시예에 따른 제2 리드프레임 패널의 평면도.
도 4a 내지 도 4g는 본 발명의 실시예에 따른 듀얼-게이지 리드프레임 반도체 장치를 형성하는 프로세스를 설명하는 측단면도(side cross-sectional views).
도 5는 본 발명의 실시예에 따른 패키징된 반도체 장치의 확대 사시도(enlarged perspective view).
< 도면의 주요 부분에 대한 부호 설명 >
12: 제1 리드 프레임 부분
14: 리드
16: 공동
18: 제2 리드프레임 부분
20: 다이 패들
22: 집적 회로 다이
24: 솔더
26: 다이 본딩 패드
본 발명은 집적 회로 및 패키징된 집적 회로(packaged integrated circuits)에 관한 것으로, 특히 패키징된 집적 회로용 리드프레임(leadframe)에 관한 것이다.
집적 회로(IC) 다이(die)는, 실리콘 웨이퍼와 같은 반도체 웨이퍼 상에 형성되는 소형 장치이다. 리드프레임은 웨이퍼로부터 절단된 IC 다이를 지지하는 패들(paddle)을 보통 포함하는 금속 프레임이다. 리드프레임은 외부 전기적 접속을 제공하는 리드 핑거(lead fingers)를 갖는다. 즉, 다이는 다이 패들에 부착되고, 그 후 다이의 본딩 패드(bonding pads)는 와이어 본딩(wire bonding)을 통하여 리드 핑거에 접속되어 외부 전기적 접속을 제공한다. 보호성 물질로 다이 및 와이어 본드(wire bonds)를 캡슐화(encapsulating)하면, 패키지가 형성된다. 패키지 유형에 따라, 외부 전기적 접속은, TSOP(Thin Small Outline Package)에서와 같이 있는 그대로(as-is) 사용될 수 있고, 또는 BGA(Ball Grid Array)용 구형 솔더 볼(spherical solder balls)을 부착하는 것과 같이 더 처리되어 사용될 수 있다. 이들 터미널 포인트(terminal points)에 의해, 다이는, 인쇄 회로 기판과 같은 다른 기판과 전기적으로 접속될 수 있다.
리드 프레임은 보통 구리 또는 니켈 합금으로 형성된다. 다이를 다이 패들에 부착하는 한 가지 방법은 솔더링(soldering)에 의한 것이다. 고전력 장치(high power devices)는 극히 고온의 솔더 다이 부착(약 300℃) 및 장치 환류(reflow)(약 260℃)를 요구한다. 그러나, 고온에서는 리드프레임 도금(leadframe plating)이 열화되고, 이것은 와이어본딩 프로세스에 영향을 미친다. 특히, 금 와이어의 본딩 가능성(bondability)은 도금 표면의 야금 변화(metallurgy change) 및 솔더 용제 오염(solder flux contamination)에 의하여 영향을 받는다. 더욱이, 고전력 장치에 있어서도 열 방산(heat dissipation)을 용이하기 위하여 두꺼운 다이 패들(thick die paddle)이 바람직하다. 그러나, 매우 두꺼운 금속으로 형성된 리드프레임은 싱귤레이션(singulation){절단(saw) 또는 펀치(punch)}이 어렵고 신뢰성도 떨어진다.
양호한 열 방산을 제공하면서도 싱귤레이션하기에 어렵지 않은 리드 프레임을 제공하는 것이 바람직하다. 또한, 결함을 유발하지 않는 고온 프로세스로 다이를 다이 패들에 부착할 수 있는 것이 바람직하다.
첨부된 도면과 함께 다음에서 설명되는 상세한 설명은 본 발명의 바람직한 실시예를 설명하기 위한 의도이지, 본 발명이 실시될 수 있는 유일한 형태를 나타내기 위한 의도는 아니다. 동일 또는 균등한 기능(equivalent functions)이, 본 발명의 취지 및 범위 내에 포함되도록 의도된 상이한 실시예들에 의하여 달성될 수 있다는 것을 이해하여야 한다. 당업자에게 이해되는 바와 같이, 본 발명은 다양한 패키지 및 패키지 유형에 적용될 수 있다.
도면 중의 어떤 특징들은 설명을 용이하게 하기 위하여 확대되고, 도면 및 도면 중 구성요소가 반드시 적절한 비율인 것만은 아니다. 더욱이, 도면에서는 본 발명이 QFN(Quad Flat No-lead) 유형 패키지에 적용된 형태로 도시되어 있으나, 당업자는 본 발명의 세부 사항과, 본 발명이 다른 패키지 유형에 적용 가능하다는 것을 용이하게 이해할 것이다. 도면에서, 동일한 참조 번호는 명세서 전체를 통하여 동일한 엘리먼트를 지시하기 위하여 사용된다.
본 발명은 반도체 장치를 위한 리드프레임이다. 리드프레임은 제1 리드프레임 부분 및 제2 리드프레임 부분을 포함한다. 제1 리드프레임 부분은 공동(cavity)을 규정하는 경계(perimeter) 및 경계로부터 내부로 연장하는 복수의 리드를 갖는다. 제2 리드프레임 부분은 제1 리드프레임 부분에 부착되고, 제1 리드프레임 부분의 공동 내에 수용되는 크기의 다이 패들을 갖는다. 제2 리드프레임 부분은, 제1 리드프레임 부분의 두께의 약 두 배의 두께를 갖는다. 바람직하게는, 제1 및 제2 리드프레임 부분은 구리로 형성되고, 전기적으로 서로 분리된다. 다이 패들 및 리드 핑거를 위하여 별도의 리드프레임을 제공함으로써, 다이 부착 프로세스는, 제1 및 제2 리드프레임 부분이 결합되기 전에 수행될 수 있어서, 리드 핑거는 다이 부착 및 환류 프로세스의 고온에 의하여 영향을 받지 않는다. 더욱이, 리드 핑거와는 별도인 다이 패들을 제공함으로써, 이들 두 개의 부분이 상이한 두께를 가질 수 있게 된다. 그러므로, 다이 패들은 양호한 열 방산을 허용하도록 두꺼울 수 있는 반면에, 리드 핑거는 싱귤레이션이 용이하게 수행될 수 있도록 더 얇을 수 있다.
또한, 본 발명은 제1 및 제2 금속 리드프레임 부분, 집적 회로 다이, 와이어 및 밀봉제(encapsulant)를 갖는 반도체 장치를 제공한다. 제1 리드프레임 부분은 공동을 둘러싸는 복수의 리드를 갖는다. 제2 리드프레임 부분은 제1 리드프레임 부분에 부착되고 이것으로부터 전기적으로 분리된다. 제2 리드프레임 부분은 제1 리드프레임 부분의 공동 내에 수용되는 다이 패들을 갖는다. 제2 리드프레임 부분은 제1 리드프레임 부분의 두께 보다 큰 두께를 갖는다. 집적 회로 다이는 복수의 리드에 의하여 둘러싸이고 공동 내에 위치된 다이 패들에 부착된다. 다이는 와이어로 리드들 중 대응하는 것들에 전기적으로 접속된 복수의 다이 패드를 포함한다. 밀봉제는 집적 회로 다이의 상부 표면(top surface), 와이어, 및 리드의 상부 표면을 커버하고, 적어도 제2 리드프레임 및 리드의 하부 표면이 노출된다. 상대적으로 두껍고 노출된 표면을 갖는 다이 패들은 그것이 다이에 대한 열 싱크(heat sink)로서 동작하도록 허용한다. 상대적으로 얇은 리드 핑거는 용이한 싱귤레이션을 허용한다.
본 발명은 복수의 반도체 장치를 동시에 패키징하는 방법을 더 포함하는데, 본 방법은
복수의 제1 리드프레임 부분을 갖는 제1 리드프레임 패널을 제공하는 단계 - 상기 복수의 제1 리드프레임 부분 각각은 공동을 규정하는 경계, 및 상기 경계로부터 내부로 연장하는 복수의 리드를 갖고, 상기 제1 리드프레임 패널은 제1 측면, 제2 측면 및 제1 두께를 가짐 -
상기 제1 리드프레임 패널의 외부 경계를 따라서 제1 메이팅 구조(mating structure)를 형성하는 단계;
상기 제1 리드프레임 패널의 제1 측면에 접착제를 가하는 단계;
복수의 제2 리드프레임 부분을 포함하는 제2 리드프레임 패널을 제공하는 단계 - 상기 복수의 제2 리드프레임 부분 각각은 제1 표면, 제2 표면 및 제2 두께를 가짐 - ;
상기 제2 리드프레임 패널의 외부 경계를 따라서 제2 메이팅 구조를 형성하는 단계;
상기 다이 패들들의 상기 제2 표면들의 각자의 것들에 복수의 반도체 다이를 부착하는 단계 - 상기 반도체 다이 각각은 그것의 표면 상에 복수의 본딩 패드를 가짐 - ;
상기 다이 패들의 상기 제1 표면들이 상기 공동들의 각자의 것들 내에 수용되고 상기 접착제를 접촉하며 상기 제1 구조 및 상기 제2 구조가 서로 메이팅하도록, 상기 제1 리드프레임 패널 상에 상기 제2 리드프레임 패널을 쌓는 단계;
복수의 와이어로 상기 제1 리드프레임 부분들의 각자의 것들의 상기 복수의 리드의 각자의 것들로 상기 다이의 상기 복수의 다이 본딩 패드를 전기적으로 접속하는 단계;
상기 제2 리드프레임 패널의 상기 제2 표면, 상기 다이 및 상기 전기적 접속들 위에 몰드 합성물을 형성하는 단계; 및
개별 패키징된 장치들을 형성하기 위하여, 상기 리드프레임 패널들로부터 상 기 복수의 제1 리드프레임 부분 및 상기 복수의 제2 리드프레임 부분을 분리하는 싱귤레이션 동작(singulation operation)을 수행하는 단계
를 포함한다.
본 발명의 바람직한 실시예의 다음의 상세한 설명은 첨부된 도면을 참고하면 더 잘 이해될 것이다. 본 발명을 설명하기 위한 목적으로, 본 바람직한 실시예가 도면에서 도시된다. 그러나, 본 발명은 도시된 정확한 배치 및 방편(instrumentalities)에 제한되지 않는다는 것을 이해하여야 한다.
도 1을 참조하면, 본 발명에 따른 반도체 장치(10)의 실시예의 확대 단면도가 도시된다. 반도체 장치(10)는 공동(16)을 둘러싸는 복수의 리드(14)를 갖는 제1 리드 프레임 부분(12)을 포함한다. 바람직하게는, 제1 리드프레임 부분(12)은 금속 또는 금속 합금으로 형성되고, 제1 소정의 두께를 갖는다. 제2 리드프레임 부분(18)은 제1 리드프레임 부분(12)에 부착된다. 제2 리드프레임 부분(18)은 제1 리드프레임 부분의 공동(16) 내에 수용되는 다이 패들(20)을 포함한다. 공동(16)은, 패키징되는 IC 다이의 크기 및 모양에 따라 사이징되고 성형된다. 그러므로, 일반적으로 공동(16)이 직사각형 또는 정사각형으로 성형되지만, 그것은 집적 회로 다이의 모양에 따라 다른 모양을 가질 수 있다. 바람직하게는, 제2 리드프레임 부분(18)은 제1 두께와 다른 제2 두께를 갖는다. 예를 들면, 많은 열을 발생시키는 전원 회로(power circuit)에 대하여, 제2 리드프레임 부분(18)은 열 싱크로서 사용될 수 있다. 이러한 경우에, 제2 두께가 제1 두께보다 큰 것이 바람직하다. 더 바람직한 실시예에서, 제1 두께는 제2 두께의 약 절반 또는 절반 보다 작다. 일 예에서, 리드프레임은, 제1 부분이 약 8mils의 두께를 갖고 제2 두께가 약 20mils로 제조되었다. 이러한 크기로 인하여, 제1 리드프레임 부분이 용이하게 싱귤레이션되고 동시에 제2 리드프레임 부분이 양호한 열 방산을 제공하는 것이 가능하였다.
바람직하게는, 제1 및 제2 리드프레임 부분(12 및 18)은 구리와 같은 금속 또는 금속 합금으로 형성되고 도금될 수 있다. 일 실시예에서, 제2 리드프레임 부분(18)은 20mils 두께의 구리 슬러그(copper slug)를 포함한다. 리드프레임 부분(12 및 18)은, 당업자에게 알려진 바와 같은 프레싱(pressing), 스탬핑(stamping) 또는 에칭(etching)에 의하여 형성될 수 있다. 제2 리드프레임 부분(18)은, 후술하는 바와 같이 접착제 테이프(adhesive tape)와 같은 접착제로 제1 리드프레임 부분(12)에 부착되지만, 바람직하게는 그것들은 전기적으로 서로 분리된다. 이러한 전기적 분리는, 특히 멀티-다이 어셈블리(multi-die assemblies)를 위한, 본 발명의 중요한 특성이다.
집적 회로 다이(22)는 다이 패들(20)에 부착되고, 이 다이 패들은 공동 내에 위치하기 때문에, 다이(22)는 복수의 리드(14)에 의하여 둘러싸인다. 집적 회로 다이(22)는 실리콘 웨이퍼 상에 형성되고 절단된 회로와 같이 당업자에게 알려진 유형일 수 있다. 상술한 바와 같이, 공동(16)은 다이(22)를 수용하도록 사이징되고 성형된다. 전형적인 다이 크기는 4mm x 4mm 내지 12mm x 12mm 범위일 수 있다. 다이(22)는 약 6mils 내지 약 21mils 범위의 두께를 가질 수 있다. 다이(22)는 솔더 다이 부착 프로세스에 의해서와 같은 알려진 방식으로 다이 패들(20)에 부착되 고, 이로 인하여 열이, 솔더(24)에 의하여 다이(22)로부터 다이 패들(20)로 방산될 수 있다. 다른 실시예에서, 다이(22)는 접착제 물질 층 또는 접착제 테이프로 다이 패들(20)에 부착될 수 있다.
다이(22)는 복수의 다이 본딩 패드(26)를 포함한다. 다이 본딩 패드들(26)은, 바람직하게는 와이어본딩 프로세스로 와이어(28)에 의하여 리드들(14) 중 대응하는 것들에 전기적으로 접속된다. 이러한 와이어 및 와이어본딩 프로세스는 당업자에게 알려져 있다. 일 실시예에서는 2mils 금 와이어가 사용되고, 다른 실시예에서는 10mils 알루미늄 와이어가 사용된다. 그러나, 코팅된(절연된) 와이어 및 코팅되지 않은 와이어 양자를 포함하여, 다양한 물질 및 직경의 다양한 알려진 와이어가 사용될 수 있다.
반도체 장치(10)는 집적 회로 다이(22)의 상부 표면, 와이어(28), 및 리드(14)의 상부 표면을 커버하고, 적어도 리드(14)의 하부 표면 및 제2 리드프레임 부분(18)의 하부 표면이 노출되도록 한 밀봉제(30)를 더 포함한다.. 리드(14)의 노출된 부분은 PCB를 통해서와 같이 장치(10)를 다른 장치에 접속시키기 위하여 사용되고, 다이 패들(20)의 노출된 하부 표면은 열의 방산을 가능하게 한다. 밀봉제(30)는 패키징된 전자 장치에서 흔히 사용되는 대로의 플라스틱을 포함할 수 있고, 몰딩 프로세스(molding process)로 리드프레임 부분(12 및 18), 다이(22) 및 와이어(28) 위에 형성된다. 장치(10)의 예시적인 실시예의 총 두께는 약 2mm이다.
도 2를 참조하면, 본 발명에 따른 제1 리드프레임 패널(32)의 평면도가 도시된다. 제1 리드프레임 패널(32)은 제1 리드프레임 부분들(34)의 어레이를 포함한 다. 이 예에서, 리드프레임 패널(32)은 3x3 어레이이다. 그러나, 실제로는, 어레이는 일반적으로 더 클 것이다. 게다가, 어레이는 칼럼과 동일한 수의 로우를 가질 필요는 없다. 제1 리드프레임 부분들(34) 각각은 공동(36)을 규정하는 경계 및 경계로부터 내부로 연장하는 복수의 리드(38)를 포함한다. 공동(36)은 후술하는 바와 같이 다이 패들을 수용하도록 사이징되고 성형된다. 도시된 실시예에서, 리드프레임 부분(34)의 경계는, 리드(38)가 연장되는 타이 바(tie bars; 40)로부터 규정된다. 리드(38)가 동일한 길이인 것처럼 도시되었지만, 리드(38)는 길이 및 폭에서 다양할 수 있다. 예를 들면, 전원 및 그라운드를 위하여 사용되는 리드는 신호 리드 보다 더 넓고 짧을 수 있다. 제1 리드프레임 패널(32)은, 반도체 리드프레임에 대하여 흔한 치수인 8mils와 같은 소정의 제1 두께를 갖는다.
또한, 제1 리드프레임 패널(32)은 제1 리드프레임 패널(32)의 외부 경계를 따라서 형성된 제1 메이팅 구조(mating structure; 42)를 포함한다. 본 바람직한 실시예에서, 제1 메이팅 구조(42)는 리드프레임 패널(32)로 에칭되거나 절단된 일련의 해자(moats)를 포함한다. 제1 메이팅 구조(42)의 목적은 후술된다. 또한, 제1 리드프레임 패널(32)은 제1 리드프레임 패널(32)을 제2 리드프레임 패널(도 3)과 정렬시키는데 보조하기 위하여 사용되는 복수의 마크(marks) 또는 홀(holes; 44)을 포함할 수 있다. 이러한 마크 또는 홀(44)은 패널(32) 내에서 에칭, 펀칭 또는 절단될 수 있다.
도 3을 참조하면, 본 발명에 따른 제2 리드프레임 패널(46)의 평면도가 도시된다. 제2 리드프레임 패널(46)은 제2 리드프레임 부분들(48)의 어레이를 포함한 다. 도 2에 도시된 제1 리드프레임 패널에서와 같이, 제2 리드프레임 패널(46)은 3x3 어레이이지만, 일반적으로 어레이는 제1 리드프레임 패널(32)의 그것에 부합하도록 사이징된다. 제2 리드프레임 부분(48)은 다이 패들(50)을 포함한다. 제2 리드프레임 패널(46)은, 다이 패들(50)이 공동(36) 내에 수용되고 리드(38)로부터 간격을 유지하도록, 제1 리드프레임 패널(32)과 메이팅되도록 사이징되고 성형된다. 그러나, 도 1을 참조하여 설명된 바와 같이, 다이 패들(50)은 다이(22)와 같은 특정 반도체 다이를 수용하도록 사이징된다.
바람직하게는, 제1 및 제2 리드프레임 패널(32 및 46)은, 구리 또는 도금된 구리와 같이 양호한 열 도전성을 갖는 도전성 금속, 금속 합금 또는 도금된 금속의 시트(sheet)로부터 형성된다. 제1 및 제2 리드프레임 패널(32 및 46)이 동일한 물질로 형성되는 것이 바람직하지만, 이러한 것이 요구되는 것은 아니다. 리드프레임 패널(32 및 46)은 스탬핑 방법에 의하여 형성될 수 있지만, 더 복잡하고 더 높은 밀도의 리드프레임을 위해서는 화학적 에칭 방법이 바람직하다. 당업자에게 이해되는 바와 같이, 에칭 방법은 아트워크 마스크(artwork mask)를 사용하여 리드프레임의 상세한 패턴을 규정하고, 그 후 금속의 마스크되지 않은 부분이 에칭된다. 도금 마스크는, 있다면, 비-도금 영역(no-plating zones)을 마스킹하기 위하여 사용되고, 그 후 마스킹되지 않은 부분은 도금 프로세스로 금속 층으로 도금된다. 헹굼(rinsing) 및 세정(cleaning) 단계는 프로세스들 간에 수행된다. 이러한 마스킹, 에칭, 도금, 헹굼 및 세정 프로세스는 당업자에게 잘 알려져 있다.
또한, 제2 리드프레임 패널(46)은 소정의 제2 두께를 갖는다. 후술하는 실 시예에서, 다이 패들(50)은 다이를 지지하기 위해서 뿐만 아니라, 열 싱크로서는 사용된다. 그러므로, 이들 실시예에 대하여, 제2 리드프레임 패널은 상대적으로 두껍게 형성되는 것이 바람직하다. 예를 들면, 제2 소정의 두께는 제1 소정의 두께보다 커야 하고, 제1 리드프레임 패널(32)의 두께의 두 배 또는 그 이상인 것이 바람직하다. 일 실시예에서, 제2 리드프레임 패널은 약 20mils의 두께를 갖는다. 다이 패들(50)은 타이 바(52)와 상호 접속될 수 있다. 패널(46)의 외부 경계로부터 연장하는 타이 바인 외부 타이 바(54)는 더 폭이 넓은 테이퍼(taper)에 후속하는 좁은 부분을 가질 수 있지만, 이것이 요구되는 것은 아니다.
또한, 바람직하게는 제2 리드프레임 패널(46)은, 제1 리드프레임 패널(32)의 제1 메이팅 구조(42)와 메이팅하는 외부 경계를 따라서 형성된 제2 메이팅 구조(56)를 포함한다. 본 바람직한 실시예에서, 제2 메이팅 구조(56)는 화학적 에칭에 의하여 패널(46)에 형성된 일련의 돌출부(ridges) 또는 댐(dams)을 포함한다. 또한, 제2 리드프레임 패널(46)은, 제1 리드프레임 패널(32)의 홀(44)과 정렬될 수 있는 복수의 마크 또는 홀(58)을 포함할 수 있다. 이러한 마크 또는 홀(58)은 패널(46)에 에칭, 펀칭 또는 절단될 수 있다.
제1 및 제2 리드프레임 패널(32 및 46)이 쌓이면, 즉, 제1 리드프레임 패널(32)이 제2 리드프레임 패널(46) 상에 쌓이면, 댐(56)은 해자(42) 내에 끼워지고, 다이 패들(50)은 공동들(36) 중 각자의 것들 내에 수용된다. 제1 및 제2 메이팅 구조(42 및 56)의 목적은, 후술하는 바와 같이 수지(resin) 또는 몰드 합성물이, 몰딩 또는 캡슐화 프로세스 동안 흘러나오는 것을 방지하기 위함이다.
도 4a 내지 도 4f를 참조하면, 반도체 장치 형성의 다양한 단계들의 단면도가, 본 발명의 실시예에 따른 듀얼-게이지 리드프레임 반도체 장치를 형성하는 프로세스를 설명하기 위하여, 도시된다. 도 4는 복수의 제1 리드프레임 부분(62)(본 실시예에서는, 두 개가 도시된다)을 갖는 제1 리드프레임 패널(60)을 도시한다. 제1 리드프레임 부분들(62) 각각은, 공동(64)을 규정하는 경계, 및 경계로부터 내부로 연장하는 복수의 리드(66)를 갖는다. 제1 리드프레임 패널(60)은 제1 및 제2 측면(68 및 70)과 소정의 제1 두께를 갖는다. 상술한 바와 같이, 바람직하게는 제1 리드프레임 패널(60)은 약 8mils의 두께를 갖는다. 제1 리드프레임 패널(60)은 외부 경계를 따라 제1 메이팅 구조를 포함한다. 본 바람직한 실시예에서, 제1 메이팅 구조는 제1 리드프레임 패널(60)의 경계 주변에 형성된 해자(72)이다. 해자(72)는 절단, 스탬핑 또는 에칭에 의하여 형성될 수 있다. 도면의 해자(72)는 테이퍼링된 측면(tapered sides)을 갖는 것으로 도시된다. 그러나, 측면은 수직일 수 있다.
도 4b는 제1 리드프레임 패널(60)의 제1 측면에 가해지는 접착제(74)를 도시한다. 바람직하게는, 접착제(74)는 마스킹 테이프와 같은 접착제 테이프를 포함한다. 접착제(74)는 제2 리드프레임 패널을 제1 리드프레임 패널(60)에 부착하기 위하여 사용된다. 동시에, 접착제(74)가 마스킹 테이프를 포함하면, 테이프는 수지 흘림을 제어하는 것을 보조한다.
도 4c는 제2 리드프레임 패널(76)을 도시한다. 제2 리드프레임 패널(76)은 복수의 제2 리드프레임 부분(78){이 경우에는, 제1 리드프레임 패널(60)과 동일한 두 개가 도시된다}을 포함한다. 제2 리드프레임 부분들(78) 각각은 제1 및 제2 표면(82 및 84)과 제2 소정의 두께를 갖는 다이 패들(80)을 포함한다. 바람직하게는, 제2 두께는 제1 두께보다 크고, 일 실시예에서 제2 소정의 두께는 약 20mils이다. 제2 메이팅 구조는 제2 리드프레임 패널(76)의 외부 경계를 따라서 형성된다. 제2 메이팅 구조는 제1 메이팅 구조{해자(72)}와 메이팅하도록 설계된다. 본 바람직한 실시예에서, 제2 메이팅 구조는 댐(86)이다. 댐(86)은 해자(72) 내에 맞도록 사이징되고 성형된다(도 4f 참조). 댐(86)은 절단(sawing) 또는 화학적 에칭에 의하여 형성될 수 있다. 예를 들면, 제2 리드프레임 패널(76)이 약 20mils의 두께를 갖는 금속으로 형성되면, 에지는 댐(86)을 형성하도록 절단되거나 에칭될 수 있다.
도 4d를 참고하면, 복수의 반도체 다이(88)는 다이 패들(80)의 제2 표면들의 각자의 것들에 부착된다. 도 4d는 부착된 하나의 다이(88)를 도시한다. 다음 단계는 다른 다이를 또 다른 다이 패들에 부착하는 것일 수 있다. 다이(88)는 에폭시(epoxy)와 같은 접착제로 다이 패들(80)에 부착될 수 있지만, 바람직하게는 솔더 페이스트(solder paste)와 같은 열 도전성 접착제로 부착된다. 당업자에게 이해되는 바와 같이, 다이(88)는 그것의 노출된 표면 상에 복수의 본딩 패드를 포함한다.
다이(88)가 다이 패들(80)에 부착된 후에, 제1 및 제2 리드프레임 패널(76)이 쌓인다. 즉, 제2 리드프레임 패널(76)이 도 4e에 도시된 바와 같이 제1 리드프레임 패널(60) 상에 쌓여서, 다이 패들(80)의 제1 표면은 공동들(64)의 각자의 것들 내에 수용되고 접착제(74)에 접촉하며, 제1 및 제2 메이팅 구조는 서로 메이팅한다. 그러므로, 댐(86)은 해자(72) 내에 수용되고 접착제(74)에 접촉한다. 본 바람직한 실시예에서, 제1 및 제2 리드프레임 패널(60 및 76)과, 그러므로 제1 및 제2 리드프레임 부분(62 및 78)은 전기적으로 서로 분리된다.
리드프레임 패널(60 및 76)이 부착된 후에, 다이(88)의 다이 본딩 패드는 복수의 와이어(90)로 각 제1 리드프레임 부분들(62)의 복수의 리드(66)의 각자의 것들과 전기적으로 접속된다. 와이어(90)는 도 4f에 도시된 바와 같이 와이어본딩 프로세스로 리드(66) 및 다이 패드에 접속될 수 있다. 와이어본딩 후에, 몰드 합성물 또는 밀봉제(92)는 도 4g에 도시된 바와 같이, 제2 리드프레임 패널(76)의 제2 표면, 다이(88), 및 와이어(90) 위에 형성된다. 제1 및 제2 메이팅 구조의 해자(72) 및 댐(86)은 몰딩 프로세스 동안 수지가 흘러나오는 것을 방지한다.
그 후, 개별 패키징된 장치는, 리드프레임 패널(60 및 76)로부터 복수의 제1 및 제2 리드프레임 부분(62 및 78)을 분리하는 싱귤레이션 동작을 수행함으로써 형성된다. 예를 들면, 패널(60 및 76)은 점선 A-A, B-B 및 C-C를 따라서 절단(sawn)되어 개별 장치를 형성할 수 있다. 접착제 또는 마스킹 테이프(74)는, 제2 리드프레임 부분(78)의 제1 표면 및 리드(66)가 노출되도록, 싱귤레이션 전 또는 후에 제1 리드프레임 패널(60)의 제1 측면(68)으로부터 그리고 제2 리드프레임 패널(76)의 제1 표면(82)으로부터 제거될 수 있다.
도 5를 참조하면, 본 발명의 실시예에 따른 두 개의 다이(102 및 104)를 갖는 듀얼-게이지 리드프레임 패키징된 장치(100)가 도시된다. 두 개의 다이(102 및 104)는 제1 리드프레임 부분(108)의 상대적으로 두꺼운 다이 패들(106)에 부착되는 반면에, 장치(100)의 리드(110)는 다이 패들(106) 및 제1 리드프레임 부분 보다 얇다. 두꺼운 다이 패들(106)은, 다이(102 및 104)에 의하여 생성된 열을 방산시키는 열 분산기(heat spreader)로서 기능할 수 있다. 바람직하게는, 다이 패들(106)은 리드(110)로부터 분리된다. 알 수 있는 바와 같이, 리드(110)는 소망하는 바에 따라 다양한 길이(및 폭)일 수 있다. 리드(110)는 와이어(114)로 다이(102 및 104) 상의 패드(112)에 접속된다. 와이어(114)는 종래의 와이어본딩 프로세스를 통하여 패드(112) 및 리드(110)에 접속될 수 있다. 밀봉제(116)는 다이(102 및 104), 제1 리드프레임(108)의 상부 표면, 와이어(114) 및 리드(110) 위에 형성된다. 리드(110)의 하부 표면(도시되지 않음)은 노출되어, 장치(100)가 다른 장치 또는 PCB와 접속될 수 있게 한다. 다이 패들(열 분산기)(106)은 또한 양호한 열 방산을 허용하기 위하여 하부 표면 상에 노출된다. 듀얼-게이지 리드프레임, 멀티-다이 패키징된 장치로 인하여, 더 높은 I/O 밀도가 가능하게 되면서도, 양호한 전기적 성능을 제공한다.
본 발명의 듀얼 게이지 리드 프레임 설계는 두꺼운 패들 및 더 얇은 I/O 터미널을 제공한다. 더 얇은 터미널의 제공으로 인하여, 더 정교한 피치 및 더 양호한 치수 제어가 가능하다. 절단형(sawn type) QFN 패키지에 대하여, 구리 또는 금속 리드 프레임 물질의 양 및 두께는 절단 싱귤레이션(saw singulation ) 프로세스의 품질에 영향을 미친다. 두꺼운 구리 또는 금속 물질은 기능적으로 필요한 곳에서만 사용되는 반면에, 더 얇은 금속은 리드 프레임 핑거와 같은 결정적이지 않은 영역을 위하여 사용됨으로써, 금속 절단의 양을 크게 감소시킨다. 더욱이, 솔더 다이 부착 프로세스에서, 와이어본딩 전에 별도의 패들 및 리드 핑거를 가짐으로써, 리드 핑거가 솔더 프로세스로부터 오염 없이 청결하게 유지할 수 있어서, 더 신뢰할 수 있는 와이어 본딩이 얻어진다.
본 발명의 바람직한 실시예의 설명은 실례 및 설명을 위하여 제시된 것이지, 철저하거나 본 발명을 개시된 형태로 제한하려는 의도는 아니다. 본 발명의 넓은 개념을 벗어나지 않으면서 상술한 실시예들에 변화가 가해질 수 있다는 것을 당업자는 이해할 것이다. 예를 들면, 두 개 이상의 구성요소 부품(parts)으로 형성된 다이 패들을 갖는 것과 같이, 두 개 이상의 부품을 갖는 리드프레임이 형성될 수 있다. 따라서, 본 발명은 개시된 특정 실시예에 제한되지 않고, 첨부된 청구항에 의하여 규정된 바와 같은 본 발명의 취지 및 범위 내의 수정을 포함한다는 것을 이해하여야 한다.

Claims (36)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 반도체 장치를 패키징(packaging)하는 방법에 있어서,
    공동을 규정하는 경계, 및 상기 경계로부터 내부로 연장되는 복수의 리드들을 갖는 제1 리드프레임 부분을 제공하는 단계 - 상기 제1 리드프레임 부분은 제1 측면, 제2 측면 및 제1 두께를 가짐 -;
    상기 제1 리드프레임 부분의 제1 측면에 접착제(adhesive)를 도포하는 단계;
    제1 표면, 제2 표면 및 제2 두께를 갖는 다이 패들을 포함하는 제2 리드프레임 부분을 제공하는 단계;
    상기 다이 패들의 상기 제2 표면에 반도체 다이를 부착하는 단계 - 상기 반도체 다이는 그 표면 상에 복수의 본딩 패드들(bonding pads)을 가짐 - ;
    상기 다이 패들의 상기 제1 표면이 상기 공동 내에 수용되어 상기 접착제에 접촉하도록, 상기 제1 리드프레임 부분 상에 상기 제2 리드프레임 부분을 쌓는 단계;
    복수의 와이어들로 상기 복수의 리드들과 상기 복수의 다이 본딩 패드들을 전기적으로 접속하는 단계;
    상기 제2 리드프레임 부분의 제2 측면, 상기 반도체 다이, 및 상기 전기적 접속들 위에 몰드 합성물(mold compound)을 형성하는 단계; 및
    상기 제2 리드프레임 부분의 제1 표면 및 상기 리드들이 노출되도록, 상기 제1 리드프레임 부분의 상기 제1 측면과 상기 제2 리드프레임 부분의 제1 표면으로부터 상기 접착제를 제거하는 단계
    를 포함하는 반도체 장치 패키징 방법.
  17. 제16항에 있어서, 상기 전기적으로 접속하는 단계는 와이어본딩 프로세스를 포함하는 반도체 장치 패키징 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제16항에 있어서, 상기 접착제를 도포하는 단계는 상기 제1 리드프레임 부분의 상기 제1 측면에 접착제 테이프(adhesive tape)를 붙이는 단계를 포함하는 반도체 장치 패키징 방법.
  24. 제16항에 있어서, 상기 반도체 다이를 부착하는 단계는 솔더 페이스트(solder paste)로 상기 반도체 다이를 상기 다이 패들에 부착하는 단계를 포함하는 반도체 장치 패키징 방법.
  25. 제16항에 있어서, 상기 반도체 다이를 부착하는 단계는 에폭시(epoxy)로 상기 반도체 다이를 상기 다이 패들에 부착하는 단계를 포함하는 반도체 장치 패키징 방법.
  26. 복수의 반도체 장치들을 패키징하는 방법에 있어서,
    복수의 제1 리드프레임 부분들을 갖는 제1 리드프레임 패널을 제공하는 단계 - 상기 복수의 제1 리드프레임 부분들 각각은 공동을 규정하는 경계, 및 상기 경계로부터 내부로 연장되는 복수의 리드들을 갖고, 상기 제1 리드프레임 패널은 제1 측면, 제2 측면 및 제1 두께를 가짐 -;
    상기 제1 리드프레임 패널의 바깥쪽 경계를 따라서 제1 메이팅 구조체(mating structure)를 형성하는 단계;
    상기 제1 리드프레임 패널의 제1 측면에 접착제를 도포하는 단계;
    복수의 제2 리드프레임 부분들을 포함하는 제2 리드프레임 패널을 제공하는 단계 - 상기 복수의 제2 리드프레임 부분들 각각은 제1 표면, 제2 표면 및 제2 두께를 갖는 다이 패들을 포함함 - ;
    상기 제2 리드프레임 패널의 바깥쪽 경계를 따라서 제2 메이팅 구조체를 형성하는 단계;
    상기 다이 패들들의 제2 표면들의 각자의 것들에 복수의 반도체 다이들을 부착하는 단계 - 상기 반도체 다이 각각은 그 표면 상에 복수의 본딩 패드들을 가짐 - ;
    상기 다이 패들들의 제1 표면들이 상기 공동들의 각자의 것들 내에 수용되어 상기 접착제에 접촉하고 상기 제1 메이팅 구조체 및 상기 제2 메이팅 구조체가 서로 메이팅하도록, 상기 제1 리드프레임 패널 상에 상기 제2 리드프레임 패널을 쌓는 단계;
    복수의 와이어들로 상기 각 제1 리드프레임 부분의 복수의 리드들 각각에 상기 다이의 복수의 다이 본딩 패드들을 전기적으로 접속하는 단계;
    상기 제2 리드프레임 패널의 제2 표면, 상기 다이 및 상기 전기적 접속들 위에 몰드 합성물을 형성하는 단계; 및
    상기 리드프레임 패널들로부터 상기 복수의 제1 리드프레임 부분들 및 상기 복수의 제2 리드프레임 부분들을 분리하는 싱귤레이션 동작(singulation operation)을 수행하여, 개별 패키징된 장치들을 형성하는 단계
    를 포함하는 복수의 반도체 장치 패키징 방법.
  27. 제26항에 있어서, 상기 제2 리드프레임 부분들의 제1 표면들 및 상기 리드들이 노출되도록, 상기 제1 리드프레임 패널의 상기 제1 측면과 상기 제2 리드프레임 부분들의 제1 표면들로부터 상기 접착제를 제거하는 단계를 더 포함하는 복수의 반도체 장치 패키징 방법.
  28. 제26항에 있어서, 상기 전기적으로 접속하는 단계는 와이어본딩 프로세스를 포함하는 복수의 반도체 장치 패키징 방법.
  29. 제26항에 있어서, 상기 제2 두께는 상기 제1 두께보다 크며, 상기 제1 리드프레임 부분들 및 상기 제2 리드프레임 부분들은 전기적으로 서로 분리되는 복수의 반도체 장치 패키징 방법.
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 제26항에 있어서, 상기 제1 메이팅 구조체는 일련의 해자들(a series of moats)을 포함하고, 상기 제2 메이팅 구조체는 일련의 댐들(a series of dams)을 포함하며, 상기 제1 리드프레임 패널 및 상기 제2 리드프레임 패널이 쌓일 때, 상기 일련의 댐들 각각이 상기 일련의 해자들 각각에 끼워지며, 상기 해자 및 댐 구조는 상기 몰드 합성물 형성 단계 동안 몰드 합성물이 흘러나오는 것을 방지하는 복수의 반도체 장치 패키징 방법.
  35. 삭제
  36. 삭제
KR1020040065729A 2004-08-20 2004-08-20 듀얼 게이지 리드프레임 KR101120718B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040065729A KR101120718B1 (ko) 2004-08-20 2004-08-20 듀얼 게이지 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065729A KR101120718B1 (ko) 2004-08-20 2004-08-20 듀얼 게이지 리드프레임

Publications (2)

Publication Number Publication Date
KR20060017165A KR20060017165A (ko) 2006-02-23
KR101120718B1 true KR101120718B1 (ko) 2012-03-23

Family

ID=37125283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065729A KR101120718B1 (ko) 2004-08-20 2004-08-20 듀얼 게이지 리드프레임

Country Status (1)

Country Link
KR (1) KR101120718B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277223A1 (ko) * 2021-06-28 2023-01-05 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10700018B2 (en) * 2018-11-06 2020-06-30 Semiconductor Components Industries, Llc Reinforced semiconductor die and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015545A (ja) * 1999-07-02 2001-01-19 Shinkawa Ltd ワイヤボンディング装置及び方法
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
US6396130B1 (en) * 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US20040056357A1 (en) * 2002-08-07 2004-03-25 Kouji Takahashi Circuit device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP2001015545A (ja) * 1999-07-02 2001-01-19 Shinkawa Ltd ワイヤボンディング装置及び方法
US6396130B1 (en) * 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US20040056357A1 (en) * 2002-08-07 2004-03-25 Kouji Takahashi Circuit device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023277223A1 (ko) * 2021-06-28 2023-01-05 해성디에스 주식회사 홈이 형성된 리드를 포함하는 리드 프레임

Also Published As

Publication number Publication date
KR20060017165A (ko) 2006-02-23

Similar Documents

Publication Publication Date Title
US6917097B2 (en) Dual gauge leadframe
US6740961B1 (en) Lead frame design for chip scale package
KR100930841B1 (ko) 멀티-열 리드프레임
KR101120733B1 (ko) 플립칩 ｑｆｎ 패키지 및 그 방법
US7879653B2 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
US7053469B2 (en) Leadless semiconductor package and manufacturing method thereof
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US6392308B2 (en) Semiconductor device having bumper portions integral with a heat sink
KR100381837B1 (ko) 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및
US6975038B1 (en) Chip scale pin array
US20050218499A1 (en) Method for manufacturing leadless semiconductor packages
US20080029860A1 (en) Semiconductor device with internal heat sink
CN209785926U (zh) 半导体器件
KR20070034438A (ko) 스택된 다이 패키지의 제조 방법
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
US20090206459A1 (en) Quad flat non-leaded package structure
US20120181677A1 (en) Semiconductor device package with two component lead frame
TWI274406B (en) Dual gauge leadframe
US11869831B2 (en) Semiconductor package with improved board level reliability
KR101120718B1 (ko) 듀얼 게이지 리드프레임
JP2006049694A (ja) 二重ゲージ・リードフレーム
KR100576889B1 (ko) 반도체패키지 및 그 제조 방법
JP2004031561A (ja) 半導体装置およびその製造方法
JP2000150761A (ja) 樹脂封止型半導体装置及びその製造方法
WO2003017328A2 (en) Encapsulated integrated circuit package and method of manufacturing an integrated circuit package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160204

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee