KR101115288B1 - 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지 - Google Patents

몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지 Download PDF

Info

Publication number
KR101115288B1
KR101115288B1 KR1020100020030A KR20100020030A KR101115288B1 KR 101115288 B1 KR101115288 B1 KR 101115288B1 KR 1020100020030 A KR1020100020030 A KR 1020100020030A KR 20100020030 A KR20100020030 A KR 20100020030A KR 101115288 B1 KR101115288 B1 KR 101115288B1
Authority
KR
South Korea
Prior art keywords
die pad
package
lead
semiconductor chip
package body
Prior art date
Application number
KR1020100020030A
Other languages
English (en)
Other versions
KR101115288B9 (ko
KR20110100933A (ko
Inventor
최윤화
Original Assignee
제엠제코(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=44953191&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101115288(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 제엠제코(주) filed Critical 제엠제코(주)
Priority to KR1020100020030A priority Critical patent/KR101115288B1/ko
Publication of KR20110100933A publication Critical patent/KR20110100933A/ko
Application granted granted Critical
Publication of KR101115288B1 publication Critical patent/KR101115288B1/ko
Publication of KR101115288B9 publication Critical patent/KR101115288B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

제조단가를 증가시키지 않으면서 높은 열 방출 능력을 가지며 리드의 수를 용이하게 증가시킬 수 있는 구조의 몰디드 리드리스 패키지를 개시한다. 본 발명의 몰디드 리드리스 패키지는, 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드와, 다이 패드의 상부 표면 상에 실장된 반도체 칩과, 다이 패드의 주변 영역에 다이 패드와 일정 간격 이격되도록 배치된 다수의 리드와, 반도체 칩과 다수의 리드 각각을 전기적으로 연결하는 연결 수단, 및 적어도 리드의 밑면의 일부 및 다이 패드의 일부를 노출하며 다이 패드, 반도체 칩, 리드 및 연결 수단을 덮는 패키지 바디를 포함하며, 다이 패드의 두께가 리드 중 패키지 바디의 외부로 노출되는 외부 리드보다 두꺼운 것을 특징으로 한다.

Description

몰디드 리드리스 패키지 및 이를 이용한 ＬＥＤ 패키지{Molded Leadless Package and LED Package fabricated using the same}
본 발명은 반도체 패키지에 관한 것으로, 보다 구체적으로는 몰디드 리드리스 패키지(Molded Leadless Package)와 그를 이용한 발광 다이오드(LED) 패키지에 관한 것이다.
일반적으로 반도체 패키지는 반도체 칩 또는 다이(die), 리드 프레임(lead frame) 및 패키지 바디(package body)를 포함하여 구성된다. 반도체 칩은 리드 프레임의 다이 패드(die pad) 상에 부착되며, 리드 프레임의 리드와는 와이어(wire)에 의하여 상호 전기적으로 연결된다. 리드는 와이어가 연결되는 내부 리드(inner lead)와 반도체 패키지의 외부 접속 단자로서의 역할을 하는 외부 리드(outer lead)로 구성된다. 내부 리드는 통상적으로 패키지 바디에 의하여 완전히 밀봉되는데 반하여, 외부 리드는 그 전체 패키지 바디의 외부로 노출되거나 외부 리드의 표면 일부가 외부로 노출된다. 후자와 같이 외부 리드의 표면 일부가 패키지 바디의 외부로 노출되는 반도체 패키지를 몰디드 리드리스 패키지(Molded Leadless Package, 이하 'MLP'라 함)라고 한다.
그리고, 반도체 패키지는 그 제조 공정에 따라서 소잉(sawing) 타입의 패키지와 펀치(punch) 타입의 패키지로 구분된다. 소잉 타입의 패키지는 반도체 칩이 탑재된 리드 프레임의 다수를 하나의 블록 몰드 다이(block mold die) 내에서 같이 몰딩한 다음 소잉 공정으로 패키지 바디 및 리드 프레임을 절단하여 개별화함으로써 제조하는 패키지 유형을 말한다. 반면, 펀치 타입의 패키지는 반도체 칩이 탑재된 리드 프레임 각각을 개별 몰드 다이(individual mold die) 내에서 개별적으로 몰딩한 다음, 펀치 등의 방법으로 각 리드 프레임을 분리시켜서 제조하는 패키지 유형을 말한다.
종래의 소잉 타입의 MLP에 대한 일 예는 Chun-Jen Su 등에 의한 미합중국 등록특허 제6,437,429호, "SEMICONDUCTOR PACKAGE WITH METAL PADS"에 상세히 개시되어 있다.
도 1은 상기 미합중국 등록특허에 개시되어 있는 MLP에 대한 단면도이다.
도 1을 참조하면, 종래의 소잉 타입의 MLP(100)는, 반도체 칩(110) 또는 다이, 패키지 바디(120), 다이 패드(130) 및 리드(140)를 포함하여 구성된다. 다이(110)는 상부 표면(110a)과 하부 표면(110b)을 갖는다. 리드(140)도 상부 표면(140a), 하부 표면(140b) 및 절단 표면(140c)을 가지며, 리드(140)의 하부 표면(140b)의 전부 또는 일부는 패키지 바디(120)의 외부로 노출되어 금속 패드(metal pad)를 형성한다. 이 금속 패드는 MLP(100)의 외부와의 전기적인 연결을 위하여 패키지 바디(120)의 밑면(120a)과 동일 평면 상에 형성된다. 그리고, 다이(110)와 리드(140)는 와이어(150)에 의하여 상호 전기적으로 연결된다. 다이 패드(130)의 일면(130a)은 접착제(160)에 의해 다이(110)의 하부 표면(110b)과 부착된다.
종래의 MLP에 따르면, 금속 패드와 절단면(14c) 사이의 리드의 하부 표면 일부가 패키지 바디로 덮여 리드와 패키지 사이에 강하게 본딩될 수 있도록 하기 위하여, 리드(140)의 절단면(140c)과 금속 패드를 구성하는 하부 표면(140b) 사이에 적어도 0.1mm 이상의 인터벌(interval)을 갖도록 구성된다. 이를 위하여 패키지 제작 과정에서 리드의 일부를 식각하여 제거하여야 하는데, 이로 인해 제조 단가가 증가하는 문제점이 있다.
또한, 종래의 MLP의 경우 열 방출 문제가 다소 개선되었다고는 하나, 다이 패드(130) 및 리드(140)의 두께가 0.2 ～ 0.25mm 정도로 얇기 때문에 전력 반도체장치나 LED 소자에 적용하기에는 여전히 열적 스트레스 문제가 개선되어야 하는 실정이다. 열 방출 효율을 높이기 위하여 다이 패드 및 리드의 두께를 증가시키면 전체 패키지의 부피가 증가하기 때문에 경박단소를 지향하는 최근의 전자기기에 부합하지 못하게 된다.
또한, 종래의 MLP에 따르면 시스템 보더(system boarder) 상에 MLP를 실장하는 과정에서 몇 가지 문제점이 나타나는데 이를 도면을 통해 설명하기로 한다.
도 2는 시스템 보더 상에 도 1의 MLP(100)가 실장되어 있는 구조물(이하에서는, 시스템 보더(10) 상에 MLP(100)가 실장되어 있는 구조물을 "시스템 패키지"라 함)에 대한 개략적인 단면도이다.
도 2를 참조하면, 시스템 보더(10)의 상면에는 연결 패드(12)와 상기 연결 패드(12)를 전기적으로 연결하기 위한 회로 라인(circuit line, 14)이 형성되어 있다. 연결 패드(12)와 회로 라인(14)은 동일한 도전성 금속 예컨대 구리 등으로 형성되며 통상적으로 동일한 두께를 가진다. 그리고, MLP(100)의 리드(140)와 연결 패드(12)가 솔더 조인트(solder joint, 16)를 통하여 일 대 일로 접합되어 연결되도록 시스템 보더(10) 상에 MLP(100)가 탑재된다.
종래의 MLP에 따르면, 솔더 조인트(16)로 MLP(100)를 시스템 보더(10) 상에 접합시킬 때 가하는 압력 및 이때 발생하는 열에 의하여 솔더 조인트(16)가 유동성을 가질 수가 있다. 솔더 조인트(16)가 유동성을 띄게 되면 옆으로 흐를 수가 있기 때문에 솔더 조인트(16)의 높이(h1)를 충분히 확보할 수가 없다. 솔더 조인트(16)의 높이(h1)가 예컨대 30㎛ 이상과 같이 충분하게 확보되지 않으면, 시스템 보더(10) 상에 MLP(100)를 탑재할 때 다이 패드(130)의 밑면과 시스템 보더의 회로 라인(14) 사이의 간격이 너무 좁기 때문에 패키지의 신뢰성을 확보할 수가 없다. 그리고, 심한 경우에는 다이 패드(130)와 시스템 보더의 회로 라인(14)이 서로 접촉하게 되어서 단락될 염려가 있다. 뿐만 아니라, 솔더 조인트(16)의 높이(h1)가 낮으면, 솔더 조인트(16) 자체가 열적 스트레스나 기계적 스트레스에 취약해지기 때문에 시스템 패키지의 신뢰성을 떨어뜨린다.
그리고, MLP(100)를 시스템 보더(10) 상에 탑재하는 과정에서 솔더 조인트(16)가 유동성을 가지게 되면, 소위 MLP(100)의 붕괴(collapse) 현상이나 기울어짐(tilt) 현상이 발생할 염려가 있다. MLP(100)의 붕괴 현상이 발생하면 리드(140)가 연결 패드(12)와 직접 접촉될 염려가 있고, MLP(100)의 기울어짐 현상이 발생하면 시스템 패키지의 신뢰성을 떨어뜨리는 문제점이 있다.
또한, 솔더 조인트(16)가 유동성을 띄게 되어 압력에 의해 옆으로 퍼지게 되면 리드와 리드 사이의 간격이 좁아지게 되므로, 이를 고려하여 리드와 리드 사이의 간격을 통상 0.5mm 정도로 넓게 확보하여야 한다. 따라서, 리드의 수를 증가시키는 데 한계가 있다.
본 발명이 해결하려는 과제는 제조단가를 증가시키지 않으면서 높은 열 방출 능력을 가지며 리드의 수를 용이하게 증가시킬 수 있는 구조의 몰디드 리드리스 패키지를 제공하는 데 있다.
본 발명이 해결하려는 다른 과제는 제조단가를 증가시키지 않으면서 높은 열 방출 능력을 가지며 리드의 수를 용이하게 증가시킬 수 있는 몰디드 리드리스 패키지를 채용한 발광 다이오드(LED) 패키지를 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명의 일 실시예에 따른 몰디드 리드리스 패키지는, 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드와, 상기 다이 패드의 상부 표면 상에 실장된 반도체 칩과, 상기 다이 패드의 주변 영역에 다이 패드와 일정 간격 이격되도록 배치된 다수의 리드와, 상기 반도체 칩과 다수의 리드 각각을 전기적으로 연결하는 연결 수단, 및 적어도 리드의 밑면의 일부 및 다이 패드의 일부를 노출하며 다이 패드, 반도체 칩, 리드 및 연결 수단을 덮는 패키지 바디를 포함하며, 다이 패드의 두께가 리드 중 패키지 바디의 외부로 노출되는 외부 리드보다 두꺼운 것을 특징으로 한다.
본 발명에 있어서, 상기 다이 패드의 두께는 0.25 ～ 0.6mm인 것이 바람직하다.
상기 리드 중 패키지 바디의 외부로 노출되지 않는 내부 리드 영역은 상기 다이 패드와 같은 두께를 가질 수 있다.
상기 다이 패드의 상부 표면이 일정 깊이 리세스되고, 상기 반도체 칩은 다이 패드의 리세스된 영역에 실장될 수 있다.
상기 다이 패드의 하부 표면 또는 상기 리드의 밑면에는, 패키지 바디와의 접착력을 좋게 하기 위하여 적어도 하나의 딤플(dimple) 또는 그루브(groove)가 배치될 수 있다.
상기 다이 패드의 하부 표면과 상기 리드의 밑면은 동일한 평면을 형성하며, 상기 패키지 바디의 밑면은 상기 평면으로부터 일정 두께 돌출된 것이 바람직하다.
상기 패키지 바디의 측면은 경사를 이루거나, 상기 패키지 바디의 밑면에 대해 수직한 것일 수 있다.
상기 리드는 다이 패드의 양 측에 대응되게 배치될 수 있다. 상기 다이 패드의 일 측에 배치된 리드는 상기 다이 패드와 일정 간격 이격되도록 배치되고, 상기 다이 패드의 다른 일 측의 리드는 상기 다이 패드와 연결될 수 있다.
상기 리드는 다이 패드의 일 측에만 일정 간격 이격되게 배치되고, 리드가 배치되지 않은 다이 패드의 일 측은 상기 다이 패드가 신장되어 그 일부가 패키지 외부로 노출될 수 있다.
상기 다이 패드의 상 부 표면 또는 하부 표면 중 적어도 어느 하나에, 상기 반도체 칩 또는 패키지 바디와의 접착력을 좋게 하기 위하여 적어도 하나 이상의 홈이 배치될 수 있다.
상기 연결 수단은 도전성 와이어 도는 도전성 클립을 포함할 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 실시예에 의한 몰디드 리드리스 패키지는, 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드와, 상기 다이 패드의 상부 표면 상에 부착되는 반도체 칩과, 상기 반도체 칩의 상부 또는 하부 표면 중 적어도 어느 하나에 형성된 솔더 물질층과, 상기 다이 패드의 주변 영역에 상기 다이 패드와 일정 간격 이격되도록 배치된 다수의 리드와, 상기 반도체 칩과 상기 다수의 리드 각각을 전기적으로 연결하는 도전성 클립, 및 적어도 상기 리드의 밑면의 일부 및 상기 다이 패드의 일부를 노출하며 상기 다이 패드, 상기 반도체 칩, 상기 리드 및 상기 연결 수단을 덮는 패키지 바디를 포함하는 것을 특징으로 한다.
상기 솔더 물질층은 주석/은/구리(Sn/Ag/Cu) 합금, 주석(Sn), 주석/납(Sn/Pb) 합금, 주석/은(Sn/Ag) 합금 및 니켈(Ni) 중에서 선택된 어느 하나로 이루어질 수 있다.
상기 솔더 물질층은 웨이터 표면 상에 스퍼터링 또는 전기도금 방식으로 형성된 층일 수 있다.
상기 리드의 윗면에는 일정 깊이의 홈이 배치되고, 상기 도전성 클립의 일단은 상기 홈 내에 부착될 수 있다.
상기 다른 과제를 이루기 위한 본 발명에 따른 LED 패키지는, 다이 패드와, 상기 다이 패드로부터 일정 간격 이격되도록 배치된 다수의 리드와, 상기 다이 패드의 상부 표면에 실장된 LED 소자와, 상기 LED 소자와 상기 다수의 리드 각각을 전기적으로 연결하는 연결 수단과, 상기 다이 패드의 상부 표면 및 리드의 상부 표면으로부터 상기 LED 소자를 포함하는 영역에 일정 두께 형성된 캐비티와, 상기 캐비티 내에 충진되어 상기 LED 소자를 고정시키는 몰딩재와, 일면이 상기 몰딩재의 상부에 부착되며 하면이 볼록한 형태의 렌즈, 및 적어도 상기 리드의 밑면의 일부 및 상기 다이 패드의 일부를 노출하며 상기 다이 패드와 상기 캐비티에 충진된 몰딩재를 덮는 패키지 바디를 포함하는 것을 특징으로 한다.
상기 몰딩재는 형광물질을 포함할 수 있다.
상기 연결 수단은 도전성 와이어(wire) 또는 도전성 클립을 포함할 수 있다.
도 1은 종래의 몰디드 리드리스 패키지(MLP)의 일 예를 도시한 단면도이다.
도 2는 시스템 보더 상에 도 1의 MLP가 실장되어 있는 시스템 패키지에 대한 개략적인 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 몰디드 리드리스 패키지(MLP)의 저면도이다.
도 4a 및 도 4b는 도 3에 도시된 MLP의 A-A'선을 따라 절단하여 나타내 보인 단면도들이다.
도 5는 본 발명의 제2 실시예에 따른 몰디드 리드리스 패키지(MLP)의 단면도이다.
도 6a 내지 도 6e는 본 발명의 제3 실시예에 따른 몰디드 리드리스 패키지(MLP)의 단면도들이다.
도 7은 본 발명의 제4 실시예에 따른 몰디드 리드리스 패키지(MLP)의 저면도이다.
도 8은 도 7의 B-B'선을 자른 단면도이다.
도 9는 본 발명의 제5 실시예에 따른 몰디드 리드리스 패키지(MLP)의 저면도이고, 도 10은 도 9의 C-C'선을 자른 단면도이다.
도 11은 본 발명의 MLP를 적용한 듀얼 패키지(dual package)의 저면도이고, 도 12a 및 도 12b는 도 11의 D-D'선 및 E-E'선을 각각 다른 단면도들이다.
도 13a 및 도 13b는 본 발명의 MLP 구조를 적용한 LED 패키지의 평면도들이고, 도 14는 도 13b의 F-F'선을 자른 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
도 3은 본 발명의 제1 실시예에 따른 몰디드 리드리스 패키지(MLP)의 저면도이고, 도 4a 및 도 4b는 도 3에 도시된 MLP의 A-A'선을 따라 절단하여 나타내 보인 단면도들이다.
도 3 내지 도 4b를 참조하면, 본 발명의 MLP(200)는, 반도체 칩(210), 다이 패드(230), 리드(240), 와이어(250) 및 패키지 바디(220)를 포함하여 구성된다.
반도체 칩(210)은 예를 들면 다이오드, 트랜지스터, 다이리스터(thyristor), IGBT와 같은 전원 반도체 장치, 선형 장치, 집적 회로, 논리 회로 등 다양한 반도체 장치를 포함할 수 있다.
다이 패드(230)는 상호 반대되는 상부 표면(230a) 및 하부 표면(230b)을 가지며 그 상부에 반도체 칩(210)이 실장된다. 반도체 칩(210)은 예를 들면 에폭시 접착제 또는 솔더(solder) 등 절연성 접착제(260) 또는 절연성 테이프(tape)를 통해 다이 패드(230)의 상부 표면(230a) 상에 부착된다. 접착제(260)의 종류에는 특별한 제한이 없다.
특히 본 발명에 따른 MLP의 다이 패드(230)는 0.25 ～ 0.6mm의 두께(d1)를 갖는데, 종래의 다이 패드가 0.2 ～ 0.25mm인 것에 비해 두꺼운 것이 특징이다. 이렇게 다이 패드(230)의 두께(d1)를 두껍게 할 경우 다이 패드를 통해 패키지 내부의 열을 외부로 효과적으로 방출할 수 있기 때문에 반도체 소자의 동작의 신뢰성을 크게 향상시킬 수 있다.
다이 패드(230)의 상부 표면 중 반도체 칩(210)이 부착되는 부분은 일정 깊이(h2) 리세스(recess)되어 있다. 이는, 열 방출 효율을 증가시키기 위하여 다이 패드(230)의 두께(d1)를 두껍게 함으로써 패키지의 부피가 커지는 것을 방지하기 위한 것으로, 다이 패드(230)의 상부 표면이 리세스된 깊이(h2)만큼 패키지의 두께를 감소시킬 수 있으며, 패키지의 두께를 줄이기 위해 반도체 칩의 두께를 줄이지 않아도 된다. 다이 패드(230)의 리세스 영역의 폭은 작을수록 열 방출 효율이 높지만 반도체 칩의 크기를 고려하여 결정할 수 있다.
다이 패드(230)의 주변 영역에는 소정의 갭(gap)을 두고서 다수의 리드(240)들이 배치된다. 리드(240)는 그 밑면(240b)이 다이 패드(230)의 하부 표면(230b)과 동일한 평면을 형성한다. 즉, 리드(240)의 밑면(240b)과 다이 패드(230)의 하부 표면(230b)이 동일한 레벨에 위치한다. 리드(240)와 반도체 칩(210)은 금(Au) 또는 금(Au)/알루미늄(Al) 합금 등의 금속 물질로 형성된 와이어(250)를 통하여 서로 전기적으로 연결된다.
다이 패드의 하부 표면(230b)과 리드의 밑면(240b)은 몰딩재에 의하여 패키지 외부로 노출된다. 이때, 다이 패드의 하부 표면(230b) 및 리드의 밑면(2240b)은 모두가 노출될 수 있으며 또는 도시된 바와 같이 일부만이 노출될 수도 있다. 다이 패드의 하부 표면(230b)에는 패키지 바디(220)와의 접착력을 좋게 하기 위하여 소정의 깊이로 식각된 딤플(dimple) 또는 그루브(groove)(235)가 형성되어 있을 수 있다. 딤플 또는 그루브(235)의 수는 패키지에 따라 달라질 수 있다.
리드(240)는 와이어가 연결되는 내부 리드(241)와 반도체 패키지의 외부 접속 단자로서의 역할을 하는 외부 리드(242)로 이루어지는데, 내부 리드(241)는 다이 패드(230)와 마찬가지로 패키지 내부의 열을 외부로 효과적으로 방출할 수 있도록 0.25 ～ 0.6mm의 두께(d1)를 갖는다. 그러나, 외부 리드(242)의 경우에는 제한된 패키지 부피 내에서 적절한 수의 리드를 구현하여야 하기 때문에 내부 리드에 비해 두께(d2)를 얇게 구성한다.
패키지 바디(220)는 에폭시 몰딩 화합물(Epoxy Molding Compound, EMC)과 같은 몰딩재로 이루어진다. 패키지 바디(220)는 적어도 리드의 밑면(240b) 및 측면(230c)과 다이 패드의 하부 표면(230b)의 일부를 노출하면서 상기한 갭(gap)을 채우고 다이 패드(230), 반도체 칩(210), 리드(240) 및 와이어(250)를 둘러싼다. 다이 패드(230)의 하부 표면(230b)을 노출하는 패키지 바디의 하부면(220b)과 리드의 밑면(240b) 및 다이 패드의 하부 표면(230b)은 동일 평면 상에 있지 않고 단차를 갖는다. 즉, 다이 패드의 하부 표면(230b) 및 리드의 밑면(240b)으로부터 패키지 바디의 하부 면(220b)이 일정 두께(h3) 돌출된 형태가 된다. 이와 같이 다이 패드의 하부 표면(230b)으로부터 패키지 바디의 밑면(220b)이 일정 두께(h3) 돌출되도록 함으로써 그 두께(h3)만큼 패키지 내부로의 흡습 경로가 연장되고, 패키지를 시스템 보더에 솔더링할 때 고온의 리플로우를 수행하더라도 열적 스트레스를 최소화할 수 있다. 또한, 시스템 보더와 다이 패드 사이에 일정 간격을 확보하므로 리드의 피치(pitch)를 종래의 0.5mm에서 0.4mm로 줄일 수 있다. 따라서, 동일한 패키징 면적 내에서 구현할 수 있는 리드의 수를 증가시킬 수 있으며, 하나의 패키지로써 구현 가능한 기능의 종류를 증가시킬 수 있다.
패키지 바디의 측면(220c)은 도 4a에 도시된 것과 같이 비스듬하게 경사를 갖는 구조일 수 있으며, 또는 도 4b에 도시된 것과 같이 패키지 바디의 측면(220c)이 패키지 바디의 하부 면(220b)에 대해 수직한 구조일 수도 있는데, 이는 패키지 절단 방식에 따라 구분될 수 있다. 도 4a에 도시된 것과 같이 패키지 바디의 측면(220c)이 비스듬한 경우는 금형을 이용하는 펀치드 타입(punched type)으로 형성하는 경우로, 이 경우 리드(240)의 단부는 패키지 바디(220)로부터 대략 0.08 ～ 0.15mm 정도 돌출된다. 도 4b에 도시된 것과 같이 패키지 바디의 측면(220c)이 수직인 경우는 블레이드(blade)와 같은 절단수단으로 절단하는 소잉형(sawing type)으로 형성하는 경우로, 이 경우에는 리드(240)의 단부가 패키지 바디(220)의 외부로 돌출되지 않는다.
이와 같은 본 발명의 제1 실시예에 의한 MLP에 따르면, 다이 패드(230)의 두께(d1)를 0.25 ～ 0.6mm 정도로 두껍게 함으로써 패키지 내부의 열을 외부로 효과적으로 방출할 수 있고 소자 동작의 신뢰성을 크게 향상시킬 수 있다. 또한, 다이 패드(230)의 상부 표면이 일정 깊이 리세스되도록 함으로써 다이 패드의 두께 증가로 인한 패키지 두께의 증가를 방지할 수 있으며, 패키지의 두께를 줄이기 위해 반도체 칩의 두께를 줄이지 않아도 된다. 또한, 다이 패드의 하부 표면(230b) 및 리드의 밑면(240b)으로부터 패키지 바디의 하부 면(220b)이 일정 두께 돌출되도록 함으로써, 흡습 경로가 연장되고 시스템 보더에 솔더링할 때 고온의 리플로우를 수행하더라도 열적 스트레스를 최소화할 수 있으며, 시스템 보더와 다이 패드 사이에 일정 간격을 확보하므로 리드의 피치(pitch)를 줄일 수 있으므로 동일한 패키징 면적 내에서 구현할 수 있는 리드의 수를 증가시킬 수 있으며, 하나의 패키지로써 구현 가능한 기능의 종류를 증가시킬 수 있다.
도 5는 본 발명의 제2 실시예에 따른 몰디드 리드리스 패키지(MLP)의 단면도이다.
도 5를 참조하면, 본 실시예의 MLP(300)는 반도체 칩과 리드를 연결하기 위하여 와이어(wire) 대신에 도전성 클립(clip)을 사용하는 것을 제외하고는 도 4a에 도시된 제1 실시예의 MLP(200)와 동일하다. 따라서, 동일한 부분에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략하기로 한다.
본 실시예에 의한 MLP(300)의 경우 반도체 칩(210)과 리드(240)가 클립(255)을 통해 전기적으로 연결된다. 클립(255)은 구리(Cu)와 같은 도전성 재료로 이루어진다. 클립(255)과 반도체 칩(210), 클립(255)과 리드(240)는 각각 솔더(solder)(265)를 통해 연결된다. 솔더(265)는 예를 들면 주석/은/구리(Sn/Ag/Cu) 합금, 주석(Sn), 주석/납(Sn/Pb) 합금, 주석/은(Sn/Ag) 합금 또는 니켈(Ni) 등을 포함할 수 있다. 웨이퍼 상에 소자를 형성하는 최종 단계에서 웨이퍼의 뒷면에 솔더 물질층을 형성하거나, 본딩 패드 금속을 솔더 물질로 형성한다. 솔더 물질층을 형성하는 방법으로는 스퍼터링(sputtering) 또는 전기 도금(electroplating) 방식을 사용할 수 있다.
클립(255)을 리드(240)에 부착할 때, 도시된 바와 같이 클립이 부착될 영역의 리드(240)의 상부 표면을 일정 깊이(h4) 리세스시켜 홈을 형성하고 이 홈 내에 클립(255)이 부착되도록 하면 클립(255)과 리드(240)의 결합력을 높이고 클립(255)으로 인해 패키지의 부피가 커지는 것을 방지할 수 있다. 특히, 도시된 것과 같이 패키지 바디(220)의 측면이 비스듬한 경우 클립이 부착될 리드의 표면을 리세스시키면 효과적으로 부착할 수 있다.
이와 같이 반도체 칩과 리드를 도전성 클립으로 연결할 경우, 도전성 클립이 와이어에 비해 면적이 넓기 때문에 흐르는 전류의 양을 증가시킬 수 있고 열 방출 효율도 증가시킬 수 있다. 한편, 본 실시예의 경우에도, 도 4b의 경우와 같이 패키지 바디의 측면을 수직하게 할 수도 있다.
도 6a 내지 도 6e는 본 발명의 제3 실시예에 따른 몰디드 리드리스 패키지(MLP)의 단면도들이다.
본 발명의 제3 실시예의 MLP(400)는 도 4a에 도시된 본 발명의 제1 실시예의 MLP(200)와는 리드의 구조에 차이가 있다. 다이 패드(230)의 일 측이 리드(245)의 일 측과 연결되어 있고, 다이 패드의 다른 측은 리드(245)와 일정 간격 이격되어 있다. 다이 패드와 연결되지 않은 리드(245)는 도전성 재료로 이루어진 와이어(250)를 통해 반도체 칩(210)과 연결된다. 리드(245)의 구조를 제외하고는 도 4a에 도시된 MLP(200)와 동일하므로 동일한 부분에 대해서는 동일한 참조번호를 사용하고, 중복된 설명은 생략하기로 한다.
패키지 바디(220)의 측면(220c)은 도 6a의 경우와 같이 비스듬하게 경사를 갖는 구조이거나, 도 6b와 같이 패키지 바디의 하부면(220b)에 대해 수직한 구조일 수 있는데, 이는 패키지 절단 방식에 따라 구분될 수 있다. 패키지 바디의 측면(220c)이 비스듬한 경우는 금형을 이용하는 펀치드 타입(punched type)으로 형성하는 경우로, 이 경우 리드(245)의 단부는 패키지 바디로부터 대략 0.08 ～ 0.15mm 정도 돌출된다. 패키지 바디의 측면(220c)이 수직한 경우는 블레이드(blade)와 같은 절단수단으로 절단하는 소잉형(sawing type)으로 형성하는 경우로, 이 경우에는 리드(245)의 단부가 패키지 바디(220)의 외부로 돌출되지 않는다.
다이 패드(230)는 패키지 내부의 열을 외부로 효과적으로 방출할 수 있도록 하기 위하여 종래의 다이 패드보다 두꺼운 0.25 ～ 0.6mm의 두께(d1)를 갖도록 형성된다. 이때, 두꺼워진 다이 패드(230)로 인해 패키지의 부피가 증가하는 것을 방지하기 위하여 도 6c에 도시된 것과 같이 다이 패드(230)의 상부 표면을 일정 깊이(h2) 리세스시킨 후 리세스된 영역에 접착제(260)을 이용하여 반도체 칩(210)을 부착할 수도 있다.
또한, 열 방출 효율을 높이기 위하여 도 6d에 도시된 것과 같이, 반도체 칩(210)과 리드(245)의 연결을 와이어가 아닌 도전성 클립(255)으로 할 수 있다. 이때는 접착제 대신 솔더(265)를 사용한다. 솔더(265)는 예를 들면 주석/은/구리(Sn/Ag/Cu) 합금, 주석(Sn), 주석/납(Sn/Pb) 합금, 주석/은(Sn/Ag) 합금 또는 니켈(Ni) 등을 포함할 수 있다. 반도체 칩(210)을 형성하는 최종 단계에서 반도체 칩(210)의 뒷면 및/또는 앞면에 솔더 물질층을 형성하거나, 본딩 패드 금속을 솔더 물질로 형성한다. 솔더 물질층을 형성하는 방법으로는 스퍼터링(sputtering) 또는 전기 도금(electroplating) 방식을 사용할 수 있다.
그리고, 클립(255)을 리드(245)에 부착할 때, 도 6e에 도시된 바와 같이 리드(245)의 상부 표면을 일정 깊이 리세스시켜 클립(255)과 리드(245)의 결합력을 증가시키고 클립(255)으로 인해 패키지의 부피가 커지는 것을 방지할 수 있다.
도 7은 본 발명의 제4 실시예에 따른 몰디드 리드리스 패키지(MLP)의 저면도이고, 도 8은 도 7의 B-B'선을 자른 단면도이다.
본 발명의 제4 실시예에 따른 MLP(500)는 다이 패드(230)의 일 측이 패키지 바디의 측면까지 확장되어 다이 패드의 일부가 패키지 바디(220)의 외부로 노출되며, 리드(247)는 다이 패드의 일 측에만 배치된다. 패키지의 하부 면을 보여주고 있는 도 7을 참조하면, 패키지의 중앙부뿐만 아니라 리드가 노출되는 반대 측에서 다이 패드(230)의 일부가 리드(247)와 같은 형태로 노출되어 외부 접속 단자로서의 역할을 하게 된다. 이렇게 다이 패드의 일부가 직접 패키지 외부로 노출될 경우 열 방출 효율을 더욱 증가시킬 수 있으며 다이 패드와 리드를 연결하는 와이어의 수를 줄일 수 있다. 다이 패드(230)와 리드(247) 이외의 구조는 도 6b에 도시된 실시예의 MLP와 동일하므로 동일한 참조번호를 사용하며 그 설명을 생략한다.
또한, 본 실시예의 경우에도 도 6c와 같이 다이 패드(230)의 상부 표면을 일정 두께 리세스시킨 다음 반도체 칩(210)을 실장하거나, 도 6d 또는 도 6e와 같이 반도체 칩(210)과 리드(247)의 전기적 연결을 도전성 클립을 통해 할 수도 있다.
도 9는 본 발명의 제5 실시예에 따른 몰디드 리드리스 패키지(MLP)의 저면도이고, 도 10은 도 9의 C-C'선을 자른 단면도이다.
도 9 및 도 10을 참조하면, 본 실시예의 MLP(600)의 경우 다이 패드(232)의 상부 표면 또는 하부 표면에 다수 개의 홈(237)이 형성되어 있다. 홈(237)은 다이 패드의 상부 표면 또는 하부 표면 중 어느 하나에 형성되거나 또는 상부 표면과 하부 표면 모두에 형성될 수 있다. 다이 패드(232)의 상부 표면에 형성되는 홈은 반도체 칩(210)이 실장되는 영역에 다수 개 형성되어 반도체 칩(210)과 다이 패드(232)의 결합력을 증가시키는 역할을 하고, 다이 패드(232)의 하부 표면에 형성되는 홈은 다이 패드(232)가 패키지 외부로 노출되는 영역에 다수 개 형성되어 다이 패드(232)와 시스템 보더의 결합력을 높이는 역할을 하게 된다.
다이 패드(232)의 구조 외에는 도 6b에 도시된 제3 실시예의 MLP와 동일하므로 동일한 참조번호를 사용하였으며 중복된 설명을 생략한다. 또한, 본 실시예의 MLP(600)의 경우에도, 패키지 바디의 절단 방식에 따라 도시된 바와 같이 측면을 수직하게 하거나, 도 6a와 같이 비스듬하게 경사지게 할 수도 있으며, 도 6c 내지 도 6e에 도시된 경우와 같이 여러 가지 구조로 응용될 수 있다.
도 11은 본 발명의 MLP를 적용한 듀얼 패키지(dual package)의 저면도이고, 도 12a 및 도 12b는 도 11의 D-D'선 및 E-E'선을 각각 다른 단면도들이다.
다이 패드(230a, 23b)와 리드(240)의 배치, 반도체 칩(210)과 리드의 연결 등이 서로 대응되도록 함으로써 하나의 패키지 내에 둘 이상의 MLP를 용이하게 실장할 수 있다. 도 12a 및 도 12b에 도시된 MLP의 구조 외에도 앞에서 설명한 여러 가지 구조의 MLP에 적용될 수 있다.
다음에는, 본 발명의 MLP 구조를 발광 다이오드(LED) 패키지에 적용한 실시예를 설명하기로 한다.
도 13a 및 도 13b는 본 발명의 MLP 구조를 적용한 LED 패키지의 평면도들로서, 도 13a는 LED 패키지의 상부면을 나타내고 도 13b는 LED 패키지의 하부면을 나타내 보이고 있다. 그리고, 도 14는 도 13b의 F-F'선을 자른 단면도이다.
본 발명에 따른 LED 패키지는, LED 소자(310), 다이 패드(330), 리드(340), 와이어(350), 패키지 바디(320) 및 렌즈(380)를 포함하여 구성된다.
다이 패드(330)는 상호 반대되는 상부 표면(330a) 및 하부 표면(330b)을 가지며 그 상부에 LED 소자(310)가 실장된다. LED 소자(310)는 예를 들면 에폭시 접착제 또는 솔더(solder) 등 절연성 접착제(360) 또는 절연성 테이프(tape)를 통해 다이 패드(330)의 상부 표면(330a) 상에 부착된다. 접착제(360)의 종류에는 특별한 제한이 없다. 다이 패드(330)는 0.25 ～ 0.6mm 정도로 두꺼운 것이 특징인데, 이렇게 다이 패드(330)의 두께(d1)를 두껍게 할 경우 다이 패드를 통해 패키지 내부의 열을 외부로 효과적으로 방출할 수 있기 때문에 반도체 소자의 동작의 신뢰성을 크게 향상시킬 수 있다. 도시되지는 않았지만, 증가한 다이 패드의 두께로 인해 패키지의 부피가 커지는 것을 방지하기 위해 다이 패드(330)의 상부 표면 중 LED 소자(310)가 부착되는 부분을 일정 깊이 리세스(recess)시킬 수도 있다.
다이 패드(330)의 주변 영역에는 소정의 갭(gap)을 두고서 다수의 리드(340)들이 배치된다. 리드(340)는 그 밑면(340b)이 다이 패드(330)의 하부 표면(330b)과 동일한 평면을 형성한다. 리드(340)와 LED 소자(310)는 금(Au) 또는 금(Au)/알루미늄(Al) 합금 등의 금속 물질로 형성된 와이어(350)를 통하여 서로 전기적으로 연결된다. 와이어(350) 대신 구리(Cu)와 같은 도전성 재료로 이루어진 클립을 사용하여 리드(340)와 LED 소자(310)를 전기적으로 연결할 수 있으며, 클립을 이용하는 실시예들은 앞에서 설명한 MLP들의 경우와 유사하게 적용할 수 있다.
다이 패드의 하부 표면(330b)과 리드의 밑면(340b)은 몰딩재에 의하여 패키지 외부로 노출된다. 이때, 다이 패드의 하부 표면(330b) 및 리드의 밑면(3240b)은 모두가 노출될 수 있으며 또는 도시된 바와 같이 일부만이 노출될 수도 있다. 도시되지 않았지만, 다이 패드의 하부 표면(330b) 및/또는 리드의 밑면(340b)에는 패키지 바디(320)와의 접착력을 좋게 하기 위하여 소정의 깊이로 식각된 딤플(dimple) 또는 그루브(groove)가 형성되어 있을 수 있다.
리드(340)는 와이어가 연결되는 내부 리드(341)와 반도체 패키지의 외부 접속 단자로서의 역할을 하는 외부 리드(342)로 이루어지는데, 내부 리드(341)는 다이 패드(330)와 마찬가지로 패키지 내부의 열을 외부로 효과적으로 방출할 수 있도록 0.25 ～ 0.6mm의 두께(d1)를 갖는다. 그러나, 외부 리드(342)의 경우에는 제한된 패키지 부피 내에서 적절한 수의 리드를 구현하여야 하기 때문에 내부 리드에 비해 두께(d2)를 얇게 구성한다.
다이 패드(330)의 상부 표면(330a) 및 리드의 윗면(340a)으로부터 LED 소자(310)를 포함하는 영역에 일정 두께 캐비티(370)가 있고, 이 캐비티 내에 LED 소자를 고정시키는 몰딩재(375)가 충진되어 있다. 캐비티(370)는 LED 소자(310)에서 발생한 빛을 외부로 효과적으로 방출할 수 있도록, 도 14에 도시된 바와 같이 그 내면이 경사면을 이루는 것이 바람직하다. 몰딩재(375)는 구현하려는 LED 소자(310)의 색상에 따라 투명 재료나 빛의 투광성이 우수한 투광성 수지, 얘를 들면 실리콘 수지 또는 에폭시 수지 등으로 이루어질 수 있다.
몰딩재가 충진된 상기 캐비티(370) 상부에는 LED 소자(310)에서 발생한 빛을 높은 광 효율로 발산하기 위한 렌즈(380)가 결합되어 있다.
패키지 바디(320)는 에폭시 몰딩 화합물(Epoxy Molding Compound, EMC)과 같은 몰딩재로 이루어진다. 패키지 바디(320)는 적어도 리드의 밑면(340b) 및 측면(330c)과 다이 패드의 하부 표면(330b)의 일부를 노출하면서 상기한 갭(gap)을 채우고 다이 패드(330), 캐비티(370), 리드(340) 및 와이어(350)를 둘러싼다. 다이 패드(330)의 하부 표면(330b)을 노출하는 패키지 바디의 하부면(320b)과 리드의 밑면(340b)으로부터 패키지 바디의 하부 면(320b)이 일정 두께 돌출된다. 다이 패드의 하부 표면(330b)으로부터 패키지 바디의 밑면(320b)이 일정 두께 돌출되도록 함으로써 패키지 내부로의 흡습 경로가 연장되고, 패키지를 시스템 보더에 솔더링할 때 고온의 리플로우를 수행하더라도 열적 스트레스를 최소화할 수 있다. 또한, 시스템 보더와 다이 패드 사이에 일정 간격을 확보하므로 동일한 패키징 면적 내에서 구현할 수 있는 리드의 수를 증가시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (19)

  1. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드;
    상기 다이 패드의 상부 표면 상에 실장된 반도체 칩;
    상기 다이 패드의 주변 영역에 상기 다이 패드와 일정 간격 이격되도록 배치된 다수의 리드;
    상기 반도체 칩과 상기 다수의 리드 각각을 전기적으로 연결하는 연결 수단; 및
    적어도 상기 리드의 밑면의 일부 및 상기 다이 패드의 일부를 노출하며 상기 다이 패드, 상기 반도체 칩, 상기 리드 및 상기 연결 수단을 덮는 패키지 바디를 포함하며,
    상기 다이 패드의 두께가 상기 리드 중 패키지 바디의 외부로 노출되는 외부 리드보다 두꺼운 것을 특징으로 하는 몰디드 리드리스 패키지.
  2. 제1항에 있어서,
    상기 다이 패드의 두께는 0.25 ～ 0.6mm인 것을 특징으로 하는 몰디드 리드리스 패키지.
  3. 제1항에 있어서,
    상기 리드 중 패키지 바디의 외부로 노출되지 않는 내부 리드 영역은 상기 다이 패드와 같은 두께를 갖는 것을 특징으로 하는 몰디드 리드리스 패키지.
  4. 제1항에 있어서,
    상기 다이 패드의 상부 표면이 일정 깊이 리세스되고,
    상기 반도체 칩은 다이 패드의 리세스된 영역에 실장된 것을 특징으로 하는 몰디드 리드리스 패키지.
  5. 제1항에 있어서,
    상기 다이 패드의 하부 표면 또는 상기 리드의 밑면에는, 패키지 바디와의 접착력을 좋게 하기 위하여 적어도 하나의 딤플(dimple) 또는 그루브(groove)가 형성된 것을 특징으로 하는 몰디드 리드리스 패키지.
  6. 제1항에 있어서,
    상기 다이 패드의 하부 표면과 상기 리드의 밑면은 동일한 평면을 형성하며, 상기 패키지 바디의 밑면은 상기 평면으로부터 일정 두께 돌출된 것을 특징으로 하는 몰디드 리드리스 패키지.
  7. 제1항에 있어서,
    상기 패키지 바디의 측면은 경사를 이루거나, 상기 패키지 바디의 밑면에 대해 수직한 것을 특징으로 하는 몰디드 리드리스 패키지.
  8. 제1항에 있어서,
    상기 리드는 다이 패드의 양 측에 대응되게 배치된 것을 특징으로 하는 몰디드 리드리스 패키지.
  9. 제8항에 있어서,
    상기 다이 패드의 일 측에 배치된 리드는 상기 다이 패드와 일정 간격 이격되도록 배치되고,
    상기 다이 패드의 다른 일 측의 리드는 상기 다이 패드와 연결된 것을 특징으로 하는 몰디드 리드리스 패키지.
  10. 제1항에 있어서,
    상기 리드는 다이 패드의 일 측에만 일정 간격 이격되게 배치되고,
    리드가 배치되지 않은 다이 패드의 일 측은 상기 다이 패드가 신장되어 그 일부가 패키지 외부로 노출된 것을 특징으로 하는 몰디드 리드리스 패키지.
  11. 제1항에 있어서,
    상기 다이 패드의 상 부 표면 또는 하부 표면 중 적어도 어느 하나에,
    상기 반도체 칩 또는 패키지 바디와의 접착력을 좋게 하기 위하여 적어도 하나 이상의 홈이 형성된 것을 특징으로 하는 몰디드 리드리스 패키지.
  12. 제1항에 있어서,
    상기 연결 수단은 도전성 와이어 도는 도전성 클립을 포함하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  13. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드;
    상기 다이 패드의 상부 표면 상에 부착되는 반도체 칩;
    상기 반도체 칩의 상부 또는 하부 표면 중 적어도 어느 하나에 형성된 솔더 물질층;
    상기 다이 패드의 주변 영역에 상기 다이 패드와 일정 간격 이격되도록 배치된 다수의 리드;
    상기 반도체 칩과 상기 다수의 리드 각각을 전기적으로 연결하는 도전성 클립; 및
    적어도 상기 리드의 밑면의 일부 및 상기 다이 패드의 일부를 노출하며 상기 다이 패드, 상기 반도체 칩, 상기 리드 및 상기 연결 수단을 덮는 패키지 바디를 포함하는 것을 특징으로 하는 몰디드 리드리스 패키지.
  14. 제13항에 있어서,
    상기 솔더 물질층은 주석/은/구리(Sn/Ag/Cu) 합금, 주석(Sn), 주석/납(Sn/Pb) 합금, 주석/은(Sn/Ag) 합금 및 니켈(Ni) 중에서 선택된 어느 하나로 이루어진 것을 특징으로 하는 몰디드 리드리스 패키지.
  15. 제13항에 있어서,
    상기 솔더 물질층은 웨이퍼 표면 상에 스퍼터링 또는 전기도금 방식으로 형성된 층인 것을 특징으로 하는 몰디드 리드리스 패키지.
  16. 제13항에 있어서,
    상기 리드의 윗면에는 일정 깊이의 홈이 배치되고,
    상기 도전성 클립의 일단은 상기 홈 내에 부착된 것을 특징으로 하는 몰디드 리드리스 패키지.
  17. 상호 반대되는 상부 표면 및 하부 표면을 갖는 다이 패드와, 상기 다이 패드로부터 일정 간격 이격되도록 배치된 다수의 리드;
    상기 다이 패드의 상부 표면에 실장된 LED 소자;
    상기 LED 소자와 상기 다수의 리드 각각을 전기적으로 연결하는 연결 수단;
    상기 다이 패드의 상부 표면 및 리드의 상부 표면으로부터 상기 LED 소자를 포함하는 영역에 일정 두께 형성된 캐비티;
    상기 캐비티 내에 충진되어 상기 LED 소자를 고정시키는 몰딩재;
    일면이 상기 몰딩재의 상부에 부착되며 하면이 볼록한 형태의 렌즈; 및
    적어도 상기 리드의 밑면의 일부 및 상기 다이 패드의 일부를 노출하며 상기 다이 패드와 상기 캐비티에 충진된 몰딩재를 덮는 패키지 바디를 포함하고,
    상기 다이 패드의 두께가 상기 리드 중 패키지 바디의 외부로 노출되는 외부 리드보다 두꺼운 것을 특징으로 하는 LED 패키지.
  18. 제17항에 있어서,
    상기 몰딩재는 형광물질을 포함하는 것을 특징으로 하는 LED 패키지.
  19. 제17항에 있어서,
    상기 연결 수단은 도전성 와이어(wire) 또는 도전성 클립을 포함하는 것을 특징으로 하는 LED 패키지.

KR1020100020030A 2010-03-05 2010-03-05 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지 KR101115288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100020030A KR101115288B1 (ko) 2010-03-05 2010-03-05 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100020030A KR101115288B1 (ko) 2010-03-05 2010-03-05 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지

Publications (3)

Publication Number Publication Date
KR20110100933A KR20110100933A (ko) 2011-09-15
KR101115288B1 true KR101115288B1 (ko) 2012-03-05
KR101115288B9 KR101115288B9 (ko) 2023-07-20

Family

ID=44953191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100020030A KR101115288B1 (ko) 2010-03-05 2010-03-05 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지

Country Status (1)

Country Link
KR (1) KR101115288B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101343050B1 (ko) * 2012-03-07 2013-12-18 에스티에스반도체통신 주식회사 반도체 패키지
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443870B1 (ko) 2014-03-05 2014-09-23 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
US9917039B2 (en) * 2016-04-20 2018-03-13 Amkor Technology, Inc. Method of forming a semiconductor package with conductive interconnect frame and structure
KR102557466B1 (ko) * 2018-02-23 2023-07-20 해성디에스 주식회사 리드 프레임 및 리드 프레임의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049694A (ja) 2004-08-06 2006-02-16 Freescale Semiconductor Inc 二重ゲージ・リードフレーム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049694A (ja) 2004-08-06 2006-02-16 Freescale Semiconductor Inc 二重ゲージ・リードフレーム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101343050B1 (ko) * 2012-03-07 2013-12-18 에스티에스반도체통신 주식회사 반도체 패키지
KR102172689B1 (ko) * 2020-02-07 2020-11-02 제엠제코(주) 반도체 패키지 및 그 제조방법
US11682610B2 (en) 2020-02-07 2023-06-20 Jmj Korea Co., Ltd. Semiconductor package with heat radiation board

Also Published As

Publication number Publication date
KR101115288B9 (ko) 2023-07-20
KR20110100933A (ko) 2011-09-15

Similar Documents

Publication Publication Date Title
US9640744B2 (en) LED module
KR100298162B1 (ko) 수지봉지형반도체장치
US7462880B2 (en) Semiconductor light-emitting element assembly
KR101115288B1 (ko) 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US20100059783A1 (en) Light Emitting Chip Package With Metal Leads For Enhanced Heat Dissipation
US10522446B2 (en) Semiconductor device and manufacturing method of the same
JP2010524260A (ja) 光カプラ・パッケージ
JP2010135723A (ja) 半導体装置
US11233186B2 (en) Semiconductor light-emitting device
KR102459651B1 (ko) 발광 소자 패키지 및 이의 제조 방법
JP2012104542A (ja) Ｌｅｄ発光素子用リードフレーム及びそれを用いたｌｅｄパッケージ、およびその製造方法
KR200483254Y1 (ko) 반도체 패키지
JP5066971B2 (ja) モールドパッケージの実装構造
JP2012074456A (ja) リードフレーム、それを用いる半導体装置及び半導体装置の製造方法
JP6679799B2 (ja) 発光装置
JP4994883B2 (ja) 樹脂封止型半導体装置
CN214279951U (zh) 半导体封装结构
CN109873072B (zh) 发光装置、发光二极管封装结构及其制造方法
JP6791794B2 (ja) 半導体装置
JP2006032773A (ja) 半導体装置
KR0152913B1 (ko) 버텀 리드형 반도체 패키지의 리드 프레임
JP4153813B2 (ja) 半導体装置及びその製造方法
KR0137770Y1 (ko) 반도체 패키지의 히트싱크 구조
JP2021012973A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151112

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200113

Year of fee payment: 9

J204 Request for invalidation trial [patent]
J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL NUMBER: 2021100001068; TRIAL DECISION FOR INVALIDATION REQUESTED 20210409

Effective date: 20211026

Free format text: TRIAL NUMBER: 2021100000758; TRIAL DECISION FOR INVALIDATION REQUESTED 20210312

Effective date: 20211026

J202 Request for trial for correction [limitation]
J301 Trial decision

Free format text: TRIAL NUMBER: 2021105000146; TRIAL DECISION FOR CORRECTION REQUESTED 20211220

Effective date: 20221013

J2X1 Appeal (before the patent court)

Free format text: TRIAL NUMBER: 2022201006099; CORRECTION

J302 Written judgement (patent court)

Free format text: TRIAL NUMBER: 2021200006771; JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20211224

Effective date: 20230608

Free format text: TRIAL NUMBER: 2021200006597; JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20211215

Effective date: 20230608