KR102557466B1 - 리드 프레임 및 리드 프레임의 제조방법 - Google Patents

리드 프레임 및 리드 프레임의 제조방법 Download PDF

Info

Publication number
KR102557466B1
KR102557466B1 KR1020180022230A KR20180022230A KR102557466B1 KR 102557466 B1 KR102557466 B1 KR 102557466B1 KR 1020180022230 A KR1020180022230 A KR 1020180022230A KR 20180022230 A KR20180022230 A KR 20180022230A KR 102557466 B1 KR102557466 B1 KR 102557466B1
Authority
KR
South Korea
Prior art keywords
resin
base substrate
grooves
die
lead frame
Prior art date
Application number
KR1020180022230A
Other languages
English (en)
Other versions
KR20190101819A (ko
Inventor
박상열
전혁진
강성일
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020180022230A priority Critical patent/KR102557466B1/ko
Publication of KR20190101819A publication Critical patent/KR20190101819A/ko
Application granted granted Critical
Publication of KR102557466B1 publication Critical patent/KR102557466B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

리드 프레임 및 그 제조방법을 개시한다. 본 발명의 일실시예는, 상면 및 하면을 구비하며 도전성 소재로 이루어진 베이스 기판에 수지가 충진된 리드 프레임에 있어서, 상기 상면에 상기 도전성 소재로 이루어진 다이 패드(die pad); 상기 다이 패드의 주변에 상기 다이 패드와 이격되어 배치되고 상기 도전성 소재로 이루어진 리드(lead); 상기 하면에 다이 패드와 일체(一體)로 구비되며, 제1수지에 의해서 둘러싸인 다이 랜드(die land); 및 상기 다이 랜드의 외면으로부터 인입된 복수의 그루브(groove)를 포함하는, 리드 프레임을 개시한다.

Description

리드 프레임 및 리드 프레임의 제조방법{lead frame and method of manufacturing the same}
본 발명의 실시예들은 리드 프레임 및 그 제조방법에 관한 것이다.
반도체 소자 등 전자소자는 리드 프레임에 패키징되어 사용되는바, 이러한 패키징을 위해 사용되는 리드 프레임은 미세 회로 패턴 및/또는 I/O단자들을 갖는다. 리드 프레임은 전자소자 등과 함께 전자소자 패키지를 이루는 핵심 구성요소의 하나로서, 전자소자 패키지의 내부와 외부를 연결해주는 도선 역할과 전자소자를 지지해 주는 지지체 역할을 한다. 이러한 리드 프레임은 전자소자의 고밀도화, 고집적화 및 기판 실장 방법 등에 따라 다양한 형상으로 제작될 수 있다.
기존의 전자소자가 패키징되는 반도체기판의 제조시에는 절연물질에 동박(Copper Foil)이 코팅된 CCL(Copper Clad Laminate)를 이용해 관통홀을 형성하고 관통홀 내면을 도금하여 상면동박과 하면동박을 전기적으로 연결하며 이후 상면동박과 하면동박을 각각 포토레지스트를 이용해 패터닝하는 등의 과정을 거쳐 제조하였다. 그러나 이러한 종래의 반도체기판의 제조방법은 제조공정이 복잡하고 정밀도가 낮을 수 있다.
근래에는, 제조공정의 단순화 등을 위해서 전도성 베이스 기판에 절연성 물질을 충진하는 것으로 리드 프레임을 제조하는 방법이 도입되고 있다. 한편, 리드 프레임에 사용되는 구리(Cu) 소재는 압연방식을 통하여 만들어질 수 있으며, 이에 따라서 리드프레임의 변형이 발생할 수 있다.
본 발명의 실시예들은 제조 공정 과정 중 변형이 발생하지 않는 리드프레임 및 그 제조방법을 제공하고자 한다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예는, 상면 및 하면을 구비하며 도전성 소재로 이루어진 베이스 기판에 수지가 충진된 리드 프레임에 있어서, 상기 상면에 상기 도전성 소재로 이루어진 다이 패드(die pad); 상기 다이 패드의 주변에 상기 다이 패드와 이격되어 배치되고 상기 도전성 소재로 이루어진 리드(lead); 상기 하면에 다이 패드와 일체(一體)로 구비되며, 제1수지에 의해서 둘러싸인 다이 랜드(die land); 및상기 다이 랜드의 외면으로부터 인입된 복수의 그루브(groove)를 포함하는, 리드 프레임을 개시한다.
일 실시예에 있어서, 상기 복수의 그루브는 제1방향으로 연장된 복수의 제1그루브 및 상기 제1방향과 교차하는 제2방향으로 연장된 복수의 제2그루브을 포함하며, 상기 다이 랜드에는 상기 복수의 제1그루브 및 상기 복수의 제2그루브에 의해서 메쉬(mesh) 패턴이 형성될 수 있다.
일 실시예에 있어서, 상기 복수의 그루브에 의해서 둘러싸인 복수의 핀들을 포함하며, 상기 하면에 배치된 상기 복수의 핀들의 끝단은 서로 분리될 수 있다.
일 실시예에 있어서, 상기 수지는 상기 상면보다 상기 하면쪽으로 치우쳐서 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 그루브의 깊이는 상기 베이스 기판의 두께의 1 ~ 20% 일 수 있다.
일 실시예에 있어서, 상기 복수의 그루브에는 제2수지가 충진될 수 있다.
본 발명의 다른 실시예는, 도전성 소재의 베이스 기판의 하면에 트렌치(trench)를 형성하는 단계; 상기 트렌치를 수지로 충진하는 단계; 상기 수지를 경화하는 단계; 상기 트렌치 외부로 노출된 수지를 제거하여 다이 랜드를 형성하는 단계; 및 상기 베이스 기판의 상면을 상기 트렌치를 채운 수지의 적어도 일부가 드러나도록 패터닝하여, 상기 베이스 기판의 상면에 다이 패드 및 상기 다이 패드와 이격된 리드를 형성하는 단계; 및 상기 다이 랜드의 외면으로부터 인입되는 복수의 그루브를 형성하는 단계;를 포함하는, 리드 프레임의 제조방법을 개시한다.
일 실시예에 있어서, 상기 복수의 그루브을 형성하는 단계는 상기 트렌치를 형성하는 단계와 동시에 수행될 수 있다.
일 실시예에 있어서, 상기 복수의 그루브는 상기 트렌치 외부로 노출된 수지를 제거하는 단계에서 제거될 수 있다.
일 실시예에 있어서, 상기 수지를 충진하는 단계 이전에 상기 복수의 그루브을 가리는 마스킹(masking) 공정을 수행하여, 상기 복수의 그루브에는 상기 수지가 충진되지 않을 수 있다.
전술한 것 외의 다른 측면, 특징은 이하의 발명을 실시하기 위한 구체적인 내용, 특허청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이, 본 발명의 실시예들은 다이 랜드에 메쉬 패턴의 그루브들을 구비하고 있어, 제조 공정 과정 중 변형이 최소화될 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 리드 프레임의 상면을 개략적으로 나타낸 평면도이다.
도 2는 본 발명의 일 실시예에 따른 리드 프레임의 하면을 개략적으로 나타낸 평면도이다.
도 2는 도 1의 III-III'선을 따라 취한 단면도이다.
도 3은 반도체칩이 실장된 리드 프레임을 나타낸 단면도이다.
도 5a 내지 도 5g는 본 발명의 일 실시에에 따른 리드 프레임의 제조 방법을 순차적으로 나타낸 단면도이다.
본 실시예들은 다양한 변환을 가할 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 실시예들의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 내용들을 참조하면 명확해질 것이다. 그러나 본 실시예들은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 이하의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 제1,제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징,또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위(또는 상)에 또는 아래(하)에 있다고 할 때, 다른 부분의 바로 위 또는 아래에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. 위 및 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 이하의 실시예는 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 리드 프레임(10)의 상면(100a)을 개략적으로 나타낸 평면도, 도 2는 리드 프레임(10)의 하면(100b)을 개략적으로 나타낸 평도이다. 도 3는 도 1의 III-III'선을 따라 취한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 리드 프레임(10)은 상면(100a) 및 하면(100b)을 구비하며 도전성 소재로 이루어진 베이스 기판(100)에 절연성 소재로 이루어진 제1수지(resin, 150)가 충진된다. 상면(100a)에는 다이 패드(die pad, 130) 및 리드(lead, 110)가 구비되며, 하면(100b)에는 다이 랜드(die land, 137)가 구비된다. 상기 제1수지(150)는 다이 랜드(137)의 주변을 둘러싸도록 배치될 수 있으며, 상기 다이 랜드(137)에는 상기 다이 랜드(137)의 외면으로부터 인입된 복수의 그루브(GR)가 형성된다.
베이스 기판(100)은 도전성 소재로 이루어지며, 평판 현상을 가질 수 있다. 예를 들면, 베이스 기판(100)은 Fe나, Fe-Ni, Fe-Ni-Co 등과 같은 Fe합금, Cu나, Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn 등과 같은 Cu합금 등을 포함할 수 있다.
제1수지(150)는 전기적으로 도통되지 않는 절연성 소재로 이루어질 수 있다. 제1수지(150)는 추후 리드 프레임(10)의 배선 패턴들 사이를 전기적으로 절연하는 역할을 할 수 있다. 제1수지(150)는 다이 패드(130)와 리드(110)을 절연하기 위하여 그 사이에 배치될 수 있다. 제1수지(150)는 다이 랜드(137)의 주변을 둘러싸며 배치될 수 있으며, 제1수지(150)의 적어도 일부는 리드(110)의 하부에 배치될 수 있다. 또한, 제1수지(150)는 리드 프레임(10)의 배선 패턴들 사이에 배치되는 바, 리드 프레임(10)의 강도를 유지하는 역할을 할 수 있다. 따라서, 제1수지(150)가 베이스 기판(100)에 고르게 충진될수록 리드 프레임(10)의 강도가 균일해질 수 있다.
다이 패드(130)는 반도체칩 등 전자소자가 실장될 부분이다. 다이 패드(130)는 리드 프레임(10)의 중앙부에 위치할 수 있으나, 이에 한정되는 것은 아니다. 다이 패드(130)는 상기 베이스 기판(100)이 패터닝되어 형성된 것일 수 있으며, 상기 베이스 기판(100)과 동일한 도전성 소재로 이루어질 수 있다.
리드(110)는 다이 패드(130)와 전기적으로 이격되면서 다이 패드(130) 주변에 배치된다. 리드(110)는 복수로 구성될 수 있으며, 소정의 패턴을 가질 수 있다. 리드(110)는 반도체칩과 전기적으로 연결되며 또한 외부 회로와 전기적으로 연결될 부분이다. 리드(110)는 상기 베이스 기판(100)이 패터닝 되어 형성된 것일 수 있으며, 상기 베이스 기판(100)과 동일한 도전성 소재로 이루어질 수 있다. 다이 패드(130)과 리드(110)는 베이스 기판(100)으로부터 형성될 것일 수 있으며, 동일한 도전성 소재로 이루어질 수 있다.
리드(110)는 베이스 기판(100)의 하면(100b)에 배치된 리드 랜드(land, 117)와 연결되어 있다. 이러한 리드 랜드(117)는 리드(110)와 일체로 형성되므로 리드(110)와 동일한 도전성 소재로 이루어질 수 있다. 리드 랜드(117)는 외부회로에 솔더볼 등을 통해 전기적 및 물리적으로 연결되어 리드 프레임(10)과 외부 회로를 연결하는 역할을 할 수 있다.
다이 패드(130)는 베이스 기판(100)의 하면(100b)에 배치된 다이 랜드(die land, 137)과 연결되어 있다. 이러한 다이 랜드(137)는 다이 패드(130)와 일체로 형성되므로 다이 패드(130)와 동일한 도전성 소재로 이루어질 수 있다. 다이 랜드(137)는 외부회로에 솔더볼 등을 통해 전기적 및 물리적으로 연결되어 리드 프레임(10)과 외부 회로를 연결하는 역할을 할 수 있다.
다이 랜드(137)에는 다이 랜드(137) 외면으로부터 인입된 복수의 그루브(GR)를 포함할 수 있다. 복수의 그루브(GR)는 제1방향으로 연장된 복수의 제1그루브(GR1) 및 제1방향과 교차되는 제2방향으로 연장된 복수의 제2그루브(GR2)를 포함할 수 있다. 이에 따라, 다이 랜드(137)에는 제1그루브들(GR1)과 제2그루브들(GR2)에 의한 메쉬(mesh) 패턴이 형성될 수 있다.
한편, 다이 랜드(137)에는 상기 복수의 그루브(GR)에 의해서 둘러싸인 복수의 핀(P)이 형성될 수 있으며, 상기 복수의 핀(P)들의 끝단은 서로 분리되어 있을 수 있다.
상기 그루브(GR)의 하면(100b)으로부터의 깊이(d)는 상기 제1수지(150)의 최대 두께(t)보다 작게 형성될 수 있다. 상기 그루브(GR)의 하면(100b)으로부터의 깊이(d)는 상기 베이스 기판(100)의 두께(T)의 약 1 ~ 20% 일 수 있다. 일부 실시예에서, 상기 베이스 기판(100)의 두께(T)는 약 0.1mm 내지 0.3mm일 수 있으며, 상기 그루브(GR)의 깊이(d)는 약 1 ~ 20um일 수 있다.
본 실시예에서, 복수의 그루브(GR)는 제조 공정시 제1수지(150)와 베이스 기판(100) 간의 열팽창률 차이 또는 제1수지(150)를 제거하는 그라인딩(grinding) 공정 등에서 발생할 수 있는 리드 프레임(10)의 변형을 방지하기 위해 도입된 것일 수 있다. 이에 대해서는 후술하기로 한다.
도금층(160)은 리드(110) 및/또는 리드 랜드(117)에 부분적으로 형성될 수 있다. 도금층(160)은 Au, Ag, Ni, Pd 등을 이용하여 도금할 수 있다. 상기 도금층(160)에 의해서 리드(110)의 와이어 본딩력을 높일 수 있으며, 또는 리드 랜드(117)의 솔더 접착력을 높일 수 있다. 한편, 도금층(160)은 다이 패드(130) 및/또는 다이 랜드(137) 등 도면에는 형성되지 않은 다른 영역에도 형성될 수 있음은 물론이다.
도 4는 본 발명의 다른 실시예에 따른 리드 프레임(20)을 나타낸 단면도이다. 도 4에 있어서, 도 3과 동일한 참조 부호는 동일한 부재를 나타내며, 여기서는 설명의 간략화를 위하여 중복 설명은 생략한다.
도 4를 참조하면, 리드 프레임(20)은 상면(100a) 및 하면(100b)을 구비하며 도전성 소재로 이루어진 베이스 기판(100)에 절연성 소재로 이루어진 제1수지(resin, 150)가 충진된다. 상면(100a)에는 다이 패드(die pad, 130) 및 리드(lead, 110)가 구비되며, 하면(100b)에는 다이 랜드(die land, 137)가 구비된다. 상기 제1수지(150)는 다이 랜드(137)의 주변을 둘러싸도록 배치될 수 있으며, 상기 다이 랜드(137)에는 상기 다이 랜드(137)의 외면으로부터 인입된 복수의 그루브(GR)가 형성된다.
다이 랜드(137)에는 다이 랜드(137) 외면으로부터 인입된 복수의 그루브(GR)를 포함할 수 있다. 또한, 다이 랜드(137)에는 상기 복수의 그루브(GR)에 의해서 둘러싸인 복수의 핀(P)이 형성될 수 있으며, 상기 복수의 핀(P)들의 끝단은 서로 분리되어 있을 수 있다.
도 4에 있어서, 상기 복수의 그루브(GR) 내부에는 제2수지(155)가 충진될 수 있다. 이 때, 제2수지(155)는 복수의 핀(P)의 끝단은 덮지 않도록 배치될 수 있다. 즉, 제2수지(155)는 복수의 핀(P)의 측면을 둘러싸고 배치될 수 있어, 복수의 핀(P)을 고정시킬 수 있으며, 전체적으로 리드 프레임(20)의 강도를 균일하게 하는 역할을 할 수 있다. 한편, 제2수지(155)는 복수의 핀(P)의 끝단을 노출하고 있어, 외부와 전기적인 연결이 가능할 수 있다.
도 5는 반도체칩이 실장된 리드 프레임(30)을 나타낸 단면도이다. 도 5에 있어서, 도 2와 동일한 참조 부호는 동일한 부재를 나타내며, 여기서는 설명의 간략화를 위하여 중복 설명은 생략한다.
도 5를 참조하면, 리드 프레임(30)은 상면(100a) 및 하면(100b)을 구비하며 도전성 소재로 이루어진 베이스 기판(100)에 절연성 소재로 이루어진 제1수지(resin, 150)가 충진된다. 상면(100a)에는 다이 패드(die pad, 130) 및 리드(lead, 110)가 구비되며, 하면(100b)에는 다이 랜드(die land, 137)가 구비된다. 상기 제1수지(150)는 다이 랜드(137)의 주변을 둘러싸도록 배치될 수 있으며, 상기 다이 랜드(137)에는 상기 다이 랜드(137)의 외면으로부터 인입된 복수의 그루브(GR)가 형성된다.
다이 랜드(137)에는 다이 랜드(137) 외면으로부터 인입된 복수의 그루브(GR)를 포함할 수 있다. 또한, 다이 랜드(137)에는 상기 복수의 그루브(GR)에 의해서 둘러싸인 복수의 핀(P)이 형성될 수 있으며, 상기 복수의 핀(P)들의 끝단은 서로 분리되어 있을 수 있다.
반도체칩(300)은 상기 다이 패드(130)의 편평한 상면에 실장된다. 다이 패드(130)와 리드(110)는 와이어(200)에 의해서 전기적 및 물리적으로 연결될 수 있다. 와이어(200)는 와이어 본딩에 의해서 반도체칩(300)과 리드(110)와 연결될 수 있다. 와이어(200)의 일측은 리드(110)에 부착되며, 와이어(200)의 타측은 반도체칩(300)에 연결된다.
다이 패드(130) 및 다이 랜드(137)은 반도체칩(300)과 유사한 크기로 구비될 수 있으며, 반도체칩(300)의 사이즈가 커질수록 다이 패드(130) 및 다이 랜드(137)의 면적이 넓어지게 되어 제조 공정 중에 변형이 발생할 확률이 증가할 수 있다.
그러나, 본 발명의 실시예들에 의한 리드 프레임(10, 20, 30)은 다이 랜드(137)에 복수의 그루브들(GR) 및 복수의 그루브들(GR)에 의해서 서로 이격된 복수의 핀들(P)을 구비하고 있어, 제조 공정 중의 변형의 발생을 최소화할 수 있다. 이하, 도 6a 내지 도 6g를 참조하며, 본 발명의 실시예에 의한 리드 프레임(10)의 제조 방법에 대해서 설명하도록 한다.
먼저, 도 6a를 참조하면, 도전성 소재의 베이스 기판(100)을 준비한다. 베이스 기판(100)은 도전성 물질을 포함하는 평판 형상을 가질 수 있다. 베이스 기판(100)은 Fe나, Fe-Ni, Fe-Ni-Co 등과 같은 Fe합금, Cu나, Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn 등과 같은 Cu합금 등을 포함할 수 있다. 베이스 기판(100)은 반도체칩이 실장될 면인 상면(100a) 및 그 반대면인 하면(100b)를 구비한다. 일부 실시예에 있어서, 상기 베이스 기판(100)의 두께(t)는 0.1mm 내지 0.3mm 일 수 있다.
다음으로, 도 6b를 참조하면, 베이스 기판(100)의 하면(100b)을 에칭(half etching)하여 제1깊이(D)를 갖는 트렌치(trench, 100c) 및 제2깊이를 갖는(d) 그루브(GR)을 형성한다. 여기서, 트렌치(100c)라 함은 베이스 기판(100)을 완전히 관통하지 않는다는 것을 의미한다.
이와 같은 트렌치(100c) 및 그루브(GR)를 형성하기 위해, 감광성 소재의 PR(photo resist)를 베이스 기판(100)의 하면(100b) 상에 도포하고, 마스크를 이용하여 노광 및 현상 등의 과정을 거쳐 PR을 패터닝한다. 이후 베이스 기판(100)의 하면(100b)을 염화동 또는 염화철과 같은 에칭액을 이용해 식각함으로써, 도 6b에 도시된 것과 같이 베이스 기판(100)을 관통하지 않는 트렌치(100c) 및 복수의 그루브(GR)를 형성할 수 있다.
트렌치(100c)의 깊이인 제1깊이(D)는 베이스 기판(100)의 두께(T)의 대략 50% 내지 90% 일 수 있다. 일부 실시예에서, 제1깊이(D)는 약 75um 내지 200um으로 형성할 수 있다. 제1깊이(D)는 추후 공정에 있어서 리드 프레임의 핸들링 용이성 및 상면(100a) 패터닝의 공정 조건 등을 고려하여 조절될 수 있다.
그루브(GR)의 깊이인 제2깊이(d)는 베이스 기판(100)의 두께(T)의 대략 1 ~ 20%일 수 있다. 일부 실시예에서, 제2깊이(d)는 약 5um 내지 30um일 수 있다. 제2깊이(d)는 추후 공정인 수지 충진 및 노출된 수지를 제거하는 그라인딩 공정에 있어서, 베이스 기판(100)의 변형 정도를 고려하여 조절될 수 있다.
상기 트렌치(100c) 및 그루브(GR)는 하프톤 마스크를 이용하여 동시에 형성될 수 있다. 또는, 트렌치(100c) 및 그루브(GR)는 별도의 공정에 의해서 순차적으로 형성될 수 있다.
도 6c를 참조하면, 베이스 기판(100)의 트렌치(100c)에 제1수지(150)을 충진하는 충진 단계를 수행한다. 트렌치(100c)에 제1수지(150)를 충진할 때, 그루브(GR)에 수지가 충진되거나 충진되지 않게 할 수 있다. 도 3과 같이 그루브(GR)에 수지를 충진되지 않는 리드프레임(10)을 형성하기 위해서는 그루브(GR)가 형성된 영역을 마스킹물질(M)로 막은 다음, 수지 충진 공정을 수행할 수 있다. 한편, 도 4와 같이 그루브(GR)에 수지를 충진하기 위해서, 마스킹물질(M)을 형성하지 않고 수지 충진 공정을 수행할 수 있다.
제1수지(150)는 전기적으로 도통되지 않는 절연성 소재로 이루어진 것으로, PI(Polyimide), PSR(Photo Solder Resist) 또는 EMC(Epoxy Molding Composite) 중 하나를 포함할 수 있다. 한편, 제1수지(150)는 열처리에 의해 고분자화되어 경화되는 열경화성 수지일 수 있다. 제1수지(150)는 액상 수지일 수 있다.
제1수지(150)가 액상 수지인 경우, 상기 제1수지(150)는 스크린 프린팅 도포법에 의해서 트렌치(100c)에 도포될 수 있다. 스크린 프린팅 코팅법은 제1수지(150)가 충진되는 영역만 오픈된 스크린 마스크(미도시)을 이용하여 제1수지(150)를 도포하는 기술로, 불필요한 영역에 수지가 도포되지 않기에 재료비의 절감이 가능하다.
한편, 제1수지(150)의 도포는 스크린 프린팅 코팅법 이외의 다양한 방법에 의해서 도포될 수 있는 바, 본 발명의 실시예는 이에 한정하지 않는다. 또한, 제1수지(150)는 액상 수지에 한정되지 않는다. 예컨대, 제1수지(150)는 수지 성분을 포함하는 고상의 테이프를 이용하여 이루어질 수도 있다.
제1수지(150)를 트렌치(150)에 채운 후, 제1수지(150)를 경화시키는 단계를 수행한다. 상기 경화는 오븐을 이용한 열처리 등으로 이루어질 수 있다. 일부 실시예에서, 상기 경화 단계는 적외선 히트(IR heater)에 의해서 수행될 수 있다. 적외선은 제1수지(150)의 내부까지 침투되어 내부의 솔벤트(solvent)를 충분히 휘발시킬 수 있기에 제1수지(150)를 보다 균일하게 경화시킬 수 있다.
본 실시예에 있어서, 베이스 기판(100)의 하면(100b)에 그루브(GR)를 형성하고 있는 바, 제1수지(150)의 충진 공정에 의해서 베이스 기판(100)이 휘는 등의 변형이 발생하지 않을 수 있다.
만일, 베이스 기판(100)의 하면(100b)에 그루브(GR)을 형성하고 있지 않는다면, 베이스 기판(100)과 제1수지(150) 사이의 응력불균일이 발생할 수 있어 하면(100b) 방향으로 베이스 기판(100)이 볼록하게 형성될 수 있다.
즉, 베이스 기판(100)에 제1수지(150)를 충진하는 공정에 있어서, 수지는 주로 베이스 기판(100)의 하면(100b) 방향으로 치우쳐서 형성되고 있다. 이에, 높은 열을 인가하는 수지 경화 단계를 거치면 베이스 기판(100)과 제1수지(150)의 열팽창율이 다른 바, 베이스 기판(100)이 휘는 현상이 발생할 수 있다.
그러나, 본 실시예에 있어서는 베이스 기판(100)의 하면(100b)에 그루브(GR)를 형성하고 있어, 베이스 기판(100)과 제1수지(150) 사이의 응력이 균일하게 조절될 수 있는 바, 수지 도포 및 경화 단계를 거치더라도 베이스 기판(100)의 변형이 발생하지 않을 수 있다.
다음으로, 도 6d와 같이, 베이스 기판(100) 외부로 노출된 제1수지(150)을 제거하는 단계를 수행한다.
제1수지(150)는 트렌치(100c) 내부 뿐만 아니라 베이스 기판(100)의 하면(100b)의 적어도 일부를 덮을 수 있다. 이와 같이 제1수지(150)가 과도포된 경우에는 과도포된 제1수지(150)를 브러싱, 그라인딩, 연삭 또는 연마와 같은 기계적인 가공에 의해 제거하거나 또는 화학적인 수지 에칭(resin etching)에 의해 제거함으로써, 도 6d에 도시된 것과 같이 제1수지(150)가 베이스 기판(100)의 트렌치(100c) 내에만 위치하도록 할 수 있다.
일반적으로, 기계적인 그라인딩 등에 의해서 과도포된 수지를 제거하는 경우, 베이스 기판(100)에 인가되는 힘에 의해서 베이스 기판(100)에 변형이 발생할 수 있다.
그러나, 본 실시예에 있어서는, 기계적인 그라인딩 공정이 수행되는 베이스 기판(100)의 하면(100b)에 그루브(GR)를 형성하고 있어, 그라인딩 공정에 의해서 연마되는 표면적을 최소화하고 있다. 이는, 베이스 기판(100)에 인가되는 힘이 최소화됨을 의미하며, 이에 따라, 베이스 기판(100)의 변형이 최소화될 수 있다.
일부 실시예에서, 이와 같은 기계적 연마 공정은 그루브(GR)의 깊이 만큼 수행될 수 있다. 이 경우, 최종 제품에는 그루브(GR)가 나타나지 않을 수 있다.
한편, 본 실시예에서, 베이스 기판(100) 하면(100b)에 형성된 복수의 그루브(GR)에 의해서 복수의 핀(P)이 형성될 수 있다. (도 2 참조) 복수의 핀들(P)의 끝단은 서로 분리되어 이격되어 형성될 수 있다. 이와 같이, 복수의 핀들(P)의 끝단이 서로 분리되어 있는 바, 수지 충진 공정시나 기계적 연마 공정시에 베이스 기판(100)이 받을 수 있는 응력이 집중되지 않고 분산되어 베이스 기판(100)의 변형이 최소화될 수 있다.
그 다음, 베이스 기판(100)의 상면(100a)을 패터닝하는 단계를 수행한다. 즉, 도 5e에 도시된 바와 같이, 트렌치(100c)를 채운 제1수지(150)가 베이스 기판(100)의 상부로 노출되도록 하여, 다이 패드(130)와 리드(110)를 절연시킨다.
베이스 기판(100)의 상면(100a)을 패터닝하는 것은 다양한 방법을 통해 진행될 수 있는데, 예컨대 감광성 소재의 DFR(Dry Film Photoresist)을 베이스 기판(100)의 상면(100a) 상에 라미네이팅하고, 노광 및 현상 등의 과정을 거쳐 베이스 기판(100)의 상면(100a)의 식각될 부분만이 노출되도록 한다. 이후 베이스 기판(100)의 상면(100a) 중 DFR이 덮이지 않은 부분을 염화동 또는 염화철과 같은 에칭액을 이용해 식각함으로써, 도 5e에 도시된 것과 같이 베이스 기판(100)의 상면(100a)에서 제1수지(150)의 적어도 일부가 노출되도록 할 수 있다.
그 다음, 도 6f와 같이, 리드(110) 및/또는 리드 패드(117)에 부분적으로 도금층(160)을 형성할 수 있다. 도금층(160)은 Au, Ag, Ni, Pd 등을 이용하여 도금할 수 있다. 상기 도금층(160)에 의해서 리드(110)의 와이어 본딩력을 높일 수 있으며, 또는 리드 패드(117)의 솔더 접착력을 높일 수 있다. 도금층(160)의 형성은 베이스 기판(100)의 상면(100a)를 패터닝하기 전에 이루어질 수도 있고, 생략될 수도 있다.
한편, 지금까지 설명한 실시예들에 따른 리드 프레임 및 그 제조방법들에 있어서, 베이스 기판(100)의 트렌치(100c)에 제1수지(150)를 충진하기에 앞서 트렌치(100c)의 내면을 거칠게 하는 단계를 거칠 수 있다. 이를 통해 제1수지(150)와 베이스 기판(100) 사이의 접합력을 획기적으로 높일 수 있다. 베이스 기판(100)의 트렌치(100c)의 내면을 거칠게 하기 위해 플라즈마 처리, 자외선 처리, 또는 과수황산계 용액을 이용할 수 있으며, 이 경우 베이스 기판(100)의 트렌치(100c)의 내면의 거칠기는 150nm 이상이 되도록 할 수 있다(rms).
또한, 도 6a 내지 도 6f에 있어서는 리드 프레임(10)의 일부만을 도시하고 있어 평판형상으로 된 것으로 도시하고 있으나, 본 발명의 실시예는 리드 프레임(10)이 릴 타입(reel type)으로 감겨져서 제조되는 공법에 있어서도 적용가능함은 물론이다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10, 20, 30: 리드 프레임
100: 베이스 기판
100c: 트렌치, GR: 그루브
117: 리드 랜드
130: 다이패드
150: 제1수지
155: 제2수지
160: 도금층
200: 와이어
300: 반도체칩

Claims (10)

  1. 상면 및 하면을 구비하며 도전성 소재로 이루어진 베이스 기판에 수지가 충진된 리드 프레임에 있어서,
    상기 상면에 상기 도전성 소재로 이루어진 다이 패드(die pad);
    상기 다이 패드의 주변에 상기 다이 패드와 이격되어 배치되고 상기 도전성 소재로 이루어진 복수의 리드(lead);
    상기 하면에 상기 복수의 리드와 일체로 구비된 복수의 리드 패드(lead pad);
    상기 하면에 제1수지가 충진된 트렌치;
    상기 하면에 다이 패드와 일체(一體)로 구비되며, 상기 제1수지가 충진된 트렌치에 의해서 둘러싸인 다이 랜드(die land); 및
    상기 다이 랜드의 외면으로부터 인입된 복수의 그루브(groove)를 포함하며,
    상기 다이 랜드는 상기 복수의 리드 패드에 의해서 둘러싸이고,
    상기 제1수지는 그라인딩 공정을 통해서 상기 다이 랜드의 하면과 동일한 레벨로 구비되며,
    상기의 베이스 기판의 두께는 0.1mm 이상 0.25mm 미만으로 구비되며,
    상기 복수의 그루브의 깊이는 1μm 내지 20μm이며,
    상기 제1수지는 상기 다이 랜드의 하면 쪽에 배치되며, 상기 제1수지의 두께는 베이스 기판의 두께보다 작게 구비된, 리드 프레임.
  2. 제1항에 있어서,
    상기 복수의 그루브는 제1방향으로 연장된 복수의 제1그루브 및 상기 제1방향과 교차하는 제2방향으로 연장된 복수의 제2그루브을 포함하며, 상기 다이 랜드에는 상기 복수의 제1그루브 및 상기 복수의 제2그루브에 의해서 메쉬(mesh) 패턴이 형성된, 리드 프레임.
  3. 제2항에 있어서,
    상기 복수의 그루브에 의해서 둘러싸인 복수의 핀들을 포함하며, 상기 하면에 배치된 상기 복수의 핀들의 끝단은 서로 분리된, 리드 프레임.
  4. 제1항에 있어서,
    상기 제1수지의 최대 두께는 75μm 내지 200μm의 범위에 포함된, 리드 프레임.
  5. 제1항에 있어서,
    상기 복수의 그루브의 깊이는 상기 베이스 기판의 두께의 1 ~ 20% 인, 리드 프레임.
  6. 상면 및 하면을 구비하며 도전성 소재로 이루어진 베이스 기판에 수지가 충진된 리드 프레임에 있어서,
    상기 상면에 상기 도전성 소재로 이루어진 다이 패드(die pad);
    상기 다이 패드의 주변에 상기 다이 패드와 이격되어 배치되고 상기 도전성 소재로 이루어진 리드(lead);
    상기 하면에 다이 패드와 일체(一體)로 구비되며, 제1수지에 의해서 둘러싸인 다이 랜드(die land); 및
    상기 다이 랜드의 외면으로부터 인입된 복수의 그루브(groove)를 포함하고,
    상기 복수의 그루브에는 제2수지가 충진되고,
    상기 제1수지 및 상기 제2수지는 상기 다이 랜드의 하면과 동일한 레벨로 구비되고,
    상기의 베이스 기판의 두께는 0.1mm 이상 0.25mm 미만으로 구비되며,
    상기 복수의 그루브의 깊이는 1μm 내지 20μm이며,
    상기 제1수지는 상기 다이 랜드의 하면 쪽에 배치되며, 상기 제1수지의 두께는 베이스 기판의 두께보다 작게 구비된, 리드 프레임.
  7. 도전성 소재의 베이스 기판의 하면에서 다이 랜드가 형성될 영역의 주변에 트렌치(trench)를 형성하는 단계;
    상기 다이 랜드가 형성될 영역의 외면으로부터 인입되는 복수의 그루브를 형성하는 단계;
    상기 트렌치를 수지로 충진하는 단계;
    상기 수지를 경화하는 단계;
    상기 트렌치의 외부로 노출된 수지를 제거하여 상기 다이 랜드를 형성하는 단계; 및
    상기 베이스 기판의 상면을 상기 트렌치를 채운 수지의 적어도 일부가 드러나도록 패터닝하여, 상기 베이스 기판의 상면에 다이 패드 및 상기 다이 패드와 이격된 복수의 리드를 형성하는 단계;를 포함하며,
    상기 다이 랜드는 상기 복수의 리드에 의해서 둘러싸이고,
    상기 수지는 상기 다이 랜드의 하면과 동일한 레벨로 구비되고,
    상기의 베이스 기판의 두께는 0.1mm 이상 0.25mm 미만으로 구비되며,
    상기 복수의 그루브의 깊이는 1μm 내지 20μm이며,
    상기 수지는 상기 다이 랜드의 하면 쪽에 배치되며, 상기 수지의 두께는 베이스 기판의 두께보다 작게 구비된, 리드 프레임의 제조방법.
  8. 제7항에 있어서,
    상기 복수의 그루브을 형성하는 단계는 상기 트렌치를 형성하는 단계와 동시에 수행되는, 리드 프레임의 제조방법.
  9. 도전성 소재의 베이스 기판의 하면에서 다이 랜드가 형성될 영역의 주변에 트렌치(trench)를 형성하는 단계;
    상기 다이 랜드가 형성될 영역의 외면으로부터 인입되는 복수의 그루브를 형성하는 단계;
    상기 트렌치를 수지로 충진하는 단계;
    상기 수지를 경화하는 단계;
    상기 트렌치의 외부로 노출된 수지 및 상기 복수의 그루브를 그라인딩 공정으로 제거하여 다이 랜드를 형성하는 단계; 및
    상기 베이스 기판의 상면을 상기 트렌치를 채운 수지의 적어도 일부가 드러나도록 패터닝하여, 상기 베이스 기판의 상면에 다이 패드 및 상기 다이 패드와 이격된 복수의 리드를 형성하는 단계;
    상기 다이 랜드는 상기 복수의 리드에 의해서 둘러싸이고
    상기 수지는 상기 다이 랜드의 하면과 동일한 레벨로 구비된, 리드 프레임의 제조방법.
  10. 제7항에 있어서,
    상기 수지를 충진하는 단계 이전에 상기 복수의 그루브을 가리는 마스킹(masking) 공정을 수행하여, 상기 복수의 그루브에는 상기 수지가 충진되지 않는, 리드 프레임의 제조방법.
KR1020180022230A 2018-02-23 2018-02-23 리드 프레임 및 리드 프레임의 제조방법 KR102557466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180022230A KR102557466B1 (ko) 2018-02-23 2018-02-23 리드 프레임 및 리드 프레임의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180022230A KR102557466B1 (ko) 2018-02-23 2018-02-23 리드 프레임 및 리드 프레임의 제조방법

Publications (2)

Publication Number Publication Date
KR20190101819A KR20190101819A (ko) 2019-09-02
KR102557466B1 true KR102557466B1 (ko) 2023-07-20

Family

ID=67951130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180022230A KR102557466B1 (ko) 2018-02-23 2018-02-23 리드 프레임 및 리드 프레임의 제조방법

Country Status (1)

Country Link
KR (1) KR102557466B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102119142B1 (ko) * 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101115288B1 (ko) * 2010-03-05 2012-03-05 제엠제코(주) 몰디드 리드리스 패키지 및 이를 이용한 ｌｅｄ 패키지
KR20150081145A (ko) * 2014-01-03 2015-07-13 해성디에스 주식회사 와이어 본딩 불량을 해소한 리드 프레임 및 이를 포함하는 반도체칩 패키지
KR102474509B1 (ko) * 2015-11-25 2022-12-07 해성디에스 주식회사 리드 프레임 스트립 및 리드 프레임 스트립의 제조방법

Also Published As

Publication number Publication date
KR20190101819A (ko) 2019-09-02

Similar Documents

Publication Publication Date Title
KR101131288B1 (ko) 인쇄회로기판 및 그 제조방법
US20100084163A1 (en) Wiring board and method of fabricating the same
KR101878242B1 (ko) 배선 기판 및 그 제조 방법
KR20170009128A (ko) 회로 기판 및 그 제조 방법
JP2009302476A (ja) 半導体装置および半導体装置の製造方法
US10840170B2 (en) Semiconductor package substrate and method for manufacturing same
KR100658022B1 (ko) 회로 장치의 제조 방법
JP2010118633A (ja) 埋込み型ソルダーバンプを持つプリント基板及びその製造方法
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
KR102557466B1 (ko) 리드 프레임 및 리드 프레임의 제조방법
US9773763B2 (en) Semiconductor device
KR100639737B1 (ko) 회로 장치의 제조 방법
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR20080047280A (ko) 반도체 장치 및 그 제조 방법
US20160381793A1 (en) Wiring board and method for manufacturing the same
KR101865873B1 (ko) 반도체 패키지 기판의 제조 방법
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
TW201832337A (zh) 線路載板及其製造方法
JP3815033B2 (ja) マルチチップモジュール用ベース基板の作製方法
JP6235682B2 (ja) 配線基板の製造方法
TW201812929A (zh) 封裝基板及其製作方法、封裝結構
TWI544846B (zh) 封裝載板及其製作方法
JP2022080214A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR20190062242A (ko) 반도체 다이를 장착하기 위한 프리몰딩된 기판 및 그의 제작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)