JP2012074456A - リードフレーム、それを用いる半導体装置及び半導体装置の製造方法 - Google Patents

リードフレーム、それを用いる半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2012074456A
JP2012074456A JP2010216790A JP2010216790A JP2012074456A JP 2012074456 A JP2012074456 A JP 2012074456A JP 2010216790 A JP2010216790 A JP 2010216790A JP 2010216790 A JP2010216790 A JP 2010216790A JP 2012074456 A JP2012074456 A JP 2012074456A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
terminal
hanger
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010216790A
Other languages
English (en)
Inventor
Daikaku Chi
大赫 遅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010216790A priority Critical patent/JP2012074456A/ja
Publication of JP2012074456A publication Critical patent/JP2012074456A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】外部接続部での実装強度及び放熱性を向上させた半導体装置を提供する。
【解決手段】リードフレーム19は、端子リード18と、端子リード18を囲む枠体4と、端子リード18と枠体4とを接続するハンガーリード2とを備える。端子リード18の側面のうち、ハンガーリード2が接続されていない側面に外部接続部7が設けられている。半導体装置は、このリードフレーム19がハンガーリード2の位置で切断されてなる端子リード18と、半導体チップ12と、樹脂5とを備えている。外部接続部7にはハンガーリード2が設けられていないので、切断面が外部接続部7に形成されることがない。
【選択図】図1

Description

本明細書に記載の技術は、半導体装置用リードフレーム、それを用いる半導体装置およびその製造方法に関する。
近年、電子機器の小型化、高速化が進んでおり、半導体装置の高密度実装及び高放熱性が要求されてきている。そのため、半導体装置の実装形態は挿入タイプから表面実装へと変化しており、表面実装型の半導体パッケージが主流となっている。しかし、挿入タイプの実装形態に比べ、表面実装では、半導体装置の主面と実装基板の主面とを接続するため、接合信頼性が落ちるという不具合がある。このような表面実装型半導体装置において、例えばリード部(外部接続部)を有する半導体装置では、はんだ付けにより実装基板上に半導体装置を実装する時に、リード部の先端面にはんだフィレットを形成させることにより、半導体装置と実装基板との接合面積を増やし、半導体装置の接合信頼性を向上させることが可能となる。また同時に、リード部の先端面とはんだとが接触するため、リード部の先端面からのはんだ経由による放熱性も向上させることが出来る。
半導体装置の基板への実装は、具体的には、半導体装置のリード部と基板とを半田付けすることにより行われる。通常、リード部には銀などによるめっきがなされ、半田との密着性の向上が図られることが多い。ここで、半導体装置はその個片化前においては、リード部がリードフレームに接続された状態である。そしてその個片化は、リードフレームを切断することにより行われる。従って、リード部の切断面にはめっきされていない母材面が露出することとなる。このような状況では、半導体装置の基板への実装時に、リード部の母材が露出している部分が酸化され、はんだが濡れ広がりにくくなり、はんだの濡れ不良が起こってしまう。結果として、はんだフィレットの形成不良により、半導体装置の実装信頼性の低下及びリード先端からの放熱性の低下が生じるおそれがある。
このような課題に対し、従来技術においては、リード部とリードフレームとの接続部の幅をリード部の他の部分の幅よりも狭く形成することにより、リードカット後の母材面の剥き出し部分の面積を小さくし、半田付け性の低下の抑制を図っている。
特開2005−353914号公報
しかしながら、従来の半導体装置では、リード部の側面部においてめっきがされていない領域を完全になくすことはできない。
本発明の目的は、半導体装置のはんだ付けによる基板上への実装時に、そのリード部の先端部でのフィレットの形成不良やはんだ付け不良を緩和し、リード部での実装強度及び放熱性を向上させた半導体装置等を提供することにある。
本発明の一例に係るリードフレームは、端子リードと、前記端子リードを囲む枠体と、前記端子リードと前記枠体とを接続するハンガーリードとを備え、前記端子リードの側面のうち、前記ハンガーリードが接続されていない側面に外部接続部が設けられている。
この構成によれば、リードフレームのうち外部部材に接続するための外部接続部にハンガーリードが形成されていないので、半導体装置を製造する際にハンガーリードを切断した場合でも、外部部材との接続するための接続部材(はんだ等)がハンガーリードの切断箇所上に設けられることがない。このため、例えばリードフレームが金属めっきを施されている場合などでは、外部接続部の先端面において接続部材の表面張力が向上し、先端面全面に接続部材のフィレットを形成することができる。このことにより、本リードフレームを用いて製造される半導体装置の実装強度や接続信頼性を向上させることができる。また、半導体装置において外部接続部の先端面から接続部材を経由した放熱効果を向上させることができる。
リードフレームの表面が金属めっきで覆われていれば、上述のように半導体装置を実装する際に接続部材の濡れ性を向上させることができるので、好ましい。
本発明の一例に係る半導体装置は、端子リードと、前記端子リードの側面に設けられ、母材が露出した断面を有するリード残存部と、前記端子リード上に搭載された半導体チップと、前記端子リード上に設けられ、前記半導体チップを覆う樹脂と備え、前記端子リードの側面のうち、前記残存部が形成されていない側面に外部接続部が設けられている。
この構成によれば、外部接続部に残存部が形成されていないので、例えば端子リード表面がめっきで覆われている場合などでは、外部接続部が設けられた側面において接続部材の表面張力が向上し、先端面全面に接続部材のフィレットを形成することができる。このことにより、半導体装置の実装強度や接続信頼性を向上させることができる。また、放熱性を向上させることもできる。
本発明のさらに別の一例に係る半導体装置は、外部接続部が設けられた側面を含む端子リードと、前記端子リード上に搭載された半導体チップと、前記端子リード上に設けられ、前記半導体チップを覆う樹脂と備え、前記端子リードの側面のうち、少なくとも前記外部接続部が設けられた側面は金属めっきで覆われている。
この構成によれば、外部接続部が金属めっきで覆われているので、実装基板上に半導体装置を搭載する際に接続部材の濡れ性を向上させることができ、接続部材のフィレットを外部接続部が設けられた側面に形成させることができ、接続の信頼性を向上させることができる。
本発明の一例に係る半導体装置の製造方法は、端子リードと、前記端子リードを囲む枠体と、前記端子リードと前記枠体とを接続するハンガーリードとを有し、前記端子リードの側面のうち前記ハンガーリードが接続されていない側面に外部接続部が設けられたリードフレームを準備する工程と、前記端子リード上に半導体チップを搭載する工程と、前記半導体チップを覆う樹脂を前記端子リード上に形成する工程と、前記ハンガーリードを切断することで、前記端子リードと、前記半導体チップと、前記樹脂とをそれぞれ備えた半導体装置を個片化する工程とを備えている。
この方法によれば、ハンガーリードが接続されていない端子リードの側面に外部接続部を形成することができる。そのため、外部接続部にハンガーリードの切断面が露出しないので、外部部材との接続時に接続部材の濡れ性を減少させるおそれがない。そのため、接続信頼性や放熱性を向上させた半導体装置を製造することが可能となる。
以上説明したように、本発明の一例に係る半導体装置によれば、ハンガーリードの切断面が外部接続部に露出することがないので、半導体装置を外部部材上に実装する際などに、接続部材の濡れ性を減少させるおそれがなく、良好な接続部材のフィレットが形成でき、接続信頼性や放熱性を向上させることが可能となる。
本発明の一実施形態に係るリードフレームを概略的に示す平面図である。 図1に示すリードフレームを用いる半導体装置の断面図である。 本発明の実施形態に係る半導体装置の実装体の側面図である。 本発明の実施形態に係る半導体装置の底面図である。 本発明の実施形態に係る半導体装置の斜視図である。 (a)〜(c)は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態の第1の変形例に係るリードフレームの平面図である。 第1の変形例に係るリードフレームを用いる半導体装置の斜視図である。 本発明の実施形態の第2の変形例に係るリードフレームの平面図である。 第2の変形例に係るリードフレームを用いる半導体装置の斜視図である。 本発明の実施形態の第3の変形例に係るリードフレームの平面図である。 図11に示すリードフレームを用いる半導体装置の断面図である。 本発明の実施形態の第3の変形例に係る半導体装置の底面図である。 本発明の実施形態の第3の変形例に係る半導体装置の斜視図である。 本発明の実施形態の第3の変形例に係る半導体装置の断面図である。
(実施形態)
図1は、本発明の一実施形態に係るリードフレームを概略的に示す平面図である。
本実施形態のリードフレーム19は、端子リード18、ハンガーリード2、及び枠体4を有している。端子リード18は、ハンガーリード2により、枠体4に接続されている。言い換えれば、端子リード18はハンガーリード2により支持されている。
通常、端子リード18、ハンガーリード2、及び枠体4は同一平面を形成するように一体となって形成されている。端子リード18は、チップ搭載側リード16及びワイヤ接続側リード1とを有している。チップ搭載側リード16には、後述する半導体チップ12が搭載される。また、ワイヤ接続側リード1には、後述するワイヤ13が接続される。図1に示す例では、チップ搭載側リード16と、これと離間して設けられているワイヤ接続側リード1とは共に四辺形であり、チップ搭載側リード16の一側面とワイヤ接続側リード1の一側面とは面一(つらいち)となっている。
チップ搭載側リード16及びワイヤ接続側リード1にはそれぞれ、後述する実装基板11(図4参照)との電気的接続のための外部接続部7が形成されている。ここで、外部接続部7とは、リードフレーム19のうち、端子リード18の所定の側面から一定の距離が離れた領域までを含む部分を指している。また、図1に示す点線で囲んだ領域3は、半導体装置をパッケージングする際に、後述するモールド樹脂5が形成される領域を表している。
リードフレーム19には、Cu系素材や、Fe−42%Ni(重量%)などのFe系素材等、機械的強度、電気伝導度、熱伝導度、耐食性などに優れた材料が母材として使用されている。リードフレーム19の表面には、ボンディング部の接続抵抗を低下させるため、または実装基板とのはんだ付け性を改善するために例えばAg、Au、Sn、Pd、Biまたは上記金属の2種類以上の合金からなる金属めっきが施されている。
本実施形態のリードフレーム19では、図1に示す面を上面とした場合、ハンガーリード2が、端子リード18の側面のうち外部接続部7が形成されていない側面に接続されている。すなわち、外部接続部7は、端子リード18のうちハンガーリード2が設けられていない領域の端部に形成されていることになる。
このような構成をとることにより、半導体装置の製造工程において、端子リード18の枠体4からの切り離しを行っても、はんだ付けの品質に影響を与える切断面が外部接続部7に形成されない。そのため、結果として、外部接続部7の全面がめっきに覆われた状態を維持できることとなり、はんだ付けの際、はんだの表面張力が向上し、外部接続部7の先端面8の全面にはんだが濡れ上がり、はんだフィレットの形成不良やはんだ付け不良の発生を効果的に抑えることができる。また、これにより、半導体装置の実装強度を増大させることができる。
さらなる効果としては、従来のリードフレームと比較し、ハンガーリード2の数を増やしたり、ハンガーリード2の太さを太くしたりできることが挙げられる。前述のように、従来のリードフレームにおいては、外部接続部における切断面の面積を小さくするために、ハンガーリードを細く形成していた。その結果、半導体チップ搭載等の際に外部から衝撃を受けた場合に、信頼性が低下するおそれがあった。しかしながら、本実施形態のリードフレーム19を用いた場合、ハンガーリード2が、端子リード18の側面のうち外部接続部7が形成されていない側面に接続されているので、切断面の面積が大きくなっても問題がない。すなわち、本実施形態のリードフレーム19では、半導体装置の信頼性向上のために、ハンガーリード2の数を増やしたり、ハンガーリード2の太さを太くしたりすることが可能となる。
上記をふまえて、ハンガーリード2の数は、適宜自由に設定してよい。図1では例えば、チップ搭載側リード16の片方の側面に2本、反対側の側面に2本、ワイヤ接続側リード1の片方の側面に1本、反対側の側面に1本のハンガーリード2が接続されている。ここで、チップ搭載側リード16にワイヤ接続側リード1よりも多くハンガーリード2が接続されているのは、後述する半導体チップ12の搭載時の負荷及びチップ搭載側リード16そのものの大きさを考慮したものである。半導体装置製造時の信頼性に足るならば、ハンガーリード2は例えばチップ搭載側リード16の片方の側面に1本だけ形成されていてもよいし、その反対側の側面にはハンガーリード2が形成されていなくてもよい。
また、ハンガーリード2の太さは、適宜自由に設定してよい。ハンガーリード2が太ければ太いほど、後述する半導体チップ12の搭載時の負荷等に対する耐久性が向上し、半導体装置の信頼性が向上する。
なお、ハンガーリード2を外部接続部7からできるだけ離れた位置に形成することが好ましい。なぜなら、リードフレーム19の切断面を外部接続部7から遠ざけた方が、はんだ付けに悪影響を及ぼす可能性を減らすことができるからである。
次に、図2〜図5を用いて、上述のリードフレーム19が用いられた本実施形態の半導体装置及びその実装体について説明する。
図2は、図1に示すリードフレームを用いる半導体装置の断面図である。同図は、図1におけるII-II断面に相当する断面を示している。また、図3は、本実施形態に係る半導体装置の実装体の側面図であり、図4は、本実施形態に係る半導体装置の底面図である。また、図5は、本実施形態に係る半導体装置の斜視図である。
図2に示すように、本実施形態の半導体装置100は、ワイヤ接続側リード1とチップ搭載側リード16とを有する端子リード18と、半導体チップ12と、モールド樹脂5とを備えている。ワイヤ接続側リード1は、ワイヤ接続部14と、外部接続部7とを有している。チップ搭載側リード16は、チップ搭載部6と、外部接続部7とを有している。
半導体チップ12はチップ搭載部6の上面上に搭載されている。また、ワイヤ13によって、半導体チップ12(上の端子)とワイヤ接続側リード1(のワイヤ接続部14)とは電気的に接続されている。チップ搭載側リード16と半導体チップ12(上の端子)とは半導体チップ12の裏面に設けられた電極により電気的に接続されるが、ワイヤ又は貫通ビアによって接続されていてもよい。なお、チップ搭載側リード16とワイヤ接続側リード1とが分離されているのは、半導体チップ12の異なる端子に接続するためである。
モールド樹脂5は、半導体チップ12及びワイヤ13を覆うように形成されている。また、モールド樹脂5はチップ搭載側リード16とワイヤ接続側リード1との間において半導体装置の底面に露出している。このモールド樹脂5が形成される領域は、図1に破線で示す領域3である。なお、結果として、図4からも分かるとおり、端子リード18の外形サイズの方が、モールド樹脂5の底面サイズよりも大きくなっている。
端子リード18には、Cu系素材や、Fe−42%NiなどのFe系素材等、機械的強度、電気伝導度、熱伝導度、耐食性などの優れた材料が母材として使用されている。端子リード18の表面には、ボンディング部の接続抵抗を低下させるためまたは実装基板とのはんだ付け性を改善するため例えばAg、Au、Sn、Pd、Biまたは上記金属の2種類以上の合金により金属めっきされている。
ここで、図3、図4及び図5に示すように、本実施形態に係る半導体装置100では、外部接続部7上に、ハンガーリード2の残存部(リード残存部)9が形成されていない。言い換えれば、ハンガーリード2の残存部9が、端子リード18の側面のうち外部接続部7が形成されていない側面に形成されている。
半導体装置100が例えば半導体発光装置(LED)である場合には、チップ搭載側リード16とワイヤ接続側リード1とは、それぞれ半導体発光素子(半導体チップ12)のn側電極、p側電極(図示せず)に電気的に接続される。しかし、半導体チップ12は半導体発光素子に限られず、集積回路が形成されたものであってもよい。
図3に示すように、図2に示す半導体装置100は実装基板11上に端子リード18を対向させた状態で搭載される。半導体装置100と実装基板11とは、はんだ10等の接続部材によって固定され、端子リード18の金属めっきで覆われた側面上の一部にはこのはんだ10が回り込んでいる。また、金属めっきで覆われず、母材が露出したハンガーリード2の残存部9は、はんだで覆われていない。
このように、はんだ付けの際に悪影響を及ぼすリードフレームの切断面(ハンガーリード2の残存部9)が、外部接続部7上には形成されていない。すなわち、外部接続部7の全面がめっきに覆われた状態となっている。結果として、半導体装置100をはんだ10を介し、実装基板11により確実に接続できるという効果を発揮する。
なお、残存部9の厚みはできるだけ薄くすることが好ましい。なぜなら、残存部9が厚くなることは、半導体装置全体の大型化につながるからである。究極的には、モールド樹脂5から突出した残存部9の厚みが0、すなわち、端子リード18の側面のうち外部接続部7が形成されていない側面と、残存部9が同一平面であることが好ましい。
なお、残存部9の数は、複数個でも単数個でもよい。図1に示すリードフレーム19を用いた場合、例えば、チップ搭載側リード16の片方の側面に2箇所、反対側の側面に2箇所、ワイヤ接続側リード1の片方の側面に1箇所、反対側の側面に1箇所、残存部9が形成される。
また、残存部9の太さは、適宜自由に設定してよい。
なお、残存部9は、外部接続部7からできるだけ離れた位置に形成することが好ましい。なぜなら、切断面を外部接続部7から遠ざけた方が、はんだ付けに悪影響を及ぼす可能性を減らすことができるからである。具体的には、図3に示すように、端子リード18の側面のうち外部接続部7が形成されていない側面において、はんだ10が接しない位置に形成することが好ましい。このような構造をとることにより、ハンガーリード2の切断による切断面がはんだと接することを避けることができるので、リードフレームの母材の露出によるはんだ付けへの悪影響を防止あるいは低減することができる。
なお、図示しないが、外部接続部7はワイヤ13及びワイヤ接続部14を介して半導体チップ12に接続される。外部接続部7は、例えばはんだ材料によって実装基板11上の配線に接続される。このはんだは外部接続部7の裏面全体と先端面8に拡がっている。
次に、本実施形態の半導体装置およびその実装体の製造方法について説明する。図6(a)〜(c)は、本実施形態に係る半導体装置の製造方法を示す断面図である。同図では、図1に示すVI-VI断面に相当する断面を示している。
まず、図6(a)に示すように、端子リード18、ハンガーリード2、及び枠体4を有するリードフレーム19を用意する。端子リード18はハンガーリード2により枠体4に接続されている。通常、端子リード18、ハンガーリード2、枠体4は同一平面を形成するように一体となっている。端子リード18は、チップ搭載側リード16及びワイヤ接続側リード1(図示せず)とを有している。リードフレーム19には、Cu系素材や、Fe−42%NiなどのFe系素材等、機械的強度、電気伝導度、熱伝導度、耐食性などの優れた材料が母材として使用されている。リードフレーム19の表面には、ボンディング部の接続抵抗を低下させるため、または実装基板とのはんだによる接着性等(はんだ付け性)を改善するため例えばAg、Au、Sn、Pd、Biまたは上記金属の2種類以上の合金により金属めっきされている。
次に、チップ搭載側リード16のチップ搭載部6上に回路形成面を上にした状態で半導体チップ12を搭載する。
次いで、半導体チップ12上のパッドとワイヤ接続部14(図示せず)とをワイヤボンディングにより接続する。チップ搭載側リード16及びワイヤ接続部14(ワイヤ接続側リード1)にはそれぞれ実装基板11(図3参照)との電気的接続のための外部接続部7が形成されている。ここで、外部接続部7とは、端子リード18のうち、端子リード18の側面から一定の距離が離れた領域までの部分を指している。
次に、図6(b)に示すように、半導体チップ12及びワイヤ13を覆うようにしてモールド樹脂5を形成する。このモールド樹脂5を形成する領域3は、図1において点線で囲まれた領域である。この結果、外部接続部7の先端面8がモールド樹脂5より露出した構造となる。
次に、図6(c)に示すように、ハンガーリード2の切断部20をカッター23によって切断し、半導体装置を個片化する。結果として、この切断により、端子リード18には、ハンガーリード2の残存部9が形成され、その切断面は、端子リード18の母材となった金属が露出した構造となる。その後、外部接続部7にはんだ10を塗布した状態で、半導体装置と実装基板11とを電気的に接続させる。
ここで、図6(c)に示すように、本実施形態の半導体装置の製造方法では、端子リード18において、側面のうち外部接続部7が形成されていない側面に形成されたハンガーリード2を切断する。このような構成及び方法をとることにより、はんだ付けに悪影響を及ぼす切断面が外部接続部7には形成されず、外部接続部7の全面がめっきに覆われた状態の半導体装置を製造することができる。この結果として、はんだ10を介して、半導体装置100が実装基板11により確実に接続された半導体装置100の実装体を製造することができる。
このように、本実施形態の半導体装置及びその製造方法によれば、外部接続部7の先端面8においてはんだフィレットを効果的に形成させることが可能であり、特に実装基板11との接着強度の優れた半導体パッケージを作製することが出来る。このため、例えばはんだ強度の低い低温はんだ実装や、リフロー実装などにおいて、パッケージの信頼性を高めることが出来る。
なお、ハンガーリード2の切断は、枠体4の側面ぎりぎりで行うことが好ましい。なぜなら、完成品としての半導体装置100において、小型化の観点から、ハンガーリード2の残存部9の厚みをできるだけ薄くすることが好ましいからである。究極的には、モールド樹脂5から突出した残存部9の厚みが0、すなわち、端子リード18における外部接続部7が形成されていない側面と、残存部9とが同一平面となるよう切断することが好ましい。また、切断・個片化後に、残存部9に対して研磨等を行うことによって、残存部9の厚みを薄くしても構わない。
−実施形態の第1の変形例−
図7は、本発明の実施形態の第1の変形例に係るリードフレームの平面図である。図8は、第1の変形例に係るリードフレームを用いる半導体装置の斜視図である。
図7に示すように、本変形例に係るリードフレームは、チップ搭載側リード16とワイヤ接続側リード1とを有する端子リード18と、枠体4と、端子リード18を枠体4に接続するハンガーリード2とを有している。また、ハンガーリード2が、チップ搭載側リード16の側面のうち外部接続部7が形成されていない側面に接続されている。ハンガーリード2はまた、ワイヤ接続側リード1の側面のうち外部接続部7が形成されていない側面に接続されている。
ここで、本変形例に係るリードフレームでは、図1に示すリードフレームと異なり、チップ搭載側リード16の側面のうちハンガーリード2が形成された側面と対向する側面にはハンガーリード2が形成されておらず、ワイヤ接続側リード1の側面のうちハンガーリード2が形成された側面と対向する側面にはハンガーリード2が形成されていない。つまり、ハンガーリード2は、ワイヤ接続側リード1及びチップ搭載側リード16のそれぞれ1つの側面のみに接続されている。すなわち、チップ搭載側リード16に接続されるハンガーリード2と、ワイヤ接続側リード1に接続されるハンガーリード2とは、端子リード18の互いに対向する側面に接続されている。チップ搭載側リード16に接続されるハンガーリード2と、ワイヤ接続側リード1に接続されるハンガーリード2とは端子リード18の中心から見て互いに点対称の位置に設けられていることになる。
この構成によれば、ワイヤ接続側リード1の4つの側面のうちハンガーリード2が接続された側面以外の3つの側面ではハンガーリード2の切断後も金属めっきが施されたままとなる。また、チップ搭載側リード16の4つの側面のうちハンガーリード2が接続された側面以外の3つの側面でもハンガーリード2の切断後に金属めっきが施されたままとなる。
すなわち、はんだ付けの際にワイヤ接続側リード1及びチップ搭載側リード16におけるハンガーリード2が接続された側面と対向する側面に金属めっきが施された状態となっているので、この側面及び外部接続部7にも制限なく、はんだフィレットを形成することが可能となる。結果として、はんだフィレットの形成不良やはんだ付け不良の発生が防止または低減され、半導体装置の実装強度を増大させることができる。
なお、チップ搭載側リード16と接続されているハンガーリード2と、ワイヤ接続側リード1と接続されているハンガーリード2が、端子リード18の異なる側面に形成されていることにより、次のような効果が期待される。すなわち、ハンガーリード2が枠体4に対して互い違いに接続されているため、半導体チップ搭載時の負荷等を分散することができ、結果として、半導体装置製造の信頼性が向上する。
なお、図7に示すように、チップ搭載側リード16に接続されるハンガーリード2については、ワイヤ接続側リード1と向かい合う側面と当該ハンガーリード2の側面とが同一平面を形成することが好ましい。同様に、ワイヤ接続側リード1に接続されるハンガーリード2については、チップ搭載側リード16と向かい合う側面と当該ハンガーリード2の側面とが同一平面を形成することが好ましい。なぜなら、ハンガーリード2の切断面を外部接続部7から遠ざけた方が、はんだ付けに悪影響を及ぼす可能性を減らすことができるからである。
また、図8に示すように、本変形例に係るリードフレームを用いた半導体装置は、ワイヤ接続側リード1とチップ搭載側リード16とを有する端子リード18と、チップ搭載側リード16上に搭載された半導体チップ(図示せず)と、半導体チップを覆うように形成されたモールド樹脂5とを備えている。本変形例に係る半導体装置は、図2に示す実施形態に係る半導体装置と同様の工程を経て作製される。
ハンガーリード2の残存部9は、外部接続部7が形成されていない領域に形成されている。外部接続部7が形成されているワイヤ接続側リード1とチップ搭載側リード16の側面全体は、金属めっきで覆われている。このため、本変形例に係る半導体装置を実装基板上に搭載する場合に、はんだフィレットの形成不良やはんだ付け不良の発生が効果的に防止または低減できる。
−実施形態の第2の変形例−
図9は、本発明の実施形態の第2の変形例に係るリードフレームの平面図である。図10は、第2の変形例に係るリードフレームを用いる半導体装置の斜視図である。
図9に示すように、本変形例に係るリードフレームは、チップ搭載側リード16とワイヤ接続側リード1とを有する端子リード18と、枠体4と、端子リード18を枠体4に接続するハンガーリード2とを有している。また、ハンガーリード2が、チップ搭載側リード16の側面のうち外部接続部7が形成されていない側面に接続されている。ハンガーリード2はまた、ワイヤ接続側リード1の側面のうち外部接続部7が形成されていない側面に接続されている。
ここで、本変形例に係るリードフレームでは、第1の変形例に係るリードフレームと異なり、チップ搭載側リード16に接続されるハンガーリード2と、ワイヤ接続側リード1に接続されるハンガーリード2とが、端子リード18の同じ側面に接続されている。すなわち、チップ搭載側リード16に接続されるハンガーリード2と、ワイヤ接続側リード1に接続されるハンガーリード2とは端子リード18の中心線から見て互いに線対称の位置に設けられていることになる。
チップ搭載側リード16に接続されているハンガーリード2と、ワイヤ接続側リード1に接続されているハンガーリード2とが、端子リード18の同一の側面に形成されていることにより、半導体装置全体の小型化の効果が期待できる。すなわち、半導体装置を個片化した際、半導体装置100には、ハンガーリード2の残存部9が形成されることとなるが、本実施形態のようにハンガーリード2を端子リード18の同一の側面に形成することにより、第1の変形例に係るリードフレームのようにハンガーリード2を互い違いに配置していた場合と比較し、残存部9の厚みによる大型化の影響を二分の一に抑えることができる。
−実施形態の第3の変形例−
図11は、本発明の実施形態の第3の変形例に係るリードフレームの平面図である。図12は、図11に示すリードフレームを用いる半導体装置の断面図である。同図は、図11におけるXII-XII断面に相当する断面を示している。また、図13は、本変形例に係る半導体装置の底面図であり、図14は、本変形例に係る半導体装置の斜視図である。
図11に示すように、本変形例に係るリードフレームは、基本的には図1に示す実施形態に係るリードフレーム19と同様の構成を有している。すなわち、ハンガーリード2が、端子リード18における外部接続部7が形成されていない側面に接続されている。また、図11において、点線で囲われた領域3がモールド樹脂5及び保護樹脂17が後に形成される範囲を示している。
リードフレームは、Cu系素材や、Fe−42%NiなどのFe系素材等、機械的強度、電気伝導度、熱伝導度、耐食性などの優れた材料が母材として使用されている。端子リード18の表面には、ボンディング部の接続抵抗を低下させるため、または実装基板とのはんだ付け性を改善するため、例えばAg、Au、Sn、Pd、Biまたは上記金属の2種類以上の合金により金属めっきされている。
図12、図13、及び図14に示すように、本変形例に係る半導体装置は、本変形例のリードフレームを用いた半導体発光装置(LED等)である。
本変形例に係る半導体装置100は、ワイヤ接続側リード1とチップ搭載側リード16とを有する端子リード18と、半導体発光素子が形成された半導体チップ12と、モールド樹脂5と、保護樹脂17とを備えている。ワイヤ接続側リード1は、ワイヤ接続部14と、外部接続部7とを有している。チップ搭載側リード16は、チップ搭載部6と、外部接続部7とを有している。
半導体チップ12はチップ搭載部6の上面上に搭載されている。また、ワイヤ13によって、半導体チップ12とワイヤ接続側リード1(のワイヤ接続部14)とは電気的に接続されている。保護樹脂17は透光性樹脂で構成され、半導体チップ12及びワイヤ13を覆うように形成されている。モールド樹脂5はリフレクターとして機能し、保護樹脂17を囲むように形成されている。
また、図14に示すように、ハンガーリード2の残存部9が、端子リード18の側面のうち外部接続部7が形成されていない側面に形成されている。この残存部9の切断面は金属めっきが施されておらず、リードフレームの母材が露出している。これに対し、外部接続部7が形成された端子リード18の側面は金属めっきで覆われている。
このような構成をとることにより、はんだ付けの際に悪影響を及ぼすリードフレームの切断面が、外部接続部7には形成されておらず、外部接続部7の全面がめっきに覆われた状態となっているので、半導体装置を、はんだを介して実装基板により確実に接続することができる。
ここで、本変形例に係る半導体装置では、図13からも分かるとおり、モールド樹脂5の底面が端子リード18の幅よりも広く、端子リード18を覆うように形成されている。図11に示す点線で囲まれた領域3がPKGモールド部、すなわちモールド樹脂5が形成される領域である。この半導体装置は、モールド樹脂を5で端子リード18を封止した後に保護樹脂17を充填されることで形成される。
このような構成にすると、端子リード18の側面もモールド樹脂5で覆われることとなり、端子リード18がモールド樹脂5から脱落するのを防ぐ効果を高めることができる。
また、従来の半導体装置では、ハンガーリードの残存部は、外部接続部に形成されていたため、ハンガーリードの残存部はモールド樹脂に覆われることはなかった。しかしながら、本変形例に係る半導体装置においては、ハンガーリード2の残存部9が、端子リード18の側面のうち外部接続部7が形成されていない側面に形成されているので、残存部9の一部までもモールド樹脂5に覆われることとなり、結果として、端子リード18の脱落を防止する効果をより高めることが可能となる。
なお、モールド樹脂5から突出した残存部9の厚みはできるだけ薄くすることが好ましい。なぜなら、残存部9の厚みが大きいと半導体装置全体の大型化につながってしまうからである。半導体装置の小型化を重視する場合には、モールド樹脂5から突出した残存部9の厚みが0であること、すなわち、モールド樹脂5の側面と、モールド樹脂5の側面に露出する残存部9の切断面とが同一平面内にあることが好ましい。
なお、ハンガーリード2の数は、複数個でも単数個でもよい。図11では例えば、チップ搭載側リード16の片方の側面に1本、反対側の側面に1本、ワイヤ接続側リード1の片方の側面に1本、反対側の側面に1本のハンガーリード2が形成されている。
また、ハンガーリード2の太さは、適宜自由に設定してよい。
なお、ハンガーリード2は、外部接続部7からできるだけ離れた位置に形成することが好ましい。なぜなら、リードフレームの切断面を外部接続部7から遠ざけた方が、はんだ付けに悪影響を及ぼす可能性を減らすことができるからである。
次に、本変形例に係る半導体装置の製造方法について説明する。図15は、本発明の実施形態の第3の変形例に係る半導体装置の断面図である。同図は、図11におけるXV-XV断面に相当する断面を示している。
まず、図11に示すようなリードフレーム19を用意する。リードフレーム19は、端子リード18、ハンガーリード2、枠体4を有している。端子リード18はハンガーリード2により枠体4に接続されている。通常、端子リード18、ハンガーリード2、枠体4は同一平面を形成するように一体となっている。端子リード18は、チップ搭載側リード16及びワイヤ接続側リード1(図示せず)とを有している。
チップ搭載側リード16及びワイヤ接続側リード1(図12参照)にはそれぞれ、実装基板との電気的接続のための外部接続部7が形成されている。ここで、外部接続部7とは、端子リード18の側面から一定の距離が離れた領域までの領域を指しており、実装基板上の配線と接続されている。
リードフレーム19には、Cu系素材や、Fe−42%NiなどのFe系素材等、機械的強度、電気伝導度、熱伝導度、耐食性などの優れた材料が母材として使用されている。リードフレーム19の表面には、ボンディング部の接続抵抗を低下させるため、または実装基板とのはんだ付け性を改善するため例えばAg、Au、Sn、Pd、Biまたは上記金属の2種類以上の合金により金属めっきされている。
次に、チップ搭載側リード16のチップ搭載部6上に半導体発光素子が形成された回路形成面を上にした状態で半導体チップ12を搭載する。次いで、半導体チップ12上のパッドとワイヤ接続部14(図示せず)とをワイヤボンディングにより接続する。
続いて、端子リード18の上面上に、半導体チップ12及びワイヤ13(図12参照)を囲むようにモールド樹脂5を形成する。モールド樹脂5を形成する領域3は図11に示す点線で囲まれた領域である。このとき、モールド樹脂5の底面の幅を端子リード18の幅よりも広くして、ハンガーリード2の一部(残存部9)もモールド樹脂5で覆う。また、端子リード18の側面のうち外部接続部7が設けられていない側面もモールド樹脂5で覆われる。
次に、モールド樹脂5により形成された凹部内に透光性の保護樹脂17を充填、固化して半導体チップ12及びワイヤ13を封止する。
次に、ハンガーリード2をカッター23によって切断し、半導体装置の個片化を行う。この切断により、端子リード18には、ハンガーリード2の残存部9が形成され、その切断面には端子リード18の母材が露出する。端子リード18の側面のうち外部接続部7が形成されていない側面に形成されたハンガーリード2を切断するので、はんだ付けの際に悪影響を及ぼす切断面が、外部接続部7には形成されないこととなる。すなわち、外部接続部7の全面がめっきに覆われた状態の半導体装置を製造することができる。
次に、外部接続部7にはんだを塗布した状態で、半導体装置と実装基板とを電気的に接続させる。
従来の方法では、ハンガーリードの残存部は、外部接続部上に形成されていたため、ハンガーリードの残存部はモールド樹脂に覆われることはなかった。しかしながら、本変形例に係る方法によれば、モールド樹脂5が端子リード18の側面のうち外部接続部7が形成されていない側面を覆っているので、端子リード18の脱落を効果的に防ぐことができる。
また、本変形例に係る方法でも、外部接続部7の全面がめっきに覆われた状態で実装基板上に半導体装置を搭載するので、はんだを介して、半導体発光装置を実装基板により確実に接合することができる。
なお、ハンガーリード2の切断は、モールド樹脂5の側面ぎりぎりで行うことが好ましい。なぜなら、完成品としての半導体発光装置において、小型化の観点から、モールド樹脂5から突出したハンガーリード2の残存部9の厚みをできるだけ薄くすることが好ましいからである。究極的には、モールド樹脂5から突出した残存部9の厚みが0、すなわち、モールド樹脂5の側面と残存部9とが同一平面となるよう切断することが好ましい。また、切断・個片化後に、モールド樹脂5から突出した残存部9に対して研磨等を行うことによって、残存部9の厚みを薄くしても構わない。
なお、上述した実施形態及びその変形例の構成は、各々自由に組み合わせてもよい。例えば、図2に示す実施形態、及びその第1の変形例に係る半導体装置において、モールド樹脂5を端子リード18の側面を覆うように形成してもよい。また例えば、図11に示す第3の変形例のリードフレームにおいて、ハンガーリード2の数をチップ搭載側リード16の片方の側面に1本のみ、ワイヤ接続側リード1の片方の側面に1本のみ形成してもよい。また例えば、第3の変形例のリードフレームにおいて、チップ搭載側リード16に接続されるハンガーリード2の側面を、ワイヤ接続側リード1と向かい合うチップ搭載側リード16の側面と同一平面となるよう形成し、ワイヤ接続側リード1に接続されるハンガーリード2の側面を、チップ搭載側リード16と向かい合うワイヤ接続側リード1の側面と同一平面となるよう形成してもよい。
また、以上で説明したリードフレーム及び半導体装置の実施形態及びその変形例は本発明の一例であって、各部材の形状や構成材料などは本発明の趣旨を逸脱しない範囲において適宜変更可能である。例えば、端子リード18の平面外形は四辺形でもよいし、それ以外の形状でもよい。
また、半導体装置の製造方法も上述した方法に限定されない。例えば、半導体装置の個片化を行わずに大きいサイズの実装基板上にリードフレームを搭載した後、ハンガーリード2をレーザー等でまとめて切断してもよい。
本発明の一例に係る半導体装置は、集積回路が形成された半導体チップやLED素子等の発光素子、受光素子など種々の半導体素子の他、圧力センサ、圧電センサ、ジャイロセンサ、温度センサ、キャパシタ、マイクロモータなどのMEMSパッケージなどを搭載することもでき、それぞれ種々の用途の電子機器に用いることが出来る。
1 ワイヤ接続側リード
2 ハンガーリード
3 領域
4 枠体
5 モールド樹脂
6 チップ搭載部
7 外部接続部
8 先端面
9 残存部
10 はんだ
11 実装基板
12 半導体チップ
13 ワイヤ
14 ワイヤ接続部
16 チップ搭載側リード
17 保護樹脂
18 端子リード
19 リードフレーム
20 切断部
23 カッター
100 半導体装置

Claims (19)

  1. 端子リードと、
    前記端子リードを囲む枠体と、
    前記端子リードと前記枠体とを接続するハンガーリードとを備え、
    前記端子リードの側面のうち、前記ハンガーリードが接続されていない側面に外部接続部が設けられているリードフレーム。
  2. 請求項1に記載のリードフレームにおいて、
    表面が金属めっきで覆われているリードフレーム。
  3. 請求項1または2に記載のリードフレームにおいて、
    前記ハンガーリードとしては第1のハンガーリードと第2のハンガーリードとが設けられており、
    前記端子リードは、前記前記第1のハンガーリードに接続され、半導体チップを搭載するためのチップ搭載側リードと、前記前記第2のハンガーリードに接続されたワイヤ接続側リードとを有しており、
    前記第1のハンガーリードと前記第2のハンガーリードとは、端子リードの互いに対向する側面に接続されているリードフレーム。
  4. 請求項1または2に記載のリードフレームにおいて、
    前記ハンガーリードとしては第1のハンガーリードと第2のハンガーリードとが設けられており、
    前記端子リードは、前記前記第1のハンガーリードに接続され、半導体チップを搭載するためのチップ搭載側リードと、前記前記第2のハンガーリードに接続されたワイヤ接続側リードとを有しており、
    前記第1のハンガーリードと前記第2のハンガーリードとは前記端子リードの同一側面に接続されているリードフレーム。
  5. 端子リードと、
    前記端子リードの側面に設けられ、母材が露出した断面を有するリード残存部と、
    前記端子リード上に搭載された半導体チップと、
    前記端子リード上に設けられ、前記半導体チップを覆う樹脂と備え、
    前記端子リードの側面のうち、前記リード残存部が形成されていない側面に外部接続部が設けられている半導体装置。
  6. 請求項5に記載の半導体装置において、
    前記端子リードの側面のうち、少なくとも前記外部接続部が設けられた側面は金属めっきで覆われている半導体装置。
  7. 請求項5または6に記載の半導体装置において、
    前記半導体チップを搭載した前記端子リードを上面に搭載する実装基板と、
    前記実装基板と前記外部接続部とを接続する接続部材とをさらに備えている半導体装置。
  8. 請求項7に記載の半導体装置において、
    前記接続部材は、前記外部接続部が設けられた前記端子リードの側面の少なくとも一部を覆っている半導体装置。
  9. 請求項5〜8のうちいずれか1つに記載の半導体装置において、
    前記樹脂の底面外形は、前記端子リードの平面外形よりも小さい半導体装置。
  10. 請求項5〜8のうちいずれか1つに記載の半導体装置において、
    前記樹脂の底面外形は、前記端子リードの平面外形よりも大きく、
    前記樹脂は、前記端子リードの側面のうち、前記リード残存部が設けられた側面の少なくとも一部を覆っている半導体装置。
  11. 請求項5〜10のうちいずれか1つに記載の半導体装置において、
    前記リード残存部としては、第1のリード残存部と、第2のリード残存部とが設けられており、
    前記端子リードは、側面に前記第1のリード残存部が設けられ、上面に前記半導体チップが搭載されたチップ搭載側リードと、側面に前記第2のリード残存部が設けられ、前記チップ搭載側リードと離間しつつ、前記半導体チップと電気的に接続されたワイヤ接続側リードとを有しており、
    前記第1のリード残存部と、前記第2のリード残存部とは、それぞれ前記端子リードの互いに対向する側面に接続されている半導体装置。
  12. 請求項5〜10のうちいずれか1つに記載の半導体装置において、
    前記リード残存部としては、第1のリード残存部と、第2のリード残存部とが設けられており、
    前記端子リードは、側面に前記第1のリード残存部が設けられ、上面に前記半導体チップが搭載されたチップ搭載側リードと、側面に前記第2のリード残存部が設けられ、前記チップ搭載側リードと離間しつつ、前記半導体チップと電気的に接続されたワイヤ接続側リードとを有しており、
    前記第1のリード残存部と前記第2のリード残存部とは、それぞれ前記端子リードの同じ側面に設けられている半導体装置。
  13. 請求項10に記載の半導体装置において、
    前記リード残存部は、前記樹脂の側面から突出している半導体装置。
  14. 請求項5〜13のうちいずれか1つの半導体装置において、
    前記半導体チップは半導体発光素子であり、
    前記樹脂は、前記半導体チップを覆う透光性の保護樹脂と、前記保護樹脂を囲むモールド樹脂とを有している半導体装置。
  15. 外部接続部が設けられた側面を含む端子リードと、
    前記端子リード上に搭載された半導体チップと、
    前記端子リード上に設けられ、前記半導体チップを覆う樹脂と備え、
    前記端子リードの側面のうち、少なくとも前記外部接続部が設けられた側面は金属めっきで覆われている半導体装置。
  16. 端子リードと、前記端子リードを囲む枠体と、前記端子リードと前記枠体とを接続するハンガーリードとを有し、前記端子リードの側面のうち前記ハンガーリードが接続されていない側面に外部接続部が設けられたリードフレームを準備する工程と、
    前記端子リード上に半導体チップを搭載する工程と、
    前記半導体チップを覆う樹脂を前記端子リード上に形成する工程と、
    前記ハンガーリードを切断することで、前記端子リードと、前記半導体チップと、前記樹脂とをそれぞれ備えた半導体装置を個片化する工程とを備えている半導体装置の製造方法。
  17. 請求項16に記載の半導体装置の製造方法において、
    少なくとも、前記端子リードの側面のうち前記外部接続部が設けられた側面は金属めっきで覆われており、
    前記半導体装置を個片化することで、前記端子リードの側面のうち前記外部接続部が設けられていない側面には母材が露出した断面を有する前記ハンガーリードの残存部が形成される半導体装置の製造方法。
  18. 請求項16または17に記載の半導体装置の製造方法において、
    個片化された前記半導体装置を、前記外部接続部と実装基板とが電気的に接続するように前記実装基板上に搭載する工程をさらに備えている半導体装置の製造方法。
  19. 請求項18に記載の半導体装置において、
    前記半導体装置を前記実装基板上に搭載する際には、前記外部接続部と前記実装基板との間だけでなく、前記外部接続部が形成された前記端子リードの側面上にも接続部材が形成される半導体装置の製造方法。
JP2010216790A 2010-09-28 2010-09-28 リードフレーム、それを用いる半導体装置及び半導体装置の製造方法 Withdrawn JP2012074456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010216790A JP2012074456A (ja) 2010-09-28 2010-09-28 リードフレーム、それを用いる半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010216790A JP2012074456A (ja) 2010-09-28 2010-09-28 リードフレーム、それを用いる半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012074456A true JP2012074456A (ja) 2012-04-12

Family

ID=46170348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010216790A Withdrawn JP2012074456A (ja) 2010-09-28 2010-09-28 リードフレーム、それを用いる半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2012074456A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167532A (ja) * 2015-03-10 2016-09-15 新日本無線株式会社 リードフレームおよびそれを用いた半導体装置の製造方法
JP2018026409A (ja) * 2016-08-08 2018-02-15 三菱電機株式会社 半導体装置
JP2020065045A (ja) * 2018-10-11 2020-04-23 旭化成エレクトロニクス株式会社 半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016167532A (ja) * 2015-03-10 2016-09-15 新日本無線株式会社 リードフレームおよびそれを用いた半導体装置の製造方法
JP2018026409A (ja) * 2016-08-08 2018-02-15 三菱電機株式会社 半導体装置
JP2020065045A (ja) * 2018-10-11 2020-04-23 旭化成エレクトロニクス株式会社 半導体素子

Similar Documents

Publication Publication Date Title
JP2022087155A (ja) 半導体装置
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP4023723B2 (ja) 表面実装型発光ダイオード
JP6244147B2 (ja) 半導体装置の製造方法
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP2021121032A (ja) 半導体装置
JP2005057067A (ja) 半導体装置およびその製造方法
US9013030B2 (en) Leadframe, semiconductor package including a leadframe and method for producing a leadframe
JP2006294809A (ja) 半導体装置
TWI692069B (zh) 半導體裝置及半導體裝置之製造方法
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
KR101115288B1 (ko) 몰디드 리드리스 패키지 및 이를 이용한 led 패키지
JP2013532898A (ja) はんだの浸入に対するはんだ障壁を有する半導体チップのキャリアデバイスと、キャリアデバイスを備えた電子部品およびオプトエレクトロニクス部品
JP2006165411A (ja) 半導体装置およびその製造方法
JP2012074456A (ja) リードフレーム、それを用いる半導体装置及び半導体装置の製造方法
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2006019465A (ja) 半導体パッケージおよびその製造方法
JP2018190882A (ja) 半導体装置
JP2006147918A (ja) 半導体装置
JP2017183417A (ja) 半導体装置
JP7022541B2 (ja) 半導体装置
CN218939665U (zh) 芯片封装结构
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131203