TWI692069B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI692069B
TWI692069B TW105121226A TW105121226A TWI692069B TW I692069 B TWI692069 B TW I692069B TW 105121226 A TW105121226 A TW 105121226A TW 105121226 A TW105121226 A TW 105121226A TW I692069 B TWI692069 B TW I692069B
Authority
TW
Taiwan
Prior art keywords
ground terminal
semiconductor device
outer peripheral
sealing resin
terminal
Prior art date
Application number
TW105121226A
Other languages
English (en)
Other versions
TW201712823A (en
Inventor
澤本修一
岩部嵩司
高尾勝大
平井盟人
齊藤讓一
Original Assignee
日商青井電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商青井電子股份有限公司 filed Critical 日商青井電子股份有限公司
Publication of TW201712823A publication Critical patent/TW201712823A/zh
Application granted granted Critical
Publication of TWI692069B publication Critical patent/TWI692069B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

半導體裝置包括：島狀物；半導體晶片，設置於上述島狀物之上表面；複數個信號端子，配置於上述半導體晶片之外周側；接地用端子，配置於上述複數個信號端子之外周側；導電性連接構件，將上述半導體晶片之複數個電極之各者與上述複數個信號端子之各者電性連接；密封樹脂，以上述島狀物之下表面、上述複數個信號端子之下表面及上述接地用端子之下表面露出於外部之方式，將上述島狀物、上述半導體晶片、上述導電性連接構件、上述複數個信號端子、及上述接地用端子加以密封；以及屏蔽金屬膜，附於上述密封樹脂之外周側面及上表面、與上述接地用端子之一部分。

Description

半導體裝置及半導體裝置之製造方法
本發明係關於一種半導體裝置及半導體裝置之製造方法。
對於行動電話、智慧型手機等移動式電子機器而言，伴隨小型化、薄型化、高功能化，而要求零件或元件之高密度安裝。因此，會因元件相互之電磁雜訊之影響而引起誤動作。若於電子機器中採用雜訊屏蔽構造，則電子機器會高背化。因此，零件級別下之雜訊屏蔽功能，換言之，使半導體裝置具有屏蔽功能之製造方法已為人所知。以下將表示此種半導體裝置之製造方法之一例。
於引線框架中形成信號用端子、接地用端子及搭載有半導體晶片之安裝部。信號用端子與接地用端子包圍安裝部之周圍而逐個地交替地配置著。信號用端子形成得較接地用端子薄。於安裝部搭載半導體晶片，藉由接合線將半導體晶片之電極與信號用端子連接，且藉由密封樹脂進行密封。藉由切晶將密封樹脂之與信號用端子及接地用端子對應之部分去除。切晶係以接地端子上之密封樹脂被全部去除而信號用端子上殘留有密封樹脂之方式進行。而且，於密封樹脂之整個面形成導電膏。
導電膏與接地用端子電性連接。然而，因信號用端子形成得較接地用端子薄，故導電膏與信號端子被絕緣。然後，將引線框架之信號用端子及接地用端子沿導電膏之外周側之端面予以切斷(例如參照專利文 獻1)。
[先前技術文獻]
[專利文獻]
專利文獻1：日本專利特開2014-183142號公報
專利文獻1之半導體裝置中，存在經由信號端子而產生雜訊干擾之可能性。
根據本發明之第1形態，半導體裝置包括：島狀物，藉由包含單層或複數個不同之金屬層之金屬膜而形成；半導體晶片，設置於上述島狀物之上表面，且具有相向之一對側部；複數個信號端子，配置於上述半導體晶片之至少上述一對側部之外周側，由上述金屬膜形成；接地用端子，配置於上述複數個信號端子之外周側，由上述金屬膜形成；導電性連接構件，將上述半導體晶片之複數個電極之各者與上述複數個信號端子之各者電性連接；密封樹脂，以上述島狀物之下表面，上述複數個信號端子之下表面及上述接地用端子之下表面露出於外部之方式，將上述島狀物、上述半導體晶片、上述導電性連接構件、上述複數個信號端子、及上述接地用端子加以密封；以及屏蔽金屬膜，附於上述密封樹脂之外周側面及上表面、與上述接地用端子之一部分。
根據本發明之第2形態，於第1形態之半導體裝置中，較佳為上述複數個信號端子及上述接地用端子藉由金屬箔、膏或鍍敷而形成。
根據本發明之第3形態，於第1或第2形態之半導體裝置中，較佳為上述屏蔽金屬膜具有藉由蒸鍍、濺鍍或鍍敷而形成之至少1層。
根據本發明之第4形態，於第3形態之半導體裝置中，較佳為上述屏蔽金屬膜具有0.1~20μm之厚度。
根據本發明之第5形態，於第1至第4中任一形態之半導體裝置中，較佳為上述半導體晶片具有矩形形狀，上述複數個信號端子沿上述半導體晶片之四邊而配置，上述接地用端子包圍上述複數個信號端子而形成於上述複數個信號端子之外周側。
根據本發明之第6形態，於第1至第5中任一形態之半導體裝置中，較佳為上述接地用端子具有內周部、及較上述內周部薄之外周部，且形成為階梯狀，上述屏蔽金屬膜接合於上述內周部之與上述外周部之邊界之階部之外周側面。
根據本發明之第7形態，於第6形態之半導體裝置中，較佳為上述密封樹脂之上述外周側面與上述接地用端子之上述階部之上述外周側面為同一平面。
根據本發明之第8形態，於第6形態之半導體裝置中，較佳為於上述接地用端子之上述外周部，沿著上述內周部排列有複數個隔開之部分。
根據本發明之第9形態，於第8形態之半導體裝置中，較佳為於排列於上述接地用端子之上述外周部之上述複數個隔開之部分之各者中，以與上述外周部相同之厚度填充有上述密封樹脂。
根據本發明之第10形態，半導體裝置之製造方法形成島狀物、信號端子及配置於上述信號端子之外周側之接地用端子，於上述島狀物之上表面 搭載半導體晶片，將上述半導體晶片之電極與上述信號端子藉由導電性連接構件電性連接而成之電子零件構成體形成於基底構件之上表面，利用密封樹脂將上述電子零件構成體密封，將與上述接地用端子之至少一部分對應之部分之上述密封樹脂去除，將屏蔽金屬膜附於上述密封樹脂之外周側面及上述接地用端子之上述至少一部分，將上述基底構件自上述島狀物、上述信號端子、上述接地用端子及上述密封樹脂剝離。
根據本發明之第11形態，於第10形態之半導體裝置之製造方法中，較佳為上述島狀物、上述信號端子及上述接地用端子藉由電鑄而形成於上述基底構件。
根據本發明之第12形態，於第10或第11形態之半導體裝置之製造方法中，較佳為於將與上述接地用端子之上述至少一部分對應之上述部分的上述密封樹脂去除時，去除上述接地用端子之上部側而於上述接地用端子形成階部，於將上述屏蔽金屬膜附於上述接地用端子之上述至少一部分時，將上述屏蔽金屬膜附於上述接地用端子之上述階部之至少一部分。
根據本發明之第13形態，於第10至第12中任一形態之半導體裝置之製造方法中，較佳為於上述基底構件上形成上述電子零件構成體時，於上述基底構件上，將包含第1電子零件構成體與第2電子零件構成體之複數個上述電子零件構成體鄰接而形成，並且將作為上述第1電子零件構成體之上述接地用端子之第1接地用端子與作為上述第2電子零件構成體之上述接地用端子之第2接地用端子一體化而形成，將上述基底構件剝離後，進而，將已一體化之上述第1接地用端子及上述第2接地用端子切斷，而分離為上述第1接地用端子與上述第2接地用端子。
根據本發明之第14形態，於第10形態之半導體裝置之製造方法中，較佳為於將上述基底構件自上述島狀物、上述信號端子，上述接地用端子及上述密封樹脂剝離後，進而，將上述島狀物、上述信號端子，上述接地用端子及附有上述屏蔽金屬膜之上述密封樹脂搭載於切割保護膠帶上。
根據本發明，因信號端子之周圍由屏蔽金屬膜所覆蓋，故可抑制於信號端子之端面產生雜訊干擾。
1、1A‧‧‧半導體裝置
10‧‧‧電子零件構成體
11、15‧‧‧島狀物
12‧‧‧信號端子
20、20a‧‧‧接地用端子
21‧‧‧內周部
22‧‧‧外周部
23‧‧‧階部
24‧‧‧隔開部
31、35‧‧‧半導體晶片
32‧‧‧接合線(導電性連接構件)
41‧‧‧密封樹脂
41a‧‧‧外周側面
41b‧‧‧上表面
51‧‧‧屏蔽金屬膜
71‧‧‧基底構件
圖1表示本發明之半導體裝置之第1實施形態，圖1(a)係自下表面觀察半導體裝置之俯視圖，圖1(b)係圖1(a)之Ib-Ib線處之剖視圖。
圖2係用以說明圖1中圖示之半導體裝置之製造方法之圖，且係表示最初之步驟之剖視圖。
圖3係用以說明繼圖2後之步驟之剖視圖。
圖4係用以說明繼圖3後之步驟之剖視圖。
圖5係用以說明本發明之半導體裝置之其他製造方法之圖，且係表示最初之步驟之剖視圖。
圖6係用以說明繼圖5後之步驟之剖視圖。
圖7係用以說明繼圖6後之步驟之剖視圖。
圖8係用以說明繼圖7後之步驟之剖視圖。
圖9表示本發明之半導體裝置之第2實施形態，圖9(a)係自下表面觀察半導體裝置之俯視圖，圖9(b)係圖9(a)之IXb-IXb線處之剖視圖。
圖10表示本發明之半導體裝置之第3實施形態，圖10(a)係自下表面觀察半導體裝置之俯視圖，圖10(b)係圖10(a)之Xb-Xb線處之剖視圖。
圖11表示本發明之半導體裝置之第4實施形態，圖11(a)係自下表面觀察半導體裝置之俯視圖，圖11(b)係圖11(a)之XIb-XIb線處之剖視圖。
圖12表示本發明之半導體裝置之第5實施形態，圖12(a)係自下表面觀察半導體裝置之俯視圖，圖12(b)係圖12(a)之XIIb-XIIb線處之剖視圖。
圖13表示本發明之半導體裝置之第6實施形態，圖13(a)係自下表面觀察半導體裝置之俯視圖，圖13(b)係圖13(a)之XIIIb-XIIIb線處之剖視圖。
-第1實施形態-
[半導體裝置]
參照圖1，對本發明之半導體裝置1之第1實施形態進行說明。圖1(a)係自下表面觀察半導體裝置1之俯視圖，圖1(b)係圖1(a)之Ib-Ib線處之剖視圖。
圖1所示之半導體裝置1係於被稱作QFN(Quad Flat-pack No-Lead，四邊扁平封裝無引腳)之半導體裝置中應用本發明者。半導體裝置1具備島狀物11、複數個信號端子12、接地用端子20、半導體晶片31、接合線32、密封樹脂41、及屏蔽金屬膜51。
島狀物11、信號端子12及接地用端子20為藉由金屬箔、膏或鍍敷而形成之金屬膜。作為該些中所使用之金屬，可使用金、銀、鈀、鎳、銅、鈷等金屬。信號端子12與接地用端子20亦可將各個不同之金屬積層而形成。即，島狀物11、信號端子12及接地用端子20藉由由單層或複數個不同之金屬層而構成之金屬膜而形成。於由複數個不同之金屬層形成金屬膜之構造之情形時，若將最下層設為金，則可使將半導體裝置1藉由回焊等焊接於電路基板時之接合性變得良好。
半導體晶片31具有矩形形狀，於半導體晶片31之上表面31a，沿四個側邊分別排列著複數個電極。半導體晶片31黏晶於較半導體晶片31稍大之矩形形狀之島狀物11之上表面。信號端子12沿半導體晶片31之四個側邊之外周排列。半導體晶片31之各電極藉由作為導電性連接構件之接合線32而電性連接於各信號端子12。另外，信號端子12例示為矩形形狀，亦可為圓形或其他形狀。
接地用端子20於信號端子12之外周側，形成為包圍所有信號端子12之環狀。接地用端子20具有壁厚之內周部21、及厚度較內周部21薄之外周部22，且形成為階梯狀。即，於內周部21與外周部22之邊界形成有階部23。內周部21之厚度與信號端子12之厚度大致相同。外周部22不設為連續之環狀形狀。外周部22如圖1(a)中所圖示般，沿內周部21之外周隔開規定之間隔而設置。即，於外周部22排列有複數個隔開部24。
半導體晶片31、接合線32、島狀物11、信號端子12及接地用端子20之內周部21藉由密封樹脂41而密封。其中，島狀物11、信號端子12及接地用端子20之各下表面露出於半導體裝置1之外部。關於密封樹 脂41，例如可使用熱硬化型環氧系樹脂。
島狀物11、信號端子12及接地用端子20之各下表面與密封樹脂41之下表面為大致同一面。密封樹脂41之外周側面41a與接地用端子20之階部23，即內周部21中之與外周部22之邊界側之側面為同一平面。而且，密封樹脂41填充於半導體裝置1之下部側中外周部22之隔開部24內。填充於外周部22之隔開部24內之密封樹脂41之厚度與外周部22之厚度相同。
於密封樹脂41之外周側面41a及上表面41b附有屏蔽金屬膜51。屏蔽金屬膜51藉由蒸鍍或濺鍍及無電電鍍而形成。作為一例，於藉由蒸鍍或濺鍍形成薄金屬膜後，藉由電鍍或無電電鍍而積層厚之金屬膜。藉由將利用蒸鍍或濺鍍形成之金屬層作為籽晶，而可效率佳地進行無電電鍍處理。
屏蔽金屬膜51亦形成於接地用端子20之階部23，即內周部21中之與外周部22之邊界側之側面。因此，可增大屏蔽金屬膜51與接地用端子20之接合強度而提高電性連接之可靠性。
[半導體裝置之製造方法1]
參照圖2~圖4，對圖1中圖示之半導體裝置之第1製造方法之例進行說明。如圖2中圖示般，於薄板狀之基底構件71上，將複數個電子零件構成體10鄰接而形成。
基底構件71例如可使用不銹鋼板等。電子零件構成體10不具有圖1中圖示之半導體裝置1之屏蔽金屬膜51。電子零件構成體10具備島狀物11、複數個信號端子12、接地用端子20a、半導體晶片31、接合線 32、及密封樹脂41。島狀物11、信號端子12及接地用端子20例如藉由電鑄而形成於基底構件71。接地用端子20a形成為與鄰接之電子零件構成體10之接地用端子20a一體化而成之寬幅之形狀。而且，接地用端子20a整體形成為與圖1中圖示之內周部21相同之厚度。另外，於基底構件71，將多數個電子零件構成體10鄰接而形成，但以下，為了簡化理解，形成2個電子零件構成體10而進行說明。
電子零件構成體10之形成方法為以下所示。另外，接地用端子20a整體雖具有相同厚度，但於接地用端子20a之外周側，形成為具有圖1所示之複數個隔開部24之形狀。
其次，將半導體晶片31黏晶於島狀物11上。而且，形成於半導體晶片31之上表面31a之電極(未圖示)與各信號端子12藉由接合線32而電性連接。
然後，藉由模鑄成型而形成密封樹脂41。密封樹脂41將半導體晶片31、接合線32、島狀物11、信號端子12及接地用端子20a加以密封。密封樹脂41以相對於鄰接之2個電子零件構成體10連續之方式，即以一體化之方式而形成。換言之，密封樹脂41跨及2個電子零件構成體10之間之接地用端子20a上而連續地形成於2個電子零件構成體10。
於基底構件71上，形成密封樹脂41一體地連續形成之複數個電子零件構成體10後，如圖2所示，使用切割刀片72將接地用端子20a上之密封樹脂41切斷。藉此，密封樹脂41針對每個電子零件構成體10而分離。然後，切割刀片72將密封樹脂41切斷而到達之接地用端子20a之一部分(接地用端子20a之寬度方向上之中央部)所對應之部分的密封樹脂 41被去除。使切割刀片72進一步向下方移動，將接地用端子20a半切。即，將接地用端子20a之寬度方向上之中央部之上部側去除。另外，圖2中，表示將中央之接地用端子20a半切之狀態，但亦將左右兩端之接地用端子20a半切。即，使切割刀片72向前後方向及左右方向移動，將形成為矩形框狀之接地用端子20a之寬度方向之中央部半切。藉由將接地用端子20a半切，而形成內周部21、及厚度較內周部21薄之外周部22。而且，於內周部21之與外周部22之邊界部形成有階部23。
於將接地用端子20a半切而形成外周部22時，填充至外周部22之隔開部24(參照圖1)中之密封樹脂41為與外周部22相同之厚度。
其次，如圖3所示，將屏蔽金屬膜51附於各電子零件構成體10之密封樹脂41之外周側面41a及上表面41b。為了附上屏蔽金屬膜51，而可使用如下方法，即，藉由蒸鍍或濺鍍形成薄膜後，藉由無電電鍍形成厚膜。屏蔽金屬膜51亦可直接對密封樹脂41之外周側面41a及上表面41b實施鍍敷而形成。藉由蒸鍍或濺鍍而形成之薄膜之厚度例如設為0.1~5.0μm左右。藉由無電電鍍形成之厚膜之厚度例如設為0.1~20μm左右。
屏蔽金屬膜51亦形成於接地用端子20a之階部23，即內周部21中之與外周部22之邊界側之側面。而且，屏蔽金屬膜51亦形成於接地用端子20a之外周部22之上表面。因此，可增大屏蔽金屬膜51之與接地用端子20a之接合強度。
而且，如圖4所示，將基底構件71自島狀物11、信號端子12、接地用端子20a及密封樹脂41剝離。然後，藉由切割刀片73，將接地用端子20a於外周部22之中央處切斷。該接地用端子20a之切斷亦於形成 為矩形框狀之接地用端子20a之4個側邊進行。藉由將接地用端子20a之全周切斷，而各電子零件構成體10連同附於上表面41b之屏蔽金屬膜51一併分離，從而獲得複數個圖1中圖示之半導體裝置1。
根據上述第1實施形態之半導體裝置1，獲得下述之效果。
(1)於連接於半導體晶片31之電極之複數個信號端子12之外周側配置有接地用端子20。信號端子12及接地用端子20除其等之下表面外藉由密封樹脂41而密封。而且，於密封樹脂41之外周側面41a及上表面41b形成有屏蔽金屬膜51。該構造中，信號端子12之外周側之端面藉由屏蔽金屬膜51覆蓋而不露出。因此，可抑制信號端子12中產生雜訊干擾。
(2)島狀物11、信號端子12及接地用端子20藉由電鑄而形成。因此，各端子之厚度變薄，可實現半導體裝置1之低背化。
(3)屏蔽金屬膜51藉由利用蒸鍍、濺鍍、無電電鍍等對密封樹脂41之附膜而形成。因此，屏蔽金屬膜51之厚度變薄，可實現半導體裝置1之低背化。
(4)接地用端子20具有內周部21、及厚度較該內周部21薄之外周部22，為於內周部21與外周部22之邊界形成有階部23之構造。因此，可將屏蔽金屬膜51亦附於接地用端子20之階部23，增大屏蔽金屬膜51與接地用端子20之接合強度，而可提高電性連接之可靠性。
(5)接地用端子20之外周部22為並非為連續之環狀形狀，而是為複數個隔開部24隔開規定間隔而排列之構造。因此，如圖2所示，於將接地用端子20a半切而形成厚度薄之外周部22時，可減輕施加至接地用端子20a之負荷。藉此，形成外周部22時，可抑制接地用端子20a之劣 化或破損。
(6)半導體裝置1之製造方法中，將半導體晶片31等藉由密封樹脂41密封後，將密封樹脂41切斷，將接地用端子20a半切。即，可將用以使接地用端子20a之外周部22之厚度變薄之步驟，與將密封樹脂41針對每個電子零件構成體10分離之步驟同時進行。因此，與使接地用端子20a之厚度變薄而形成外周部22後利用密封樹脂41進行密封之方法相比，可提高作業之效率。
[半導體裝置之製造方法2]
可使用其他製造方法作為半導體裝置1之製造方法。參照圖5~圖8，說明半導體裝置之第2製造方法之例。以下說明之方法為對於半導體裝置為接地用端子20中未形成厚度薄之外周部22之構造之情形而言較佳之製造方法。
與第1製造方法之情形同樣地，於不銹鋼板等基底構件71上，製作複數個電子零件構成體10，藉由模鑄成型，並利用密封樹脂41將所有電子零件構成體10加以密封。將該狀態表示於圖5。
於圖5之狀態下，將藉由密封樹脂41密封之電子零件構成體10自基底構件71剝離。然後，使由密封樹脂41密封之電子零件構成體10固接於作為第2基底構件之切割保護膠帶81上。切割保護膠帶81為標準UV照射類型或鍍敷對應類型之切割保護膠帶。該狀態下，使用切割刀片72，將接地用端子20a上之密封樹脂41切斷。藉此，密封樹脂41針對每個電子零件構成體10而分離。使電子零件構成體10亦與密封樹脂41一併分離之該步驟與第1製造方法之情形不同，藉由切割刀片72去除切割保護膠 帶81之上表面側而進行。藉此，於切割保護膠帶81之上表面側藉由切割刀片72去除而形成有槽部82。因此，接地用端子20a成為切除了外周部22而僅由內周部21構成之接地用端子20。將該狀態表示於圖6。
其次，如圖7所示，與第1製造方法之情形同樣地，將屏蔽金屬膜51附於各電子零件構成體10之密封樹脂41之外周側面41a及上表面41b。
然後，如圖8中圖示般，將密封樹脂41中形成有屏蔽金屬膜51之電子零件構成體10自切割保護膠帶81拾取。將拾取前及拾取後之狀態表示於圖8。
半導體裝置之第2製造方法與第1製造方法相比，添加了如下步驟，即，將由密封樹脂41密封之電子零件構成體10自不銹鋼板等基底構件71，移至作為第2基底構件之切割保護膠帶82上。然而，於使用切割刀片72將接地用端子20a上之密封樹脂41切斷之步驟中，只要藉由切割刀片72切除切割保護膠帶82之上表面側即可。因此，切割刀片72之高度位置之調整中不需要精度，從而能夠特別有效率地將接地用端子20a上之密封樹脂41切斷。
-第2實施形態-
圖9表示本發明之半導體裝置之第2實施形態，圖9(a)係自下表面觀察半導體裝置之俯視圖，圖9(b)係圖9(a)之IXb-IXb線處之剖視圖。
圖9中圖示之半導體裝置1中，接地用端子20之外周部22具有連續之環狀形狀。換言之，第2實施形態之半導體裝置1中，接地用端子20之外周部22形成為連續之環狀，不具有圖1中圖示之第1實施形態 之半導體裝置1中之隔開部24。
於將接地用端子20半切而形成厚度薄之外周部22時，只要不產生接地用端子20之劣化或破損，則即便設為第2實施形態之構造亦無妨。
第2實施形態中之其他構成與第1實施形態相同，對與對應之構件附上相同之符號並省略說明。第2實施形態之半導體裝置1亦可與第1實施形態同樣地製作。
因此，第2實施形態中，亦可實現第1實施形態之效果(1)~(4)及(6)。而且，根據第2實施形態，可進一步提高信號端子12中之雜訊干擾之抑制效果。
-第3實施形態-
圖10表示本發明之半導體裝置之第3實施形態，圖10(a)係自下表面觀察半導體裝置之俯視圖，圖10(b)係圖10(a)之Xb-Xb線處之剖視圖。
圖10中圖示之半導體裝置1中，接地用端子20不具有環狀形狀。接地用端子20於信號端子12之外周側隔開而配置有複數個。圖10中圖示之例中，接地用端子20係於信號端子12之左右一對側邊側，每側配置有2個，於前後一對側邊側，每側配置有1個。
第3實施形態中之其他構成與第1實施形態相同，對與對應之構件附上相同之符號並省略說明。而且，第3實施形態之半導體裝置1亦可與第1實施形態同樣地製作。
第3實施形態中，各接地用端子20亦接合於附在密封樹脂 41之外周側面41a及上表面41b之屏蔽金屬膜51。藉此，信號端子12之外周側之端面藉由屏蔽金屬膜51而覆蓋。因此，第3實施形態中亦可實現第1實施形態之效果(1)~(4)及(6)。
-第4實施形態-
圖11表示本發明之半導體裝置之第4實施形態，圖11(a)係自下表面觀察半導體裝置之俯視圖，圖11(b)係圖11(a)之XIb-XIb線處之剖視圖。
第4實施形態表示較之第3實施形態而進一步減少了接地用端子20之數量之例。第4實施形態之半導體裝置1中，接地用端子20僅形成2個，即，於1個對角線上配置有一對。圖10中，各接地用端子20之外周側之端面與左右之側面面對面地配置。然而，各接地用端子20之外周側之端面亦可與前後之側面面對面地配置。
第4實施形態中之其他構成與第1實施形態相同，對與對應之構件附上相同之符號並省略說明。第4實施形態之半導體裝置1亦可與第1實施形態同樣地製作。
第4實施形態中亦可實現第1實施形態之效果(1)~(4)及(6)。
-第5實施形態-
圖12表示本發明之半導體裝置之第5實施形態，圖12(a)係自下表面觀察半導體裝置之俯視圖，圖12(b)係圖12(a)之XIIb-XIIb線處之剖視圖。
信號端子12具有於半導體晶片31之外周呈雙重之環狀配置 之構成，就該點而言，第5實施形態之半導體裝置1與第4實施形態不同。即，內周側與外周側之形成為2個環狀之信號端子12中的外周側之信號端子12中之幾個(該實施形態中為6個)具有作為接地用端子20之功能。該構造中，可使成為外周側之信號端子12中之剩餘之端子，換言之，無須用作信號端子12之端子，作為接地用端子20發揮功能。
第5實施形態中之其他構成與第4實施形態相同，對與對應之構件附上相同之符號並省略說明。第5實施形態之半導體裝置1亦可與第1實施形態同樣地製作。
第5實施形態中亦可實現與第4實施形態之效果相同之效果。
另外，圖12中，例示了信號端子12於半導體晶片31之外周呈雙重之環狀配置之構成。然而，亦可設為於半導體晶片31之外周，呈三重以上之環狀配置有信號端子12之構成。
-第6實施形態-
圖13表示本發明之半導體裝置之第6實施形態，圖13(a)係自下表面觀察半導體裝置之俯視圖，圖13(b)係圖13(a)之XIIIb-XIIIb線處之剖視圖。
圖13中圖示之半導體裝置1A係於被稱作DFN(Dual Flat-pack No-Lead，雙側扁平封裝無引腳)之半導體裝置中應用本發明者。
半導體裝置1A具備島狀物15、複數個信號端子12、接地用端子20、半導體晶片35、接合線32、密封樹脂41、及屏蔽金屬膜51。島狀物15具有圓形形狀。半導體裝置1A為DFP(Dual Flat Package，雙側引 腳扁平封裝)，電極(未圖示)僅沿長邊側之一對側邊而排列成兩行。半導體晶片55黏晶於圓形之島狀物15。另外，半導體晶片35於圖13(a)中，由兩點鏈線圖示。
信號端子12沿半導體晶片35之長邊，即，沿電極之排列方向，於相向之側邊排列成兩行。於信號端子12之行之一端部設置有接地用端子20。
第6實施形態之半導體裝置1A之其他構成與第1~第5實施形態之半導體裝置1相同。即，接地用端子20具有內周部21、外周部22及階部23。接地用端子20之階部23接合於附在密封樹脂41之外周側面41a及上表面41b之屏蔽金屬膜51。藉此，信號端子12之外周側之端面藉由屏蔽金屬膜51而覆蓋。因此，第6實施形態中亦可實現第1實施形態之效果(1)~(4)及(6)。
另外，第1~第5實施形態之半導體裝置1中，亦可代替QFN之半導體晶片31而應用DFN之半導體晶片35。該情形時，將信號端子12沿半導體晶片35之電極之排列而排列成兩行即可。
而且，亦可選擇性地組合第1~第6實施形態。
上述各實施形態中，例示了將接地用端子20之階部23設為與密封樹脂41之外周側面41a為同一平面之構造。然而，接地用端子20之階部23未必需要與密封樹脂41之外周側面41a為同一平面，接地用端子20之階部23亦可形成於與密封樹脂41之外周側面41a產生階差之位置。其中，於設為在接地用端子20之階部23與密封樹脂41之外周側面41a之間設置階差之構造之情形時，較佳為接地用端子20之階部23位於較密封樹 脂41之外周側面41a靠外周側。這是因為，若如此，則對接地用端子20之階部23與密封樹脂41之外周側面41a之階差部附屏蔽金屬膜51將變得容易。
上述第2~第6實施形態中，例示了於接地用端子20設置階部23之構造。然而，第2~第6實施形態中，亦可如第1實施形態之半導體裝置1之第2製造方法中說明般，設為接地用端子20不具有階部23之構造，即，接地用端子20僅具有內周部21而不具有外周部22之構造。
上述半導體裝置之製造方法中，例示了如下方法：於基底構件71上形成將接地用端子20a及密封樹脂41一體化而成之複數個電子零件構成體10，形成屏蔽金屬膜51後，將接地用端子20a及密封樹脂41切斷，而獲得各個半導體裝置1。然而，亦可於基底構件71上形成將接地用端子20a及密封樹脂41相互分離而形成之複數個電子零件構成體10，並於各電子零件構成體10形成屏蔽金屬膜51。
第3~第6實施形態(圖10~圖13)中，圖示了接地用端子20具有矩形形狀。然而，接地用端子20可設為圓形、橢圓形、或矩形以外之多邊形狀、或者該些形狀之組合等其他形狀。
以上已對各種實施形態進行了說明，但本發明不限定於該些內容。於本發明之技術思想之範圍內考慮之其他形態亦包含於本發明之範圍內。
如下之優先權基礎申請案之揭示內容作為引用文而編入。
日本專利申請案2015年第136216號(2015年7月7日申請)
1‧‧‧半導體裝置
11‧‧‧島狀物
12‧‧‧信號端子
20‧‧‧接地用端子
21‧‧‧內周部
22‧‧‧外周部
23‧‧‧階部
24‧‧‧隔開部
31‧‧‧半導體晶片
31a‧‧‧上表面
32‧‧‧接合線(導電性連接構件)
41‧‧‧密封樹脂
41a‧‧‧外周側面
41b‧‧‧上表面
51‧‧‧屏蔽金屬膜

Claims (14)

  1. 一種半導體裝置，包括：島狀物，藉由複數個不同之金屬之鍍敷層而形成；半導體晶片，設置於上述島狀物之上表面，且具有相向之一對側部；複數個信號端子，配置於上述半導體晶片之至少上述一對側部之外周側，由上述複數個不同之金屬之上述鍍敷層形成；接地用端子，配置於上述複數個信號端子之外周側，由上述複數個不同之金屬之上述鍍敷層形成；導電性連接構件，將上述半導體晶片之複數個電極之各者與上述複數個信號端子之各者電性連接；密封樹脂，以上述島狀物之下表面，上述複數個信號端子之下表面及上述接地用端子之下表面露出於外部之方式，將上述島狀物、上述半導體晶片、上述導電性連接構件、上述複數個信號端子、及上述接地用端子加以密封；以及屏蔽金屬膜，附於上述密封樹脂之外周側面及上表面、上述接地用端子之一部分；上述島狀物、上述複數個信號端子及上述接地用端子之各下表面與上述密封樹脂之下表面為大致同一面。
  2. 如申請專利範圍第1項之半導體裝置，其中，上述複數個不同之金屬之上述鍍敷層之最下層由金形成。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，上述屏蔽金屬膜具有藉由蒸鍍或濺鍍而形成之至少1層。
  4. 如申請專利範圍第1或2項之半導體裝置，其中，上述屏蔽金屬膜具有：第1層，藉由蒸鍍或濺鍍而形成；以及第2層，藉由鍍敷形成於上述第1層上。
  5. 如申請專利範圍第3項之半導體裝置，其中，上述屏蔽金屬膜具有0.1~20μm之厚度。
  6. 如申請專利範圍第1或2項之半導體裝置，其中，上述半導體晶片具有矩形形狀，上述複數個信號端子沿上述半導體晶片之四邊而配置，上述接地用端子包圍上述複數個信號端子而形成於上述複數個信號端子之外周側。
  7. 如申請專利範圍第1或2項之半導體裝置，其中，附有上述屏蔽金屬膜之上述接地用端子之上述一部分係上述接地用端子之外周側面。
  8. 如申請專利範圍第7項之半導體裝置，其中，上述密封樹脂之上述外周側面與上述接地用端子之上述外周側面為同一平面。
  9. 一種半導體裝置之製造方法，形成島狀物、信號端子及配置於上述信號端子之外周側之接地用端子，於上述島狀物之上表面搭載半導體晶片，將上述半導體晶片之電極與上述信號端子藉由導電性連接構件電性連接而成之電子零件構成體形成於基底構件之上表面，利用密封樹脂從上述基底構件之上表面將上述電子零件構成體密封，將與上述接地用端子之至少一部分對應之部分之上述密封樹脂去除， 將屏蔽金屬膜附於上述密封樹脂之外周側面及上述接地用端子之上述至少一部分，將上述基底構件自上述島狀物、上述信號端子、上述接地用端子及上述密封樹脂剝離，獲得上述島狀物、上述信號端子及上述接地用端子之各下表面與上述密封樹脂之下表面為大致同一面之半導體裝置。
  10. 如申請專利範圍第9項之半導體裝置之製造方法，其中，藉由在將與上述接地用端子之至少一部分對應之部分之上述密封樹脂去除時，將與上述接地用端子之上述至少一部分對應之上述部分去除，形成上述接地用端子之外周側面之至少一部分，所形成之上述接地用端子之上述外周側面之上述至少一部分，係附有上述屏蔽金屬膜的上述接地用端子之上述至少一部分。
  11. 如申請專利範圍第9項之半導體裝置之製造方法，其中，上述島狀物、上述信號端子及上述接地用端子藉由電鑄而形成於上述基底構件。
  12. 如申請專利範圍第10項之半導體裝置之製造方法，其中，於將與上述接地用端子之上述至少一部分對應之上述部分去除時，形成上述接地用端子之外周側面之整個面，於將上述屏蔽金屬膜附於上述接地用端子之上述外周側面之上述至少一部分時，將上述屏蔽金屬膜附於上述接地用端子之上述外周側面之上述整個面。
  13. 如申請專利範圍第9或10項之半導體裝置之製造方法，其中，於上述基底構件上形成上述電子零件構成體時，於上述基底構件上， 將包含第1電子零件構成體與第2電子零件構成體之複數個上述電子零件構成體鄰接而形成，並且將作為上述第1電子零件構成體之上述接地用端子之第1接地用端子與作為上述第2電子零件構成體之上述接地用端子之第2接地用端子一體化而形成，將上述基底構件剝離後，進而，將已一體化之上述第1接地用端子及上述第2接地用端子切斷，而分離為上述第1接地用端子與上述第2接地用端子。
  14. 如申請專利範圍第9或10項之半導體裝置之製造方法，其中，於將上述基底構件自上述島狀物、上述信號端子，上述接地用端子及上述密封樹脂剝離後，進而，將上述島狀物、上述信號端子，上述接地用端子及附有上述屏蔽金屬膜之上述密封樹脂搭載於切割保護膠帶上。
TW105121226A 2015-07-07 2016-07-05 半導體裝置及半導體裝置之製造方法 TWI692069B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015136216A JP6149072B2 (ja) 2015-07-07 2015-07-07 半導体装置およびその製造方法
JPJP2015-136216 2015-07-07
PCT/JP2016/064925 WO2017006633A1 (ja) 2015-07-07 2016-05-19 半導体装置および半導体装置の製造方法
WOPCT/JP2016/064925 2016-05-19

Publications (2)

Publication Number Publication Date
TW201712823A TW201712823A (en) 2017-04-01
TWI692069B true TWI692069B (zh) 2020-04-21

Family

ID=57685410

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121226A TWI692069B (zh) 2015-07-07 2016-07-05 半導體裝置及半導體裝置之製造方法

Country Status (6)

Country Link
US (2) US10854557B2 (zh)
JP (1) JP6149072B2 (zh)
CN (1) CN107851619A (zh)
GB (1) GB2556255B (zh)
TW (1) TWI692069B (zh)
WO (1) WO2017006633A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6723448B2 (ja) * 2017-05-09 2020-07-15 三菱電機株式会社 半導体装置およびその製造方法
KR102309053B1 (ko) * 2018-01-15 2021-10-06 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 패키지 및 그 제조 방법
KR102624200B1 (ko) * 2018-04-25 2024-01-15 에스케이하이닉스 주식회사 전자기 차폐층을 갖는 반도체 패키지
JP7063718B2 (ja) * 2018-05-17 2022-05-09 エイブリック株式会社 プリモールド基板とその製造方法および中空型半導体装置とその製造方法
CN112002677A (zh) * 2020-08-25 2020-11-27 济南南知信息科技有限公司 一种rf通信组件及其制造方法
WO2022065395A1 (ja) * 2020-09-25 2022-03-31 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423643B1 (en) * 1999-10-01 2002-07-23 Shinko Electric Industries Co., Ltd Process of making carrier substrate and semiconductor device
CN100382296C (zh) * 2002-10-24 2008-04-16 松下电器产业株式会社 引线框架、树脂密封型半导体装置及其制造方法
CN100561732C (zh) * 2003-09-25 2009-11-18 飞思卡尔半导体公司 形成半导体封装的方法及其结构
US8053872B1 (en) * 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
JP2013235999A (ja) * 2012-05-10 2013-11-21 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014183142A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置、半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196603A (ja) 1992-12-23 1994-07-15 Shinko Electric Ind Co Ltd リードフレームの製造方法
WO2005059995A2 (en) * 2003-12-18 2005-06-30 Rf Module And Optical Design Limited Semiconductor package with integrated heatsink and electromagnetic shield
TW200531245A (en) 2004-03-09 2005-09-16 Optimum Care Int Tech Inc Fabrication method for precise unit structure of chip leadframe
JP2006206696A (ja) * 2005-01-26 2006-08-10 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
US20110180933A1 (en) 2008-05-30 2011-07-28 Yasunori Inoue Semiconductor module and semiconductor module manufacturing method
US7838332B2 (en) * 2008-11-26 2010-11-23 Infineon Technologies Ag Method of manufacturing a semiconductor package with a bump using a carrier
US7799602B2 (en) 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
WO2011049128A1 (ja) 2009-10-20 2011-04-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP5375630B2 (ja) * 2010-01-25 2013-12-25 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP2011228322A (ja) * 2010-04-15 2011-11-10 Alps Electric Co Ltd 電子回路モジュールの製造方法及び電子回路モジュール
JP5699331B2 (ja) 2011-03-29 2015-04-08 大日本印刷株式会社 半導体装置および半導体装置の製造方法
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
JP5512566B2 (ja) * 2011-01-31 2014-06-04 株式会社東芝 半導体装置
US8969136B2 (en) 2011-03-25 2015-03-03 Stats Chippac Ltd. Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
JP2013165157A (ja) * 2012-02-10 2013-08-22 Denso Corp 半導体装置の製造方法
JP2013197209A (ja) 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
JP6239147B2 (ja) 2014-12-09 2017-11-29 三菱電機株式会社 半導体パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423643B1 (en) * 1999-10-01 2002-07-23 Shinko Electric Industries Co., Ltd Process of making carrier substrate and semiconductor device
CN100382296C (zh) * 2002-10-24 2008-04-16 松下电器产业株式会社 引线框架、树脂密封型半导体装置及其制造方法
CN100561732C (zh) * 2003-09-25 2009-11-18 飞思卡尔半导体公司 形成半导体封装的方法及其结构
US8053872B1 (en) * 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
JP2013235999A (ja) * 2012-05-10 2013-11-21 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2014183142A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 半導体装置、半導体装置の製造方法

Also Published As

Publication number Publication date
GB2556255B (en) 2021-02-10
CN107851619A (zh) 2018-03-27
JP2017022167A (ja) 2017-01-26
WO2017006633A1 (ja) 2017-01-12
US10854557B2 (en) 2020-12-01
GB201800780D0 (en) 2018-03-07
US20190326227A1 (en) 2019-10-24
US10854560B2 (en) 2020-12-01
JP6149072B2 (ja) 2017-06-14
GB2556255A (en) 2018-05-23
US20180197822A1 (en) 2018-07-12
TW201712823A (en) 2017-04-01

Similar Documents

Publication Publication Date Title
TWI692069B (zh) 半導體裝置及半導體裝置之製造方法
TWI569398B (zh) 半導體元件封裝及其製作方法
US20110049685A1 (en) Semiconductor device with electromagnetic interference shielding
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
US8115288B2 (en) Lead frame for semiconductor device
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
US9978695B1 (en) Semiconductor device including leadframe with a combination of leads and lands and method
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
JP2013197209A (ja) 半導体装置及びその製造方法
US10090228B1 (en) Semiconductor device with leadframe configured to facilitate reduced burr formation
US8994156B2 (en) Semiconductor device packages with solder joint enhancement elements
US9508631B1 (en) Semiconductor device including leadframe with a combination of leads and lands and method
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
CN108074901B (zh) 具有可湿拐角引线的半导体器件及半导体器件组装方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
JP2017108172A (ja) 半導体装置
US11810840B2 (en) Semiconductor device
US20150097278A1 (en) Surface mount semiconductor device with additional bottom face contacts
KR101354504B1 (ko) 절단에 의해 인너리드가 분리된 반도체 패키지
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2017208421A (ja) 半導体装置
JP2011044585A (ja) 半導体装置及びその製造方法、並びに電子機器