JP2017208421A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017208421A
JP2017208421A JP2016099029A JP2016099029A JP2017208421A JP 2017208421 A JP2017208421 A JP 2017208421A JP 2016099029 A JP2016099029 A JP 2016099029A JP 2016099029 A JP2016099029 A JP 2016099029A JP 2017208421 A JP2017208421 A JP 2017208421A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor chip
light
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016099029A
Other languages
English (en)
Inventor
弘招 松原
Hiroaki Matsubara
弘招 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016099029A priority Critical patent/JP2017208421A/ja
Publication of JP2017208421A publication Critical patent/JP2017208421A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】封止樹脂の熱膨張および熱収縮によって接続金属線が切断したり、外れたりするのを抑制することができる半導体装置を提供する。【解決手段】半導体装置1は、受光部7aと複数のパッド電極8とが上面に形成された半導体チップ2と、半導体チップの周囲に配置された複数のリード4と、半導体チップ2の複数のパッド電極8と複数のリード4とを電気的に接続する複数のボンディングワイヤ9と、半導体チップ2および複数のボンディングワイヤ9を封止する封止樹脂5とを含む。封止樹脂5は、外部から受光部7aに光を入力させるための受光経路を形成しかつ透光性を有する第1樹脂11と、受光経路以外の部分を形成する第2樹脂12とを含む。第2樹脂12の熱膨張係数は、第1樹脂11の熱膨張係数よりも小さい。【選択図】図2

Description

この発明は、半導体装置に関し、特に受光部または投光部を有する半導体装置に関する。
受光部を有する半導体装置として、上面に受光部と複数の電極とが形成された半導体チップと、半導体チップの周囲に配置された複数のリードと、半導体チップの複数の電極と複数のリードとを電気的に接続する複数のワイヤと、半導体チップ、複数のワイヤおよび複数のリードを封止する透光性の封止樹脂とを含むものが提案されている。封止樹脂は、SiO等のフィラーを含まない透明樹脂からなる。
特開2000−232235号公報
前述の従来の半導体装置(以下、従来例という)では、封止樹脂はフィラーを含まない透明樹脂から構成されている。フィラーを含まない透明樹脂からなる従来例の封止樹脂は、フィラーを含む不透明樹脂からなる一般的な封止樹脂に比べて、熱膨張係数が大きい。したがって、従来例では、加熱工程および冷却工程を伴うリフロー時において、封止樹脂の熱膨張および熱収縮の度合いが、不透明な一般的な封止樹脂に比べて大きくなる。このため、リフロー時において、封止樹脂の熱膨張および熱収縮によってワイヤに応力がかかり、ワイヤが切断したり、外れたりするおそれがある。特に、ワイヤと電極への接続部や、ワイヤのリードへの接続部において、ワイヤが切断したり、外れたりしやすい。このようなことは、リフロー時でなくても、外部環境の温度変化によって起こりうる。
この発明の目的は、封止樹脂の熱膨張および熱収縮によって接続金属線が切断したり、外れたりするのを抑制することができる半導体装置を提供することである。
この発明による第1の半導体装置は、受光部および複数の電極が上面に形成された半導体チップと、前記半導体チップの周囲に配置された複数の端子と、前記半導体チップの複数の電極と前記複数の端子とを電気的に接続する複数の接続金属線と、前記半導体チップおよび前記複数の接続金属線を封止する封止樹脂とを含む。前記封止樹脂は、外部から前記受光部に光を入力させるための受光経路を形成しかつ透光性を有する第1樹脂と、前記受光経路以外の部分を形成する第2樹脂とを含む。前記各接続金属線、前記各接続金属線の前記電極への接続部および前記各接続金属線の前記端子への接続部は、前記第2樹脂によって封止されている。前記第2樹脂の熱膨張係数は、前記第1樹脂の熱膨張係数よりも小さい。
この構成では、透光性を有する第1樹脂によって受光経路が形成されているので、第1樹脂を通じて外部の光を受光部に入力させることができる。
一方、この構成では、各接続金属線、各接続金属線の電極への接続部および各接続金属線の端子への接続部は、第2樹脂によって封止されている。第2樹脂は第1樹脂よりも熱膨張係数が小さいので、第2樹脂は第1樹脂に比べて熱膨張および熱収縮の度合いが小さい。このため、接続金属線が透光性を有する第1樹脂で封止されている場合に比べて、接続金属線に係る熱応力を低減させることができる。これにより、封止樹脂の熱膨張および熱収縮によって接続金属線が切断したり、外れたりするのを抑制することができる。
この発明の一実施形態では、前記半導体チップは、半導体チップ本体と、前記半導体チップ本体の上面に形成された受光素子とを含み、前記受光素子の上面が受光部を構成している。
この発明の一実施形態では、前記封止樹脂は、前記端子の下面が露出するように、前記半導体チップ、前記複数の接続金属線および前記複数の端子を封止している。
この発明の一実施形態では、上面および下面を有し、当該上面に前記半導体チップがダイボンディングされていて、当該下面が前記封止樹脂の下面に露出するように前記封止樹脂で封止されたダイパッドをさらに含む。
この発明の一実施形態では、前記接続金属線は、銅、金またはアルミニウムからなる。
この発明の一実施形態では、前記第1樹脂は、透明の熱硬化型のエポキシ系樹脂からなり、前記第2樹脂は、SiOフィラーを含む熱硬化型のエポキシ系樹脂からなる。
この発明の一実施形態では、前記半導体装置は、QFN(Quad Flat Non-leaded Package)が適用された半導体装置である。
この発明の一実施形態では、前記半導体装置は、SON(Small Outlined Non-leaded Package)が適用された半導体装置である。
この発明の一実施形態では、前記半導体装置は、SOP(Small Outlined Package)が適用された半導体装置である。
この発明による第2の半導体装置は、投光部および複数の電極が上面に形成された半導体チップと、前記半導体チップの周囲に配置された複数の端子と、前記半導体チップの複数の電極と前記複数の端子とを電気的に接続する複数の接続金属線と、前記半導体チップおよび前記複数の接続金属線を封止する封止樹脂とを含む。前記封止樹脂は、前記投光部から外部に光を出力させるための投光経路を形成しかつ透光性を有する第1樹脂と、前記投光経路以外の部分を形成する第2樹脂とを含む。前記各接続金属線、前記各接続金属線の前記電極への接続部および前記各接続金属線の前記端子への接続部は、前記第2樹脂によって封止されている。前記第2樹脂の熱膨張係数が前記第1樹脂の熱膨張係数よりも小さい。
この構成では、透光性を有する第1樹脂によって投光経路が形成されているので、半導体チップの投光部から取り出される光を、第1樹脂を通じて外部に出力させることができる。
一方、この構成では、各接続金属線、各接続金属線の電極への接続部および各接続金属線の端子への接続部は、第2樹脂によって封止されている。第2樹脂は第1樹脂よりも熱膨張係数が小さいので、第2樹脂は第1樹脂に比べて熱膨張および熱収縮の度合いが小さい。このため、接続金属線が透光性を有する第1樹脂で封止されている場合に比べて、接続金属線に係る熱応力を低減させることができる。これにより、封止樹脂の熱膨張および熱収縮によって接続金属線が切断したり、外れたりするのを抑制することができる。
この発明の一実施形態では、前記半導体チップは、発光素子チップからなる。
この発明の一実施形態では、前記接続金属線は、銅、金またはアルミニウムからなる。
この発明の一実施形態では、前記第1樹脂は、透明の熱硬化型のエポキシ系樹脂からなり、前記第2樹脂は、SiOフィラーを含む熱硬化型のエポキシ系樹脂からなる。
図1は、本発明の第1実施形態に係る半導体装置の上面および側面を示す図解的な斜視図である。 図2は、図1のII−II線に沿う図解的な断面図である。 図3は、図1の半導体装置の下面および側面を示す図解的な斜視図である。 図4は、図1の半導体装置の製造に用いられるリードフレームの一部を示す底面図である。 図5は、図1の半導体装置の製造工程を示す図解的な断面図である。 図6は、図5の次の工程を示す図解的な断面図である。 図7は、図6の次の工程を示す図解的な断面図である。 図8は、図7の次の工程を示す図解的な断面図である。 図9は、図8の次の工程を示す図解的な断面図である。 図10は、図9の次の工程を示す図解的な断面図である。 図11は、図10の次の工程を示す図解的な断面図である。 図12は、この発明の第2実施形態に係る半導体装置を示す図解的な断面図である。 図13は、この発明の第3実施形態に係る半導体装置を示す図解的な平面図である。 図14は、図13の半導体装置の図解的な断面図である。 図15は、図13の半導体装置に使用されている半導体チップを示す図解的な平面図である。 図16は、図15の半導体チップの図解的な断面図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の第1実施形態に係る半導体装置の上面および側面を示す図解的な斜視図である。図2は、図1のII−II線に沿う図解的な断面図である。図3は、図1の半導体装置の下面および側面を示す図解的な斜視図である。
半導体装置1は、QFN(Quad Flat Non-leaded Package)が適用された半導体装置である。この半導体装置1は、受光部7aを有する半導体チップ2と、ダイパッド3と、複数のリード4と、封止樹脂5とを備えている。ダイパッド3は、半導体チップ2を支持するためのものである。複数のリード4は、半導体チップ2と電気的に接続されている。封止樹脂5は、半導体チップ2、ダイパッド3および複数のリード4を封止している。
半導体チップ2は、半導体チップ本体6と、半導体チップ本体6の上面(表面)の中央部に形成された受光素子7とを含む。半導体チップ本体6には、受光素子7から出力される光検出信号の増幅・補正等を行うための信号処理回路が内蔵されている。半導体チップ本体6は、受光素子7が形成されている側の表面を上方に向けた状態で、ダイパッド3上にダイボンディングされている。受光素子7の上面が受光部7aとなっている。半導体チップ本体6の表面には、受光素子7の周囲に、複数個のパッド電極8が形成されている。パッド電極8は、半導体チップ本体6の最表面に形成された表面保護膜から配線層の一部を露出させることによって形成されている。各パッド電極8は、ボンディングワイヤ(接続金属線)9によってリード4に接続されている。ボンディングワイヤ9は、金、銅、アルミニウム等の金属線からなる。
封止樹脂5は、図1に示すように、例えば、上下方向に扁平な略直方体形状に形成されている。上下方向は、半導体装置1の厚さ方向と同義である。略直方体状の封止樹脂5は、底面をなす下面5aと、天面をなす上面5bと、下面5aおよび上面5bに対して略垂直な方向に延びる側面5cとを有している。下面5aおよび上面5bは、いずれも平坦面である。下面5aおよび上面5bは、平面視において、たとえば略矩形状に形成されている。側面5cは、下面5aおよび上面5bに連なっている。換言すれば、半導体装置1は、下面5aおよび上面5bのそれぞれの4辺に連なる4つの側面5cを有している。
封止樹脂5は、外部から受光部7aに光を入力させるための受光経路を形成しかつ透光性を有する第1樹脂11と、受光経路以外の部分を形成する第2樹脂12とからなる。第1樹脂(受光経路)11は、半導体チップ本体6の上面の受光素子7を含む中央部から、上方に向かって広がる略円錐台形状である。第1樹脂11は、透明樹脂(透光性樹脂)からなる。第1樹脂11は、例えば、フィラーを含まない熱硬化型のエポキシ系樹脂からなる。
第2樹脂12は、封止樹脂5における第1樹脂(受光経路)11以外の部分を形成している。したがって、各ボンディングワイヤ9、各ボンディングワイヤ9の半導体チップ本体6のパッド電極8への接続部および各ボンディングワイヤ9のリード4への接続部は、第2樹脂12によって封止されている。第2樹脂12は、第1樹脂11よりも熱膨張係数が小さい樹脂からなる。第2樹脂12は、この実施形態では、不透明樹脂(遮光性樹脂)からなる。第2樹脂12は、例えば、強度や硬度を高めるためのフィラーを含む熱硬化型のエポキシ系樹脂からなる。強度や硬度を高めるためのフィラーには、例えば、SiOフィラー、Alフィラー等がある。この実施形態では、第2樹脂12は、SiOフィラーを含む熱硬化型のエポキシ系樹脂からなる。
ダイパッド3およびリード4は、後述するように、銅または銅を含む合金からなる金属薄板から形成される。
ダイパッド3は、平面視矩形状である。図2および図3に示すように、ダイパッド3は、その下面3aが封止樹脂5の下面5aから露出している。この封止樹脂5の下面5aから露出するダイパッド3の下面3aには、下面3aの略全面を覆うように半田濡れ性を高めるための半田めっき層(図示略)が形成されている。ダイパッド3の上面に、半導体チップ2がダイボンディングされている。
複数のリード4は、ダイパッド3の各側面と直交する各方向における両側に、それぞれ同数ずつ設けられている。ダイパッド3の各側面に対向するリード4は、その対向する側面と平行な方向に等間隔に配置されている。
各リード4は、ダイパッド3の側面と直交する方向(ダイパッド3との対向方向)に長尺な平面視矩形状に形成されている。各リード4は、その下面4a(接続面)が封止樹脂5の下面5aから露出し、長手方向の外側端面4bが封止樹脂5の側面5cから露出している。また、リード4の下面4aと外側端面4bとが交差して形成された角部も封止樹脂5から露出している。リード4の下面4aには、半田濡れ性を高めるための半田めっき層(図示略)が形成されている。
リード4の下面4aは、実装基板(配線基板)上のランドに半田接合される外部端子として機能する。一方、リード4の上面は、封止樹脂5内に封止されている。このリード4の上面は、インナーリードとしての役割を担い、ボンディングワイヤ9が接続されている。
図4は、半導体装置1の製造に用いられるリードフレームの一部を示す底面図である。
半導体装置1は、後述するように、リードフレーム20を用いたMAP方式により製造される。リードフレーム20は、銅を含む金属(たとえば、銅を主成分として、この銅に対して、Co、Fe、Ni、Cr、Sn、Znなどの元素を、10分の数%〜数%添加して得られる銅合金)の薄板を加工することにより形成される。
リードフレーム20は、格子状の支持部21と、支持部21に取り囲まれる各矩形領域内に配置されるダイパッド3と、ダイパッド3の周囲に配置される複数のリード(リード構成部材)4とを一体的に備えている。
ダイパッド3は、各角部と支持部21との間に架設される吊りリード22によって支持部21に支持されている。各リード4は、ダイパッド3側と反対側の端部が支持部21に接続されている。互いに隣り合うダイパッド3の間において、一方のダイパッド3の周囲に配置される各リード4と他方のダイパッド3の周囲に配置される各リード4とは、リード4の長手方向に支持部21を挟んで対向し、一直線状に延びている。
図5〜図11は、半導体装置1の製造方法を示す図解的な断面図である。
半導体装置1の製造方法について説明する。まず、図5に示すように、リードフレーム20が用意される。なお、図5〜図11において、リードフレーム20は、その切断面のみが示されている。
次に、図6に示すように、リードフレーム20のダイパッド3上に、たとえば、高融点はんだ(融点が260℃以上のはんだ)、銀ペーストなどからなる接合材(図示せず)を介して、半導体チップ2がダイボンディングされる。次に、半導体チップ2のパッド電極8とリード4の上面とが、たとえば、金、銅またはアルミニウムの細線からなるボンディングワイヤ9で接続される(ボンディング工程)。
その後、封止樹脂を形成するための樹脂封止工程が行われる。つまり、まず、図7に示すように、受光経路となる部分(第1樹脂11が形成される部分)にゴム等からなるマスク部材35が配置された状態で、リードフレーム20が封止用の金型に入れられ、ダイパッド3の下面3a、リード4の下面4aおよび支持部21の下面が露出するように、リードフレーム20および半導体チップ2の大部分が第2樹脂12の材料からなる封止樹脂32によって封止される。
次に、図8に示すように、マスク部材35が除去される。これにより、受光経路となる部分に凹部33が形成される。そして、図9に示すように、凹部33内に、第1樹脂11の材料からなる封止樹脂31が充填される。以下において、封止樹脂31と封止樹脂32とを合わせて封止樹脂30という場合がある。
樹脂封止工程が終了すると、半製品40が完成する。半製品40は、リードフレーム20と、半導体チップ2と、これらを封止した封止樹脂30(31,32)とを含んでいる。封止樹脂30は、リードフレーム20を覆う板状をなしている。封止樹脂30は、その底面をなす下面30aと、その天面をなす上面30bとを含んでいる。封止樹脂30の下面30aから、ダイパッド3の下面3a、リード4の下面4aおよび支持部21の下面が露出される。ダイパッド3の下面3aおよびリード4の下面4aは、封止樹脂30の下面30aと面一になっている。
その後、半製品40を切断して半導体装置1を個別に切り出す工程が行われる。この工程が完了すると、封止樹脂30は、個々の半導体装置1の封止樹脂5となる(図11参照)。
具体的には、まず、封止樹脂30から露出する、ダイパッド3の下面3aおよびリード4の下面4aに、半田めっき層(図示略)が形成される(めっき工程)。
次に、図10に示すように、リードフレーム20の支持部21上に設定されたダイシングライン(図示略)に沿って、ダイシングブレード34を移動させる。ダイシングブレード34は、その円盤形状の中心軸線まわりに回転しながら、ダイシングライン上を移動する。その際、ダイシングブレード34は、支持部21の下面側(封止樹脂30の下面30a側)から入れられる。これにより、支持部21と、支持部21上の封止樹脂30と、支持部21の両側の所定幅の領域に存在するリード4の基端部と、リード4の基端部上の封止樹脂30が除去される(ダイシング工程)。
これにより、図11に示すように、各リード4が支持部21から切り離されるとともに、封止樹脂30が切り分けられて封止樹脂5となる。また、封止樹脂30における封止樹脂31は、封止樹脂5における第1樹脂11となり、封止樹脂30における封止樹脂32は、封止樹脂5における第2樹脂12となる。こうして、リード4の下面4aおよび外側端面4bと、リード4の下面4aと外側端面4bとが交差して形成される角部とが封止樹脂5から露出し、図1に示す構造の半導体装置1の個片が得られる。
前述の第1実施形態では、透光性を有する第1樹脂11によって受光経路が形成されているので、第1樹脂11を通じて外部の光を受光部7aに入力させることができる。
一方、各ボンディングワイヤ9、各ボンディングワイヤ9の半導体チップ本体6のパッド電極8への接続部および各ボンディングワイヤ9のリード4への接続部は、第2樹脂12によって封止されている。第2樹脂12は第1樹脂11よりも熱膨張係数が小さいので、第2樹脂12は第1樹脂11に比べて熱膨張および熱収縮の度合いが小さい。このため、ボンディングワイヤ9が透光性を有する第1樹脂11で封止されている場合に比べて、ボンディングワイヤ9に係る熱応力を低減させることができる。これにより、封止樹脂の熱膨張および熱収縮によってボンディングワイヤ9が切断したり、外れたりするのを抑制することができる。
前述の第1実施形態に係る半導体装置1は、QFNが適用された半導体装置であるが、この発明は、SON(Small Outlined Non-leaded Package)が適用された半導体装置にも適用することができる。
図12は、この発明の第2実施形態に係る半導体装置を示す図解的な断面図である。図12は、第1実施形態の図2の断面図に対応する断面図である。図12において、前述の図2に示された各部に対応する部分には、図2と同じ符号を付して示す。
半導体装置1Aは、SOP(Small Outlined Package)が適用された半導体装置である。第2実施形態に係る半導体装置1Aは、第1実施形態に係る半導体装置1に比べて、リード4の形態が異なっている。複数のリード4は、ダイパッド3の4つの側面のうち、1組の対向する2側面の両側に、それぞれ同数ずつ設けられている。各リード4は、正面から見てクランク状であり、封止樹脂5内に配置されたインナーリード部41と、封止樹脂5から外部に突出したアウターリード部42とを有している。半導体チップ本体6のパッド電極8は、ボンディングワイヤ9によってリード4のインナーリード部41に接続されている。その他の点は、前述の第1実施形態に係る半導体装置1と同様である。この第2実施形態においても、前述の第1実施形態と同様な効果が得られる。
図13は、この発明の第3実施形態に係る半導体装置を示す図解的な平面図である。図14は、図13の半導体装置の図解的な断面図である。
半導体装置1Bは、上面が開口されたケース51と、ケース51内に収容され、上発光素子チップ(半導体チップ)101と、ケース51内の空間部に充填された封止樹脂52とを含む。
発光素子チップ101は、平面視四角形状であり、上面と、下面と、それらを連結する側面とを有している。発光素子チップ101の上面は、高域部121と、高域部121よりも低い位置にある低域部122とを含んでいる。低域部122は、平面視において、周縁部と1つのコーナ部とに形成されている。高域部121は、平面視において、低域部122に囲まれた領域に形成されている。平面視において、低域部122の高域部121側の縁部と、高域部121の低域部122の縁部との間には、それらを接続するための接続部123が形成されている。コーナ部の低域部122と高域部121との間を接続する接続部123は、平面視において内方に凸の湾曲面に形成されている。
コーナ部の低域部122には、n側電極109が形成されている。高域部121には、n側電極109のあるコーナ部と対向するコーナ部に、p側電極116が形成されている。高域部121上面のうち、p側電極116を含むコーナ部を除いた領域(図13に網点で示す領域)が、光が取り出される投光部124となっている。つまり、発光素子チップ101の上面121,122には、投光部124と、投光部124の周囲に配置された複数の電極109,116が形成されている。
ケース51は、底壁53と側壁54とを含む。底壁53は、発光素子チップ101を支持する絶縁基板55と、絶縁基板55の両端から露出するように設けられた一対の端子56,57とを備えている。発光素子チップ101は、投光部124が上を向くような姿勢で、絶縁基板55に接着剤(図示略)を介して接合されている。
発光素子チップ101のp側電極116と一方の端子56とが、ボンディングワイヤ(接続金属線)58によって接続されている。発光素子チップ101のn側電極109と他方の端子57とが、ボンディングワイヤ59よって接続されている。
封止樹脂52は、投光部124から外部に光を出力させるための投光経路を形成しかつ透光性を有する第1樹脂61と、投光経路以外の部分を形成する第2樹脂62とからなる。第1樹脂(投光経路)61は、発光素子チップ101の投光部124から、上方に向かって広がる略角錐台形状である。第1樹脂61は、透明樹脂(透光性樹脂)からなる。第1樹脂61は、例えば、フィラーを含まない熱硬化型のエポキシ系樹脂からなる。
第2樹脂62は、封止樹脂52における第1樹脂(投光経路)61以外の部分を形成している。したがって、各ボンディングワイヤ58,59、各ボンディングワイヤ58,59の発光素子チップ101の電極109,116への接続部および各ボンディングワイヤ58,59の端子56,57への接続部は、第2樹脂62によって封止されている。第2樹脂62は、第1樹脂61よりも熱膨張係数が小さい樹脂からなる。第2樹脂62は、この実施形態では、不透明樹脂(遮光性樹脂)からなる。第2樹脂62は、例えば、強度や硬度を高めるためのフィラーを含む熱硬化型のエポキシ系樹脂からなる。強度や硬度を高めるためのフィラーには、例えば、SiOフィラー、Alフィラー等がある。この実施形態では、第2樹脂62は、SiOフィラーを含む熱硬化型のエポキシ系樹脂からなる。
図15は、図13の半導体装置に使用されている発光素子チップを示す図解的な平面図である。図16は、図15の発光素子チップの図解的な断面図である。
発光素子チップ101は、平面視四角形状のチップ状である。発光素子チップ101は、表面102Aおよび裏面102Bを有する基板102と、基板102の表面102Aに順に積層されたn型導電型半導体層103、発光層104およびp型導電型半導体層105とを含む。以下、n型導電型半導体層103を「n型半導体層103」といい、p型導電型半導体層105を「p型半導体層105」という。基板102は、平面視で四角形状である。n型半導体層103における周縁部付近を除いた部分と、発光層104と、p型半導体層105とによって、半導体積層構造部106が構成されている。半導体積層構造部106は、平面視において、基板102とほぼ相似の四角形状であり、1つのコーナ部に切除部106Aを有している。切除部106Aの側面(接続部123の一部を構成している)は、平面視において内方に向かって突出した湾曲面に形成されている。
基板102は、発光層104の発光波長λ(たとえば450nm)に対して透明な材料(たとえば、サファイア、GaNまたはSiC)からなる。「発光波長に対して透明」とは、具体的には、たとえば、発光波長の透過率が60%以上の場合をいう。この実施形態では、基板102は、サファイア基板である。基板102の厚さは、たとえば、200μm〜300μmである。
基板102の表面102Aには、n型半導体層103へ突出する複数の円錐台状の凸部107が形成されている。これらの凸部107は、図15に示すように、離散配置されている。この実施形態では、各凸部107は、SiNで形成されている。各凸部107は、基板102の表面102Aをエッチングすることにより、形成してもよい。
基板102の表面102Aに凸部107が形成されているので、基板102の表面102Aとn型半導体層103との界面において光が全反射するのを抑制することができる。
これにより、光取り出し効率を向上させることができる。たとえば、基板102の裏面102Bで反射して、基板102とn型半導体層103との界面に対して様々な角度で入射する光が、当該界面において基板102の裏面102B側に全反射するのを抑制できる。これにより、光取り出し効率を向上させることができる。
n型半導体層103は、基板102の表面102Aに積層されている。n型半導体層103は、基板102の表面102Aの全域を覆っている。n型半導体層103によって、全ての凸部107は覆われている。n型半導体層103は、n型のGaNからなり、発光層104の発光波長λに対して透明である。
n型半導体層103について、基板102の表面102Aを覆う下面を裏面103Bといい、裏面103Bとは反対側の上面を表面103Aということにする。n型半導体層103の表面103Aには、中央部の高位領域と、高位領域の周囲の高位領域より低い低位領域とが存在する。これにより、n型半導体層103の表面103Aには、高位領域と低位領域との境界部に段差が形成されている。
高位領域におけるn型半導体層103が、半導体積層構造部106内のn型半導体層を構成している。低位領域におけるn型半導体層103を、半導体積層構造部106から引き出された引き出し部108ということにする。引き出し部108では、その側面が基板102の側面と面一に揃う位置まで外側に引き出されている。引き出し部108は、半導体積層構造部106の周囲を取り囲むように形成されている。
引き出し部108の表面(低域部122)には、半導体積層構造部106の切除部106Aに対応する領域に、n側電極109が接触して形成されている。n側電極109は、引き出し部108の表面に形成されたn側透明電極層110と、n側透明電極層110上に形成されたn側パッド111とからなる。n側透明電極層110は、平面視で基板102の4辺と平行な4辺を有する四角形状であり、半導体積層構造部106の切除部106Aの側面に対向するコーナ部が外方に突出した湾曲面に形成されている。n側透明電極層110は、たとえば、発光層104の発光波長λに対して透明な材料(たとえば、ITO、ZnO)からなる。n側パッド111は、平面視で円形状である。n側パッド111は、たとえば、Cr、Auからなる。
発光層104は、n型半導体層103上に積層されている。発光層104は、n型半導体層103の表面103Aにおける高位領域の全域を覆っている。発光層104は、この実施形態では、Inを含む窒化物半導体(たとえばInGaN)からなる。
p型半導体層105は、発光層104上に積層されている。p型半導体層105は、発光層104の表面の全域を覆っている。p型半導体層105は、p型のGaNからなり、発光層104の発光波長λに対して透明である。このように、n型半導体層103とp型半導体層105とで発光層104を挟んだ発光ダイオード構造(半導体積層構造部106)が形成されている。
p型半導体層105における発光層104とは反対側の表面には、半導体積層構造部106の切除部106Aと対向するコーナ寄りの位置に、平面視で円形状の絶縁膜(電流遮断用絶縁膜)112が形成されている。絶縁膜112は、たとえば、発光層104の発光波長λに対して透明なSiOからなる。
p型半導体層105の表面の周縁部を除いた領域(電流注入領域)には、p側透明電極層115が形成されている。p側透明電極層115におけるp型半導体層105とは反対側の表面が高域部121である。p側透明電極層115によって、絶縁膜112は覆われている。p側透明電極層115は、たとえば、発光層104の発光波長λに対して透明な材料(たとえば、ITO、ZnO)からなる。p側透明電極層115の厚さは、たとえば、100nm〜300nm程度である。
p側透明電極層115におけるp型半導体層105とは反対側の表面(高域部121)には、絶縁膜112の表面と対向する位置(図16では絶縁膜112の真上位置)に、p側電極(p側パッド)116が形成されている。p側電極116は、平面視で絶縁膜112より径の小さな円形状である。p側電極116は、たとえば、Cr、Auからなる。高域部121のうちp側電極116を含むコーナ部を除いた領域が投光部124である。
前述の絶縁膜112は、よく知られているように、半導体積層構造部106におけるp側電極116の直下以外に電流を流し、p側電極116によって遮られる光を低減させるために設けられている。
この発光素子チップ101では、n側電極109(n側パッド111)とp側電極(p側パッド)116との間に順方向電圧を印加すると、p側電極116からn側電極109へ向かって電流が流れる。電流は、p側電極116からn側電極109へ向かって、p側透明電極層115、p型半導体層105、発光層104およびn型半導体層103を、この順番で流れる。このように電流が流れることによって、n型半導体層103から発光層104に電子が注入され、p型半導体層105から発光層104に正孔が注入される。そして、これらの正孔および電子が発光層104で再結合することにより、発光層104から波長440nm〜460nmの光が発生する。この光は、p型半導体層105およびp側透明電極層115を透過して、p側透明電極層115の表面(高域部121)の投光部124から取り出される。
発光層104からn型半導体層103側に向かった光は、n型半導体層103を透過する。そして、この光の一部は、n型半導体層103と基板102との界面や、基板102の裏面等で反射する。反射した光は、n型半導体層103、発光層104、p型半導体層105およびp側透明電極層115をこの順で透過して、p側透明電極層115の表面(高域部121)の投光部124から取り出される。
上記第3実施形態では、透光性を有する第1樹脂61によって投光経路が形成されているので、発光素子チップ101の投光部124から取り出される光を第1樹脂61を通じて外部に出力させることができる。
一方、各ボンディングワイヤ58,59、各ボンディングワイヤ58,59の発光素子チップ101の電極109,116への接続部および各ボンディングワイヤ58,59の端子56,57への接続部は、第2樹脂62によって封止されている。第2樹脂62は第1樹脂61よりも熱膨張係数が小さいので、第2樹脂62は第1樹脂61に比べて熱膨張および熱収縮の度合いが小さい。このため、ボンディングワイヤ58,59が透光性を有する第1樹脂61で封止されている場合に比べて、ボンディングワイヤ58,59に係る熱応力を低減させることができる。これにより、封止樹脂の熱膨張および熱収縮によってボンディングワイヤ58,59が切断したり、外れたりするのを抑制することができる。
この発明は、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1,1A,1B 半導体装置
2 半導体チップ
3 ダイパッド
3a 下面
4 リード
4a 下面
4b 外側端面
5 封止樹脂
5a 下面
5b 上面
5c 側面
6 半導体チップ本体
7 受光素子
7a 受光部
8 パッド電極
9 ボンディングワイヤ
11 第1樹脂
12 第2樹脂
20 リードフレーム
21 支持部
22 吊りリード
30 封止樹脂
30a 下面
30b 上面
31 封止樹脂
32 封止樹脂
41 インナーリード部
42 アウターリード部
51 ケース
52 封止樹脂
53 底壁
54 側壁
55 絶縁基板
56,57 端子
58,59 ボンディングワイヤ
61 第1樹脂
62 第2樹脂
101 発光素子チップ(半導体チップ)
109 n側電極
116 p側電極
121 高域部
122 低域部
123 接続部
124 投光部

Claims (13)

  1. 受光部および複数の電極が上面に形成された半導体チップと、
    前記半導体チップの周囲に配置された複数の端子と、
    前記半導体チップの複数の電極と前記複数の端子とを電気的に接続する複数の接続金属線と、
    前記半導体チップおよび前記複数の接続金属線を封止する封止樹脂とを含み、
    前記封止樹脂は、外部から前記受光部に光を入力させるための受光経路を形成しかつ透光性を有する第1樹脂と、前記受光経路以外の部分を形成する第2樹脂とを含み、
    前記各接続金属線、前記各接続金属線の前記電極への接続部および前記各接続金属線の前記端子への接続部は、前記第2樹脂によって封止されており、
    前記第2樹脂の熱膨張係数は、前記第1樹脂の熱膨張係数よりも小さい、半導体装置。
  2. 前記半導体チップは、半導体チップ本体と、前記半導体チップ本体の上面に形成された受光素子とを含み、前記受光素子の上面が受光部を構成している、請求項1に記載の半導体装置。
  3. 前記封止樹脂は、前記端子の下面が露出するように、前記半導体チップ、前記複数の接続金属線および前記複数の端子を封止している、請求項1または2に記載の半導体装置。
  4. 上面および下面を有し、当該上面に前記半導体チップがダイボンディングされていて、当該下面が前記封止樹脂の下面に露出するように前記封止樹脂で封止されたダイパッドをさらに含む、請求項3に記載の半導体装置。
  5. 前記接続金属線は、銅、金またはアルミニウムからなる、請求項1〜4のいずれか一項に記載の半導体装置。
  6. 前記第1樹脂は、透明の熱硬化型のエポキシ系樹脂からなり、
    前記第2樹脂は、SiOフィラーを含む熱硬化型のエポキシ系樹脂からなる、請求項1〜5のいずれか一項に記載の半導体装置。
  7. 前記半導体装置は、QFN(Quad Flat Non-leaded Package)が適用された半導体装置である、請求項1〜6のいずれか一項に記載の半導体装置。
  8. 前記半導体装置は、SON(Small Outlined Non-leaded Package)が適用された半導体装置である、請求項1〜6のいずれか一項に記載の半導体装置。
  9. 前記半導体装置は、SOP(Small Outlined Package)が適用された半導体装置である、請求項1〜6のいずれか一項に記載の半導体装置。
  10. 投光部および複数の電極が上面に形成された半導体チップと、
    前記半導体チップの周囲に配置された複数の端子と、
    前記半導体チップの複数の電極と前記複数の端子とを電気的に接続する複数の接続金属線と、
    前記半導体チップおよび前記複数の接続金属線を封止する封止樹脂とを含み、
    前記封止樹脂は、前記投光部から外部に光を出力させるための投光経路を形成しかつ透光性を有する第1樹脂と、前記投光経路以外の部分を形成する第2樹脂とを含み、
    前記各接続金属線、前記各接続金属線の前記電極への接続部および前記各接続金属線の前記端子への接続部は、前記第2樹脂によって封止されており、
    前記第2樹脂の熱膨張係数は、前記第1樹脂の熱膨張係数よりも小さい、半導体装置。
  11. 前記半導体チップは、発光素子チップからなる、請求項10に記載の半導体装置。
  12. 前記接続金属線は、銅、金またはアルミニウムからなる、請求項10または11に記載の半導体装置。
  13. 前記第1樹脂は、透明の熱硬化型のエポキシ系樹脂からなり、
    前記第2樹脂は、SiOフィラーを含む熱硬化型のエポキシ系樹脂からなる、請求項10〜12のいずれか一項に記載の半導体装置。
JP2016099029A 2016-05-17 2016-05-17 半導体装置 Pending JP2017208421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016099029A JP2017208421A (ja) 2016-05-17 2016-05-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016099029A JP2017208421A (ja) 2016-05-17 2016-05-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2017208421A true JP2017208421A (ja) 2017-11-24

Family

ID=60414913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016099029A Pending JP2017208421A (ja) 2016-05-17 2016-05-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2017208421A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310563A (ja) * 2005-04-28 2006-11-09 Rohm Co Ltd 光通信モジュール
JP2007173562A (ja) * 2005-12-22 2007-07-05 Sharp Corp 光半導体装置およびそれを備えた電子機器
JP2007201140A (ja) * 2006-01-26 2007-08-09 Rohm Co Ltd 半導体受光装置及び半導体受光装置の製造方法
JP2009054938A (ja) * 2007-08-29 2009-03-12 Sumitomo Electric Ind Ltd 受光モジュール
JP2009302221A (ja) * 2008-06-12 2009-12-24 Nec Electronics Corp 電子装置及びその製造方法
JP2011249484A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 半導体装置の製造方法及び半導体装置
JP2012222315A (ja) * 2011-04-14 2012-11-12 Nitto Denko Corp 反射樹脂シート、発光ダイオード装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310563A (ja) * 2005-04-28 2006-11-09 Rohm Co Ltd 光通信モジュール
JP2007173562A (ja) * 2005-12-22 2007-07-05 Sharp Corp 光半導体装置およびそれを備えた電子機器
JP2007201140A (ja) * 2006-01-26 2007-08-09 Rohm Co Ltd 半導体受光装置及び半導体受光装置の製造方法
JP2009054938A (ja) * 2007-08-29 2009-03-12 Sumitomo Electric Ind Ltd 受光モジュール
JP2009302221A (ja) * 2008-06-12 2009-12-24 Nec Electronics Corp 電子装置及びその製造方法
JP2011249484A (ja) * 2010-05-25 2011-12-08 Panasonic Corp 半導体装置の製造方法及び半導体装置
JP2012222315A (ja) * 2011-04-14 2012-11-12 Nitto Denko Corp 反射樹脂シート、発光ダイオード装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR102120268B1 (ko) 발광 장치
KR101426433B1 (ko) 반도체 발광소자를 제조하는 방법
JP7240148B2 (ja) 光結合装置
TWI692069B (zh) 半導體裝置及半導體裝置之製造方法
JP6645781B2 (ja) 半導体発光装置
US10651337B2 (en) Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same
KR101762597B1 (ko) 반도체 발광소자용 기판
KR101764129B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20150037216A (ko) 발광 디바이스
JP2017208421A (ja) 半導体装置
TWI531096B (zh) 側面發光型發光二極體封裝結構及其製造方法
JP6899226B2 (ja) 半導体装置
KR101863549B1 (ko) 반도체 발광소자
KR20160047306A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101403640B1 (ko) 반도체 발광소자 및 이를 봉지하는 방법
US20230098414A1 (en) Semiconductor device
JP2018074067A (ja) 半導体装置
KR101294711B1 (ko) 반도체 발광소자
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP6265306B1 (ja) 発光装置
KR101895234B1 (ko) 화합물 반도체 광소자
KR20170052546A (ko) 반도체 발광소자 및 이를 제조하는 방법
JP6414334B1 (ja) 発光装置
KR101855189B1 (ko) 반도체 발광소자
KR20170109167A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210401