JP2017208421A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017208421A JP2017208421A JP2016099029A JP2016099029A JP2017208421A JP 2017208421 A JP2017208421 A JP 2017208421A JP 2016099029 A JP2016099029 A JP 2016099029A JP 2016099029 A JP2016099029 A JP 2016099029A JP 2017208421 A JP2017208421 A JP 2017208421A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor chip
- light
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
一方、この構成では、各接続金属線、各接続金属線の電極への接続部および各接続金属線の端子への接続部は、第2樹脂によって封止されている。第2樹脂は第1樹脂よりも熱膨張係数が小さいので、第2樹脂は第1樹脂に比べて熱膨張および熱収縮の度合いが小さい。このため、接続金属線が透光性を有する第1樹脂で封止されている場合に比べて、接続金属線に係る熱応力を低減させることができる。これにより、封止樹脂の熱膨張および熱収縮によって接続金属線が切断したり、外れたりするのを抑制することができる。
この発明の一実施形態では、前記封止樹脂は、前記端子の下面が露出するように、前記半導体チップ、前記複数の接続金属線および前記複数の端子を封止している。
この発明の一実施形態では、前記接続金属線は、銅、金またはアルミニウムからなる。
この発明の一実施形態では、前記第1樹脂は、透明の熱硬化型のエポキシ系樹脂からなり、前記第2樹脂は、SiO2フィラーを含む熱硬化型のエポキシ系樹脂からなる。
この発明の一実施形態では、前記半導体装置は、SON(Small Outlined Non-leaded Package)が適用された半導体装置である。
この発明の一実施形態では、前記半導体装置は、SOP(Small Outlined Package)が適用された半導体装置である。
一方、この構成では、各接続金属線、各接続金属線の電極への接続部および各接続金属線の端子への接続部は、第2樹脂によって封止されている。第2樹脂は第1樹脂よりも熱膨張係数が小さいので、第2樹脂は第1樹脂に比べて熱膨張および熱収縮の度合いが小さい。このため、接続金属線が透光性を有する第1樹脂で封止されている場合に比べて、接続金属線に係る熱応力を低減させることができる。これにより、封止樹脂の熱膨張および熱収縮によって接続金属線が切断したり、外れたりするのを抑制することができる。
この発明の一実施形態では、前記接続金属線は、銅、金またはアルミニウムからなる。
この発明の一実施形態では、前記第1樹脂は、透明の熱硬化型のエポキシ系樹脂からなり、前記第2樹脂は、SiO2フィラーを含む熱硬化型のエポキシ系樹脂からなる。
図1は、本発明の第1実施形態に係る半導体装置の上面および側面を示す図解的な斜視図である。図2は、図1のII−II線に沿う図解的な断面図である。図3は、図1の半導体装置の下面および側面を示す図解的な斜視図である。
半導体装置1は、QFN(Quad Flat Non-leaded Package)が適用された半導体装置である。この半導体装置1は、受光部7aを有する半導体チップ2と、ダイパッド3と、複数のリード4と、封止樹脂5とを備えている。ダイパッド3は、半導体チップ2を支持するためのものである。複数のリード4は、半導体チップ2と電気的に接続されている。封止樹脂5は、半導体チップ2、ダイパッド3および複数のリード4を封止している。
ダイパッド3は、平面視矩形状である。図2および図3に示すように、ダイパッド3は、その下面3aが封止樹脂5の下面5aから露出している。この封止樹脂5の下面5aから露出するダイパッド3の下面3aには、下面3aの略全面を覆うように半田濡れ性を高めるための半田めっき層(図示略)が形成されている。ダイパッド3の上面に、半導体チップ2がダイボンディングされている。
各リード4は、ダイパッド3の側面と直交する方向(ダイパッド3との対向方向)に長尺な平面視矩形状に形成されている。各リード4は、その下面4a(接続面)が封止樹脂5の下面5aから露出し、長手方向の外側端面4bが封止樹脂5の側面5cから露出している。また、リード4の下面4aと外側端面4bとが交差して形成された角部も封止樹脂5から露出している。リード4の下面4aには、半田濡れ性を高めるための半田めっき層(図示略)が形成されている。
図4は、半導体装置1の製造に用いられるリードフレームの一部を示す底面図である。
リードフレーム20は、格子状の支持部21と、支持部21に取り囲まれる各矩形領域内に配置されるダイパッド3と、ダイパッド3の周囲に配置される複数のリード(リード構成部材)4とを一体的に備えている。
半導体装置1の製造方法について説明する。まず、図5に示すように、リードフレーム20が用意される。なお、図5〜図11において、リードフレーム20は、その切断面のみが示されている。
次に、図6に示すように、リードフレーム20のダイパッド3上に、たとえば、高融点はんだ(融点が260℃以上のはんだ)、銀ペーストなどからなる接合材(図示せず)を介して、半導体チップ2がダイボンディングされる。次に、半導体チップ2のパッド電極8とリード4の上面とが、たとえば、金、銅またはアルミニウムの細線からなるボンディングワイヤ9で接続される(ボンディング工程)。
樹脂封止工程が終了すると、半製品40が完成する。半製品40は、リードフレーム20と、半導体チップ2と、これらを封止した封止樹脂30(31,32)とを含んでいる。封止樹脂30は、リードフレーム20を覆う板状をなしている。封止樹脂30は、その底面をなす下面30aと、その天面をなす上面30bとを含んでいる。封止樹脂30の下面30aから、ダイパッド3の下面3a、リード4の下面4aおよび支持部21の下面が露出される。ダイパッド3の下面3aおよびリード4の下面4aは、封止樹脂30の下面30aと面一になっている。
具体的には、まず、封止樹脂30から露出する、ダイパッド3の下面3aおよびリード4の下面4aに、半田めっき層(図示略)が形成される(めっき工程)。
一方、各ボンディングワイヤ9、各ボンディングワイヤ9の半導体チップ本体6のパッド電極8への接続部および各ボンディングワイヤ9のリード4への接続部は、第2樹脂12によって封止されている。第2樹脂12は第1樹脂11よりも熱膨張係数が小さいので、第2樹脂12は第1樹脂11に比べて熱膨張および熱収縮の度合いが小さい。このため、ボンディングワイヤ9が透光性を有する第1樹脂11で封止されている場合に比べて、ボンディングワイヤ9に係る熱応力を低減させることができる。これにより、封止樹脂の熱膨張および熱収縮によってボンディングワイヤ9が切断したり、外れたりするのを抑制することができる。
図12は、この発明の第2実施形態に係る半導体装置を示す図解的な断面図である。図12は、第1実施形態の図2の断面図に対応する断面図である。図12において、前述の図2に示された各部に対応する部分には、図2と同じ符号を付して示す。
半導体装置1Bは、上面が開口されたケース51と、ケース51内に収容され、上発光素子チップ(半導体チップ)101と、ケース51内の空間部に充填された封止樹脂52とを含む。
発光素子チップ101のp側電極116と一方の端子56とが、ボンディングワイヤ(接続金属線)58によって接続されている。発光素子チップ101のn側電極109と他方の端子57とが、ボンディングワイヤ59よって接続されている。
発光素子チップ101は、平面視四角形状のチップ状である。発光素子チップ101は、表面102Aおよび裏面102Bを有する基板102と、基板102の表面102Aに順に積層されたn型導電型半導体層103、発光層104およびp型導電型半導体層105とを含む。以下、n型導電型半導体層103を「n型半導体層103」といい、p型導電型半導体層105を「p型半導体層105」という。基板102は、平面視で四角形状である。n型半導体層103における周縁部付近を除いた部分と、発光層104と、p型半導体層105とによって、半導体積層構造部106が構成されている。半導体積層構造部106は、平面視において、基板102とほぼ相似の四角形状であり、1つのコーナ部に切除部106Aを有している。切除部106Aの側面(接続部123の一部を構成している)は、平面視において内方に向かって突出した湾曲面に形成されている。
基板102の表面102Aに凸部107が形成されているので、基板102の表面102Aとn型半導体層103との界面において光が全反射するのを抑制することができる。
これにより、光取り出し効率を向上させることができる。たとえば、基板102の裏面102Bで反射して、基板102とn型半導体層103との界面に対して様々な角度で入射する光が、当該界面において基板102の裏面102B側に全反射するのを抑制できる。これにより、光取り出し効率を向上させることができる。
n型半導体層103について、基板102の表面102Aを覆う下面を裏面103Bといい、裏面103Bとは反対側の上面を表面103Aということにする。n型半導体層103の表面103Aには、中央部の高位領域と、高位領域の周囲の高位領域より低い低位領域とが存在する。これにより、n型半導体層103の表面103Aには、高位領域と低位領域との境界部に段差が形成されている。
p型半導体層105は、発光層104上に積層されている。p型半導体層105は、発光層104の表面の全域を覆っている。p型半導体層105は、p型のGaNからなり、発光層104の発光波長λに対して透明である。このように、n型半導体層103とp型半導体層105とで発光層104を挟んだ発光ダイオード構造(半導体積層構造部106)が形成されている。
p型半導体層105の表面の周縁部を除いた領域(電流注入領域)には、p側透明電極層115が形成されている。p側透明電極層115におけるp型半導体層105とは反対側の表面が高域部121である。p側透明電極層115によって、絶縁膜112は覆われている。p側透明電極層115は、たとえば、発光層104の発光波長λに対して透明な材料(たとえば、ITO、ZnO)からなる。p側透明電極層115の厚さは、たとえば、100nm〜300nm程度である。
この発光素子チップ101では、n側電極109(n側パッド111)とp側電極(p側パッド)116との間に順方向電圧を印加すると、p側電極116からn側電極109へ向かって電流が流れる。電流は、p側電極116からn側電極109へ向かって、p側透明電極層115、p型半導体層105、発光層104およびn型半導体層103を、この順番で流れる。このように電流が流れることによって、n型半導体層103から発光層104に電子が注入され、p型半導体層105から発光層104に正孔が注入される。そして、これらの正孔および電子が発光層104で再結合することにより、発光層104から波長440nm〜460nmの光が発生する。この光は、p型半導体層105およびp側透明電極層115を透過して、p側透明電極層115の表面(高域部121)の投光部124から取り出される。
一方、各ボンディングワイヤ58,59、各ボンディングワイヤ58,59の発光素子チップ101の電極109,116への接続部および各ボンディングワイヤ58,59の端子56,57への接続部は、第2樹脂62によって封止されている。第2樹脂62は第1樹脂61よりも熱膨張係数が小さいので、第2樹脂62は第1樹脂61に比べて熱膨張および熱収縮の度合いが小さい。このため、ボンディングワイヤ58,59が透光性を有する第1樹脂61で封止されている場合に比べて、ボンディングワイヤ58,59に係る熱応力を低減させることができる。これにより、封止樹脂の熱膨張および熱収縮によってボンディングワイヤ58,59が切断したり、外れたりするのを抑制することができる。
2 半導体チップ
3 ダイパッド
3a 下面
4 リード
4a 下面
4b 外側端面
5 封止樹脂
5a 下面
5b 上面
5c 側面
6 半導体チップ本体
7 受光素子
7a 受光部
8 パッド電極
9 ボンディングワイヤ
11 第1樹脂
12 第2樹脂
20 リードフレーム
21 支持部
22 吊りリード
30 封止樹脂
30a 下面
30b 上面
31 封止樹脂
32 封止樹脂
41 インナーリード部
42 アウターリード部
51 ケース
52 封止樹脂
53 底壁
54 側壁
55 絶縁基板
56,57 端子
58,59 ボンディングワイヤ
61 第1樹脂
62 第2樹脂
101 発光素子チップ(半導体チップ)
109 n側電極
116 p側電極
121 高域部
122 低域部
123 接続部
124 投光部
Claims (13)
- 受光部および複数の電極が上面に形成された半導体チップと、
前記半導体チップの周囲に配置された複数の端子と、
前記半導体チップの複数の電極と前記複数の端子とを電気的に接続する複数の接続金属線と、
前記半導体チップおよび前記複数の接続金属線を封止する封止樹脂とを含み、
前記封止樹脂は、外部から前記受光部に光を入力させるための受光経路を形成しかつ透光性を有する第1樹脂と、前記受光経路以外の部分を形成する第2樹脂とを含み、
前記各接続金属線、前記各接続金属線の前記電極への接続部および前記各接続金属線の前記端子への接続部は、前記第2樹脂によって封止されており、
前記第2樹脂の熱膨張係数は、前記第1樹脂の熱膨張係数よりも小さい、半導体装置。 - 前記半導体チップは、半導体チップ本体と、前記半導体チップ本体の上面に形成された受光素子とを含み、前記受光素子の上面が受光部を構成している、請求項1に記載の半導体装置。
- 前記封止樹脂は、前記端子の下面が露出するように、前記半導体チップ、前記複数の接続金属線および前記複数の端子を封止している、請求項1または2に記載の半導体装置。
- 上面および下面を有し、当該上面に前記半導体チップがダイボンディングされていて、当該下面が前記封止樹脂の下面に露出するように前記封止樹脂で封止されたダイパッドをさらに含む、請求項3に記載の半導体装置。
- 前記接続金属線は、銅、金またはアルミニウムからなる、請求項1〜4のいずれか一項に記載の半導体装置。
- 前記第1樹脂は、透明の熱硬化型のエポキシ系樹脂からなり、
前記第2樹脂は、SiO2フィラーを含む熱硬化型のエポキシ系樹脂からなる、請求項1〜5のいずれか一項に記載の半導体装置。 - 前記半導体装置は、QFN(Quad Flat Non-leaded Package)が適用された半導体装置である、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記半導体装置は、SON(Small Outlined Non-leaded Package)が適用された半導体装置である、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記半導体装置は、SOP(Small Outlined Package)が適用された半導体装置である、請求項1〜6のいずれか一項に記載の半導体装置。
- 投光部および複数の電極が上面に形成された半導体チップと、
前記半導体チップの周囲に配置された複数の端子と、
前記半導体チップの複数の電極と前記複数の端子とを電気的に接続する複数の接続金属線と、
前記半導体チップおよび前記複数の接続金属線を封止する封止樹脂とを含み、
前記封止樹脂は、前記投光部から外部に光を出力させるための投光経路を形成しかつ透光性を有する第1樹脂と、前記投光経路以外の部分を形成する第2樹脂とを含み、
前記各接続金属線、前記各接続金属線の前記電極への接続部および前記各接続金属線の前記端子への接続部は、前記第2樹脂によって封止されており、
前記第2樹脂の熱膨張係数は、前記第1樹脂の熱膨張係数よりも小さい、半導体装置。 - 前記半導体チップは、発光素子チップからなる、請求項10に記載の半導体装置。
- 前記接続金属線は、銅、金またはアルミニウムからなる、請求項10または11に記載の半導体装置。
- 前記第1樹脂は、透明の熱硬化型のエポキシ系樹脂からなり、
前記第2樹脂は、SiO2フィラーを含む熱硬化型のエポキシ系樹脂からなる、請求項10〜12のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016099029A JP2017208421A (ja) | 2016-05-17 | 2016-05-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016099029A JP2017208421A (ja) | 2016-05-17 | 2016-05-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017208421A true JP2017208421A (ja) | 2017-11-24 |
Family
ID=60414913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016099029A Pending JP2017208421A (ja) | 2016-05-17 | 2016-05-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017208421A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310563A (ja) * | 2005-04-28 | 2006-11-09 | Rohm Co Ltd | 光通信モジュール |
JP2007173562A (ja) * | 2005-12-22 | 2007-07-05 | Sharp Corp | 光半導体装置およびそれを備えた電子機器 |
JP2007201140A (ja) * | 2006-01-26 | 2007-08-09 | Rohm Co Ltd | 半導体受光装置及び半導体受光装置の製造方法 |
JP2009054938A (ja) * | 2007-08-29 | 2009-03-12 | Sumitomo Electric Ind Ltd | 受光モジュール |
JP2009302221A (ja) * | 2008-06-12 | 2009-12-24 | Nec Electronics Corp | 電子装置及びその製造方法 |
JP2011249484A (ja) * | 2010-05-25 | 2011-12-08 | Panasonic Corp | 半導体装置の製造方法及び半導体装置 |
JP2012222315A (ja) * | 2011-04-14 | 2012-11-12 | Nitto Denko Corp | 反射樹脂シート、発光ダイオード装置およびその製造方法 |
-
2016
- 2016-05-17 JP JP2016099029A patent/JP2017208421A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310563A (ja) * | 2005-04-28 | 2006-11-09 | Rohm Co Ltd | 光通信モジュール |
JP2007173562A (ja) * | 2005-12-22 | 2007-07-05 | Sharp Corp | 光半導体装置およびそれを備えた電子機器 |
JP2007201140A (ja) * | 2006-01-26 | 2007-08-09 | Rohm Co Ltd | 半導体受光装置及び半導体受光装置の製造方法 |
JP2009054938A (ja) * | 2007-08-29 | 2009-03-12 | Sumitomo Electric Ind Ltd | 受光モジュール |
JP2009302221A (ja) * | 2008-06-12 | 2009-12-24 | Nec Electronics Corp | 電子装置及びその製造方法 |
JP2011249484A (ja) * | 2010-05-25 | 2011-12-08 | Panasonic Corp | 半導体装置の製造方法及び半導体装置 |
JP2012222315A (ja) * | 2011-04-14 | 2012-11-12 | Nitto Denko Corp | 反射樹脂シート、発光ダイオード装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102120268B1 (ko) | 발광 장치 | |
KR101426433B1 (ko) | 반도체 발광소자를 제조하는 방법 | |
JP7240148B2 (ja) | 光結合装置 | |
TWI692069B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP6645781B2 (ja) | 半導体発光装置 | |
US10651337B2 (en) | Supporting substrate for semiconductor device, semiconductor apparatus comprising the same, and method for manufacturing the same | |
KR101762597B1 (ko) | 반도체 발광소자용 기판 | |
KR101764129B1 (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
KR20150037216A (ko) | 발광 디바이스 | |
JP2017208421A (ja) | 半導体装置 | |
TWI531096B (zh) | 側面發光型發光二極體封裝結構及其製造方法 | |
JP6899226B2 (ja) | 半導体装置 | |
KR101863549B1 (ko) | 반도체 발광소자 | |
KR20160047306A (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
KR101403640B1 (ko) | 반도체 발광소자 및 이를 봉지하는 방법 | |
US20230098414A1 (en) | Semiconductor device | |
JP2018074067A (ja) | 半導体装置 | |
KR101294711B1 (ko) | 반도체 발광소자 | |
US20210376212A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP6265306B1 (ja) | 発光装置 | |
KR101895234B1 (ko) | 화합물 반도체 광소자 | |
KR20170052546A (ko) | 반도체 발광소자 및 이를 제조하는 방법 | |
JP6414334B1 (ja) | 発光装置 | |
KR101855189B1 (ko) | 반도체 발광소자 | |
KR20170109167A (ko) | 반도체 발광소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201005 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210401 |