JP2009302221A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2009302221A
JP2009302221A JP2008153783A JP2008153783A JP2009302221A JP 2009302221 A JP2009302221 A JP 2009302221A JP 2008153783 A JP2008153783 A JP 2008153783A JP 2008153783 A JP2008153783 A JP 2008153783A JP 2009302221 A JP2009302221 A JP 2009302221A
Authority
JP
Japan
Prior art keywords
electronic device
transparent layer
resin
layer
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008153783A
Other languages
English (en)
Inventor
Kenji Uchida
建次 内田
Hiroki Hirasawa
宏希 平沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008153783A priority Critical patent/JP2009302221A/ja
Priority to US12/437,940 priority patent/US8252408B2/en
Priority to TW98117084A priority patent/TW201005886A/zh
Priority to CN2009101426123A priority patent/CN101609820B/zh
Publication of JP2009302221A publication Critical patent/JP2009302221A/ja
Priority to US13/557,809 priority patent/US20120286437A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851—Intermediate layer is discontinuous or differential
    • Y10T428/24868—Translucent outer layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/269—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension including synthetic resin or polymer layer or component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31855—Of addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】光の送受信性能と実装信頼性を両立させることができる電子装置を提供する。
【解決手段】電子装置８０は、素子（受光素子）１０、透明層２０、及び封止樹脂層６０を供える。素子１０は、例えば半導体素子であり、光学的な機能（例えば受光又は発光）を有する光学機能領域１２を一面に有する。透明層２０は、光学機能領域１２上に位置し、受光素子１０の一面に直接接しており、光学的に透明である。封止樹脂層６０は、透明層２０の側面及び受光素子１０の一面を封止し、透明層２０の上面を被覆しておらず、剛性を向上させるフィラーが混入されている。
【選択図】図１

Description

本発明は、光の送受信性能が高く、かつ実装信頼性が向上した電子装置及びその製造方法に関する。
ＤＶＤ用の受光装置や、デジタルカメラ用の撮像装置に使用される電子装置、例えば半導体装置は、光信号を半導体に導くために透明封止樹脂で素子、例えば半導体素子を被覆し、素子を外部から保護しながら光信号を透過させる構造となっている。
近年の技術の発展に伴い、ガラスフィラー等の補強材が混入可能な一般の封止樹脂を使用する場合、例えば特許文献１の図２に記載されているように、半導体素子を基板上にマトリクス状に配置し、この半導体素子の集合体全体を封止樹脂で被覆する工法を採用している。この工法が採用可能になったのは、ガラスフィラー等の補強材を封止樹脂に混入することで、封止樹脂の剛性が向上し、封止樹脂の硬化収縮や熱収縮が抑制された結果、基板の反りが軽減され大面積で封止樹脂を被覆できるようになったためである。この工法を採用した半導体装置は、リードフレーム上に配置した半導体素子の周囲を、ガラスフィラーが混入した封止樹脂で被覆され、所定の大きさにリードフレームと封止樹脂が切断された構造になっている。
光信号を扱う半導体装置においても、例えば、特許文献２の図１および特許文献３の図１に記載されているように、半導体素子の機能部上に透光部材を透明接着剤で固定し、半導体素子と透光部材の周囲を封止樹脂で被覆する構造がある。
また、特許文献４の図１に示す例では、半導体素子の機能部上に個々に、高価なガラスレンズを陽極接合により直接接合し、半導体素子と搭載したガラスレンズの周囲を封止樹脂で被覆する構造を採用している。
特開２００３−１３３５００号公報 特開平０３−１１７５７号公報 特開昭６２−２５７７５７号公報 特開２０００−１７３９４７号公報
しかしながら、上記した技術を用いて光を扱う電子装置を製造する場合、いくつかの問題がある。
第１の問題点として、光を扱う電子装置の構造と工法では、素子を実装基板に実装する際のリフロー処理時に素子にクラック等の不具合が発生することがある。この原因は、透明封止樹脂にガラスフィラーなどが混入できないことに起因する。その理由は、ガラスフィラー等の補強材を透明封止樹脂に混入させると、封止樹脂とフィラーの屈折率差により、光信号が反射、散乱され、光信号が減衰するため光の送受信性能が悪化してしまう。よって、透明封止樹脂を用いた電子装置をリフロー処理など急激な温度上昇をさせる環境におくと、透明封止樹脂の剛性不足から半導体装置の保管時に電子装置内部に侵入した水分が水蒸気となって爆発することがある。
第２の問題点は、特許文献１に開示された工法を、光信号を扱う電子装置に適用させる場合には、基板の片側に配置された透明封止樹脂の硬化収縮と温度変化により基板が反ってしまう、ということである。この原因は、第１の問題点と同様に、透明封止樹脂にガラスフィラーなどが混入できないことに起因する。その理由は、ガラスフィラーなどを混入させないと、封止樹脂は成型時の硬化収縮が抑制されず、また、成型温度から室温に冷却されるときに樹脂の熱収縮が抑制されないため、透明樹脂の硬化収縮と熱収縮で基板が反ってしまうためである。
第３の問題点は、特許文献２および特許文献３に開示された構造では、透明樹脂層を介して透光部材を機能部に接着固定しているため、透明樹脂層と透光部材の界面が生じ、その界面により光屈折が発生することである。また、各々の光透過率も完全には一致せず、光の減衰が生じて光の送受信性能を悪化させる原因となる。
このように、上記した技術では光の送受信性能と実装信頼性を両立させることは難しかった。
本発明によれば、電子装置であって、
光学的な機能を有する光学機能領域を一面に有する素子と、
前記光学機能領域上に位置し、前記一面に直接接しており、光学的に透明であり、樹脂層である透明層と、
前記一面及び前記透明層の側面を封止し、前記透明層の上面を被覆しておらず、剛性を向上させるフィラーが混入されている封止樹脂層と、
を備え、
前記透明層の上面及び前記封止樹脂層の上面は前記電子装置の表面に露出している電子装置が提供される。
本発明によれば、光学機能領域上には、光学的に透明である透明層が位置している。透明層は、一面に直接接しているため、接着層を有する場合と比較して、光が減衰することが抑制される。また、透明層の側面及び一面を封止する封止樹脂層は、フィラーが混入されているため、実装信頼性が向上する。従って、光の送受信性能と実装信頼性を両立させることができる。
本発明によれば、光学的な機能を有する光学機能領域を一面に有する素子の前記一面上に、光学的に透明な樹脂膜を直接設ける工程と、
前記樹脂膜を選択的に除去することにより、前記光学機能領域上に位置する透明層を形成する工程と、
前記透明層の側面及び前記一面を封止し、前記透明層の上面を被覆しておらず、剛性を向上させるフィラーが混入されている封止樹脂層を形成する工程と、
を備える電子装置の製造方法が提供される。
本発明によれば、電子装置の光の送受信性能と実装信頼性を両立させることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１（ａ）は、第１実施形態における電子装置８０を示す斜視図であり、図１（ｂ）は、図１（ａ）の電子装置８０をＡ−Ａ'で切断した断面図である。これらの図に示すように、電子装置８０は、素子（受光素子）１０、樹脂層である透明層２０、及び封止樹脂層６０を供える。素子１０は、例えば半導体素子であり、光学的な機能（例えば受光又は発光）を有する光学機能領域１２を一面に有する。透明層２０は、光学機能領域１２上に位置し、受光素子１０の一面に直接接しており、光学的に透明である。封止樹脂層６０は、透明層２０の側面及び受光素子１０の一面を封止し、透明層２０の上面を被覆しておらず、剛性を向上させるフィラーが混入されている。本実施形態において電子装置８０とは、半導体基板やガラス基板の表面に、受動素子または能動素子の一方または両方が形成されたものをいう。
また電子装置８０の受光素子１０は、リードフレーム４０上に実装されており、金属細線（ワイヤ）５０を介してリードフレーム４０と電気的に接続されている。リードフレーム４０及び金属細線５０も、封止樹脂層６０によって封止されている。
透明層２０の上面及び封止樹脂層６０の上面は電子装置８０の表面に露出している。透明層２０の上面は、封止樹脂層６０の上面よりも高く、上方に突き出た構造をなしている。この理由は、透明層２０の高さのバラツキを考慮しても、封止樹脂層６０が透明層２０の表面に流れ込まないようにするためである。以下に、その詳細を述べる。
詳細を後述する電子装置８０の製造工程において、透明層２０の高さのばらつきは、標準偏差で約１０マイクロメートルである。透明層２０の高さのばらつきとは、均一な厚みを持つ樹脂膜２２（後述）を、フォトリソグラフィ工法を用いて形成する際、露光時の光量や現像処理時の現像液や処理時間の変化など、透明層２０の形成工程において生じうる透明層２０の高さの差である。透明層２０の高さは、このような製造工程におけるばらつきを考慮し、最も低い場合でも封止樹脂層６０よりも高くしなくては、封止樹脂層６０を構成する封止樹脂が透明層２０と封止金型（後述）との間に浸入して透明層２０の表面を汚染させてしまう可能性がある。
これに対して本実施形態における電子装置において、透明層２０の上面は、封止樹脂層６０の上面よりも１０μｍ以上６０μｍ以下ほど高くなっている。このような透明層２０の高さは、透明層２０の高さのばらつきの標準偏差の３倍の値である約３０マイクロメートルほど封止樹脂層６０の上面よりも高くなるように設計することにより得られる。また、このような透明層２０の高さの設計は、封止工程（後述）において透明層２０を圧接する圧力を調整すること等によって、適宜設定できる。
なお、封止工程において、封止樹脂層６０を構成する封止樹脂が、透明層２０表面に流れ込まず、透明層２０を汚染させることが無ければ、透明層２０の上面と、封止樹脂層６０の上面は同一平面であってもよい。
透明層２０の高さは、０．０５ｍｍ以上が好ましく、０．１ｍｍ以上がより好ましい。これにより、受光素子１０の所定の位置からリードフレーム４０と接続された金属細線５０が、電子装置８０の製造過程において用いられる封止用金型１１０，１１２（後述）と接触するのを防ぐことができる。そのため、封止用金型１１０と透明層２０の上面とを強着でき、封止樹脂層６０が透明層２０表面へ浸入することを抑制できる。ここで透明層２０の高さとは、受光素子１０の上面から透明層２０の上面までの垂直方向の長さであり、透明層２０となる樹脂膜の厚さに等しい。
透明層２０は、例えば光または熱により樹脂を硬化させたものである。この樹脂は、硬化前の状態において接着性を有し、直接受光素子１０の表面に接着可能である。樹脂の具体例としては、アクリル系樹脂などの光硬化性樹脂と、エポキシ樹脂などの熱硬化性樹脂とを含む樹脂がある。
透明層２０の弾性率は、２０℃で１ＧＰａ以上６ＧＰａ以下、かつ２００℃で１０ＭＰａ以上３ＧＰａ以下が好ましい。２０℃で１ＧＰａ以上６ＧＰａとすることにより、電子装置８０の光学機能領域１２を保護する機能を得られる。また、２００℃で１０ＭＰａ以上３ＧＰａ以下とすることにより、電子装置８０の製造過程における封止用金型１１０、１１２による圧接時に、透明層２０がわずかに弾性変形して緩衝材として機能するため、光学機能領域１２を圧力から保護できる。ここで透明層２０の弾性率とは、透明層２０を光又は熱により完全に硬化した状態の弾性率をいう。
封止樹脂層６０を構成する封止樹脂には、電子装置８０の封止に用いられる封止樹脂である。封止樹脂に混入されるフィラーは、封止樹脂そのものより剛性が高いフィラー、例えばガラスフィラーである。
図２の各図は、電子装置８０の製造方法を示す断面図である。まず図２（ａ）に示すように、複数の受光素子１０が形成されたウェハ１を準備する。ウェハ１に配置された夫々の受光素子１０の表面（一面）には光学機能領域１２が露出している。なお図２（ａ）では、ウェハ１に配置された複数の受光素子１０のうち、２つのみを示している。
次いで図２（ｂ）に示すように、ウェハ１上に、光学的に透明な樹脂膜２２を直接設ける。ここでは、樹脂膜２２は、均一な厚みを持つ１つの樹脂フィルムである。樹脂膜２２は、アクリル系樹脂などの光硬化性樹脂、又はエポキシ樹脂などの熱硬化性樹脂を含む樹脂である。そしてウェハ１上に設けられる状態において樹脂膜２２は硬化前の状態にある。このため、樹脂膜２２は接着性を有しており、この接着性を用いてウェハ１上に直接配置される。
なお、フィルム状の樹脂膜２２を用いる理由は、ウェハ１の全面に均一なかつ０．０５ｍｍ以上の膜厚の樹脂膜を形成するためである。すなわち、樹脂膜２２として液状の樹脂を用いた場合、ウェハ１の全面に均一な膜厚の樹脂膜２２を形成するためには低粘度樹脂を用いることになり、その低粘度のために０．０５ｍｍ以上の厚みを得ることが困難である。一方、液状の樹脂を用いてウェハ全体に０．０５ｍｍ以上の膜厚みを形成しようとすると、高粘度樹脂を用いることとなり、その高粘度のためにウェハ上への塗布時に粘性抵抗が高く、高さのバラツキが大きくなり、均一な膜を得ることが困難である。一方、フィルム状の樹脂膜２２を用いることによって、０．０５ｍｍ以上の均一な樹脂膜２２が実現できる。本実施形態において、樹脂膜２２によりウェハ１の全面を被覆する。樹脂膜２２の厚さは、例えば０．１２ｍｍである。これにより、高さが例えば０．１２ｍｍの透明層２０が得られる。
なお、樹脂膜２２の厚さが０．１２ｍｍである例を示したが、樹脂膜２２の厚さは適宜調整でき、透明層２０の高さを０．１２ｍｍ以上とする場合には、樹脂膜２２の厚さをさらに厚くすればよい。
次いで図２（ｃ）に示すように、露光用マスク３の位置合せをして、露光を行い、透明層２０を形成するように樹脂膜２２をパターニングする。
次いで図２（ｄ）に示すように、現像処理を行い、透明層２０以外の樹脂膜２２を除去する。これにより、複数の光学機能領域１２それぞれ上に透明層２０が形成される。このように、透明層２０は、フォトリソグラフィ工法を用いて形成することができる。
なお、この現像処理後の時点では、透明層２０は完全に硬化していないため、透明層２０とウェハ１、すなわち透明層２０と受光素子１０とは、弱い接合力で接着しているが、強固に接着はしていない。
次いで透明層２０が形成されたウェハ１を熱処理又は光照射し、透明層２０を完全硬化させ、透明層２０とウェハ１、すなわち透明層２０と受光素子１０の間を強固に接着させる。この熱処理又は光照射による透明層２０の形状的な変化は無い。なお透明層２０は、例えば円柱状に形成されているが、光学機能領域１２の形状に合わせて楕円柱、あるいは四角柱などの柱状に形成することもできる。
なお透明層２０の弾性率は、例えば、常温で約２．４ＧＰａ、２００℃で約１５ＭＰaに調整されている。透明層２０の弾性率は、光および熱で硬化可能な樹脂の種類や硬化剤など含有物の組成比の変更、または硬化光量や硬化温度などの製造条件を適宜設定すること等により、適宜調整できる。
次いで図２（e）に示すように、ウェハ１から個々の受光素子１０を切り出して、透明層２０を有する受光素子１０を得る。
次いで図２（ｆ）に示すように、受光素子１０をリードフレーム（配線基板）４０上の所定の位置に接着剤（図示せず）を介して接着する。続いて、受光素子１０の端子（図示せず）とリードフレーム４０の端子（図示せず）を、金属細線５０を介して互いに電気的に接続させる。なお、このリードフレーム４０上には、所定の距離を保ちながら複数の受光素子１０が配置されている。
次いで図２（ｇ）に示すように、透明層２０の側面、受光素子１０の一面、金属細線５０およびリードフレーム４０全体を封止樹脂層６０で被覆する。
続いて、図２（ｈ）に示すように、受光素子１０ごとにリードフレーム４０を分割する。これにより、所望の形状の電子装置８０が得られる。
図３の各図は、図２（ｇ）の工程を詳細に示す図である。まず図３（ａ）に示すように、平坦な面を成型面とする封止用金型１１０，１１２を用意し、図２（ｆ）に示されたリードフレーム４０上の受光素子１０を、封止用金型１１０，１１２の間の所定の位置に固定する。
次いで図３（ｂ）に示すように、透明層２０の上面に封止用金型１１０（上型）の成型面を、リードフレーム４０の下面に封止用金型１１２（下型）の成型面を、それぞれ圧接する。すなわち、透明層２０の上面と封止用金型１１０の成型面とのすき間、およびリードフレーム４０の下面と封止用金型１１２の成型面とのすき間を最小限におさえ、両者をそれぞれ密着する。
次いで図３（ｃ）に示すように、圧接状態のまま、熱によって溶融した封止樹脂を、封止用金型１１０，１１２のそれぞれの成型面に囲まれた空隙部分に注入し、封止樹脂層６０を形成する。
この時、封止用金型１１０の成型面と透明層２０の上面と間は挟圧による外力で強固に密着され、かつ受光素子１０と透明層２０の間は前述の通り強く接着されている。そして透明層２０は弾性率が２０℃で１ＧＰａ以上６ＧＰａ以下、かつ２００℃で１０ＭＰａ以上３ＧＰａ以下の弾性率であれば、封止用金型１１０による挟圧により透明層２０自身が弾性変形し、この挟圧による外力を吸収して受光素子１０を保護することが出来る。さらに、この弾性変形は透明層２０を封止用金型１１０に密着させる反力を生むことが出来る。よって、封止樹脂は、透明層２０と封止用金型１１０の接着面に流れ込めない。
上述した透明層２０の弾性変形によって透明層２０と封止用金型１１０の密着力を増すことを目的として、透明層２０の上面の高さが封止樹脂層６０上面の高さから、０ｍｍ以上０．０６ｍｍ以下の間となるように設計してもよい。ここで、透明層２０の上面が封止樹脂層６０の上面より０．０６ｍｍより高い設計では、封止用金型１１０の挟圧による外力が強まり、透明層２０の変形が塑性変形に至り、透明層２０が破損する事がある。一方、透明層２０の上面が封止樹脂層６０の上面より低い場合、すなわち透明層２０の上面の高さが、封止樹脂層６０の上面の高さ未満（０ｍｍ未満）であれば、封止樹脂が透明層２０の表面（透明層２０と封止用金型の密着面）に流入することは自明である。
次いで、封止用金型１１０，１１２を取り外して、図２（ｇ）に示すような受光素子１０が得られる。この受光素子１０は、透明層２０の上面が封止樹脂層６０の上面よりわずかに突き出ている。このようにして、リードフレーム４０上の複数の受光素子１０が一括して封止される。
次に本実施形態の効果を説明する。電子装置８０は、受光素子１０上の最小面積すなわち光学機能領域１２のみを光学的に透明な透明層２０で被覆させ、構造の大半を封止樹脂層６０で被覆させている。封止樹脂層６０は光学機能領域１２を覆っていないため、光学的に透明であることを必要としない。よって、封止樹脂層６０にフィラー等の補強材を混入することができ、従来の光学的に透明な封止樹脂を用いた電子装置の構造では実現できなかった、下の効果が得られる。
まず、電子装置８０の光の送受信性能を高く維持したまま、実装基板に接続する際のリフロー工程での接続信頼度が向上することである。電子装置８０の大半を被覆する封止樹脂層６０にフィラー等の補強材が混入されているため、従来の光学的に透明な封止樹脂に比べて熱膨張が小さく、リフロー工程における封止樹脂層６０の熱膨張を抑制できる。また光学機能領域１２は透明層２０によって覆われているため、電子装置８０の光の送受信性能は低下しない。また透明層２０は直接光学機能領域１２に貼り付けられているため、接着剤を用いる場合と比較して、電子装置８０の光の送受信性能が向上する。
また、封止樹脂層６０となる樹脂には、リードフレーム４０などの配線基板との密着性を向上するための密着補助剤を混入することができ、基板と封止樹脂層の界面に水分が侵入することも抑制できる。従来の光学的に透明な封止樹脂は、密着補助剤を含めるとリフロー工程の熱により変色し、光学的な透明性を失うことになるため、密着補助剤を混入できなかった。また、リフローの急激な温度上昇でも電子装置８０の寸法変化を抑制し、かつ、電子装置内に侵入する水分を抑えることができるため、電子装置内での水蒸気爆発を抑えることが出来る。このため、電子装置８０の実装において、高い接続信頼性を有する電子装置８０が実現される。
また、透明層２０はフィルム状の樹脂膜２２をウェハ全体に貼付けて形成されるため、複数の透明層２０を一括で形成することができる。このため、受光素子１０それぞれごとに透明層２０を形成するときと比べて、生産効率が向上する。また、廃棄物を軽減することができる。
また、電子装置８０はリードフレーム４０等の配線基板に対して片面のみに封止樹脂層６０が被覆された構造となっている。補強材が混入できない従来の光学的に透明な封止樹脂が片面のみに存在すると、基板が樹脂の収縮で反ってしまう。これに対して本実施形態では、封止樹脂層６０がフィラーなどの補強材を含んでいるため、封止樹脂層６０の収縮を抑制できる。そのため大面積に封止樹脂層６０を被覆した配線基板でも、その反りを抑えることが出来る。このため、リードフレーム４０上に複数の受光素子１０を配置できる。電子装置８０は、電子装置８０から外部に突き出るリードがない構造となっている。このため、電子装置８０は基板にリードのない分だけ密集して配置可能となり、補強材による反り抑制限界内でこの密集した部分を配置でき、密集部分全体を封止樹脂層６０で一括して被覆することが出来る。
さらに、電子装置８０の透明層２０は、硬化後の弾性率が２０℃で１ＧＰａ以上６ＧＰａ以下、かつ２００℃で１０ＭＰａ以上３ＧＰａ以下の弾性体としている。このため、封止樹脂層６０を形成する際、この透明層２０が形成された受光素子１０を直接封止用金型１１０，１１２で挟圧しても、封止用金型１１０からの外力を透明層２０の弾性変形で吸収し、受光素子１０の一部に外力が集中して加わることを抑制する。よって、封止樹脂層６０を形成するときに、受光素子１０にはクラック等の不具合が発生することを抑制できる。このため、受光素子の実装において、高い接続信頼性を有する電子装置８０が実現される。さらに、この弾性変形の反力で透明層２０と封止用金型１１０は強固に密着しており、透明層２０上面には封止樹脂層６０の樹脂が流れ込まず、透明層２０の上面が汚染されることが無い。
図４は、第２実施形態における電子装置の製造工程を説明するための断面図である。第２実施形態における電子装置の構成は、樹脂膜２２が２枚の樹脂フィルム２２ａ，２２ｂを重ね合わせて形成される点を除いて、第１の実施形態と同様である。これにより、透明層２０が高くなる。
本実施形態における樹脂膜２２は、図４に示すような製造工程により形成される。その他の製造工程は、第１実施形態と同様であるので説明を省略する。まず、図４（ａ）に示すように、フィルム状に形成された光および熱により硬化可能な樹脂からなる２つの樹脂フィルム２２ａ，２２ｂを用意する。次いで、樹脂フィルム２２ａ，２２ｂをロールラミネーター法によりロール１３０，１３２の間を、圧力をかけながら重ね合わせる。これにより、ゆがみやしわがほとんど無い樹脂膜２２を得ることができる。また、樹脂フィルム２２ａ，２２ｂとしていずれも均一な厚みを持つフィルムを用いるため、樹脂フィルム２２ａ，２２ｂが重なり合った樹脂膜２２も均一な厚みを持つフィルムとなる。また、樹脂フィルム２２ａ，２２ｂの貼り合せ面の界面は、形成工程の加熱処理により溶融結合し、界面が無くなり光屈折や減衰がない樹脂膜２２となっている。
なお、本実施形態において樹脂膜２２をウェハ１の全面上に直接設ける工程は、樹脂膜２２をウェハ１上に直接貼り付ける工程になる。具体的には、真空ラミネーター法により、樹脂膜２２をウェハ１上に形成する。このようにすると、樹脂膜２２とウェハ１の接触面には気泡などがほとんど発生しない。
また、樹脂フィルムを形成するときには溶剤が用いられるが、この溶剤は、フィルム形成時に除去される必要がある。この溶剤の除去は、フィルムの厚みが０．０８ｍｍを越えると困難になる。これに対して本実施形態では、０．０８ｍｍ以下のフィルムを２枚重ね合わせることにより樹脂膜２２を形成しているため、フィルムの状態で溶剤を除去することができる。従って、樹脂膜２２の膜厚を厚くしても、溶剤が残留することを抑制できる。
樹脂フィルム２２ａ，２２ｂの重ね合わせで形成した透明層２０は、高さが高くなるため、金属細線５０の頂点と封止用金型１１０の離間距離が大きくなり、金属細線５０と封止用金型１１０の接触をより余裕をもって防ぐことができる。また、透明層２０を高くすることで、封止樹脂層６０と透明層２０の高さの設計の自由度を増すことが出来る。
また、本実施形態によっても第１の実施形態と同様の効果を得ることができる。また第１の実施形態の中で述べたように、透明層２０の高さは封止樹脂層６０の高さより０．０６ｍｍまで高く設計することが出来る。更に、透明層２０の上面を封止樹脂層６０の上面から高くしていけば、透明層２０の弾性変形が強まり、この反力で透明層２０と封止用金型１１０を強く密着できる。この場合、封止樹脂層６０の透明層２０の上面への浸入をさらに抑制できる。また、透明層２０の高さを高くすることで、封止樹脂層６０の厚みを確保し、受光素子１０や金属細線５０を露出することなく封止樹脂で保護しながら、この封止樹脂層６０の上面から透明層２０の上面までの高さを０．０６ｍｍまで高くすることも可能となる。
また、ウェハ１上に樹脂膜２２を形成する前に樹脂フィルム２２ａ，２２ｂを重ね合わせているため、樹脂膜２２にゆがみやしわが生じることを低減できる。これに対し、ウェハ１上に樹脂フィルム２２ａ，２２ｂを順に貼り付けようとすると、ウェハ１に最初の樹脂フィルム２２ａを貼り付けた後、２枚目の樹脂フィルム２２ｂを更に貼り付けるときに、樹脂フィルム２２ａ，２２ｂの粘着性に起因して、樹脂フィルム２２ａ，２２ｂの積層体である樹脂膜２２にゆがみやしわが生じてしまう。
また、樹脂フィルム２２ａ，２２ｂの重ね合わせには、ロールラミネーター法を用いることができる。ロールラミネーター法により、樹脂フィルム２２ａ，２２ｂの圧接部位が樹脂膜２２内の局部に限られ、樹脂フィルム２２ａ，２２ｂ同士に粘着性があっても、ゆがみやしわが圧接未了の部位に逃げ、結果として樹脂フィルム２２ａ，２２ｂをゆがみやしわがほとんど無い状態で重ね合わせられることができる。
また、ウェハ上に樹脂膜２２を形成する方法は、真空ラミネーター法を用いることができる。すなわち、真空ラミネーター法によりウェハ１と樹脂膜２２との間の気泡が抜かれ易く、かつ薄いウェハ１に対してもウェハ１全体に均一に圧力をかけることができ、ウェハ１の割れを防ぐことができる。
図５の各図は、第３の実施形態にかかる電子装置の製造方法を示す断面図であり、第１の実施形態における図３に相当する図である。本実施形態にかかる電子装置の製造方法は、
封止樹脂層６０を形成する工程の詳細を除いて、第１又は第２の実施形態で説明した電子装置の製造方法と同様である。
本実施形態における封止樹脂層６０を形成する工程は、以下の通りである。まず、図５（ａ）に示すように、受光素子１０及びリードフレーム４０を、封止用金型１１０，１１２の間に配置し、かつリードフレーム４０と封止用金型１１２の間に緩衝部材７０を配置する。緩衝部材７０はフィルム状の部材であり、柔軟性を有している。緩衝部材７０としては、例えば柔軟性を有する樹脂フィルムを用いることができる。
次いで図５（ｂ）に示すように、封止用金型１１０，１１２で受光素子１０、リードフレーム４０、及び緩衝部材７０を挟む。
次いで図５（ｃ）に示すように、図５（ｂ）の状態で封止用金型１１０，１１２の間の空間に樹脂を注入することにより、封止樹脂層６０を形成する。
本実施形態によっても、第１又は第２の実施形態と同様の効果を得ることができる。また、封止用金型１１０，１１２で受光素子１０、リードフレーム４０を挟むときに、リードフレーム４０の下に緩衝部材７０を配置しているため、封止用金型１１０，１１２による圧力で受光素子１０が壊れることを抑制できる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
（ａ）は第１実施形態における電子装置を示す斜視図であり、（ｂ）は、（ａ）の電子装置をＡ−Ａ'で切断した断面図である。 各図は電子装置の製造方法を示す断面図である。 各図は図２（ｇ）の工程を詳細に示す図である。 第２実施形態における電子装置の製造工程を説明するための断面図である。 第３の実施形態にかかる電子装置の製造方法を示す断面図である。
符号の説明
１ ウェハ
３ 露光用マスク
１０ 受光素子
１２ 光学機能領域
２０ 透明層
２２ 樹脂膜
２２ａ 樹脂フィルム
２２ｂ 樹脂フィルム
４０ リードフレーム
５０ 金属細線
６０ 封止樹脂層
７０ 緩衝部材
８０ 電子装置
１１０ 封止用金型
１１２ 封止用金型
１３０ ロール
１３２ ロール

Claims (13)

  1. 電子装置であって、
    光学的な機能を有する光学機能領域を一面に有する素子と、
    前記光学機能領域上に位置し、前記一面に直接接しており、光学的に透明であり、樹脂層である透明層と、
    前記一面及び前記透明層の側面を封止し、前記透明層の上面を被覆しておらず、剛性を向上させるフィラーが混入されている封止樹脂層と、
    を備え、
    前記透明層の上面及び前記封止樹脂層の上面は前記電子装置の表面に露出している電子装置。
  2. 請求項１に記載の電子装置において、
    前記透明層の上面は、前記封止樹脂層の上面と同一平面をなすか、又は高い電子装置。
  3. 請求項２に記載の電子装置において、
    前記透明層の上面は、前記封止樹脂層の上面より１０μｍ以上６０μｍ以下高い電子装置。
  4. 請求項１〜３のいずれか一つに記載の電子装置において、
    前記透明層はアクリル系樹脂又はエポキシ系樹脂を含む電子装置。
  5. 請求項１〜４のいずれか一つに記載の電子装置において、
    前記透明層はフィルム状の樹脂である電子装置。
  6. 請求項１〜５のいずれか一つに記載の電子装置において、
    前記透明層の弾性率は、２０℃で１ＧＰａ以上６ＧＰａ以下、かつ２００℃で１０ＭＰａ以上３ＧＰａ以下である電子装置。
  7. 請求項１〜６のいずれか一つに記載の電子装置において、
    前記透明層の高さが０．０５ｍｍ以上である電子装置。
  8. 光学的な機能を有する光学機能領域を一面に有する素子の前記一面上に、光学的に透明な樹脂膜を直接設ける工程と、
    前記樹脂膜を選択的に除去することにより、前記光学機能領域上に位置する透明層を形成する工程と、
    前記透明層の側面及び前記一面を封止し、前記透明層の上面を被覆しておらず、剛性を向上させるフィラーが混入されている封止樹脂層を形成する工程と、
    を備える電子装置の製造方法。
  9. 請求項８に記載の電子装置の製造方法において、
    前記樹脂膜は、加熱又は光照射により硬化し、かつ硬化前は接着性を有しており、
    前記一面上に前記樹脂膜を直接設ける工程は、硬化前の前記樹脂膜を前記一面上に直接配置する工程であり、
    前記透明層を形成した後、前記透明層に加熱又は光照射を行うことにより前記透明層を硬化させる工程を有する電子装置の製造方法。
  10. 請求項８又は９に記載の電子装置の製造方法において、
    前記一面上に前記樹脂膜を直接設ける工程の前に、複数のフィルム状の樹脂を重ね合わせることにより前記樹脂膜を形成する工程を備え、
    前記一面上に前記樹脂膜を直接設ける工程は、前記樹脂膜を前記一面上に直接貼り付ける工程である電子装置の製造方法。
  11. 請求項１０に記載の電子装置の製造方法において、
    前記樹脂膜を形成する工程は、ロールラミネーター法を用いて前記複数のフィルム状の樹脂を重ね合わせる工程であり、
    前記一面上に前記樹脂膜を直接設ける工程は、真空ラミネーター法を用いて前記樹脂膜を前記一面上に直接貼り付ける工程である電子装置の製造方法。
  12. 請求項８〜１１のいずれか一つに記載の電子装置の製造方法において、
    複数の前記素子がウェハに形成されており、
    前記透明な樹脂膜を設ける工程は、前記ウェハ上に前記樹脂膜を設ける工程であり、
    前記透明層を形成する工程は、前記複数の素子それぞれの前記光学機能領域上に前記透明層を設ける工程であり、
    前記封止樹脂層を形成する工程の前に、前記ウェハから複数の前記素子を切り出す工程を備える電子装置の製造方法。
  13. 請求項８〜１１のいずれか一つに記載の電子装置の製造方法において、
    前記封止樹脂層を形成する工程の前に、前記素子を配線基板上に実装する工程を有しており、
    前記封止樹脂層を形成する工程は、
    前記素子及び前記配線基板を、封止用金型の上型及び下型の間に配置し、かつ前記配線基板と前記下型の間に緩衝部材を配置し、
    前記下型及び前記上型で前記素子、前記配線基板、及び前記緩衝部材を挟み、この状態で前記下型と前記上型の間の空間に樹脂を注入することにより、前記封止樹脂層を形成する工程である電子装置の製造方法。
JP2008153783A 2008-06-12 2008-06-12 電子装置及びその製造方法 Pending JP2009302221A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008153783A JP2009302221A (ja) 2008-06-12 2008-06-12 電子装置及びその製造方法
US12/437,940 US8252408B2 (en) 2008-06-12 2009-05-08 Electronic device and method of manufacturing the electronic device
TW98117084A TW201005886A (en) 2008-06-12 2009-05-22 Electronic device and method of manufacturing the electronic device
CN2009101426123A CN101609820B (zh) 2008-06-12 2009-05-31 电子器件以及制造电子器件的方法
US13/557,809 US20120286437A1 (en) 2008-06-12 2012-07-25 Electronic device and method of manufacturing the electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008153783A JP2009302221A (ja) 2008-06-12 2008-06-12 電子装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009302221A true JP2009302221A (ja) 2009-12-24

Family

ID=41415067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008153783A Pending JP2009302221A (ja) 2008-06-12 2008-06-12 電子装置及びその製造方法

Country Status (4)

Country Link
US (2) US8252408B2 (ja)
JP (1) JP2009302221A (ja)
CN (1) CN101609820B (ja)
TW (1) TW201005886A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208421A (ja) * 2016-05-17 2017-11-24 ローム株式会社 半導体装置
KR101898055B1 (ko) * 2017-08-11 2018-09-12 (주)파트론 광학센서 패키지 및 그 제조 방법
JP2020068264A (ja) * 2018-10-23 2020-04-30 旭化成エレクトロニクス株式会社 光デバイス
WO2022085446A1 (ja) * 2020-10-19 2022-04-28 ローム株式会社 半導体装置
JP2022186602A (ja) * 2021-06-03 2022-12-15 珠海越亜半導体股▲分▼有限公司 濡れ性側面付きパッケージ構造、その製造方法、及び垂直パッケージモジュール

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062232A (ja) * 2008-09-02 2010-03-18 Nec Electronics Corp 素子の機能部を露出させた半導体装置の製造方法
KR101626412B1 (ko) * 2010-12-24 2016-06-02 삼성전자주식회사 발광소자 패키지 및 그 제조방법
WO2013043462A1 (en) 2011-09-19 2013-03-28 Speculative Product Design, Llc Case for a portable electronic device with over-molded thermo-formed film
US8980026B2 (en) 2012-09-28 2015-03-17 Apple Inc. Gap seals for electronic device structures
DE102017120168A1 (de) * 2017-09-01 2019-03-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements, optoelektronisches Bauelement und IR-Detektor
CN116153921A (zh) * 2023-04-24 2023-05-23 江苏芯德半导体科技有限公司 一种光电传感器封装结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291434A (ja) * 1992-04-13 1993-11-05 Mitsubishi Electric Corp 樹脂封止半導体装置およびその製造方法
JPH07254657A (ja) * 1993-11-24 1995-10-03 Texas Instr Inc <Ti> 集積回路パッケージおよびその光透過窓形成方法
JP2000173947A (ja) * 1998-12-07 2000-06-23 Tokai Rika Co Ltd プラスティックパッケージ
JP2005294733A (ja) * 2004-04-05 2005-10-20 Nitto Denko Corp 光半導体素子封止用シートおよび該シートを用いた光半導体装置の製造方法
JP2006294681A (ja) * 2005-04-06 2006-10-26 Sharp Corp 光半導体装置、光半導体装置の製造方法および電子機器
JP2007036019A (ja) * 2005-07-28 2007-02-08 Sharp Corp 光半導体装置および電子機器
JP2007180275A (ja) * 2005-12-28 2007-07-12 Sharp Corp 光半導体装置および電子機器
JP2009021381A (ja) * 2007-07-12 2009-01-29 Sumitomo Bakelite Co Ltd 受光装置および受光装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62257757A (ja) 1986-05-01 1987-11-10 Hitachi Ltd 樹脂封止型半導体装置およびその製造方法
JPH0311757A (ja) 1989-06-09 1991-01-21 Hitachi Ltd 半導体装置およびその製造方法
DE10023353A1 (de) 2000-05-12 2001-11-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung
JP2003133500A (ja) 2001-10-24 2003-05-09 Apic Yamada Corp リードフレーム及びリードフレームを用いた樹脂封止方法
JP2004319530A (ja) 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291434A (ja) * 1992-04-13 1993-11-05 Mitsubishi Electric Corp 樹脂封止半導体装置およびその製造方法
JPH07254657A (ja) * 1993-11-24 1995-10-03 Texas Instr Inc <Ti> 集積回路パッケージおよびその光透過窓形成方法
JP2000173947A (ja) * 1998-12-07 2000-06-23 Tokai Rika Co Ltd プラスティックパッケージ
JP2005294733A (ja) * 2004-04-05 2005-10-20 Nitto Denko Corp 光半導体素子封止用シートおよび該シートを用いた光半導体装置の製造方法
JP2006294681A (ja) * 2005-04-06 2006-10-26 Sharp Corp 光半導体装置、光半導体装置の製造方法および電子機器
JP2007036019A (ja) * 2005-07-28 2007-02-08 Sharp Corp 光半導体装置および電子機器
JP2007180275A (ja) * 2005-12-28 2007-07-12 Sharp Corp 光半導体装置および電子機器
JP2009021381A (ja) * 2007-07-12 2009-01-29 Sumitomo Bakelite Co Ltd 受光装置および受光装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208421A (ja) * 2016-05-17 2017-11-24 ローム株式会社 半導体装置
KR101898055B1 (ko) * 2017-08-11 2018-09-12 (주)파트론 광학센서 패키지 및 그 제조 방법
JP2020068264A (ja) * 2018-10-23 2020-04-30 旭化成エレクトロニクス株式会社 光デバイス
JP7368081B2 (ja) 2018-10-23 2023-10-24 旭化成エレクトロニクス株式会社 光デバイス
WO2022085446A1 (ja) * 2020-10-19 2022-04-28 ローム株式会社 半導体装置
JP2022186602A (ja) * 2021-06-03 2022-12-15 珠海越亜半導体股▲分▼有限公司 濡れ性側面付きパッケージ構造、その製造方法、及び垂直パッケージモジュール

Also Published As

Publication number Publication date
US20090311485A1 (en) 2009-12-17
US20120286437A1 (en) 2012-11-15
TW201005886A (en) 2010-02-01
CN101609820B (zh) 2012-01-04
US8252408B2 (en) 2012-08-28
CN101609820A (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
JP2009302221A (ja) 電子装置及びその製造方法
US7547955B2 (en) Semiconductor imaging device and method for manufacturing the same
KR101066175B1 (ko) 전자장치 및 전자장치를 제조하기 위한 방법
US9327457B2 (en) Electronic device and method for manufacturing electronic device
JP6214337B2 (ja) 電子部品、電子機器および電子部品の製造方法。
JP2010062232A (ja) 素子の機能部を露出させた半導体装置の製造方法
JP2006005029A (ja) 撮像装置及びその製造方法
KR20060063649A (ko) 감광성 경화수지의 도포방법 및 접착방법
JP2010098117A (ja) 電子装置および電子装置の製造方法
JP2015041689A (ja) 光学装置及びその製造方法
KR100742435B1 (ko) 전기 부품용 밀봉부 및 그의 제조 방법
JP4782522B2 (ja) 光機能素子パッケージ及びその製造方法
JP5315028B2 (ja) 電子装置および電子装置の製造方法
JP2009135263A (ja) 光学デバイス装置
JPH11211902A (ja) 平板型マイクロレンズアレイ
KR100583507B1 (ko) 광학디바이스, 그 제조방법, 덮개부품 및 그 제조방법
JP2011238667A (ja) 固体撮像装置の製造方法および固体撮像装置
JP4914406B2 (ja) 半導体素子実装用中空パッケージ
JP4874766B2 (ja) 半導体装置の製造方法
KR101366919B1 (ko) Ｓｒ 포스트 형성방법 및 이를 이용한 전자소자 패키지 제조방법
WO2020045173A1 (ja) 固体撮像装置及び固体撮像装置の製造方法
JP3288394B2 (ja) 固体撮像装置の製造方法
JP2007005833A (ja) 半導体装置の製造方法
JP2007214306A (ja) 半導体装置
JP2011091187A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402