JPH0311757A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0311757A JPH0311757A JP1145340A JP14534089A JPH0311757A JP H0311757 A JPH0311757 A JP H0311757A JP 1145340 A JP1145340 A JP 1145340A JP 14534089 A JP14534089 A JP 14534089A JP H0311757 A JPH0311757 A JP H0311757A
- Authority
- JP
- Japan
- Prior art keywords
- light
- transmitting member
- transparent resin
- semiconductor device
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229920005989 resin Polymers 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000003822 epoxy resin Substances 0.000 claims abstract description 10
- 229920000647 polyepoxide Polymers 0.000 claims abstract description 10
- 229920002050 silicone resin Polymers 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000005388 borosilicate glass Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 239000007787 solid Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 15
- 238000003384 imaging method Methods 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置およびその製造方法に係り特にＥＰ
−ＲＯＭ（消去、＃き込み可能な半導体記憶素子）、固
定撮像素子などのパッケージに窓を有する半導体装置お
よびその製造方法に関する。
−ＲＯＭ（消去、＃き込み可能な半導体記憶素子）、固
定撮像素子などのパッケージに窓を有する半導体装置お
よびその製造方法に関する。
従来の透光部材を有する半導体装置の製造方法は、例え
ば特開昭５８−２０７６５６号公報に提案されているよ
うに、リードフレームのチップステージ上に半導体素子
をダイボンニングし、・ワイヤボンディングをした後、
透光部材を低粘度のシリコーン樹脂などよりなる透明接
着剤を用いて加熱硬化させ上記素子上に接着し固定して
いた。なお、耐温度サイクル性を向上させるため、接着
剤はポンディングパッド部をコートしない構造にしであ
る。
ば特開昭５８−２０７６５６号公報に提案されているよ
うに、リードフレームのチップステージ上に半導体素子
をダイボンニングし、・ワイヤボンディングをした後、
透光部材を低粘度のシリコーン樹脂などよりなる透明接
着剤を用いて加熱硬化させ上記素子上に接着し固定して
いた。なお、耐温度サイクル性を向上させるため、接着
剤はポンディングパッド部をコートしない構造にしであ
る。
ついで、上記の組立完成体が形成されたリードフレーム
を樹脂モールドした後、リードフレームの切断、成形加
工を行い半導体装置を作製していた。
を樹脂モールドした後、リードフレームの切断、成形加
工を行い半導体装置を作製していた。
上述した従来技術において、半導体装置の耐湿性および
製品コストの点については全く配慮がなされておらず、
製品を高湿環境下で使用したりあるいは放置することに
より、半導体素子のワイヤボンディング部であるパッド
部のアルミニウムなどの腐食が発生するという問題があ
った。この原因は、半導体素子上に、透光部材を接着し
固定させるための接着用の透明樹脂を加熱硬化させる際
に、透明樹脂中に含まれる低分子揮発性物質が気化し、
素子表面のアルミニウムパッド上およびその周辺に付着
するため、モールド樹脂とアルミニウムパッドおよびそ
の周辺との接着が不完全となり、アルミニウムパッド部
へ水分が侵入し腐食が発生するものと考えられる。また
、接着に用いる透明樹脂は、樹脂中に含まれる異物を除
去しクリーンにする必要があるため、透明樹脂が高価格
になるという問題もあった。
製品コストの点については全く配慮がなされておらず、
製品を高湿環境下で使用したりあるいは放置することに
より、半導体素子のワイヤボンディング部であるパッド
部のアルミニウムなどの腐食が発生するという問題があ
った。この原因は、半導体素子上に、透光部材を接着し
固定させるための接着用の透明樹脂を加熱硬化させる際
に、透明樹脂中に含まれる低分子揮発性物質が気化し、
素子表面のアルミニウムパッド上およびその周辺に付着
するため、モールド樹脂とアルミニウムパッドおよびそ
の周辺との接着が不完全となり、アルミニウムパッド部
へ水分が侵入し腐食が発生するものと考えられる。また
、接着に用いる透明樹脂は、樹脂中に含まれる異物を除
去しクリーンにする必要があるため、透明樹脂が高価格
になるという問題もあった。
本発明の目的は、上記従来技術の問題点を解消し、耐湿
性に優れた構造の半導体装置およびその製造方法を提供
することにある。
性に優れた構造の半導体装置およびその製造方法を提供
することにある。
さらに本発明の他の目的は、低価格の半導体装置および
その製造方法を提供することにある。
その製造方法を提供することにある。
（＊題を解決するための手段〕
上記本発明の目的を達成するために、半導体素子表面の
受光面の外側に、半硬化した接着用の透明樹脂層を一面
に形成した透光部材を該透光部材が上記半導体素子の受
光面の外側に位置するように載置し、上記透光部材を半
導体素子の受光面に押し圧しながら加熱して、上記半硬
化状態の透明樹脂層を硬化させて、上記透光部材を半導
体素子の受光面に接着固定するという半導体装置の作製
手段を用いるものである。
受光面の外側に、半硬化した接着用の透明樹脂層を一面
に形成した透光部材を該透光部材が上記半導体素子の受
光面の外側に位置するように載置し、上記透光部材を半
導体素子の受光面に押し圧しながら加熱して、上記半硬
化状態の透明樹脂層を硬化させて、上記透光部材を半導
体素子の受光面に接着固定するという半導体装置の作製
手段を用いるものである。
本発明の半導体装置の製造方法において、半硬化した接
着用の透明樹脂層は、シリコーン系樹脂もしくはエポキ
シ樹脂によって構成され、上記透明樹脂層中には末反応
基が３０〜９０％含まれることが好ましく、さらに末反
応基が５０〜８５％含まれていることが、より好ましい
。
着用の透明樹脂層は、シリコーン系樹脂もしくはエポキ
シ樹脂によって構成され、上記透明樹脂層中には末反応
基が３０〜９０％含まれることが好ましく、さらに末反
応基が５０〜８５％含まれていることが、より好ましい
。
上記の方法で作製した本発明の半導体装置は。
半導体素子表面の受光面の外側に、シリコーン系樹脂も
しくはエポキシ系樹脂よりなる透明樹脂層を介して透光
部材を接着固定して設けた構造を有するものである。
しくはエポキシ系樹脂よりなる透明樹脂層を介して透光
部材を接着固定して設けた構造を有するものである。
また１本発明の半導体装置において、半導体素子表面の
受光面と透光部材との間に空隙部を形成させることも可
能である。
受光面と透光部材との間に空隙部を形成させることも可
能である。
接着用の透明樹脂を透光部材に透布し、加熱して半硬化
状態にする過程で、透明樹脂層に含まれている低分子の
揮発性物質のほとんどが気化するか、または反応により
透明樹脂層から除かれる。
状態にする過程で、透明樹脂層に含まれている低分子の
揮発性物質のほとんどが気化するか、または反応により
透明樹脂層から除かれる。
また、少量残留した低分子の揮発性物質も半硬化した高
分子のからみあった構造の中に閉じこめられ、透光部材
を接着させる加熱硬化時においても外部に出てこない。
分子のからみあった構造の中に閉じこめられ、透光部材
を接着させる加熱硬化時においても外部に出てこない。
このため、透明樹脂層中の低分子の揮発性物質によりア
ルミニウムパッド部が汚染さることがなく、モールド樹
脂の密着性が良好となり耐湿性が向上する。
ルミニウムパッド部が汚染さることがなく、モールド樹
脂の密着性が良好となり耐湿性が向上する。
なお、接着用の透明樹脂、としては、シリコーン樹脂、
エポキシ樹脂等が好適に用いられる。半硬化状態として
は、接着時に低分子揮発成分が気化せず、透光部材と十
分な密着性を保持する状態が好ましい、また、透明樹脂
中の末反応基は３０〜＋＋０％含むものが好ましく、さ
らに５０〜８５％含むものがより好適である。
エポキシ樹脂等が好適に用いられる。半硬化状態として
は、接着時に低分子揮発成分が気化せず、透光部材と十
分な密着性を保持する状態が好ましい、また、透明樹脂
中の末反応基は３０〜＋＋０％含むものが好ましく、さ
らに５０〜８５％含むものがより好適である。
そして、透明樹脂層を半導体素子の受光面の外側に形成
させる方法として、通常スクリーン印刷等が用いられる
。
させる方法として、通常スクリーン印刷等が用いられる
。
以下に１本発明の一実施例を挙げ、図面に基づいて、さ
らに詳細に説明する。第１図は本発明の半導体装置の構
成の一例を示す断面図である。図においてリードブレー
ム１に、エポキシ樹脂２によって固体撮像素子３を接着
し、Ａｕ（金）線４をボンディングする。その固体撮像
素子３上に、第２図に示す半硬化の透明樹脂層５を一面
に形成したホウケイ酸系ガラスからなる透光部材６を載
置する。透明樹脂層５はシリコーン系樹脂を用いており
、完全硬化の状態に対し４０％の反応基が反応している
半硬化樹脂である。これを押し圧して、１５０℃で１時
間加熱して固体撮像索子３と透光部材６とを接着させる
。なお、シリコーン系樹脂は受光面７を完全に被覆し、
ポンディングパッド８は被覆しない構造とする。
らに詳細に説明する。第１図は本発明の半導体装置の構
成の一例を示す断面図である。図においてリードブレー
ム１に、エポキシ樹脂２によって固体撮像素子３を接着
し、Ａｕ（金）線４をボンディングする。その固体撮像
素子３上に、第２図に示す半硬化の透明樹脂層５を一面
に形成したホウケイ酸系ガラスからなる透光部材６を載
置する。透明樹脂層５はシリコーン系樹脂を用いており
、完全硬化の状態に対し４０％の反応基が反応している
半硬化樹脂である。これを押し圧して、１５０℃で１時
間加熱して固体撮像索子３と透光部材６とを接着させる
。なお、シリコーン系樹脂は受光面７を完全に被覆し、
ポンディングパッド８は被覆しない構造とする。
次に、上記の手順で作製したリードフレーム構造品を、
成形金型に設置して、トランスファモールド法により、
エポキシ系樹脂を用いてモールドし、モールド樹脂９を
形成させる。そして、リードフレーム部の切断、成形加
工を行い固体撮像装置を作製した。
成形金型に設置して、トランスファモールド法により、
エポキシ系樹脂を用いてモールドし、モールド樹脂９を
形成させる。そして、リードフレーム部の切断、成形加
工を行い固体撮像装置を作製した。
次に、本発明の他の実施例を第３図に示す。上記の第１
図に示す実施例と同様の工程によつ工固体撮像装置を作
製した。本実施例において、透明樹脂層５は、固体撮像
素子３の受光面７とポンディングパッド８との間に形成
されており、受光面７と透光部材６と透明樹脂層５で囲
まれた空隙部１０が形成されている。
図に示す実施例と同様の工程によつ工固体撮像装置を作
製した。本実施例において、透明樹脂層５は、固体撮像
素子３の受光面７とポンディングパッド８との間に形成
されており、受光面７と透光部材６と透明樹脂層５で囲
まれた空隙部１０が形成されている。
上記の実施例によって作製した２種の固体撮像装置を、
８０℃、９５％ＲＨ雰囲気中に２０００時間放置したが
、いずれも特性劣化はほとんど見られず。
８０℃、９５％ＲＨ雰囲気中に２０００時間放置したが
、いずれも特性劣化はほとんど見られず。
優れた耐湿性を示した。
以上詳細に説明したごとく１本発明の方法により作製し
た半導体装置は、加熱硬化して透光部材を接着固定させ
る半硬化の透明樹脂層からの低分子揮発性物質の発散を
ほぼ完全に防止することができるので、アルミニウムパ
ッド部などが汚染されることなく、モールド樹脂の密着
性が一段と向上するので、極めて耐湿性に優れた信頼性
の高いレジンモールド固体撮像装置やＥＰ−ＲＯＭ装置
などの半導体装置が得られる。
た半導体装置は、加熱硬化して透光部材を接着固定させ
る半硬化の透明樹脂層からの低分子揮発性物質の発散を
ほぼ完全に防止することができるので、アルミニウムパ
ッド部などが汚染されることなく、モールド樹脂の密着
性が一段と向上するので、極めて耐湿性に優れた信頼性
の高いレジンモールド固体撮像装置やＥＰ−ＲＯＭ装置
などの半導体装置が得られる。
第１図は本発明の実施例において例示した固体撮像装置
の断面構造を示す模式図、第２図は第１図の要部拡大図
で半硬化の透明樹脂接着層を設けた透光部材を示し、第
３図は本発明の他の実施例である固体撮像装置の断面構
造を示す模式図である。 １・・・リードフレーム ２・・・エポキシ樹脂３・・
・固体撮像素子 ４・・・Ａｕ（金）線５・・・透明
樹脂層 ６・・・透光部材７・・・受光面
８・・・ボンディングパット９・・・モールド樹脂
１０・・・空隙部躬 １ ロ 第 ？ 虐 筋３圀 ｙｏ−、ｑ涼卿
の断面構造を示す模式図、第２図は第１図の要部拡大図
で半硬化の透明樹脂接着層を設けた透光部材を示し、第
３図は本発明の他の実施例である固体撮像装置の断面構
造を示す模式図である。 １・・・リードフレーム ２・・・エポキシ樹脂３・・
・固体撮像素子 ４・・・Ａｕ（金）線５・・・透明
樹脂層 ６・・・透光部材７・・・受光面
８・・・ボンディングパット９・・・モールド樹脂
１０・・・空隙部躬 １ ロ 第 ？ 虐 筋３圀 ｙｏ−、ｑ涼卿
Claims (1)
- 【特許請求の範囲】 １、半導体素子表面の受光面の外側に、透明樹脂層を介
して透光部材を接着固定して設けた構造を有することを
特徴とする半導体装置。 ２、請求項１記載の半導体装置において、半導体素子表
面の受光面と透光部材との間に空隙部を形成したことを
特徴とする半導体装置。 ３、請求項１または２記載の半導体装置において、透明
樹脂層がシリコーン系樹脂またはエポキシ系樹脂よりな
ることを特徴とする半導体装置。 ４、半導体素子表面の受光面の外側に、半硬化した接着
用の透明樹脂層を一面に形成した透光部材を、該透光部
材が上記半導体素子の受光面の外側に位置するように載
置し、上記透光部材を半導体素子の受光面に押し圧しな
がら加熱して、上記半硬化状態の透明樹脂層を硬化させ
て、上記透光部材を半導体素子の受光面に接着固定する
工程を有することを特徴とする半導体装置の製造方法。 ５、請求項４記載の半導体装置の製造方法において、半
硬化した接着用の透明樹脂層は、シリコーン系樹脂もし
くはエポキシ系樹脂によつて構成され、上記透明樹脂層
中には末反応基３０〜９０％含まれることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145340A JPH0311757A (ja) | 1989-06-09 | 1989-06-09 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145340A JPH0311757A (ja) | 1989-06-09 | 1989-06-09 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0311757A true JPH0311757A (ja) | 1991-01-21 |
Family
ID=15382914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1145340A Pending JPH0311757A (ja) | 1989-06-09 | 1989-06-09 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0311757A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5863810A (en) * | 1994-05-09 | 1999-01-26 | Euratec B.V. | Method for encapsulating an integrated circuit having a window |
| GB2396964A (en) * | 2002-11-29 | 2004-07-07 | Chipmos Technologies Inc | Integrated circuit packaging process involving partial curing of bonding material prior to chip attachment and molding step |
| US7138695B2 (en) * | 2001-05-16 | 2006-11-21 | Samsung Electro-Mechanics Ltd. | Image sensor module and method for fabricating the same |
| CN102433887A (zh) * | 2011-09-15 | 2012-05-02 | 广东省水利水电第三工程局 | 一种砂置换型搅拌桩防渗墙的施工方法 |
| US8252408B2 (en) | 2008-06-12 | 2012-08-28 | Renesas Electronics Corporation | Electronic device and method of manufacturing the electronic device |
| US10986292B2 (en) | 2015-11-30 | 2021-04-20 | Sony Semiconductor Solutions Corporation | Solid-state image pickup device and electronic apparatus to increase yield |
-
1989
- 1989-06-09 JP JP1145340A patent/JPH0311757A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5863810A (en) * | 1994-05-09 | 1999-01-26 | Euratec B.V. | Method for encapsulating an integrated circuit having a window |
| US7138695B2 (en) * | 2001-05-16 | 2006-11-21 | Samsung Electro-Mechanics Ltd. | Image sensor module and method for fabricating the same |
| GB2396964A (en) * | 2002-11-29 | 2004-07-07 | Chipmos Technologies Inc | Integrated circuit packaging process involving partial curing of bonding material prior to chip attachment and molding step |
| GB2396964B (en) * | 2002-11-29 | 2004-12-15 | Chipmos Technologies Inc | Integrated circuit packaging for improving effective chip-bonding area |
| US6960491B2 (en) | 2002-11-29 | 2005-11-01 | ChipMOS Technologies (Bermnuda) Ltd. | Integrated circuit packaging for improving effective chip-bonding area |
| US8252408B2 (en) | 2008-06-12 | 2012-08-28 | Renesas Electronics Corporation | Electronic device and method of manufacturing the electronic device |
| CN102433887A (zh) * | 2011-09-15 | 2012-05-02 | 广东省水利水电第三工程局 | 一种砂置换型搅拌桩防渗墙的施工方法 |
| US10986292B2 (en) | 2015-11-30 | 2021-04-20 | Sony Semiconductor Solutions Corporation | Solid-state image pickup device and electronic apparatus to increase yield |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5861680A (en) | Photonic device and process for fabricating the same | |
| US5893723A (en) | Manufacturing method for semiconductor unit | |
| US4710797A (en) | Erasable and programable read only memory devices | |
| JPH11274447A (ja) | 全モールド型固体撮像装置およびその製造方法 | |
| JP3885670B2 (ja) | 半導体装置 | |
| JPH0311757A (ja) | 半導体装置およびその製造方法 | |
| JPH05218230A (ja) | 半導体装置 | |
| KR940001333A (ko) | 수지봉합형 고체촬상소자 패키지 및 그 제조방법 | |
| JP2834841B2 (ja) | 高耐熱性樹脂封止型半導体装置 | |
| JP3216314B2 (ja) | 半導体装置およびその製造方法、並びに半導体装置の製造装置 | |
| JP2561329B2 (ja) | 光結合型半導体装置 | |
| JPH0360136A (ja) | 半導体製造方法 | |
| JP2784126B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH08148612A (ja) | 半導体装置およびその製造方法 | |
| JPH1074865A (ja) | 固体撮像素子用中空パッケージ | |
| JP2511148Y2 (ja) | 光結合素子 | |
| JPH05183072A (ja) | 半導体装置 | |
| JPS61189656A (ja) | 樹脂封止型半導体装置 | |
| JPS6083337A (ja) | 半導体装置の製造方法 | |
| JPS6130743B2 (ja) | ||
| JPH02103967A (ja) | 光センサ用パッケージ | |
| JPS6086973A (ja) | 固体撮像装置 | |
| JPH01300530A (ja) | 半導体素子実装体の製造方法 | |
| KR940006183Y1 (ko) | 플라스틱 ccd반도체 패키지 | |
| JPH03288462A (ja) | 受光半導体装置 |